CN108878381A - 一种电磁屏蔽封装结构及其工艺方法 - Google Patents

一种电磁屏蔽封装结构及其工艺方法 Download PDF

Info

Publication number
CN108878381A
CN108878381A CN201810558458.7A CN201810558458A CN108878381A CN 108878381 A CN108878381 A CN 108878381A CN 201810558458 A CN201810558458 A CN 201810558458A CN 108878381 A CN108878381 A CN 108878381A
Authority
CN
China
Prior art keywords
metal
plastic packaging
pin
packaging material
electromagnetic shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810558458.7A
Other languages
English (en)
Inventor
张江华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201810558458.7A priority Critical patent/CN108878381A/zh
Publication of CN108878381A publication Critical patent/CN108878381A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种电磁屏蔽封装结构及其工艺方法，所述结构包括金属基板，所述金属基板包括内引脚(1)和外引脚(2)，所述内引脚(1)和外引脚(2)外围区域包封有第一塑封料(3)，所述第一塑封料(3)正面设置有金属外墙(4)，所述金属外墙(4)位于内引脚(1)外侧区域，所述内引脚(1)内侧区域设置有芯片(5)，所述芯片(5)外围区域包封有第二塑封料(8)，所述第二塑封料(8)的高度与金属外墙(4)的高度相同，所述金属外墙(4)和第二塑封料(8)上表面设置有金属屏蔽层(9)，金属外墙(4)通过接地线路(10)接地。本发明一种电磁屏蔽封装结构及其工艺方法，它利用金属基板的金属材料作为产品侧面电磁屏蔽材料，产品的正面可以进行整条涂布/溅射电磁屏蔽材料作业，可以有效的减少产品制造的工艺流程，降低产品的封装产品的封装成本。

Description

一种电磁屏蔽封装结构及其工艺方法
技术领域
本发明涉及一种电磁屏蔽封装结构及其工艺方法，属于半导体封装技术领域。
背景技术
随着笔记本电脑、GPS、ADSL和移动电话等3C产品都会因高频电磁波干扰产生杂讯，影响通讯品质。另若人体长期暴露于强力电磁场下，则可能易患癌症病变。因此防电磁干扰已是必备而且势在必行的制程。低成本的电磁屏蔽方案才能在消费电子产品中推广出来。传统的电磁屏蔽方案往因为产品的五面都要涂布/溅射一层电磁屏蔽材料，所以需要在完成单颗产品的切割后，然后进行金属层的涂布/溅射作业，此作业流程长，成本高。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种电磁屏蔽封装结构及其工艺方法，它利用金属基板的金属材料外墙作为产品侧面电磁屏蔽材料，产品的正面可以进行整条涂布/溅射电磁屏蔽材料作业，可以有效的减少产品制造的工艺流程，降低产品的封装产品的封装成本。
本发明解决上述问题所采用的技术方案为：一种电磁屏蔽封装结构，它包括金属基板，所述金属基板包括内引脚和外引脚，所述内引脚和外引脚外围区域包封有第一塑封料，所述第一塑封料正面设置有金属外墙，所述金属外墙位于内引脚外侧区域，所述内引脚内侧区域设置有芯片，所述芯片外围区域包封有第二塑封料，所述第二塑封料的高度与金属外墙的高度相同，所述金属外墙和第二塑封料上表面设置有金属屏蔽层。
优选的，所述金属基板包括接地线路，金属外墙通过接地线路接地。
优选的，所述内引脚表面设置有焊线金属层。
优选的，所述芯片通过粘结物质贴装于第一塑封料上。
优选的，所述芯片正面与内引脚之间通过金属线电性连接。
优选的，所述金属屏蔽层通过溅射方式形成。
一种电磁屏蔽封装结构的工艺方法，所述方法包括以下步骤：
步骤一、取一金属基板；
步骤二、在金属基板背面电镀形成内引脚和接地线路；
步骤三、在内引脚上通过电镀形成外引脚和接地线路；
步骤四、对内引脚、外引脚、接地线路外围区域采用第一塑封料进行塑封；
步骤五、研磨露出外引脚和接地线路；
步骤六、在金属基板正面进行化学蚀刻，去除部分金属基板，露出内引脚，并在内引脚外侧区域形成金属外墙，金属外墙与接地线路连接；
步骤七、在内引脚内侧区域设置芯片；
步骤八、对芯片外围区域采用第二塑封料进行塑封；
步骤九、研磨露出金属外墙上表面；
步骤十、在金属外墙上表面和第二塑封料上表面溅射形成金属屏蔽层；
步骤十一、切割形成单颗封装产品。
更进一步的，步骤六露出的内引脚表面电镀焊线金属层。
更进一步的，步骤七中用金属线将芯片与焊线金属层连接在一起。
与现有技术相比，本发明的优点在于：
1、本发明利用原有金属基板的金属材料外墙作为产品侧面的电磁屏蔽材料，并且并不会增加产品流程和成本；
2、产品侧面已有电磁屏蔽材料，可以整条产品进行涂布/溅射电磁屏蔽材料作业，减少了作业难度，减少电磁屏蔽工艺成本。
附图说明
图1为本发明一种电磁屏蔽封装结构的示意图。
图2～图23为本发明一种电磁屏蔽封装结构工艺方法的流程示意图。
其中：
内引脚1
外引脚2
第一塑封料3
金属外墙4
芯片5
金属线6
焊线金属层7
第二塑封料8
金属屏蔽层9
接地线路10。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图1所示，本实施例中的一种电磁屏蔽封装结构，它包括金属基板，所述金属基板包括内引脚1和外引脚2，所述内引脚1和外引脚2外围区域包封有第一塑封料3，所述第一塑封料3正面设置有金属外墙4，所述金属外墙4位于内引脚1外侧区域，所述内引脚1内侧区域通过粘结物质设置有芯片5，所述芯片5正面与内引脚1之间通过金属线6电性连接，所述芯片5和金属线6外围区域包封有第二塑封料8，所述第二塑封料8的高度与金属外墙4的高度相同，所述金属外墙4和第二塑封料8上表面通过溅射设置有金属屏蔽层9；
所述金属基板包括接地线路10，金属外墙4通过接地线路10接地；
所述内引脚1表面设置有焊线金属层7。
其工艺方法如下：
步骤一、参见图2，取一金属基板；
步骤二、参见图3，金属基板表面预镀铜材；
步骤三、参见图4，在金属基板表面进行光阻膜披覆；
步骤四、参见图5，在金属基板背面后续需要电镀内引脚和接地线路的位置区域进行曝光显影开窗；
步骤五、参见图6，电镀内引脚和接地线路；
步骤六、参见图7，在金属基板背面再次进行光阻膜披覆；
步骤七、参见图8，在金属基板背面后续需要电镀外引脚和接地线路的位置区域进行曝光显影开窗；
步骤八、参见图9，电镀外引脚和接地线路；
步骤九、参见图10，用化学方式将金属基板表面的光阻膜去除；
步骤十、参见图11，对内引脚、外引脚、接地线路外围区域采用第一塑封料进行塑封；
步骤十一、参见图12，研磨露出外引脚和接地线路；
步骤十二、参见图13，在金属基板表面进行光阻膜披覆；
步骤十三、参见图14，在金属基板正面后续需要蚀刻区域进行曝光显影开窗；
步骤十四、参见图15，在步骤十三开窗位置进行化学蚀刻，去除部分金属基板，露出内引脚，并在内引脚外侧区域形成金属外墙，金属外墙与接地线路连接；
步骤十五、参见图16，在内引脚表面电镀焊线金属层；
步骤十六、参见图17，用化学方式将金属基板表面的光阻膜去除；
步骤十七、参见图18，在内引脚内侧区域设置芯片；
步骤十八、参见图19，用金属线将芯片与焊线金属层连接在一起；
步骤十九，参见图20，对芯片和金属线外围区域采用第二塑封料进行塑封；
步骤二十、参见图21，研磨露出金属外墙上表面；
步骤二十一、参见图22，在金属外墙上表面和第二塑封料上表面溅射形成金属屏蔽层；
步骤二十二、参见图23，切割形成单颗封装产品。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (9)

1.一种电磁屏蔽封装结构，其特征在于：它包括金属基板，所述金属基板包括内引脚(1)、外引脚(2)，所述内引脚(1)、外引脚(2)外围区域包封有第一塑封料(3)，所述第一塑封料(3)正面设置有金属外墙(4)，所述金属外墙(4)位于内引脚(1)外侧区域，所述内引脚(1)内侧区域设置有芯片(5)，所述芯片(5)外围区域包封有第二塑封料(8)，所述第二塑封料(8)的高度与金属外墙(4)的高度相同，所述金属外墙(4)和第二塑封料(8)上表面设置有金属屏蔽层(9)。
2.根据权利要求1所述的一种电磁屏蔽封装结构，其特征在于：所述金属基板包括接地线路(10)，所述金属外墙(4)通过接地线路(10)接地。
3.根据权利要求1所述的一种电磁屏蔽封装结构，其特征在于：所述内引脚(1)表面设置有焊线金属层(7)。
4.根据权利要求1所述的一种电磁屏蔽封装结构，其特征在于：所述芯片(5)通过粘结物质贴装于第一塑封料(3)上。
5.根据权利要求1所述的一种电磁屏蔽封装结构，其特征在于：所述芯片(5)正面与内引脚(1)之间通过金属线(6)电性连接。
6.根据权利要求1所述的一种电磁屏蔽封装结构，其特征在于：所述金属屏蔽层(9)通过溅射方式形成。
7.一种电磁屏蔽封装结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取一金属基板；
步骤二、在金属基板背面电镀形成内引脚和接地线路；
步骤三、在内引脚上通过电镀形成外引脚和接地线路；
步骤四、对内引脚、外引脚、接地线路外围区域采用第一塑封料进行塑封；
步骤五、研磨露出外引脚和接地线路；
步骤六、在金属基板正面进行化学蚀刻，去除部分金属基板，露出内引脚，并在内引脚外侧区域形成金属外墙，金属外墙与接地线路连接；
步骤七、在内引脚内侧区域设置芯片；
步骤八、对芯片外围区域采用第二塑封料进行塑封；
步骤九、研磨露出金属外墙；
步骤十、在金属外墙和第二塑封料上表面溅射形成金属屏蔽层；
步骤十一、切割形成单颗封装产品。
8.根据权利要求7所述的一种电磁屏蔽封装结构的工艺方法，其特征在于：步骤六露出的内引脚表面电镀焊线金属层。
9.根据权利要求7所述的一种电磁屏蔽封装结构的工艺方法，其特征在于：步骤七中用金属线将芯片与焊线金属层连接在一起。
CN201810558458.7A 2018-06-01 2018-06-01 一种电磁屏蔽封装结构及其工艺方法 Withdrawn CN108878381A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810558458.7A CN108878381A (zh) 2018-06-01 2018-06-01 一种电磁屏蔽封装结构及其工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810558458.7A CN108878381A (zh) 2018-06-01 2018-06-01 一种电磁屏蔽封装结构及其工艺方法

Publications (1)

Publication Number Publication Date
CN108878381A true CN108878381A (zh) 2018-11-23

Family

ID=64335489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810558458.7A Withdrawn CN108878381A (zh) 2018-06-01 2018-06-01 一种电磁屏蔽封装结构及其工艺方法

Country Status (1)

Country Link
CN (1) CN108878381A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法
CN111031727A (zh) * 2019-12-26 2020-04-17 中国电子科技集团公司第四十四研究所 一种平行缝焊封装点频源组件及其制作方法
CN111627890A (zh) * 2020-06-08 2020-09-04 东莞记忆存储科技有限公司 一种ic电磁屏蔽层接地结构及其加工工艺方法
CN112490218A (zh) * 2020-12-14 2021-03-12 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040179344A1 (en) * 2002-11-18 2004-09-16 Nec Compound Semiconductor Devices, Ltd. Electronic device capable of preventing electromagnetic wave from being radiated
CN104009006A (zh) * 2013-02-27 2014-08-27 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040179344A1 (en) * 2002-11-18 2004-09-16 Nec Compound Semiconductor Devices, Ltd. Electronic device capable of preventing electromagnetic wave from being radiated
CN104009006A (zh) * 2013-02-27 2014-08-27 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法
CN111031727A (zh) * 2019-12-26 2020-04-17 中国电子科技集团公司第四十四研究所 一种平行缝焊封装点频源组件及其制作方法
CN111627890A (zh) * 2020-06-08 2020-09-04 东莞记忆存储科技有限公司 一种ic电磁屏蔽层接地结构及其加工工艺方法
CN112490218A (zh) * 2020-12-14 2021-03-12 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法
CN112490218B (zh) * 2020-12-14 2024-04-16 甬矽电子(宁波)股份有限公司 具有电磁屏蔽的封装结构和封装结构制作方法

Similar Documents

Publication Publication Date Title
CN108878381A (zh) 一种电磁屏蔽封装结构及其工艺方法
US7445968B2 (en) Methods for integrated circuit module packaging and integrated circuit module packages
CN106816431B (zh) 一种电磁屏蔽封装结构及其制造方法
JP4833319B2 (ja) 電磁波遮蔽機能を有する半導体パッケージの製造方法
US9137934B2 (en) Compartmentalized shielding of selected components
EP2752872B1 (en) Semiconductor package with integrated interference shielding and method of manufacture thereof
CN101471317B (zh) 引线框架封装及引线框架
US7217993B2 (en) Stacked-type semiconductor device
US20110084378A1 (en) Semiconductor package with integrated interference shielding and method of manufacture thereof
US9490220B2 (en) Redistribution structures for microfeature workpieces
US20090315156A1 (en) Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US20100105171A1 (en) Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package
TWI605564B (zh) 封裝結構及其製法
US20110221046A1 (en) Semiconductor assembly package having shielding layer and method therefor
CN105870104A (zh) 一种具有电磁屏蔽功能的封装结构
CN115332092A (zh) 一种射频模组芯片的制作方法及封装结构
Kim et al. EMI shielding leadless package solution for automotive
CN106816420A (zh) 一种声波元件封装结构及其制造方法
CN115763275A (zh) 基板共形屏蔽封装方法及结构
CN105225972A (zh) 一种半导体封装结构的制作方法
CN109192714A (zh) 一种用于电镀屏蔽的框架基板及其制造方法
CN102655096A (zh) 芯片封装方法
CN100483661C (zh) 防止芯片被干扰的封装方法及其封装结构
CN110767630A (zh) SiP模块电磁屏蔽方法
US20220310530A1 (en) Application of conductive via or trench for intra module emi shielding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 214400 No. 78 Changshan Road, Jiangyin High-tech Zone, Jiangyin City, Wuxi City, Jiangsu Province

Applicant after: Jiangsu Changjiang Electronics Technology Co., Ltd.

Address before: 214400 No. 78 Changshan Road, Chengjiang Town, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: Jiangsu Changjiang Electronics Technology Co., Ltd.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20181123