CN115763275A - 基板共形屏蔽封装方法及结构 - Google Patents
基板共形屏蔽封装方法及结构 Download PDFInfo
- Publication number
- CN115763275A CN115763275A CN202211394172.2A CN202211394172A CN115763275A CN 115763275 A CN115763275 A CN 115763275A CN 202211394172 A CN202211394172 A CN 202211394172A CN 115763275 A CN115763275 A CN 115763275A
- Authority
- CN
- China
- Prior art keywords
- cutting
- substrate
- electronic
- electromagnetic shielding
- adhesive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 37
- 238000005520 cutting process Methods 0.000 claims abstract description 65
- 239000002313 adhesive film Substances 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 16
- 238000005538 encapsulation Methods 0.000 claims description 6
- 230000007306 turnover Effects 0.000 claims description 5
- 238000001723 curing Methods 0.000 claims description 4
- 238000013007 heat curing Methods 0.000 claims description 4
- 238000003698 laser cutting Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 10
- 238000012858 packaging process Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000006872 improvement Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010137 moulding (plastic) Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
Abstract
本发明公开了一种基板共形屏蔽封装方法及结构。该封装方法包括如下步骤：在基板上贴装多个电子元件，以形成多个电子模组；其中，相邻两个电子模组之间形成切割道；将多个电子模组进行塑封，并将塑封后的电子模组贴装在附有粘合膜的载板上；在切割道处进行切割，以将多个电子模组分隔开；对各个电子模组进行电磁屏蔽处理，形成电磁屏蔽层，并将电磁屏蔽层接地；将电磁屏蔽后的电子模组从粘合膜上分离，并进行封装。该封装方法通过使用载板的方式，使得塑封后电子模组贴装在载板的粘合膜上，直接完成电子模组的金属镀层，然后分离电子模组即可。在此过程中，电子模组不需要半切，接地充分，不需要双面塑封，简化了整个封装流程。
Description
技术领域
本发明涉及一种基板共形屏蔽封装方法，同时也涉及利用该基板共形屏蔽封装方法实现的封装结构，属于半导体封装技术领域。
背景技术
随着手机市场的发展，手机内部的空间越来越小，这就要求主板上的射频芯片往模块化集成化的方向发展。模块化的射频芯片由于之间电磁波干扰严重，影响其性能发挥，因此电磁干扰(简称为EMI)屏蔽技术将发挥越来越重要的作用。
另一方面，共形屏蔽主要用于WiFi、Memory等SIP(System In a Package，系统级封装)模组的封装上，用来隔离封装内部电路与外部系统之间的干扰。目前，业内主要采取磁控溅射(Sputter)的方式进行共形屏蔽(Conformal shielding)。但是，这种方式采用塑封体半切，接地层比较少；购买渐镀机及其辅助设备价格昂贵，生产成本高，工艺流程复杂。
发明内容
本发明所要解决的首要技术问题在于提供一种基板共形屏蔽封装方法。
本发明所要解决的另一技术问题在于提供一种基板共形屏蔽封装结构。
为实现上述技术目的，本发明采用以下技术方案：
根据本发明实施例的第一方面，提供一种基板共形屏蔽封装方法，包括：
在基板上贴装多个电子元件，以形成多个电子模组；其中，相邻两个电子模组之间形成切割道；
将所述多个电子模组进行塑封，并将塑封后的电子模组贴装在附有粘合膜的载板上；
在所述切割道处进行切割，以将多个所述电子模组分隔开；
对各个所述电子模组进行电磁屏蔽处理，形成电磁屏蔽层，并将所述电磁屏蔽层接地；
将电磁屏蔽后的所述电子模组从所述粘合膜上分离，并分别进行封装。
其中较优地，所述基板内预设有多个接地柱，每一个所述电子模组均对应至少一个所述接地柱，所述接地柱上连接有金属线，且所述金属线引出至所述电子模组对应的切割道内。
其中较优地，在所述切割道处进行切割时，切入且不切透所述粘合膜。
其中较优地，对所述切割道处进行切割的方式至少包括：通过切割刀进行机械切割或通过镭射光线进行镭射切割。
其中较优地，所述对各个所述电子模组进行电磁屏蔽处理，形成电磁屏蔽层，并将所述电磁屏蔽层接地包括：
在所述电子模组的顶部及四周电镀或溅射金属材料，以形成所述电磁屏蔽层，并使得所述电磁屏蔽层与切割道内裸露的金属线相接触，从而通过所述接地柱进行接地。
其中较优地，所述将电磁屏蔽后的所述电子模组从所述粘合膜上分离，并进行封装包括：
在电磁屏蔽后的多个所述电子模组顶部覆盖翻贴膜，以将电磁屏蔽后的多个所述电子模组共同从载板上的粘合膜上分离；
将各个所述电子模组分别从所述翻贴膜上分离，以分别进行封装。
其中较优地，覆盖翻贴膜后，通过光、热方式降低所述粘合膜的黏度，以使得所述粘合膜的黏度低于所述翻贴膜的黏度，从而将电磁屏蔽后的多个所述电子模组共同从载板上的粘合膜上分离。
其中较优地，所述翻贴膜由光固化材料或热固化材料制成，所述粘合膜由光固化材料或热固化材料制成。
其中较优地，所述切割道的切割宽度为150um～500um。
根据本发明实施例的第二方面，提供一种基板共形屏蔽封装结构，包括：
载板，所述载板的表面设有粘合膜；
基板，贴装于所述粘合膜上，且所述基板上贴装有多个电子元件，以形成多个电子模组；其中，相邻两个所述电子模组之间形成切割道，所述基板内预设有多个接地柱，每一个所述电子模组均对应至少一个所述接地柱，所述接地柱上连接有金属线，且所述金属线引出至所述电子模组对应的切割道内；
塑封体，填充于所述基板上，以塑封所述多个电子模组；
电磁屏蔽层，包覆在所述塑封体的表面，且所述电磁屏蔽层与引出至所述切割道内的金属线相接触；
翻贴膜，覆盖在所述电磁屏蔽层上。
与现有技术相比较，本发明实施例所提供的基板共形屏蔽封装方法及结构，通过使用载板的方式，使得塑封后电子模组贴装在载板1的粘合膜上，完成PKG saw(工艺稳定性提升，制程优化及良率的改善)后，直接完成电子模组的金属镀层，然后分离电子模组即可。在此过程中，电子模组不需要半切，接地充分，不需要双面塑封，简化了整个封装流程。
附图说明
图1为本发明实施例提供的一种基板共形屏蔽封装方法的流程图；
图2为本发明实施例中，在基板上贴装电子元件以形成电子模组的结构示意图；
图3为本发明实施例中，对电子模组进行塑封的结构示意图；
图4为本发明实施例中，将塑封后的电子模组贴装在附有粘合膜的载板上的结构示意图；
图5为本发明实施例中，对塑封后的电子模组进行切割的结构示意图；
图6为本发明实施例中，对各个电子模组进行电磁屏蔽处理的结构示意图；
图7为本发明实施例中，在多个电子模组顶部覆盖翻贴膜的结构示意图；
图8为本发明实施例中，将多个电子模组共同从载板的粘合膜上分离的结构示意图；
图9为本发明实施例中，单个电子模组进行封装的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
在本发明的一个实施例中，实施基板共形屏蔽封装方法所需的基材包括：载板1、粘合膜2、基板3、电子元件4、塑封体5、电磁屏蔽层6、翻贴膜7以及切割刀30。具体实施过程如下：
如图1所示，本发明实施例提供的一种基板共形屏蔽封装方法，具体包括步骤S1～S5：
S1：在基板3上贴装多个电子元件4，以形成多个电子模组10。
具体的，如图2所示，当基板3预制成型后，通过在基板3的表面贴装电子元件4(例如：芯片或元器件等)，从而能够形成多个电子模组10(如图2中虚线所示区域)。其中，相邻两个电子模组10之间形成切割道20(如图2中点划线所示区域)。
此外，本实施例中，基板3内预设有多个接地柱31，每一个电子模组10均对应至少一个接地柱31，接地柱31上连接有金属线32，且金属线32引出至电子模组10对应的切割道20内。由此，当切割完成后，金属线32会裸露在切割道20内，以用于与电磁屏蔽层连接进行电磁信号屏蔽(下文进行详细说明)。
上述电子元件4的种类可根据需要进行适应性调整，例如：多个电子元件4可以均相同，也可以均不同，还可以部分相同部分不同，在此不对其进行具体限定。
S2：将多个电子模组10进行塑封，并将塑封后的电子模组10贴装在附有粘合膜2的载板1上。
具体的，如图3所示，当多个电子元件4分别贴装在基板3的不同区域以形成多个电子模组10后，利用塑封材料填充于基板3的表面，使得塑封材料完全覆盖各个电子模组10，从而形成塑封层5。其中，塑封材料的具体类型可根据需要进行适应性选择，在此不对其进行限定。
此外，经过塑封后所形成的塑封层5应具有设定尺寸，本实施例中，该塑封层5的高度为0.2mm～0.5mm，并完全覆盖基板3的表面，从而一方面能够保证塑封后电子模组10的稳定性，另一方面能够避免占用过多的空间。
如图4所示，当完成对多个电子模组10的塑封后，将塑封后的电子模组整体贴装在附有粘合膜2的载板1上。其中，载板1作为底部承载部件，用于与承载面相接触(例如：地面或工作面)；粘合膜2为覆盖在载板1上的一层具有一定黏性的膜，该粘合膜2的双面均具有黏性，从而使得一面与载板1粘贴，另一面与塑封后的电子模组粘贴，以将塑封后的电子模组黏合在载板1上。
S3：在切割道20处进行切割，以将多个电子模组10分隔开。
具体的，如图5所示，本实施例中，当塑封后的电子模组10贴装在附有粘合膜2的载板1上后，利用切割刀30在切割道20处进行切割，在切割时，需要使得切割刀30切入粘合膜2但不切透粘合膜2，从而将多个电子模组10分隔开。
可以理解的是，由于在步骤S1中金属线32引出至电子模组10对应的切割道20内，因此，当切割刀30在切割道20内进行切割后，会将引入到切割道20内的金属线32切断一部分，从而使得金属线32的端部裸露在切割道20内。由此，切割道的切割宽度需要在一定的范围内，以保证切割刀30在切割道20内进行切割时能够切到金属线32，本实施例中，切割道的切割宽度为150um～500um，但不限定于切割道的具体范围，具体可根据实际布局形式进行适应性调整。
此外，可以理解的是，在另一实施例中，也可以采用镭射光线进行镭射切割的方式替换利用切割刀30进行机械切割的方式。但无论哪种切割方式，均需要将引入到切割道20内的金属线32切断一部分，从而使得金属线32的端部裸露在切割道20内。
S4：对各个电子模组10进行电磁屏蔽处理，形成电磁屏蔽层6，并将电磁屏蔽层6接地。
具体的，如图6所示，当各个电子模组10相互隔开后，在各个电子模组10的顶部及四周电镀或溅射金属材料，以形成电磁屏蔽层6(即金属层)。并且，由于在步骤S3中金属线32的端部裸露在切割道20内，因此，该电磁屏蔽层6的内壁能够与切割道20内裸露的金属线32相接触，从而通过接地柱31进行接地，以形成电磁屏蔽效果。
可以理解的是，本实施例中，通过在基板3内预设接地柱31，并配合金属线32与电磁屏蔽层6相接触的方式实现接地操作，不仅接地方式简单，而且接地面积更大，能够有效提高电磁屏蔽效果。此外，在基板3内预设接地柱31时，可对接地柱31的底部面积进行选择，底部面积越大则接地越充分，具体可根据接地需求进行适应性调整。
S5：将电磁屏蔽后的电子模组从粘合膜上分离，并分别进行封装。
具体的，如图7所示，当完成对各个电子模组10的电磁屏蔽处理后，需要将电磁屏蔽后的电子模组10从粘合膜2上分离，以分别进行封装。
本实施例中，具体通过步骤S51～S53实现：
S51：在电磁屏蔽后的多个电子模组10的顶部覆盖翻贴膜7(如图7所示)。
S52：覆盖翻贴膜7后，通过光、热方式降低粘合膜2的黏度，以使得粘合膜2的黏度低于翻贴膜7的黏度，从而将电磁屏蔽后的多个电子模组10共同从载板的粘合膜2上分离(如图8所述)。
S53：将各个电子模组10分别从翻贴膜7上分离，以分别进行封装(如图9所示)。
本实施例中，翻贴膜7由光固化材料或热固化材料制成，粘合膜2由光固化材料或热固化材料制成，但不限定于翻贴膜7和粘合膜2的具体材质，可根据实际需求进行适应性调整。
可以理解的是，本实施例中采用翻贴膜7从粘合膜2上分离电子模组10，仅为一种较优的实时方式，在其他实施例中，也可以采用其他工艺手段将电子模组10从粘合膜2上分离，在此不做具体说明。
在上述基板共形屏蔽封装方法的基础上，本发明实施例还提供一种基板共形屏蔽封装结构，包括载板1、粘合膜2、基板3、电子元件4、塑封体5、电磁屏蔽层6以及翻贴膜7。
具体的，如图7所示，载板1的表面设有粘合膜2。基板3贴装于粘合膜2上，且基板3上贴装有多个电子元件4，以形成多个电子模组10。其中，相邻两个电子模组10之间形成切割道20，基板3内预设有多个接地柱31，每一个电子模组10均对应至少一个接地柱31，接地柱31上连接有金属线32，且金属线32引出至电子模组10对应的切割道20内。塑封体5填充于基板3上，以塑封多个电子模组10。电磁屏蔽层6包覆在塑封体5的表面，且电磁屏蔽层3与引出至切割道20内的金属线32相接触。翻贴膜7覆盖在电磁屏蔽层6上。
综上所述，本发明实施例提供的基板共形屏蔽封装方法及结构，通过使用载板1的方式，使得塑封后电子模组10贴装在载板1的粘合膜2上，完成PKG saw(工艺稳定性提升，制程优化及良率的改善)后，直接完成电子模组10的金属镀层，然后分离电子模组10即可。在此过程中，电子模组10不需要半切，接地充分，不需要双面塑封，简化了整个封装流程。
上面对本发明所提供的基板共形屏蔽封装方法及结构进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。
Claims (10)
1.一种基板共形屏蔽封装方法，其特征在于包括如下步骤：
在基板上贴装多个电子元件，以形成多个电子模组；其中，相邻两个电子模组之间形成切割道；
将所述多个电子模组进行塑封，并将塑封后的电子模组贴装在附有粘合膜的载板上；
在所述切割道处进行切割，以将多个所述电子模组分隔开；
对各个所述电子模组进行电磁屏蔽处理，形成电磁屏蔽层，并将所述电磁屏蔽层接地；
将电磁屏蔽后的所述电子模组从所述粘合膜上分离，并分别进行封装。
2.如权利要求1所述的基板共形屏蔽封装方法，其特征在于：
所述基板内预设有多个接地柱，每一个所述电子模组均对应至少一个所述接地柱，所述接地柱上连接有金属线，且所述金属线引出至所述电子模组对应的切割道内。
3.如权利要求1所述的基板共形屏蔽封装方法，其特征在于：
在所述切割道处进行切割时，切入且不切透所述粘合膜。
4.如权利要求1所述的基板共形屏蔽封装方法，其特征在于：
对所述切割道处进行切割的方式至少包括：通过切割刀进行机械切割或通过镭射光线进行镭射切割。
5.如权利要求2所述的基板共形屏蔽封装方法，其特征在于对各个所述电子模组进行电磁屏蔽处理，形成电磁屏蔽层，并将所述电磁屏蔽层接地包括：
在所述电子模组的顶部及四周电镀或溅射金属材料，以形成所述电磁屏蔽层，并使得所述电磁屏蔽层与切割道内裸露的金属线相接触，从而通过所述接地柱进行接地。
6.如权利要求1所述的基板共形屏蔽封装方法，其特征在于所述将电磁屏蔽后的所述电子模组从所述粘合膜上分离，并进行封装包括：
在电磁屏蔽后的多个所述电子模组顶部覆盖翻贴膜，以将电磁屏蔽后的多个所述电子模组共同从载板的粘合膜上分离；
将各个所述电子模组分别从所述翻贴膜上分离，以分别进行封装。
7.如权利要求6所述的基板共形屏蔽封装方法，其特征在于：
覆盖翻贴膜后，通过光、热方式降低所述粘合膜的黏度，以使得所述粘合膜的黏度低于所述翻贴膜的黏度，从而将电磁屏蔽后的多个所述电子模组共同从载板上的粘合膜上分离。
8.如权利要求6所述的基板共形屏蔽封装方法，其特征在于：
所述翻贴膜由光固化材料或热固化材料制成，所述粘合膜由光固化材料或热固化材料制成。
9.如权利要求1～8中任意一项所述的基板共形屏蔽封装方法，其特征在于：
所述切割道的切割宽度为150um～500um。
10.一种基板共形屏蔽封装结构，其特征在于包括：
载板，所述载板的表面设有粘合膜；
基板，贴装于所述粘合膜上，且所述基板上贴装有多个电子元件，以形成多个电子模组；其中，相邻两个所述电子模组之间形成切割道，所述基板内预设有多个接地柱，每一个所述电子模组均对应至少一个所述接地柱，所述接地柱上连接有金属线，且所述金属线引出至所述电子模组对应的切割道内；
塑封体，填充于所述基板上，以塑封所述多个电子模组；
电磁屏蔽层，包覆在所述塑封体的表面，且所述电磁屏蔽层与引出至所述切割道内的金属线相接触；
翻贴膜，覆盖在所述电磁屏蔽层上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211394172.2A CN115763275A (zh) | 2022-11-08 | 2022-11-08 | 基板共形屏蔽封装方法及结构 |
| PCT/CN2023/130576 WO2024099378A1 (zh) | 2022-11-08 | 2023-11-08 | 基板共形屏蔽封装方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211394172.2A CN115763275A (zh) | 2022-11-08 | 2022-11-08 | 基板共形屏蔽封装方法及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115763275A true CN115763275A (zh) | 2023-03-07 |
Family
ID=85368284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211394172.2A Pending CN115763275A (zh) | 2022-11-08 | 2022-11-08 | 基板共形屏蔽封装方法及结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115763275A (zh) |
| WO (1) | WO2024099378A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024099378A1 (zh) * | 2022-11-08 | 2024-05-16 | 北京唯捷创芯精测科技有限责任公司 | 基板共形屏蔽封装方法及结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350367B2 (en) * | 2008-02-05 | 2013-01-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
| KR20120131530A (ko) * | 2011-05-25 | 2012-12-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10037949B1 (en) * | 2017-03-02 | 2018-07-31 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
| EP3462486B1 (en) * | 2017-09-29 | 2021-03-24 | Qorvo US, Inc. | Process for making a double-sided module with electromagnetic shielding |
| CN115763275A (zh) * | 2022-11-08 | 2023-03-07 | 北京唯捷创芯精测科技有限责任公司 | 基板共形屏蔽封装方法及结构 |
-
2022
- 2022-11-08 CN CN202211394172.2A patent/CN115763275A/zh active Pending
-
2023
- 2023-11-08 WO PCT/CN2023/130576 patent/WO2024099378A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024099378A1 (zh) * | 2022-11-08 | 2024-05-16 | 北京唯捷创芯精测科技有限责任公司 | 基板共形屏蔽封装方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024099378A1 (zh) | 2024-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10586010B2 (en) | Methods of determining racetrack layout for radio frequency isolation structure | |
| US8178956B2 (en) | Integrated circuit package system for shielding electromagnetic interference | |
| CN102074552B (zh) | 半导体元件封装及其制作方法 | |
| US8004860B2 (en) | Radiofrequency and electromagnetic interference shielding | |
| US8030750B2 (en) | Semiconductor device packages with electromagnetic interference shielding | |
| US9153542B2 (en) | Semiconductor package having an antenna and manufacturing method thereof | |
| US8039930B2 (en) | Package structure for wireless communication module | |
| US11264335B2 (en) | Anti-electromagnetic interference radio frequency module and implementation method therefor | |
| US20070138615A1 (en) | Packaging method of a plurality of chips stacked on each other and package structure thereof | |
| US20110221046A1 (en) | Semiconductor assembly package having shielding layer and method therefor | |
| US20140198459A1 (en) | Stacked package device and manufacturing method thereof | |
| WO2024099378A1 (zh) | 基板共形屏蔽封装方法及结构 | |
| CN115763438A (zh) | Csp电磁屏蔽芯片、封装结构、方法、电路结构及电子设备 | |
| CN115332092A (zh) | 一种射频模组芯片的制作方法及封装结构 | |
| CN115763435A (zh) | 电磁屏蔽的封装单元及方法、基板、电路和电子设备 | |
| US9704812B1 (en) | Double-sided electronic package | |
| CN220829959U (zh) | 一种射频模组和射频器件 | |
| CN216354199U (zh) | 扇出封装、通信模组及终端 | |
| US20220310530A1 (en) | Application of conductive via or trench for intra module emi shielding | |
| US11837775B2 (en) | Microelectronic device package including antenna and semiconductor device | |
| US20240049382A1 (en) | Carrier structure | |
| US20240113413A1 (en) | Microelectronic device package including antenna and semiconductor device | |
| CN219476680U (zh) | 系统级封装结构及其电路结构和电子设备 | |
| US20240055368A1 (en) | Semiconductor devices with pyramidal shielding and method for making the same | |
| US20230411304A1 (en) | Semiconductor device and method for making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |