CN220829959U - 一种射频模组和射频器件 - Google Patents

一种射频模组和射频器件 Download PDF

Info

Publication number
CN220829959U
CN220829959U CN202322323790.4U CN202322323790U CN220829959U CN 220829959 U CN220829959 U CN 220829959U CN 202322323790 U CN202322323790 U CN 202322323790U CN 220829959 U CN220829959 U CN 220829959U
Authority
CN
China
Prior art keywords
layer
radio frequency
chip
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322323790.4U
Other languages
English (en)
Inventor
赵欣根
许超胜
王二磊
王训堂
孙铎
叶世芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxscend Microelectronics Co ltd
Original Assignee
Maxscend Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxscend Microelectronics Co ltd filed Critical Maxscend Microelectronics Co ltd
Priority to CN202322323790.4U priority Critical patent/CN220829959U/zh
Application granted granted Critical
Publication of CN220829959U publication Critical patent/CN220829959U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本实用新型公开了一种射频模组和射频器件。射频模组包括:基板;多个芯片,多个芯片位于基板的表面;第一金属层,第一金属层位于基板和芯片之间;塑封层,塑封层位于多个芯片的表面,且围绕多个芯片设置;屏蔽层,屏蔽层位于基板远离芯片的一侧,屏蔽层覆盖塑封层以及部分基板,屏蔽层与第一金属层连接。本实用新型可以实现电磁屏蔽功能,还可以降低对半切工艺高度的控制难度。

Description

一种射频模组和射频器件
技术领域
本实用新型实施例涉及射频器件隔离屏蔽技术领域,尤其涉及一种射频模组和射频器件。
背景技术
目前,市场上对于芯片发展提出的集成度要求越来越高,需要将不同功能的元器件集成在一个射频模组里面,不同元器件之间本身存在电磁干扰,会干扰信号,影响射频模组的正常工作,需要建立屏蔽层来隔离干扰,保证正常工作。由于不同元器件间存在电磁干扰,相关技术是在射频模组芯片封装好切成单颗后,在其表面溅镀一层金属形成屏蔽层,实现射频模组与其他相邻元器件间的电磁屏蔽功能。
相关技术需要精确控制半切位置到基板的某层,再利用屏蔽层互联到GND实现屏蔽效果,存在的缺陷是半切高度的精度及工艺控制难度极大。
实用新型内容
本实用新型提供一种射频模组和射频器件,可以实现电磁屏蔽功能,还可以降低对半切工艺高度的控制难度。
根据本实用新型的一方面,提供了一种射频模组,射频模组包括:
基板;
多个芯片,所述多个芯片位于所述基板的表面;
第一金属层,所述第一金属层位于所述基板和所述芯片之间;
塑封层,所述塑封层位于所述多个芯片的表面,且围绕所述多个芯片设置;
屏蔽层,所述屏蔽层位于所述基板远离所述芯片的一侧,所述屏蔽层覆盖所述塑封层以及部分所述基板,所述屏蔽层与所述第一金属层连接。
可选地,所述第一金属层包括接地连接层和信号连接层,所述屏蔽层与所述接地连接层连接,所述芯片与所述信号连接层以及所述接地连接层连接。
可选地,射频模组还包括至少一个连接线,所述连接线与所述接地连接层以及所述屏蔽层连接。
可选地,射频模组还包括至少两个连接线,第一个所述连接线与所述接地连接层以及所述芯片一侧的所述屏蔽层连接,第二个所述连接线与所述接地连接层以及所述芯片另一侧的所述屏蔽层连接。
可选地,射频模组还包括至少一个金属凸点,所述金属凸点与所述接地连接层以及所述屏蔽层连接。
可选地,射频模组还包括至少两个金属凸点,第一个所述金属凸点与所述接地连接层以及所述芯片一侧的所述屏蔽层连接,第二个所述金属凸点与所述接地连接层以及所述芯片另一侧的所述屏蔽层连接。
可选地,射频模组还包括第一导电凸块,所述第一导电凸块位于所述芯片和所述接地连接层之间,所述第一导电凸块与所述芯片的信号输出端以及所述接地连接层连接。
可选地,所述基板的内部包括第二金属层、第三金属层、第四金属层、第五金属层、第六金属层和第二导电凸块;
所述第二金属层与所述接地连接层通过所述第二导电凸块连接,所述第三金属层、所述第四金属层、所述第五金属层、所述第六金属层依次通过所述第二导电凸块连接。
可选地,所述芯片为滤波器芯片或大功率芯片,相邻所述芯片之间间隔设置所述塑封层。
根据本实用新型的另一方面,还提供了一种射频器件,射频器件包括上述一方面中任一所述的射频模组。
本实用新型实施例的技术方案,提出一种射频模组,射频模组包括基板;多个芯片,多个芯片位于基板的表面;第一金属层,第一金属层位于基板和芯片之间;塑封层,塑封层位于多个芯片的表面,且围绕多个芯片设置;屏蔽层,屏蔽层位于基板远离芯片的一侧,屏蔽层覆盖塑封层以及部分基板,屏蔽层与第一金属层连接。将屏蔽层与第一金属层进行连接,屏蔽层不与基板内部的金属层连接,通过第一层金属层实现接地进而达到屏蔽效果,使得屏蔽层可以更好的接地,提高屏蔽效果。无需精确控制半切高度,极大的降低了对半切工艺高度的控制难度。综上所述,本实用新型解决了现有技术存在半切高度的精度及工艺控制难度极大的问题。
应当理解,本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征,也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本实用新型实施例提供的一种射频模组的结构示意图;
图2是根据本实用新型实施例提供的又一种射频模组的结构示意图;
图3是根据本实用新型实施例提供的又一种射频模组的结构示意图;
图4是根据本实用新型实施例提供的一种射频模组的制作流程示意图;
图5是根据本实用新型实施例提供的又一种射频模组的结构示意图;
图6是根据本实用新型实施例提供的又一种射频模组的结构示意图;
图7是根据本实用新型实施例提供的又一种射频模组的制作流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1是根据本实用新型实施例提供的一种射频模组的结构示意图,参考图1,本实用新型实施例提供了一种射频模组,射频模组包括:基板10;多个芯片20,多个芯片20位于基板10的表面;第一金属层30,第一金属层30位于基板10和芯片20之间;塑封层40,塑封层40位于多个芯片20的表面,且围绕多个芯片20设置;屏蔽层50,屏蔽层50位于基板10远离芯片20的一侧,屏蔽层50覆盖塑封层40以及部分基板10,屏蔽层50与第一金属层30连接。
具体的,基板10是印刷电路板的基本材料,可以是树脂基板等有机物基板,基板10是电子元器件的支撑体及电气连接的载体。基板10可以包括印刷电路板,上面印制的金属布线层是经过有选择地进行孔加工、化学镀铜、电镀铜和蚀刻等加工,得到所需的电路图形,形成一定的连接关系,基板10用于支撑设置在上面的各个芯片20,并使各芯片20之间导通。
基板10划分为模组芯片区和位于模组芯片区之间的切割区,模组芯片区用于为多种元器件提供支撑,切割区便于进行切割,可以提高产能。不同芯片20焊接在基板10的模组芯片区上,并进行回炉焊接与清洗。多个芯片20的功能各不相同,可以提高射频模组的集成度和性能,并使其体积小型化。芯片20具有对电信号的频率进行选择滤除以及对电信号进行放大的作用。
塑封层40的材料可以为环氧树脂膜塑料(Epoxy Molding Compound,EMC)或其他塑封料,塑封过程是用传递成型法将EMC挤压入模腔并将其中的芯片20包埋,同时交联固化成型,成为具有一定结构外型的器件。对整个基板10的表面进行填充,EMC将芯片20包裹起来,芯片20与基板10贴合的面不覆盖塑封层40,其它三面以及相邻芯片20之间的间隔都覆盖有塑封层40。塑封层40具有安放、固定、密封和保护芯片的作用。
屏蔽层50用于对不同芯片20产生的信号进行电磁屏蔽,最大限度减少射频模组中的杂散辐射,最大限度地减少相邻器件之间的电磁干扰。屏蔽层50可以为金属层,通过溅射工艺形成一层均匀且大面积的膜层,膜层厚度可以为3至5微米。屏蔽层50在基板10设置有芯片20的一侧,屏蔽层50覆盖塑封层40以及切割区所保留的基板10,这样既能起到电磁屏蔽的效果,还能起到散热的作用。
可以按照一定的尺寸对切割区进行切割,得到单颗射频模组。得到单颗射频模组后,在其两侧进行点锡焊接,焊锡与屏蔽层50连接后形成一个金属屏蔽罩,可以屏蔽相邻器件之间的电磁干扰,也可以加强射频模组芯片的散热功能,从而节省了增加散热部件的加工和组装成本。
图1中的屏蔽层50与第一金属层30连接,通过第一层金属层50实现接地进而达到屏蔽效果,基板10内部的金属层未到达侧面,也即屏蔽层50不与基板10内部的金属层连接。
本实用新型实施例的技术方案,提出一种射频模组,射频模组包括基板;多个芯片,多个芯片位于基板的表面;第一金属层,第一金属层位于基板和芯片之间;塑封层,塑封层位于多个芯片的表面,且围绕多个芯片设置;屏蔽层,屏蔽层位于基板远离芯片的一侧,屏蔽层覆盖塑封层以及部分基板,屏蔽层与第一金属层连接。将屏蔽层与第一金属层进行连接,屏蔽层不与基板内部的金属层连接,通过第一层金属层实现接地进而达到屏蔽效果,使得屏蔽层可以更好的接地,提高屏蔽效果。无需精确控制半切高度,极大的降低了对半切工艺高度的控制难度。综上所述,本实用新型解决了现有技术存在半切高度的精度及工艺控制难度极大的问题。
继续参考图1,第一金属层30包括接地连接层31和信号连接层32,屏蔽层50与接地连接层31连接,芯片20与信号连接层32以及接地连接层31连接。
图2是根据本实用新型实施例提供的又一种射频模组的结构示意图,参考图2,可选地,射频模组还包括至少一个连接线60,连接线60与接地连接层31以及屏蔽层50连接。
具体的,通过在基板10的表面做打线形成连接线60,实现与接地连接层31的互联,并在后期成品切割后做镀层连接,使得连接线60与屏蔽层50以及接地连接层31互连,进而实现屏蔽效果。
图3是根据本实用新型实施例提供的又一种射频模组的结构示意图,参考图3,可选地,射频模组还包括至少两个连接线60,第一个连接线60与接地连接层31以及芯片20一侧的屏蔽层50连接,第二个连接线60与接地连接层31以及芯片20另一侧的屏蔽层50连接。
具体的,在基板10设计初期在接地连接层31上留有可打线的位置,通过打线形成连接线60,使得GND与接地连接层31、连接线60以及侧面的屏蔽层50互联,实现屏蔽效果,极大的降低了对半切工艺高度的控制难度。
图4是根据本实用新型实施例提供的一种射频模组的制作流程示意图,参考图4,射频模组的制作流程从上到下依次为:将芯片倒装在基板上,打线跨过基板切割道,塑封,半切,溅射或化镀使得屏蔽层可以与第一金属层互连,切割成单颗的射频模组。
在上述实施例基础上,增加打线,通过打线连接第一金属层,进而使得屏蔽层可以更好的接地,提高屏蔽效果。通过打线方式将侧面的屏蔽层与接地进行连接起到屏蔽的作用,无需精确控制半切高度,降低切割工艺难度。
图5是根据本实用新型实施例提供的又一种射频模组的结构示意图,参考图5,可选地,射频模组还包括至少一个金属凸点70,金属凸点70与接地连接层31以及屏蔽层50连接。
具体的,通过在基板10的表面打线植球或锡膏印刷或3D打印形成金属凸点70,实现接地连接层31与屏蔽层50的互联,并在后期成品切割后做镀层连接,实现屏蔽效果。
图6是根据本实用新型实施例提供的又一种射频模组的结构示意图,参考图6,可选地,射频模组还包括至少两个金属凸点70,第一个金属凸点70与接地连接层31以及芯片20一侧的屏蔽层50连接,第二个金属凸点70与接地连接层31以及芯片20另一侧的屏蔽层50连接。
具体的,在基板10设计初期在接地连接层31上留有金属凸点70位置,通过打线植球或锡膏印刷或3D打印等方式形成金属凸点70,实现GND与侧面的屏蔽层50互联,实现屏蔽效果,极大的降低了屏蔽层50与接地连接层31连接不良的问题。
图7是根据本实用新型实施例提供的又一种射频模组的制作流程示意图,参考图7,射频模组的制作流程从上到下依次为:将芯片倒装在基板上,打线或锡膏印刷或3D打印等,在基板切割道上布置连续或不连续的金属凸点与第一金属层互连,塑封,半切,溅射或化镀使得屏蔽层可以与第一金属层互连,切割成单颗的射频模组。
在上述实施例的基础上,在两侧设置金属凸点,通过屏蔽层与金属凸点接触实现GND与侧面屏蔽层互联,实现屏蔽效果,极大的降低了屏蔽层与第一金属层连接不良的问题。
本实用新型实施例通过打线植球或锡膏印刷或3D打印等,在基板切割区域上布置连续或不连续的金属凸点以及连接线,使得屏蔽层与基板上的第一金属层互联,增加侧面镀层与GND的接触面积,极大得降低了第一金属层与侧面镀层互连不良的问题。
继续参考图1,可选地,射频模组还包括第一导电凸块80,第一导电凸块80位于芯片20和接地连接层31之间,第一导电凸块80与芯片20的信号输出端以及接地连接层31连接。
具体的,第一导电凸块80可以为铜线,第一导电凸块80可以是焊锡融化后形成的锡球,用于将芯片20装贴在基板10上。第一导电凸块80将芯片20的信号输出端与接地连接层31连接,使得芯片20与接地连接层31之间的信号导通,并通过接地连接层31和第一导电凸块80实现各芯片20之间的连接导通。
继续参考图1,可选地,基板的内部包括第二金属层11、第三金属层12、第四金属层13、第五金属层14、第六金属层15和第二导电凸块90;第二金属层11与接地连接层31通过第二导电凸块90连接,第三金属层12、第四金属层13、第五金属层14、第六金属层15依次通过第二导电凸块90连接。
具体的,基板10的内部具有多个一定图案布局的导电层,导电层用于使各芯片20之间按照基板10上印刷的电路线路实现导通。例如,导电层可以为第二金属层11、第三金属层12、第四金属层13、第五金属层14、第六金属层15,导电层可以为铜线。设置导电层可以使得芯片20与接地端连接,有利于芯片20接地。设置导电层可以使得基板10与接地端连接,有利于基板10接地。
继续参考图1,可选地,芯片20为滤波器芯片或大功率芯片,相邻芯片之间间隔设置塑封层。
具体的,滤波器芯片可以对特定频率的信号或某种信号频率以外的频率进行有效滤除,得到消除某个特定频率的电信号或者得到一个特定频率的电信号。大功率芯片用于对信号进行放大。由于射频模组可以包括不同种类的芯片,所以射频模组具有对电信号的频率进行选择滤除以及对电信号进行放大的作用。
本实用新型实施例还提供了一种射频器件,射频器件包括本实用新型任意实施例所提供的射频模组。
由于射频器件包括本实用新型任意实施例提供的射频模组,因此,上述射频器件与射频模组的有益效果相同,在此不再赘述。
上述具体实施方式,并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等,均应包含在本实用新型保护范围之内。

Claims (10)

1.一种射频模组,其特征在于,包括:
基板;
多个芯片,所述多个芯片位于所述基板的表面;
第一金属层,所述第一金属层位于所述基板和所述芯片之间;
塑封层,所述塑封层位于所述多个芯片的表面,且围绕所述多个芯片设置;
屏蔽层,所述屏蔽层位于所述基板远离所述芯片的一侧,所述屏蔽层覆盖所述塑封层以及部分所述基板,所述屏蔽层与所述第一金属层连接。
2.根据权利要求1所述的射频模组,其特征在于,所述第一金属层包括接地连接层和信号连接层,所述屏蔽层与所述接地连接层连接,所述芯片与所述信号连接层以及所述接地连接层连接。
3.根据权利要求2所述的射频模组,其特征在于,还包括至少一个连接线,所述连接线与所述接地连接层以及所述屏蔽层连接。
4.根据权利要求2所述的射频模组,其特征在于,还包括至少两个连接线,第一个所述连接线与所述接地连接层以及所述芯片一侧的所述屏蔽层连接,第二个所述连接线与所述接地连接层以及所述芯片另一侧的所述屏蔽层连接。
5.根据权利要求2所述的射频模组,其特征在于,还包括至少一个金属凸点,所述金属凸点与所述接地连接层以及所述屏蔽层连接。
6.根据权利要求2所述的射频模组,其特征在于,还包括至少两个金属凸点,第一个所述金属凸点与所述接地连接层以及所述芯片一侧的所述屏蔽层连接,第二个所述金属凸点与所述接地连接层以及所述芯片另一侧的所述屏蔽层连接。
7.根据权利要求2所述的射频模组,其特征在于,还包括第一导电凸块,所述第一导电凸块位于所述芯片和所述接地连接层之间,所述第一导电凸块与所述芯片的信号输出端以及所述接地连接层连接。
8.根据权利要求7所述的射频模组,其特征在于,所述基板的内部包括第二金属层、第三金属层、第四金属层、第五金属层、第六金属层和第二导电凸块;
所述第二金属层与所述接地连接层通过所述第二导电凸块连接,所述第三金属层、所述第四金属层、所述第五金属层、所述第六金属层依次通过所述第二导电凸块连接。
9.根据权利要求1所述的射频模组,其特征在于,所述芯片为滤波器芯片或大功率芯片,相邻所述芯片之间间隔设置所述塑封层。
10.一种射频器件,其特征在于,包括权利要求1-9任一项所述的射频模组。
CN202322323790.4U 2023-08-28 2023-08-28 一种射频模组和射频器件 Active CN220829959U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202322323790.4U CN220829959U (zh) 2023-08-28 2023-08-28 一种射频模组和射频器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202322323790.4U CN220829959U (zh) 2023-08-28 2023-08-28 一种射频模组和射频器件

Publications (1)

Publication Number Publication Date
CN220829959U true CN220829959U (zh) 2024-04-23

Family

ID=90725120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322323790.4U Active CN220829959U (zh) 2023-08-28 2023-08-28 一种射频模组和射频器件

Country Status (1)

Country Link
CN (1) CN220829959U (zh)

Similar Documents

Publication Publication Date Title
US11166399B2 (en) Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
KR101571526B1 (ko) 전자기 장애를 차폐하는 집적회로 패키지 시스템
JP2011040602A (ja) 電子装置およびその製造方法
CN100527412C (zh) 电子电路模块及其制造方法
CN109244045B (zh) 一种厚膜基板小型化金属管壳封装结构
TWI725426B (zh) 半導體裝置
WO2004080134A2 (en) High frequency chip packages with connecting elements
CN115332092A (zh) 一种射频模组芯片的制作方法及封装结构
CN220829959U (zh) 一种射频模组和射频器件
TWI663663B (zh) 電子封裝構件及其製作方法
US9704812B1 (en) Double-sided electronic package
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
KR102637567B1 (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
CN115763275A (zh) 基板共形屏蔽封装方法及结构
CN220189621U (zh) 一种芯片封装结构
US20240047440A1 (en) Electronic package and manufacturing method thereof
CN216354159U (zh) 一种射频模组的封装结构以及通信器件
US11837775B2 (en) Microelectronic device package including antenna and semiconductor device
CN114496808B (zh) 倒装式塑封的装配方法、屏蔽系统、散热系统及应用
US20240113413A1 (en) Microelectronic device package including antenna and semiconductor device
CN219476681U (zh) 一种模组电磁屏蔽封装结构及电子产品
US20240021503A1 (en) Electronic component package, electronic component unit, and method of manufacturing electronic component package
JP2006049602A (ja) 半導体装置およびその製造方法
CN111642122B (zh) 电磁屏蔽结构及其制造方法
WO2023221529A1 (zh) 一种封装结构、封装方法以及电子设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant