CN220189621U - 一种芯片封装结构 - Google Patents

Abstract

本实用新型公开了一种芯片封装结构，包括：隔离框架，第一、二三、四基岛，第一、二基板，第一、二、三、四芯片；第一、二、三、四基岛矩阵分布在隔离框架形成的封闭区域内且彼此不连接，并通过设置在隔离框架侧边框内侧的若干个框架焊盘与隔离框架焊接；第一、二基板分别设置在第一、二基岛上，并通过第一、二焊线与框架焊盘连接；第一、二芯片分别倒装设置在第一、二基板上；第三、四芯片分别正装设置在第三、四基岛上，并通过第三、四焊线与框架焊盘连接；塑封体设置在隔离框架形成的空间内部，包裹所述第一、二、三、四芯片及若干个框架焊盘。本实用新型通过在独立的基岛上设置倒装、正装芯片，并通过塑封、切筋实现完全电气隔离。

Description

一种芯片封装结构

技术领域

本实用新型涉及半导体封装技术领域，特别涉及一种芯片封装结构。

背景技术

针对存在高频信号、内置天线以及复杂外围电路的芯片项目，一般会采用基板封装方案，基板的标准制程一般没有挖槽工艺，而基板板材的隔离性能又偏弱，很难实现性能符合标准要求的电气隔离；另外，基板上均匀铺地会直接影响芯片的隔离性能，但不均匀铺地又会导致基板翘曲的问题，给封装带来了工艺可行性风险和封装可靠性风险。因此，传统的基板封装方案很难满足既有复杂电路设计需求，又有隔离耐压要求的芯片封装需求。

目前的隔离器件，为了能够实现符合标准要求的隔离性能，一般采用框架+WireBonding的传统封装方案。该方案通过在芯片和基板之间添加隔离层来实现电气隔离，从而保证信号的稳定性和可靠性。但是，由于Wire Bonding连接方式存在一定的电阻和感抗，所以在高频信号传输过程中，会产生较大的能量损耗和信号失真问题，导致信号质量下降。同时，复杂外围电路的结构也会使得隔离层难以布置，从而进一步限制了传统封装方案的应用范围。该方案无法满足高频信号和内置天线等设计要求。

实用新型内容

本实用新型所要解决的技术问题是：提供一种芯片封装结构。

为解决上述技术问题，本实用新型采用的一个技术方案是：一种芯片封装结构，包括：隔离框架、第一基岛、第二基岛、第三基岛、第四基岛、第一基板、第二基板、第一芯片、第二芯片、第三芯片、第四芯片；所述隔离框架的侧边框内侧分布若干个框架焊盘；所述第一基岛、第二基岛、第三基岛以及第四基岛，矩阵分布在所述隔离框架形成的封闭区域内，且彼此不连接，并通过与对应的框架焊盘焊接，从而与所述隔离框架焊接；所述第一基板设置在所述第一基岛上，并通过第一焊线与对应的框架焊盘连接；所述第一芯片倒装设置在所述第一基板上；所述第二基板设置在所述第二基岛上，并通过第二焊线与对应的框架焊盘连接；所述第二芯片倒装设置在所述第二基板上；所述第三芯片正装设置在所述第三基岛上，并通过第三焊线与对应的框架焊盘连接；所述第四芯片正装设置在所述第四基岛上，并通过第四焊线与对应的框架焊盘连接；所述塑封体，设置在所述隔离框架形成的空间内部，包裹所述第一芯片、第二芯片、第三芯片、第四芯片以及若干个框架焊盘。

其中，所述框架焊盘的一端与所述隔离框架固定连接，另一端为悬空自由端；所述第一基岛、第二基岛、第三基岛以及第四基岛均通过对应的框架焊盘的自由端焊接，从而与所述隔离框架焊接。

其中，所述第一基岛、第二基岛并排设置在所述隔离框架形成的封闭区域内，且均与所述隔离框架的第一侧边框相邻；所述第三基岛、第四基岛并排设置在所述隔离框架形成的封闭区域内，且均与所述隔离框架的第二侧边框相邻；其中，所述隔离框架的第一侧边框和第二侧边框为相对的两条边框。

其中，所述第一基板上还设置若干个第一基板焊盘，用于通过第一焊线与对应的框架焊盘焊接；所述第二基板上还设置若干个第二基板焊盘，用于通过第二焊线与对应的框架焊盘焊接。

其中，沿着所述隔离框架内侧边缘，且远离所述框架焊盘自由端的位置，设置切筋线，用于在完成芯片封装的封装体上，沿着所述切筋线，通过切筋工艺切割出单独的倒装芯片封装体和正装芯片封装体。

其中，所述第一基板、第二基板上，集成天线、高频走线和复杂外围电路。

其中，所述第三芯片、第四芯片均为低速信号及电源电路。

本实用新型的有益效果在于：本实用新型提供的芯片封装结构，通过在设置第一基板的第一基岛上倒装设置第一芯片，在设置第二基板的第二基岛上倒装设置第二芯片，在第三基岛上正装设置第三芯片以及在第四基岛上正装设置第四芯片，从而将正装芯片、倒装芯片进行物理隔离；进一步地，通过塑封、切筋等传统封装工序，实现上述各个基岛隔离框架单元的完全电气隔离。利用本实用新型，对于电路简单或信号要求较低的晶片采用直接wire bonding的方式连接可以降低封装成本，又可以满足产品天线、高频信号以及复杂外围走线设计的要求，实现增强型隔离器件要求的完全电气隔离性能；进一步地，封装体内分布的用于放置基板和芯片的基岛、以及基板和芯片等主要部件的数量，没有限制，可以根据电路设计进行修改，使本实用新型的封装体具备了良好的扩展性。

附图说明

图1为本实用新型实施方式中的一种芯片封装结构的封装体结构示意图；

图2为图1的俯视图；

图3为图2沿A-A直线的剖面图。

标号说明：

芯片封装体 1

隔离框架 10

第一侧边框 101

第二侧边框 102

框架焊盘 103

第一基岛 11

第二基岛 12

第三基岛 13

第四基岛 14

第一基板 21

第一基板焊盘 210

第二基板 22

第二基板焊盘 220

第一芯片 31

第二芯片 32

第三芯片 33

第四芯片 34

塑封体 40

切筋线 50

第一焊线 61

第二焊线 62

第三焊线 63

第四焊线 64

具体实施方式

首先，对本实用新型出现的现有技术名词进行解释说明。

Wire bonding，是一个半导体组装工艺过程，涉及将金属线(通常是金或铝)连接到半导体器件的接触点。这些金属线通过专用工具称为线键机与接触点焊接。这个过程被用于在半导体器件不同部分之间建立电气连接，例如芯片和引线框架之间，或单个封装中的多个芯片之间。Wire bonding是许多电子设备制造流程中的关键步骤，包括集成电路、传感器和LED等。

Wire bonding芯片，是一种将微电子器件(例如晶体管、集成电路等)和PCB(Printed Circuit Board)连接在一起的方法。在这种技术中，金属线被焊接到芯片上，并连接到PCB或其它设备上。

Flip Chip基板封装，是一种先进的半导体封装技术，将芯片直接翻转放置在基板上，并通过微小的焊点连接电路，省去了传统线缆连接和引脚排列的步骤。这种封装方式具有高密度、高性能、低功耗、高速信号传输等优势，适用于高端电子产品领域，例如手机、平板电脑、服务器等。通过Flip Chip基板封装方案，可以实现更小巧轻便的产品设计，同时提高产品的可靠性和性能。

塑封，是将芯片进行保护的一种方式，它通过将芯片放置在一个塑料基板上，并用塑料材料覆盖住芯片，形成一个保护外壳，以防止芯片受到机械、热电等方面的损伤。塑封还可以提高芯片的可靠性和抗干扰能力。

切筋，是指在封装好的框架上切割出单个芯片的过程。切筋通常使用钻石锯片或激光切割机进行。切筋工艺要求精度高，以确保每个芯片的尺寸和位置准确无误。切筋完成后，每个芯片都可以单独使用或放置到其他封装器件中。

为详细说明本实用新型的技术内容、构造特征、所实现目的及效果，以下结合附图和实施例对本实用新型进行详细说明。

请同时参阅图1～3，为本实用新型实施方式中一种芯片封装体的立体结构示意图。所述芯片封装体1，包括：隔离框架10、第一基岛11、第二基岛12、第三基岛13、第四基岛14、第一基板21、第二基板22、第一芯片31、第二芯片32、第三芯片33、第四芯片34以及塑封体40。

所述隔离框架10形成近似正方形的封闭区域，所述第一基岛11、第二基岛12、第三基岛13以及第四基岛14矩阵分布在所述隔离框架10形成的封闭区域内。

所述隔离框架10的侧边框内侧(位于所述封闭区域内)分布若干个框架焊盘103，所述框架焊盘11的一端与所述隔离框架10固定连接，另一端为悬空的自由端。所述第一基岛11、第二基岛12、第三基岛13以及第四基岛14均通过对应的框架焊盘103的自由端焊接，从而与所述隔离框架10焊接。进一步地，所述第一基岛11、第二基岛12、第三基岛13以及第四基岛14彼此分离不连接。

具体地，所述第一基岛11、第二基岛12并排设置在所述隔离框架10形成的封闭区域内，且均与所述隔离框架10的第一侧边框101相邻；所述第三基岛13、第四基岛14也并排设置在所述隔离框架10形成的封闭区域内，且均与所述隔离框架10的第二侧边框102相邻；其中，所述隔离框架10的第一侧边框101和第二侧边框102为相对的两条边框。

所述第一基板21设置在第一基岛11上，所述第二基板22设置在所述第二基岛12上。在本实施方式中，所述第一基板21、第二基板22上，可以根据芯片的设计需要集成天线、高频走线和复杂外围电路。

进一步地，所述第一芯片31倒装设置在所述第一基板21上，所述第二芯片32倒装设置在所述第二基板22上。所述第三芯片33正装设置在所述第三基岛13上，所述第四芯片34正装设置在所述第四基岛14上。

在本实施方式中，所述第一芯片31、第二芯片32为Flip Chip芯片；所述第三芯片33、第四芯片为Wire Bonding芯片。所述第一芯片31采用Flip Chip基板封装技术，芯片正面朝下地放置在所述第一基板21上，并通过芯片焊点与所述第一基板21上的电路连接，以将所述第一芯片31贴装在所述第一基板21上；同样地，所述第二芯片32采用Flip Chip基板封装技术，芯片正面朝下地放置在所述第二基板22上，并通过芯片焊点与所述第二基板22上的电路连接，以将所述第二芯片32贴装在所述第二基板上。其中，Flip Chip基板封装技术为现有技术，在此不加赘述。所述第三芯片33、第四芯片34均为低速信号及电源电路，可以采用传统封装方式，芯片背面朝下地对应贴装在基岛上；具体地，所述第三芯片33的芯片背面朝下地贴装在所述第三基岛13上，通过第三焊线63与对应的框架焊盘103进行电路连接；所述第四芯片34的芯片背面朝下地贴装在所述第四基岛14上，通过第四焊线64与对应的框架焊盘103进行电路连接。其中，Wire Bonging封装技术为现有技术，在此不加赘述。

如此设置，对于电路简单或信号要求较低的芯片，可以采用直接的wire bonding方式连接，从而降低封装成本。

进一步地，所述第一基板21上还设置若干个第一基板焊盘210，用于通过第一焊线61与对应的框架焊盘103焊接；所述第二基板22上还设置若干个第二基板焊盘220，用于通过第二焊线62与对应的框架焊盘103焊接。

如此，由所述第一芯片31、第一基板21以及第一基岛11构成一个完整的框架基岛结构单元，由所述第二芯片32、第二基板22以及第二基岛12构成一个完整的框架基岛结构单元，由所述第三芯片33和第三基岛13构成一个完整的框架基岛结构单元，由所述第四芯片34和第四基岛14构成一个完整的框架基岛结构单元。每个框架基岛结构单元均通过焊线与对应的框架焊盘103进行连接。

如上所述，在本实施方式中，所述隔离框架10所形成的内部区域中分布了4个基岛，其中两个基岛(即，第一基岛11、第二基岛12)用于放置倒装芯片的基板，另外两个基岛用于放置正装芯片。

在其他实施方式中，所述隔离框架10所形成的内部区域中分布的基岛数量、基板、芯片的数量可以根据电路设计的需要进行调整。

所述塑封体40为绝缘材质，填充在整个封装结构的空间内部，其外形为矩形，从而完成芯片的封装。具体地，所述塑封体40设置在所述隔离框架10形成的空间内部，包裹所述第一芯片32、第二芯片32、第三芯片33、第四芯片34以及若干个框架焊盘103。

进一步地，沿着所述隔离框架10框架内侧边缘，且远离所述框架焊盘103自由端位置，设置所述切筋线70，用于在完成芯片封装的封装体1上，沿着切筋线50，通过切筋工艺切割出单独的基岛隔离框架单元，以得到完整的倒装芯片封装体和正装芯片封装体，实现部分电路的完全电气隔离。具体地，由于所述隔离框架10的内部分布若干个用于放置基板和芯片的基岛，且这些基岛通过所述隔离框架10边缘分布若干个框架焊盘103连接；通过切筋工艺，这些连接点会被切断，这些区块也会随之变成独立的孤岛，从而具备优秀的隔离性能。

如上所述，本实用新型提供的芯片封装结构，通过在设置第一基板的第一基岛上倒装设置第一芯片，在设置第二基板的第二基岛上倒装设置第二芯片，在第三基岛上正装设置第三芯片以及在第四基岛上正装设置第四芯片，从而将正装芯片、倒装芯片进行物理隔离；进一步地，通过塑封、切筋等传统封装工序，实现上述各个基岛隔离框架单元的完全电气隔离。利用本实用新型，对于电路简单或信号要求较低的晶片采用直接wire bonding的方式连接可以降低封装成本，又可以满足产品天线、高频信号以及复杂外围走线设计的要求，实现增强型隔离器件要求的完全电气隔离性能；进一步地，封装体内分布的用于放置基板和芯片的基岛、以及基板和芯片等主要部件的数量，没有限制，可以根据电路设计进行修改，使本实用新型的封装体具备了良好的扩展性。

以上所述仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (7)

1.一种芯片封装结构，其特征在于，包括：隔离框架、第一基岛、第二基岛、第三基岛、第四基岛、第一基板、第二基板、第一芯片、第二芯片、第三芯片、第四芯片以及塑封体；

所述隔离框架的侧边框内侧分布若干个框架焊盘；

所述第一基岛、第二基岛、第三基岛以及第四基岛，矩阵分布在所述隔离框架形成的封闭区域内，且彼此不连接，并通过与对应的框架焊盘焊接，从而与所述隔离框架焊接；

所述第一基板设置在所述第一基岛上，并通过第一焊线与对应的框架焊盘连接；所述第一芯片倒装设置在所述第一基板上；

所述第二基板设置在所述第二基岛上，并通过第二焊线与对应的框架焊盘连接；所述第二芯片倒装设置在所述第二基板上；

所述第三芯片正装设置在所述第三基岛上，并通过第三焊线与对应的框架焊盘连接；

所述第四芯片正装设置在所述第四基岛上，并通过第四焊线与对应的框架焊盘连接；

所述塑封体，设置在所述隔离框架形成的空间内部，包裹所述第一芯片、第二芯片、第三芯片、第四芯片以及若干个框架焊盘。

2.根据权利要求1所述的一种芯片封装结构，其特征在于，所述框架焊盘的一端与所述隔离框架固定连接，另一端为悬空自由端；所述第一基岛、第二基岛、第三基岛以及第四基岛均通过对应的框架焊盘的自由端焊接，从而与所述隔离框架焊接。

3.根据权利要求1所述的一种芯片封装结构，其特征在于，所述第一基岛、第二基岛并排设置在所述隔离框架形成的封闭区域内，且均与所述隔离框架的第一侧边框相邻；所述第三基岛、第四基岛并排设置在所述隔离框架形成的封闭区域内，且均与所述隔离框架的第二侧边框相邻；其中，所述隔离框架的第一侧边框和第二侧边框为相对的两条边框。

4.根据权利要求1所述的一种芯片封装结构，其特征在于，所述第一基板上还设置若干个第一基板焊盘，用于通过第一焊线与对应的框架焊盘焊接；

所述第二基板上还设置若干个第二基板焊盘，用于通过第二焊线与对应的框架焊盘焊接。

5.根据权利要求2所述的一种芯片封装结构，其特征在于，沿着所述隔离框架内侧边缘，且远离所述框架焊盘自由端的位置，设置切筋线，用于在完成芯片封装的封装体上，沿着所述切筋线，通过切筋工艺切割出单独的倒装芯片封装体和正装芯片封装体。

6.根据权利要求1所述的一种芯片封装结构，其特征在于，所述第一基板、第二基板上，集成天线、高频走线和复杂外围电路。

7.根据权利要求1所述的一种芯片封装结构，其特征在于，所述第三芯片、第四芯片均为低速信号及电源电路。