KR100623867B1 - 반도체 회로기판의 레이아웃 방법 - Google Patents

반도체 회로기판의 레이아웃 방법 Download PDF

Info

Publication number
KR100623867B1
KR100623867B1 KR1020040118477A KR20040118477A KR100623867B1 KR 100623867 B1 KR100623867 B1 KR 100623867B1 KR 1020040118477 A KR1020040118477 A KR 1020040118477A KR 20040118477 A KR20040118477 A KR 20040118477A KR 100623867 B1 KR100623867 B1 KR 100623867B1
Authority
KR
South Korea
Prior art keywords
circuit board
package
printed circuit
semiconductor
layout method
Prior art date
Application number
KR1020040118477A
Other languages
English (en)
Other versions
KR20060078511A (ko
Inventor
이관율
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040118477A priority Critical patent/KR100623867B1/ko
Priority to US11/320,861 priority patent/US7582834B2/en
Publication of KR20060078511A publication Critical patent/KR20060078511A/ko
Application granted granted Critical
Publication of KR100623867B1 publication Critical patent/KR100623867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10393—Clamping a component by an element or a set of elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 반도체 회로기판의 레이아웃 방법에 관한 것으로, 보다 자세하게는 인쇄회로기판 생성시 패키지가 삽입되는 부분을 먼저 절단하는 단계, 패키지된 칩이 삽입되는 주변에는 추가 홀을 타공하여 패키지에 추가 기능을 부여하는 단계, 금속배선을 패키지된 칩의 볼 그리드의 배열에 맞추어 설계 및 배열을 하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 회로기판의 레이아웃 방법은 패키지가 삽입되는 부분은 먼저 인쇄회로기판 생성시 절단해줌으로써 패키지가 인쇄회로기판내부로 삽입하게 되면 기존에 비해 상대적으로 인쇄회로기판에 집적되는 반도체의 높이를 낮출 수 있게 되며, 경우에 따라서는 패키지 크기를 더욱 작게 만들 수 있는 효과가 있다.
인쇄회로기판 패키지, 볼 그리드 어레이

Description

반도체 회로기판의 레이아웃 방법{Semiconductor PCB layout method}
도 1은 본 발명에 의한 인쇄회로기판의 레이아웃 단면도.
도 2는 본 발명에 의한 볼 그리드 타입의 패키지실장을 위한 인쇄회로기판의 레이아웃 단면도.
도 3는 본 발명에 의한 패키지된 칩과 기판의 접촉 단면도.
본 발명은 반도체 회로기판의 레이아웃 방법에 관한 것으로, 보다 자세하게는 패키지가 삽입되는 부분은 먼저 인쇄회로기판 생성시 절단해줌으로써 패키지가 인쇄회로기판 내부로 삽입하게 되면 기존에 비해 상대적으로 인쇄회로기판에 집적되는 반도체의 높이를 낮출 수 있게 되며, 경우에 따라서는 패키지 크기를 더욱 작게 만들 수 있는 방법에 관한 것이다.
일반적으로 집적회로 칩(IC)이라고 불리우는 작은 반도체 입방체는 실리콘 웨이퍼를 잘라 여러가지 방법으로 패키징한 것으로, 이것은 인쇄회로기판(PCB)의 다른 회로나 "회로 기판" 또는 인쇄 배선 기판(printed wiring board;PWB)라고도 하는 제2레벨 패키징에 전기적으로 접속할 수 있다.
잘 알려진 유용한 패키징 기술에는 쿼드 플랫 팩(quad flat packs)(주변 리이드패키지), 와이어 본드, 플립 칩(IC칩의 활성/상부 표면이 PCB에 직접 본딩될수 있도록 IC칩이 플립되는 것), 핀 그리드 어레이(pin grid array,PGA), 패키지를 통해 외측으로 연장된 핀들의 패턴을 갖춤으로써 회로보드의 해당위치의 홀들에 삽입될 수 있도록 된 것) 및 볼 그리드 어레이(ball grid array: 이하 BGA 라고 칭함) 패키징 등이 있다.
BGA 패키지는 회로기판상의 도전 패드와 일치하면서 표면이 마운트된 핀들 대신에 솔더 볼(solder bal1)을 가진다. 이러한 BGA 패키지는 다음과 같은 장점을 갖는다. 즉, 주변 리이드형 패키지 (쿼드플랫 팩과 같은)에 비해 주어진 패키지 영역에 더욱 많은 BGA 캐리어 리이드를 수용할 수 있다. 또한, BGA리이드는 핀/리이드형 패키지에 요구되는 타이트한 허용거리(tolerance)를 필요로 하지 않는다.
인쇄회로기판이 연결된 장치의 크기가 축소됨에 따라(예를 들면, 전체 크기가 데스크 탑 정도였던 개인용 컴퓨터가 지금은 사람의 손바닥에 들어갈 정도로 축소된 것과 같은) 회로 및 PCB 레이아읏 디자이너들에게는 보다 작은 영역에 보다 많은 게이트, 구성요소들 및 전기적인 접속물들을 수용시킬 것이 요구되었다.
또한, 회로가 보다 복잡한 기능들을 수행하도록 디자인 됨에 따라 전원부 및 IC로의 입출력신호부를 위한 전기적인 접속점의 갯수가 계속 증가하게 되었다. 이는 증가된 전기적 접속점의 갯수를 처리할 수 있는 패키지를 요구하게 되었고, 이 에 따라 BGA 패키징이 인기를 얻게 되었다.
인쇄회로기판(PCB)은 1개 이상의 층(다층)으로 이루어진 기판으로 만들어진 것으로, 이 기판은 테프론-유리(teflon-glass), 폴리아미드(polyamide) 또는 고온을 견뎌낼 수 있는 절연물질로 이루어진다. 다층 회로기판에 있어서, 전기적 신호들은 쓰루홀 또는 비아에 의해 층들 사이를 이동하게 된다.
회로기판 비아들은 도전물질로 된 내부층을 따라 배열되어 관련된 패드를 다른 회로기판층에 전기적으로 연결시킨다. 비아의 개구부(opening)는 최종 어셈블리에 앞서 1개 또는 그 이상의 PCB층을 기계적으로 펀칭(punching)하여 형성한다. 비아를 위한 도전성 라인 물질(예컨대, 텅스텐, 구리, 금 등)은 사용되는 기판층의 성질에 따라 선택한다.
BGA 반도체 패키지는 금속배선이 형성된 기판이 있고, 상기 기판상에 접착제에 의해 반도체칩이 다이본딩되어 있고, 상기 기판상의 금속배선과 상기 반도체칩상의 도전 패드는 골드 와이어에 의해 본딩되어 서로 전기적으로 연결되고, 상기 기판은 그의 상면에 위치한 상기 반도체 칩과 골드 와이어를 감싸도록 그의 일정영역이 에폭시 몰딩 컴파운드에 의해 몰딩되고, 상기 기판의 하면에는 솔더볼 랜딩영역이 금속패드로 형성되어있고, 상기 금속패드에는 다수개의 솔더볼이 설치되어있다.
상기와 같이 구성된 볼그리드 어레이의 반도체 패키지는 각종 셋트가 실장된 인쇄회로기판상의 금속패턴에 상기 솔더볼에 의해 전기적으로 연결되어 정보를 저장하거나 저장된 정보를 읽을 수 있도록 되어 있다.
그러나, 상기와 같은 구조의 볼그리드 어레이의 반도체 패키지는 아웃단자로 사용하는 솔더볼이 반도체 칩의 액티브 영역의 반대쪽에 위치하므로 전기적 경로가 길어 하이 스피드용 반도체로서는 부적합한 문제점이 있었고, 이에 따라 레이아웃 설계시 반도체 패키지의 크기를 축소(shrink)시키는데에도 한계가 있었다.
따라서, 본 발명은 상기와 같은 종래 기술에 제반 단점과 문제점을 해결하기 위한 것으로, 패키지가 삽입되는 부분은 먼저 인쇄회로기판 생성시 절단해줌으로써 패키지가 인쇄회로기판 내부로 삽입하게 되면 기존에 비해 상대적으로 인쇄회로기판에 집적되는 반도체의 높이를 낮출 수 있게 되며, 경우에 따라서는 패키지 크기를 더욱 작게 만들 수 있는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 인쇄회로기판 생성시 패키지가 삽입되는 부분을 먼저 절단하는 단계, 패키지된 칩이 삽입되는 주변에는 추가 홀을 타공하여 패키지에 추가 기능을 부여하는 단계, 금속배선을 패키지된 칩의 볼 그리드의 배열에 맞추어 설계 및 배열을 하는 단계로 이루어진 반도체 회로기판의 레이아웃 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의 해 보다 명확하게 이해될 것이다.
도 1은 본 발명에 의한 인쇄회로기판의 레이아웃 단면도이다. 인쇄회로기판(도시안됨)에 인쇄회로기판 삽입형 패키지(11) 주위에 납구슬(10)이 포함된 인쇄회로기판의 모습이다.
도 2 내지 도 3은 본 발명에 의한 볼 그리드 타입의 패키지실장을 위한 인쇄회로기판의 레이아웃 단면도와 패키지된 칩과 기판의 접촉 단면도이다.
먼저, 도 2에 도시된 바와 같이 패키지가 삽입되는 부분은 먼저 인쇄회로기판 생성시 절단해줌으로써 패키지가 인쇄회로기판내부로 삽입이 가능하도록 해야한다. 패키지된 칩(14)이 삽입되는 주변에는 추가 홀(hole, 13)을 타공하여 패키지에 추가 기능을 부여할 수있다. 예들 들면, 후면 지지대를 사용하거나, 패키지된 반도체 칩(14)을 냉각 또는 고정시키기 위한 부가적인 장치들을 부착할 수 있도록 해준다.
금속배선(15)은 패키지된 칩의 볼 그리드의 배열에 맞추어 설계 및 배열을 한다. 측면도에서 보듯이 기판을 중심으로 패키지된 반도체칩이 삽입되어 있는 것을 볼 수 있다.
다음, 도 3에 도시된 바와 같이 패키지 칩과의 배선을 위한 인쇄회로기판의 배선은 칩에 장착된 볼 그리드의 크기보다 작게 설계하는 것이 가능할 뿐 아니라, 회로기판의 배선을 볼 그리드의 크기보다 크게 함으로써 ( b>c ) 보다 안정적인 접촉을 이룰 수 있다. 또한, 회로기판 끝 부분의 금속배선은 인쇄회로기판 보다 좀더 바깥쪽으로 남도록 제작하여 ( a>0 ) 패키지된 반도체 칩을 창작 한다.
상술한 본 발명 실시예는 인쇄회로기판에 적용하게 되면 기존에 비해 상대적으로 인쇄회로기판에 집적되는 반도체의 높이를 낮출 수 있게 되며, 경우에 따라서는 패키지크기를 더욱 작게 만들 수 있다. 이는 곧 설계자에게 더 얇고 작은 제품을 설계, 생산할 수 있는 효과을 가져다 주게 된다.
특히, 핸드폰, MP3와 같은 소형 가전 제품에서는 인쇄회로기판의 크기가 제품의 크기와 직결되는 만큼 본 발명과 같은 형태의 패키지를 통해 보다 얇은 제품을 생산할 수 있게 되는 것이다.
또한, 고정식이 아니기 때문에 특정 반도체 칩을 교환 또는 업그레이드가 가능하도록 되어 있어 인쇄회로기판을 다시 제작해야 하는 단점을 해결할 수 있어, 재활용 측면에서도 매우 큰 장점이다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서의 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 회로기판의 레이아웃 방법은 패키지가 삽입되는 부분은 먼저 인쇄회로기판 생성시 절단해줌으로써 패키지가 인쇄회로기판내부로 삽입하게 되면 기존에 비해 상대적으로 인쇄회로기판에 집적되는 반도체의 높이를 낮출 수 있게 되며, 경우에 따라서는 패키지 크기를 더욱 작게 만들 수 있는 효과가 있다.

Claims (3)

  1. 반도체 회로기판의 레이아웃 방법에 있어서,
    (가) 인쇄회로기판 생성시 패키지가 삽입되는 부분을 먼저 절단하는 단계;
    (나) 패키지된 칩이 삽입되는 주변에는 추가 홀을 타공하여 패키지에 추가 기능을 부여하는 단계; 및
    (다) 금속배선을 패키지된 칩의 볼 그리드의 배열에 맞추어 설계 및 배열을 하는 단계
    를 포함하는 것을 특징으로 하는 반도체 회로기판의 레이아웃 방법.
  2. 제 1항에 있어서,
    상기 (나) 단계의 패키지에 추가 기능은 후면 지지대를 사용하는 것을 특징으로 하는 반도체 회로기판의 레이아웃 방법.
  3. 제 1항에 있어서,
    상기 (나) 단계의 패키지에 추가 기능은 패키지된 반도체 칩을 냉각 또는 고정시키기 위한 부가적인 장치들을 부착할 수 있도록 하는 것을 특징으로 하는 반도체 회로기판의 레이아웃 방법.
KR1020040118477A 2004-12-31 2004-12-31 반도체 회로기판의 레이아웃 방법 KR100623867B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040118477A KR100623867B1 (ko) 2004-12-31 2004-12-31 반도체 회로기판의 레이아웃 방법
US11/320,861 US7582834B2 (en) 2004-12-31 2005-12-30 Printed circuit board having reduced mounting height

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118477A KR100623867B1 (ko) 2004-12-31 2004-12-31 반도체 회로기판의 레이아웃 방법

Publications (2)

Publication Number Publication Date
KR20060078511A KR20060078511A (ko) 2006-07-05
KR100623867B1 true KR100623867B1 (ko) 2006-09-14

Family

ID=36639493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118477A KR100623867B1 (ko) 2004-12-31 2004-12-31 반도체 회로기판의 레이아웃 방법

Country Status (2)

Country Link
US (1) US7582834B2 (ko)
KR (1) KR100623867B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012099A1 (en) * 2006-07-11 2008-01-17 Shing Yeh Electronic assembly and manufacturing method having a reduced need for wire bonds
JP2012004165A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 実装構造、配線基板組立体及び固定方法
US20130068516A1 (en) * 2011-09-19 2013-03-21 Tessera Research Llc High io substrates and interposers without vias
TW201322565A (zh) * 2011-11-30 2013-06-01 Hon Hai Prec Ind Co Ltd 電路連接元件
US9119320B2 (en) * 2012-04-13 2015-08-25 Quanta Computer Inc. System in package assembly
US20150036278A1 (en) * 2013-08-05 2015-02-05 Qualcomm Incorporated Composite socket probing platform for a mobile memory interface
US9472904B2 (en) * 2014-08-18 2016-10-18 Amphenol Corporation Discrete packaging adapter for connector
KR102143400B1 (ko) * 2015-06-29 2020-08-11 몰렉스 엘엘씨 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5590029A (en) * 1995-01-12 1996-12-31 Dell Usa, L.P. Circuit board SMT device mounting apparatus
US6657131B2 (en) * 2000-12-08 2003-12-02 Intel Corporation I/C package / thermal-solution retention mechanism with spring effect
US7289335B2 (en) * 2003-07-08 2007-10-30 Hewlett-Packard Development Company, L.P. Force distributing spring element

Also Published As

Publication number Publication date
US7582834B2 (en) 2009-09-01
KR20060078511A (ko) 2006-07-05
US20060145358A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
KR100458832B1 (ko) 리드리스 칩 캐리어의 설계 및 구조
US6879039B2 (en) Ball grid array package substrates and method of making the same
KR100391093B1 (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
JP3123638B2 (ja) 半導体装置
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US6599779B2 (en) PBGA substrate for anchoring heat sink
KR100301649B1 (ko) 반도체장치
US6720649B2 (en) Semiconductor package with heat dissipating structure
US7161251B2 (en) Partially populated ball grid design to accommodate landing pads close to the die
KR20150049622A (ko) 패키지 온 패키지 장치
US20060097370A1 (en) Stepped integrated circuit packaging and mounting
US7109573B2 (en) Thermally enhanced component substrate
KR100623867B1 (ko) 반도체 회로기판의 레이아웃 방법
Unchwaniwala et al. Electrical analysis of IC packaging with emphasis on different ball grid array packages
JP3166490B2 (ja) Ｂｇａ型半導体装置
US6038135A (en) Wiring board and semiconductor device
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
KR100311823B1 (ko) 인쇄회로기판의 제조방법
JP2005228901A (ja) 半導体装置
KR19980025893A (ko) 멀티칩 장착용 고방열 패키지의 제조 방법
GB2409346A (en) Stacked memory card
KR19980021257A (ko) 멀티 칩 패키지용 인쇄회로기판
GB2409347A (en) Memory card

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee