KR100220249B1 - 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 - Google Patents

열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR100220249B1
KR100220249B1 KR1019970019144A KR19970019144A KR100220249B1 KR 100220249 B1 KR100220249 B1 KR 100220249B1 KR 1019970019144 A KR1019970019144 A KR 1019970019144A KR 19970019144 A KR19970019144 A KR 19970019144A KR 100220249 B1 KR100220249 B1 KR 100220249B1
Authority
KR
South Korea
Prior art keywords
grid array
ball grid
array package
thermal conductor
metal
Prior art date
Application number
KR1019970019144A
Other languages
English (en)
Other versions
KR19980083733A (ko
Inventor
정태성
류기태
이태근
최근형
윤한신
박점숙
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970019144A priority Critical patent/KR100220249B1/ko
Priority to TW087103626A priority patent/TW449844B/zh
Priority to GB9806078A priority patent/GB2325340B/en
Priority to GB0213162A priority patent/GB2373924B/en
Priority to JP10042898A priority patent/JP3407184B2/ja
Priority to US09/060,981 priority patent/US6060778A/en
Priority to CNB981079326A priority patent/CN100365804C/zh
Priority to DE19821715A priority patent/DE19821715B4/de
Publication of KR19980083733A publication Critical patent/KR19980083733A/ko
Application granted granted Critical
Publication of KR100220249B1 publication Critical patent/KR100220249B1/ko
Priority to GBGB0212903.9A priority patent/GB0212903D0/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 볼 그리드 어레이 패키지에 관한 것으로, 보다 상세하게는, 패키지의 두께 및 무게를 감소시킴은 물론 열방출 능력을 향상시켜 경량화를 요구하는 "노트 북", "포켓 컴퓨터" 및 Cellular phone 등에 적용하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지에 관한 것이다. 본 발명에 따른 열적 능력이 향상된 박막 볼 그리드 어레이 패키지는 전도성 트레이스층과 절연층이 번갈아 적층된 구조이고, 그의 중심부에 캐버티가 구비된 상호연결기판, 여기서, 상기 상호연결기판의 상·하부면에는 전도성 트레이스층이 위치되고, 상기 상호연결기판의 하부면에 위치된 상기 전도성 트레이스층의 표면 상에는 열로 배열된 다수개의 전기적 접점들이 형성된다. 상기 상호연결기판의 상부면에 부착되며, 그의 중심부에 캐버티가 구비된 1층 이상의 금속층으로 이루어진 금속 열전도체, 및 상기 금속 열전도체의 캐버티 중심에 위치되며, 상기 상호연결기판의 전도성 트레이스층들과 전기적으로 연결되는 집적회로 칩을 포함하는 것을 특징으로 한다.

Description

열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
본 발명은 집적회로 칩을 내장시킨 볼 그리드 어레이 패키지에 관한 것으로, 보다 상세하게는, 패키지의 열방출 능력을 향상시킴은 물론 두께 및 무게를 감소시킨 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지에 관한 것이다.
집적회로 칩의 초기세대에서는 집적회로 칩이 금속 캔으로 싸여지거나, 또는 세라믹 재질의 베이스 몰드와 캡(Cap)으로 둘러싸여 패키지로서 제조되었으며, 이러한 금속 및 세라믹 패키지는 모두 우수한 열적특성을 제공하였으나, 이들 패키지는 제조 비용 및 시간이 많이 소요되는 문제점을 앉고 있었다.
따라서, 상기 문제점들을 극복하기 위한 패키지 기술들이 연구되었으며, 연구의 한 결과로서, 가장 주목할 패키지가 최근 가장 널리 사용되는 플라스틱 몰디드 패키지이다. 이러한 플라스틱 패키지는 비용 및 제조 시간 면에서 금속 및 세라믹 패키지에 비해 매우 우수하다. 특히, 미국 특허 제5,241,133호에 기재된 플라스틱 몰디드 볼 그리드 어레이 패키지는 비용 및 입력/출력 능력면에서 유망한 패키지 기술이라는 것이 판명되었다.
즉, 플라스틱 몰디드 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지는 종래 기술에 따른 플라스틱 패키지에서 미세 피치로 인한 표면 마운팅의 어려움을 제거하였기 때문에 매우 유망하며, 또한, 패키지 리이드를 집적회로 패키지의 외부가장자리로 연장할 필요가 없으며, 더 작은 패키지 제조를 가능케함은 물론 동일한 인쇄회로기판에 마운팅된 패키지들의 매우 가까운 간격을 갖게 함으로써 실장 효율을 향상시킬 수 있고, 패키지와 마더 보드(Mother Board) 사이의 짧은 상호연결길이를 제공하여 전기적 성능을 개선시킨다.
제1도는 종래 기술에 따른 BGA 패키지를 설명하기 위한 도면으로서, 상부 표면 상에 다수개의 본드 패드(1a)들이 구비된 집적회로 칩(1)이 접착제(3)에 의해 회로패턴이 구비된 PCB(Printed Circuit Board)기판(2)상에 부착되며, 상기 집적회로 칩(1)에 구비된 본딩 패드(1a)들과 상기 PCB 기판(2) 상에 구비된 회로패턴이 금속 와이어(4)에 의해 전기적으로 연결된다.
또한, 상기 집적회로 칩(1)의 표면을 외부로부터 보호하기 위하여 집적회로 칩(1) 및 이에 와이어 본딩된 회로 패턴 부분을 포함한 기판(2)의 일정 면적이 에폭시 수지(5)에 의해 밀봉되며, 상기 기판(2)의 하부면에는 마더 보드(도시되지 않음)상에 구비된 전원공급단자와의 전기적 접속을 위한 다수개의 솔더 볼(Solder Ball :6)들이 형성된다.
그러나, 상기와 같은 BGA 패키지는 상당히 열등한 열분산 특성을 갖는 것으로 인하여 집적회로 칩의 신뢰성이 저하되며, 심한 경우에는 집적회로 칩이 파손되는 문제가 발생될 수 있고, 집적회로 칩에서 발생된 열을 외부로 충분하게 방출시키지 못함으로 인해 소비 전력의 제한이 불가피하여 대용량 초고속 IC의 고소비 전력에 대하여 절대적으로 불리하다. 또한, 패키지의 전체적인 두께가 매우 두꺼운 문제점이 있다.
따라서, 최근의 패키지 기술에서는 BGA 패키지의 열분산 특성을 개선하기 위한 방법으로서, 집적회로 칩 상에 그로부터 발생된 열을 방출시키기 위한 히트 싱크(Heat Sink)가 부착된 슈퍼(Super) BGA 패키지가 제안되었다. 이러한 슈퍼 BGA /패키지는 집적회로 칩에서 발생된 열을 히트 싱크에 의해 외부로 신속하게 방출시키기 때문에 열에 의한 집적회로 칩의 파손을 방지할 수 있다.
제2도는 BGA 패키지에 히트 싱크를 부착시킨 슈퍼 BGA 패키지를 도시한 도면으로서, 상부 표면에 다수개의 본드 패드(11a)가 구비된 집적회로 칩(11)이 전도성 트레이스층(12) 및 절연층(13)으로 이루어진 상호연결기판(30)의 중심 부분에 구비된 웰(Well)영역(14)에 부착되고, 상기 집적회로 칩(11)에 구비된 본드 패드(11a) 부분과 상호연결기판(30)의 전도성 트레이스층(12)들은 금속 와이어(15)에 의해 전기적으로 연결된다.
집적회로 칩(11)이 부착된 상호연결기판(12)의 웰 영역(14)은 캡슐재(16)로 충전되며, 노출된 상호연결기판(30)의 상부 전도성 트레이스층(12) 표면 상에는 상기 패키지를 마더 보드와 전기적으로 접속시키기 위한 솔더 볼(19)들이 배열된다.
또한, 상호연결기판(30)의 절연층(13) 후면에는 접지단자 역할을 하는 구리층(19)이 접착제(18)에 의해 부착되며, 패키지의 열분산 능력을 향상시키기 위한 히트 싱크(20)가 집적회로 칩(11) 및 구리층(19)의 후면에 접착제(18)에 의해 부착된다. 따라서, 상기 히트 싱크(20)에 의해 집적회로 칩(11)의 구동시에 발생되는 열이 신속하게 외부로 방출되며, 통상, 2m/s의 에어 플로우(Air flow)시에 약 9℃/watt의 열방출 특성이 나타난다.
그러나, 상기와 같은 슈퍼 BGA 패키지의 경우는 열방출 특성이 우수한데 반하여 패키지의 전체적인 두께가 약 2.1mm정도로 두꺼운 문제점이 있으며, 제2도에 도시된 바와 같이, 히트 싱크로서 2층 이상의 구리층이 사용되는 것으로 인하여 그 무게 또한 매우 무겁기 때문에 경량을 요구하는 "노트 북", "포켓 컴퓨터" 및 Cellular phone 등에 적용하기에는 어려운 문제점이 있었다. 또한, 상기와 같은 슈퍼BGA 패키지는 값이 비싼 구리층을 2층 이상으로 적층시키기 때문에 제조 비용이 많이 드는 문제점이 있었다.
따라서, 본 발명은 집적회로 칩의 후면을 패키지의 외부로 노출시킬 수 있는 캐버티(Cavity)가 구비된 히트 싱크를 BGA 패키지에 부착시킴으로써, 집적회로 칩에서 발생된 열을 쉽게 외부로 방출시킴은 물론 단층의 구리층으로된 히트 싱크를 부착시켜 패키지의 전체적인 무게 및 제조 비용을 감소시킬 수 있는 열방출 능력이 향상된 박막 BGA 패키지를 제공하는 것을 목적으로 한다.
또한, 본 발명은 집적회로 칩을 패드 상에 부착시키는 다이 접착 공정과, 집적회로 칩의 표면을 외부로부터 보호하기 위하여 일정한 형태의 금형을 필요로하는 몰딩 공정 및 스트립 단위로 제조된 BGA 패키지들을 유닛트 단위의 BGA 패키지로 절단하기 위한 싱귤레이션(Singulation)공정을 제거함으로써, 전체적인 BGA 패키지의 제조공정을 단순화시킬 수 있는 열방출 능력이 향상된 박막 BGA 패키지를 제공하는 것을 목적으로 한다.
제1도는 종래 기술에 따른 볼 그리드 어레이 패키지를 설명하기 위한 도면.
제2도는 종래 기술에 따른 슈퍼 볼 그리드 어레이 패키지를 설명하기 위한 도면.
제3도는 본 발명의 제1실시예에 따른 열방출 능력이 향상된 볼 그리드 어레이 패키지를 설명하기 위한 도면.
제4도는 본 발명에 따른 캐버티가 구비된 히트 싱크를 나타낸 도면.
제5도는 본 발명에 따른 지그(ZIG)를 나타낸 도면.
제6도는 본 발명의 제2실시예에 따른 열방출 능력이 향상된 볼 그리드 어레이 패키지를 설명하기 위한 도면.
제7도는 본 발명의 제3실시예에 따른 열방출 능력이 향상된 볼 그리드 어레이 패키지를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
31 : 전도성 트레이스층 32 : 절연층
33 : 솔더 마스크 34 : 솔더 볼
35 : 히트 싱크 36 : 캐버티
37 : 귀 38,72,82 : 접착제
39 : 금속 와이어 40,71,81 : 집적회로 칩
41 : 본드 패드 42 : 에폭시 수지
50,85 : 상호연결기관 61 : 히터 블록
62 : 진공 홀 70,80 : 제1 히트 싱크
73,83 : 제2히트 싱크 84 : 홀
상기와 같은 목적은, 전도성 트레이스층과 절연층이 번갈아 적층된 구조이고, 그의 중심부에 캐버티가 구비된 상호연결기판, 여기서, 상기 상호연결기판의 상·하부면에는 전도성 트레이스층이 위치되고, 상기 상호연결기판의 하부면에 위치된 상기 전도성 트레이스층의 표면 상에는 열로 배열된 다수개의 전기적 접점들이 형성된다. 상기 상호연결기판의 상부면에 부착되며, 그의 중심부에 캐버티가 구비된 1층 이상의 금속층으로 이루어진 금속 열전도체, 및 상기 금속 열전도체의 캐버티 중심에 위치되며, 상기 상호연결기판의 전도성 트레이스층들과 전기적으로 연결되는 집적회로 칩을 포함하는 것을 특징으로 하는 본 발명에 따른 열방출 능력이 향상된 박막 BGA 패키지에 의하여 달성된다.
또한, 상기와 같은 목적은, 전도성 트레이스층과 절연층이 번갈아 적층된 구조이고, 그의 중심부에 캐버티가 구비된 상호연결기판, 여기서, 상기 상호연결기판의 상·하부면에는 전도성 트레이스층이 위치되고, 상기 상호연결기판의 하부면에 위치된 상기 전도성 트레이스층의 표면 상에는 열로 배열된 다수개의 전기적 접점들이 형성된다. 상기 상호연결기판의 상부면에 부착되며, 그의 중심부에 캐버티가 구비된 1층 이상의 금속층으로 이루어진 제1금속 열전도체, 상기 금속 열전도체의 캐버티 중심에 위치되며, 상기 상호연결기판의 전도성 트레이스층들과 전기적으로 연결되는 집적회로 칩, 및 상기 제1금속 열전도체 및 상기 집적회로 칩의 후면에 부착되는 제2금속 열전도체를 포함하는 것을 특징으로 하는 본 발명에 따른 열방출 능력이 향상된 박막 BGA 패키지에 의하여 달성된다.
본 발명에 따르면, 박막의 히트 싱크를 상호연결기판과 부착시키며, 각각에 구비된 캐버티 내에 집적회로 칩을 위치시킴으로써, 패키지의 전체적인 두께 및 무게를 감소시킬 수 있다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 발직한 실시예를 보다 상세하게 설명한다.
제3도는 본 발명의 제1실시예에 따른 열방출 능력이 향상된 박막 BGA 패키지를 설명하기 위한 도면으로서, 상호연결기판(50)은 1층 이상의 전도성 트레이스층(31)들과 1층 이상의 절연층(32)들이 번갈아 적층되어 있고, 그 중심 부분에 소정 크기의 캐버티를 갖으며, 상호연결기판(50)의 상·하부 표면에는 전도성 트레이스층(31)이 배치되고, 그들 사이에 절연층(32)이 개재된다. 또한, 상호연결기판(50) 하부 표면의 전도성 트레이스층(31) 상에는 패키지(100)를 마더 보드(Mother Board)상에 구비된 외부단자(도시되지 않음)와 전기적으로 접속시키기 위한 열로 배열된 다수개의 전기 접점, 즉, 솔더 볼(34)들이 전기적으로 접속되며, 이러한 솔더 볼(34)들은 상기 전도성 트레이스층(31)상에 일정 간격으로 이격되어 띠 형태로 형성된 솔더 마스크(33)들 사이의 상기 전도성 트레이스층(31) 부분에 형성된다.
또한, 상호연결기판(50) 상부 표면의 전도성 트레이스층(31)에는 패키지(100)의 열방출 능력을 향상시키기 위한 구리(copper), 알루미늄(aluminum) 및 은(silver) 중에서 하나의 금속으로 이루어진 1층 이상의 금속 열전도체, 즉, 히트 싱크(35)가 접착제(38) 또는 양면접착테이프에 의해 부착되고, 이러한 히트 싱크(35)는 패키지(100)의 전체적인 두께를 감안하여 포일(Foil) 또는 핀 형태로 부착되며, 그의 중심부분에 상호연결기판(50)의 캐버티와 동일한 크기의 캐버티가 구비된다.
제4도는 본 발명의 실시예에 따른 히트 싱크를 설명하기 위한 도면으로서, 히트 싱크(35)은 그의 중심 부분에 정사각형 및 직사각형 등의 형태를 갖는 캐버티(36)가 구비되며, 캐버티(36)의 각 모서리 부분에는 직각을 만들기 어려운 가공 기술상의 문제점을 해결하기 위하여 정사각형, 직사각형 또는 원형 등의 귀(37) 형태가 구비된다.
계속해서, 제3도에 도시된 바와 같이, 히트 싱크(35)에 구비된 캐버티(36)의 중심 부분에는 다수개의 본드 패드(41)가 구비된 집적회로 칩(40)이 위치되며, 본드 패드(41)와 상호연결기판(50)의 전도성 트레이스층(31)들은 금속 와이어(39)에 의해 전기적으로 연결되고, 상기 집적회로 칩(40)이 위치된 캐버티(36) 및 금속 와이어(39)에 의해 집적회로 칩(40)과 전기적으로 연결된 상호연결기판(50) 부분은 에폭시 수지(42)로 충전된다.
제5도는 본 발명의 실시예에 따른 지그(ZIG)를 설명하기 위한 도면으로서, 도시된 바와 같이, 집적회로 칩을 고정시키기 위한 지그(ZIG)인 히터 블록(Heater Block : 61)의 소정 부분에는 진공 홀(62)이 구비되며, 히터 블록(61)상에 상호연결기판(50)을 배치시킬 때, 상호연결기판(50)을 그의 후면에 부착된 히트 싱크(35)의 캐버티(36)를 통하여 진공 홀(62)이 노출되도록 배치시킨다.
한편, 도시되지는 않았지만, 칩 절단 공정을 통해 절단된 개별 집적회로 칩이 노출된 진공 홀 상에 로딩되고, 히터 블록에 구비된 진공 장치가 구동되어 집적회로 칩이 고정된다. 고정된 집적회로 칩은 그의 본드 패드들과 상호연결기판의 전도성 트레이스층들이 금속 와이어에 의해 전기적으로 연결되고, 이후, 집적회로 칩 및 이에 인접된 상호연결기판의 일부분은 에폭시 수지로 충전된다.
상기와 같은 구조를 갖는 열방출 능력이 향상된 박막 BGA 패키지는 다음과 같은 장점을 갖는다.
첫째, 통상의 와이어 본딩 공정은 집적회로 칩을 고정시키기 위하여 기판상에 집적회로 칩을 부착시킨 후에 와이어 공정을 실시하지만, 본 발명의 경우에는 히터 블록을 이용하여 집적회로 칩을 고정시키기 때문에 기판 상에 집적회로칩을 부착시키는 다이 접착 공정을 실시할 필요가 없다.
둘째, 종래 집적회로 칩의 표면을 외부로부터 보호하기 위하여 일정한 형태의 금형 틀을 필요로하는 몰딩 공정에 비해 본 발명에서는 집적회로 칩이 배치된 캐버티 내부를 에폭시수지로 충전시키기 때문에 몰딩 공정에 비해 손쉽게 집적회로 칩의 표면을 외부로부터 보호시킬 수 있다.
셋째, 통상의 BGA 패키지는 스트립 단위로 제조되는데 반하여 본 발명은 유닛트 단위로 제조되기 때문에 스트립 단위의 패키지를 유닛트 단위로 절단하기 위한 싱귤레이션(Singulation)공정이 생략되며, 이에 따라, 공정 스텝을 줄일 수 있다.
넷째, 집적회로 칩은 그의 하부면이 패키지의 외부로 노출되기 때문에 상기집적회로 칩의 구동시에 그의 내부로부터 발생된 열을 신속하레 방출해 낼 수 있으며, 이에 따라, 패키지의 신뢰성이 향상되며, 또한, 히트 싱크의 하부면을 패키지의 외부로 노출시켜 열방출 능력을 극대화시킴은 물론 히트 싱크를 접지면(ground plane)으로 사용함으로써, 패키지의 전기적 특성을 향상시킬 수 있다.
다섯째, 히트 싱크를 박막으로 부착시킴은 물론 그의 캐버티 부분에 집적회로 칩을 위치시키기 때문에 종래 약 2.1mm정도의 두께를 갖는 슈퍼 BGA 패키지에 비해 절반 정도인 약 1.0mm정도의 두께를 갖는 BGA 패키지를 제조할 수 있다.
여섯째, 히트 싱크를 박막으로 부착시킴은 물론 그의 내부에 캐버티를 구비함으로써, 패키지의 전체적인 무게를 감소킬 수 있다.
제6도는 본 발명의 제2실시예에 따른 열방출 능력이 향상된 박막 BGA 패키지를 설명하기 위한 도면으로서, 전술된 제1 실시예와 같은 구조를 갖는 패키지의 제1히트 싱크(70) 및 집적회로 칩(71)의 후면에 약 4mil 정도의 두께를 갖는 포일(Foil) 또는 핀 형태의 제2히트 싱크(73)가 접착제(72) 또는 양면접착 테이프에 의해 부착된다. 이에 따라, 집적회로 칩(71)의 후면은 패키지(200)의 외부로 노출되지 않으며, 상기 집적회로 칩(71)의 후면에 부착된 제2 히트 싱크(73)를 통하여 집적회로 칩(71)에서 발생된 열이 패키지(200)의 외부로 방출된다.
한편, 상기에서 패키지(200)의 후면에 부착된 제2 히트 싱크(73)는 포일 또는 핀 형태로 부착되기 때문에 패키지의 전체적인 두께는 크게 증가되지 않으며, 집적회로 칩(71)에서 발생된 열이 제2히트 싱크(73)에 의해 패키지 외부로 방출되기 때문에 패키지의 열방출 특성이 더욱 향상된다.
제7도는 본 발명의 제3실시예에 따른 열방출 능력이 향상된 박막 BGA 패키지를 설명하기 위한 도면으로서, 전술된 본 발명의 제2실시예에서와 같이, 제1 히트 싱크(80) 및 집적회로 칩(81)의 후면에 약 10mil 정도의 두께를 갖는 포일 형태의 제2히트 싱크(83)가 부착되며, 여기서, 제1 히트 싱크(80)와 제2 히트 싱크(83)는 접착제(82) 또는 양면접착테이프에 의해 부착되며, 집적회로 칩(81)과 제2히트 싱크(83)는 직접 접합된다. 이때, 제2히트 싱크(83)와 집적회로 칩(81)이 직접 접합됨으로써 열방출 능력이 더욱 향상된다.
한편, 도시된 바와 같이, 제2히트 싱크(83)의 중심부에는 집적회로 칩(81)을 고정시키기 위한 홀(84)이 구비되며, 이에 따라, 패키지의 제조공정시, 집적회로 칩을 고정시키기 위한 히터 블록이 필요치 않다. 따라서, 상호연결기판(85)의 상면에 제1히트 싱크(80)를 부착시킨 후, 캐버티를 포함한 제1히트 싱크(80)의 후면 전체에 접착제를 사용하여 제2히트 싱크를 부착시킨다. 그런 다음, 제2히트 싱크(83)의 홀(84) 부분에 집적회로 칩(81)을 로딩시키고, 제2 히트 싱크(83)에 구비된 홀(84)을 통하여 집적회로 칩(81)을 고정시켜 와이어 본딩 공정을 실시한다.
이상에서와 같이, 본 발명의 열적 능력이 향상된 BGA 패키지는 히트 싱크를 포일 형태로 장착시킴으로써 패키지의 열방출 능력을 향상시킬 수 있으며, 약 1.0mm 정도의 두께를 갖는 패키지로 제작할 수 있다. 또한, 다이 접착 공정, 몰딩 공정 및 싱귤레이션 공정을 제거함으로써 공정을 단순화시킬 수 있고, 이에 따라, 패키지의 제조 비용 및 제조 완료된 패키지의 단가를 절감할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (26)

  1. 전도성 트레이스층과 절연층이 번갈아 적층된 구조이고, 그의 중심부에 캐버티가 구비된 상호연결기판, 여기서 상기 상호연결기판의 상·하부면에는 전도성 트레이스층이 위치되고, 상기 상호연결기판의 하부면에 위치된 상기 전도성 트레이스층의 표면 상에는 열로 배열된 다수개의 전기적 접점들이 형성된다.
    상기 상호연결기판의 상부면에 부착되며, 그의 중심부에 캐버티가 구비된 1층 이상의 금속층으로 이루어진 금속 열전도체, 및 상기 금속 열전도체의 캐버티 중심에 위치되며, 상기 상호연결기판의 전도성 트레이스층들과 전기적으로 연결되는 집적회로 칩을 포함하는 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  2. 제1항에 있어서, 상기 금속 열전도체의 캐버티는 정사각형 또는 직사각형 모양인 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  3. 제1항에 있어서, 상기 금속 열전도체는 구리, 알루미늄 또는 은 중에서 선택되는 하나의 금속인 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  4. 제1항에 있어서, 상기 금속 열전도체의 중심부에 구비된 상기 캐버티의 각 모서리 부분에는 귀 모양이 삽입된 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  5. 제3항에 있어서, 상기 귀 모양은 정사각형, 직사각형 또는 원형 중에서 선택되는 하나인 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  6. 제1항에 있어서, 상기 집적회로 칩은 금속 와이어에 의해 상기 상호연결기판의 전도성 트레이스층들과 전기적으로 연결된 것을 특징으로 하는 열방츨 능력이 향상된 볼 그리드 어레이 패키지.
  7. 제6항에 있어서, 상기 집적회로 칩이 위치된 상기 상호연결기판 및 금속 열전도체의 캐버티와 이에 인접되어 금속 와이어에 의해 상기 집적회로 칩과 전기적으로 연결된 전도성 트레이스층들을 갖는 상기 상호연결기판의 일부분에 에폭시수지가 충전되어 있는 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  8. 제1항에 있어서, 상기 금속 열전도체는 접착제 또는 양면접착테이프에 의해 상기 상호연결기판의 상부면에 부착된 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  9. 제1항에 있어서, 상기 집적회로 칩의 후면은 외부로 노출된 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  10. 제1항에 있어서, 상기 금속 열전도체는 외부로 노출된 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  11. 제1항에 있어서, 상기 상호연결기판의 하부면에 위치한 상기 전도성 트레이스층의 표면 상에 형성된 다수개의 전기적 접점들은 솔더 볼인 것을 특징으로 하는 열방출 능력이 향상된 볼 그리드 어레이 패키지.
  12. 전도성 트레이스층과 절연층이 번갈아 적층된 구조이고, 그의 중심부에 캐버티가 구비된 상호연결기판, 여기서, 상기 상호연결기판의 상·하부면에는 전도성 트레이스층이 위치되고, 상기 상호연결기판의 하부면에 위치된 상기 전도성 트레이스층의 표면 상에는 열로 배열된 다수개의 전기적 접점들이 형성된다. 상기 상호연결기판의 상부면에 부착되며, 그의 중심부에 캐버티가 구비된 1층 이상의 금속층으로 이루어진 제1 금속 열전도체, 상기 금속 열전도체의 캐버티 중심에 위치되며, 상기 상호연결기판의 전도성 트레이스층들과 전기적으로 연결되는 집적회로 칩, 및 상기 제1 금속 열전도체 및 상기 집적회로 칩의 후면에 부착되는 제2 금속 열전도체를 포함하는 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  13. 제12항에 있어서, 상기 제1금속 열전도체는 구리, 알루미늄 또는 은중에서 선택되는 하나의 금속인 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  14. 제12항에 있어서, 상기 제1 금속 열전도체의 중심부에 구비된 캐버티의 각 모서리 부분에는 귀 모양이 삽입된 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  15. 제12항에 있어서, 상기 귀 모양은 정사각형, 직사각형 또는 원형 중에서 선택되는 하나인 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  16. 제12항에 있어서, 상기 집적회로 칩은 금속 와이어에 의해 상기 상호 연결기판의 전도성 트레이스층들과 전기적으로 연결된 것을 특징으로 하는 열방출 능력이 향상된 볼 그리드 어레이 패키지.
  17. 제16항에 있어서, 상기 집적회로 칩이 위치된 상호연결기판 및 1금속 열전도체의 캐버티와 이에 인접되어 금속 와이어에 의해 상기 집적회로 칩과 전기적으로 연결된 전도성 트레이스층들을 갖는 상호연결기판의 일부분에 에폭시수지가 충전되어 있는 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  18. 제12항에 있어서, 상기 제1금속 열전도체는 접착제 또는 양면접착테이프에 의해 상기 상호연결기판의 상부면에 부착된 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  19. 제12항에 있어서, 상기 제2금속 연전도체는 약 4mil 정도의 두께를 갖는 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  20. 제12항에 있어서, 상기 제2금속 열전도체는 포일 또는 핀 형태인 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  21. 제12항에 있어서, 상기 제2금속 열전도체와 상기 제1금속 열전도체 및 상기 제1금속 열전도체와 집적회로 칩은 접착제 또는 양면접착테이프에 의해 각각 부착된 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  22. 제12항에 있어서, 상기 제2금속 열전도체는 그의 중심부에 홀이 구비된 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  23. 제22항에 있어서, 상기 제2금속 열전도체는 포일 형태인 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  24. 제22항에 있어서, 상기 제2금속 열전도체는 약 10mil 정도의 두께를 갖는 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  25. 제22항에 있어서, 상기 제2금속 열전도체와 상기 집적회로 칩의 후면은 직접 접합된 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
  26. 제12항에 있어서, 상기 상호연결기판의 하부면에 위치된 상기 전도성 트레이스층의 표면 상에 형성된 다수개의 전기적 접점들은 솔더 볼 인 것을 특징으로 하는 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지.
KR1019970019144A 1997-05-17 1997-05-17 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 KR100220249B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019970019144A KR100220249B1 (ko) 1997-05-17 1997-05-17 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
TW087103626A TW449844B (en) 1997-05-17 1998-03-12 Ball grid array package having an integrated circuit chip
GB0213162A GB2373924B (en) 1997-05-17 1998-03-20 Ball grid array package
GB9806078A GB2325340B (en) 1997-05-17 1998-03-20 Ball grid array package
JP10042898A JP3407184B2 (ja) 1997-05-17 1998-03-27 パッケージされた集積回路素子及びその製造方法
US09/060,981 US6060778A (en) 1997-05-17 1998-04-15 Ball grid array package
CNB981079326A CN100365804C (zh) 1997-05-17 1998-05-06 封装集成电路元件及其制造方法
DE19821715A DE19821715B4 (de) 1997-05-17 1998-05-14 Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
GBGB0212903.9A GB0212903D0 (en) 1997-05-17 2002-06-05 Ball grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970019144A KR100220249B1 (ko) 1997-05-17 1997-05-17 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR19980083733A KR19980083733A (ko) 1998-12-05
KR100220249B1 true KR100220249B1 (ko) 1999-09-15

Family

ID=19506180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019144A KR100220249B1 (ko) 1997-05-17 1997-05-17 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR100220249B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074351A (ko) * 1999-05-20 2000-12-15 마이클 디. 오브라이언 반도체패키지 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073182A (ko) * 1999-05-07 2000-12-05 마이클 디. 오브라이언 반도체패키지 및 그 제조 방법
KR20010018944A (ko) * 1999-08-24 2001-03-15 마이클 디. 오브라이언 반도체패키지
KR100508733B1 (ko) * 2000-09-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
KR100696050B1 (ko) * 2002-01-23 2007-03-15 피닉스 프리시젼 테크날로지 코포레이션 캐비티 다운 플라스틱 칩 캐리어를 제조하기 위한 단단한열 확산기의 부착 방법
KR100802393B1 (ko) * 2007-02-15 2008-02-13 삼성전기주식회사 패키지 기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074351A (ko) * 1999-05-20 2000-12-15 마이클 디. 오브라이언 반도체패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR19980083733A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US5471366A (en) Multi-chip module having an improved heat dissipation efficiency
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US6630373B2 (en) Ground plane for exposed package
US5705851A (en) Thermal ball lead integrated package
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US7550845B2 (en) Ball grid array package with separated stiffener layer
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US20040164411A1 (en) Semiconductor package and method for fabricating the same
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
KR20030018642A (ko) 스택 칩 모듈
KR100220249B1 (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
JPH02276264A (ja) ヒートシンク付セラミックパッケージ
US6437984B1 (en) Thermally enhanced chip scale package
US6057594A (en) High power dissipating tape ball grid array package
KR19980083734A (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR100778913B1 (ko) 냉매를 방열재로 사용한 반도체 패키지
JPH11163229A (ja) 半導体装置およびその製造方法
KR20040077817A (ko) 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 16

FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee