KR20000074351A

KR20000074351A - 반도체패키지 및 그 제조방법

Info

Publication number: KR20000074351A
Application number: KR1019990018245A
Authority: KR
Inventors: 신원선; 전도성; 이상호
Original assignee: 마이클 디. 오브라이언; 앰코 테크놀로지 코리아 주식회사
Priority date: 1999-05-20
Filing date: 1999-05-20
Publication date: 2000-12-15

Abstract

이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 반도체패키지의 두께를 초박형으로 하는 동시에 열방출 성능을 향상시키기 위해, 제1면과 제2면을 가지며, 상기 어느 한 면에 다수의 입출력패드가 형성된 반도체칩과; 제1면과 제2면을 가지는 필름과, 다수의 본드핑거와 볼랜드를 가지며 상기 필름의 제1면에 형성된 회로패턴층과, 상기 다수의 본드핑거와 볼랜드를 오프닝시키며 회로패턴층을 뒤덮고 있는 커버코트층으로 구성되며, 중앙에는 관통공이 형성되어 있고, 이 관통공에는 상기 반도체칩이 위치되는 회로기판과; 상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 전기적으로 접속하는 전기적 접속수단과; 상기 반도체칩, 접속수단 및 회로기판의 일부를 감싸고 있는 봉지재와; 상기 회로기판의 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.

Description

반도체패키지 및 그 제조 방법{semi-conductor package and manufacturing method thereof}

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 반도체패키지의 두께를 초박형으로 하는 동시에 열방출 성능을 향상시킬 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.

최근의 반도체패키지는 볼그리드어레이(ball grid array) 반도체패키지(이하, BGA 반도체패키지라 함), 칩스케일(chip scale) 반도체패키지 및 마이크로볼그리드어레이(micro ball grid array) 반도체패키지 등과 같이 점차 소형화 및 박형화 추세에 있다.

또한, 이러한 반도체패키지에 탑재되는 반도체칩도 집적기술 및 제조장비의 발달로 인해 전력회로의 고성능화, 동작 주파수의 증가 및 회로기능이 확대됨으로써 점차 그 반도체칩의 작동중 발생하는 열이 증가하는 추세 있다.

이러한 반도체패키지중에서 종래의 일반적인 BGA 반도체패키지를 도11에 도시하였다.

다수의 전자회로가 집적되어 있고 그 표면에는 입출력패드(2')가 형성되어 있는 반도체칩(1')이 중앙에 위치되어 있고, 상기 반도체칩(1')의 저면에는 접착제(3')가 개재된 채 인쇄회로기판(10')의 상면 중앙부가 접착되어 있다.

상기한 인쇄회로기판(10')은 중앙의 수지층(15')을 중심층으로 하여 그 상부에는 상기 반도체칩(1')을 중심으로 그 외주연에 본드핑거(11'), 연결부(12') 등의 회로패턴이 형성되어 있고, 하부에는 볼랜드(13')가 방사상으로 형성되어 있다. 물론 상기 회로패턴을 이루는 본드핑거(11'), 연결부(12') 및 볼랜드(13')는 구리 등의 도전성 계열이며, 상기 수지층(15') 상부의 연결부(12')와 하부의 볼랜드(13')는 도전성비아홀(14')로 연결되어 있다. 그리고, 상기 본드핑거(11') 및 볼랜드(13')를 제외한 수지층(15')의 상, 하부 표면은 커버코트층(16')으로 코팅되어 외부환경으로부터 상기 회로패턴 등이 보호될 수 있도록 되어 있다.

한편, 상기 반도체칩(1')의 입출력패드(2')는 인쇄회로기판(10')의 상면에 형성된 본드핑거(11')와 도전성와이어(4')로 연결되어 있으며, 상기 반도체칩(1') 및 도전성와이어(4')를 외부 환경으로부터 보호하기 위해 인쇄회로기판(10') 상면은 봉지재(20')로 봉지되어 있다.

또한 상기 인쇄회로기판(10') 하면에 형성된 볼랜드(13')에는 도전성볼(40')이 융착된 채 마더보드(도시되지 않음)에 실장되어 반도체칩(1') 및 마더보드간에 소정의 전기적 신호를 매개할 수 있도록 되어 있다.

이러한 구성을 하는 BGA반도체패키지는 반도체칩(1')의 전기적 신호가 입출력패드(2'), 도전성와이어(4'), 본드핑거(11'), 연결부(12'), 비아홀(14'), 볼랜드(13') 및 도전성볼(40')을 통하여 마더보드와 전기적으로 신호를 교환하게 된다.

그러나 이러한 종래의 BGA 반도체패키지는 반도체칩이 비교적 두께가 큰 인쇄회로기판 상면에 접착됨으로써, 전체적인 반도체패키지의 두께가 커지게 된다. 이는 전술한바와 같이 최근의 소형화, 박형화 추세에 따르지 못하게 되며, 결국 여러 가지 초소형 전자기기 예를 들면, 휴대전화, 셀룰러 폰, 무선호출기 등에의 사용에 부적합한 문제점이 있다.

또한, 전술한 바와 같이 반도체칩에서 발생하는 열은 증가 추세 있는 반면, 적절한 방열수단이 없음으로써, 반도체칩의 전기적 성능 저하는 물론 반도체칩의 기능이 마비됨으로써 결국 상기 반도체칩을 채용한 반도체패키지 또는 전자기기의 기능이 정지되는 문제가 발생되기도 한다.

한편, 상기의 반도체칩에서 발생하는 열을 외부로 용이하게 방출하기 위한 방열판이 탑재된 반도체패키지가 개시된 바 있지만, 이 경우에는 상기 방열판의 추가로 인해 반도체패키지의 두께가 더욱 두꺼워지고 제조 가격 또한 상승하는 문제점이 있다.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 발명한 것으로, 반도체패키지의 두께를 초박형으로 할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.

본 발명의 다른 목적은 반도체칩의 열을 외부로 용이하게 방출시킬 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 회로패턴이 형성된 회로기판의 휨 현상을 억제할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.

도1 내지 도9는 본 발명에 의한 반도체패키지를 도시한 단면도이다.

도10a 내지 도10g는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.

도11은 종래의 반도체패키지를 도시한 단면도이다.

- 도면중 주요 부호에 대한 설명 -

2; 반도체칩 2a; 반도체칩의 제1면

2b; 반도체칩의 제2면 4; 입출력패드

6; 전기적 접속수단 10; 회로기판

11; 필름 11a; 필름의 제1면

11b; 필름의 제2면 12; 본드핑거

14; 도전성 비아홀 15; 볼랜드

16; 커버코트층 18; 관통공

20; 봉지재 30; 도전성볼

40; 관통공 폐쇄부재 60; 방열판

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 제1면과 제2면을 가지며, 상기 어느 한 면에 다수의 입출력패드가 형성된 반도체칩과; 제1면과 제2면을 가지는 필름과, 다수의 본드핑거와 볼랜드를 가지며 상기 필름의 제1면에 형성된 회로패턴층과, 상기 다수의 본드핑거와 볼랜드를 오프닝시키며 회로패턴층을 뒤덮고 있는 커버코트층으로 구성되며, 중앙에는 관통공이 형성되어 있고, 이 관통공에는 상기 반도체칩이 위치되는 회로기판과; 상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 전기적으로 접속하는 전기적 접속수단과; 상기 반도체칩, 접속수단 및 회로기판의 일부를 감싸고 있는 봉지재와; 상기 회로기판의 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.

상기 회로기판의 관통공 외주연에 위치한 필름의 제2면에는 방열판을 더 부착할 수 있다. 상기 반도체칩의 제2면, 필름의 제2면에 부착된 면의 반대면인 방열판의 일면 및 봉지재의 일면은 동일면으로 형성함이 바람직하다.

상기 반도체칩의 제2면, 필름의 제2면 및 봉지재의 일면은 동일면으로 형성할 수 있다.

상기 반도체칩의 제2면과 봉지재의 일면만을 동일면으로 형성할 수도 있다.

상기 봉지재는 회로기판중 필름의 제2면 전체에 봉지할 수 있다.

상기 봉지재는 회로기판중 필름의 일정영역까지만 봉지할 수도 있다.

상기 반도체칩은 제1면에 다수의 입출력패드가 형성되고, 상기 입출력패드가 형성된 반도체칩 면과 볼랜드가 형성된 회로기판 면은 동일방향이 되도록 할 수 있다.

또한, 상기 반도체칩은 제2면에 다수의 입출력패드가 형성되고, 상기 반도체칩의 제1면과 볼랜드가 형성된 회로기판 면은 동일방향이 되도록 할 수도 있다. 상기 반도체칩의 제1면과 봉지재의 일면은 동일면이 되도록 할 수 있다.

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 다수의 본드핑거와 볼랜드를 가지며 중앙에는 관통공이 형성되어 있는 회로기판을 제공하는 단계와; 일면에 다수의 입출력패드를 가지는 반도체칩을 상기 회로기판의 관통공내에 위치시키는 단계와; 상기 반도체칩의 입출력패드와 회로기판의 본드핑거를 전기적으로 접속시키는 단계와; 상기 반도체칩, 접속수단, 및 회로기판의 일정영역을 봉지재로 봉지하는 단계와; 상기 회로기판의 볼랜드에 도전성볼을 융착하여 입출력단자를 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

상기 회로기판을 제공하는 단계 전에, 본드핑거가 형성된 반대면의 상기 회로기판면에 관통공 폐쇄부재를 부착하는 단계를 더 포함시킬 수 있다.

상기 회로기판의 볼랜드에 도전성볼을 융착하여 입출력단자를 형성하는 단계 전에 상기 폐쇄부재를 제거하는 단계를 더 포함시킬 수도 있다.

상기 회로기판의 볼랜드에 도전성볼을 융착하여 입출력단자를 형성하는 단계 후에 상기 폐쇄부재를 제거하는 단계를 더 포함시킬 수 있다.

상기 폐쇄부재는 절연성 테이프, 보다 바람직하기로는 자외선 테이프로 할 수 있다.

이와 같이 하여, 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 반도체칩보다 얇은 회로기판에 일정 넓이의 관통공이 형성되고, 그 관통공에 반도체칩이 위치됨으로써 결국 반도체패키지의 두께를 초박형으로 제조할 수 있게 된다.

또한, 반도체칩의 일면이 봉지재의 외부로 직접 노출되도록 하거나 또는 회로기판의 일면에 방열판을 더 부착함으로써, 그 반도체칩에서 발생하는 열이 외부 공기중으로 용이하게 발산되어, 반도체칩의 열적, 전기적 성능이 향상된다.

또한, 상기 회로기판의 일면 전체 또는 일부 영역을 봉지재로 봉지함으로써, 별도의 보강제 부착없이 상기 회로기판의 휨 현상을 억제할 수도 있다.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도1을 참조하면, 하부와 상부에 각각 제1면(2a) 및 제2면(2b)을 가지며, 상기 하부의 제1면(2a)에는 다수의 입출력패드(4)가 형성된 반도체칩(2)이 구비되어 있다.

상기 반도체칩(2)은 회로기판(10)에 형성된 일정 크기의 관통공(18) 내측에 위치되어 있다. 상기 관통공(18)의 넓이는 상기 반도체칩(2)의 제1면(2a) 또는 제2면(2b)의 넓이보다 크게 형성되어 있다. 상기 회로기판(10)은 하부와 상부에 각각 제1면(11a) 및 제2면(11b)을 갖는 필름(11)을 중심으로, 상기한 바와 같이 반도체칩(2)이 위치하는 영역에 관통공(18)이 형성되어 있고, 상기 관통공(18)의 외측인 필름(11)의 제1면(11a)에는 볼랜드(15)를 포함하는 다수의 도전성 회로패턴이 형성되어 있다. 즉, 상기 회로패턴은 도전성의 구리(Cu) 재질로 하여 상기 관통공(18) 근방에서부터 일련의 본드핑거(12), 볼랜드(15) 순으로 형성되어 있다. 또한, 상기 회로기판(10)의 한 구성 요소인 필름(11)은 테이프로 대체될 수 있으며, 상기 필름(11)은 폴리이미드(polyimide) 재질로 형성함이 바람직하다.

여기서, 상기 본드핑거(12)에는 차후 전기적 접속수단(6)과의 용이한 접속을 위하여 금(Au) 또는 은(Ag)을 도금하는 것이 바람직하고, 볼랜드(15)에는 차후 도전성볼(30)과의 용이한 본딩을 위해 금(Au), 은(Au), 니켈(Ni) 및 팔라디움(Pd) 등을 도금하는 것이 바람직하다.

상기 본드핑거(12) 및 볼랜드(15)를 오픈시키며, 상기 회로패턴 표면에는 그것을 외부의 물리적, 화학적, 전기적 및 기계적 충격 등으로부터 보호하기 위해 커버코트층(16)이 코팅되어 있다. 상기 커버코트층(16)은 일반적인 절연성의 고분자 수지이다.

상기 반도체칩(2)의 입출력패드(4)와 상기 회로기판(10)의 회로패턴중 본드핑거(12)는 서로 전기적으로 도통될 수 있도록 전기적 접속수단(6)으로 접속되어 있다. 여기서, 상기 전기적 접속수단(6)은 금(Au) 와이어나 알루미늄(Al) 와이어 또는 본드핑거(12)에 연장되어 형성된 리드(lead)를 이용함이 바람직하다.

한편, 상기 반도체칩(2), 전기적 접속수단(6) 등은 외부의 물리적, 화학적 및 기계적 충격 등으로부터 보호되도록 봉지재(20)로 봉지되어 있다. 상기 봉지재(60)는 금형을 이용하여 봉지하는 에폭시몰딩컴파운드(epoxy molding compound) 또는 디스펜서를 이용하여 봉지하는 액상봉지재를 이용할 수 있다. 상기 반도체칩(2)의 제2면(2b), 봉지재(20)의 일면 및 회로기판(10)의 한 구성요소인 필름(11)의 제2면(11b)은 동일면을 형성하고 있다.

상기 회로기판(10)의 회로패턴중 볼랜드(15)에는 주석(Sn), 납(Pb) 또는 이들의 합금으로 이루어지는 다수의 도전성볼(30)이 융착됨으로써, 차후 마더보드에 실장 가능하도록 되어 있다.

여기서, 상기 반도체칩(2)은 회로기판(10)의 관통공(18) 내측에 위치되고, 또한 반도체칩(2)의 제2면(2b)은 봉지재(20)의 외측으로 노출됨으로써, 반도체칩(2)으로부터의 열이 외부로 용이하게 방출하게 된다.

참고로, 이하의 설명에서 개시되는 반도체패키지의 구조는 전술한 도1의 반도체패키지와 유사하므로, 그 차이점만을 주로 설명하기로 한다.

도2에 도시된 바와 같이 회로기판(10)의 관통공(18) 외주연인 필름(11)의 제2면(11b)에는 방열판(60)을 더 부착함으로써 반도체패키지의 열방출성을 더욱 향상시킬 수 있을 뿐만 아니라, 그 회로기판(10)의 휨 현상도 억제할 수 있게 된다.

여기서, 상기 반도체칩(2)의 제2면(2b), 봉지재(20)의 일면 및 회로기판(10)에 접착된 면의 반대면인 방열판(60) 면은 동일면을 형성하고 있으며, 반도체칩(2)의 제2면(2b)은 봉지재(20)의 일면 외측으로 노출되어 있다.

도3에 도시된 바와 같이 상기 반도체칩(2)의 제2면(2b)은 필름(11)의 제2면(11b)보다 일측으로 더 돌출되게 형성할 수 있다. 이러한 경우에도 상기 반도체칩(2)의 제2면(11b)은 봉지재(20)의 외측으로 노출되도록 형성함이 바람직하다.

또한, 도3과 유사한 형태로서 도4에 도시된 바와 같이 필름(11)의 제2면(11b) 전체를 봉지재(20)로 봉지함으로써, 상기 봉지재(20)가 필름(11)의 휨 현상을 억제하는 보강제 역할을 하도록 할 수 있다. 이 경우에도 상기 반도체칩(2)의 제2면(2b)은 봉지재(20)의 외측으로 노출되도록 형성함이 바람직하다.

더불어, 도4와 유사한 형태로 도5에 도시된 바와 같이 필름(11)의 제2면(11b) 일정 영역까지만 봉지재(20)로 봉지할 수도 있다. 이때에도 상기 봉지재(20)는 필름(11)의 휨 현상을 어느 정도 억제할 수 있다. 마찬가지로 상기 반도체칩(2)의 제2면(2b)은 봉지재(20)의 외측으로 노출되도록 형성함이 바람직하다.

상기의 도1내지 도5의 반도체패키지는 반도체칩(2)의 제1면(2a)에 다수의 입출력패드(4)가 형성되고, 상기 입출력패드(4)가 형성된 반도체칩(2) 면과 본드핑거(12)가 형성된 회로기판(10) 면이 동일방향으로 형성되어 있다. 즉, 반도체칩(2)의 제2면(2b)이 상부로 노출된 형태를 한다.

다음의 도6내지 도8에서 도시된 반도체패키지는 반도체칩(2)의 제2면(2b)에 다수의 입출력패드(4)가 형성되고, 상기 반도체칩(2)의 제2면(2b)과 본드핑거(12)가 형성된 회로기판(10) 면이 서로 반대방향으로 형성되어 있다. 즉, 반도체칩(2)의 제1면(2a)이 하부로 노출된 형태를 한다.

도6에 도시된 반도체패키지는 도3에 도시된 반도체패키지와 유사한 형태를 한다. 다만, 상기한 바와 같이 반도체칩(2)의 제2면(2b)과 본드핑거(12)가 형성된 회로기판(10) 면이 반대방향으로 형성되어 있다. 또한, 상기 필름(11)의 관통공(18) 내측으로 본드핑거(12)가 돌출되어 형성되며, 상기 돌출된 본드핑거(12)와 반도체칩(2)의 제2면(2b)에 형성된 입출력패드(4)가 전기적 접속수단(6)에 의해 접속되어 있다.

도7에 도시된 바와 같이 봉지재(20)는 회로기판(10)의 필름(11) 제2면(11b) 전체에 형성하거나, 또는 도8에 도시된 바와 같이 필름(11)의 제2면(11b) 일부 영역까지만 형성함으로써 회로기판(10)의 휨 현상을 상기 봉지재(20)가 억제하도록 할 수도 있다.

한편, 도9에 도시된 바와 같이 필름(11)의 제1면(11a)에는 통상적인 구리 재질의 회로패턴층 대신 접착층(90)을 개재하고 리드패턴을 접착시킬 수도 있다. 상기 리드패턴은 통상적인 리드프레임을 이용한 것으로서, 반도체칩(2)의 입출력패드(4)와 상기 리드패턴의 접속수단(6)은 본드핑거(12)에서 연장된 리드이다.

다음으로, 도10a 내지 도10g는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 상태도이다.

먼저 제1면(2a)과 제2면(2b)을 갖는 반도체칩(2)이 위치될 정도의 관통공(18)이 구비된 제1면(11a)과 제2면(11b)을 갖는 필름(11)을 기본층으로 하여, 그 제1면(11a)에 본드핑거(12), 볼랜드(15) 등의 도전성 회로패턴을 형성하고, 상기 본드핑거(12) 및 볼랜드(15)를 오픈시키며 회로패턴을 커버코트층(16)으로 코팅한 회로기판(10)을 구비한다.(도10a)

이어서, 상기 회로기판(10)의 제2면(11b)에 상기 관통공(18)을 덮을 수 있도록 관통공 폐쇄부재(40)를 더 접착한다.(도10b)

여기서, 상기 회로기판(10)을 제공하는 단계 전에, 본드핑거(12)가 형성된 반대면의 상기 회로기판(10) 면에 관통공 폐쇄부재(40)를 부착할 수도 있다.

또한, 상기 관통공 폐쇄부재(40)는 차후에 열이나 자외선에 의해 쉽게 벗겨질 수 있는 테이프 즉, 자외선 테이프로 함이 바람직하지만, 여기에만 한정되는 것은 아니다.

상기 회로기판(10)의 관통공(18) 내측에 반도체칩(2)을 접착하되, 입출력패드(4)가 형성된 제1면(2a)이 하부를 향하고, 제2면(1b)이 상기 관통공 폐쇄부재(40)에 접착되도록 한다.(도10c)

상기 반도체칩(2)의 입출력패드(4)와 회로기판(10)의 본드핑거(12)를 골드 와이어나 알루미늄 와이어 또는 리드 등의 전기적 접속수단(6)으로 본딩한다.(도10d)

상기 관통공 폐쇄부재(40) 저면의 반도체칩(2), 전기적 접속수단(6), 회로기판(10)의 일정영역을 봉지재(20) 즉, 에폭시몰딩컴파운드 또는 액상봉지재로 봉지한다.(도10e)

상기 회로기판(10)의 볼랜드(15)에 도전성볼(30)을 융착하여 차후 마더보드에 실장 가능한 형태로 한다.(도10f)

여기서, 상기 회로기판(10)의 볼랜드(15)에 도전성볼(30)을 융착하여 입출력단자를 형성하는 단계 전에 상기 폐쇄부재(40)를 제거할 수도 있다.

이때, 상기 도전성볼(30)을 융착하는 방법은 여러가지가 있을 수 있으나, 스크린 프린팅(screen printing) 방법을 이용함이 바람직하다. 즉, 상기 회로기판(10)의 볼랜드(15)에 점성이 크고 끈적한 플럭스를 돗팅(dotting)하고, 상기 돗팅된 플럭스상에 도전성볼(30)을 가(假)접착한 후, 상기 회로기판(10)을 퍼니스(furnace)에 넣어서 상기 도전성볼(30)이 볼랜드(15)에 융착되도록 한다.

마지막으로, 상기 회로기판(10)의 상면에 열 또는 자외선을 쬐어서 상기 관통공 폐쇄부재(40)를 제거함으로써 반도체칩(2)의 상면이 외부로 노출되도록 한다.(도9g) 여기서, 상기 관통공 폐쇄부재(40)는 제거하지 않고 그대로 제품화하는 것도 가능하다.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위 내에서 여러가지로 변형된 실시예도 가능할 것이다.

이와 같이 하여, 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 반도체칩보다 얇은 회로기판에 일정 넓이의 관통공이 형성되고, 그 관통공에 반도체칩이 위치됨으로써 결국 반도체패키지의 두께를 초박형으로 제조할 수 있는 효과가 있다.

또한, 반도체칩의 일면이 봉지재의 외부로 직접 노출되도록 하거나 또는 회로기판의 일면에 방열판을 더 부착함으로써, 그 반도체칩에서 발생하는 열이 외부 공기중으로 용이하게 발산되어, 반도체칩의 열적, 전기적 성능이 향상되는 효과가 있다.

또한, 상기 회로기판의 일면 전체 또는 일부 영역을 봉지재로 봉지함으로써, 별도의 보강제 부착없이 상기 회로기판의 휨 현상을 억제할 수는 효과가 있다.

Claims

제1면과 제2면을 가지며, 상기 어느 한 면에 다수의 입출력패드가 형성된 반도체칩과;

제1면과 제2면을 가지는 필름과, 다수의 본드핑거와 볼랜드를 가지며 상기 필름의 제1면에 형성된 회로패턴층과, 상기 다수의 본드핑거와 볼랜드를 오프닝시키며 회로패턴층을 뒤덮고 있는 커버코트층으로 구성되며, 중앙에는 관통공이 형성되어 있고, 이 관통공에는 상기 반도체칩이 위치되는 회로기판과;

상기 반도체칩의 입출력패드와 상기 회로기판의 본드핑거를 전기적으로 접속하는 전기적 접속수단과;

상기 반도체칩, 접속수단 및 회로기판의 일부를 감싸고 있는 봉지재와;

상기 회로기판의 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
제1항에 있어서, 상기 회로기판의 관통공 외주연에 위치한 필름의 제2면에는 방열판이 더 부착된 것을 특징으로 하는 반도체패키지.
제2항에 있어서, 상기 반도체칩의 제2면, 필름의 제2면에 부착된 면의 반대면인 방열판의 일면 및 봉지재의 일면은 동일면을 이루고 있는 것을 특징으로 하는 반도체패키지.
제1항에 있어서, 상기 반도체칩의 제2면, 필름의 제2면 및 봉지재의 일면이 동일면을 이루고 있는 것을 특징으로 하는 반도체패키지.
제1항에 있어서, 상기 반도체칩의 제2면과 봉지재의 일면이 동일면을 이루고 있는 것을 특징으로 하는 반도체패키지.
제5항에 있어서, 상기 봉지재는 회로기판중 필름의 제2면 전체에 봉지된 것을 특징으로 하는 반도체패키지.
제5항에 있어서, 상기 봉지재는 회로기판중 필름의 일정영역까지만 봉지된 것을 특징으로 하는 반도체패키지.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 반도체칩은 제1면에 다수의 입출력패드가 형성되고, 상기 입출력패드가 형성된 반도체칩 면과 볼랜드가 형성된 회로기판 면이 동일방향으로 형성된 것을 특징으로 하는 반도체패키지.
제1항 또는 제4항 내지 제7항중 어느 한 항에 있어서, 상기 반도체칩은 제2면에 다수의 입출력패드가 형성되고, 상기 반도체칩의 제2면과 볼랜드가 형성된 회로기판 면이 반대방향으로 형성된 것을 특징으로 하는 반도체패키지.
제9항에 있어서, 상기 반도체칩의 제1면과 봉지재의 일면은 동일면을 이루고 있는 것을 특징으로 하는 반도체패키지.
다수의 본드핑거와 볼랜드를 가지며 중앙에는 관통공이 형성되어 있는 회로기판을 제공하는 단계와;

일면에 다수의 입출력패드를 가지는 반도체칩을 상기 회로기판의 관통공내에 위치시키는 단계와;

상기 반도체칩의 입출력패드와 회로기판의 본드핑거를 전기적으로 접속시키는 단계와;

상기 반도체칩, 접속수단, 및 회로기판의 일정영역을 봉지재로 봉지하는 단계와;

상기 회로기판의 볼랜드에 도전성볼을 융착하여 입출력단자를 형성하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
제11항에 있어서, 상기 회로기판을 제공하는 단계 전에, 본드핑거가 형성된 반대면의 상기 회로기판면에 관통공 폐쇄부재를 부착하는 단계를 더 포함하여 이루어진 반도체패키지의 제조 방법.
제11항에 있어서, 상기 회로기판의 볼랜드에 도전성볼을 융착하여 입출력단자를 형성하는 단계 전에 상기 폐쇄부재를 제거하는 단계를 더 포함하여 이루어진 반도체패키지의 제조 방법.
제11항에 있어서, 상기 회로기판의 볼랜드에 도전성볼을 융착하여 입출력단자를 형성하는 단계 후에 상기 폐쇄부재를 제거하는 단계를 더 포함하여 이루어진 반도체패키지의 제조 방법.
제11항 내지 제14항중 어느 한 항에 있어서, 상기 폐쇄부재는 절연성 테이프인 것을 특징으로 하는 반도체패키지의 제조 방법.
제15항에 있어서, 상기 절연성 테이프는 자외선 테이프인 것을 특징으로 하는 반도체패키지의 제조 방법.