JP4833319B2 - 電磁波遮蔽機能を有する半導体パッケージの製造方法 - Google Patents

電磁波遮蔽機能を有する半導体パッケージの製造方法 Download PDF

Info

Publication number
JP4833319B2
JP4833319B2 JP2009131525A JP2009131525A JP4833319B2 JP 4833319 B2 JP4833319 B2 JP 4833319B2 JP 2009131525 A JP2009131525 A JP 2009131525A JP 2009131525 A JP2009131525 A JP 2009131525A JP 4833319 B2 JP4833319 B2 JP 4833319B2
Authority
JP
Japan
Prior art keywords
electromagnetic wave
wave shielding
sputtering
mold
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009131525A
Other languages
English (en)
Other versions
JP2009290217A (ja
Inventor
ジュム−カエ、ユーン
ユン−ソー、ヒュン
スン−キ、キム
Original Assignee
ジュム−カエ、ユーン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジュム−カエ、ユーン filed Critical ジュム−カエ、ユーン
Publication of JP2009290217A publication Critical patent/JP2009290217A/ja
Application granted granted Critical
Publication of JP4833319B2 publication Critical patent/JP4833319B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は電磁波遮蔽機能を有する半導体パッケージとその製造方法及び冶具に係り、さらに詳しくは、半導体パッケージの表面にスパッタリング方法によりニッケル合金をコーティングすることにより半導体パッケージにおいて発生する電磁波を遮蔽することのできる、電磁波遮蔽機能を有する半導体パッケージとその製造方法及びそれに用いられるプラズマスパッタリング用の冶具に関する。
半導体が開発されて以来、半導体は家電機器、産業機器、医療機器など種々の電子製品に採用されて機器の小型化、軽量化、多機能化が進んでおり、機器のデジタル化も急速に進んでいる。
一般に、半導体素子は、マイクロプロセッサーの速度によって５０ＭＨｚ〜３ＧＨｚの電磁気波を放出し、最近、高速マイクロプロセッサーの開発と相まって、高速ネットワーキング及びスイッチング容量への需要が急増するに伴い、電磁気波の放出量が増大している。すなわち、機器のデジタル化に伴ってさらに多量の電磁気波が放出されており、このような電磁気波は、他の機器の動作を妨げる電磁波障害（ＥＭＩ：Electromagnetic Interference）や無線周波数干渉（ＲＦＩ：Radio Frequency Interference）として作用する。例えば、ＥＭＩやＲＦＩにより、自動設備システムや航空機などの先端装備が誤作動したり作動が停止したりするなどの問題が発生している。このような誤作動や作動停止は膨大な経済的損失を蒙らせることがあり、酷い場合には、人命被害の発生にもつながる。
これにより、半導体素子のＥＭＩやＲＦＩを遮蔽するための種々の方法が提案されている。一例として、半導体素子の電磁気波を遮蔽するために金属カバーを製作して半導体素子に取り付ける方法が提案されている（例えば、下記の特許文献１参照）。ところが、このように金属カバーを別途に製作する場合、部品点数の増加によりコストが高くなり、金属カバーを取り付けるための工数が増加するため、部品の組み立て作業が煩雑になるという欠点がある。なお、この方法は、小型化が進んでいる今日の半導体の開発傾向に逆行するという限界がある。
一方、半導体素子の表面に無電解めっきやスプレイ方式を用いてめっきを行う方法も提案されている。しかしながら、無電解めっきの場合、半導体素子をエッチング溶液または化学的な沈殿槽に浸漬させる必要があるが、浸漬が不可能なパッケージの場合にはめっきそのものが不可能になり、スプレイ方式の場合、塗布効率が低下し、厚さが増大すると共に、厚さが不揃いのため薄膜を成膜するには不向きである。
この理由から、半導体素子の表面に薄膜の電磁波遮蔽膜を簡単な方法によりコーティングすることができると共に、あらゆる種類の半導体素子に適用可能な電磁波遮蔽膜の形成方法の開発が望まれる。
米国特許公開ＵＳ７、１０９、４１０号公報
本発明の目的は、半導体パッケージにおいて発生する電磁波を遮蔽する方法において、全般的な工程が極めて簡単であり、製造コストが安価である他、種々の半導体パッケージに適用可能な電磁波遮蔽方法を提供するところにある。
本発明の他の目的は、ニッケル合金をターゲット金属として用いて半導体パッケージの表面にスパッタリング方法により電磁波遮蔽膜をコーティングしてなる、電磁波遮蔽機能を有する半導体パッケージを提供するところにある。
本発明のさらに他の目的は、プラズマスパッタリング装置を用いて半導体パッケージの表面に電磁波遮蔽膜を成膜するに当たって、前記電磁波遮蔽膜をコーティングする必要がない部分を遮断するのに用いられるプラズマスパッタリング装置用の冶具を提供するところにある。
上述した目的を達成するために、本発明の一実施形態による電磁波遮蔽機能を有する半導体パッケージの製造方法は、ウェーハ上のチップを分離するためにウェーハを切断するウェーハソーイング工程と、表面実装部品（ＳＭＣ）を電子回路に取り付ける部品表面実装工程と、前記チップを基板に貼り付けるダイボンディング工程と、前記チップ上のボンディングパッドとリードフレームをワイヤーにより貼り合わせるワイヤーボンディング工程と、前記チップとワイヤーを合成樹脂により封止してモールドを形成するモールディング工程と、前記モールド間の空間が所定の幅だけ窪むように切断する第１のシンギュレーション工程と、前記モールドの表面にプラズマスパッタリング装置を用いてニッケルと銀またはニッケルと銅からなるターゲット金属をコーティングして電磁波遮蔽膜を成膜するスパッタリング工程と、前記各半導体パッケージが互いに分離されるように基板を完全に切断する第２のシンギュレーション工程と、を含むことを特徴とする。
また、本発明の他の実施形態による電磁波遮蔽機能を有する半導体パッケージの製造方法は、ウェーハ上のチップを分離するためにウェーハを切断するウェーハソーイング工程と、表面実装部品（ＳＭＣ）を電子回路に取り付ける部品表面実装工程と、前記チップを基板に貼り付けるダイボンディング工程と、前記チップ上のボンディングパッドとリードフレームをワイヤーにより貼り合わせるワイヤーボンディング工程と、前記チップとワイヤーを合成樹脂により封止してモールドを形成するモールディング工程と、前記モールドの表面のうち電磁波遮蔽膜をコーティングする必要がない領域を、接地端子に対応する溝が凹設され、かつ、前記モールドの上面を露出させる冶具で遮断するマスキング工程と、前記マスキング工程後に、前記モールドの上面及び接地端子に対応する側面にプラズマスパッタリング装置を用いてニッケルと銀またはニッケルと銅からなるターゲット金属をコーティングして電磁波遮蔽膜を成膜するスパッタリング工程と、前記各半導体パッケージを互いに分離可能に基板を切断するシンギュレーション工程と、を含むことを特徴とする。
さらに、本発明による電磁波遮蔽機能を有する半導体パッケージは、プリント回路基板と、前記プリント回路基板上に取り付けられた半導体チップと、前記チップの表面を覆うモールドと、を有する半導体パッケージにおいて、前記モールドの表面には、プラズマスパッタリング方法により、ニッケルと銀またはニッケルと銅合金からなり、且つ、厚さが４０００〜８０００Åの電磁波遮蔽膜がコーティングされていることを特徴とする。
最後に、本発明による半導体パッケージのプラズマスパッタリング装置用の冶具は、平板状構造を有し、前記半導体パッケージの上面が露出されるように半導体パッケージを収容する多数の冶具孔を備えるが、前記冶具孔のうち半導体パッケージの接地端子に対応する冶具孔にはその冶具孔の一方の端面に扇形のコーティング溝が凹設されていて、前記電磁波遮蔽膜が半導体パッケージの上面から接地端子まで連結されるように構成されたことを特徴とする。
本発明による電磁波遮蔽機能を有する半導体パッケージ及びその製造方法によれば、半導体パッケージのモールド表面にスパッタリング方法を用いてニッケルと銀またはニッケルと銅合金から形成された電磁波遮蔽膜をコーティングすることにより、半導体パッケージに電磁波が流入することを遮蔽することができる。
このため、半導体パッケージから放出される電磁波により他の機器や素子の作動に影響を与えて誤りが発生することを防止することができる。また、ＳＩＰモジュールパッケージやパンチＱＦＮ（Quad Flat No-lead）パッケージなどの半導体パッケージの場合にも電磁波遮蔽膜がコーティング可能になることから、電磁波遮蔽膜を様々な半導体パッケージに成膜することができる。
本発明による電磁波遮蔽機能を有する半導体ＳＩＰモジュールパッケージの側断面図。 図１に示す半導体ＳＩＰモジュールパッケージの製造工程図。 第１のシンギュレーション工程を示すモジュールパッケージの概略断面図である。 スパッタリング工程により電磁波遮蔽膜がコーティングされた状態を示すモジュールパッケージの概略断面図である。 第２のシンギュレーション工程を示すモジュールパッケージの概略断面図である。 コースパッタリング装置の構成図である。 スパッタリングコーティング時間をそれぞれ２０分、２５分、３０分にした場合のＥＭＩテスト結果を示すグラフである。 本発明による電磁波遮蔽機能を有するパンチＱＦＮパッケージの平面図である。 図５に示すパンチＱＦＮパッケージの側面図である。 図５に示すパンチＱＦＮパッケージの製造工程図である。 冶具の写真である。 冶具孔領域の拡大写真である。 パンチＱＦＮパッケージのモールド正面と、側面中の接地部だけが電磁波遮蔽膜でコーティングされた状態を撮影した写真である。 パンチＱＦＮパッケージのモールド正面と、側面中の接地部だけが電磁波遮蔽膜でコーティングされた状態を撮影した写真である。
以下、添付図面に基づき、本発明を詳述する。
以下、本発明を説明するに当たって、関連する公知の機能または構成についての具体的な説明が本発明の要旨を余計に曖昧にする恐れがあると認められる場合にはその詳細な説明を省略する。また、後述する用語は本発明における機能を考慮して定義された用語であり、これは、ユーザー、運用者の意図または慣例などによって異なり、これにより、各用語の意味はこの明細書の全般に亘っての内容を踏まえて解釈さるべきである。
図１は、本発明による電磁波遮蔽機能を有する半導体モジュールパッケージの側断面図であって、ＳＩＰモジュールパッケージを例示したものであり、図２は、図１に示すＳＩＰモジュールパッケージの製造工程図である。
このＳＩＰ（System In Package）モジュールパッケージ１０は、プリント回路基板１５と、チップ１４及びモールド１３を備え、モールド１３の表面に電磁波を遮蔽するための電磁波遮蔽膜１１がコーティングされたような構造を有する。前記電磁波遮蔽膜１１はニッケルと銀またはニッケルと銅合金からなり、プラズマスパッタリング装置によりコーティングされると共に、厚さが４０００〜８０００Åであることを特徴とする。
このＳＩＰモジュールパッケージ１０を製造する工程は、図２に示すように、ウェーハソーイング工程（Ｓ２００）と、部品表面実装工程（ＳＭＴ：surface mount technology）（Ｓ２１０）と、ダイボンディング工程（Ｓ２２０）と、ワイヤーボンディング工程（Ｓ２３０）と、モールディング工程（Ｓ２４０）と、第１のシンギュレーション工程（Ｓ２５０）と、スパッタリング工程（Ｓ２６０）と、第２のシンギュレーション工程（Ｓ２７０）と、を含んでなる。
先ず、ウェーハソーイング 工程（Ｓ２００）は、ウェーハ上の多数のチップを分離するためにダイアモンドソーを用いてウェーハを切断する工程であり、部品表面実装（Ｓ２１０）工程は、基板、すなわち、プリント回路基板１５の表面に実装可能な表面実装部品（ＳＭＣ：surface mounted components）を電子回路に直接的に取り付ける工程であり、ダイボンディング工程（Ｓ２２０）は、前記チップ１４をプリント回路基板１５に貼り付ける工程である。また、ワイヤーボンディング工程（Ｓ２３０）は、チップ１４上のボンディングパッドとリードフレームを金またはアルミニウムワイヤー１６により貼り合わせる工程であり、モールディング工程（Ｓ２４０）は、合成樹脂によりチップ１４と金またはアルミニウムワイヤー１６を封止する工程である。
次に、第１のシンギュレーション工程（Ｓ２５０）において、各半導体モジュールパッケージ１０をハーフカットする。前記第１のシンギュレーション工程（Ｓ２５０）は、一つのストリップに多数の半導体モジュールパッケージ１０が製造されるため、各半導体モジュールパッケージ１０の側面に電磁波遮蔽膜１１をコーティングする目的でモールド１３の側面を露出するために行われる。
図３は、第１のシンギュレーション工程（Ｓ２５０）とスパッタリング工程（Ｓ２６０）及び第２のシンギュレーション工程（Ｓ２７０）を行う過程を示すものである。先ず、図３Ａに示すように、第１のシンギュレーション工程（Ｓ２５０）において、ＳＩＰモジュールパッケージ１０のモールド１３部分をハーフカットする。これにより、各モールド１３間の空間が窪んでモールド１３の側面が露出される。次いで、図３Ｂに示すように、前記モールド１３上に電磁波遮蔽膜１１をコーティングするスパッタリング工程（Ｓ２６０）工程を行った後、図３Ｃに示すように、第２のシンギュレーション工程（Ｓ２７０）において、基板、すなわち、プリント回路基板１５をフルカットして各ＳＩＰモジュールパッケージ１０を一つずつ分離させる。
一方、本発明においては、先ず、第２のシンギュレーション工程（Ｓ２７０）を行った後にスパッタリング工程（Ｓ２７０）を行ってもよい。また、第２のシンギュレーション工程（Ｓ２７０）後には、例えば、レーザーを用いて前記モジュールパッケージ１０の表面に所要の文字を表示するマーキング工程（図示せず）を行ってもよい。
以下、本発明の特徴であるスパッタリング工程（Ｓ２６０）を詳述する。
第１のシンギュレーション工程（Ｓ２５０）においてハーフカットされた半導体モジュールパッケージ１０とターゲット金属をスパッタリングチャンバーに取り付け、コーティングが不要なＰＣＢ１５の裏面を遮断した後、プラズマガスをスパッタリングチャンバーに所定の圧力にて充填し、次いで、電源を供給して半導体モジュールパッケージ１０の露出された表面にターゲット金属を蒸着させる。
前記スパッタリング工程（Ｓ２６０）は、マグネトロンスパッタリングシステムを用いて行ってもよく、図３Ｄに示すコースパッタリング装置を用いて行ってもよい。このとき、スパッタリングチャンバーの真空度は２．０〜３．０×１０−３Ｔｏｒｒ、好ましくは、２．５×１０−３Ｔｏｒｒであり、反応ガスとしては９９．９９％のアルゴン（Ａｒ）を使用することができ、前記反応ガスの量は１００〜１５０ｓｃｃｍ、好ましくは、１２５ｓｃｃｍである。
前記ターゲット金属としてはニッケルと銀の合金を使用するが、その組成比がニッケル１０〜９０重量％と銀１０〜９０重量％からなる合金を使用したり、ニッケル１０〜９０重量％と銅１０〜９０重量％からなる合金を使用することができる。前記ターゲット金属におけるニッケルの含量が１０重量％未満であるか、逆に、９０重量％以上であれば、電磁波遮蔽効果が減少するという不都合がある。
そして、前記スパッタリング工程（Ｓ２７０）は２０分〜３０分間行うことが好ましい。
図４は、ニッケル１０重量％と銀９０重量％からなるターゲット物質を用いて上記の条件下においてそれぞれ２０分、２５分、３０分間スパッタリングコーティングを行った後のＥＭＩテスト結果を示すグラフである。
図４のグラフにおいて、Ｃｅｌｌ＃１は２０分間スパッタリングを行った場合、Ｃｅｌｌ＃２は２５分間スパッタリングを行った場合、Ｃｅｌｌ＃３は３０分間スパッタリングを行った場合、No-shieldは電磁波遮蔽膜１１を成膜しなかった場合を示す。ここで、２０分〜３０分間スパッタリングを行う場合、４０００〜８０００Åの厚さの電磁波遮蔽膜１１がコーティングされることが分かる。
前記図４のグラフに示すように、本発明により電磁波遮蔽膜１１をコーティングした場合、電磁波遮蔽膜１１をコーティングしない場合よりもＥＭＩが顕著に低減されていることが分かる。特に、移動通信に汎用される周波数帯域である８００ＭＨｚ〜２ＧＨｚ帯域において、未スパッタリングの場合に比べて４０〜６０ｄＢのＥＭＩが低減されていることが分かる。
特に、Ｃｅｌｌ＃１〜Ｃｅｌｌ＃３のうち、スパッタリング時間が２５分である場合に最もＥＭＩの低減効果が高いことが分かり、このとき、電磁波遮蔽膜１１の厚さは略７０００〜８０００Åであった。
一方、スパッタリング工程後、単一層に成膜した電磁波遮蔽膜１１の密着力を試験した結果、優れた密着力を示していた。
他方、本発明の他の実施形態として、図５は、電磁波遮蔽機能を有するパンチＱＦＮパッケージの平面図であり、図６は、前記パンチＱＦＮパッケージの側面図であり、図７は、前記パンチＱＦＮパッケージの製造工程図である。
前記パンチＱＦＮパッケージ２０は、図１に示すＳＩＰ半導体モジュールパッケージ１０と同様に、モールド２３の表面に電磁波遮蔽のための電磁波遮蔽膜２１が成膜されている。
前記ＱＦＮパッケージ２０を製作する工程は、ウェーハソーイング工程（Ｓ８００）と、部品表面実装工程（Ｓ８１０）と、ダイボンディング工程（Ｓ８２０）と、ワイヤーボンディング工程（Ｓ８３０）と、モールディング工程（Ｓ８４０）と、マスキング工程（Ｓ８５０）と、スパッタリング工程（Ｓ８６０）と、シンギュレーション工程（Ｓ８７０）と、を含む。
前記パンチＱＦＮパッケージ２０の製造工程においては、ＳＩＰモジュールパッケージ１０におけるハーフカット工程、すなわち、第１のシンギュレーション工程（Ｓ２６０）は省略されている。そして、最初の４工程、すなわち、ウェーハソーイング工程（Ｓ８００）、部品表面実装工程（Ｓ８１０）、ダイボンディング工程（Ｓ８２０）、ワイヤーボンディング工程（Ｓ８３０）及びモールディング工程（Ｓ８４０）と、最後の２工程、すなわち、スパッタリング工程（Ｓ８６０）とシンギュレーション工程（Ｓ８７０）は上述したＳＩＰモジュールパッケージ１０の製造工程と同様であるため、繰り返される説明は省略する。
前記パンチＱＦＮパッケージ２０の場合にも、ＳＩＰモジュールパッケージ１０と同様に、スパッタリングチャンバーに収容されて上述したスパッタリング方法により電磁波遮蔽膜２１がモールド２３の露出された表面にコーティングされる。但し、スパッタリング工程（Ｓ８６０）はシンギュレーション工程（Ｓ８７０）前に行われてもよく、シンギュレーション工程（Ｓ８７０）後に行われてもよい。
このようにして電磁波遮蔽膜２１をコーティングするとき、パンチＱＦＮパッケージ２０の場合にリード２９が外部に露出されているため、リード２９には電磁波遮蔽膜２１をコーティングせず、接地端子２９Ｅにのみ電磁波遮蔽膜２１をコーティングする必要がある。このために、本発明の特徴であるマスキング工程（Ｓ８５０）においては、図８に示すマスキング用の冶具５０を用いて他の端子、すなわち、リード２９を覆い被せることにより、これらの部位には電磁波遮蔽膜２１が成膜されないようにしている。
前記マスキング工程（Ｓ８６０）に用いられる冶具５０は、図８に示すように、平板状の構造であり、パンチＱＦＮパッケージ２０の形状に対応する多数の冶具孔５１が等間隔にて並設されている。このため、前記冶具孔５１にはそれぞれパンチＱＦＮパッケージ２０が一つずつ嵌入されてモールド２３の上面は前記冶具孔５１の上に露出され、前記パンチＱＦＮパッケージ２０の側面は冶具孔５１の端面に当接する。
このとき、前記冶具孔５１の端面には、図９に示すように、各パンチＱＦＮパッケージ２０の接地部２８に対応する個所に扇状のコーティング溝５３が凹設されている。このため、前記コーティング溝５３によりパンチＱＦＮパッケージ２０の側面の接地部２８と接地端子２９Ｅにも電磁波遮蔽膜２１がコーティングされる。
そして、前記冶具孔５１の端面はパンチＱＦＮパッケージ２０を挿抜し易くするために、上に進むにつれて広くなる上広下狭の構造に形成されることが好ましい。
本発明において、前記接地部２８の形状はパンチＱＦＮパッケージ２０の種類によって異なるため、接地部２８の位置と形状によってコーティング溝５３の形状を異ならせることができる。
図１０は、本発明に従い製造されたパンチＱＦＮパッケージ２０の実物写真であり、図１１は、前記図１０に示す接地部２８の拡大写真である。前記図１０及び図１１に示すように、本発明に従い製造されたパンチＱＦＮパッケージ２０は、モールド２３の上面と、側面中の接地端子２９Ｅにつながる接地部２８にのみ電磁波遮蔽膜２１がコーティングされている。
このように、本発明によれば、ＳＩＰモジュールパッケージ１０やパンチＱＦＮパッケージ２０などの半導体パッケージのモールド１３、２３の表面に、スパッタリング方法を用いて、ニッケルと銀またはニッケルと銅合金からなる電磁波遮蔽膜１１、２１をコーティングして成膜することにより、半導体パッケージにおいて発生する電磁波の流入を遮断することができる。このため、半導体パッケージから放出される電磁波を遮蔽することができるため、半導体パッケージから放出される電磁波に他の機器や素子の作動が影響されて誤りが発生することを防止することができる。
このように、本発明は、その構造的な特徴に起因して従来のめっき方法によっては電磁波遮蔽膜を成膜することが困難であったパンチＱＦＮパッケージの場合であっても、スパッタリング方法を用いて電磁波遮蔽膜をコーティングすることが可能であることから、種々の半導体パッケージに電磁波遮蔽膜を成膜することができる。
一方、上述した実施形態においては、モジュールパッケージ１０及びパンチＱＦＮパッケージ２０について説明しているが、他の種類のパッケージにも上述したスパッタリングを用いた電磁波遮蔽膜コーティング方法を適用することが可能であることはいうまでもない。
１０ モジュールパッケージ
１１ 電磁波遮蔽膜
１３ モールド
１４ チップ
１５ プリント回路基板
２０ ＱＦＮパッケージ
２１ 電磁波遮蔽膜
２８ 接地部
２９ リード
２９Ｅ 接地端子
５０ 冶具
５１ 冶具孔
５３ コーティング溝

Claims (5)

  1. ウェーハ上のチップを分離するためにウェーハを切断するウェーハソーイング工程と、
    表面実装部品（ＳＭＣ）を電子回路に取り付ける部品表面実装工程と、
    前記チップを基板に貼り付けるダイボンディング工程と、
    前記チップ上のボンディングパッドとリードフレームをワイヤーにより貼り合わせるワイヤーボンディング工程と、
    前記チップと前記ワイヤーを合成樹脂により封止してモールドを形成するモールディング工程と、
    前記モールドの表面のうち電磁波遮蔽膜をコーティングする必要がない領域を、接地端子に対応する溝が凹設され、かつ、前記モールドの上面を露出させる冶具で遮断するマスキング工程と、
    前記マスキング工程後に、前記モールドの上面及び前記接地端子に対応する側面にプラズマスパッタリング装置を用いてニッケルと銀またはニッケルと銅からなるターゲット金属をコーティングして電磁波遮蔽膜を成膜するスパッタリング工程と、
    前記電磁波遮蔽膜が成膜された半導体パッケージの各々を互いに分離可能に前記基板を切断するシンギュレーション工程と、
    を含むことを特徴とする、電磁波遮蔽機能を有する半導体パッケージの製造方法。
  2. 前記スパッタリング工程においては、ニッケル１０〜９０重量％と銀１０〜９０重量％の合金またはニッケル１０〜９０重量％と銅１０〜９０重量％の合金をターゲット金属として使用し、真空度が２．０〜３．０×１０−３Ｔｏｒｒのスパッタリングチャンバーに１００〜１５０ｓｃｃｍの反応ガスを注入して２０〜３０分間スパッタリングを行うことを特徴とする、請求項１に記載の電磁波遮蔽機能を有する半導体パッケージの製造方法。
  3. 前記スパッタリング工程において、前記モールドの表面に、ニッケルと銀またはニッケルと銅合金からなり、且つ、厚さが４０００〜８０００Åの電磁波遮蔽膜がコーティングされる、請求項１または２に記載の電磁波遮蔽機能を有する半導体パッケージの製造方法。
  4. 前記マスキング工程で、前記モールドは、前記冶具が有する、端面が上に進むにつれて広くなる上広下狭の、冶具孔に嵌入される請求項１から３のいずれか一項に記載の電磁波遮蔽機能を有する半導体パッケージの製造方法。
  5. 前記冶具は、前記半導体パッケージに対応する複数の前記冶具孔を有し、
    前記スパッタリング工程で、複数の前記冶具孔で前記モールドの上面に前記電磁波遮蔽膜が形成され、
    前記スパッタリング工程の後に、前記シンギュレーション工程が行われる
    請求項４に記載の電磁波遮蔽機能を有する半導体パッケージの製造方法。
JP2009131525A 2008-05-30 2009-05-29 電磁波遮蔽機能を有する半導体パッケージの製造方法 Expired - Fee Related JP4833319B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0050975 2008-05-30
KR1020080050975A KR100877551B1 (ko) 2008-05-30 2008-05-30 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그

Publications (2)

Publication Number Publication Date
JP2009290217A JP2009290217A (ja) 2009-12-10
JP4833319B2 true JP4833319B2 (ja) 2011-12-07

Family

ID=40482315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009131525A Expired - Fee Related JP4833319B2 (ja) 2008-05-30 2009-05-29 電磁波遮蔽機能を有する半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US7964938B2 (ja)
EP (2) EP2270842A3 (ja)
JP (1) JP4833319B2 (ja)
KR (1) KR100877551B1 (ja)
TW (1) TW201003882A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396039B2 (en) 2014-12-09 2019-08-27 Mitsubishi Electric Corporation Semiconductor package

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985185B2 (ja) * 2007-07-27 2012-07-25 富士ゼロックス株式会社 記録材切断装置及びこれを用いた記録材切断処理装置
KR101046254B1 (ko) 2010-02-05 2011-07-04 앰코 테크놀로지 코리아 주식회사 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
TWI404187B (zh) * 2010-02-12 2013-08-01 矽品精密工業股份有限公司 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法
WO2012016898A2 (de) 2010-08-05 2012-02-09 Epcos Ag Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
KR101862370B1 (ko) 2011-05-30 2018-05-29 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 장치
KR101250677B1 (ko) 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
CN103576602A (zh) * 2012-07-31 2014-02-12 昆山福冈电子有限公司 Emi专用真空溅镀治具制作工艺
TWI497680B (zh) * 2013-03-01 2015-08-21 Advanced Semiconductor Eng 半導體封裝結構與其製造方法
JP6199724B2 (ja) * 2013-12-13 2017-09-20 東芝メモリ株式会社 半導体装置の製造方法
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
JP6190264B2 (ja) 2013-12-13 2017-08-30 東芝メモリ株式会社 半導体製造装置
US9736925B2 (en) 2014-01-31 2017-08-15 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
JP2015231027A (ja) * 2014-06-06 2015-12-21 住友電気工業株式会社 半導体装置
KR101479251B1 (ko) * 2014-08-07 2015-01-05 (주) 씨앤아이테크놀로지 반도체 패키지의 전자파 차폐를 위한 스퍼터링 장치 및 이를 포함한 인라인 스퍼터링 증착 시스템
CN107002227B (zh) * 2014-08-13 2019-09-24 洛克系统私人有限公司 用于加工经溅射的ic单元的装置及方法
US9337154B2 (en) * 2014-08-28 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US9502364B2 (en) 2014-08-28 2016-11-22 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
US9478443B2 (en) 2014-08-28 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
KR101640773B1 (ko) 2014-09-15 2016-07-19 (주) 에스에스피 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치
WO2016049109A2 (en) 2014-09-25 2016-03-31 Drexel University Physical forms of mxene materials exhibiting novel electrical and optical characteristics
JP6313250B2 (ja) * 2015-03-11 2018-04-18 東芝メモリ株式会社 半導体製造装置
WO2017011044A2 (en) 2015-04-20 2017-01-19 Drexel University Two-dimensional, ordered, double transition metals carbides having a nominal unit cell composition m'2m"nxn+1
KR101604582B1 (ko) 2015-08-24 2016-03-17 (주) 에스에스피 반도체 패키지 코팅 장치
CN106783713A (zh) * 2015-11-20 2017-05-31 环维电子(上海)有限公司 Sip模组的制造、拾取方法和设备及emi电磁屏蔽层制造方法
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
CN105568222B (zh) * 2016-03-02 2018-07-27 黄玉春 真空镀膜件及其制造方法
US9999121B2 (en) 2016-04-25 2018-06-12 Laird Technologies, Inc. Board level shields with virtual grounding capability
KR101858952B1 (ko) 2016-05-13 2018-05-18 주식회사 네패스 반도체 패키지 및 이의 제조 방법
KR101858954B1 (ko) 2016-06-07 2018-06-29 주식회사 네패스 반도체 패키지 및 이의 제조 방법
US9907169B1 (en) 2016-08-30 2018-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board (PCB) and PCB assembly having an encapsulating mold material on a bottom surface thereof and methods for molding an encapsulating mold material on a bottom surface of a PCB
CN106319425A (zh) * 2016-09-27 2017-01-11 昆山维嘉益材料科技有限公司 一种emi自动化溅镀工艺
JP7039224B2 (ja) * 2016-10-13 2022-03-22 芝浦メカトロニクス株式会社 電子部品の製造装置及び電子部品の製造方法
US10008454B1 (en) 2017-04-20 2018-06-26 Nxp B.V. Wafer level package with EMI shielding
JP6974960B2 (ja) 2017-04-21 2021-12-01 株式会社ディスコ 半導体パッケージの製造方法
CN107367288B (zh) * 2017-07-27 2023-11-21 宁波中车时代传感技术有限公司 一种微型磁通门传感器制备方法
WO2019027650A1 (en) 2017-08-01 2019-02-07 Drexel University MXENE SORBENT FOR THE ELIMINATION OF SMALL MOLECULES FROM A DIALYSAT
KR20190071369A (ko) * 2017-12-14 2019-06-24 엘티메탈 주식회사 전자기 차폐용 스퍼터링 타겟 및 이의 제조방법
KR102196173B1 (ko) 2018-01-29 2020-12-30 주식회사 네패스 반도체 패키지 및 제조 방법
JP7075791B2 (ja) * 2018-03-20 2022-05-26 株式会社ディスコ 半導体パッケージの製造方法
US11038267B2 (en) * 2018-07-31 2021-06-15 Skyworks Solutions, Inc. Apparatus and methods for electromagnetic shielding using an outer cobalt layer
KR20220003342A (ko) 2020-07-01 2022-01-10 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법
CN114657528B (zh) * 2020-12-22 2023-12-05 江苏长电科技股份有限公司 用于qfn封装件镀膜的临时载板及qfn封装件镀膜方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115145A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp 樹脂封止形集積回路
US5079835A (en) * 1990-10-12 1992-01-14 Atmel Corporation Method of forming a carrierless surface mounted integrated circuit die
JPH06177311A (ja) * 1992-12-02 1994-06-24 Toshiba Corp 樹脂封止型半導体装置
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
JP2001234327A (ja) * 2000-02-18 2001-08-31 Murata Mfg Co Ltd スパッタ用治具
JP4398056B2 (ja) * 2000-04-04 2010-01-13 Ｎｅｃトーキン株式会社 樹脂モールド体
JP3718131B2 (ja) * 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
JP2003204017A (ja) * 2002-01-09 2003-07-18 Sony Corp 電子部品及び電子部品の製造方法
JP2004140134A (ja) * 2002-10-17 2004-05-13 Toshiba Corp ハイブリッド半導体装置
JP2004259773A (ja) * 2003-02-24 2004-09-16 Koa Corp チップ抵抗器の製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法
WO2004093505A2 (en) 2003-04-15 2004-10-28 Wavezero, Inc. Emi shielding for electronic component packaging
JP4316319B2 (ja) * 2003-07-11 2009-08-19 富士通メディアデバイス株式会社 電子部品
JP2005051031A (ja) * 2003-07-28 2005-02-24 Rohm Co Ltd 半導体モジュール
US7306975B2 (en) * 2005-07-01 2007-12-11 Texas Instruments Incorporated Semiconductor wafer cutting blade and method
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
KR100737098B1 (ko) * 2006-03-16 2007-07-06 엘지이노텍 주식회사 전자파 차폐장치 및 그 제조 공정
US20080067650A1 (en) * 2006-09-15 2008-03-20 Hong Kong Applied Science and Technology Research Institute Company Limited Electronic component package with EMI shielding
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
US7772046B2 (en) * 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
US8143098B2 (en) * 2009-03-25 2012-03-27 Stats Chippac Ltd. Integrated circuit packaging system with interposer and method of manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396039B2 (en) 2014-12-09 2019-08-27 Mitsubishi Electric Corporation Semiconductor package

Also Published As

Publication number Publication date
JP2009290217A (ja) 2009-12-10
US7964938B2 (en) 2011-06-21
TW201003882A (en) 2010-01-16
EP2270842A3 (en) 2011-04-27
US20090294930A1 (en) 2009-12-03
EP2133916A2 (en) 2009-12-16
EP2270842A2 (en) 2011-01-05
EP2133916A3 (en) 2010-03-03
KR100877551B1 (ko) 2009-01-07

Similar Documents

Publication Publication Date Title
JP4833319B2 (ja) 電磁波遮蔽機能を有する半導体パッケージの製造方法
US10074614B2 (en) EMI/RFI shielding for semiconductor device packages
US8614120B2 (en) Semiconductor chip package and method of making same
US10490512B2 (en) Method of making plural electronic component modules
US8053872B1 (en) Integrated shield for a no-lead semiconductor device package
US7081661B2 (en) High-frequency module and method for manufacturing the same
US9137934B2 (en) Compartmentalized shielding of selected components
US7342303B1 (en) Semiconductor device having RF shielding and method therefor
TWI358117B (en) Packaging structure and packaging method thereof
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US11058038B2 (en) Electromagnetic shields for sub-modules
KR20080081341A (ko) 몰드형 어레이 패키지에 통합 무선 주파수 차폐물을제공하는 방법 및 시스템
US10600743B2 (en) Ultra-thin thermally enhanced electro-magnetic interference shield package
US20110221046A1 (en) Semiconductor assembly package having shielding layer and method therefor
US10211071B2 (en) IC packaging method and a packaged IC device
KR101247343B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 제조방법
CN115332092A (zh) 一种射频模组芯片的制作方法及封装结构
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
US7199452B2 (en) Semiconductor device and manufacturing method for same
US11990394B2 (en) Semiconductor package and a method for manufacturing of a semiconductor package
KR100650762B1 (ko) 패드 재배열 패키지 제조 방법
CN116387285A (zh) 电子封装模组的制造方法和电子封装模组结构
CN112309873A (zh) 电磁屏蔽封装结构及其封装方法
JPH08139252A (ja) 半導体装置の製造方法およびそれに用いるリードフレーム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees