JP6974960B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP6974960B2
JP6974960B2 JP2017084105A JP2017084105A JP6974960B2 JP 6974960 B2 JP6974960 B2 JP 6974960B2 JP 2017084105 A JP2017084105 A JP 2017084105A JP 2017084105 A JP2017084105 A JP 2017084105A JP 6974960 B2 JP6974960 B2 JP 6974960B2
Authority
JP
Japan
Prior art keywords
semiconductor package
shield layer
semiconductor
groove
sealant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017084105A
Other languages
English (en)
Other versions
JP2018182236A (ja
Inventor
ヨンソク キム
秉得 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2017084105A priority Critical patent/JP6974960B2/ja
Priority to TW107108534A priority patent/TWI749188B/zh
Priority to KR1020180039326A priority patent/KR102311487B1/ko
Priority to CN201810337040.3A priority patent/CN108735668B/zh
Priority to DE102018205895.4A priority patent/DE102018205895B4/de
Priority to US15/958,847 priority patent/US10497623B2/en
Publication of JP2018182236A publication Critical patent/JP2018182236A/ja
Application granted granted Critical
Publication of JP6974960B2 publication Critical patent/JP6974960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、シールド機能を有する半導体パッケージの製造方法に関する。
一般に、携帯電話等の携帯通信機器に用いられる半導体パッケージには、通信特性の悪影響を防止するために外部への電磁ノイズの漏洩を抑制することが求められている。このため、半導体パッケージにシールド機能を持たせる必要があり、シールド機能を持った半導体パッケージとして、インターポーザ基板上に搭載された半導体チップを封止剤で封止して、封止剤層の外面に沿ってシールド層を形成したものが知られている。シールド層は、板金シールドで形成される場合もあるが、板厚が厚くなることによって機器の小型化や薄型化の阻害要因になる。このため、スパッタ法、スプレー塗布法、ＣＶＤ（chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法等によってシールド層を薄く形成する技術が提案されている（例えば、特許文献１参照）。
特許第３９２３３６８号公報
ところで、分割後に半導体パッケージを整列させて、上方からスパッタ等で半導体パッケージにシールド層を形成すると、隣接するパッケージ間にシールド層が堆積する。この半導体パッケージをピックアップする際に、パッケージ間のシールド層が引きちぎられる等して大きなバリになったり、パッケージ間が未分割になったりするという問題があった。別途、加工工具等によって半導体パッケージからバリを除去する必要があるが、バリ取り作業に多大な時間を要すると共に、加工工具を用いても半導体パッケージから取り切れないバリが存在する。
本発明はかかる点に鑑みてなされたものであり、半導体パッケージのピックアップ時にバリの発生を抑制することができる半導体パッケージの製造方法を提供することを目的の１つとする。
本発明の一態様の半導体パッケージの製造方法は、交差する分割予定ラインによって区画された配線基板上の複数領域に複数の半導体チップがマウントされて封止剤により封止された半導体パッケージ基板を該分割予定ラインに沿って分割された半導体パッケージを製造する半導体パッケージの製造方法であって、該半導体パッケージ基板の該配線基板側を粘着層を有する支持部材上に貼着する貼着工程と、該貼着工程を実施した後に、該封止剤側から該分割予定ラインに沿って加工工具で少なくとも該封止剤の途中まで切り込み、該封止剤の少なくとも上面が第１の幅である溝を形成する溝形成工程と、該溝形成工程を実施した後に、該封止剤側から該第１の幅よりも細い第２の幅の切削ブレードを使用して該溝に沿って該支持部材の途中まで切り込み、隣接する該半導体パッケージ間が所定間隔Ｘｍｍ離間するように分割する分割工程と、該分割工程を実施した後に、該封止剤側上方から導電性材料で、該半導体パッケージの側面及び該封止剤上面にシールド層を形成するシールド層形成工程と、該シールド層形成工程を実施した後に、該シールド層が形成された半導体パッケージをピックアップするピックアップ工程と、を備え、該第１の幅と該第２の幅は、分割後の各半導体パッケージの該封止剤上面から下面に向かう途中で、該封止剤上面よりも外形サイズが大きくなるように各側面に傾斜又は段差が生じる幅に設定され、該半導体パッケージの該傾斜又該段差の下端から該支持部材に切り込んだ溝底までの側面長さをＹｍｍとした際に、該シールド層形成時に該側面には形成されるが該半導体パッケージ間の該溝底に形成される量が低減するアスペクト比Ｙ／Ｘになるように、該第１の幅、該第２の幅、該側面長さＹｍｍ及びシールド層形成条件が設定されること、を特徴とする。
本発明の他の一態様の半導体パッケージの製造方法は、交差する分割予定ラインによって区画された配線基板上の複数領域に複数の半導体チップがマウントされて封止剤により封止された半導体パッケージ基板を該分割予定ラインに沿って分割された半導体パッケージを製造する半導体パッケージの製造方法であって、該半導体パッケージ基板を該分割予定ラインに沿って分割すると共に、各半導体パッケージの該封止剤上面から下面に向かう途中で、該封止剤上面よりも外形サイズが大きくなるように各側面に傾斜又は段差を形成する分割工程と、該分割された個々の半導体パッケージの隣接する該半導体パッケージ同士を所定間隔Ｘｍｍ離間させて整列して、該配線基板側を保持ジグに保持又は支持部材に貼着する半導体パッケージ整列工程と、該封止剤側上方から導電性材料で、該半導体パッケージの側面及び該封止剤上面にシールド層を形成するシールド層形成工程と、該シールド層形成工程を実施した後に、該シールド層が形成された半導体パッケージをピックアップするピックアップ工程と、を備え、該半導体パッケージの該傾斜又は該段差の下端から該保持ジグ又は該支持部材までの側面長さをＹｍｍとした際に、該シールド層形成時に該側面には形成されるが該半導体パッケージ間底面に形成される量が低減するアスペクト比Ｙ／Ｘになるように、該傾斜又は該段差、該側面長さＹｍｍ、該所定間隔Ｘｍｍ及びシールド層形成条件が設定されること、を特徴とする。
これらの構成によれば、分割後の半導体パッケージの封止剤上面から下面に向かう途中で、半導体パッケージの上面よりも外形サイズが大きくなるように側面に傾斜又は段差が形成される。この傾斜又は段差によって側面が上下に分けられており、側面の上下の境界位置で隣り合う半導体パッケージの間隔をＸｍｍ、側面の下側の深さをＹｍｍとしたときのアスペクト比（縦横比）Ｙ／Ｘの調整によって半導体パッケージの下面側にシールド層が形成され難くなっている。半導体パッケージの側面のシールド層と溝底のシールド層が分離され易くなって、半導体パッケージをピックアップしたときのバリを抑えることができる。よって、バリの除去作業が不要になるため、加工品質及び加工時間を改善することができる。
本発明の他の一態様の半導体パッケージの製造方法において、該半導体パッケージ整列工程では、該保持ジグ又は該支持部材の保持面を格子状の溝で区画した各領域に該半導体パッケージが載置され、隣接する該半導体パッケージ同士が該所定間隔Ｘｍｍ離間して整列し、該溝の溝幅が該半導体パッケージ同士の該所定間隔Ｘｍｍよりも大きく形成されている。
本発明によれば、隣り合う半導体パッケージの間でアスペクト比を調整することで、溝底にシールド層を形成し難くして、半導体パッケージのピックアップ時にバリの発生を抑えることができる。
本実施の形態の半導体パッケージの断面模式図である。 比較例の半導体パッケージの製造方法の説明図である。 第１の実施の形態の半導体パッケージの製造方法の説明図である。 第１の実施の形態の半導体パッケージの製造方法の説明図である。 第２の実施の形態の半導体パッケージの製造方法の説明図である。 第２の実施の形態の半導体パッケージの製造方法の説明図である。 半導体パッケージの側面形状のバリエーションの一例を示す図である。 試験体の断面模式図である。 試験体のステップカバレッジとアスペクト比の関係を示す図である。 半導体パッケージの変形例を示す図である。 半導体パッケージ基板に対する溝形成の変形例を示す図である。 半導体パッケージの変形例を示す図である。 切削ブレードの変形例を示す図である。
以下、添付図面を参照して、本実施の形態の半導体パッケージの製造方法について説明する。図１は、本実施の形態の半導体パッケージの断面模式図である。図２は、比較例の半導体パッケージの製造方法の説明図である。なお、以下の実施の形態はあくまでも一例を示すものであり、各工程間に他の工程を備えてもよいし、工程の順序を適宜入れ換えてもよい。
図１に示すように、半導体パッケージ１０は、いわゆるＥＭＩ（Electro-Magnetic Interference）で遮断を要する全てのパッケージの半導体装置であり、外面のシールド層１６によって周囲への電磁ノイズの漏洩を抑制するように構成されている。シールド層１６の内側では、配線基板（インターポーザ基板）１１の上面に実装された半導体チップ１２が樹脂層（封止剤）１３で封止され、配線基板１１の下面にバンプ１４が配設されている。配線基板１１には、半導体チップ１２に接続される電極やグランドライン１７を含む各種配線が形成されている。
半導体チップ１２は、半導体基板上のデバイス毎に半導体ウエーハを個片化して形成され、配線基板１１の所定の位置にマウントされている。また、パッケージ側面２３にはパッケージ上面２２から下方に向かって外側に広がるような斜面２５が形成されており、この斜面２５に対してスパッタ法等によって上方からシールド層１６が形成されている。一般的な半導体パッケージの鉛直なパッケージ側面とは異なり、パッケージ側面２３の斜面２５がシールド層１６の形成方向に対して斜めに交差しているため、斜面２５にシールド層１６が形成され易くなっている。
ところで、図２Ａに示すように、比較例の半導体パッケージ１００は、配線基板１０１上の半導体チップ１０２を樹脂層１０３で封止した半導体パッケージ基板１０５を、切削ブレード１１１を用いてフルカットすることで形成される。分割後の半導体パッケージ１００には、テープ１０６に整列されてスパッタ等によって上方からシールド層１０７（図２Ｂ参照）が形成される。この場合、パッケージ上面１０８に対してパッケージ側面１０９が直交しているため、パッケージ間隔を十分に空けなければ適度な厚みのシールド層１０７を形成することができない。よって、シールド層１０７の形成時間が長くなると共に、材料及び装置コストが高くなっていた。
図２Ｂに示すように、シールド層１０７の形成後にテープ１０６から半導体パッケージ１００をピックアップすると、パッケージ間の溝底１１０にもシールド層１０７が厚く堆積しているため、半導体パッケージ１００と共にパッケージ間のシールド層１０７がテープ１０６から剥がされる。半導体パッケージ１００のピックアップによってパッケージ間でシールド層１０７が引きちぎられ、パッケージ側面１０９の下側にバリ１１２が残存したり、パッケージ間でシールド層１０７が切断されなかったりする場合がある。このため、半導体パッケージ１００の歩留りが低くなると共に、さらにバリ取り作業が必要になって多大な時間を要するという不具合が生じる。
ここで、本件発明者らがシールド層の厚みとパッケージ間のアスペクト比（縦横比）との関係を調べたところ、バリが発生し易いパッケージ側面の下側ではシールド層の厚みがパッケージ間のアスペクト比の影響を強く受けることを発見した。そこで、本実施の形態では、パッケージ側面の上側では側面を傾斜させたり、パッケージ間隔を広げたりして適度な厚みのシールド層を形成し、パッケージ側面の下側ではパッケージ間隔を狭めて（アスペクト比を大きくして）シールド層の厚みを減少させている。パッケージ側面の下側でシールド層を薄くすることで、パッケージ下部のバリの発生を抑えることが可能になっている。
以下、図３及び図４を参照して、第１の実施の形態の半導体パッケージの製造方法について説明する。図３及び図４は、第１の実施の形態の半導体パッケージの製造方法の説明図である。なお、図３Ａはマウント工程、図３Ｂは基板作成工程、図３Ｃは貼着工程、図３Ｄは溝形成工程のそれぞれ一例を示す図である。また、図４Ａは分割工程、図４Ｂ及び図４Ｃはシールド層形成工程、図４Ｄはピックアップ工程のそれぞれ一例を示す図である。
図３Ａに示すように、先ずマウント工程が実施される。マウント工程では、配線基板１１の表面が交差する分割予定ラインで格子状に区画されており、区画された複数の領域に複数の半導体チップ１２がマウントされる。配線基板１１内にはグランドライン１７等の配線が形成され、配線基板１１の下面にはバンプ１４が配設されている。この場合、半導体チップ１２の上面の電極にワイヤ１９の一端が接続され、配線基板１１の表面の電極１８にワイヤ１９の他端が接続される。なお、ワイヤボンディングに限らず、半導体チップ１２の下面の電極を配線基板１１の表面の電極に直接接続するフリップチップボンディングが実施されてもよい。
図３Ｂに示すように、マウント工程が実施された後に基板作成工程が実施される。基板作成工程では、複数の半導体チップ１２がマウントされた配線基板１１の表面側に封止剤２４が供給され、各半導体チップ１２が封止剤２４で封止されて半導体パッケージ基板１５（図３Ｃ参照）が作成される。この場合、半導体チップ１２が実装された配線基板１１の下面が保持ジグ（不図示）に保持されており、配線基板１１の上面を覆うように枠型３２が配置されている。枠型３２の上壁には注入口３３が開口しており、注入口３３の上方には封止剤２４の供給ノズル３４が位置付けられている。
そして、供給ノズル３４から注入口３３を通じて配線基板１１の上面に封止剤２４が供給されて半導体チップ１２が封止される。この状態で、封止剤２４が加熱又は乾燥されることで硬化されて、配線基板１１の上面に樹脂層１３（図３Ｃ参照）を形成した半導体パッケージ基板１５が作成される。なお、封止剤２４は、硬化性を有するものが用いられ、例えば、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリルウレタン樹脂、又はポリイミド樹脂等から選択することができる。また、封止剤２４は液状に限らず、シート状、パウダー状の樹脂を使用することもできる。このようにして、配線基板１１上の複数の半導体チップ１２が一括で封止される。
なお、基板作成工程後に半導体パッケージ基板１５（樹脂層１３（図３Ｃ参照））の表面を研削によって平坦化してもよい。半導体パッケージ基板１５を研削装置（不図示）にて研削することにより、半導体チップ１２を被覆する樹脂層１３を所望の厚みに調整することができる。このように、基板作成工程の後に平坦化工程が実施されてもよい。また、半導体パッケージ基板１５が予め用意されている場合には、マウント工程、基板作成工程を省略してもよい。
図３Ｃに示すように、基板作成工程が実施された後に粘着工程が実施される。粘着工程では、粘着層を有する支持部材としてリングフレーム（不図示）の中央の開口部を塞ぐように粘着テープ３５が貼着されて、この粘着テープ３５上に半導体パッケージ基板１５の配線基板１１側が貼着される。この場合、半導体パッケージ基板１５のバンプ１４が粘着テープ３５の粘着層に入り込んで、粘着テープ３５を介して半導体パッケージ基板１５がリングフレームに良好に支持される。なお、粘着工程では、上面視円形状のリングフレームが使用されてもよいし、上面視四角形状のリングフレームが使用されてもよい。
図３Ｄに示すように、粘着工程が実施された後に溝形成工程が実施される。溝形成工程では、半導体パッケージ基板１５の配線基板１１側が粘着テープ３５を介してチャックテーブル（不図示）に保持される。先端がＶ字形状に形成されたＶブレード２８（加工工具）で樹脂層（封止剤）１３側から配線基板１１（半導体パッケージ基板１５）の厚み方向途中まで切り込まれて、分割予定ラインに対応する領域に沿ってＶ溝２９が形成される。Ｖブレード２８は、ダイヤモンド砥粒等を結合剤で固めて、先端がＶ字形状の円板状に成形されており、スピンドル（不図示）の先端に装着されている。
この場合、Ｖブレード２８は、半導体パッケージ基板１５の外側で分割予定ラインに位置合わせされ、半導体パッケージ基板１５の外側で配線基板１１の厚み方向途中までの深さまで降ろされる。そして、このＶブレード２８に対して半導体パッケージ基板１５が水平方向に切削送りされ、分割予定ラインに沿って半導体パッケージ基板１５がハーフカットされて、樹脂層１３の少なくとも上面に第１の幅ｔ１であるＶ溝２９が形成される。このハーフカットが繰り返されることで、半導体パッケージ基板１５の上面に分割予定ラインに沿って複数のＶ溝２９が形成される。
なお、本実施の形態では、Ｖブレード２８の先端が尖ったＶ字形状に形成されたが、この構成に限定されない。Ｖブレード２８の先端は、半導体パッケージ基板１５に対してＶ溝２９を形成可能な形状であればよい。例えば、図１３に示すように、切削ブレード９９の先端が平坦なＶ字形状に形成されていてもよい。よって、切削ブレードの先端がＶ字形状とは、切削ブレードの先端まで尖った完全なＶ字形状に限らず、切削ブレードの先端が平坦な略Ｖ字形状を含む形状である。また、Ｖブレードの先端のＶ字面は直線的に傾斜している必要はなく、僅かに丸みを帯びていてもよい。
図４Ａに示すように、溝形成工程が実施された後に分割工程が実施される。分割形成工程では、第１の幅ｔ１よりも狭い第２の幅ｔ２の切削ブレード３６が使用され、Ｖ溝２９に沿って樹脂層１３側から粘着テープ３５の途中まで切り込まれて個々の半導体パッケージ１０に分割される。切削ブレード３６は、ダイヤモンド砥粒等を結合剤で固めて、先端が矩形形状の円板状に成形されており、スピンドル（不図示）の先端に装着されている。切削ブレード３６の先端が矩形形状であるため、Ｖ溝２９の溝底から粘着テープ３５に向かって鉛直な矩形溝３７が形成される。
この場合、切削ブレード３６は、半導体パッケージ基板１５の外側で分割予定ラインに位置合わせされ、半導体パッケージ基板１５の外側で粘着テープ３５の厚み方向途中までの深さまで切削ブレード３６が降ろされる。そして、この切削ブレード３６に対して半導体パッケージ基板１５が水平方向に切削送りされ、分割予定ラインに沿って半導体パッケージ基板１５がフルカットされて、隣接する半導体パッケージ１０が所定間隔Ｘｍｍ離間するように分割される。このフルカットが繰り返されることで、半導体パッケージ基板１５が分割予定ラインに沿って個片化される。
また、切削ブレード３６の第２の幅ｔ２はＶ溝２９の第１の幅ｔ１よりも狭いため、パッケージ上面（封止剤上面）２２から下面に向かう途中で、パッケージ上面２２よりも外形サイズが大きくなるようにパッケージ側面２３に斜面２５が形成される。パッケージ側面２３では、斜面２５側ではパッケージ間隔が広くなり、鉛直面２６側ではパッケージ間隔が狭くなっている。詳細は後述するが、パッケージ側面２３の下側（鉛直面２６側）でパッケージ間隔を狭くすることで、アスペクト比を大きくしてパッケージ間の溝底３８にシールド層１６（図４Ｂ参照）を堆積し難くしている。
図４Ｂに示すように、分割工程が実施された後にシールド層形成工程が実施される。シールド層形成工程では、樹脂層１３の上方から導電性材料でパッケージ上面２２及びパッケージ側面２３にシールド層１６が形成される。この場合、各半導体パッケージ１０が粘着テープ３５を介して保持ジグ（不図示）に保持される。そして、所定のシールド層形成条件で半導体パッケージ１０に対して上方からスパッタ等によって導電性材料が成膜されて、パッケージ上面２２及びパッケージ側面２３に所望な厚みのシールド層１６が形成される。
このとき、パッケージ側面２３の斜面２５がパッケージ上面２２から下方に向かって外側に広がるように傾斜しており、斜面２５がシールド層１６の形成方向（鉛直方向）に対して斜めに交差している。よって、半導体パッケージ１０にシールド層１６を形成する際に、パッケージ上面２２だけでなく斜面２５にも、十分なシールド効果を発揮できる厚みでシールド層１６が形成される。パッケージ側面２３の鉛直面２６やパッケージ間の溝底３８にもシールド層１６が形成されるが、パッケージ間（矩形溝３７）のアスペクト比に応じてシールド層１６の厚みが調整される。
より詳細には、図４Ｃに示すように、パッケージ間のアスペクト比（縦横比）は、斜面２５の下端から粘着テープ３５に切り込んだ溝底３８までの深さ（側面長さ）をＹｍｍ、鉛直面２６の対向間隔をＸｍｍとした際にＹ／Ｘで表される。シールド層形成時にはパッケージ側面２３にシールド層１６が形成されるが、パッケージ間の溝底３８に形成されるシールド層１６の厚みが低減されるアスペクト比になるように、第１の幅ｔ１、第２の幅ｔ２（図４Ａ参照）、深さＹｍｍ、シールド層形成条件が設定されている。なお、これら各条件には、実験的、経験的又は理論的に求められた値が設定される。
パッケージ側面２３の斜面２５や鉛直面２６の上側はアスペクト比の影響を受け難く、パッケージ側面２３の鉛直面２６の下側やパッケージ間の溝底３８はアスペクト比の影響を受け易くなっている。このため、斜面２５や鉛直面２６の上側はアスペクト比に関わらず適度な厚みでシールド層１６を形成することができる。これに対し、鉛直面２６の下側や溝底３８はパッケージ間のアスペクト比に応じてシールド層１６の厚みが可変される。アスペクト比が大きければ鉛直面２６の下側や溝底３８のシールド層１６の厚みが小さくなり、アスペクト比が小さければ鉛直面２６の下側や溝底３８のシールド層１６の厚みが大きくなる。
アスペクト比の調整は、鉛直面２６の対向間隔Ｘｍｍが分割予定ラインのライン幅に依存しているため、主に斜面２５の下端から溝底３８までの深さＹｍｍを可変することで実施される。鉛直面２６側でアスペクト比を大きくすることで、アスペクト比の影響を受け難い斜面２５や鉛直面２６の上側にはシールド層１６が適度な厚みで形成され、アスペクト比の影響を受け易い鉛直面２６の下側や溝底３８にはシールド層１６が薄く形成される。よって、半導体パッケージ１０の上側ではシールド層１６で電磁ノイズの漏洩が抑えられ、半導体パッケージ１０の下側ではシールド層１６を薄くしてバリの発生が抑えられる。
配線基板１１のグランドライン１７は、パッケージ側面２３の斜面２５の下側で外部に露出している。斜面２５の下側には適度な厚みでシールド層１６が形成され、シールド層１６がグランドライン１７に接続されるため、半導体パッケージ１０で生じた電磁ノイズがグランドライン１７を通じて半導体パッケージ１０外に逃がされる。なお、パッケージ側面２３の鉛直面２６の下側ではシールド層１６が薄くなるが、配線基板１１の多数の配線によって電磁ノイズがカットされている。したがって、半導体パッケージ１０の周囲の電子部品への電磁ノイズの漏洩が全体的に防止される。
なお、シールド層１６は、銅、チタン、ニッケル、金等のうち一つ以上の金属によって成膜された厚さ数μｍ以上の多層膜であり、例えば、スパッタ法、イオンプレーディング法、スプレー塗布法、ＣＶＤ（chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法によって形成される。また、シールド層１６は、真空雰囲気下で上記の多層膜を有する金属フィルムをパッケージ上面２２及びパッケージ側面２３に接着する真空ラミネートによって形成してもよい。このようにして、パッケージ上面２２及びパッケージ側面２３がシールド層１６でカバーされた半導体パッケージ１０が製造される。
図４Ｄに示すように、シールド層形成工程が実施された後にピックアップ工程が実施される。ピックアップ工程では、シールド層１６が形成された半導体パッケージ１０がピッカー（不図示）等によってピックアップされる。この場合、パッケージ間のアスペクト比の調整によって、パッケージ側面２３の鉛直面２６の下側やパッケージ間の溝底３８でシールド層１６の堆積が抑えられている。よって、半導体パッケージ１０のピックアップ時に、粘着テープ３５の溝底３８からシールド層１６が引き剥がされず、パッケージ下部にバリが発生し難くなっている。
以上のように、第１の実施の形態の半導体パッケージ１０の製造方法によれば、アスペクト比の調整によって半導体パッケージ１０の下面側にシールド層１６が形成され難くなることで、半導体パッケージをピックアップしたときのバリを抑えることができる。よって、バリの除去作業が不要になるため、加工品質及び加工時間を改善することができる。また、粘着テープ３５上で溝形成工程からピックアップ工程までの一連の工程が実施されるため、粘着テープ３５からトレイ等に半導体パッケージ１０を移し替える必要がなく、作業工数を減らすことができる。
次に、図５及び図６を参照して、第２の実施の形態の半導体パッケージの製造方法について説明する。第２の実施の形態は、保護テープに半導体パッケージを整列させた状態でシールド層を形成する点について第１の実施の形態と相違している。したがって、第１の実施の形態の半導体パッケージの製造方法と同様な構成については簡略化して説明する。図５及び図６は、第２の実施の形態の半導体パッケージの製造方法の説明図である。図５Ａはマウント工程、図５Ｂは基板作成工程、図５Ｃは分割工程、図６Ａは半導体パッケージ整列工程、図６Ｂ及び図６Ｃはシールド層形成工程、図６Ｄはピックアップ工程のそれぞれ一例を示す図である。
図５Ａに示すように、先ずマウント工程が実施される。マウント工程では、配線基板１１の分割予定ラインで区画された複数の領域に複数の半導体チップ１２がマウントされる。この配線基板１１内にはグランドライン１７等の配線が形成され、配線基板１１の下面にはバンプ１４が配設されている。そして、半導体チップ１２の上面の電極にワイヤ１９の一端が接続され、配線基板１１の表面の電極１８にワイヤ１９の他端が接続される。なお、ワイヤボンディングに限らず、半導体チップ１２の下面の電極を配線基板１１の表面の電極に直接接続するフリップチップボンディングが実施されてもよい。
図５Ｂに示すように、マウント工程が実施された後に基板作成工程が実施される。基板作成工程では、保持ジグ（不図示）上の配線基板１１に対して枠型３２の注入口３３を通じて供給ノズル３４から封止剤２４が供給され、配線基板１１上の複数の半導体チップ１２が封止剤２４で封止される。この状態で、封止剤２４が加熱又は乾燥によって硬化されて、配線基板１１の上面に樹脂層１３（図５Ｃ参照）が形成された半導体パッケージ基板１５が作成される。なお、封止基板作成工程の後には、樹脂層１３を研削で平坦化する平坦化工程が実施されてもよい。また、半導体パッケージ基板１５が予め用意されている場合には、マウント工程、基板作成工程を省略してもよい。
図５Ｃに示すように、基板作成工程が実施された後に分割工程が実施される。分割工程では、第１の実施の形態の溝形成工程と同様にして、Ｖブレード２８で樹脂層１３側がハーフカットされて、分割予定ラインに沿ってＶ溝２９が形成される。さらに、第１の実施の形態の分割工程と同様にして、切削ブレード３６で配線基板１１がフルカットされて、半導体パッケージ基板１５が分割予定ラインに沿って個々の半導体パッケージ１０に分割される。このように、Ｖブレード２８と切削ブレード３６を用いたステップカットによって、半導体パッケージ基板１５が個片化される。
半導体パッケージ基板１５にはＶ溝２９が形成されると共に、Ｖ溝２９の溝底に狭幅の矩形溝３７が形成されている。このため、パッケージ上面２２から下面に向かう途中で、パッケージ上面２２よりも外形サイズが大きくなるようにパッケージ側面２３に斜面２５が形成される。パッケージ側面２３では、斜面２５側ではパッケージ間隔が広くなり、鉛直面２６側ではパッケージ間隔が狭くなっている。よって、後段の半導体パッケージ整列工程で、半導体パッケージ１０の下側でパッケージ間隔が狭くなるように整列させることができる。
図６Ａに示すように、分割工程が実施された後に半導体パッケージ整列工程が実施される。半導体パッケージ整列工程では、分割後の半導体パッケージ１０が支持部材としての保護テープ４１上に整列される。この場合、保護テープ４１の保持面には格子状の浅溝（溝）４２が形成されており、浅溝４２によって保持面が複数の領域に区画されている。各領域に半導体パッケージ１０が載置されて、隣接する半導体パッケージ１０同士が所定間隔Ｘｍｍだけ離間して整列される。浅溝４２の溝幅Ｗｍｍがパッケージ間隔Ｘｍｍよりも大きいため、浅溝４２の内側に半導体パッケージ１０の鉛直面２６が食み出している。なお、保護テープ４１の代わりに、保持ジグ上に半導体パッケージ１０が保持されてもよい。
図６Ｂに示すように、半導体パッケージ整列工程が実施された後にシールド層形成工程が実施される。シールド層形成工程では、樹脂層１３の上方から導電性材料でパッケージ上面２２及びパッケージ側面２３にシールド層１６が形成される。このとき、パッケージ側面２３の斜面２５がパッケージ上面２２から下方に向かって外側に広がるように傾斜しているため、パッケージ上面２２だけでなく斜面２５にもシールド層１６が所望の厚みで形成される。パッケージ側面２３の鉛直面２６や保護テープ４１の浅溝４２の溝底４３にもシールド層１６が形成されるが、パッケージ下側のパッケージ間のアスペクト比に応じてシールド層１６の厚みが調整される。
より詳細には、図６Ｃに示すように、パッケージ間のアスペクト比（縦横比）は、斜面２５の下端から保護テープ４１の浅溝４２の溝底４３までの深さ（側面長さ）をＹｍｍ、鉛直面２６の対向間隔をＸｍｍとした際にＹ／Ｘで表される。シールド層形成時にはパッケージ側面２３にシールド層１６が形成されるが、パッケージ間の溝底４３に形成されるシールド層１６の厚みが低減されるアスペクト比になるように、斜面２５の傾斜、深さＹｍｍ、所定間隔Ｘｍｍ、シールド層形成条件が設定されている。なお、これら各条件には、実験的、経験的又は理論的に求められた値が設定される。
アスペクト比の調整は、主に保護テープ４１に対する整列時に、鉛直面２６の対向間隔Ｘｍｍと保護テープ４１の浅溝４２の深さＹｍｍを可変することで実施される。鉛直面２６側でアスペクト比を大きくすることで、アスペクト比の影響を受け難い斜面２５や鉛直面２６の上側にはシールド層１６が適度な厚みで形成され、アスペクト比の影響を受け易い鉛直面２６の下側や溝底４３にはシールド層１６が薄く形成される。さらに、半導体パッケージ１０の鉛直面２６が浅溝４２の内側に食み出しているため、鉛直面２６と浅溝４２の間でシールド層１６が分離されている。よって、半導体パッケージ１０のピックアップ時にバリの発生が抑えられている。
配線基板１１のグランドライン１７は、パッケージ側面２３の斜面２５の下側で外部に露出している。斜面２５の下側には適度な厚みでシールド層１６が形成され、シールド層１６がグランドライン１７に接続されるため、半導体パッケージ１０で生じた電磁ノイズがグランドライン１７を通じて半導体パッケージ１０外に逃がされる。なお、半導体パッケージ１０の鉛直面２６の下側ではシールド層１６が薄くなるが、配線基板１１の多数の配線によって電磁ノイズがカットされている。したがって、半導体パッケージ１０の周囲の電子部品への電磁ノイズの漏洩が全体的に防止される。
なお、シールド層１６は、銅、チタン、ニッケル、金等のうち一つ以上の金属によって成膜された厚さ数μｍ以上の多層膜であり、例えば、スパッタ法、イオンプレーディング法、スプレー塗布法、ＣＶＤ（chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法によって形成される。また、シールド層１６は、真空雰囲気下で上記の多層膜を有する金属フィルムをパッケージ上面２２及びパッケージ側面２３に接着する真空ラミネートによって形成してもよい。このようにして、パッケージ上面２２及びパッケージ側面２３がシールド層１６でカバーされた半導体パッケージ１０が製造される。
図６Ｄに示すように、シールド層形成工程が実施された後にピックアップ工程が実施される。ピックアップ工程では、シールド層１６が形成された半導体パッケージ１０がピッカー（不図示）等によってピックアップされる。この場合、パッケージ間のアスペクト比の調整によって、パッケージ側面２３の鉛直面２６の下側やパッケージ間の溝底４３でシールド層１６の堆積が抑えられている。さらに、鉛直面２６と浅溝４２の間でシールド層１６が分離されているため、半導体パッケージ１０のピックアップ時に浅溝４２内にシールド層１６が残ってバリが発生し難くなっている。
以上のように、第２の実施の形態の半導体パッケージ１０の製造方法によれば、第１の実施の形態と同様に、アスペクト比の調整によって半導体パッケージ１０の下面側にシールド層１６が形成され難くなることで、半導体パッケージをピックアップしたときのバリを抑えることができる。よって、バリの除去作業が不要になるため、加工品質及び加工時間を改善することができる。
なお、上記の第１、第２の実施の形態の半導体パッケージの側面形状は、上記構成に限定されない。半導体パッケージの側面形状は、隣り合う半導体パッケージのパッケージ間隔が、半導体パッケージの上面から下面に向かう途中で狭くなるような側面形状であればよい。以下、変形例の半導体パッケージの側面形状について説明する。図７は、半導体パッケージの側面形状のバリエーションの一例を示す図である。
図７Ａに示すように、第１、第２の実施の形態の半導体パッケージでは、樹脂層１３と配線基板１１に亘ってパッケージ側面２３に斜面２５が形成される構成にしたが、この構成に限定されない。例えば、図７Ｂに示すように、樹脂層１３にのみ斜面２５が形成される構成にしてもよい。この場合、比較的にブレードの消耗が少ない樹脂層１３だけをＶブレードで切削することで、Ｖブレードの消耗を抑えてブレードライフを長くすることができる。Ｖブレードの消耗による形状変更を抑えることで、Ｖ溝の角度管理を容易にすることができる。
また、図７Ｃに示すように、パッケージ上面２２から下面に向かう途中で、パッケージ上面２２よりも外形サイズが大きくなるようにパッケージ側面２３に段差５５が形成される構成にしてもよい。この場合、広幅の切削ブレードと狭幅の切削ブレードのステップカットにより、パッケージ側面２３に段差５５が形成される。パッケージ側面２３の上段側でパッケージ間隔を広くとることで、パッケージ側面２３の上段側に適度な厚みでシールド層１６が形成される。また、パッケージ側面２３の下段側でパッケージ間のアスペクト比を調整することで、パッケージ間の溝底３８のシールド層１６を薄く形成してバリの発生が抑えられる。
また、図７Ｄに示すように、パッケージ上面２２から下面に向かう途中で、パッケージ上面２２よりも外形サイズが大きくなるようにパッケージ側面２３に湾曲面５６が形成される構成にしてもよい。この場合、広幅の湾曲ブレードと狭幅の切削ブレードのステップカットにより、パッケージ側面２３に湾曲面５６と鉛直面２６が形成される。湾曲面５６がシールド層１６の形成方向（鉛直方向）に交差するため、湾曲面５６に適度な厚みでシールド層１６を形成することができる。また、半導体パッケージ１０の鉛直面２６側でパッケージ間のアスペクト比を調整することで、パッケージ間の溝底３８のシールド層１６を薄く形成してバリの発生が抑えられる。
さらに、図７Ｅに示すように、パッケージ上面２２から下面に向かう途中で、外径サイズが最も大きくなるようにパッケージ側面２３に斜面５８、５９が形成される構成にしてもよい。この場合、Ｖブレードで上下両面から切削することで、パッケージ側面２３に斜面５８、５９が形成される。斜面５８、５９の境界位置のパッケージ間隔をＸｍｍとして、境界位置よりも下側でパッケージ間のアスペクト比を調整することで、半導体パッケージの下側でシールド層１６を薄くしてピックアップ時のバリの発生が抑えられる。
続いて、半導体パッケージのステップカバレッジ（step coverage）とアスペクト比の関係について説明する。図８は、試験体の断面模式図である。図９は、試験体のステップカバレッジとアスペクト比の関係を示す図である。
図８に示すように、Ｖ溝６２と矩形溝６３が形成された４種類の試験体６１に対して、１８０℃、８×１０−４Ｐａの条件下でイオンプレーティング法によってシールド層を形成した。４種類の試験体６１として、溝幅Ｘｍｍ、溝深さＹｍｍとしたときのアスペクト比Ｙ／Ｘが１、２、３、４になる矩形溝６３を形成した試験体６１を用意した。各試験体６１について、上面６４のシールド層の厚み、Ｖ溝下部６５のシールド層の厚み、矩形溝上部６６のシールド層の厚み、矩形溝下部６７のシールド層の厚み、溝底６８のシールド層の厚みを、それぞれ電子顕微鏡の観察画像に基づいて測定した。
そして、試験体６１の上面６４のシールド層の厚みを基準にして、Ｖ溝下部６５、矩形溝上部６６、矩形溝下部６７、溝底６８のシールド層の厚みのステップカバレッジを図９にまとめた。なお、Ｖ溝下部６５、矩形溝上部６６、矩形溝下部６７、溝底６８等の特定部分のステップカバレッジは、各特定部分のシールド層の厚みと上面のシールド層の厚みから、次式（１）で算出される。また、アスペクト比は矩形溝６３の溝幅と深さから、次式（２）で算出される。
式（１）
step coverage＝（特定部分厚／上面厚）×１００［％］
式（２）
アスペクト比＝矩形溝の溝幅／矩形溝の深さ
図９Ａに示すように、試験体６１の上面６４に対するＶ溝下部６５のステップカバレッジは、矩形溝６３のアスペクト比の変化に関わらず約９０％を維持していた。また、図９Ｂに示すように、試験体６１の上面６４に対する矩形溝上部６６のステップカバレッジは、矩形溝６３のアスペクト比の変化に関わらず約６０％を維持していた。したがって、Ｖ溝下部６５と矩形溝上部６６のシールド層の厚みは、矩形溝６３のアスペクト比に依存しないことが判明した。このため、矩形溝６３のアスペクト比を高くしても、Ｖ溝６２では約９０％のステップカバレッジが得られてシールド性が高められ、矩形溝上部６６でも約６０％のステップカバレッジが得られて配線基板内のグランドラインに接地可能になっている。
図９Ｃに示すように、試験体６１の上面６４に対する矩形溝下部６７のステップカバレッジは、矩形溝６３のアスペクト比が２以下の低い間は約６０％を維持していたが、アスペクト比が４まで増加すると約３５％まで低下した。図９Ｄに示すように、試験体６１の上面６４に対する溝底６８のステップカバレッジは、矩形溝６３のアスペクト比が増加するのに伴って減少し、アスペクト比が４まで増加すると約４０％まで低下した。したがって、矩形溝下部６７と溝底６８のシールド層の厚みは、矩形溝６３のアスペクト比に強く依存することが判明した。このため、矩形溝６３のアスペクト比を高くすることで、矩形溝下部６７及び溝底６８のステップカバレッジを小さくしてバリの発生を抑えることが可能になっている。このようにして、Ｖ溝６２と矩形溝６３の比率を調整することで、シールド性の向上とバリの抑制を実現することが可能になっている。
なお、第１、第２の実施の形態においては、配線基板に１つの半導体チップを実装した半導体パッケージを例示したが、この構成に限定されない。配線基板に複数の半導体チップを実装した半導体パッケージを製造してもよい。例えば、図１０Ａに示すように、配線基板７１に複数（例えば、３つ）の半導体チップ７２ａ−７２ｃを実装し、半導体チップ７２ａ−７２ｃをまとめてシールドした半導体パッケージ７０を製造するようにしてもよい。この場合、パッケージ単位で半導体パッケージ基板７５にＶ溝が形成され、パッケージ単位で半導体パッケージ基板７５が分割される。なお、半導体チップ７２ａ−７２ｃは同一機能を有してもよいし、異なる機能を有してもよい。
また、図１０Ｂに示すように、配線基板８２に複数（例えば、２つ）の半導体チップ８２ａ、８２ｂを実装し、半導体チップ８２ａ、８２ｂを個別にシールドした半導体パッケージ（ＳＩＰ）８０を製造するようにしてもよい。この場合、チップ単位で半導体パッケージ基板８０にＶ溝が形成され、パッケージ単位で半導体パッケージ基板が分割される。これにより、半導体チップ８２ａ、８２ｂの間にシールド層８６が形成され、半導体チップ８２ａ、８２ｂの相互間で電磁ノイズの影響を防止することができる。なお、半導体チップ８２ａ、８２ｂは同一機能を有してもよいし、異なる機能を有してもよい。
また、上記の第１、第２の実施の形態においては、加工工具としてＶブレードを用いてＶ溝が形成されたが、この構成に限定されない。例えば、図１１Ａに示すように、加工工具として通常の切削ブレード９１を用いて半導体パッケージ基板１５にＶ溝を形成するようにしてもよい。この場合、半導体パッケージ基板１５の分割予定ライン上の鉛直面Ｐに対して切削ブレード９１を所定角度だけ一方側に傾けて切削した後に、鉛直面Ｐに対して切削ブレード９１を所定角度だけ他方側に傾けて切削する。これにより、切削ブレード９１によって半導体パッケージ基板１５の上面がＶ状に切り取られて、分割予定ラインに沿ってＶ溝が形成される。
また、図１１Ｂに示すように、加工工具としてレーザアブレーション用の加工ヘッド９３を用いて半導体パッケージ基板１５にＶ溝を形成するようにしてもよい。この場合、半導体パッケージ基板１５の分割予定ライン上の鉛直面Ｐに対して加工ヘッド９３を所定角度だけ一方向に傾けてアブレーション加工を実施した後に、鉛直面Ｐに対して加工ヘッド９３を所定角度だけ他方側に傾けてアブレーション加工を実施する。半導体パッケージ基板１５に対して吸収性を有するレーザ光線によって、半導体パッケージ基板１５の上面がＶ字状に切り取られて、分割予定ラインに沿ってＶ溝が形成される。なお、レーザアブレーションとは、レーザ光線の照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。
また、図１１Ｃに示すように、加工工具としてプロファイラ９５を用いて半導体パッケージ基板１５にＶ溝を形成するようにしてもよい。プロファイラ９５はアルミ基台９６の略Ｖ字状の加工面にダイヤモンド砥粒から成る砥粒層９７を電着して構成されている。プロファイラ９５は、Ｖブレードと比較して消耗し難く、Ｖ字形状を長く維持し続けることができる。また、上記の図７Ｂ−図７Ｅに示す半導体パッケージを製造する場合にも、パッケージ基板に対する溝形成時や分割時に、加工工具としてレーザ加工の加工ヘッドやプロファイラが用いられてもよい。
また、上記の第１、第２の実施の形態及び変形例においては、半導体チップがワイヤを介して配線基板の電極にワイヤボンディングされた半導体パッケージを製造する構成について説明したが、この構成に限定されない。図１２に示すように、半導体パッケージ８９は、半導体チップ１２が配線基板１１の電極に直接接続されてフリップチップボンディングされていてもよい。
また、第１、第２の実施の形態では、半導体パッケージ基板に対するＶ溝の形成と半導体パッケージ基板の分割が同一の装置で実施されてもよいし、別々の装置で実施されてもよい。
また、上記の第１、第２の実施の形態においては、半導体パッケージ基板の分割が切削ブレードを用いて実施されたが、この構成に限定されない。半導体パッケージ基板の分割は、半導体パッケージ基板を個々の半導体パッケージを分割する構成であればよく、例えば、アブレーション加工によって半導体パッケージ基板を個々の半導体パッケージに分割してもよい。
また、上記の第１の実施の形態においては、溝形成工程は加工工具で配線基板の途中まで切り込む構成にしたが、この構成に限定されない。溝形成工程は、加工工具で少なくとも樹脂層の途中まで切り込む構成であればよい。
また、上記の第１の実施の形態においては、支持部材として粘着テープを例示したがこの構成に限定されない。支持部材は、半導体パッケージ基板を支持するものであればよく、例えば、サブストレートで構成されていてもよい。したがって、貼着工程では、半導体パッケージ基板の配線基板側をリングフレームに貼着された粘着テープに貼着する構成に限らず、半導体パッケージ基板の配線基板側を、粘着層を介してサブストレートに貼着する構成にしてもよい。
また、上記の第２の実施の形態においては、半導体パッケージ整列工程は、浅溝が形成された保護テープや保持ジグに半導体パッケージが整列される構成にしたが、この構成に限定されない。半導体パッケージ整列工程は、浅溝が形成されていない平坦な保護テープや保持ジグに半導体パッケージが整列されてもよい。この場合、半導体パッケージの傾斜や段差から保護テープや保持ジグの保持面までの深さによって、パッケージ間のアスペクト比が調整される。
また、上記の第２の実施の形態においては、支持部材として保護テープを例示したがこの構成に限定されない。支持部材は、半導体パッケージを粘着層で支持するものであればよく、例えば、サブストレートで構成されてもよい。サブストレートには浅溝が形成されていてもよいし、浅溝が形成されていなくてもよい。したがって、半導体パッケージ整列工程では、半導体パッケージが保護テープ上や保持ジグ上に整列される構成に限らず、半導体パッケージがサブストレート上にワックスで固定されて整列されていてもよい。
また、半導体パッケージは、携帯電話等の携帯通信機器に用いられる構成に限らず、カメラ等の他の電子機器に用いられてもよい。
また、本実施の形態及び変形例を説明したが、本発明の他の実施の形態として、上記各実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本発明の実施の形態は上記の各実施の形態及び変形例に限定されるものではなく、本発明の技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらには、技術の進歩又は派生する別技術によって、本発明の技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、本発明の技術的思想の範囲内に含まれ得る全ての実施形態をカバーしている。
また、本実施の形態では、本発明を半導体パッケージの製造方法に適用した構成について説明したが、所定の膜厚のシールド層が形成される他のパッケージ部品の製造方法に適用することも可能である。
以上説明したように、本発明は、半導体パッケージのピックアップ時にバリの発生を抑制することができるという効果を有し、特に、携帯通信機器に用いられる半導体パッケージの製造方法に有用である。
１０ 半導体パッケージ
１１ 配線基板
１２ 半導体チップ
１３ 樹脂層（封止剤）
１５ 半導体パッケージ基板
１６ シールド層
２２ パッケージ上面（封止剤上面）
２３ パッケージ側面（側面）
２４ 封止剤
２５ 斜面（側面の傾斜）
２８ Ｖブレード（加工工具）
２９ Ｖ溝（溝）
３５ 粘着テープ
３６ 切削ブレード
３７ 矩形溝
３８ 矩形溝の溝底
４１ 保護テープ
４２ 浅溝（溝）
５５ 段差

Claims (3)

  1. 交差する分割予定ラインによって区画された配線基板上の複数領域に複数の半導体チップがマウントされて封止剤により封止された半導体パッケージ基板を該分割予定ラインに沿って分割された半導体パッケージを製造する半導体パッケージの製造方法であって、
    該半導体パッケージ基板の該配線基板側を粘着層を有する支持部材上に貼着する貼着工程と、
    該貼着工程を実施した後に、該封止剤側から該分割予定ラインに沿って加工工具で少なくとも該封止剤の途中まで切り込み、該封止剤の少なくとも上面が第１の幅である溝を形成する溝形成工程と、
    該溝形成工程を実施した後に、該封止剤側から該第１の幅よりも細い第２の幅の切削ブレードを使用して該溝に沿って該支持部材の途中まで切り込み、隣接する該半導体パッケージ間が所定間隔Ｘｍｍ離間するように分割する分割工程と、
    該分割工程を実施した後に、該封止剤側上方から導電性材料で、該配線基板を含む該半導体パッケージの側面、該半導体パッケージ間の該溝底の該支持部材上面、及び該封止剤上面にシールド層を形成するシールド層形成工程と、
    該シールド層形成工程を実施した後に、該シールド層が形成された半導体パッケージをピックアップするピックアップ工程と、を備え、
    該第１の幅と該第２の幅は、分割後の各半導体パッケージの該封止剤上面から下面に向かう途中で、該封止剤上面よりも外形サイズが大きくなるように各側面に傾斜又は段差が生じる幅に設定され、
    該半導体パッケージの該傾斜又該段差の下端から該支持部材に切り込んだ溝底までの側面長さをＹｍｍとした際に、該シールド層形成時に該側面には形成されるが該半導体パッケージ間の該溝底に形成される量が低減するアスペクト比Ｙ／Ｘになるように、該第１の幅、該第２の幅、該側面長さＹｍｍ及びシールド層形成条件が設定されること、を特徴とする半導体パッケージの製造方法。
  2. 交差する分割予定ラインによって区画された配線基板上の複数領域に複数の半導体チップがマウントされて封止剤により封止された半導体パッケージ基板を該分割予定ラインに沿って分割された半導体パッケージを製造する半導体パッケージの製造方法であって、
    該半導体パッケージ基板を該分割予定ラインに沿って分割すると共に、各半導体パッケージの該封止剤上面から下面に向かう途中で、該封止剤上面よりも外形サイズが大きくなるように各側面に傾斜又は段差を形成する分割工程と、
    該分割された個々の半導体パッケージの隣接する該半導体パッケージ同士を所定間隔Ｘｍｍ離間させて整列して、該配線基板側を保持ジグに保持又は支持部材に貼着する半導体パッケージ整列工程と、
    該封止剤側上方から導電性材料で、該半導体パッケージの側面及び該封止剤上面にシールド層を形成するシールド層形成工程と、
    該シールド層形成工程を実施した後に、該シールド層が形成された半導体パッケージをピックアップするピックアップ工程と、を備え、
    該半導体パッケージの該傾斜又は該段差の下端から該保持ジグ又は該支持部材までの側面長さをＹｍｍとした際に、該シールド層形成時に該側面には形成されるが該半導体パッケージ間底面に形成される量が低減するアスペクト比Ｙ／Ｘになるように、該傾斜又は該段差、該側面長さＹｍｍ、該所定間隔Ｘｍｍ及びシールド層形成条件が設定されること、を特徴とする半導体パッケージの製造方法。
  3. 該半導体パッケージ整列工程では、該保持ジグ又は該支持部材の保持面を格子状の溝で区画した各領域に該半導体パッケージが載置され、隣接する該半導体パッケージ同士が該所定間隔Ｘｍｍ離間して整列し、
    該溝の溝幅が該半導体パッケージ同士の該所定間隔Ｘｍｍよりも大きく形成されていることを特徴とする請求項２に記載の半導体パッケージの製造方法。
JP2017084105A 2017-04-21 2017-04-21 半導体パッケージの製造方法 Active JP6974960B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017084105A JP6974960B2 (ja) 2017-04-21 2017-04-21 半導体パッケージの製造方法
TW107108534A TWI749188B (zh) 2017-04-21 2018-03-14 半導體封裝之製造方法
KR1020180039326A KR102311487B1 (ko) 2017-04-21 2018-04-04 반도체 패키지의 제조 방법
CN201810337040.3A CN108735668B (zh) 2017-04-21 2018-04-16 半导体封装的制造方法
DE102018205895.4A DE102018205895B4 (de) 2017-04-21 2018-04-18 Herstellungsverfahren einer Halbleiterpackung
US15/958,847 US10497623B2 (en) 2017-04-21 2018-04-20 Method of manufacturing a semiconductor package including a shield layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017084105A JP6974960B2 (ja) 2017-04-21 2017-04-21 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2018182236A JP2018182236A (ja) 2018-11-15
JP6974960B2 true JP6974960B2 (ja) 2021-12-01

Family

ID=63715023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017084105A Active JP6974960B2 (ja) 2017-04-21 2017-04-21 半導体パッケージの製造方法

Country Status (6)

Country Link
US (1) US10497623B2 (ja)
JP (1) JP6974960B2 (ja)
KR (1) KR102311487B1 (ja)
CN (1) CN108735668B (ja)
DE (1) DE102018205895B4 (ja)
TW (1) TWI749188B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516381B2 (en) * 2017-12-29 2019-12-24 Texas Instruments Incorporated 3D-printed protective shell structures for stress sensitive circuits
JP7207927B2 (ja) * 2018-09-28 2023-01-18 株式会社ディスコ 半導体パッケージの製造方法
JP7300846B2 (ja) * 2019-02-19 2023-06-30 株式会社ディスコ 切削装置及び半導体パッケージの製造方法
US11004801B2 (en) 2019-08-28 2021-05-11 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11355451B2 (en) 2019-08-28 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US20230170245A1 (en) * 2021-12-01 2023-06-01 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving
CN114622164B (zh) * 2022-03-10 2023-10-20 江苏长电科技股份有限公司 无毛刺镀膜器件制备方法及镀膜贴合结构、器件拾取结构
CN114465595B (zh) * 2022-04-12 2022-08-16 深圳新声半导体有限公司 一种体声波滤波器芯片的封装结构和方法
CN117611952B (zh) * 2024-01-17 2024-04-12 南京阿吉必信息科技有限公司 一种led封装结构的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923368B2 (ja) 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4977432B2 (ja) * 2006-10-17 2012-07-18 株式会社ディスコ ヒ化ガリウムウエーハのレーザー加工方法
WO2009119374A1 (ja) * 2008-03-24 2009-10-01 株式会社村田製作所 電子部品モジュールの製造方法
KR100877551B1 (ko) 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
JP5395446B2 (ja) * 2009-01-22 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP2011187779A (ja) * 2010-03-10 2011-09-22 Panasonic Corp モジュール
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
US8426947B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
JP2012209449A (ja) * 2011-03-30 2012-10-25 Elpida Memory Inc 半導体装置の製造方法
JP5400094B2 (ja) * 2011-06-02 2014-01-29 力成科技股▲分▼有限公司 半導体パッケージ及びその実装方法
CN103025137A (zh) * 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
JP6164879B2 (ja) * 2013-03-08 2017-07-19 セイコーインスツル株式会社 パッケージ、圧電振動子、発振器、電子機器及び電波時計
US20150183131A1 (en) * 2013-12-27 2015-07-02 Chee Seng Foong Semiconductor wafer dicing blade
JP6091460B2 (ja) * 2014-04-11 2017-03-08 シマネ益田電子株式会社 電子部品の製造方法
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지

Also Published As

Publication number Publication date
JP2018182236A (ja) 2018-11-15
DE102018205895A1 (de) 2018-10-25
TWI749188B (zh) 2021-12-11
CN108735668A (zh) 2018-11-02
US20180308756A1 (en) 2018-10-25
KR20180118521A (ko) 2018-10-31
TW201901876A (zh) 2019-01-01
US10497623B2 (en) 2019-12-03
DE102018205895B4 (de) 2023-04-20
CN108735668B (zh) 2023-09-12
KR102311487B1 (ko) 2021-10-08

Similar Documents

Publication Publication Date Title
JP6974960B2 (ja) 半導体パッケージの製造方法
US10211164B2 (en) Semiconductor package manufacturing method
JP7093210B2 (ja) 板状物の加工方法
JP6955918B2 (ja) 基板の加工方法
KR102334782B1 (ko) 반도체 패키지의 제조 방법
JP7193920B2 (ja) パッケージ基板の加工方法
US11183464B2 (en) Package substrate processing method and protective tape
JP6971093B2 (ja) マルチブレード、加工方法
JP7075791B2 (ja) 半導体パッケージの製造方法
US20190006290A1 (en) Semiconductor package and semiconductor package manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211105

R150 Certificate of patent or registration of utility model

Ref document number: 6974960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150