CN108735668A - 半导体封装的制造方法 - Google Patents

半导体封装的制造方法 Download PDF

Info

Publication number
CN108735668A
CN108735668A CN201810337040.3A CN201810337040A CN108735668A CN 108735668 A CN108735668 A CN 108735668A CN 201810337040 A CN201810337040 A CN 201810337040A CN 108735668 A CN108735668 A CN 108735668A
Authority
CN
China
Prior art keywords
semiconductor packages
shielded layer
sealant
segmentation
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810337040.3A
Other languages
English (en)
Other versions
CN108735668B (zh
Inventor
金永奭
张秉得
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN108735668A publication Critical patent/CN108735668A/zh
Application granted granted Critical
Publication of CN108735668B publication Critical patent/CN108735668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供半导体封装的制造方法，在拾取半导体封装时抑制飞边的产生。该半导体封装的制造方法是利用密封剂对布线基板(11)上的半导体芯片(12)进行了密封的半导体封装(10)的制造方法，利用V刀具(28)从半导体封装基板(15)的树脂层(13)侧沿着分割预定线形成V槽(29)，沿着V槽将布线基板分割而分割成各个半导体封装，在封装侧面(23)形成斜面(25)和铅直面(26)，在封装上表面(22)和封装侧面上形成屏蔽层(16)。此时，通过在封装间隔的铅直面侧调整高宽比，从而在封装上表面上和封装斜面上形成适当的屏蔽层来确保屏蔽效果，并且在封装的铅直面和封装之间的槽底上较薄地形成屏蔽层来抑制飞边的产生。

Description

半导体封装的制造方法
技术领域
本发明涉及具有屏蔽功能的半导体封装的制造方法。
背景技术
通常，在移动电话等便携式通信设备中所用的半导体封装中，为了防止对通信特性的不良影响，要求抑制电磁噪声向外部泄漏。因此，需要使半导体封装具有屏蔽功能，作为具有屏蔽功能的半导体封装，公知有利用密封剂对搭载在中介层基板上的半导体芯片进行密封并沿着密封剂层的外表面形成了屏蔽层的半导体封装。虽然有时也会利用金属板屏蔽来形成屏蔽层，但板厚会变厚从而成为阻碍设备小型化、薄型化的原因。因此，提出了通过溅射法、喷射涂布法、CVD(chemical Vapor Deposition，化学气相沉积)法、喷墨法、丝网印刷法等来较薄地形成屏蔽层的技术(例如，参照专利文献1)。
专利文献1：日本特许第3923368号公报
但是，当在分割后对半导体封装进行排列并从上方利用溅射等在半导体封装上形成屏蔽层时，屏蔽层会堆积在相邻的封装之间。当对该半导体封装进行拾取时，存在下述问题：封装之间的屏蔽层被撕扯等而成为较大的飞边，或者封装之间未分割。需要另外通过加工工具等将飞边从半导体封装去除，但去飞边作业需要大量的时间，并且即使使用加工工具，也存在未从半导体封装除尽的飞边。
发明内容
由此，本发明的目的在于提供一种半导体封装的制造方法，在拾取半导体封装时能够抑制飞边的产生。
根据本发明的一个方式，提供半导体封装的制造方法，制造出将半导体封装基板沿着分割预定线分割而得的半导体封装，其中，该半导体封装基板在由交叉的多条所述分割预定线划分的布线基板上的多个区域安装有多个半导体芯片并利用密封剂进行了密封，该半导体封装的制造方法的特征在于，该半导体封装的制造方法具有如下的工序：粘贴工序，将该半导体封装基板的该布线基板侧粘贴在具有粘接层的支承部件上；槽形成工序，在实施了该粘贴工序之后，利用加工工具从该密封剂侧沿着该分割预定线至少切入至该密封剂的中途，在该密封剂的至少上表面形成第1宽度的槽；分割工序，在实施了该槽形成工序之后，使用比该第1宽度窄的第2宽度的切削刀具从该密封剂侧沿着该槽切入至该支承部件的中途，按照使相邻的该半导体封装之间分开规定的间隔Xmm的方式进行分割；屏蔽层形成工序，在实施了该分割工序之后，从该密封剂侧上方利用导电性材料在该半导体封装的侧面上和该密封剂上表面上形成屏蔽层；以及拾取工序，在实施了该屏蔽层形成工序之后，对形成有该屏蔽层的半导体封装进行拾取，该第1宽度和该第2宽度被设定为如下的宽度：该宽度使得按照外形尺寸在从分割后的各半导体封装的该密封剂上表面朝向下表面的中途相比于该密封剂上表面变大的方式在各侧面产生倾斜或阶部，在将从该半导体封装的该倾斜或该阶部的下端到切入至该支承部件的槽底为止的侧面长度设为Ymm时，对该第1宽度、该第2宽度、该侧面长度Ymm和屏蔽层形成条件进行设定，以使得成为如下的高宽比Y/X：在进行该屏蔽层形成时在该侧面上形成屏蔽层，但使形成在该半导体封装之间的该槽底上的屏蔽层的量减少。
根据本发明的另一方式，提供半导体封装的制造方法，制造出将半导体封装基板沿着分割预定线分割而得的半导体封装，其中，该半导体封装基板在由交叉的多条所述分割预定线划分的布线基板上的多个区域安装有多个半导体芯片并利用密封剂进行了密封，该半导体封装的制造方法的特征在于，该半导体封装的制造方法具有如下的工序：分割工序，沿着该分割预定线对该半导体封装基板进行分割，并且按照外形尺寸在从各半导体封装的该密封剂上表面朝向下表面的中途相比于该密封剂上表面变大的方式在各侧面形成倾斜或阶部；半导体封装排列工序，使该分割而得的各个半导体封装中的相邻的该半导体封装彼此分开规定的间隔Xmm而进行排列，将该布线基板侧保持于保持治具或粘贴于支承部件；屏蔽层形成工序，从该密封剂侧上方利用导电性材料在该半导体封装的侧面上和该密封剂上表面上形成屏蔽层；以及拾取工序，在实施了该屏蔽层形成工序之后，对形成有该屏蔽层的半导体封装进行拾取，在将从该半导体封装的该倾斜或该阶部的下端到该保持治具或该支承部件为止的侧面长度设为Ymm时，对该倾斜或该阶部、该侧面长度Ymm、该规定的间隔Xmm和屏蔽层形成条件进行设定，以使得成为如下的高宽比Y/X：在进行该屏蔽层形成时在该侧面上形成屏蔽层，但使形成在该半导体封装之间的底面上的屏蔽层的量减少。
根据这些结构，按照外形尺寸在从各半导体封装的该密封剂上表面朝向下表面的中途相比于该密封剂上表面变大的方式在各侧面形成倾斜或阶部。通过该倾斜或阶部，侧面被分为上下，通过进行将在侧面的上下的边界位置相邻的半导体封装的间隔设为Xmm、将侧面的下侧的深度设为Ymm时的高宽比(纵横比)Y/X的调整，从而不容易在半导体封装的下表面侧形成屏蔽层。半导体封装的侧面的屏蔽层和槽底的屏蔽层容易分离，从而能够抑制对半导体封装进行拾取时的飞边。由此，不需要飞边的去除作业，因此能够改善加工品质和加工时间。
在本发明的另一方式的半导体封装的制造方法中，在该半导体封装排列工序中，该半导体封装被载置在由格子状的槽对该保持治具或该支承部件的保持面进行划分的各区域中，相邻的该半导体封装彼此分开该规定的间隔Xmm而排列，该槽的槽宽度形成得比该半导体封装彼此的该规定的间隔Xmm大。
根据本发明，通过在相邻的半导体封装之间调整高宽比，从而不容易在槽底形成屏蔽层，在拾取半导体封装时能够抑制飞边的产生。
附图说明
图1是本实施方式的半导体封装的示意性剖视图。
图2的(A)和(B)是示出比较例的半导体封装的制造方法的示意性剖视图。
图3的(A)～(D)是示出第1实施方式的半导体封装的制造方法的示意性剖视图。
图4的(A)～(D)是示出第1实施方式的半导体封装的制造方法的示意性剖视图。
图5的(A)～(C)是示出第2实施方式的半导体封装的制造方法的示意性剖视图。
图6的(A)～(D)是示出第2实施方式的半导体封装的制造方法的示意性剖视图。
图7的(A)～(E)是示出半导体封装的侧面形状的变化的一例的示意性剖视图。
图8是试验体的示意性剖视图。
图9的(A)～(D)是示出试验体的阶部包覆率与高宽比的关系的图。
图10的(A)和(B)是示出半导体封装的变形例的示意性剖视图。
图11的(A)～(C)是示出对半导体封装基板所进行的槽形成的变形例的示意性剖视图。
图12是示出半导体封装的变形例的示意性剖视图。
图13是示出切削刀具的变形例的剖视图。
标号说明
10：半导体封装；11：布线基板；12：半导体芯片；13：树脂层(密封剂)；15：半导体封装基板；16：屏蔽层；22：封装上表面(密封剂上表面)；23：封装侧面(侧面)；24：密封剂；25：斜面(侧面的倾斜)；28：V刀具(加工工具)；29：V槽(槽)；35：粘接带；36：切削刀具；37：矩形槽；38：矩形槽的槽底；41：保护带；42：浅槽(槽)；55：阶部。
具体实施方式
以下，参照附图对本实施方式的半导体封装的制造方法进行说明。图1是本实施方式的半导体封装的剖视示意图。图2是比较例的半导体封装的制造方法的说明图。另外，以下的实施方式仅示出一例，在各工序之间可以具有其他工序，也可以适当地更换工序的顺序。
如图1所示，半导体封装10是所有由于所谓的EMI(Electro-MagneticInterference，电磁干扰)而需要进行屏蔽的封装的半导体装置，其构成为通过外表面的屏蔽层16来抑制电磁噪声向周围泄漏。在屏蔽层16的内侧，安装在布线基板(中介层基板)11的上表面上的半导体芯片12被树脂层(密封剂)13密封，在布线基板11的下表面上配设有凸块14。在布线基板11中形成有各种布线，该各种布线包含与半导体芯片12连接的电极及接地线17。
半导体芯片12是按照半导体基板上的每个器件对半导体晶片进行单片化而形成的，其安装在布线基板11的规定的位置。另外，在封装侧面23，形成有从封装上表面22朝下向外侧扩大的斜面25，对于该斜面25，通过溅射法等而从上方形成有屏蔽层16。与通常的半导体封装的铅直的封装侧面不同，封装侧面23的斜面25相对于屏蔽层16的形成方向倾斜地交叉，因此容易在斜面25上形成屏蔽层16。
另外，如图2的(A)所示，比较例的半导体封装100是通过使用切削刀具111对将布线基板101上的半导体芯片102利用树脂层103进行密封的而得的半导体封装基板105进行全切割而形成的。对于分割后的半导体封装100，将其排列在带106上并通过溅射等从上方形成屏蔽层107(参照图2的(B))。在该情况下，封装侧面109与封装上表面108垂直，因此若不充分地空出封装间隔，则无法形成适当厚度的屏蔽层107。由此，屏蔽层107的形成时间变长，并且材料和装置成本变高。
如图2的(B)所示，在形成屏蔽层107之后，当从带106上拾取半导体封装100时，在封装之间的槽底110也较厚地堆积有屏蔽层107，因此封装之间的屏蔽层107与半导体封装100一起从带106上被揭下。有时由于半导体封装100的拾取，屏蔽层107在封装之间被撕扯，在封装侧面109的下侧残留飞边112，或者屏蔽层107在封装之间未被切断。因此，产生下述不良情况：半导体封装100的成品率变低，并且还需要进行去飞边作业，从而需要大量的时间。
这里，本申请发明人对屏蔽层的厚度与封装之间的高宽比(纵横比)的关系进行了研究，结果发现在容易产生飞边的封装侧面的下侧，屏蔽层的厚度较强地受到封装之间的高宽比的影响。因此，在本实施方式中，在封装侧面的上侧，使侧面倾斜或者扩大封装间隔而形成适当厚度的屏蔽层，在封装侧面的下侧，则使封装间隔变窄(增大高宽比)而减少屏蔽层的厚度。通过在封装侧面的下侧使屏蔽层减薄，从而能够抑制封装下部的飞边的产生。
以下，参照图3和图4对第1实施方式的半导体封装的制造方法进行说明。图3和图4是第1实施方式的半导体封装的制造方法的说明图。另外，图3的(A)是示出安装工序的一例的图，图3的(B)是示出基板制作工序的一例的图，图3的(C)是示出粘贴工序的一例的图，图3的(D)是示出槽形成工序的一例的图。另外，图4的(A)是示出分割工序的一例的图，图4的(B)和图4的(C)是示出屏蔽层形成工序的一例的图，图4的(D)是示出拾取工序的一例的图。
如图3的(A)所示，首先实施安装工序。在安装工序中，布线基板11的正面由交叉的分割预定线划分成格子状，在所划分的多个区域安装多个半导体芯片12。在布线基板11内形成有接地线17等布线，在布线基板11的下表面上配设有凸块14。在该情况下，引线19的一端与半导体芯片12的上表面的电极连接，引线19的另一端与布线基板11的正面的电极18连接。另外，不限于引线接合，也可以实施如下的倒装芯片接合：将半导体芯片12的下表面的电极与布线基板11的正面的电极直接连接。
如图3的(B)所示，在实施了安装工序之后实施基板制作工序。在基板制作工序中，对安装有多个半导体芯片12的布线基板11的正面侧提供密封剂24，利用密封剂24将各半导体芯片12密封而制作出半导体封装基板15(参照图3的(C))。在该情况下，安装有半导体芯片12的布线基板11的下表面被保持在保持治具(未图示)上，并且按照覆盖布线基板11的上表面的方式配置模板32。在模板32的上壁开口有注入口33，将密封剂24的提供喷嘴34定位在注入口33的上方。
然后，从提供喷嘴34通过注入口33对布线基板11的上表面提供密封剂24而将半导体芯片12密封。在该状态下，通过对密封剂24进行加热或干燥而使其硬化，制作出在布线基板11的上表面上形成了树脂层13(参照图3的(C))的半导体封装基板15。另外，密封剂24使用具有硬化性的密封剂，例如，可以从环氧树脂、硅树脂、聚氨酯树脂、不饱和聚酯树脂、丙烯酸聚氨酯树脂或聚酰亚胺树脂等进行选择。另外，密封剂24不限于液状，也可以使用片状、粉状的树脂。这样，将布线基板11上的多个半导体芯片12统一密封。
另外，在基板制作工序之后，可以通过磨削对半导体封装基板15(树脂层13(参照图3的(C))的正面进行平坦化。通过利用磨削装置(未图示)对半导体封装基板15进行磨削，能够将包覆半导体芯片12的树脂层13调整成期望的厚度。这样，也可以在基板制作工序之后实施平坦化工序。另外，在预先准备了半导体封装基板15的情况下，也可以省略安装工序、基板制作工序。
如图3的(C)所示，在实施了基板制作工序之后实施粘接工序。在粘接工序中，作为具有粘接层的支承部件而粘贴粘接带35，该粘接带35封堵环状框架(未图示)的中央的开口部，将半导体封装基板15的布线基板11侧粘贴在该粘接带35上。在该情况下，半导体封装基板15的凸块14进入至粘接带35的粘接层，半导体封装基板15借助粘接带35而被良好地支承于环状框架。另外，在粘接工序中，可以使用俯视时为圆形状的环状框架，也可以使用俯视时为四边形状的环状框架。
如图3的(D)所示，在实施了粘接工序之后实施槽形成工序。在槽形成工序中，将半导体封装基板15的布线基板11侧隔着粘接带35而保持于卡盘工作台(未图示)。利用前端形成为V字形状的V刀具28(加工工具)从树脂层(密封剂)13侧切入至布线基板11(半导体封装基板15)的厚度方向中途而沿着与分割预定线对应的区域形成V槽29。V刀具28利用结合剂对金刚石磨粒等进行固定而成型为前端呈V字形状的圆板状，并安装在主轴(未图示)的前端。
在该情况下，V刀具28在半导体封装基板15的外侧与分割预定线进行对位，并在半导体封装基板15的外侧下降至深度达到布线基板11的厚度方向中途的位置。并且，对半导体封装基板15相对于该V刀具28在水平方向上进行切削进给，沿着分割预定线对半导体封装基板15进行半切割，在树脂层13的至少上表面上形成第1宽度t1的V槽29。通过反复进行该半切割，在半导体封装基板15的上表面上沿着分割预定线形成多个V槽29。
另外，在本实施方式中，V刀具28的前端形成为尖锐的V字形状，但并不限于该结构。V刀具28的前端只要是能够对半导体封装基板15形成V槽29的形状即可。例如，如图13所示，切削刀具99的前端也可以形成为平坦的V字形状。由此，切削刀具的前端为V字形状是指如下的形状：并不限于变尖至切削刀具的前端的完全V字形状，也包含切削刀具的前端平坦的大致V字形状。另外，V刀具的前端的V字面没有必要呈直线状倾斜，也可以略微带圆角。
如图4的(A)所示，在实施了槽形成工序之后实施分割工序。在分割形成工序中，使用比第1宽度t1窄的第2宽度t2的切削刀具36，沿着V槽29从树脂层13侧切入至粘接带35的中途而分割出各个半导体封装10。切削刀具36利用结合剂等对金刚石磨粒等进行固定而成型为前端为矩形形状的圆板状，并安装于主轴(未图示)的前端。切削刀具36的前端为矩形形状，因此从V槽29的槽底朝向粘接带35形成铅直的矩形槽37。
在该情况下，切削刀具36在半导体封装基板15的外侧与分割预定线进行对位，并且切削刀具36在半导体封装基板15的外侧下降至深度达到粘接带35的厚度方向中途的位置。然后，对半导体封装基板15相对于该切削刀具36在水平方向上进行切削进给从而沿着分割预定线对半导体封装基板15进行全切割，按照使相邻的半导体封装10分开规定的间隔Xmm的方式进行分割。通过反复进行该全切割，将半导体封装基板15沿着分割预定线进行单片化。
另外，切削刀具36的第2宽度t2比V槽29的第1宽度t1窄，因此按照外形尺寸在从封装上表面(密封剂上表面)22朝向下表面的中途相比于封装上表面22变大的方式在封装侧面23形成斜面25。在封装侧面23中，封装间隔在斜面25侧变宽，封装间隔在铅直面26侧变窄。详细情况在后文进行叙述，通过在封装侧面23的下侧(铅直面26侧)使封装间隔变窄，从而增大高宽比而不容易在封装之间的槽底38堆积屏蔽层16(参照图4的(B))。
如图4的(B)所示，在实施了分割工序之后实施屏蔽层形成工序。在屏蔽层形成工序中，从树脂层13的上方利用导电性材料在封装上表面22和封装侧面23上形成屏蔽层16。在该情况下，将各半导体封装10隔着粘接带35而保持于保持治具(未图示)。然后，在规定的屏蔽层形成条件下对半导体封装10从上方通过溅射等进行导电性材料的成膜，在封装上表面22和封装侧面23上形成期望厚度的屏蔽层16。
此时，封装侧面23的斜面25按照从封装上表面22朝下向外侧扩大的方式倾斜，斜面25相对于屏蔽层16的形成方向(铅直方向)倾斜地交叉。由此，当在半导体封装10形成屏蔽层16时，不仅在封装上表面22上而且在斜面25上也以能够发挥充分的屏蔽效果的厚度形成屏蔽层16。在封装侧面23的铅直面26及封装之间的槽底38也形成屏蔽层16，能够根据封装之间(矩形槽37)的高宽比来调整屏蔽层16的厚度。
更详细而言，如图4的(C)所示，在将从斜面25的下端到切入至粘接带35的槽底38为止的深度(侧面长度)设为Ymm、将铅直面26的对置间隔设为Xmm时，以Y/X表示封装之间的高宽比(纵横比)。对第1宽度t1、第2宽度t2(参照图4的(A))、深度Ymm以及屏蔽层形成条件进行设定，以使得成为如下的高宽比：当进行屏蔽层形成时在封装侧面23上形成屏蔽层16，但使形成在封装之间的槽底38上的屏蔽层16的厚度减小。另外，这些各条件中，设定实验上、经验上或理论上求出的值。
封装侧面23的斜面25、铅直面26的上侧不容易受到高宽比的影响，封装侧面23的铅直面26的下侧、封装之间的槽底38容易受到高宽比的影响。因此，对于斜面25、铅直面26的上侧，可以与高宽比无关地以适当厚度形成屏蔽层16。与此相对，铅直面26的下侧及槽底38能够根据封装之间的高宽比来改变屏蔽层16的厚度。高宽比越大，则铅直面26的下侧及槽底38的屏蔽层16的厚度越小，高宽比越小，则铅直面26的下侧及槽底38的屏蔽层16的厚度越大。
关于高宽比的调整，铅直面26的对置间隔Xmm取决于分割预定线的线宽，因此主要通过改变从斜面25的下端到槽底38的深度Ymm来实施高宽比的调整。通过在铅直面26侧使高宽比增大，从而在不容易受到高宽比的影响的斜面25、铅直面26的上侧以适当厚度形成屏蔽层16，在容易受到高宽比的影响的铅直面26的下侧及槽底38则较薄地形成屏蔽层16。由此，在半导体封装10的上侧，利用屏蔽层16抑制电磁噪声的泄漏，在半导体封装10的下侧，使屏蔽层16减薄而抑制飞边的产生。
布线基板11的接地线17在封装侧面23的斜面25的下侧露出到外部。在斜面25的下侧以适当厚度形成有屏蔽层16，屏蔽层16与接地线17连接，因此在半导体封装10中产生的电磁噪声通过接地线17而释放到半导体封装10之外。另外，在封装侧面23的铅直面26的下侧，虽然屏蔽层16减薄，但通过布线基板11的多个布线来切断电磁噪声。因此，整体上防止了电磁噪声向半导体封装10的周围的电子部件泄漏。
另外，屏蔽层16是由铜、钛、镍、金等中的一种以上的金属成膜出的厚度为数μm以上的多层膜，例如，通过溅射法、离子镀法、喷射涂布法、CVD(Chemical Vapor Deposition)法、喷墨法、丝网印刷法来形成屏蔽层16。另外，也可以通过如下的真空层压来形成屏蔽层16：在真空气氛下将具有上述的多层膜的金属膜粘接在封装上表面22和封装侧面23上。这样，制造出封装上表面22和封装侧面23被屏蔽层16覆盖的半导体封装10。
如图4的(D)所示，在实施了屏蔽层形成工序之后实施拾取工序。在拾取工序中，通过拾取器(未图示)等对形成有屏蔽层16的半导体封装10进行拾取。在该情况下，通过进行封装之间的高宽比的调整，抑制屏蔽层16堆积在封装侧面23的铅直面26的下侧及封装之间的槽底38。由此，在拾取半导体封装10时，屏蔽层16不会从粘接带35的槽底38被揭下，不容易在封装下部产生飞边。
如上所述，根据第1实施方式的半导体封装10的制造方法，通过进行高宽比的调整，使屏蔽层16不容易形成在半导体封装10的下表面侧，从而能够抑制对半导体封装进行拾取时的飞边。由此，不需要飞边的去除作业，因此能够改善加工品质和加工时间。另外，在粘接带35上实施从槽形成工序至拾取工序的一系列的工序，因此无需将半导体封装10从粘接带35移动至托盘等，能够减少作业工时。
接着，参照图5和图6对第2实施方式的半导体封装的制造方法进行说明。第2实施方式关于在使半导体封装排列在保护带上的状态下形成屏蔽层的方面与第1实施方式不同。因此，对于与第1实施方式的半导体封装的制造方法同样的结构进行简略化说明。图5和图6是第2实施方式的半导体封装的制造方法的说明图。图5的(A)是示出安装工序的一例的图，图5的(B)是示出基板制作工序的一例的图，图5的(C)是示出分割工序的一例的图，图6的(A)是示出半导体封装排列工序的一例的图，图6的(B)和图6的(C)是示出屏蔽层形成工序的一例的图，图6的(D)是示出拾取工序的一例的图。
如图5的(A)所示，首先实施安装工序。在安装工序中，在布线基板11的由分割预定线划分的多个区域安装多个半导体芯片12。在该布线基板11内形成有接地线17等布线，在布线基板11的下表面上配设有凸块14。并且，引线19的一端与半导体芯片12的上表面的电极连接，引线19的另一端与布线基板11的正面的电极18连接。另外，不限于引线接合，也可以实施如下的倒装芯片接合：将半导体芯片12的下表面的电极与布线基板11的正面的电极直接连接。
如图5的(B)所示，在实施了安装工序之后实施基板制作工序。在基板制作工序中，通过模板32的注入口33从提供喷嘴34对保持治具(未图示)上的布线基板11提供密封剂24，利用密封剂24将布线基板11上的多个半导体芯片12密封。在该状态下，对密封剂24进行加热或干燥而使其硬化，制作出在布线基板11的上表面上形成了树脂层13(参照图5的(C))的半导体封装基板15。另外，在密封基板制作工序之后，可以实施通过磨削对树脂层13进行平坦化的平坦化工序。另外，在预先准备了半导体封装基板15的情况下，也可以省略安装工序、基板制作工序。
如图5的(C)所示，在实施了基板制作工序之后实施分割工序。在分割工序中，与第1实施方式的槽形成工序同样地，利用V刀具28对树脂层13侧进行半切割，沿着分割预定线形成V槽29。进而，与第1实施方式的分割工序同样地，利用切削刀具36对布线基板11进行全切割，沿着分割预定线将半导体封装基板15分割成各个半导体封装10。这样，通过使用V刀具28和切削刀具36而进行的阶梯式切割，对半导体封装基板15进行单片化。
在半导体封装基板15上形成有V槽29，并且在V槽29的槽底形成有宽度窄的矩形槽37。因此按照外形尺寸在从封装上表面22朝向下表面的中途相比于封装上表面22变大的方式在封装侧面23形成斜面25。在封装侧面23中，封装间隔在斜面25侧较宽，封装间隔在铅直面26侧较窄。由此，在后一阶段的半导体封装排列工序中，能够按照使封装间隔在半导体封装10的下侧变窄的方式排列半导体封装。
如图6的(A)所示，在实施了分割工序之后实施半导体封装排列工序。在半导体封装排列工序中，将分割后的半导体封装10排列在作为支承部件的保护带41上。在该情况下，在保护带41的保持面上形成有格子状的浅槽(槽)42，由浅槽42将保持面划分成多个区域。在各区域载置半导体封装10，相邻的半导体封装10彼此按照规定的间隔Xmm分开而排列。浅槽42的槽宽度Wmm大于封装间隔Xmm，因此半导体封装10的铅直面26向浅槽42的内侧伸出。另外，可以代替保护带41而将半导体封装10保持在保持治具上。
如图6的(B)所示，在实施了半导体封装排列工序之后实施屏蔽层形成工序。在屏蔽层形成工序中，从树脂层13的上方利用导电性材料在封装上表面22和封装侧面23上形成屏蔽层16。此时，封装侧面23的斜面25按照从封装上表面22朝下向外侧扩大的方式倾斜，因此不仅在封装上表面22上而且在斜面25上也按照期望的厚度形成屏蔽层16。在封装侧面23的铅直面26及保护带41的浅槽42的槽底43也形成屏蔽层16，能够根据封装下侧的封装之间的高宽比来调整屏蔽层16的厚度。
更详细而言，如图6的(C)所示，在将从斜面25的下端到保护带41的浅槽42的槽底43为止的深度(侧面长度)设为Ymm、将铅直面26的对置间隔设为Xmm时，以Y/X表示封装之间的高宽比(纵横比)。对斜面25的倾斜、深度Ymm、规定的间隔Xmm以及屏蔽层形成条件进行设定，以使得成为如下的高宽比：当进行屏蔽层形成时在封装侧面23上形成屏蔽层16，但使形成在封装之间的槽底43上的屏蔽层16的厚度减小。另外，这些各条件中，设定实验上、经验上或理论上求出的值。
关于高宽比的调整，主要通过在进行半导体封装10相对于保护带41的排列时改变铅直面26的对置间隔Xmm和保护带41的浅槽42的深度Ymm来实施。通过在铅直面26侧使高宽比增大，从而在不容易受到高宽比的影响的斜面25、铅直面26的上侧以适当厚度形成屏蔽层16，在容易受到高宽比的影响的铅直面26的下侧及槽底43则较薄地形成屏蔽层16。进而，半导体封装10的铅直面26向浅槽42的内侧伸出，因此屏蔽层16在铅直面26与浅槽42之间分离。由此，在拾取半导体封装10时能够抑制飞边的产生。
布线基板11的接地线17在封装侧面23的斜面25的下侧露出到外部。在斜面25的下侧以适当厚度形成有屏蔽层16，屏蔽层16与接地线17连接，因此在半导体封装10中产生的电磁噪声通过接地线17而释放到半导体封装10之外。另外，虽然在半导体封装10的铅直面26的下侧屏蔽层16减薄，但通过布线基板11的多个布线来切断电磁噪声。因此，整体上防止了电磁噪声向半导体封装10的周围的电子部件泄漏。
另外，屏蔽层16是由铜、钛、镍、金等中的一种以上的金属成膜出的厚度为数μm以上的多层膜，例如，通过溅射法、离子镀法、喷射涂布法、CVD(Chemical Vapor Deposition)法、喷墨法、丝网印刷法来形成屏蔽层16。另外，也可以通过如下的真空层压来形成屏蔽层16：在真空气氛下将具有上述的多层膜的金属膜粘接在封装上表面22和封装侧面23上。这样，制造出封装上表面22和封装侧面23被屏蔽层16覆盖的半导体封装10。
如图6的(D)所示，在实施了屏蔽层形成工序之后实施拾取工序。在拾取工序中，通过拾取器(未图示)等对形成有屏蔽层16的半导体封装10进行拾取。在该情况下，通过进行封装之间的高宽比的调整，抑制屏蔽层16堆积在封装侧面23的铅直面26的下侧及封装之间的槽底43。另外，屏蔽层16在铅直面26与浅槽42之间分离，因此在拾取半导体封装10时屏蔽层16残留在浅槽42内而不容易产生飞边。
如上所述，根据第2实施方式的半导体封装10的制造方法，与第1实施方式同样地，通过进行高宽比的调整，使屏蔽层16不容易形成在半导体封装10的下表面侧，从而能够抑制对半导体封装进行拾取时的飞边。由此，不需要飞边的去除作业，因此能够改善加工品质和加工时间。
另外，上述第1、第2实施方式的半导体封装的侧面形状不限于上述结构。半导体封装的侧面形状为相邻的半导体封装的封装间隔在从半导体封装的上表面朝向下表面的中途变窄那样的侧面形状即可。以下，对变形例的半导体封装的侧面形状进行说明。图7是示出半导体封装的侧面形状的变化的一例的图。
如图7的(A)所示，在第1、第2实施方式的半导体封装中，采用了在树脂层13和布线基板11的区域内在封装侧面23形成有斜面25的结构，但不限于该结构。例如，如图7的(B)所示，也可以采用仅在树脂层13形成有斜面25的结构。在该情况下，仅对刀具的消耗较少的树脂层13利用V刀具进行切削，从而能够抑制V刀具的消耗而延长刀具寿命。通过抑制V刀具的消耗所导致的形状改变，能够容易进行V槽的角度管理。
另外，如图7的(C)所示，也可以采用如下的结构：按照外形尺寸在从封装上表面22朝向下表面的中途相比于封装上表面22变大的方式在封装侧面23形成阶部55。在该情况下，利用宽幅的切削刀具和窄幅的切削刀具所进行的阶梯式切割在封装侧面23形成阶部55。通过在封装侧面23的上段侧扩大封装间隔，从而在封装侧面23的上段侧以适当厚度形成屏蔽层16。另外，通过在封装侧面23的下段侧调整封装之间的高宽比，从而较薄地形成封装之间的槽底38上的屏蔽层16，从而抑制飞边的产生。
另外，如图7的(D)所示，也可以采用如下的结构：按照外形尺寸在从封装上表面22朝向下表面的中途相比于封装上表面22变大的方式在封装侧面23形成弯曲面56。在该情况下，利用宽幅的弯曲刀具和窄幅的切削刀具的阶梯式切割在封装侧面23形成弯曲面56和铅直面26。弯曲面56与屏蔽层16的形成方向(铅直方向)交叉，因此能够在弯曲面56以适当厚度形成屏蔽层16。另外，通过在半导体封装10的铅直面26侧调整封装之间的高宽比，从而较薄地形成封装之间的槽底38上的屏蔽层16，抑制飞边的产生。
另外，如图7的(E)所示，也可以采用如下的结构：按照外形尺寸在从封装上表面22朝向下表面的中途最大程度地变大的方式在封装侧面23形成斜面58、59。在该情况下，利用V刀具从上下两面进行切削，从而在封装侧面23形成斜面58、59。将斜面58、59的边界位置的封装间隔设为Xmm，通过在比边界位置靠下侧的位置调整封装之间的高宽比，从而在半导体封装的下侧使屏蔽层16减薄，抑制拾取时的飞边的产生。
接着，对半导体封装的阶部包覆率(step coverage)与高宽比的关系进行说明。图8是试验体的剖视示意图。图9是示出试验体的阶部包覆率与高宽比的关系的图。
如图8所示，对于形成有V槽62和矩形槽63的四种试验体61，在180℃、8×10-4Pa的条件下通过离子镀法形成屏蔽层。作为四种试验体61，准备了形成有矩形槽63的试验体61，在将槽宽度设为Xmm、槽深度设为Ymm时，该矩形槽63的高宽比Y/X分别为1、2、3、4。对于各试验体61，分别根据电子显微镜的观察图像对上表面64的屏蔽层的厚度、V槽下部65的屏蔽层的厚度、矩形槽上部66的屏蔽层的厚度、矩形槽下部67的屏蔽层的厚度以及槽底68的屏蔽层的厚度进行测量。
然后，以试验体61的上表面64的屏蔽层的厚度为基准，将V槽下部65、矩形槽上部66、矩形槽下部67、槽底68的屏蔽层的厚度的阶部包覆率汇总于图9。另外，关于V槽下部65、矩形槽上部66、矩形槽下部67、槽底68等特定部分的阶部包覆率，根据各特定部分的屏蔽层的厚度与上表面的屏蔽层的厚度通过下述式(1)计算。另外，高宽比根据矩形槽63的槽宽度与深度通过下述式(2)计算。
式(1)
step coverage＝(特定部分厚度/上表面厚度)×100[％]
式(2)
高宽比＝矩形槽的槽宽度/矩形槽的深度
如图9的(A)所示，关于试验体61的V槽下部65相对于上表面64的阶部包覆率，无论矩形槽63的高宽比如何变化，均维持在约90％。另外，如图9的(B)所示，关于试验体61的矩形槽上部66相对于上表面64的阶部包覆率，无论矩形槽63的高宽比如何变化，均维持在约60％。因此，可知V槽下部65和矩形槽上部66的屏蔽层的厚度不取决于矩形槽63的高宽比。因此，即使提高矩形槽63的高宽比，在V槽62中也得到约90％的阶部包覆率，屏蔽性较高，在矩形槽上部66也得到约60％的阶部包覆率，能够使布线基板内的接地线接地。
如图9的(C)所示，关于试验体61的矩形槽下部67相对于上表面64的阶部包覆率，在矩形槽63的高宽比为2以下的较低区间维持在约60％，但当高宽比增加至4时，阶部包覆率降低至约35％。如图9的(D)所示，试验体61的槽底68相对于上表面64的阶部包覆率随着矩形槽63的高宽比增加而减少，当高宽比增加至4时，该阶部包覆率降低至约40％。因此，可知矩形槽下部67和槽底68的屏蔽层的厚度较强地取决于矩形槽63的高宽比。因此，通过增高矩形槽63的高宽比，能够减小矩形槽下部67和槽底68的阶部包覆率而抑制飞边的产生。这样，通过调整V槽62和矩形槽63的比率，能够实现屏蔽性的提高和对飞边的抑制。
另外，在第1、第2实施方式中，例示了在布线基板上安装了一个半导体芯片的半导体封装，但不限于该结构。也可以制造出在布线基板上安装了多个半导体芯片的半导体封装。例如也可以制造出如下的半导体封装70：如图10的(A)所示，将多个(例如三个)半导体芯片72a～72c安装在布线基板71上，并对半导体芯片72a～72c一起进行屏蔽。在该情况下，以封装为单位在半导体封装基板75上形成V槽，以封装为单位对半导体封装基板75进行分割。另外，半导体芯片72a～72c可以具有相同的功能，也可以具有不同的功能。
另外，也可以制造出如下的半导体封装(SIP)80：如图10的(B)所示，将多个(例如两个)半导体芯片82a、82b安装在布线基板82上，并对半导体芯片82a、82b单独进行屏蔽。在该情况下，以芯片为单位在半导体封装基板80上形成V槽，以封装为单位对半导体封装基板进行分割。由此，在半导体芯片82a、82b之间形成屏蔽层86，能够防止电磁噪声在半导体芯片82a、82b彼此之间产生影响。另外，半导体芯片82a、82b可以具有相同的功能，也可以具有不同的功能。
另外，在上述第1、第2实施方式中，使用V刀具作为加工工具来形成V槽，但不限于该结构。例如，如图11的(A)所示，也可以使用通常的切削刀具91作为加工工具而在半导体封装基板15上形成V槽。在该情况下，使切削刀具91相对于半导体封装基板15的分割预定线上的铅直面P按照规定的角度向一侧倾斜而进行切削，之后，使切削刀具91相对于铅直面P按照规定的角度向另一侧倾斜而进行切削。由此，通过切削刀具91将半导体封装基板15的上表面切成V状，沿着分割预定线形成V槽。
另外，如图11的(B)所示，也可以使用激光烧蚀用的加工头93作为加工工具而在半导体封装基板15上形成V槽。在该情况下，使加工头93相对于半导体封装基板15的分割预定线上的铅直面P按照规定的角度在一个方向上倾斜而实施烧蚀加工，之后使加工头93相对于铅直面P按照规定的角度向另一侧倾斜而实施烧蚀加工。通过对于半导体封装基板15具有吸收性的激光光线将半导体封装基板15的上表面切成V字状，沿着分割预定线形成V槽。另外，激光烧蚀是指如下的现象：当激光光线的照射强度为规定的加工阈值以上时，在固体表面上转换成电、热、光化学和力学能量，其结果是，爆炸性地释放出中性原子、分子、正负离子、自由基、簇、电子、光，固体表面被蚀刻。
另外，如图11的(C)所示，也可以使用成型工具(profiler)95作为加工工具而在半导体封装基板15上形成V槽。成型工具95构成为在铝基台96的大致V字状的加工面上电镀由金刚石磨粒形成的磨粒层97。成型工具95与V刀具相比不容易产生消耗，能够较长时间地持续维持V字形状。另外，在制作上述图7的(B)～图7的(E)所示的半导体封装的情况下，在对封装基板进行槽形成时或分割时，也可以使用激光加工的加工头或成型工具作为加工工具。
另外，在上述第1、第2实施方式和变形例中，对于制造出半导体芯片经由引线而与布线基板的电极引线接合的半导体封装的结构进行了说明，但不限于该结构。如图12所示，半导体封装89中，半导体芯片12也可以与布线基板11的电极直接连接而进行倒装芯片接合。
另外，在第1、第2实施方式中，对于半导体封装基板的V槽的形成和半导体封装基板的分割可以利用相同的装置来实施，也可以利用不同的装置来实施。
另外，在上述第1、第2实施方式中，使用切削刀具实施了半导体封装基板的分割，但不限于该结构。半导体封装基板的分割只要是将半导体封装基板分割成各个半导体封装的结构即可，例如也可以通过烧蚀加工将半导体封装基板分割成各个半导体封装。
另外，在上述第1实施方式中，槽形成工序利用加工工具切入至布线基板的中途，但不限于此。槽形成工序只要利用加工工具至少切入至树脂层的中途即可。
另外，在上述第1实施方式中，例示了粘接带作为支承部件，但不限于该结构。支承部件只要是对半导体封装基板进行支承的部件即可，例如可以由基质构成。因此，在粘贴工序中，不限于将半导体封装基板的布线基板侧粘贴在被粘贴于环状框架的粘接带上的结构，也可以采用将半导体封装基板的布线基板侧隔着粘接层粘贴在基质上的结构。
另外，在上述第2实施方式中，半导体封装排列工序中在形成有浅槽的保护带或保持治具上排列半导体封装，但不限于此。半导体封装排列工序可以在未形成浅槽的平坦的保护带或保持治具上排列半导体封装。在该情况下，利用从半导体封装的倾斜或阶部至保护带或保持治具的保持面的深度来调整封装之间的高宽比。
另外，在上述第2实施方式中，例示了保护带作为支承部件，但不限于该结构。支承部件只要是利用粘接层对半导体封装进行支承的部件即可，例如可以由基质构成。在基质上可以形成浅槽，也可以不形成浅槽。因此，在半导体封装排列工序中，不限于将半导体封装排列在保护带上或保持治具上，也可以将半导体封装利用蜡固定并排列在基质上。
另外，半导体封装不限于用于移动电话等便携式通信设备中的结构，也可以用于照相机等其他电子设备中。
另外，对本实施方式和变形例进行了说明，但作为本发明的其他实施方式，也可以对上述各实施方式和变形例进行整体或局部地组合。
另外，本发明的实施方式并不限于上述各实施方式和变形例，也可以在不脱离本发明的技术思想的主旨的范围内进行各种变更、置换、变形。进而，如果因技术的进步或衍生出的其他技术而利用其他方法实现本发明的技术思想，则也可以使用该方法进行实施。因此，权利要求书覆盖了能够包含在本发明的技术思想的范围内的所有实施方式。
另外，在本实施方式中，对将本发明应用于半导体封装的制造方法的情况进行了说明，但也可以应用于形成有规定的膜厚的屏蔽层的其他封装部件的制造方法中。
如以上说明的那样，本发明具有在拾取半导体封装时能够抑制飞边的产生的效果，特别是对用于便携式通信设备的半导体封装的制造方法有用。

Claims (3)

1.一种半导体封装的制造方法，制造出将半导体封装基板沿着分割预定线分割而得的半导体封装，其中，该半导体封装基板在由交叉的多条所述分割预定线划分的布线基板上的多个区域安装有多个半导体芯片并利用密封剂进行了密封，该半导体封装的制造方法的特征在于，
该半导体封装的制造方法具有如下的工序：
粘贴工序，将该半导体封装基板的该布线基板侧粘贴在具有粘接层的支承部件上；
槽形成工序，在实施了该粘贴工序之后，利用加工工具从该密封剂侧沿着该分割预定线至少切入至该密封剂的中途，在该密封剂的至少上表面形成第1宽度的槽；
分割工序，在实施了该槽形成工序之后，使用比该第1宽度窄的第2宽度的切削刀具从该密封剂侧沿着该槽切入至该支承部件的中途，按照使相邻的该半导体封装之间分开规定的间隔Xmm的方式进行分割；
屏蔽层形成工序，在实施了该分割工序之后，从该密封剂侧上方利用导电性材料在该半导体封装的侧面上和该密封剂上表面上形成屏蔽层；以及
拾取工序，在实施了该屏蔽层形成工序之后，对形成有该屏蔽层的半导体封装进行拾取，
该第1宽度和该第2宽度被设定为如下的宽度：该宽度使得按照外形尺寸在从分割后的各半导体封装的该密封剂上表面朝向下表面的中途相比于该密封剂上表面变大的方式在各侧面产生倾斜或阶部，
在将从该半导体封装的该倾斜或该阶部的下端到切入至该支承部件的槽底为止的侧面长度设为Ymm时，对该第1宽度、该第2宽度、该侧面长度Ymm和屏蔽层形成条件进行设定，以使得成为如下的高宽比Y/X：在进行该屏蔽层形成时在该侧面上形成屏蔽层，但使形成在该半导体封装之间的该槽底上的屏蔽层的量减少。
2.一种半导体封装的制造方法，制造出将半导体封装基板沿着分割预定线分割而得的半导体封装，其中，该半导体封装基板在由交叉的多条所述分割预定线划分的布线基板上的多个区域安装有多个半导体芯片并利用密封剂进行了密封，该半导体封装的制造方法的特征在于，
该半导体封装的制造方法具有如下的工序：
分割工序，沿着该分割预定线对该半导体封装基板进行分割，并且按照外形尺寸在从各半导体封装的该密封剂上表面朝向下表面的中途相比于该密封剂上表面变大的方式在各侧面形成倾斜或阶部；
半导体封装排列工序，使该分割而得的各个半导体封装中的相邻的该半导体封装彼此分开规定的间隔Xmm而进行排列，将该布线基板侧保持于保持治具或粘贴于支承部件；
屏蔽层形成工序，从该密封剂侧上方利用导电性材料在该半导体封装的侧面上和该密封剂上表面上形成屏蔽层；以及
拾取工序，在实施了该屏蔽层形成工序之后，对形成有该屏蔽层的半导体封装进行拾取，
在将从该半导体封装的该倾斜或该阶部的下端到该保持治具或该支承部件为止的侧面长度设为Ymm时，对该倾斜或该阶部、该侧面长度Ymm、该规定的间隔Xmm和屏蔽层形成条件进行设定，以使得成为如下的高宽比Y/X：在进行该屏蔽层形成时在该侧面上形成屏蔽层，但使形成在该半导体封装之间的底面上的屏蔽层的量减少。
3.根据权利要求2所述的半导体封装的制造方法，其特征在于，
在该半导体封装排列工序中，该半导体封装被载置在由格子状的槽对该保持治具或该支承部件的保持面进行划分的各区域中，相邻的该半导体封装彼此分开该规定的间隔Xmm而排列，
该槽的槽宽度形成得比该半导体封装彼此的该规定的间隔Xmm大。
CN201810337040.3A 2017-04-21 2018-04-16 半导体封装的制造方法 Active CN108735668B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017084105A JP6974960B2 (ja) 2017-04-21 2017-04-21 半導体パッケージの製造方法
JP2017-084105 2017-04-21

Publications (2)

Publication Number Publication Date
CN108735668A true CN108735668A (zh) 2018-11-02
CN108735668B CN108735668B (zh) 2023-09-12

Family

ID=63715023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810337040.3A Active CN108735668B (zh) 2017-04-21 2018-04-16 半导体封装的制造方法

Country Status (6)

Country Link
US (1) US10497623B2 (zh)
JP (1) JP6974960B2 (zh)
KR (1) KR102311487B1 (zh)
CN (1) CN108735668B (zh)
DE (1) DE102018205895B4 (zh)
TW (1) TWI749188B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117611952A (zh) * 2024-01-17 2024-02-27 南京阿吉必信息科技有限公司 一种led封装结构的制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516381B2 (en) * 2017-12-29 2019-12-24 Texas Instruments Incorporated 3D-printed protective shell structures for stress sensitive circuits
JP7207927B2 (ja) * 2018-09-28 2023-01-18 株式会社ディスコ 半導体パッケージの製造方法
JP7300846B2 (ja) * 2019-02-19 2023-06-30 株式会社ディスコ 切削装置及び半導体パッケージの製造方法
US11004801B2 (en) 2019-08-28 2021-05-11 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11355451B2 (en) 2019-08-28 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US20230170245A1 (en) * 2021-12-01 2023-06-01 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving
CN114622164B (zh) * 2022-03-10 2023-10-20 江苏长电科技股份有限公司 无毛刺镀膜器件制备方法及镀膜贴合结构、器件拾取结构
CN114465595B (zh) * 2022-04-12 2022-08-16 深圳新声半导体有限公司 一种体声波滤波器芯片的封装结构和方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165877A (zh) * 2006-10-17 2008-04-23 株式会社迪思科 砷化镓晶片的激光加工方法
CN101789392A (zh) * 2009-01-22 2010-07-28 株式会社瑞萨科技 半导体器件及其制造方法
US20110006408A1 (en) * 2009-07-13 2011-01-13 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN101978492A (zh) * 2008-03-24 2011-02-16 株式会社村田制作所 电子元器件组件的制造方法
US20110115066A1 (en) * 2009-11-19 2011-05-19 Seokbong Kim Semiconductor device packages with electromagnetic interference shielding
US20120025354A1 (en) * 2010-08-02 2012-02-02 Sae Magnetics (H.K.) Ltd. Laminated semiconductor substrate, laminated chip package and method of manufacturing the same
JP2012209449A (ja) * 2011-03-30 2012-10-25 Elpida Memory Inc 半導体装置の製造方法
JP2012253190A (ja) * 2011-06-02 2012-12-20 Powertech Technology Inc 半導体パッケージ及びその実装方法
JP2014175853A (ja) * 2013-03-08 2014-09-22 Seiko Instruments Inc パッケージ、圧電振動子、発振器、電子機器及び電波時計
US20150183131A1 (en) * 2013-12-27 2015-07-02 Chee Seng Foong Semiconductor wafer dicing blade
CN104979332A (zh) * 2014-04-11 2015-10-14 岛根益田电子株式会社 制造电子组件的方法
US20150303075A1 (en) * 2014-04-18 2015-10-22 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923368B2 (ja) 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
KR100877551B1 (ko) 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
JP2011187779A (ja) * 2010-03-10 2011-09-22 Panasonic Corp モジュール
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
CN103025137A (zh) * 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165877A (zh) * 2006-10-17 2008-04-23 株式会社迪思科 砷化镓晶片的激光加工方法
CN101978492A (zh) * 2008-03-24 2011-02-16 株式会社村田制作所 电子元器件组件的制造方法
CN101789392A (zh) * 2009-01-22 2010-07-28 株式会社瑞萨科技 半导体器件及其制造方法
US20110006408A1 (en) * 2009-07-13 2011-01-13 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20110115066A1 (en) * 2009-11-19 2011-05-19 Seokbong Kim Semiconductor device packages with electromagnetic interference shielding
US20120025354A1 (en) * 2010-08-02 2012-02-02 Sae Magnetics (H.K.) Ltd. Laminated semiconductor substrate, laminated chip package and method of manufacturing the same
JP2012209449A (ja) * 2011-03-30 2012-10-25 Elpida Memory Inc 半導体装置の製造方法
JP2012253190A (ja) * 2011-06-02 2012-12-20 Powertech Technology Inc 半導体パッケージ及びその実装方法
JP2014175853A (ja) * 2013-03-08 2014-09-22 Seiko Instruments Inc パッケージ、圧電振動子、発振器、電子機器及び電波時計
US20150183131A1 (en) * 2013-12-27 2015-07-02 Chee Seng Foong Semiconductor wafer dicing blade
CN104979332A (zh) * 2014-04-11 2015-10-14 岛根益田电子株式会社 制造电子组件的方法
US20150303075A1 (en) * 2014-04-18 2015-10-22 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117611952A (zh) * 2024-01-17 2024-02-27 南京阿吉必信息科技有限公司 一种led封装结构的制备方法
CN117611952B (zh) * 2024-01-17 2024-04-12 南京阿吉必信息科技有限公司 一种led封装结构的制备方法

Also Published As

Publication number Publication date
DE102018205895A1 (de) 2018-10-25
US20180308756A1 (en) 2018-10-25
DE102018205895B4 (de) 2023-04-20
KR102311487B1 (ko) 2021-10-08
KR20180118521A (ko) 2018-10-31
US10497623B2 (en) 2019-12-03
TW201901876A (zh) 2019-01-01
JP2018182236A (ja) 2018-11-15
JP6974960B2 (ja) 2021-12-01
TWI749188B (zh) 2021-12-11
CN108735668B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
CN108735668A (zh) 半导体封装的制造方法
CN108257879A (zh) 半导体封装的制造方法
KR102418412B1 (ko) 반도체 패키지의 제조 방법
CN109216271B (zh) 基板的加工方法
TWI735733B (zh) 半導體封裝件之製造方法
US20190006290A1 (en) Semiconductor package and semiconductor package manufacturing method
CN110323182A (zh) 板状物的加工方法
CN110246802B (zh) 封装基板的加工方法
CN109427631A (zh) 多刀刀具和被加工物的加工方法
US11387190B2 (en) Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
KR20190110439A (ko) 반도체 패키지의 제조 방법
KR20170059227A (ko) 반도체패키지 스퍼터링 프레임

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant