DE102018205895B4 - Herstellungsverfahren einer Halbleiterpackung - Google Patents

Herstellungsverfahren einer Halbleiterpackung Download PDF

Info

Publication number
DE102018205895B4
DE102018205895B4 DE102018205895.4A DE102018205895A DE102018205895B4 DE 102018205895 B4 DE102018205895 B4 DE 102018205895B4 DE 102018205895 A DE102018205895 A DE 102018205895A DE 102018205895 B4 DE102018205895 B4 DE 102018205895B4
Authority
DE
Germany
Prior art keywords
semiconductor package
shielding layer
semiconductor
seal
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018205895.4A
Other languages
English (en)
Other versions
DE102018205895A1 (de
Inventor
Youngsuk Kim
Byeongdeck Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102018205895A1 publication Critical patent/DE102018205895A1/de
Application granted granted Critical
Publication of DE102018205895B4 publication Critical patent/DE102018205895B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Herstellungsverfahren einer Halbleiterpackung (10), wobei die Halbleiterpackung durch Trennen eines Halbleiterpackungssubstrats (15), das eine Vielzahl von Halbleiterchips (12) aufweist, die in einer Vielzahl von Bereichen an einer Leiterplatine (11) montiert ist, die durch eine Vielzahl sich schneidender Trennlinien unterteilt ist, und die mit einer Versiegelung (13) versiegelt ist, erhalten wird, wobei das Halbleiterpackungssubstrat entlang der Trennlinien getrennt wird, wobei das Verfahren umfasst:einen Anhaftschritt mit einem Aufkleben einer Leiterplatinenseite (11) des Halbleiterpackungssubstrats (15) auf ein Stützelement (35), das eine Haftschicht aufweist;einen Nutausbildungsschritt mit einem Einschneiden einer Versiegelungsseite durch ein Bearbeitungswerkzeug (28) bis zumindest einer Zwischenposition in der Versiegelung (13) entlang der Trennlinien, um Nuten (29) mit einer ersten Breite (t1) zumindest bei einer oberen Fläche der Versiegelung auszubilden, nachdem der Anhaftschritt ausgeführt worden ist;einen Trennschritt mit einem Einschneiden von der Versiegelungsseite zu einer Zwischenposition in dem Stützelement (35) entlang der Nuten durch Verwendung einer Schneidklinge (36), die eine zweite Breite (t2) aufweist, die geringer ist als die erste Breite (t1), um das Halbleiterpackungssubstrat (15) so zu trennen, dass die benachbarten Halbleiterpackungen (10) mit einem vorbestimmten Abstand X mm voneinander beabstandet sind, nachdem der Nutausbildungsschritt ausgeführt worden ist;einen Abschirmschichtausbildungsschritt mit einem Ausbilden einer Abschirmschicht (16) an Seitenflächen (23) der Halbleiterpackungen (10) und einer oberen Fläche (22) der Versiegelung (13) mit einem leitfähigen Material, das über der Versiegelung zugeführt wird, nachdem der Trennschritt ausgeführt worden ist; undeinen Abhebeschritt mit einem Abheben der Halbleiterpackung (10), die mit der Abschirmschicht (16) ausgebildet ist, nachdem der Abschirmschichtausbildungsschritt ausgeführt worden ist,wobei die erste Breite (t1) und die zweite Breite (t2) so eingestellt sind, dass in jeder Seitenfläche (23) eine Neigung oder eine Stufe auf so eine Weise erzeugt wird, dass eine Größe einer äußeren Form der Halbleiterpackung (10) größer wird als die bei einer oberen Fläche (22) der Versiegelung (13) von jeder der getrennten Halbleiterpackungen auf dem Weg von der oberen Fläche (22) zu der unteren Fläche der Versiegelung, undwobei, wo eine Seitenflächenlänge von einem unteren Ende der Neigung oder der Stufe der Halbleiterpackung (10) zu einem Nutboden (38) des Schnitts in das Stützelement Y mm ist, die erste Breite (t1), die zweite Breite (t2), die Seitenflächenlänge Y mm und Abschirmschichtausbildungsbedingungen dann so eingestellt werden, um ein Seitenverhältnis Y/X zu erhalten, sodass zum Ausbildungszeitpunkt der Abschirmschicht (16) die Abschirmschicht an den Seitenflächen (23) ausgebildet wird, jedoch das Ausmaß der auf dem Nutboden ausgebildeten Abschirmschicht zwischen den Halbleiterpackungen (10) reduziert wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiterpackung, die eine Abschirmfunktion aufweist.
  • BESCHREIBUNG DES IN BEZIEHUNG STEHENDEN STANDS DER TECHNIK
  • Im Allgemeinen ist es bei einer Halbleiterpackung für eine Verwendung in einer tragbaren Kommunikationsvorrichtung, wie zum Beispiel einem Mobiltelefon, notwendig, einen Austritt elektromagnetischen Rauschens nach außen zurückzuhalten, um einem schlechten Einfluss auf die Kommunikationseigenschaften vorzubeugen. Daher ist es für die Halbleiterpackung notwendig, eine Abschirmfunktion aufzuweisen. Als Halbleiterpackung mit einer Abschirmfunktion ist eine bekannt, bei der ein an einem Zwischensubstrat montierter Halbleiterchip mit einer Versiegelung versiegelt ist und eine Abschirmschicht entlang einer Außenfläche der Versiegelungsschicht ausgebildet ist. Obwohl die Abschirmschicht mit einer Metallblechabschirmung aufgebaut sein kann, behindert die erhebliche Dicke des Metallblechs in diesem Fall eine Reduzierung der Größe und Dicke der Vorrichtung. Angesichts dieses Problems wurden Techniken zum Ausbilden einer Abschirmschicht mit einer dünnen Form durch ein Sputterverfahren, ein Spritzbeschichtungsverfahren, ein chemisches Gasphasenabscheidungsverfahren (CVD-Verfahren), ein Tintenstrahlverfahren, ein Siebdruckverfahren oder Ähnliches vorgeschlagen (siehe zum Beispiel das japanische Patent mit der Nummer 3923368 ).
  • Eine weitere Technik, welche die Ausbildung einer Abschirmschicht beinhaltet, wird in der US 2015 / 0 296 667 A1 offenbart. Dabei werden Bauteile auf einer oberen Fläche eines Keramiksubstrats angebracht, das eine Masseleitung aufweist, die eine Masseschicht beinhaltet, die elektrisch mit einem auf einer unteren Fläche des Keramiksubstrats exponierten Masseabschnitt verbunden ist. Dann wird die obere Fläche des Keramiksubstrats mit einer Gießharzschicht beschichtet. Auf dem Keramiksubstrat wird von der Oberfläche der Gießharzschicht aus ein Halbschnitt ausgeführt, um einen Abschnitt der Masseleitung von einer Seitenfläche des Keramiksubstrats aus zu exponieren. Ein leitfähiger Abschirmfilm wird so ausgebildet, dass er die Fläche der Gießharzschicht und den exponierten Abschnitt der Masseleitung durch den Halbschnitt bedeckt. Ein Schlitz zur Unterteilung des Keramiksubstrats in einzelne elektronische Bauteile wird vor der Unterteilung des Keramiksubstrats ausgebildet. Das Keramiksubstrat wird durch den Schlitz in die einzelnen elektronischen Bauteile unterteilt.
  • Auch die US 2009 / 0 294 930 A1 beschäftigt sich mit der Ausbildung einer Abschirmschicht, wobei eine Nickellegierung über Sputtern auf die Oberfläche einer Halbleiterpackung aufgebracht wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Wenn Halbleiterpackungen nach einem Trennschritt ausgerichtet werden und eine Abschirmschicht an den Halbleiterpackungen von oben durch Sputtern oder Ähnliches ausgebildet wird, wird die Abschirmschicht indes zwischen den benachbarten Packungen abgelagert (aufgebaut). Zum Zeitpunkt des Abhebens der Halbleiterpackung können dann zum Beispiel aufgrund eines Aufreißens der Abschirmschicht große Grate zwischen den Packungen erzeugt werden oder ein Trennen zwischen den Packungen kann nicht erfolgreich sein. In so einem Fall ist es notwendig, die Grate durch ein Bearbeitungswerkzeug oder Ähnliches getrennt von der Halbleiterpackung zu entfernen. Die Entgratungsarbeit benötigt viel Zeit und es können Grate vorkommen, die selbst durch Verwendung eines Bearbeitungswerkzeugs nicht vollständig von der Halbleiterpackung entfernt werden können.
  • Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren einer Halbleiterpackung bereitzustellen, durch das einer Erzeugung von Graten zum Zeitpunkt des Abhebens der Halbleiterpackung vorgebeugt werden kann.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein Herstellungsverfahren einer Halbleiterpackung bereitgestellt, wobei die Halbleiterpackung durch Trennen eines Halbleiterpackungssubstrats erhalten wird, das eine Vielzahl von Halbleiterchips aufweist, die in einer Vielzahl von Bereichen an einer Leiterplatine montiert sind, welche durch eine Vielzahl sich schneidender Trennlinien unterteilt ist, und die mit einer Versiegelung versiegelt sind, wobei das Halbleiterpackungssubstrat entlang der Trennlinien getrennt wird. Das Verfahren umfasst: einen Anhaftungsschritt mit einem Anhaften einer Leiterplatinenseite des Halbleiterpackungssubstrats an einem Stützelement, das eine Haftschicht aufweist; einen Nutausbildungsschritt mit einem Einschneiden von einer Versiegelungsseite zu zumindest einer Zwischenposition in der Versiegelung entlang der Trennlinien durch ein Bearbeitungswerkzeug, um Nuten mit einer ersten Breite bei zumindest einer oberen Fläche der Versiegelung auszubilden, nachdem der Anhaftschritt ausgeführt worden ist; einen Trennschritt mit einem Einschneiden von der Versiegelungsseite zu einer Zwischenposition in dem Stützelement entlang der Nuten durch Verwendung einer Schneidklinge mit einer zweiten Breite, die geringer ist als die erste Breite, um das Halbleiterpackungssubstrat so zu trennen, dass die benachbarten Halbleiterpackungen mit einem vorbestimmten Abstand X mm voneinander beabstandet sind, nachdem der Nutausbildungsschritt ausgeführt wurde; einen Abschirmschichtausbildungsschritt mit einem Ausbilden einer Abschirmschicht an Seitenflächen der Halbleiterpackungen und einer oberen Fläche der Versiegelung mit einem leitfähigen Material, das über der Versiegelung zugeführt wird, nachdem der Trennschritt ausgeführt worden ist; und einen Abhebeschritt mit einem Abheben der Halbleiterpackung, die mit der Abschirmschicht ausgebildet ist, nachdem der Abschirmschichtausbildungsschritt ausgeführt worden ist. Die erste Breite und die zweite Breite werden so eingestellt, dass eine Neigung oder eine Stufe in jeder Seitenfläche auf so eine Weise erzeugt wird, dass eine Größe einer äußeren Form der Halbleiterpackung größer wird als die einer oberen Fläche der Versiegelung von jeder der getrennten Halbleiterpackungen auf einem Weg von der oberen Fläche zu der unteren Fläche der Versiegelung, und, wo die Seitenflächenlänge von einem unteren Ende der Neigung oder der Stufe der Halbleiterpackung zu einem Nutboden des Schnitts in das Stützelement Y mm ist, werden die erste Breite, die zweite Breite, die Seitenflächenlänge Y mm und die Abschirmschichtausbildungsbedingungen so eingestellt, um ein Seitenverhältnis Y/X zu erhalten, sodass zum Zeitpunkt einer Ausbildung der Abschirmschicht die Abschirmschicht an den Seitenflächen ausgebildet wird, jedoch das Ausmaß der Abschirmschicht, die auf dem Nutboden zwischen den Halbleiterpackungen ausgebildet wird, reduziert ist.
  • In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Herstellungsverfahren einer Halbleiterpackung bereitgestellt, wobei die Halbleiterpackung durch Trennen eines Halbleiterpackungssubstrats erhalten wird, das eine Vielzahl von Halbleiterchips aufweist, die in einer Vielzahl von Bereichen an einer Leiterplatine montiert sind, welche durch eine Vielzahl sich schneidender Trennlinien unterteilt sind, und die mit einer Versiegelung versiegelt sind, wobei das Halbleiterpackungssubstrat entlang der Trennlinien getrennt wird. Das Verfahren schließt ein: einen Trennschritt mit einem Trennen des Halbleiterpackungssubstrats entlang der Trennlinien und einem Ausbilden jeder Seitenfläche von jeder Halbleiterpackung mit einer Neigung oder einer Stufe, sodass eine Größe einer äußeren Form der Halbleiterpackung größer wird als die bei einer oberen Fläche der Versiegelung der Halbleiterpackung auf einem Weg von der oberen Fläche zu einer unteren Fläche der Versiegelung; einen Halbleiterpackungsausrichtungsschritt mit einem Ausrichten der getrennten einzelnen Halbleiterpackungen auf so eine Weise, dass die benachbarten Halbleiterpackungen mit einem vorbestimmten Abstand X mm voneinander beabstandet sind, und einem Halten einer Leiterplatinenseite der ausgerichteten Halbleiterpackungen an einer Haltevorrichtung oder einem Anhaften der Leiterplatinenseite an einem Stützelement; einen Abschirmschichtausbildungsschritt mit einem Ausbilden einer Abschirmschicht an Seitenflächen der Halbleiterpackungen und an einer oberen Fläche der Versiegelung mit einem leitfähigen Material, das über der Versiegelung zugeführt wird; und einem Abhebeschritt mit einem Abheben der Halbleiterpackung, die mit der Abschirmschicht ausgebildet ist, nachdem der Abschirmschichtausbildungsschritt ausgeführt worden ist. Wo eine Seitenflächenlänge von einem unteren Ende der Neigung oder der Stufe der Halbleiterpackung zu der Haltevorrichtung oder dem Stützelement Y mm ist, werden die Neigung oder die Stufe, die Seitenflächenlänge Y mm, der vorbestimmte Abstand X mm und die Abschirmschichtausbildungsbedingungen dann so eingestellt, um so ein Seitenverhältnis Y/X zu erhalten, dass zu dem Ausbildungszeitpunkt der Abschirmschicht die Abschirmschicht an den Seitenflächen ausgebildet wird, jedoch das Ausmaß der Abschirmschicht, die an einer Bodenfläche zwischen den Halbleiterpackungen ausgebildet wird, reduziert ist.
  • In Übereinstimmung mit diesen Ausführungen wird die Seitenfläche der Halbleiterpackung mit der Neigung oder der Stufe so ausgebildet, dass nach dem Trennen die Größe einer äußeren Form der Halbleiterpackung größer wird als die bei der oberen Fläche der Versiegelung auf dem Weg von der oberen Fläche zu der unteren Fläche der Versiegelung der Halbleiterpackung. Durch diese Neigung oder Stufe wird die Seitenfläche in einen oberen Abschnitt und einen unteren Abschnitt unterteilt. Durch Steuerung des Seitenverhältnisses (Vertikal-Horizontal-Verhältnis) Y/X, wobei X (mm) der Abstand zwischen den bei der Grenzposition des oberen und unteren Abschnitts der Seitenfläche zueinander benachbarten Halbleiterpackungen ist und Y (mm) die Tiefe auf der unteren Seite der Seitenfläche ist, wird sichergestellt, dass die Abschirmschicht bei der unteren Flächenseite der Halbleiterpackungen weniger stark ausgebildet wird. Die Abschirmschicht auf der Seitenfläche der Halbleiterpackung und die Abschirmschicht auf dem Nutboden sind einfacher voneinander trennbar, sodass einem Erzeugen von Graten beim Abheben der Halbleiterpackung vorgebeugt werden kann. Daher wird die Notwendigkeit einer Entgratungsarbeit beseitigt und dementsprechend können die Bearbeitungsqualität und Bearbeitungszeit verbessert werden.
  • Bei einem Herstellungsverfahren einer Halbleiterpackung in Übereinstimmung mit noch einem weiteren Aspekt der vorliegenden Erfindung werden die Halbleiterpackungen bei dem Halbleiterpackungsausrichtungsschritt in Bereichen platziert, die durch Aufteilen einer Haltefläche der Haltevorrichtung oder des Stützelements durch Nuten ausgebildet sind, die in einem Gittermuster vorgesehen sind, und so ausgerichtet werden, dass benachbarte Halbleiterpackungen durch den vorbestimmten Abstand X mm voneinander beabstandet sind, und die Nutbreite der Nuten ist größer als der vorbestimmte Abstand X mm zwischen den Halbleiterpackungen.
  • In Übereinstimmung mit der vorliegenden Erfindung wird durch Steuern des Seitenverhältnisses zwischen den benachbarten Halbleiterpackungen sichergestellt, dass die Abschirmschicht weniger stark auf dem Nutboden ausgebildet wird und einer Erzeugung von Graten beim Abheben der Halbleiterpackung vorgebeugt werden kann.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung und die Weise ihrer Umsetzung werden durch ein Studium der folgenden Beschreibung und angehängten Ansprüche unter Bezugnahme auf die beigefügten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen, deutlicher und die Erfindung selbst wird hierdurch am besten verstanden.
  • Figurenliste
    • 1 ist eine Schnittansicht einer Halbleiterpackung in Übereinstimmung mit der vorliegenden Ausführungsform;
    • Die 2A und 2B sind schematische Schnittansichten, die ein Verfahren zum Herstellen einer Halbleiterpackung in Übereinstimmung mit einem Vergleichsbeispiel darstellen;
    • Die 3A bis 3D sind schematische Schnittansichten, die ein Verfahren zum Herstellen einer Halbleiterpackung in Übereinstimmung mit einer ersten Ausführungsform darstellen;
    • Die 4A bis 4D sind schematische Schnittansichten, die das Herstellungsverfahren für eine Halbleiterpackung in Übereinstimmung mit der ersten Ausführungsform darstellen;
    • Die 5A bis 5C sind schematische Schnittansichten, die ein Herstellungsverfahren einer Halbleiterpackung in Übereinstimmung mit einer zweiten Ausführungsform darstellen;
    • Die 6A bis 6D sind schematische Schnittansichten, die das Herstellungsverfahren einer Halbleiterpackung in Übereinstimmung mit der zweiten Ausführungsform darstellen;
    • Die 7A bis 7E sind schematische Schnittansichten, die Variationsbeispiele einer Seitenflächenform der Halbleiterpackung darstellen;
    • 8 ist eine schematische Schnittansicht einer Probe;
    • Die 9A bis 9D sind Diagramme, welche die Beziehung zwischen der Stufenabdeckung und einem Seitenverhältnis der Probe darstellen;
    • Die 10A und 10B sind schematische Schnittansichten, die Abwandlungen der Halbleiterpackung darstellen;
    • Die 11A bis 11C sind schematische Schnittansichten, die eine Ausbildungsabwandlung einer Nut in einem Halbleiterpackungssubstrat darstellen;
    • 12 ist eine schematische Schnittansicht, die eine Abwandlung der Halbleiterpackung darstellt; und
    • 13 ist eine Schnittansicht, die eine Abwandlung einer Schneidklinge darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bezug nehmend auf die angehängten Zeichnungen wird nachfolgend ein Verfahren zum Herstellen einer Halbleiterpackung in Übereinstimmung mit der vorliegenden Ausführungsform beschrieben. 1 ist eine schematische Schnittansicht einer Halbleiterpackung in Übereinstimmung mit der vorliegenden Ausführungsform. Die 2A und 2B sind Figuren zum Erläutern eines Herstellungsverfahrens für eine Halbleiterpackung in Übereinstimmung mit einem Vergleichsbeispiel, es ist anzumerken, dass die folgende Ausführungsform lediglich anschaulich ist und ein anderer Schritt zwischen den Schritten vorgesehen sein kann und die Reihenfolge der Schritte nach Notwendigkeit verändert werden kann.
  • Wie in 1 dargestellt, ist eine Halbleiterpackung 10 eine beliebige gepackte Halbleitervorrichtung, die hinsichtlich der sogenannten elektromagnetischen Interferenz (EMI) einer Abschirmung benötigt und so eingerichtet ist, dass ein Austreten elektromagnetischen Rauschens in die Umgebung durch eine Abschirmschicht 16 zurückgehalten wird, die bei einer Außenfläche von dieser vorgesehen ist. Auf der Innenseite der Abschirmschicht 16 sind Halbleiterchips 12, die an einer oberen Fläche einer Leiterplatine (Zwischensubstrat) 11 montiert sind, jeweils durch eine Harzschicht (Versiegelung) 13 versiegelt, und Kontakthöcker 14 sind an einer unteren Fläche der Leiterplatine 11 angeordnet. Die Leiterplatine 11 ist mit Elektroden ausgebildet, die mit den Halbleiterchips 12 zu verbinden sind, und vielfältigen Leitungen einschließlich einer Masseleitung 17.
  • Der Halbleiterchip 12 wird durch Vereinzeln eines Halbleiterwafers auf der Grundlage von jedem Bauelement auf einem Halbleitersubstrat ausgebildet und wird bei einer vorbestimmten Position auf der Leiterplatine 11 montiert. Zudem ist bei jeder Packungsseitenfläche 23 eine geneigte Fläche 25 so ausgebildet, dass sie beim Heruntergehen von einer oberen Packungsfläche 22 expandiert, und eine Abschirmschicht 16 ist durch ein Sputterverfahren oder Ähnliches von oben auf der geneigten Fläche 25 ausgebildet. Anders als vertikale Packungsseitenflächen einer allgemeinen Halbleiterpackung schneiden die geneigten Flächen 25 der Packungsseitenflächen 23 die Ausbildungsrichtung der Abschirmschicht 16 somit schräg, sodass es einfach ist, die Abschirmschicht 16 auf der geneigten Fläche 25 auszubilden.
  • Eine Halbleiterpackung 100 in Übereinstimmung mit einem Vergleichsbeispiel ist indes, wie in 2A veranschaulicht, durch ein Verfahren ausgebildet, bei dem ein Halbleiterpackungssubstrat 105 mit Halbleiterchips 102 auf einer Leiterplatine 101, die durch eine Harzschicht 103 versiegelt sind, vollständig durch Verwendung einer Schneidklinge 111 geschnitten wird. Die Halbleiterpackungen 100 werden nach der Unterteilung auf einem Band 106 ausgerichtet, und eine Abschirmschicht 107 (siehe 2B) wird durch Sputtern oder Ähnliches darauf von oben ausgebildet. Da die Packungsseitenflächen 109 senkrecht zu einer oberen Packungsfläche 108 sind, kann die Abschirmschicht 107 in diesem Fall nicht mit einer ausreichenden Dicke ausgebildet werden, außer es wird ein ausreichender Packungsabstand sichergestellt. Aus diesem Grund gab es das Problem, dass die zum Ausbilden der Abschirmschicht 107 benötigte Zeit länger ist und die Materialkosten und Ausrüstungskosten ansteigen.
  • Wenn die Halbleiterpackung 100 von dem Band 106 nach der Ausbildung der Abschirmschicht 107 abgehoben wird, wird die Abschirmschicht 107, die auch auf eine dicke Weise auf einen Nutboden 110 zwischen den Packungen abgelagert ist, wie in 2B dargestellt, zusammen mit der Halbleiterpackung 100 von dem Band 106 abgezogen. Der Abhebeschritt der Halbleiterpackung 100 kann die Abschirmschicht 107 zwischen den Packungen zerreißen, was bei der unteren Seite einer Packungsseitenfläche 109 einen Grad 112 hinterlässt, oder die Abschirmschicht 107 kann nicht zwischen den Packungen geschnitten sein. Als Ergebnis kann die Ausbeute aus der Halbleiterpackung 100 vermindert sein, oder es wird ferner Entgratungsarbeit benötigt, und es kann hierfür eine Menge Zeit notwendig sein.
  • Als Ergebnis der Untersuchungen der vorliegenden Erfindung zu der Beziehung zwischen der Dicke der Abschirmschicht und dem Seitenverhältnis zwischen den Packungen wurde hier herausgefunden, dass bei der unteren Seite der Packungsseitenfläche, die für die Erzeugung eines Grats anfälliger ist, die Dicke der Abschirmschicht durch das Seitenverhältnis zwischen den Packungen stark beeinflusst wird. Angesichts dessen ist bei der oberen Seite der Verpackungsseitenfläche bei der vorliegenden Ausführungsform die Seitenfläche geneigt oder der Packungsabstand ist vergrößert um dadurch eine Abschirmschicht mit einer ordnungsgemäßen Dicke auszubilden, und bei der unteren Seite der Packungsseitenfläche ist der Packungsabstand vermindert (das Seitenverhältnis ist erhöht), um dadurch die Dicke der Abschirmschicht zu vermindern. Mit der Abschirmschicht bei der unteren Seite der Packungsseitenfläche verdünnt, kann eine Erzeugung eines Grats bei einem unteren Packungsabschnitt zurückgehalten werden.
  • Bezug nehmend auf die 3A bis 4D wird nachfolgend ein Herstellungsverfahren für eine Halbleiterpackung in Übereinstimmung mit einer ersten Ausführungsform beschrieben.
  • Die 3A bis 4D sind Figuren zum Erläutern des Herstellungsverfahrens einer Halbleiterpackung in Übereinstimmung mit der ersten Ausführungsform. Es ist anzumerken, dass 3A ein Beispiel eines Montageschritts darstellt, 3B ein Beispiel eines Substratherstellungsschritts darstellt, 3C ein Beispiel eines Anhaftschritts darstellt und 3D ein Beispiel eines Nutausbildungsschritts darstellt. Zudem stellt 4A ein Beispiel eines Trennschritts dar, die 4B und 4C stellen ein Beispiel eines Abschirmschichtausbildungsschritts dar und 4D stellt ein Beispiel eines Abhebeschritts dar.
  • Wie in 3A dargestellt, wird als Erstes ein Montageschritt ausgeführt. Bei dem Montageschritt werden eine Vielzahl von *Halbleiterchips 12 in einer Vielzahl von Bereichen montiert, die durch sich kreuzende Trennlinien auf einer Fläche einer Leiterplatine 11 mit einem Gittermuster unterteilt sind. Die Leiterplatine 11 ist in sich mit Leitern ausgebildet, wie zum Beispiel eine Masseleitung 17, und Kontakthöcker 14 sind an einer unteren Fläche der Leiterplatine 11 angeordnet. In diesem Fall ist ein Ende eines Drahts 19 mit einer Elektrode an der oberen Fläche des Halbleiterchips 12 verbunden, und das andere Ende des Drahts 19 ist mit einer Elektrode 18 an der Fläche der Leiterplatine 11 verbunden. Es ist anzumerken, dass das Drahtbonden nicht beschränkend ist und ein Flip-Chip-Bonding ausgeführt werden kann, bei dem Elektroden an der unteren Fläche des Halbleiterchips 12 direkt mit Elektroden an der Fläche der Leiterplatine 11 verbunden werden.
  • Wie in 3B dargestellt, wird ein Substratherstellungsschritt ausgeführt, nachdem der Montageschritt ausgeführt worden ist. Bei dem Substratherstellungsschritt wird eine Versiegelung 24 einer vorderen Flächenseite der Leiterplatine 11 zugeführt, die eine Vielzahl von Halbleiterchips 12 auf sich montiert aufweist, und die Halbleiterchips 12 werden jeweils mit der Versiegelung 24 versiegelt, wodurch ein Halbleiterpackungssubstrat 15 (siehe 3C) hergestellt wird. In diesem Fall wird die untere Fläche der Leiterplatine 11 mit den daran montierten Halbleiterchips 12 durch eine nicht dargestellte Haltevorrichtung gehalten, und eine Form 32 wird so angeordnet, dass sie die obere Fläche der Leiterplatine 11 bedeckt. Eine obere Wand der Form 32 weist eine Einspritzöffnung 33 darin auf, und eine Zuführdüse 34 zum Zuführen der Versiegelung 24 ist an der oberen Seite der Einspritzöffnung 33 positioniert.
  • Dann wird die Versiegelung 24 von der Zuführdüse 34 durch die Einspritzöffnung 33 auf die obere Fläche der Leiterplatine 11 geführt, um die Halbleiterchips 12 zu versiegeln. In diesem Zustand wird die Versiegelung 24 durch Erwärmen oder Trocknen gehärtet, wodurch das Halbleiterpackungssubstrat 15 mit einer Harzschicht 13 (siehe 3C), die an der oberen Fläche der Leiterplatine 11 ausgebildet ist, hergestellt wird. Es ist anzumerken, dass eine Versiegelung 24 verwendet wird, die eine Härtungseigenschaft aufweist. Zum Beispiel kann die Versiegelung 24 unter Epoxidharzen, Silikonharzen, Urethanharzen, ungesättigten Polyesterharzen, Acryl-Urethanharzen, Polyimidharzen und Ähnlichem ausgewählt werden. Außerdem ist die Versiegelung 24 nicht auf eine flüssige beschränkt, und ebenso kann ein bogenförmiges oder pulverförmiges Harz verwendet werden. Auf diese Weise werden sämtliche der Vielzahl von Halbleiterchips 12 an der Leiterplatine 11 zusammen versiegelt.
  • Es ist anzumerken, dass die vordere Fläche des Halbleiterpackungssubstrats 15 (die Harzschicht 13, siehe 3C) nach dem Substratherstellungsschritt durch Schleifen planarisiert werden kann. Mit dem durch eine nicht dargestellte Schleifvorrichtung geschliffenen Halbleiterpackungssubstrat 15 kann die Harzschicht 13, welche die Halbleiterchips 12 bedeckt, auf eine gewünschte Dicke eingestellt werden. Auf diese Weise kann nach dem Substratherstellungsschritt ein Planarisierungsschritt ausgeführt werden. Zudem können in dem Fall, in dem das Halbleiterpackungssubstrat 15 vorweg vorbereitet wird, der Montageschritt und der Substratherstellungsschritt weggelassen werden.
  • Wie in 3C dargestellt, wird, nachdem der Substratherstellungsschritt ausgeführt worden ist, ein Anhaftschritt ausgeführt. Bei dem Anhaftschritt beziehungsweise Anhaftungsschritt wird ein Haftband 35 so aufgeklebt, dass es eine mittige Öffnung eines nicht dargestellten Ringrahmens als Stützelement mit einer Haftschicht schließt, und die Leiterplatinenseite 11 des Halbleiterpackungssubstrats 15 wird auf das Haftband 35 geklebt. In diesem Fall bewegen sich die Kontakthöcker 14 des Halbleiterpackungssubstrats 15 in die Haftschicht des Haftbands 35, wodurch das Halbleiterpackungssubstrat 15 auf vorteilhafte Weise über das Haftband 35 durch den Ringrahmen unterstützt wird. Es ist anzumerken, dass bei dem Anhaftschritt ein Ringrahmen verwendet werden kann, der in Draufsicht kreisförmig ist, oder es kann ein Ringrahmen, der in Draufsicht eine tetragonale Form aufweist, verwendet werden.
  • Wie in 3D dargestellt, wird ein Nutausbildungsschritt ausgeführt, nachdem der Anhaftschritt ausgeführt worden ist. Bei dem Nutausbildungsschritt wird die Seite der Leiterplatine 11 des Halbleiterpackungssubstrats 15 über das Haftband 35 durch einen nicht dargestellten Spanntisch gehalten. Eine V-Klinge 28 (Bearbeitungswerkzeug) mit einer V-förmigen Form wird dazu gebracht, von der Seite der Harzschicht (Versiegelung) 13 zu einer Zwischendickenposition der Leiterplatine 11 (Halbleiterpackungssubstrat 15) in die Leiterplatine 11 (Halbleiterpackungssubstrat 15) zu schneiden, wodurch entlang von jedem Bereich, der mit der Trennlinie korrespondiert, eine V-Nut 29 ausgebildet wird. Die V-Klinge 28 wird durch bindende Diamantschleifkörner oder Ähnliches mit einem Bindemittel zu einer Scheibenform mit einer V-förmigen Spitze geformt und an einer Spitze einer nicht dargestellten Spindel montiert.
  • In diesem Fall ist die V-Klinge 28 an der Trennlinie bei der Außenseite des Halbleiterpackungssubstrats 15 ausgerichtet und zu einer Tiefe abgesenkt, die mit einer mittleren Position der Dicke der Leiterplatine 11 an der Außenseite des Halbleiterpackungssubstrats 15 korrespondiert. Dann wird das Halbleiterpackungssubstrat 15 in Bezug auf die V-Klinge 28 in einer horizontalen Richtung in eine Schneidzufuhr versetzt, wodurch das Halbleiterpackungssubstrat 15 entlang der Trennlinie halb geschnitten wird und die V-Nut 29 mit einer ersten Breite t1 bei zumindest der oberen Fläche der Harzschicht 13 ausgebildet wird. Dieses halbe Schneiden wird wiederholt, wodurch eine Vielzahl von V-Nuten 29 in der oberen Fläche des Halbleiterpackungssubstrats 15 entlang der Trennlinien ausgebildet wird.
  • Es ist anzumerken, dass, obwohl die Spitze der V-Klinge 28 bei der vorliegenden Ausführungsform mit einer V-Form ausgebildet ist, diese Ausführung nicht beschränkend ist. Die Spitze der V-Klinge 28 muss nur so eine Form aufweisen, dass die V-Nut 29, damit in dem Halbleiterpackungssubstrat 15 ausgebildet werden kann. Zum Beispiel kann die Spitze einer Schneidklinge 99, wie in 13 dargestellt, mit einer V-Form mit einer flachen Spitze ausgebildet sein. Daher ist die V-Form der Spitze der Schneidklinge nicht auf eine perfekte V-Form beschränkt, bei welcher die Schneidklinge zu deren Spitze spitz zuläuft, sondern schließt eine Form ein, bei welcher die Spitze der Schneidklinge eine im Wesentlichen V-Form mit einer flachen Spitze aufweist. Zudem muss die V-förmige Fläche der Spitze der V-Klinge nicht notwendigerweise winklig geneigt sein, sondern kann irgendwie abgerundet sein.
  • Wie in 4A abgebildet, wird ein Trennschritt ausgeführt, nachdem der Nutausbildungsschritt ausgeführt worden ist. Bei dem Trennschritt wird eine Schneidklinge 36 mit einer zweiten Breite t2 verwendet, die geringer ist als die erste Breite t1. Die Schneidklinge 36 ist ausgeführt, um von der Seite der Harzschicht 13 zu einer mittleren Position der Dicke des Haftbands 35 entlang der V-Nuten 29 zu schneiden, wodurch das Halbleiterpackungssubstrat 15 in einzelne Halbleiterpackungen 10 unterteilt wird. Die Schneidklinge 36 wird durch bindende Diamantschleifkörner oder Ähnliches mit einem Bindemittel in eine Scheibenform mit einer winklig geformten Spitze ausgebildet und wird an einer Spitze einer nicht dargestellten Spindel montiert. Mit der Spitze der Schneidklinge 36 eine rechtwinklige Form aufweisend, wird eine vertikale rechtwinklige Nut 37 von dem Nutboden der V-Nut 29 in Richtung des Haftbands 35 ausgebildet.
  • In diesem Fall wird die Schneidklinge 36 an der Trennlinie auf der Außenseite des Halbleiterpackungssubstrats 15 ausgerichtet, und die Schneidklinge 36 wird zu einer Tiefe abgesenkt, die auf der Außenseite des Halbleiterpackungssubstrats 15 mit einer Zwischenposition entlang der Dicke des Haftbands 35 korrespondiert. Dann wird das Halbleiterpackungssubstrat 15 in einer horizontalen Richtung in Bezug auf die Schneidklinge 36 in eine Schneidzufuhr versetzt, wodurch das Halbleiterpackungssubstrat 15 vollständig entlang der Trennlinie geschnitten wird und die benachbarten Halbleiterpackungen 10 auf so eine Weise voneinander getrennt werden, dass sie mit einem vorbestimmten Abstand von X mm voneinander beabstandet sind. Das vollständige Schneiden wird wiederholt, wodurch das Halbleiterpackungssubstrat 15 entlang der Trennlinien ein einzelne Teile zerteilt wird.
  • Da die zweite Breite t2 der Schneidklinge 36 zudem schmaler ist als die erste Breite t1 der V-Nut 29, ist die Packungsseitenfläche 23 so mit der geneigten Fläche 25 ausgebildet, dass die Größe der äußeren Form der Packung größer wird als die bei der oberen Packungsfläche (obere Versiegelungsfläche) 22 auf dem Weg von der oberen Packungsfläche 22 in Richtung einer unteren Fläche. In Bezug auf die Packungsseitenfläche 23 ist der Packungsabstand auf der Seite der geneigten Fläche 25 breiter und ist auf der Seite einer vertikalen Fläche 26 schmaler. Obwohl die Details später beschrieben werden, ist das Seitenverhältnis mit dem Packungsabstand bei der unteren Seite (der Seite der vertikalen Fläche 26) der Packungsseitenfläche 23 schmaler ausgeführt erhöht, und es wird sichergestellt, dass die Abschirmschicht 16 (siehe 4B) weniger stark auf einem Nutboden 38 zwischen den Packungen abgelagert (aufgebaut) wird.
  • Wie in 4B dargestellt, wird ein Abschirmschichtausbildungsschritt ausgeführt, nachdem der Trennschritt ausgeführt worden ist. Bei dem Abschirmschichtausbildungsschritt wird die Abschirmschicht 16 an der oberen Packungsfläche 22 und den Packungsseitenflächen 23 aus einem leitfähigen Material ausgebildet, das über der Harzschicht 13 zugeführt wird. In diesem Fall wird jede Halbleiterpackung 10 durch eine nicht dargestellte Haltevorrichtung über das Haftband 35 gehalten. Dann wird unter vorbestimmten Abschirmschichtausbildungsbedingungen ein Film des leitenden Materials auf den Halbleiterpackungen 10 durch Sputtern oder Ähnliches von oben ausgebildet, wodurch die Abschirmschicht 16 mit einer gewünschten Dicke auf den oberen Packungsflächen 22 und den Packungsseitenflächen 23 ausgebildet wird.
  • Zu diesem Zeitpunkt ist die geneigte Fläche 25 der Packungsseitenfläche 23 auf so eine Weise geneigt, dass sie beim abwärtsgehen von der oberen Packungsfläche 22 sich nach außen erweitert, und die geneigte Fläche 25 kreuzt die Ausbildungsrichtung (vertikale Richtung) der Abschirmschicht 16 schräg. Wenn die Abschirmschicht 16 auf der Halbleiterpackung 10 ausgebildet ist, wird die Abschirmschicht 16 daher mit einer Dicke ausgebildet, die nicht nur auf der oberen Packungsfläche 22 sondern auch auf den geneigten Flächen 25 groß genug ist, um einen ausreichenden Abschirmeffekt zu zeigen. Obwohl die Abschirmschicht 16 auch auf den vertikalen Flächen 26 der Packungsseitenflächen 23 und auf dem Nutboden 38 zwischen den Packungen ausgebildet wird, wird die Dicke der Abschirmschicht 16 dort entsprechend dem Seitenverhältnis zwischen den Packungen (das Seitenverhältnis der rechtwinkligen Nut 37) gesteuert.
  • Genauer gesagt wird das Seitenverhältnis zwischen den Packungen, wie in 4C dargestellt, durch Y/X wiedergegeben, wobei Y (mm) die Tiefe von dem unteren Ende der geneigten Fläche 25 zu dem Nutboden 38 des Schnitts in das Haftband 35 (die Länge der Seitenfläche) ist und X (mm) die gegenüberliegende Beabstandung zwischen den vertikalen Flächen 26 ist. Die erste Breite t1, die zweite Breite t2 (siehe 4A), die Tiefe Y mm und die Abschirmschichtausbildungsbedingungen werden so eingestellt, um so ein Seitenverhältnis zu erhalten, das zum Ausbildungszeitpunkt der Abschirmschicht die Abschirmschicht 16 auf den Packungsseitenflächen 23 ausgebildet wird, jedoch die Dicke der Abschirmschicht 16, die auf dem Nutboden 38 zwischen den Packungen ausgebildet wird, vermindert ist. Es ist anzumerken, dass für jede dieser Bedingungen experimentell, empirisch oder theoretisch gewonnene Werte eingestellt werden.
  • Die geneigten Flächen 25 der Packungsseitenflächen 23 und die obere Seite der vertikalen Flächen 26 sind für einen Einfluss durch das Seitenverhältnis weniger anfällig, wogegen die untere Seite der vertikalen Flächen 26 von den Packungsseitenflächen 23 und der Nutboden 38 zwischen den Packungen für einen Einfluss durch das Seitenverhältnis anfälliger sind. Daher kann die Abschirmschicht 16 unabhängig von dem Seitenverhältnis mit einer ausreichenden Dicke auf den geneigten Flächen 25 und bei der oberen Seite der vertikalen Flächen 26 ausgebildet werden. Andererseits wird die Dicke der Abschirmschicht 16 bei der unteren Seite der vertikalen Flächen 26 und auf dem Nutboden 38 entsprechend des Seitenverhältnisses zwischen den Packungen variiert. Wenn das Seitenverhältnis hoch ist, wird die Dicke der Abschirmschicht 16 bei der unteren Seite der vertikalen Flächen 26 und auf dem Nutboden 38 klein sein, wogegen, wenn das Seitenverhältnis niedrig ist, die Dicke der Abschirmschicht 16 bei der unteren Seite der vertikalen Flächen 26 und auf dem Nutboden 38 groß sein wird.
  • Die Steuerung des Seitenverhältnisses wird hauptsächlich durch Variieren der Tiefe Y mm von dem unteren Ende der geneigten Fläche 25 zu dem Nutboden 38 ausgeführt, da die gegenüberliegende Beabstandung X mm zwischen den vertikalen Flächen 26 von der Linienbreite der Trennlinie abhängig ist. Mit dem Seitenverhältnis auf der Seite der vertikalen Fläche 26 hoch eingestellt, wird sichergestellt, dass die Abschirmschicht 16 mit einer ausreichenden Dicke auf den geneigten Flächen 25 und bei der oberen Seite der vertikalen Flächen 26, wo der Einfluss des Seitenverhältnisses gering ist, ausgebildet wird, wogegen die Abschirmschicht 16 bei der unteren Seite der vertikalen Flächen 26 und auf dem Nutboden 38, wo der Einfluss des Seitenverhältnisses groß ist, auf dünne Weise ausgebildet wird. Daher wird durch die Abschirmschicht 16 an der oberen Seite ein Austreten elektromagnetischen Rauschens durch die Abschirmschicht 16 bei der Halbleiterpackung 10 zurückgehalten, wodurch die Abschirmschicht 16 dünner ausgeführt wird und ein Entstehen von Graten an der unteren Seite bei der Halbleiterpackung 10 beschränkt wird.
  • Die Masseleitung 17 der Leiterplatine 11 ist bei der unteren Seite der geneigten Flächen 25 der Packungsseitenflächen 23 nach außen exponiert. Da die Abschirmschicht 16 bei der unteren Seite der geneigten Flächen 25 mit einer ausreichenden Dicke ausgebildet ist und die Abschirmschicht 16 dort mit der Masseleitung 17 verbunden ist, wird elektromagnetisches Rauschen, das in der Halbleiterpackung 10 erzeugt wird, durch die Masseleitung 17 aus der Halbleiterpackung 10 abgegeben. Es ist anzumerken, dass, obwohl die Abschirmschicht 16 bei der unteren Seite der vertikalen Flächen 26 der Packungsseitenflächen 23 verdünnt ist, die das elektromagnetische Rauschen durch die Vielfalt an Leitungen in der Leiterplatine 11 abgeschnitten worden ist. Daher wird einem Austritt elektromagnetischen Rauschens zu elektronischen Teilen in der Umgebung der Halbleiterpackung 10 als Ganzes vorgebeugt.
  • Es ist anzumerken, dass die Abschirmschicht 16 eine Mehrfilmschicht mit einer Dicke von mehreren um oder mehr ist, die aus mindestens einem Metall ausgebildet ist, das unter Kupfer, Titan, Nickel, Gold und Ähnlichem ausgewählt ist, und durch beispielsweise ein Sputterverfahren, ein Ionenplattierverfahren, ein Spritzbeschichtungsverfahren, ein CVD-Verfahren, ein Tintenstrahlverfahren oder ein Siebdruckverfahren, ausgebildet wird. Darüber hinaus kann die Abschirmschicht 16 durch Unterdrucklamination ausgebildet werden, bei der ein metallischer Film, der den oben erwähnten Mehrschichtfilm aufweist, an der oberen Packungsfläche 22 und der Packungsseitenflächen 23 in einer Unterdruckumgebung anhaftet. Auf diese Weise wird eine Halbleiterpackung 10, bei welcher die obere Packungsfläche 22 und die Packungsseitenflächen 23 mit der Abschirmschicht 16 bedeckt sind, hergestellt.
  • Wie in 4D dargestellt, wird ein Abhebeschritt ausgeführt, nachdem der Abschirmschichtausbildungsschritt ausgeführt worden ist. Bei dem Abhebeschritt wird die mit der Abschirmschicht 16 ausgebildete Halbleiterpackung 10 durch einen nicht gezeigten Abheber oder Ähnliches abgehoben. In diesem Fall wird einer Ablagerung beziehungsweise einem Aufbau der Abschirmschicht 16 bei der unteren Seite der vertikalen Flächen 26 der Packungsseitenflächen 23 oder auf dem Nutboden 38 zwischen den Packungen durch die Steuerung des Seitenverhältnisses zwischen den Packungen vorgebeugt. Daher wird die Abschirmschicht 16 zum Zeitpunkt des Abhebens der Halbleiterpackung 10 nicht von dem Nutboden 38 des Haftbands 35 abgezogen und es ist weniger wahrscheinlich, dass Grate bei den unteren Packungsabschnitten erzeugt werden.
  • In Übereinstimmung mit dem Herstellungsverfahren der Halbleiterpackung 10 der ersten Ausführungsform wird auf diese Weise ein Ausbilden der Abschirmschicht 16 bei der unteren Flächenseite der Halbleiterpackung 10 durch die Steuerung des Seitenverhältnisses zurückgehalten, wodurch ein Erzeugen von Graten beim Abheben der Halbleiterpackung zurückgehalten werden kann. Daher wird die Notwendigkeit eines Entgratungsvorgangs beseitigt, sodass die Bearbeitungsqualität und Bearbeitungszeit verbessert werden können. Da die Reihenfolge der Schritte von dem Nutausbildungsschritt zu dem Abhebeschritt auf dem Haftband 35 ausgeführt werden, ist es zudem nicht notwendig, die Halbleiterpackung 10 von dem Haftband 35 zu einem Tablett oder Ähnlichem zu überführen, sodass die Anzahl der Bearbeitungsschritte reduziert werden kann.
  • Bezug nehmend auf die 5A bis 6D wird nachfolgend ein Herstellungsverfahren für eine Halbleiterpackung in Übereinstimmung mit einer zweiten Ausführungsform beschrieben. Die zweite Ausführungsform unterscheidet sich dadurch von der ersten Ausführungsform, dass eine Abschirmschicht in einem Zustand ausgebildet wird, in dem Halbleiterpackungen auf einem Schutzband ausgerichtet werden.
  • Daher werden die gleichen Punkte der Ausführung, wie jene bei dem Herstellungsverfahren einer Halbleiterpackung nach der ersten Ausführungsform auf vereinfachte Weise beschrieben. Die 5A bis 6D sind Figuren zum Erläutern des Herstellungsverfahrens für eine Halbleiterpackung in Übereinstimmung mit der zweiten Ausführungsform. 5A bildet ein Beispiel eines Montageschritts ab, 5B bildet ein Beispiel eines Substratherstellungsschritts ab, 5C bildet ein Beispiel eines Trennschritts ab, 6A bildet ein Beispiel eines Halbleiterpackungsausrichtungsschritts ab, die 6B und 6C bildet ein Beispiel eines Abschirmschichtausbildungsschritts ab und 6D bildet ein Beispiel eines Abhebeschritts ab.
  • Wie in 5A dargestellt, wird als Erstes ein Montageschritt ausgeführt. Bei dem Montageschritt wird eine Vielzahl von Halbleiterchips 12 in einer Vielzahl von Bereichen montiert, die durch Trennlinien auf einer Leiterplatine 11 unterteilt ist. Die Leiterplatine 11 ist darin mit Leitungen, wie zum Beispiel einer Masseleitung 17, ausgebildet, und Kontakthöcker 14 sind an einer unteren Fläche der Leiterplatine 11 angeordnet. Dann wird ein Ende eines Drahts 19 mit einer Elektrode an einer oberen Fläche des Halbleiterchips 12 verbunden, und das andere Ende des Drahts 19 wird mit einer Elektrode 18 an der Fläche der Leiterplatine 11 verbunden. Es ist anzumerken, dass das Drahtbonden nicht beschränkend ist und stattdessen ein Flip-Chip-Bonding ausgeführt werden kann, bei dem Elektroden an der unteren Fläche des Halbleiterchips 12 direkt mit Elektroden an der Fläche der Leiterplatine 11 verbunden werden.
  • Wie in 5B dargestellt, wird ein Substratherstellungsschritt ausgeführt, nachdem der Montageschritt ausgeführt worden ist. Bei dem Substratherstellungsschritt wird eine Versiegelung 24 auf die Leiterplatine 11 auf einer nicht dargestellten Haltevorrichtung von einer Zuführdüse 34 durch eine Einspritzöffnung 33 einer Form 32 zugeführt, und die Vielzahl von Halbleiterchips 12 an der Leiterplatine 11 werden mit der Versiegelung 24 versiegelt. In diesem Zustand wird die Versiegelung 24 durch Wärme oder Trocknen gehärtet, wodurch ein Halbleiterpackungssubstrat 15, bei dem eine Harzschicht 13 (siehe 5C) an einer oberen Fläche der Leiterplatine 11 ausgebildet ist, hergestellt wird. Es ist anzumerken, dass ein Planarisierungsschritt mit einem Planarisieren der Harzschicht 13 durch Schleifen nach dem Substratherstellungsschritt ausgeführt werden kann. Zudem können in dem Fall, in dem das Halbleiterpackungssubstrat 15 vorbereitet worden ist, der Montageschritt und der Substratherstellungsschritt weggelassen werden.
  • Wie in 5C dargestellt, wird ein Trennschritt ausgeführt, nachdem der Substratherstellungsschritt ausgeführt worden ist. Bei dem Trennschritt wird die Seite der Harzschicht 13 auf die gleiche Weise wie bei dem Nutausbildungsschritt der ersten Ausführungsform durch eine V-Klinge 28 halb geschnitten, wodurch V-Nuten 29 entlang der Trennlinien ausgebildet werden. Ferner wird die Leiterplatine 11 auf die gleiche Weise wie bei dem Trennschritt der ersten Ausführungsform durch eine Schneidklinge 36 vollständig geschnitten, wodurch das Halbleiterpackungssubstrat 15 entlang der Trennlinien in einzelne Halbleiterpackungen 10 getrennt wird. Auf diese Weise wird das Halbleiterpackungssubstrat 15 durch schrittweises Schneiden einzeln aufgeteilt, das unter Verwendung der V-Klinge 28 und der Schneidklinge 36 ausgeführt wird.
  • Das Halbleiterpackungssubstrat 15 wird mit den V-Nuten 29 und mit rechtwinkligen Nuten 37 schmalerer Breite bei den Nutböden der V-Nuten 29 ausgebildet. Daher werden Packungsseitenflächen 23 mit geneigten Flächen 25 ausgebildet, sodass die Größe der äußeren Form der Packung größer wird als jene bei der oberen Packungsfläche 22 auf dem Weg von der oberen Packungsfläche 22 in Richtung der unteren Fläche. Bezüglich der Packungsseitenflächen 23 ist der Packungsabstand beziehungsweise das Packungsintervall auf der Seite der geneigten Fläche 25 größer und auf der Seite der vertikalen Fläche 26 kleiner. Daher können die Halbleiterpackungen 10 bei einem während einer späteren Stufe ausgeführten Halbleiterpackungsausrichtungsschritt auf so eine Weise ausgerichtet werden, dass der Packungsabstand an der unteren Seite bei den Halbleiterpackungen 10 reduziert ist.
  • Wie in 6A dargestellt, wird der Halbleiterpackungsausrichtungsschritt ausgeführt, nachdem der Trennschritt ausgeführt worden ist. Bei dem Halbleiterpackungsausrichtungsschritt werden die unterteilten Halbleiterpackungen 10 an einem Schutzband 41 ausgerichtet, das als Stützelement dient. In diesem Fall wird eine Haltefläche des Schutzbands 41 mit flachen Nuten (Nuten) 42 in einem Gittermuster ausgebildet, und die Haltefläche wird durch die flachen Nuten 42 in eine Vielzahl von Bereichen aufgeteilt. Die Halbleiterpackung 10 wird in jedem der Bereiche platziert, wodurch die Halbleiterpackungen 10 in einem Zustand ausgerichtet werden, in dem die benachbarten Halbleiterpackungen 10 um einen vorbestimmten Abstand von X mm voneinander beabstandet sind. Da die Nutbreite der flachen Nut 42 W mm größer ist als der Packungsabstand X mm, stehen die vertikalen Flächen 26 der Halbleiterpackung 10 in die Innenseite der flachen Nut 42 hervor. Es ist anzumerken, dass die Halbleiterpackungen 10 an einer Haltevorrichtung anstatt an dem Schutzband 41 gehalten werden können.
  • Wie in 6B dargestellt, wird ein Abschirmschichtausbildungsschritt ausgeführt, nachdem der Halbleiterpackungsausrichtungsschritt ausgeführt worden ist. Bei dem Abschirmschichtausbildungsschritt wird eine Abschirmschicht 16 an den oberen Packungsflächen 22 und den Packungsseitenflächen 23 mit einem leitfähigen Material ausgebildet, das über der Harzschicht 13 zugeführt wird. Da die geneigten Flächen 25 der Packungsseitenflächen 23 auf so eine Weise geneigt sind, dass sie beim Herabgehen von der oberen Packungsfläche 22 nach außen expandieren, wird die Abschirmschicht 16 in diesem Moment nicht nur an den oberen Packungsflächen 22 sondern auch an den geneigten Flächen 25 mit einer gewünschten Dicke ausgebildet. Obwohl die Abschirmschicht 16 auch an den vertikalen Flächen 26 der Packungsseitenflächen 23 und auf den Nutböden 43 der flachen Nuten 42 des Schutzbands 41 ausgebildet wird, wird die Dicke der Abschirmschicht 16 dort entsprechend dem Seitenverhältnis zwischen den Packungen auf der unteren Packungsseite gesteuert.
  • Wie in 6C dargestellt, wird das Seitenverhältnis zwischen den Packungen durch Y/X wiedergegeben, wobei Y (mm) die Tiefe von dem unteren Ende der geneigten Fläche 25 zu dem Nutboden 43 der flachen Nut 42 des Schutzbands 41 (die Länge der Seitenfläche) ist und X (mm) die gegenüberliegende Beabstandung zwischen den vertikalen Flächen 26 ist. Die Neigung der geneigten Fläche 25, die Tiefe Y mm, der vorbestimmte Abstand X mm und die Abschirmschichtausbildungsbedingungen werden so eingestellt, um so ein Seitenverhältnis zu erhalten, dass zum Ausbildungszeitpunkt der Abschirmschicht die Abschirmschicht 16 an den Packungsseitenflächen 23 ausgebildet wird, jedoch die Dicke der Abschirmschicht 16, die auf dem Nutboden 43 zwischen den Packungen ausgebildet wird, reduziert ist. Es ist anzumerken, dass für jede dieser Bedingungen experimentell, empirisch oder theoretisch erhaltene Werte eingestellt werden.
  • Die Steuerung des Seitenverhältnisses wird hauptsächlich durch Variieren der gegenüberliegenden Beabstandung X mm zwischen den vertikalen Flächen 26 und der Tiefe Y mm der flachen Nuten 42 des Schutzbands 41 beim Ausrichten an dem Schutzband 41 ausgeführt. Mit dem Seitenverhältnis auf der Seite der vertikalen Fläche 26 hoch eingestellt, wird sichergestellt, dass die Abschirmschicht 16 mit einer ausreichenden Dicke an den geneigten Flächen 25 und an der oberen Seite der vertikalen Flächen 26 ausgebildet wird, wo der Einfluss des Seitenverhältnisses gering ist, wogegen die Abschirmschicht 16 bei der unteren Seite der vertikalen Flächen 26 und an den Nutböden 43, wo der Einfluss des Seitenverhältnisses groß ist, dünn ausgebildet wird. Da die vertikalen Flächen 26 der Halbleiterpackung 10 in die Innenseite der flachen Nut 42 hervorstehen, ist die Abschirmschicht 16 ferner zwischen der vertikalen Fläche 26 und der flachen Nut 42 getrennt. Folglich wird einem Erzeugen von Graten beim Abheben der Halbleiterpackung 10 vorgebeugt.
  • Die Masseleitung 17 der Leiterplatine 11 ist bei der unteren Seite der geneigten Flächen 25 der Packungsseitenflächen 23 nach außen exponiert. Da die Abschirmschicht 16 mit einer ausreichenden Dicke bei der unteren Seite der geneigten Flächen 25 ausgebildet ist und die Abschirmschicht 16 mit der Masseleitung 17 verbunden ist, wird elektromagnetisches Rauschen, das in der Halbleiterpackung 10 erzeugt wird, durch die Masseleitung 17 aus der Halbleiterpackung 10 abgegeben. Es ist anzumerken, dass die Abschirmschicht 16 bei der unteren Seite der vertikalen Flächen 26 der Halbleiterpackung 10 verdünnt ist, wobei das elektromagnetische Rauschen durch die Vielzahl an Leitungen beziehungsweise Drähten bei der Leiterplatine 11 abgeschnitten wird. Daher wird einer Abgabe elektromagnetischen Rauschens zu elektronischen Teilen in der Umgebung der Halbleiterpackung 10 als Ganzes vorgebeugt.
  • Es ist anzumerken, dass die Abschirmschicht 16 ein Mehrschichtfilm mit einer Dicke von mehreren um oder mehr ist, der mit mindestens einem Metall ausgebildet wird, das unter Kupfer, Titan, Nickel, Gold und Ähnlichem ausgewählt ist, und beispielsweise durch ein Sputterverfahren, einem Ionenplattierverfahren beziehungsweise Ionenbeschichtungsverfahren, einem Spritzbeschichtungsverfahren, einem CVD-Verfahren, einem Tintenstrahlverfahren oder einem Siebdruckverfahren ausgebildet wird. Außerdem kann die Abschirmschicht 16 durch Unterdrucklaminieren ausgebildet werden, bei dem ein metallischer Film, der den oben erwähnten Mehrschichtfilm aufweist, in einer Unterdruckatmosphäre auf die obere Packungsfläche 22 und die Packungsseitenflächen geklebt wird. Auf diese Weise wird eine Halbleiterpackung 10 hergestellt, bei welcher die obere Packungsfläche 22 und die Packungsseitenflächen 23 mit der Abschirmschicht 16 bedeckt sind.
  • Wie in 6D dargestellt, wird nach dem Abschirmschichtausbildungsschritt ein Abhebeschritt ausgeführt. Bei dem Abhebeschritt wird die mit der Abschirmschicht 16 ausgebildete Halbleiterpackung 10 durch einen nicht dargestellten Abheber oder Ähnliches abgehoben. In diesem Fall wird durch die Steuerung des Seitenverhältnisses zwischen den Packungen einer Ablagerung (Aufbau) der Abschirmschicht 16 bei der unteren Seite der vertikalen Flächen 26 der Packungsseitenflächen 23 oder auf den Nutböden 43 zwischen den Packungen vorgebeugt. Da die Abschirmschicht 16 zwischen der vertikalen Fläche 26 und der flachen Nut 42 getrennt ist, wird ferner die Abschirmschicht 16 in der flachen Nut 42 gelassen und einer Erzeugung von Nuten zum Zeitpunkt des Abhebens der Halbleiterpackung 10 wird vorgebeugt.
  • In Übereinstimmung mit dem Herstellungsverfahren der Halbleiterpackung 10 nach der zweiten Ausführungsform wird, wie bei der ersten Ausführungsform, einer Ausbildung der Abschirmschicht 16 bei der unteren Seite der Halbleiterpackung 10 durch die Steuerung des Seitenverhältnisses vorgebeugt, wodurch auf diese Weise einer Erzeugung von Graten beim Abheben der Halbleiterpackung vorgebeugt werden kann. Damit wird die Notwendigkeit für einen Entgratungsvorgang eliminiert, sodass die Bearbeitungsqualität und Bearbeitungszeit verbessert werden können.
  • Es ist anzumerken, dass die Form der Seitenfläche der Halbleiterpackung bei der ersten und zweiten Ausführungsform nicht auf die obige Ausführung beschränkt ist. Die Seitenflächenform der Halbleiterpackung kann eine beliebige sein, sodass der Packungsabstand zwischen den benachbarten Halbleiterpackungen auf dem Weg von der oberen Fläche in Richtung der unteren Fläche der Halbleiterpackung kleiner wird. Seitenflächenformen der Halbleiterpackungen in Übereinstimmung mit Abwandlungen werden nachfolgend beschrieben. Die 7A bis 7E bilden ein Beispiel von Variationen der Seitenflächenform der Halbleiterpackung ab.
  • Wie in 7A dargestellt, wurde bei den Halbleiterpackungen der ersten und zweiten Ausführungsform ein Aufbau verwendet, bei dem die Packungsseitenfläche 23 mit der geneigten Fläche 25 über dem Bereich der Harzschicht 13 und der Leiterplatine 11 ausgebildet ist, jedoch ist dieser Aufbau nicht beschränkend. Zum Beispiel kann, wie in 7B dargestellt, ein Aufbau verwendet werden, bei dem die geneigte Fläche 25 nur bei der Harzschicht 13 ausgebildet ist. In diesem Fall wird nur die Harzschicht 13, wo die Abnutzung einer Klinge vergleichsweise gering ist, durch die V-Klinge geschnitten, wodurch ein Verschleiß der V-Klinge zurückgehalten werden kann und die Klingenstandzeit verlängert werden kann. Eine Variation der Form aufgrund des Verschleißes der V-Klinge wird zurückgehalten, wodurch ein Winkelmanagement bezüglich der V-Nut vereinfacht werden kann.
  • Zudem kann, wie in 7C dargestellt, ein Aufbau verwendet werden, bei dem die Packungsseitenfläche 23 mit einer Stufe 55 ausgebildet ist, sodass die Größe der äußeren Form der Packung auf dem Weg von der oberen Packungsfläche 22 in Richtung der unteren Fläche größer wird als die bei der oberen Packungsfläche 22. In diesem Fall wird die Stufe 55 in der Packungsseitenfläche 23 durch ein Stufenschneiden ausgebildet, das unter Verwendung einer Schneidklinge großer Breite und einer Schneidklinge geringer Breite ausgeführt wird. Mit einem großen Packungsabstand auf der oberen Stufenseite der Packungsseitenfläche 23 sichergestellt, wird die Abschirmschicht 16 mit einer ausreichenden Dicke auf der Seite der oberen Stufen der Packungsseitenfläche 23 ausgebildet. Zudem wird das Seitenverhältnis zwischen den Packungen auf der unteren Stufenseite der Packungsseitenfläche 23 gesteuert, wodurch die Abschirmschicht 16 auf den Nutboden 38 zwischen den Packungen mit einer dünnen Form ausgebildet werden kann und einer Erzeugung von Graten vorgebeugt werden kann.
  • Angesichts dessen kann, wie in 7D dargestellt, ein Aufbau verwendet werden, bei dem die Packungsseitenfläche 23 mit einer gekrümmten Fläche 56 so ausgebildet ist, dass die Größe der äußeren Form der Packung größer wird als die bei der oberen Packungsfläche 22 auf dem Weg von der oberen Packungsfläche 22 in Richtung der unteren Fläche. In diesem Fall sind die gekrümmte Flächen 56 und eine vertikale Fläche 26 bei der Packungsseitenfläche 23 durch Stufenschneiden ausgebildet, das unter Verwendung einer gekrümmten Klinge großer Breite und einer Schneidklinge geringer Breite ausgeführt wird. Da die gekrümmte Fläche 56 die Ausbildungsrichtung (vertikale Richtung) der Abschirmschicht 16 schneidet, kann die Abschirmschicht 16 mit einer ausreichenden Dicke an der gekrümmten Fläche 56 ausgebildet werden. Zudem wird das Seitenverhältnis zwischen den Packungen auf der Seite der vertikalen Fläche 26 der Halbleiterpackung 10 gesteuert, wodurch die Abschirmschicht 16 auf dem Nutboden 38 zwischen den Packungen mit einer verdünnten Form ausgebildet werden kann und einer Erzeugung von Graten vorgebeugt werden kann.
  • Ferner kann, wie in 7E dargestellt, ein Aufbau verwendet werden, bei dem die Packungsseitenfläche 23 mit geneigten Flächen 58 und 59 so ausgebildet wird, dass die Größe der äußeren Form der Packung auf dem Weg von der oberen Packungsfläche 22 in Richtung der unteren Fläche maximiert ist. In diesem Fall wird das Schneiden durch eine V-Klinge von der oberen Seite und der unteren Seite ausgeführt, wodurch die geneigten Flächen 58 und 59 bei der Packungsseitenfläche 23 ausgebildet werden. Der Packungsabstand bei der Grenzposition zwischen den geneigten Flächen 58 und 59 wird mit X mm ausgebildet, und das Seitenverhältnis zwischen den Packungen auf der unteren Seite der Grenzposition wird gesteuert beziehungsweise kontrolliert, wodurch die Abschirmschicht 16 mit einer verdünnten Form bei der unteren Seite der Halbleiterpackung ausgebildet werden kann und einer Erzeugung von Graten beim Abheben vorgebeugt werden kann.
  • Nunmehr wird nachfolgend die Beziehung zwischen einer Stufenabdeckung der Halbleiterpackung und dem Seitenverhältnis beschrieben. 8 ist eine schematische Schnittansicht einer Probe. Die 9A bis 9D sind Diagramme, welche die Beziehung zwischen der Stufenabdeckung und dem Seitenverhältnis bei Proben darstellen.
  • Wie in 8 dargestellt, wurde an jeder von vier Arten von Proben 61, die jeweils mit einer V-Nut 62 und einer rechtwinkligen Nut 63 ausgebildet sind, eine Abschirmschicht durch ein Ionenplattierverfahren unter den Bedingungen von 180 °C und 8×10-4 Pascal ausgebildet. Als die vier Arten von Proben 61 wurden Proben 61 präpariert, die mit rechtwinkligen Nuten 63 ausgebildet waren, welche respektive Seitenverhältnisse Y/X von 1, 2, 3 und 4 aufweisen, wobei X (mm) die Nutbreite ist und Y (mm) die Nuttiefe ist. Für jede der Proben 61 wurden die Dicke der Abschirmschicht an der oberen Fläche 64, die Dicke der Abschirmschicht bei einem unteren Abschnitt 65 einer V-Nut, die Dicke der Abschirmschicht bei einem oberen Abschnitt 66 einer rechtwinkligen Nut, die Dicke der Abschirmschicht bei einem unteren Abschnitt 67 einer rechtwinkligen Nut und die Dicke der Abschirmschicht an dem Nutboden 68 basierend auf Bildern gemessen, die unter einem Elektronenmikroskop beobachtet worden sind.
  • Mit der Dicke der Abschirmschicht an der oberen Fläche 64 der Probe 61 als Referenz wurden dann die Stufenabdeckungen beziehungsweise Stufenabdeckungen der Dicke der Abschirmschicht bei dem unteren Abschnitt 65 einer V-Nut, der obere Abschnitt 66 einer rechtwinkligen Nut, der untere Abschnitt 67 einer rechtwinkligen Nut und der Nutboden 68 in den 9A bis 9D zusammengefasst. Es ist anzumerken, dass die Stufenabdeckung bei jedem der spezifischen Abschnitte, das heißt der untere Abschnitt 65 einer V-Nut, der obere Abschnitt 66 einer rechtwinkligen Nut, der untere Abschnitt 67 einer rechtwinkligen Nut und der Nutboden 68 aus der Dicke der Abschirmschicht bei dem spezifischen Abschnitt und die Dicke der Abschirmschicht an der oberen Fläche über die folgende Formel (1) berechnet werden. Zudem wird das Seitenverhältnis von der Breite und der Tiefe der rechtwinkligen Nut 63 mit der folgenden Formel (2) berechnet. Stufenabdeckung =  ( ( Dicke bei einem spezifischen Abschnitt ) / ( Dicke an oberer Fl a ¨ che ) ) × 100 [ % ]
    Figure DE102018205895B4_0001
     Seitenverh a ¨ ltnis = ( Tiefe einer rechtwinkligen Nut ) / ( Breite einer rechtwinkligen Nut )
    Figure DE102018205895B4_0002
  • Wie in 9A dargestellt, wurde die Stufenabdeckung bei dem unteren Abschnitt 65 einer V-Nut in Beziehung zu der oberen Fläche 64 der Probe 61 bei in etwa 90 % unabhängig von Abweichungen bei dem Seitenverhältnis der rechtwinkligen Nut 63 beibehalten. Zudem wurde, wie in 9B dargestellt, die Stufenabdeckung bei dem oberen Abschnitt 66 einer rechtwinkligen Nut in Beziehung zu der oberen Fläche 64 der Probe 61 unabhängig von Abweichungen bei dem Seitenverhältnis der rechtwinkligen Nut 63 bei in etwa 60 % beibehalten. Daher wurde bei den Dicken der Abschirmschicht bei dem unteren Abschnitt 65 einer V-Nut und dem oberen Abschnitt 66 einer rechtwinkligen Nut festgestellt, dass sie von dem Seitenverhältnis der rechtwinkligen Nut 63 unabhängig sind. Aus diesem Grund wird, selbst wenn das Seitenverhältnis der rechtwinkligen Nut 63 erhöht wird, eine Stufenabdeckung von in etwa 90 % bei der V-Nut 62 erreicht, wodurch eine Abschirmeigenschaft verbessert wird, und bei dem oberen Abschnitt 66 einer rechtwinkligen Nut eine Stufenabdeckung von in etwa 60 % erreicht, wodurch ein Abschleifen zu der Masseleitung in der Leiterplatine realisiert werden kann.
  • Wie in 9C dargestellt, wurde die Stufenabdeckung bei dem unteren Abschnitt 67 einer rechtwinkligen Nut in Beziehung zu der oberen Fläche 64 für die Probe 61 bei in etwa 60 % beibehalten, wenn das Seitenverhältnis der rechtwinkligen Nut 63 nicht mehr als zwei war, jedoch wurde die Stufenabdeckung auf in etwa 35 % abgesenkt, wenn das Seitenverhältnis auf vier erhöht wurde. Wie in 9D dargestellt, wurde die Stufenabdeckung bei dem Nutboden 68 im Verhältnis zu der oberen Fläche 64 der Probe 61 mit einem Anstieg bei dem Seitenverhältnis der rechtwinkligen Nut 63 abgesenkt, und die Stufenabdeckung wurde auf in etwa 40 % abgesenkt, wenn das Seitenverhältnis auf vier angehoben wurde. Daher wurde herausgefunden, dass die Dicken der Abschirmschicht bei dem unteren Abschnitt 67 einer rechtwinkligen Nut und des Nutbodens 68 stark von dem Seitenverhältnis der rechtwinkligen Nut 63 abhängig sind. Aus diesem Grund können mit einem angehobenen Seitenverhältnis der rechtwinkligen Nut 63 die Stufenabdeckungen bei dem unteren Abschnitt 67 einer rechtwinkligen Nut und dem Nutboden 68 reduziert werden und einem Erzeugen von Graten kann vorgebeugt werden. Auf diese Weise ist es durch Steuern des Verhältnisses der V-Nut 62 und der rechtwinkligen Nut 63 möglich, sowohl eine Verbesserung einer Abschirmeigenschaft als auch ein Vorbeugen gegen eine Graterzeugung zu realisieren.
  • Es ist anzumerken, dass, obwohl eine Halbleiterpackung, bei welcher ein Halbleiterchip auf eine Leiterplatine montiert ist, als ein Beispiel bei der ersten und zweiten Ausführungsform beschrieben worden ist, dieser Aufbau nicht beschränkend ist. Eine Halbleiterpackung, bei der eine Vielzahl von Halbleiterchips auf einer Leiterplatine montiert sind, kann hergestellt werden. Zum Beispiel kann, wie in 10A dargestellt, eine Halbleiterpackung 70 durch Montieren einer Vielzahl (zum Beispiel drei) Halbleiterchips 72a bis 72c auf einer Leiterplatine 71 und ein Abschirmen der Halbleiterchips 72a bis 72c zusammen hergestellt werden. In diesem Fall wird ein Halbleiterpackungssubstrat 75 mit V-Nuten an einer Packungsbasis ausgebildet, und das Halbleiterpackungssubstrat 75 wird auf einer Packungsbasis geteilt. Es ist anzumerken, dass die Halbleiterchips 72a bis 72c die gleiche Funktion aufweisen können oder unterschiedliche Funktionen aufweisen können.
  • Zudem kann, wie in 10B dargestellt, eine Halbleiterpackung (SIP) 80, bei der eine Vielzahl (zum Beispiel 2) Halbleiterchips 82a und 82b auf einer Leiterplatine 82 montiert sind und die Halbleiterchips 82a und 82b einzeln abgeschirmt sind, hergestellt werden. In diesem Fall wird ein Halbleiterpackungssubstrat 80 mit V-Nuten auf einer Chipbasis ausgebildet, und das Halbleiterpackungssubstrat wird auf einer Packungsbasis geteilt. Hierdurch wird eine Abschirmschicht 86 zwischen den Halbleiterchips 82a und 82b ausgebildet, wodurch Einflüssen elektromagnetischen Rauschens zwischen den Halbleiterchips 82a und 82b vorgebeugt werden kann. Es ist anzumerken, dass die Halbleiterchips 82a und 82b die gleiche Funktion aufweisen können oder unterschiedliche Funktionen aufweisen können.
  • Obwohl die V-Nuten durch eine Verwendung der V-Klinge als Bearbeitungswerkzeug bei der oben beschriebenen ersten und zweiten Ausführungsform ausgebildet worden sind, ist diese Ausführung darüber hinaus nicht beschränkend. Zum Beispiel können, wie in 11A dargestellt, V-Nuten in einem Halbleiterpackungssubstrat 15 durch Verwendung einer gewöhnlichen Schneidklinge 91 als Bearbeitungswerkzeug ausgebildet werden. In diesem Fall wird ein Schneiden durch die Schneidklinge 91 ausgeführt, die mit einem vorbestimmten Winkel zu einer Seite im Verhältnis zu einer vertikalen Ebene P auf einer Trennlinie des Halbleiterpackungssubstrats 15 geneigt ist, wonach ein Schneiden mit der Schneidklinge 91 ausgeführt wird, die mit dem vorbestimmten Winkel zu der anderen Seite relativ zu der vertikalen Ebene P geneigt ist. Hierdurch wird eine obere Fläche des Halbleiterpackungssubstrats 15 durch die Schneidklinge 91 mit einer V-Form weggeschnitten, und die V-Nut wird entlang der Trennlinie ausgebildet.
  • Zudem können, wie in 11B dargestellt, V-Nuten in einem Halbleiterpackungssubstrat 15 durch Verwendung eines Bearbeitungskopfes 93 für eine Laserablation als ein Bearbeitungswerkzeug ausgebildet werden. In diesem Fall wird eine Ablationsbearbeitung mit dem Bearbeitungskopf 93 ausgeführt, der mit einem vorbestimmten Winkel zu einer Seite relativ zu einer vertikalen Ebene P auf einer Trennlinie des Halbleiterpackungssubstrats 15 geneigt ist, wonach eine Ablationsbearbeitung mit dem Bearbeitungskopf 93 ausgeführt wird, der mit dem vorbestimmten Winkel zu der anderen Seite relativ zu der vertikalen Ebene P geneigt ist. Eine obere Fläche des Halbleiterpackungssubstrats 15 wird durch einen Laserstrahl mit einer V-Form so weggeschnitten, dass er in dem Halbleiterpackungssubstrat 15 absorbiert wird, und die V-Nut wird entlang der Trennlinie ausgebildet. Es ist anzumerken, dass sich eine Laserablation auf ein Phänomen bezieht, bei dem, wenn die Bestrahlungsintensität eines Laserstrahls einen vorbestimmten Bearbeitungsgrenzwert erreicht oder überschreitet, der Laserstrahl in elektronische, thermische, optische und kinetische Energie bei der Fläche eines Festkörpers umgewandelt wird, mit dem Ergebnis, dass neutrale Atome, Moleküle, positive oder negative Ionen, Radikale, Cluster, Elektronen und/oder Licht auf explosive Weise freigesetzt werden, wodurch die Fläche des Festkörpers abgetragen wird.
  • Darüber hinaus können V-Nuten, wie in 11C dargestellt, in einem Halbleiterpackungssubstrat 15 durch Verwendung einer Profilierungseinrichtung 95 als ein Bearbeitungswerkzeug ausgebildet werden. Die Profilierungseinrichtung 95 ist durch Elektroablagerung einer Schleifkornschicht 97 aus Diamantschleifkörnern auf einer im Wesentlichen V-förmigen Bearbeitungsfläche eines Aluminiumbasiselements 96 eingerichtet. Die Profilierungseinrichtung 95 ist weniger anfällig für Verschleiß und kann, verglichen mit einer V-Klinge, die V-Form über einen langen Zeitraum beibehalten. Zudem können in den Fällen eines Herstellens der Halbleiterpackungen, wie in den 7B bis 7E dargestellt, auch der Bearbeitungskopf für eine Laserbearbeitung oder die Profilierungseinrichtung zum Zeitpunkt eines Ausbildens von Nuten in einem Packungssubstrat oder eines Trennens des Packungssubstrats als Bearbeitungswerkzeug verwendet werden.
  • Obwohl eine Ausführung zum Herstellen einer Halbleiterpackung, bei welcher ein Halbleiterchip oder Chips durch Drähte an Elektroden einer Leiterplatine drahtgebonded werden, oben bei der ersten und zweiten Ausführungsform und Abwandlungen beschrieben wurde, ist diese Ausführung nicht beschränkend. Wie in 12 dargestellt, kann eine Halbleiterpackung 89 ein Flip-Chip-Bonding einsetzen, bei dem ein Halbleiterchip 12 direkt mit Elektroden einer Leiterplatine 11 verbunden wird.
  • Zudem können bei der ersten und zweiten Ausführungsform die Ausbildung der V-Nuten bei dem Halbleiterpackungssubstrat und das Trennen des Halbleiterpackungssubstrats durch Verwendung der gleichen Vorrichtung ausgeführt werden oder können durch Verwendung verschiedener Vorrichtungen ausgeführt werden.
  • Obwohl das Trennen des Halbleiterpackungssubstrats bei der oben beschriebenen ersten und zweiten Ausführungsform unter Verwendung einer Schneidklinge ausgeführt worden ist, ist diese Ausführung nicht beschränkend. Das Trennen des Halbleiterpackungssubstrats muss nur ein Trennen des Halbleiterpackungssubstrats in einzelne Halbleiterpackungen sein. Zum Beispiel kann das Halbleiterpackungssubstrat in einzelne Halbleiterpackungen durch eine Ablationsbearbeitung getrennt werden.
  • Obwohl der Nutausbildungsschritt bei der obigen ersten Ausführungsform ein Schneiden zu einer Zwischenposition der Dicke der Leiterplatine durch ein Bearbeitungswerkzeug war, ist diese Ausführung nicht beschränkend. Der Nutausbildungsschritt muss nur ein Schneiden in zumindest eine Zwischenposition der Dicke der Harzschicht durch ein Bearbeitungswerkzeug sein.
  • Obwohl bei der obigen ersten Ausführungsform das Haftband als ein Beispiel für das Stützelement erwähnt wurde, ist diese Ausführung nicht beschränkend. Das Stützelement muss lediglich ein Element sein, welches das Halbleiterpackungssubstrat unterstützt und kann zum Beispiel mit einem Substrat aufgebaut sein. Daher ist bei dem Anhaftschritt eine Ausführung, bei welcher die Seite der Leiterplatine des Halbleiterpackungssubstrats auf das Haftband geklebt wird, welches an den Ringrahmen angebracht ist, nicht beschränkend, und es kann eine Ausführung verwendet werden, bei der die Seite der Leiterplatine des Halbleiterpackungssubstrats über eine Haftschicht an ein Substrat anhaftet.
  • Obwohl bei der obigen zweiten Ausführungsform der Halbleiterpackungsausrichtungsschritt ein Ausrichten der ausgebildeten Halbleiterpackungen an dem Schutzband oder der Haltevorrichtung mit den flachen Nuten umfasst, ist diese Ausführung außerdem nicht beschränkend. Der Halbleiterpackungsausrichtungsschritt kann ein Ausrichten der Halbleiterpackungen an einem flachen Schutzband oder einer Haltevorrichtung umfassen, die nicht mit flachen Nuten ausgebildet sind/ist. In diesem Fall wird das Seitenverhältnis zwischen den Packungen entsprechend der Tiefe von der Neigung oder Stufe der Halbleiterpackung zu der Haltefläche des Schutzbands oder der Haltevorrichtung gesteuert.
  • Obwohl das Schutzband bei der obigen zweiten Ausführungsform als ein Beispiel eines Stützelements genannt worden ist, ist diese Ausführung nicht beschränkend. Das Stützelement muss lediglich ein Element sein, das die Halbleiterpackungen über einer Haftschicht unterstützt, und kann zum Beispiel mit einem Substrat aufgebaut sein. Dieses Substrat kann aber muss nicht mit flachen Nuten ausgebildet sein. Bei dem Halbleiterpackungsausrichtungsschritt ist eine Ausführung, bei welcher die Halbleiterpackungen an einem Schutzband oder einer Haltevorrichtung ausgerichtet werden nicht beschränkend, und die Halbleiterpackungen können an einem Substrat in einem mit einem Wachs fixierten Zustand ausgerichtet werden.
  • Außerdem ist eine Ausführung, bei der die Halbleiterpackung für tragbare Kommunikationsvorrichtungen, wie zum Beispiel Mobiltelefone, verwendet wird, nicht beschränkend und die Halbleiterpackung kann für elektronische Vorrichtungen, wie zum Beispiel Kameras, verwendet werden. Obwohl die Ausführungsformen und Abwandlungen oben beschrieben worden sind, können andere Ausführungsformen der vorliegenden Erfindung außerdem jene einschließen, die durch vollständiges oder teilweises Kombinieren der obigen Ausführungsformen und/oder Abwandlungen erhalten werden.
  • Obwohl bei den obigen Ausführungsformen eine Ausführung, bei der die vorliegende Erfindung auf ein Verfahren zum Herstellen einer Halbleiterpackung angewandt wird, beschrieben worden ist, ist die Erfindung außerdem auch auf ein Verfahren zum Herstellen anderer Packungsteile anwendbar, bei denen eine Abschirmschicht mit einer vorbestimmten Filmdicke ausgebildet wird.
  • Wie oben beschrieben worden ist, weist die vorliegende Erfindung den Effekt auf, es zu ermöglichen, einer Erzeugung von Graten beim Abheben der Halbleiterpackung vorzubeugen, und ist insbesondere als ein Herstellungsverfahren für eine Halbleiterpackung für eine Verwendung bei tragbaren Kommunikationsvorrichtungen nützlich.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt.

Claims (3)

  1. Herstellungsverfahren einer Halbleiterpackung (10), wobei die Halbleiterpackung durch Trennen eines Halbleiterpackungssubstrats (15), das eine Vielzahl von Halbleiterchips (12) aufweist, die in einer Vielzahl von Bereichen an einer Leiterplatine (11) montiert ist, die durch eine Vielzahl sich schneidender Trennlinien unterteilt ist, und die mit einer Versiegelung (13) versiegelt ist, erhalten wird, wobei das Halbleiterpackungssubstrat entlang der Trennlinien getrennt wird, wobei das Verfahren umfasst: einen Anhaftschritt mit einem Aufkleben einer Leiterplatinenseite (11) des Halbleiterpackungssubstrats (15) auf ein Stützelement (35), das eine Haftschicht aufweist; einen Nutausbildungsschritt mit einem Einschneiden einer Versiegelungsseite durch ein Bearbeitungswerkzeug (28) bis zumindest einer Zwischenposition in der Versiegelung (13) entlang der Trennlinien, um Nuten (29) mit einer ersten Breite (t1) zumindest bei einer oberen Fläche der Versiegelung auszubilden, nachdem der Anhaftschritt ausgeführt worden ist; einen Trennschritt mit einem Einschneiden von der Versiegelungsseite zu einer Zwischenposition in dem Stützelement (35) entlang der Nuten durch Verwendung einer Schneidklinge (36), die eine zweite Breite (t2) aufweist, die geringer ist als die erste Breite (t1), um das Halbleiterpackungssubstrat (15) so zu trennen, dass die benachbarten Halbleiterpackungen (10) mit einem vorbestimmten Abstand X mm voneinander beabstandet sind, nachdem der Nutausbildungsschritt ausgeführt worden ist; einen Abschirmschichtausbildungsschritt mit einem Ausbilden einer Abschirmschicht (16) an Seitenflächen (23) der Halbleiterpackungen (10) und einer oberen Fläche (22) der Versiegelung (13) mit einem leitfähigen Material, das über der Versiegelung zugeführt wird, nachdem der Trennschritt ausgeführt worden ist; und einen Abhebeschritt mit einem Abheben der Halbleiterpackung (10), die mit der Abschirmschicht (16) ausgebildet ist, nachdem der Abschirmschichtausbildungsschritt ausgeführt worden ist, wobei die erste Breite (t1) und die zweite Breite (t2) so eingestellt sind, dass in jeder Seitenfläche (23) eine Neigung oder eine Stufe auf so eine Weise erzeugt wird, dass eine Größe einer äußeren Form der Halbleiterpackung (10) größer wird als die bei einer oberen Fläche (22) der Versiegelung (13) von jeder der getrennten Halbleiterpackungen auf dem Weg von der oberen Fläche (22) zu der unteren Fläche der Versiegelung, und wobei, wo eine Seitenflächenlänge von einem unteren Ende der Neigung oder der Stufe der Halbleiterpackung (10) zu einem Nutboden (38) des Schnitts in das Stützelement Y mm ist, die erste Breite (t1), die zweite Breite (t2), die Seitenflächenlänge Y mm und Abschirmschichtausbildungsbedingungen dann so eingestellt werden, um ein Seitenverhältnis Y/X zu erhalten, sodass zum Ausbildungszeitpunkt der Abschirmschicht (16) die Abschirmschicht an den Seitenflächen (23) ausgebildet wird, jedoch das Ausmaß der auf dem Nutboden ausgebildeten Abschirmschicht zwischen den Halbleiterpackungen (10) reduziert wird.
  2. Herstellungsverfahren einer Halbleiterpackung (10), wobei die Halbleiterpackung durch Trennen eines Halbleiterpackungssubstrats (15), das eine Vielzahl von Halbleiterchips (12) aufweist, die in einer Vielzahl von Bereichen an einer Leiterplatine (11) montiert ist, welche durch eine Vielzahl sich schneidender Trennlinien unterteilt ist, und die mit einer Versiegelung (13) versiegelt ist, erhalten wird, wobei das Halbleiterpackungssubstrat entlang der Trennlinien getrennt wird, wobei das Verfahren umfasst: einen Trennschritt mit einem Trennen des Halbleiterpackungssubstrats (15) entlang der Trennlinien und einem Ausbilden jeder Seitenfläche (23) von jeder Halbleiterpackung (10) mit einer Neigung oder einer Stufe, sodass eine Größe einer äußeren Form der Halbleiterpackung auf einem Weg von einer oberen Fläche (23) zu einer unteren Fläche der Versiegelung (13) größer wird als bei der oberen Fläche der Versiegelung der Halbleiterpackung; einen Halbleiterpackungsausrichtungsschritt mit einem Ausrichten der getrennten einzelnen Halbleiterpackungen (10) auf so eine Weise, dass die benachbarten Halbleiterpackungen mit einem vorbestimmten Abstand X mm voneinander beabstandet sind, und einem Halten einer Leiterplatinenseite (11) der ausgerichteten Halbleiterpackungen an einer Haltevorrichtung oder Aufkleben der Leiterplatinenseite auf ein Stützelement (41) ; einen Abschirmschichtausbildungsschritt mit einem Ausbilden einer Abschirmschicht (16) an Seitenflächen (23) der Halbleiterpackungen (10) und einer oberen Fläche (22) der Versiegelung (13) mit einem leitfähigen Material, das über der Versiegelung zugeführt wird; und einen Abhebeschritt mit einem Abheben der Halbleiterpackung (10), die mit der Abschirmschicht (16) ausgebildet ist, nachdem der Abschirmschichtausbildungsschritt ausgeführt worden ist, wobei, wo eine Seitenflächenlänge von einem unteren Ende der Neigung oder der Stufe der Halbleiterpackung (10) zu der Haltevorrichtung oder dem Stützelement (41) Y mm ist, die Neigung oder die Stufe, die Seitenflächenlänge Y mm, der vorbestimmte Abstand X mm und die Abschirmschichtausbildungsbedingungen dann so eingestellt werden, um ein Seitenverhältnis Y/X zu erhalten, sodass zum Ausbildungszeitpunkt der Abschirmschicht (16) die Abschirmschicht an den Seitenflächen (23) ausgebildet wird, jedoch das Ausmaß der Abschirmschicht, die an einer Bodenfläche (43) zwischen den Halbleiterpackungen ausgebildet wird, reduziert wird.
  3. Herstellungsverfahren der Halbleiterpackung (10) nach Anspruch 2, wobei bei dem Halbleiterpackungsausrichtungsschritt die Halbleiterpackungen (10) in Bereichen platziert werden, die durch Unterteilen einer Haltefläche der Haltevorrichtung oder des Stützelements (41) durch Nuten (42) ausgebildet werden, die als Gittermuster vorgesehen sind, und die so ausgerichtet werden, dass die benachbarten Halbleiterpackungen voneinander mit dem vorbestimmten Abstand X mm beabstandet sind, und die Nutbreite der Nuten (42) größer ist als der vorbestimmte Abstand X mm zwischen den Halbleiterpackungen (10) .
DE102018205895.4A 2017-04-21 2018-04-18 Herstellungsverfahren einer Halbleiterpackung Active DE102018205895B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017084105A JP6974960B2 (ja) 2017-04-21 2017-04-21 半導体パッケージの製造方法
JP2017-084105 2017-04-21

Publications (2)

Publication Number Publication Date
DE102018205895A1 DE102018205895A1 (de) 2018-10-25
DE102018205895B4 true DE102018205895B4 (de) 2023-04-20

Family

ID=63715023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018205895.4A Active DE102018205895B4 (de) 2017-04-21 2018-04-18 Herstellungsverfahren einer Halbleiterpackung

Country Status (6)

Country Link
US (1) US10497623B2 (de)
JP (1) JP6974960B2 (de)
KR (1) KR102311487B1 (de)
CN (1) CN108735668B (de)
DE (1) DE102018205895B4 (de)
TW (1) TWI749188B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516381B2 (en) * 2017-12-29 2019-12-24 Texas Instruments Incorporated 3D-printed protective shell structures for stress sensitive circuits
JP7207927B2 (ja) * 2018-09-28 2023-01-18 株式会社ディスコ 半導体パッケージの製造方法
JP7300846B2 (ja) * 2019-02-19 2023-06-30 株式会社ディスコ 切削装置及び半導体パッケージの製造方法
US11004801B2 (en) 2019-08-28 2021-05-11 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11355451B2 (en) 2019-08-28 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US20230170245A1 (en) * 2021-12-01 2023-06-01 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving
CN114622164B (zh) * 2022-03-10 2023-10-20 江苏长电科技股份有限公司 无毛刺镀膜器件制备方法及镀膜贴合结构、器件拾取结构
CN114465595B (zh) * 2022-04-12 2022-08-16 深圳新声半导体有限公司 一种体声波滤波器芯片的封装结构和方法
CN117611952B (zh) * 2024-01-17 2024-04-12 南京阿吉必信息科技有限公司 一种led封装结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923368B2 (ja) 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US20090294930A1 (en) 2008-05-30 2009-12-03 Jum-chae YOON Semiconductor packages having electromagnetic interference-shielding function, manufacturing method thereof and jig
US20150296667A1 (en) 2014-04-11 2015-10-15 Shimane Masuda Electronics Co. Ltd. Method of manufacturing electronic component

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4977432B2 (ja) * 2006-10-17 2012-07-18 株式会社ディスコ ヒ化ガリウムウエーハのレーザー加工方法
KR101152215B1 (ko) * 2008-03-24 2012-06-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법
JP5395446B2 (ja) * 2009-01-22 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP2011187779A (ja) * 2010-03-10 2011-09-22 Panasonic Corp モジュール
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
US8426947B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
JP2012209449A (ja) * 2011-03-30 2012-10-25 Elpida Memory Inc 半導体装置の製造方法
JP5400094B2 (ja) * 2011-06-02 2014-01-29 力成科技股▲分▼有限公司 半導体パッケージ及びその実装方法
CN103025137A (zh) * 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
JP6164879B2 (ja) * 2013-03-08 2017-07-19 セイコーインスツル株式会社 パッケージ、圧電振動子、発振器、電子機器及び電波時計
US20150183131A1 (en) * 2013-12-27 2015-07-02 Chee Seng Foong Semiconductor wafer dicing blade
KR102245134B1 (ko) 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923368B2 (ja) 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US20090294930A1 (en) 2008-05-30 2009-12-03 Jum-chae YOON Semiconductor packages having electromagnetic interference-shielding function, manufacturing method thereof and jig
US20150296667A1 (en) 2014-04-11 2015-10-15 Shimane Masuda Electronics Co. Ltd. Method of manufacturing electronic component

Also Published As

Publication number Publication date
DE102018205895A1 (de) 2018-10-25
CN108735668A (zh) 2018-11-02
US20180308756A1 (en) 2018-10-25
KR102311487B1 (ko) 2021-10-08
KR20180118521A (ko) 2018-10-31
US10497623B2 (en) 2019-12-03
TW201901876A (zh) 2019-01-01
JP2018182236A (ja) 2018-11-15
JP6974960B2 (ja) 2021-12-01
TWI749188B (zh) 2021-12-11
CN108735668B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
DE102018205895B4 (de) Herstellungsverfahren einer Halbleiterpackung
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102004043475B4 (de) Waferbearbeitungsverfahren
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102017223555A1 (de) Herstellungsverfahren für eine Halbleiterpackung
DE102015002542B4 (de) Waferteilungsverfahren
DE102004025707B4 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
DE102004043474B4 (de) Waferbearbeitungsverfahren
DE102018203879A1 (de) Verfahren zum Bearbeiten eines Wafers
DE102017217177A1 (de) Verfahren zum Herstellen einer Halbleiterpackung
DE102017206401A1 (de) Verfahren zum bearbeiten eines sic-und wafers
DE102014114517B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102017201151B4 (de) Verfahren zum Bearbeiten eines Substrats
DE102006032458B4 (de) Waferbearbeitungsverfahren
DE102011078726B4 (de) Bearbeitungsverfahren für einen Wafer
DE2846398A1 (de) Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE102007039203A1 (de) Wafer-Zerteilungsverfahren
DE102011102175A1 (de) Waferbearbeitungsverfahren
DE102018214408A1 (de) Multiklinge und bearbeitungsverfahren für ein werkstück
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102014206527A1 (de) Aufteilungsverfahren für scheibenförmiges Werkstück
DE102015100491B4 (de) Vereinzelung von Halbleiter-Dies mit Kontaktmetallisierung durch elektroerosive Bearbeitung
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
DE102016200971A1 (de) Schneidklinge mit Schneidkante umfassend Photokatalysatorpartikel

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final