JP5395446B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5395446B2 JP5395446B2 JP2009011570A JP2009011570A JP5395446B2 JP 5395446 B2 JP5395446 B2 JP 5395446B2 JP 2009011570 A JP2009011570 A JP 2009011570A JP 2009011570 A JP2009011570 A JP 2009011570A JP 5395446 B2 JP5395446 B2 JP 5395446B2
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- semiconductor
- blade
- dicing blade
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
- B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
(a)主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成(または前記主面を切断)する工程;
(c)前記(b)工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程;
(d)前記(c)工程により取得した複数の半導体チップ(の内の一つ)を、チップ搭載基板(たとえばリードフレーム、配線基板等)におけるチップ搭載部(たとえばダイ・パッド)上に、(たとえば接着剤を介して)配置(固定、搭載)する工程;
(e)前記(d)工程の後、前記半導体チップ(の複数の電極パッド)と前記チップ搭載基板(の周囲に配置された複数の接続部(たとえばリード))とを(複数の導電性部材(たとえばボンディング・ワイヤ)を介して)それぞれ電気的に接続する工程;
(f)前記半導体チップ(および前記複数の導電性部材)を樹脂で封止する工程;
ここで、前記半導体ウエハは、基材層(シリコン基板層)と、前記基材層上に形成された半導体素子層と、(たとえば銅からなり、)前記半導体素子層上に形成された第1配線層(Low−k層)と、(たとえば銅からなり、)前記第1配線層上に形成された第2配線層(非Low−k層)とを有し、
前記第1配線層に(配置された複数の配線間に)配置された第1絶縁層の比誘電率は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第2配線層に(配置された複数の配線間に)配置された第2絶縁層のそれぞれの比誘電率よりも低く(この条件は以下のいずれか一つに置換することができる。すなわち、〔1〕第1絶縁層内形成されたエアー・ギャップの体積は、前記絶縁膜、および前記第2絶縁層のそれぞれに形成されたエアー・ギャップの体積よりも多い。〔2〕第1絶縁層は、前記絶縁層、および前記第2絶縁層のそれぞれよりも脆い。〔3〕前記第1絶縁膜の放熱率は、前記絶縁層、および前記第2絶縁層のそれぞれの放熱率よりも低い。)、
前記第1ダイシング・ブレードは、(前記第1ダイシング・ブレードの厚さ方向と交差する)平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1側面と、前記第1側面に対して第1側面傾斜角を有する第2側面と、前記第1側面に対して前記第1側面傾斜角よりも大きな第2側面傾斜角を有する第3側面とから成り、
前記第2側面と前記第3側面との第2境界点間における幅は、前記第1側面と前記第2側面との第1境界点間における幅よりも狭く、
前記(b)工程では、前記第1ダイシング・ブレードの前記第2境界点が前記基材層に達するように、前記第1ダイシング・ブレードを前記半導体ウエハ内に進入させている。
前記第2ダイシング・ブレードの周縁部における断面形状は、第4側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第2側面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記(c)工程では、前記第2ダイシング・ブレードの一部が、前記(b)工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープ(分離された半導体チップを保持するための部材)まで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させていることを特徴とする半導体装置の製造方法。
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間(または製品用電極パッドと検査用パッドのとの間)で、かつ前記辺に沿ってシールリングが形成されていることを特徴とする半導体装置の製造方法。
前記(a)工程の後、かつ前記(b)工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成することを特徴とする半導体装置の製造方法。
(a)主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成(または前記主面を切断)する工程;
(c)前記(b)工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程;
(d)前記(c)工程により取得した複数の半導体チップ(の内の一つ)を、チップ搭載基板(たとえばリードフレーム、配線基板等)におけるチップ搭載部(たとえばダイ・パッド)上に、(たとえば接着剤を介して)配置(固定、搭載)する工程;
(e)前記(d)工程の後、前記半導体チップ(の複数の電極パッド)と前記チップ搭載基板(の周囲に配置された複数の接続部(たとえばリード))とを(複数の導電性部材(たとえばボンディング・ワイヤ)を介して)それぞれ電気的に接続する工程;
(f)前記半導体チップを樹脂で封止する工程;
ここで、前記半導体ウエハは、基材層(シリコン基板層)と、前記基材層上に形成された半導体素子層と、(たとえば銅からなり、)前記半導体素子層上に形成された第1配線層(Low−k層)と、(たとえば銅からなり、)前記第1配線層上に形成された第2配線層(非Low−k層)とを有し、
前記第1配線層に(配置された複数の配線間に)配置された第1絶縁層の比誘電率は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第2配線層に(配置された複数の配線間に)配置された第2絶縁層のそれぞれの比誘電率よりも低く(この条件は以下のいずれか一つに置換することができる。すなわち、〔1〕第1絶縁層内形成されたエアー・ギャップの体積は、前記絶縁膜、および前記第2絶縁層のそれぞれに形成されたエアー・ギャップの体積よりも多い。〔2〕第1絶縁層は、前記絶縁層、および前記第2絶縁層のそれぞれよりも脆い。〔3〕前記第1絶縁膜の放熱率は、前記絶縁層、および前記第2絶縁層のそれぞれの放熱率よりも低い。)、
前記第1ダイシング・ブレードは、(前記第1ダイシング・ブレードの厚さ方向と交差する)平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1面と、前記第1面に対して第1側面傾斜角を有する第2面とから成り、
前記(b)工程では、前記第1配線層(における切断面のすべて)が前記第1ダイシング・ブレードの前記第2面と接触するように、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させている。
前記第2ダイシング・ブレードの周縁部における断面形状は、第4面と、先端面とから成り、
前記第4面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第2面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記(c)工程では、前記第2ダイシング・ブレードの一部が、前記(b)工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させていることを特徴とする半導体装置の製造方法。
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間(または製品用電極パッドと検査用パッドの間)で、かつ前記辺に沿ってシールリングが形成されていることを特徴とする半導体装置の製造方法。
前記(a)工程の後、かつ前記(b)工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成することを特徴とする半導体装置の製造方法。
(b)(前記チップ搭載部の周囲に配置された)複数の接合部と、
(c)主面、前記主面に形成された複数の電極パッド、前記主面とは反対側の裏面、及び前記主面と前記裏面との間の側面を有し、前記チップ搭載部上に配置された半導体チップと、
(d)前記半導体チップの前記複数の電極パッドと前記複数の接合部とをそれぞれ電気的に接続する複数の導電性部材と、
(e)(前記複数の接合部のそれぞれの一部(、および前記チップ搭載部の一部)が露出するように、)前記半導体チップ(および前記複数の導電性部材)を封止する封止体と、
を含み、
前記半導体チップは、基材層(シリコン基板層)と、前記基材層上に形成された半導体素子層と、(たとえば銅からなり、)前記半導体素子層上に形成された第1配線層(Low−k層)と、(たとえば銅からなり、)前記第1配線層上に形成された第2配線(非Low−k層)とを有し、
前記第1配線層に(配置された複数の配線間に)配置された第1絶縁層の比誘電率は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第2配線層に(配置された複数の配線間に)配置された第2絶縁層のそれぞれの比誘電率よりも低く(この条件は以下のいずれか一つに置換することができる。すなわち、〔1〕第1絶縁層内形成されたエアー・ギャップの体積は、前記絶縁膜、および前記第2絶縁層のそれぞれに形成されたエアー・ギャップの体積よりも多い。〔2〕第1絶縁層は、前記絶縁層、および前記第2絶縁層のそれぞれよりも脆い。〔3〕前記第1絶縁膜の放熱率は、前記絶縁層、および前記第2絶縁層のそれぞれの放熱率よりも低い。)、
前記半導体チップの前記側面は、前記第1配線層の一部を露出する第1端面と、前記第1端面よりも前記半導体チップの前記裏面側に位置する第2端面と、前記第1端面と前記第2端面とを繋ぐ第3端面を有していることを特徴とする半導体装置。
前記第3端面は、前記第2端面に対して第1端面傾斜角を成すように形成され、
前記第1端面は、前記第2端面に対して前記第1端面傾斜角よりも小さな第2端面傾斜角を成すように形成されていることを特徴とする半導体装置。
(a)主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成する工程;
(c)前記(b)工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程;
(d)前記(c)工程により取得した複数の半導体チップを、チップ搭載基板におけるチップ搭載部上に、配置する工程;
(e)前記(d)工程の後、前記半導体チップと前記チップ搭載基板とをそれぞれ電気的に接続する工程;
(f)前記半導体チップを樹脂で封止する工程;
ここで、前記半導体ウエハは、基材層と、前記基材層上に形成された半導体素子層と、前記半導体素子層上に形成された第1配線層と、前記第1配線層上に形成された第2配線層とを有し、
前記第1配線層に配置された第1絶縁層の比誘電率は、前記第2配線層に配置された第2絶縁層の比誘電率よりも低く、
前記第1ダイシング・ブレードは、平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1側面と、前記第1側面に対して第1側面傾斜角を有する第2側面と、前記第1側面に対して前記第1側面傾斜角よりも大きな第2側面傾斜角を有する第3側面とから成り、
前記第2側面と前記第3側面との第2境界点間における幅は、前記第1側面と前記第2側面との第1境界点間における幅よりも狭く、
前記(b)工程では、前記第1ダイシング・ブレードの前記第1境界点は前記半導体ウエハの前記主面の外部にあり、前記第2境界点が、前記半導体素子層を超えて前記基材層に達するように、前記第1ダイシング・ブレードを前記半導体ウエハ内に進入させている。
前記第2ダイシング・ブレードの周縁部における断面形状は、第4側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第2側面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記(c)工程では、前記第2ダイシング・ブレードの一部が、前記(b)工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させている。
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間で、かつ前記辺に沿ってシールリングが形成されている。
前記(a)工程の後、かつ前記(b)工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成する。
前記工程(c)においては、前記第2ダイシング・ブレードの側面が前記第1チップ端面に接触しないように、前記第2ダイシング・ブレードを前記ダイシング溝内に侵入および走行させる。
(a)主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成する工程;
(c)前記(b)工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程;
(d)前記(c)工程により取得した複数の半導体チップを、チップ搭載基板におけるチップ搭載部上に、配置する工程;
(e)前記(d)工程の後、前記半導体チップと前記チップ搭載基板とをそれぞれ電気的に接続する工程;
(f)前記半導体チップを樹脂で封止する工程;
ここで、前記半導体ウエハは、基材層と、前記基材層上に形成された半導体素子層と、前記半導体素子層上に形成された第1配線層と、前記第1配線層上に形成された第2配線層とを有し、
前記第1配線層に配置された第1絶縁層の比誘電率は、前記第2配線層に配置された第2絶縁層の比誘電率よりも低く、
前記第1ダイシング・ブレードは、平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1面と、前記第1面に対して第1側面傾斜角を有する第2面とから成り、
前記(b)工程では、前記第1ダイシング・ブレードの前記第1境界点は前記半導体ウエハの前記主面の外部にあり、前記第2境界点が、前記半導体素子層を超えて前記基材層に達し、前記第1配線層が前記第1ダイシング・ブレードの前記第2面と接触するように、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させている。
前記第2ダイシング・ブレードの周縁部における断面形状は、第4側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第2面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記(c)工程では、前記第2ダイシング・ブレードの一部が、前記(b)工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させている。
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間で、かつ前記辺に沿ってシールリングが形成されている。
前記(a)工程の後、かつ前記(b)工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成する。
前記工程(c)においては、前記第2ダイシング・ブレードの側面が前記第1チップ端面に接触しないように、前記第2ダイシング・ブレードを前記ダイシング溝内に侵入および走行させる。
(a)チップ搭載部;
(b)複数の接合部;
(c)主面、前記主面に形成された複数の電極パッド、前記主面とは反対側の裏面、及び前記主面と前記裏面との間の側面を有し、前記チップ搭載部上に配置された半導体チップ;
(d)前記半導体チップの前記複数の電極パッドと前記複数の接合部とをそれぞれ電気的に接続する複数の導電性部材;
(e)前記半導体チップを封止する封止体、
ここで、前記半導体チップは、以下を有する:
(c1)基材層;
(c2)前記基材層上に形成された半導体素子層;
(c3)前記半導体素子層上に形成された第1配線層;
(c4)前記第1配線層上に形成された第2配線、
更に、ここで、前記第1配線層に配置された第1絶縁層の比誘電率は、前記第2配線層に配置された第2絶縁層の比誘電率よりも低く、
前記半導体チップの前記側面は、以下を有する:
(i)前記第1配線層の一部を露出する第1端面;
(ii)前記第1端面よりも前記半導体チップの前記裏面側に位置する第2端面;
(iii)前記第1端面と前記第2端面とを繋ぐ第3端面、
ここで前記第2端面は、前記裏面に対して実質的に垂直方向に形成されており、
前記第3端面は、前記第2端面に対して第1端面傾斜角を成すように形成され、
前記第1端面は、前記第2端面に対して前記第1端面傾斜角よりも小さな第2端面傾斜角を成すように形成されている。
(a)主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成する工程;
(c)前記(b)工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程;
(d)前記(c)工程により取得した複数の半導体チップを、チップ搭載基板におけるチップ搭載部上に、配置する工程;
(e)前記(d)工程の後、前記半導体チップと前記チップ搭載基板とをそれぞれ電気的に接続する工程;
(f)前記半導体チップを樹脂で封止する工程;
ここで、前記半導体ウエハは、以下を有する:
(i)基材層;
(ii)前記基材層上に形成された半導体素子層;
(iii)前記半導体素子層上に形成された多層配線層、
更に、ここで、前記第1ダイシング・ブレードは、平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1側面と、前記第1側面に対して第1側面傾斜角を有する第2側面と、前記第1側面に対して前記第1側面傾斜角よりも大きな第2側面傾斜角を有する第3側面とから成り、
前記第2側面と前記第3側面との第2境界点間における幅は、前記第1側面と前記第2側面との第1境界点間における幅よりも狭く、
前記(b)工程では、前記第1ダイシング・ブレードの前記第1境界点は前記半導体ウエハの前記主面の外部にあり、前記第2境界点が、前記半導体素子層を超えて前記基材層に達するように、前記第1ダイシング・ブレードを前記半導体ウエハ内に進入させている。
前記第2ダイシング・ブレードの周縁部における断面形状は、第4側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第2側面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記(c)工程では、前記第2ダイシング・ブレードの一部が、前記(b)工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させている。
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間で、かつ前記辺に沿ってシールリングが形成されている。
前記(a)工程の後、かつ前記(b)工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成する。
前記工程(c)においては、前記第2ダイシング・ブレードの側面が前記第1チップ端面に接触しないように、前記第2ダイシング・ブレードを前記ダイシング溝内に侵入および走行させる。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
近年では、半導体プロセスの縮小化に伴い、配線ルールや、配線層の厚さが薄くなる傾向にある。そのため、多層配線における絶縁層の材料として、Low-k材が採用されてきている。
ここでは、まず、ダイシングのための準備工程を説明する。図1(特に、その(a))に示すように、ウエハ工程がほぼ完了した半導体ウエハ1を準備する必要がある。ウエハ1は、たとえば、300φ程度(200φでも450φでもよい)の径のp型の単結晶シリコン基板1pで、デバイス面(主面)1aには、多数のチップ領域2が形成されており、そのチップ2個分の領域R1を図1(特に、その(b)およびそのX−X’である(c))に示す。デバイス面1a(裏面1bの反対の面)のほとんど(パッド開口部やスクライブ領域等を除く部分)は、ファイナル・パッシベーション膜3(たとえば、下層の無機絶縁膜および上層の感光性ポリイミド系有機樹脂膜)によって被覆されている。その開口に対応して、製品領域2の電極パッド4(ボンディング・パッド)およびダイシング領域6の検査用電極パッド5が形成されており、製品領域2のエッジ近傍には、シール・リング18が周回配置されている。これらの電極パッドは、通常、アルミニウム系(銅系でもよい)の配線層またはパッド層として、形成されている。ウエハ1の基板領域の上方には、たとえばSiOC膜(k=2.6程度)等を層間絶縁膜8i(第1絶縁膜)とする下層のLow−k配線層8(第1配線層)と、たとえばプラズマTEOSシリコン酸化膜(k=4.1程度)等を層間絶縁膜7i(第2絶縁膜)とする上層の非Low−k配線層7(第2配線層)を含む多層配線層10が形成されている。各配線層は、銅系(銀系でもよい)のダマシン配線またはアルミニウム系(タングステン・プラグ等を含んでもよい)の通常配線またはそれらの組み合わせによって構成されている。尚、本実施の形態では、電極パッド4が平面形状が矩形状(本実施の形態では、四角形)から成る製品領域2の各辺に沿って配置される構成について説明したが、製品領域2において行列状に配置される構成、製品領域2の中央部に製品領域2の一辺に沿って配置される構成、又は製品領域2の一辺に寄せて配置される構成であってもよい。
このセクションでは、各セクションで説明する各例のダイシング工程に続く、組み立てプロセスの一例を説明する。
このセクションでは、各例に共通なダイシング装置等を説明する。図17に示すように、ダイシング装置は、吸着テーブル54(ウエハ・ステージ)を有し、その上にリング・フレーム55にダイシング・テープ11を介してウエハ1を粘着・固定したものを真空吸着する。その状態で、スピンドル保持部56に保持されたスピンドル57の先端部58にブレード保持部52を介して、ダイシング・ブレード51を取り付け、高速回転させることで切削を実行する。このとき、一般にステージ54側が水平方向に移動して、切削を実行し、ダイシング溝21を形成する。切削の際には、冷却水供給アーム状ノズル59、純水スプレー60、純水シャワー61等から冷却や洗浄のために純水や冷却液体が供給される。なお、本願において、ブレードの動径方向の断面(または単にブレードの断面形状)というときは、特にそうでない旨明示したときを除き、図17(a)のY−Y’断面を言うものとする。
この例は、セクション2のファースト・ステップにおいて、TEG検査パッド5(検査用パッドまたは電極パッド)の一部のみを切削除去する例である。図19は、セクション2における図5と図8を重ね合わせたものに対応する断面図である。この例では、図65と反対に、非デバイス領域6(スクライブ領域またはダイシング領域)が、テーパ付きダイシング・ブレードの平坦内輪部の厚さT1(第1境界点間幅)よりも、大きくなっている。
この例は、セクション2およびセクション5のデバイス構造に対する変形例である。ウエハ・レベル・パッケージ等の再配線構造を有するデバイスやバンプ電極を形成するデバイスにあっては、下層ファイナル・パッシベーション膜3の上に、上層のファイナル・パッシベーション膜12(たとえば感光性ポリイミド系有機樹脂膜)のパターンを形成した後、製品領域の電極パッド4上に、電解メッキや無電解メッキによりメッキ層(金属層)を形成する必要がある(無電解金メッキ等を施す場合が多い)。このとき、必要のないスクライブ領域の電極パッド5にまで、メッキ層が形成されたり、前処理の酸により電極パッド5が腐食されたりする問題がある。このため、スクライブ領域の電極パッド5上を上層のファイナル・パッシベーション膜12と同じ層のポリイミド膜等の有機系保護膜で被覆することが広く行われている。しかし、このような有機樹脂膜と硬いシリコン部材を同時に機械的にダイシングする場合には、回転ブレードに過剰な負担がかかりやすく、(Low−k配線層8等がない場合にも)チッピングが多発する傾向にある。
これまでのセクションでは、主に2段のテーパを有するファースト・ステップ用のテーパ付きダイシング・ブレードを例にとり具体的に説明したが、このセクションでは、ブレード周縁部R4(図18)の断面形状のバリエーションを具体的に説明する。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願の発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
1a (ウエハまたはチップの)デバイス面(第1の主面)
1b (ウエハまたはチップの)裏面(第2の主面)
1p (ウエハまたはチップの)基板領域または基材層(単結晶シリコン基板のp型基板領域)
2 チップ領域(製品領域またはデバイス領域)または半導体チップ
3 ファイナル・パッシベーション膜(または下層ファイナル・パッシベーション膜)
4 (製品領域の)ボンディング・パッドまたは電極パッド(外部接続パッドまたはパッド電極)
5 TEG検査パッド(検査用パッドまたは電極パッド)
6 非デバイス領域(スクライブ領域またはダイシング領域)
7 非Low−k配線層(第2配線層)
7i 非Low−k配線層の層間絶縁膜(第2絶縁膜)
8 Low−k配線層(第1配線層)
8i Low−k配線層(第1絶縁膜)
9 無電界メッキ層(金属層又はメッキ層)
10 多層配線層
11 ダイシング・テープ
12 上層ファイナル・パッシベーション膜
14 半導体素子層(ウエル、シリコン基板表面、ゲート電極、プリ・メタル層等を含む)
15 TEG検査パッド開口
17 チッピング・マージン領域
18 シール・リング部(ガード・リング部)
19 TEG検査配線部
21 ダイシング溝
21a 第1のダイシング溝
21b 第2のダイシング溝
31 リードフレーム単位平面領域(チップ搭載基板または基体)
32 ダイ・パッド部(チップ搭載部)
33 吊りリード部
34 外部リード部(接合部)
35 ボンディング・ワイヤ(導電性部材)
36 封止レジン部(封止体)
51 ダイシング・ブレード(回転ブレード)
51a テーパ付きダイシング・ブレード(第1ダイシング・ブレード)
51b ストレート・ダイシング・ブレード(第2ダイシング・ブレード)
52 ブレード保持部
53 スピンドル取り付け部
54 吸着テーブル
55 リング・フレーム(ダイシング・フレーム)
56 スピンドル保持部
57 スピンドル
58 スピンドル先端部
59 冷却水供給アーム状ノズル
60 純水スプレー
61 純水シャワー
62 脱出点
63 ダイシング・ブレードの回転中心
101 テーパ付きダイシング・ブレードの平坦内輪部
102 テーパ付きダイシング・ブレードの外輪部
103 テーパ付きダイシング・ブレードの外端部
104 テーパ付きダイシング・ブレードの内輪部側面(第1側面)
105 テーパ付きダイシング・ブレードの外輪部側面(第2側面)
106 テーパ付きダイシング・ブレードの外端部側面(第3側面)
107 テーパ付きダイシング・ブレードの外端面取り部
108 テーパ付きダイシング・ブレードの平坦先端面
109 ストレート・ダイシング・ブレードの側面(第4側面)
110 ストレート・ダイシング・ブレードの平坦先端面(先端面)
111 テーパ付きダイシング・ブレードの切削部
112 切削表面
114 ウエハとブレード先端部の接触領域
205 第1チップ端面(急峻側壁)
206 第3チップ端面(緩慢傾斜面)
207 垂直面(第2チップ端面)
208 チップ側壁部
L1 シール・リング間距離(シール・リング間領域)
P,P’ テーパ付きダイシング・ブレードの内輪部側面から外輪部側面への遷移部(第1境界点)
R1 チップ2個分の領域
R2 チップ周辺およびチップ間領域
R3 チップ端部
R4 ダイシング・ブレードの周縁部
Q,Q’ テーパ付きダイシング・ブレードの外輪部側面から外端部側面への遷移部(第2境界点)
S,S’ ストレート・ダイシング・ブレードの側面から先端面への遷移部(第3境界点)
T1 テーパ付きダイシング・ブレードの平坦内輪部の厚さ(第1境界点間幅)
T2 テーパ付きダイシング・ブレードのテーパ付き外輪部外端の厚さ(第2境界点間幅)
T3 ストレート・ダイシング・ブレードの幅の厚さ(第3境界点間幅)
T4 テーパ付きダイシング・ブレードの第2側面(または第2面)が半導体素子の下端と接触する部分の幅(又はその部分の刃の厚さ)
V テーパ付きダイシング・ブレード断面の頂点
θ1 テーパ付きダイシング・ブレードの内輪部側面の傾斜余角
θ2 テーパ付きダイシング・ブレードの外輪部側面の傾斜余角
θ3 テーパ付きダイシング・ブレードの外端部側面の傾斜余角
θ4 テーパ付きダイシング・ブレードの一対の外輪部側面間の角度(頂角)
Θ2 テーパ付きダイシング・ブレードの外輪部側面の傾斜角(第1側面傾斜角)
Θ3 テーパ付きダイシング・ブレードの外端部側面の傾斜角(第2側面傾斜角)
Σ1 チップ端面の第1端面傾斜角
Σ2 チップ端面の第2端面傾斜角
Claims (16)
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記半導体ウエハの前記主面にダイシング溝を形成する工程;
(c)前記(b)工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記半導体ウエハを分離する工程;
(d)前記(c)工程により取得した複数の半導体チップを、チップ搭載基板におけるチップ搭載部上に、配置する工程;
(e)前記(d)工程の後、前記半導体チップと前記チップ搭載基板とをそれぞれ電気的に接続する工程;
(f)前記半導体チップを樹脂で封止する工程;
ここで、前記半導体ウエハは、基材層と、前記基材層上に形成された半導体素子層と、前記半導体素子層上に形成された第1配線層と、前記第1配線層上に形成された第2配線層とを有し、
前記第1配線層に配置された第1絶縁層の比誘電率は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第2配線層に配置された第2絶縁層のそれぞれの比誘電率よりも低く、
前記(b)工程で使用する前記第1ダイシング・ブレードは、平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1側面と、前記第1側面に対して第1側面傾斜角を有する第2側面と、前記第1側面に対して前記第1側面傾斜角よりも大きな第2側面傾斜角を有する第3側面とから成り、
前記第2側面と前記第3側面との第2境界点間における幅は、前記第1側面と前記第2側面との第1境界点間における幅よりも狭く、
前記(b)工程では、前記第1ダイシング・ブレードの前記第2境界点が前記基材層と前記半導体素子層との界面よりも前記半導体ウエハの前記裏面側に達するように、かつ、前記第1ダイシング・ブレードの前記第1境界点が前記半導体ウエハに触れないように、前記第1ダイシング・ブレードを前記半導体ウエハ内に進入させている。 - 請求項1において、前記(c)工程で使用する前記第2ダイシング・ブレードは、前記第2ダイシング・ブレードの厚さ方向と交差する平面形状が円形から成り、
前記第2ダイシング・ブレードの周縁部における断面形状は、第4側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第2側面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記(c)工程では、前記第2ダイシング・ブレードの一部が、前記(b)工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させていることを特徴とする半導体装置の製造方法。 - 請求項2において、前記複数のデバイス領域のそれぞれの平面形状は、矩形から成り、
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間で、かつ前記辺に沿ってシールリングが形成されていることを特徴とする半導体装置の製造方法。 - 請求項3において、前記ダイシング領域には、検査用パッドを覆うように、絶縁膜が形成されており、
前記(a)工程の後、かつ前記(b)工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成することを特徴とする半導体装置の製造方法。 - 請求項4において、前記金属層は、無電解めっき法により形成することを特徴とする半導体装置の製造方法。
- 請求項2において、前記半導体ウエハの前記主面のうち、前記ダイシング領域に形成された検査用パッドは、前記第1配線層及び前記第2配線層を介して前記半導体素子層と電気的に接続されていることを特徴とする半導体装置の製造方法。
- 請求項6において、前記(b)工程では、前記検査用パッドの全てを前記第1ダイシング・ブレードにより除去することを特徴とする半導体装置の製造方法。
- 請求項6において、前記(b)工程では、前記検査用パッドの一部を前記第1ダイシング・ブレードにより除去することを特徴とする半導体装置の製造方法。
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程;
(b)前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記半導体ウエハの前記主面にダイシング溝を形成する工程;
(c)前記(b)工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記半導体ウエハを分離する工程;
(d)前記(c)工程により取得した複数の半導体チップを、チップ搭載基板におけるチップ搭載部上に、配置する工程;
(e)前記(d)工程の後、前記半導体チップと前記チップ搭載基板とをそれぞれ電気的に接続する工程;
(f)前記半導体チップを樹脂で封止する工程;
ここで、前記半導体ウエハは、基材層と、前記基材層上に形成された半導体素子層と、前記半導体素子層上に形成された第1配線層と、前記第1配線層上に形成された第2配線層とを有し、
前記第1配線層に配置された第1絶縁層は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第2配線層に配置された第2絶縁層のそれぞれよりも脆く、
前記(b)工程で使用する前記第1ダイシング・ブレードは、平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1側面と、前記第1側面に対して第1側面傾斜角を有する第2側面と、前記第1側面に対して前記第1側面傾斜角よりも大きな第2側面傾斜角を有する第3側面とから成り、
前記第2側面と前記第3側面との第2境界点間における幅は、前記第1側面と前記第2側面との第1境界点間における幅よりも狭く、
前記(b)工程では、前記第1ダイシング・ブレードの前記第2境界点が前記基材層と前記半導体素子層との界面よりも前記半導体ウエハの前記裏面側に達するように、かつ、前記第1ダイシング・ブレードの前記第1境界点が前記半導体ウエハに触れないように、前記第1ダイシング・ブレードを前記半導体ウエハ内に進入させている。 - 請求項9において、前記(c)工程で使用する前記第2ダイシング・ブレードは、前記第2ダイシング・ブレードの厚さ方向と交差する平面形状が円形から成り、
前記第2ダイシング・ブレードの周縁部における断面形状は、第4側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第2側面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記(c)工程では、前記第2ダイシング・ブレードの一部が、前記(b)工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させていることを特徴とする半導体装置の製造方法。 - 請求項10において、前記複数のデバイス領域のそれぞれの平面形状は、矩形から成り、
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間で、かつ前記辺に沿ってシールリングが形成されていることを特徴とする半導体装置の製造方法。 - 請求項11において、前記ダイシング領域には、検査用パッドを覆うように、絶縁膜が形成されており、
前記(a)工程の後、かつ前記(b)工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成することを特徴とする半導体装置の製造方法。 - 請求項12において、前記金属層は、無電解めっき法により形成することを特徴とする半導体装置の製造方法。
- 請求項10において、前記半導体ウエハの前記主面のうち、前記ダイシング領域に形成された検査用パッドは、前記第1配線層及び前記第2配線層を介して前記半導体素子層と電気的に接続されていることを特徴とする半導体装置の製造方法。
- 請求項14において、前記(b)工程では、前記検査用パッドの全てを前記第1ダイシング・ブレードにより除去することを特徴とする半導体装置の製造方法。
- 請求項14において、前記(b)工程では、前記検査用パッドの一部を前記第1ダイシング・ブレードにより除去することを特徴とする半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011570A JP5395446B2 (ja) | 2009-01-22 | 2009-01-22 | 半導体装置および半導体装置の製造方法 |
CN201010002041.6A CN101789392B (zh) | 2009-01-22 | 2010-01-07 | 半导体器件及其制造方法 |
CN201410104152.6A CN103871993B (zh) | 2009-01-22 | 2010-01-07 | 半导体器件及其制造方法 |
US12/690,733 US8298963B2 (en) | 2009-01-22 | 2010-01-20 | Semiconductor device and manufacturing method of the same |
KR1020100005674A KR101665706B1 (ko) | 2009-01-22 | 2010-01-21 | 반도체 장치의 제조 방법 |
US13/613,031 US8791574B2 (en) | 2009-01-22 | 2012-09-13 | Semiconductor device and manufacturing method of the same |
HK14108103.1A HK1194861A1 (zh) | 2009-01-22 | 2014-08-07 | 半導體器件及其製造方法 |
KR1020160048744A KR101709042B1 (ko) | 2009-01-22 | 2016-04-21 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011570A JP5395446B2 (ja) | 2009-01-22 | 2009-01-22 | 半導体装置および半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013122458A Division JP5600775B2 (ja) | 2013-06-11 | 2013-06-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010171156A JP2010171156A (ja) | 2010-08-05 |
JP5395446B2 true JP5395446B2 (ja) | 2014-01-22 |
Family
ID=42336276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009011570A Active JP5395446B2 (ja) | 2009-01-22 | 2009-01-22 | 半導体装置および半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8298963B2 (ja) |
JP (1) | JP5395446B2 (ja) |
KR (2) | KR101665706B1 (ja) |
CN (2) | CN103871993B (ja) |
HK (1) | HK1194861A1 (ja) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8482105B2 (en) * | 2010-01-29 | 2013-07-09 | Headway Technologies, Inc. | Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same |
JP5740820B2 (ja) * | 2010-03-02 | 2015-07-01 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP5318055B2 (ja) * | 2010-09-22 | 2013-10-16 | 株式会社東芝 | 半導体装置、及び半導体装置の製造方法 |
JP2012256787A (ja) * | 2011-06-10 | 2012-12-27 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2013069814A (ja) * | 2011-09-21 | 2013-04-18 | Renesas Electronics Corp | 半導体装置の製造方法 |
CN103959465B (zh) * | 2011-10-06 | 2019-06-07 | 新加坡恒立私人有限公司 | 用于物体的晶片级制造的方法以及相应的中间产品 |
JP2013105919A (ja) * | 2011-11-14 | 2013-05-30 | Fujitsu Semiconductor Ltd | 半導体ウェハ及び半導体装置の製造方法 |
US8653673B2 (en) * | 2011-12-20 | 2014-02-18 | Raytheon Company | Method for packaging semiconductors at a wafer level |
TWI440412B (zh) * | 2011-12-28 | 2014-06-01 | Princo Corp | 超薄多層基板之封裝方法 |
US9196532B2 (en) | 2012-06-21 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods for forming the same |
CN107359139B (zh) * | 2012-07-19 | 2019-11-12 | 瑞萨电子株式会社 | 半导体装置 |
US8490038B1 (en) * | 2012-08-27 | 2013-07-16 | Cadence Dsign Systems, Inc. | System and method for automatic placement of contact cuts and similar structures in integrated circuit layouts |
JP2014082468A (ja) * | 2012-09-25 | 2014-05-08 | Canon Components Inc | 基板部材及びチップの製造方法 |
JP6330143B2 (ja) * | 2013-06-13 | 2018-05-30 | パナソニックIpマネジメント株式会社 | 窒化物半導体結晶から形成されている平板の表面に溝を形成する方法 |
JP2015056605A (ja) * | 2013-09-13 | 2015-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6185813B2 (ja) * | 2013-09-30 | 2017-08-23 | 三星ダイヤモンド工業株式会社 | イメージセンサ用ウエハ積層体の分断方法並びに分断装置 |
JP6180876B2 (ja) * | 2013-10-02 | 2017-08-16 | 株式会社ディスコ | 切削装置及びウエーハの切削方法 |
US9653417B2 (en) * | 2013-11-07 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for singulating packaged integrated circuits and resulting structures |
KR102171286B1 (ko) | 2014-07-11 | 2020-10-29 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
JP2016031986A (ja) * | 2014-07-28 | 2016-03-07 | 株式会社ディスコ | ウェーハの加工方法 |
JP6318046B2 (ja) * | 2014-08-12 | 2018-04-25 | 株式会社ディスコ | ウエーハの分割方法 |
US11069627B2 (en) * | 2014-11-06 | 2021-07-20 | Texas Instruments Incorporated | Scribe seals and methods of making |
JP6411249B2 (ja) * | 2015-03-11 | 2018-10-24 | 新光電気工業株式会社 | 半導体装置 |
CN105304587A (zh) * | 2015-11-20 | 2016-02-03 | 江阴长电先进封装有限公司 | 一种提高芯片可靠性的封装结构及其圆片级制作方法 |
US9922895B2 (en) | 2016-05-05 | 2018-03-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with tilted interface between device die and encapsulating material |
JP2018019006A (ja) | 2016-07-29 | 2018-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10535554B2 (en) | 2016-12-14 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor die having edge with multiple gradients and method for forming the same |
KR101966780B1 (ko) * | 2017-01-16 | 2019-04-08 | (주)피케이시 | 척 테이블 고무패드 고속 가공기 및 그 가공방법 |
TWI610403B (zh) * | 2017-03-03 | 2018-01-01 | 矽品精密工業股份有限公司 | 基板結構及其製法與電子封裝件 |
CN107093579B (zh) * | 2017-03-20 | 2020-09-11 | 通富微电子股份有限公司 | 半导体圆片级封装方法及封装用刀具 |
JP6974960B2 (ja) * | 2017-04-21 | 2021-12-01 | 株式会社ディスコ | 半導体パッケージの製造方法 |
JP6890893B2 (ja) * | 2017-08-08 | 2021-06-18 | 株式会社ディスコ | 金属が露出した基板の加工方法 |
JP2019050338A (ja) | 2017-09-12 | 2019-03-28 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像素子の製造方法、撮像装置、並びに電子機器 |
CN109841594B (zh) * | 2017-11-27 | 2021-04-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
KR102497570B1 (ko) | 2018-01-18 | 2023-02-10 | 삼성전자주식회사 | 반도체 장치 |
JP2019149472A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 半導体装置及びダイシング方法 |
KR102438682B1 (ko) * | 2018-07-12 | 2022-08-31 | 삼성전자주식회사 | 커버 보호층을 가지는 반도체 칩 |
TWI820177B (zh) * | 2018-09-26 | 2023-11-01 | 日商三星鑽石工業股份有限公司 | 附有金屬膜之基板的分割方法 |
US10971401B2 (en) * | 2018-10-16 | 2021-04-06 | Cerebras Systems Inc. | Systems and methods for precision fabrication of an orifice within an integrated circuit |
KR102557402B1 (ko) * | 2018-10-19 | 2023-07-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10515853B1 (en) * | 2018-12-10 | 2019-12-24 | Winbond Electronics Corp. | Method of wafer dicing |
JP7254416B2 (ja) * | 2019-01-11 | 2023-04-10 | 株式会社ディスコ | 被加工物の切削方法 |
US11088094B2 (en) | 2019-05-31 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Air channel formation in packaging process |
JP2021040097A (ja) * | 2019-09-05 | 2021-03-11 | 株式会社ディスコ | 被加工物の切削方法 |
JP2021041502A (ja) * | 2019-09-12 | 2021-03-18 | 株式会社ディスコ | 切削ブレード、切削ブレードの製造方法、及び、ウェーハの切削方法 |
US11735487B2 (en) * | 2019-10-30 | 2023-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of fabricating the same |
CN113035823A (zh) * | 2019-12-25 | 2021-06-25 | 台湾积体电路制造股份有限公司 | 封装结构 |
JP2021125564A (ja) * | 2020-02-05 | 2021-08-30 | キヤノン株式会社 | 撮像素子パッケージ |
CN111584433B (zh) * | 2020-06-08 | 2021-12-10 | 上海领矽半导体有限公司 | 一种保护环及其形成方法 |
JP2022024547A (ja) * | 2020-07-28 | 2022-02-09 | 株式会社ソシオネクスト | 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法 |
CN113953689A (zh) * | 2021-12-16 | 2022-01-21 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
CN116913773B (zh) * | 2023-09-12 | 2024-01-26 | 威海市泓淋电力技术股份有限公司 | 一种半导体芯片及其形成方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62158129A (ja) * | 1985-12-27 | 1987-07-14 | Kyocera Corp | ガラス切断用ホイ−ルカツタ |
JP3521758B2 (ja) * | 1997-10-28 | 2004-04-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPH11186440A (ja) * | 1997-12-22 | 1999-07-09 | Hitachi Ltd | 半導体装置 |
JP2001250800A (ja) * | 2000-03-06 | 2001-09-14 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法 |
US20030148618A1 (en) * | 2002-02-07 | 2003-08-07 | Applied Materials, Inc. | Selective metal passivated copper interconnect with zero etch stops |
JP2004349275A (ja) * | 2003-03-24 | 2004-12-09 | Tokyo Seimitsu Co Ltd | チップ製造方法 |
JP2005129743A (ja) * | 2003-10-24 | 2005-05-19 | Tokyo Seimitsu Co Ltd | ダイシング方法 |
JP2005129742A (ja) * | 2003-10-24 | 2005-05-19 | Tokyo Seimitsu Co Ltd | ダイシングブレード及びダイシング方法 |
JP4537702B2 (ja) * | 2003-12-26 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
TWI272683B (en) * | 2004-05-24 | 2007-02-01 | Sanyo Electric Co | Semiconductor device and manufacturing method thereof |
JP2006140276A (ja) * | 2004-11-11 | 2006-06-01 | Yamaha Corp | 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法 |
JP2007194469A (ja) * | 2006-01-20 | 2007-08-02 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2008055519A (ja) | 2006-08-29 | 2008-03-13 | Sony Corp | 複合素子の製造方法 |
-
2009
- 2009-01-22 JP JP2009011570A patent/JP5395446B2/ja active Active
-
2010
- 2010-01-07 CN CN201410104152.6A patent/CN103871993B/zh not_active Expired - Fee Related
- 2010-01-07 CN CN201010002041.6A patent/CN101789392B/zh not_active Expired - Fee Related
- 2010-01-20 US US12/690,733 patent/US8298963B2/en not_active Expired - Fee Related
- 2010-01-21 KR KR1020100005674A patent/KR101665706B1/ko active IP Right Grant
-
2012
- 2012-09-13 US US13/613,031 patent/US8791574B2/en active Active
-
2014
- 2014-08-07 HK HK14108103.1A patent/HK1194861A1/zh not_active IP Right Cessation
-
2016
- 2016-04-21 KR KR1020160048744A patent/KR101709042B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US20100181681A1 (en) | 2010-07-22 |
CN103871993A (zh) | 2014-06-18 |
KR20100086436A (ko) | 2010-07-30 |
CN101789392B (zh) | 2014-04-02 |
CN101789392A (zh) | 2010-07-28 |
CN103871993B (zh) | 2016-08-17 |
KR20160052484A (ko) | 2016-05-12 |
US8791574B2 (en) | 2014-07-29 |
KR101665706B1 (ko) | 2016-10-12 |
JP2010171156A (ja) | 2010-08-05 |
HK1194861A1 (zh) | 2014-10-24 |
KR101709042B1 (ko) | 2017-02-21 |
US8298963B2 (en) | 2012-10-30 |
US20130062747A1 (en) | 2013-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5395446B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7923297B2 (en) | Manufacturing method of semiconductor device | |
US8395241B2 (en) | Through silicon via guard ring | |
CN110970358B (zh) | 堆叠半导体器件及其制造方法 | |
JP2010192867A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
JP5926988B2 (ja) | 半導体装置 | |
JP2008078382A (ja) | 半導体装置とその製造方法 | |
JP2009239149A (ja) | 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法 | |
JP5600775B2 (ja) | 半導体装置 | |
US20120286397A1 (en) | Die Seal for Integrated Circuit Device | |
JP2015056605A (ja) | 半導体装置の製造方法 | |
US20120009026A1 (en) | Wafer dicing blade and wafer dicing apparatus including the same | |
KR20200061597A (ko) | 반도체 패키지의 제조방법 | |
US9269676B2 (en) | Through silicon via guard ring | |
JP2003124392A (ja) | 半導体装置及びその製造方法 | |
JP4491036B2 (ja) | 半導体装置の製造方法 | |
JP2010225648A (ja) | 半導体装置およびその製造方法 | |
JP2014165388A (ja) | 半導体装置の製造方法 | |
JP2009016420A (ja) | 半導体装置の製造方法 | |
JP2006222258A (ja) | 半導体ウエハと半導体素子およびその製造方法 | |
TWI514529B (zh) | 半導體封裝件及其製法與半導體結構暨半導體基板及其製法 | |
KR100336576B1 (ko) | 웨이퍼 레벨 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5395446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |