JP5600775B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置（または半導体集積回路装置）の構造、または半導体装置（または半導体集積回路装置）の製造方法におけるダイシング技術に適用して有効な技術に関する。

日本特開２００８−５５５１９号公報（特許文献１）には、比較的硬いシリコン系の材料からなる光ＩＣ基板上に比較的軟らかい光学ガラス製プリズム層を貼り付けた光ＩＣ構造体に対して、クラックを発生させないように回転ブレードにより切断する技術が開示されている。すなわち、先ず、ブレードに負担をかけないように、幅広の第1のブレードにより、上方のプリズム層の途中まで切り込みを入れた後、幅の狭い第2のブレードにより、上方のプリズム層の残留部分と下方の光ＩＣ基板を全厚にわたり切断するものである。

日本特開２００７−１９４４６９号公報（特許文献２）および日本特開２００５−１９１４３６号公報（特許文献３）には、半導体ウエハのダイシングにおいて、テーパ付ブレードで溝を形成した後、それよりも幅の狭いストレート・ブレードを用いて、２段でダイシングする技術が開示されている。

特開２００８−５５５１９号公報 特開２００７−１９４４６９号公報 特開２００５−１９１４３６号公報

近年では、半導体プロセスの縮小化に伴い、配線ルールや、各配線層の間に形成された絶縁層の厚さが薄くなる傾向にある。そのため、各配線層の間で寄生容量が生じないよう、多層配線における絶縁層の材料として、誘電率の低い材料（Low-k材、すなわち、比誘電率が３．０以下の材料）が適用されてきている。

しかし、Low-k材の構成は、誘電率を低くするために、多くの炭素等を含有するため、通常の絶縁層（非Low-k材、すなわち、比誘電率が３．０を超える材料）に比べ材料強度自体が低い。また、ポーラス系のLow-k材では、絶縁層の内部に多数の隙間（空孔）が形成されていることから、通常構造の絶縁層（非ポーラス系の材料）に比べ構造的に脆い。

本願発明者は、このようなLow-k材を有する半導体ウエハを、側面と、半導体ウエハと接触する先端部の面（切断面）の成す角度（傾斜角）がほぼ90度から成るダイシング・ブレード（所謂、ストレート・ブレード）を用いてダイシング工程を行った場合、以下の問題が生じることを見出した。

まず、ダイシング・ブレードが半導体ウエハの表面（主面）と接触する際、図２７に示すように、ダイシング・ブレードの切断面の全てが半導体ウエハと接触する。そのため、この接触領域に大きな切断応力（接触抵抗）が発生する。このような状態で、図２８に示すように、ダイシング・ブレードがLow-k層に達すると、Low-k層とダイシング・ブレードの先端部の面の接触領域においても、大きい切断応力が発生し、この切断応力の影響により、脆いLow-k層内にクラックが発生することがわかった。

また、半導体ウエハの表面（主面）に対してダイシング・ブレードの側面が垂直方向に形成されていると、ダイシング・ブレードが半導体ウエハ内に進入している際、Low-k層とダイシング・ブレードの側面の接触領域においても、大きい切断応力が発生するため、Low-k層内にクラックが発生し易いことがわかった。

以上のように、Low-k層にクラックが発生すると、ダイシング領域に隣接するデバイス領域にまで、このクラックが進展し、半導体装置の信頼性が低下する恐れがある。

尚、日本特開２００８−５５５１９号公報（特許文献１）の場合、ダイシング工程中におけるダイシング・ブレードと、上記したようなLow-k層との位置関係については特に記載が無い。そのため、この技術を適用したとしても、クラックの発生を抑制しながら、Low-k層を有する半導体ウエハを切断することは困難である。

このような問題を解決するために、本願発明者は、図２９に示すような、先端部にテーパが形成されたダイシング・ブレード（所謂、ベベル・ブレード）を用いて、ダイシング工程を行うことについて検討した。

これにより、ダイシング・ブレードが半導体ウエハの表面（主面）と接触する際、ダイシング・ブレードの切断面における一部しか、半導体ウエハの表面と接触しなくなる。すなわち、ダイシング・ブレードと半導体ウエハとの接触領域を低減することができる。これにより、ダイシング・ブレードが半導体ウエハ内に進入する際に発生する切断応力を小さくすることができるため、Low-k層にダイシング・ブレードが到達しても、クラックを抑制することができる。

しかしながら、図２９に示すようなダイシング・ブレードの場合、先端部の磨耗頻度が高いため、所定の深さまで切断できなくなる。また、先端部が磨耗してしまうと、ダイシング・ブレードを同じ深さまで進入させた場合、切断される幅が大きくなってしまうため、ダイシング・ブレードを頻繁に交換する必要がある。しかしながら、ダイシング・ブレードを交換するごとに、ダイシング装置における各条件（ダイシング・ブレードの位置）を設定しなければならず、製造ＴＡＴが低下する。

本願発明は、これらの課題を解決するためになされたものである。

本発明の一つの目的は、Low-k層を有する半導体ウエハにクラックが発生することを抑制（切断性の向上）することにある。

本発明の他の目的は、半導体装置の信頼性を確保することにある。

本発明の他の目的は、ダイシング・ブレードの寿命を向上させることにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願発明は、Low-k層を含む多層配線層を有する半導体装置の製造方法において、半導体ウエハに対してテーパ付きブレード（第１ダイシング・ブレード）で溝を形成した後、この溝幅よりも薄いストレート・ブレード（第２ダイシング・ブレード）で分割するステップ・カット方式のダイシング処理をするものである。ここで、テーパ付きブレードの動径方向の断面形状を先端部に向かって傾斜角が大きくなる複数段の厚さ方向にほぼ対称のテーパ構造を有するものとし、回転中心から見て最初のテーパ面の上端がウエハのデバイス主面外にあり、最初のテーパ面の下端がウエハの基板領域または基材層内に侵入するような状態で、切削することによって、ダイシング溝を形成する。その後、これらの一対の下端間に対応するダイシング溝部分をストレート・ブレードで切削することによって、ウエハを分割するものである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、Low-k層を含む多層配線層を有する半導体装置の製造方法において、半導体ウエハに対してテーパ付きブレード（第１ダイシング・ブレード）で溝を形成した後、この溝幅よりも薄いストレート・ブレード（第２ダイシング・ブレード）で分割するステップ・カット方式のダイシング処理をするに際して、多層配線層部分は、テーパ面でカバーされた状態で切削され、その後、その部分には接触しない薄刃のブレードでウエハが分離されるので、比較的もろいLow-k層にダメージを与えることがない。

本願の一実施の形態の半導体集積回路装置の製造方法におけるダイシング・プロセス（図１（ａ）はウエハ全体上面、図１（ｂ）はチップ領域２個分の上面、図１（ｃ）は図１（ｂ）のＸ−Ｘ’に対応する断面である）の処理フロー説明図（ダイシング・テープへの貼り付け前）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるダイシング・プロセス（図２（ａ）はウエハ全体上面、図２（ｂ）はチップ領域２個分の上面、図１（ｃ）は図２（ｂ）のＸ−Ｘ’に対応する断面である）の処理フロー説明図（ダイシング・テープへの貼り付け後）である。 図２（ｃ）の破線部分R２（チップ周辺およびチップ間領域）の拡大断面図である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるダイシング・プロセス（図４（ａ）はウエハ全体上面、図４（ｂ）はチップ領域２個分の上面、図４（ｃ）は図４（ｂ）のＸ−Ｘ’に対応する断面である）の処理フロー説明図（第1のブレードによるダイシング途中）である。 図４（ｃ）の破線部分R２（チップ周辺およびチップ間領域）の拡大断面図（第1のブレードによるダイシング前）である。 図４（ｃ）の破線部分R２（チップ周辺およびチップ間領域）の拡大断面図（第1のブレードによるダイシング後）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるダイシング・プロセス（図７（ａ）はウエハ全体上面、図７（ｂ）はチップ領域２個分の上面、図７（ｃ）は図１（ｂ）のＸ−Ｘ’に対応する断面である）の処理フロー説明図（第２のブレードによるダイシング途中）である。 図７（ｃ）のチップ周辺およびチップ間領域の拡大断面図（第２のブレードによるダイシング前）である。 図７（ｃ）のチップ周辺およびチップ間領域の拡大断面図（第２のブレードによるダイシング後）である。 図７（ｃ）のチップ周辺およびチップ間領域の拡大断面図（ダイシング・テープから剥離後）である。 本願の一実施の形態の半導体集積回路装置の製造方法における組み立てプロセス（図１１（ａ）はリードフレーム単位領域の上面、図１１（ｂ）は図１１（ａ）のＡ−Ａ’ に対応する断面である）の処理フロー説明図（ダイ・ボンディング前）である。 本願の一実施の形態の半導体集積回路装置の製造方法における組み立てプロセス（図１２（ａ）はリードフレーム単位領域の上面、図１２（ｂ）は図１２（ａ）のＡ−Ａ’ に対応する断面である）の処理フロー説明図（ダイ・ボンディング工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における組み立てプロセス（図１３（ａ）はリードフレーム単位領域の上面、図１３（ｂ）は図１３（ａ）のＡ−Ａ’ に対応する断面である）の処理フロー説明図（ワイヤ・ボンディング工程）である。 図１３（ｂ）の破線部に対応するデバイス拡大断面図である。 本願の一実施の形態の半導体集積回路装置の製造方法における組み立てプロセス（図１５（ａ）は封止された単位デバイスの上面、図１５（ｂ）は同下面である）の処理フロー説明図（封止工程および分離工程完了）である。 図１５のＡ−Ａ’ に対応する単位デバイス断面図である。 本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイシング装置の説明図（図１７（ａ）はスピンドルの回転軸方向から見た正面、図１７（ｂ）は図１７（ａ）のＹ−Ｙ’に対応する断面である）である。 図１７に示された回転ブレード及びその周辺のＹ−Ｙ’に対応する詳細断面構造図である。 図１から図１０に示したダイシング・プロセス（「基本ダイシング・プロセス」）に関する変形例1（刃厚の薄い第1ブレードを使用する例）である。 図１から図１０に示したダイシング・プロセス（「基本ダイシング・プロセス」＋変形例1）に関する変形例２（ポリイミド・コート上を切断する例）である。 図１から図１０、図１９および図２０に示したダイシング・プロセス（「各ダイシング・プロセス」）に使用するテーパ付きダイシング・ブレードの動径方向の断面形状のバリエーション（（ａ）は急傾斜テーパ部挿入型、（ｂ）は先端平坦型、（ｃ）、（ｄ）および（ｅ）は先端部面取り型で（ｃ）曲面面取り、（ｄ）は平坦面取り、（ｅ）は先端ラウンド面取りである）を示すブレード部分断面図である。 図２１（ｂ）のブレード断面構造の特に好適な範囲を示す最大寸法・最大傾斜角（図２２（ａ））および最小寸法・最小傾斜角（図２２（ｂ））に対応する断面図である。 図２１（ａ）のブレード断面構造の特に好適な範囲を示す最大寸法・最大傾斜角（図２２（ａ））および最小寸法・最小傾斜角（図２２（ｂ））に対応する断面図である。 図２１（ｃ）のブレード断面構造の特に好適な範囲を示す最大寸法・最大傾斜角（図２２（ａ））および最小寸法・最小傾斜角（図２２（ｂ））に対応する断面図である。 本願の各ダイシング・プロセスに使用するテーパ付きダイシング・ブレードの断面構造と被切削物との関係を示す説明図である。 本願の各ダイシング・プロセスに使用するテーパ付きダイシング・ブレードの断面構造とその作用を説明するダイシング工程の正面模式図（図２６（ａ））および図２６（ａ）のＣ−Ｃ’に対応する断面図である。 本願発明の課題を説明するための参考断面図（ストレート・ブレード１）である。 本願発明の課題を説明するための参考断面図（ストレート・ブレード２）である。 本願発明の課題を説明するための参考断面図（テーパ付きブレード）である。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成（または前記主面を切断）する工程；
（ｃ）前記（ｂ）工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程；
（ｄ）前記（ｃ）工程により取得した複数の半導体チップ（の内の一つ）を、チップ搭載基板（たとえばリードフレーム、配線基板等）におけるチップ搭載部（たとえばダイ・パッド）上に、（たとえば接着剤を介して）配置（固定、搭載）する工程；
（ｅ）前記（ｄ）工程の後、前記半導体チップ（の複数の電極パッド）と前記チップ搭載基板（の周囲に配置された複数の接続部（たとえばリード））とを（複数の導電性部材（たとえばボンディング・ワイヤ）を介して）それぞれ電気的に接続する工程；
（ｆ）前記半導体チップ（および前記複数の導電性部材）を樹脂で封止する工程；
ここで、前記半導体ウエハは、基材層（シリコン基板層）と、前記基材層上に形成された半導体素子層と、（たとえば銅からなり、）前記半導体素子層上に形成された第1配線層（Ｌｏｗ−ｋ層）と、（たとえば銅からなり、）前記第1配線層上に形成された第2配線層（非Ｌｏｗ−ｋ層）とを有し、
前記第1配線層に（配置された複数の配線間に）配置された第1絶縁層の比誘電率は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第2配線層に（配置された複数の配線間に）配置された第2絶縁層のそれぞれの比誘電率よりも低く（この条件は以下のいずれか一つに置換することができる。すなわち、〔１〕第1絶縁層内形成されたエアー・ギャップの体積は、前記絶縁膜、および前記第2絶縁層のそれぞれに形成されたエアー・ギャップの体積よりも多い。〔２〕第1絶縁層は、前記絶縁層、および前記第2絶縁層のそれぞれよりも脆い。〔３〕前記第1絶縁膜の放熱率は、前記絶縁層、および前記第2絶縁層のそれぞれの放熱率よりも低い。）、
前記第1ダイシング・ブレードは、（前記第1ダイシング・ブレードの厚さ方向と交差する）平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1側面と、前記第1側面に対して第1側面傾斜角を有する第2側面と、前記第１側面に対して前記第1側面傾斜角よりも大きな第2側面傾斜角を有する第3側面とから成り、
前記第2側面と前記第3側面との第２境界点間における幅は、前記第1側面と前記第2側面との第１境界点間における幅よりも狭く、
前記（ｂ）工程では、前記第1ダイシング・ブレードの前記第２境界点が前記基材層に達するように、前記第1ダイシング・ブレードを前記半導体ウエハ内に進入させている。

なお、先端部分の幅が狭い第1ダイシング・ブレードを用いるので、（ストレート・ブレード等、幅の広いブレードを用いる場合に比較して）Ｌｏｗ−ｋ層にブレードが侵入する際にＬｏｗ−ｋ層に生じる応力を小さくすることができ、その結果、Ｌｏｗ−ｋ層にダメージやクラックが生じるのを抑制することができる。

また、傾斜した第2側面によりＬｏｗ−ｋ層を切断するので、（ストレート・ブレード等、Ｌｏｗ−ｋ層と接触する側面が垂直であるブレードを用いる場合に比較して）ブレードがＬｏｗ−ｋ層に侵入（接触）している際にＬｏｗ−ｋ層に生じる応力を小さくすることができ、その結果、Ｌｏｗ−ｋ層にダメージやクラックが生じるのを抑制することができる。

２．項１において、前記（ｃ）工程で使用する前記第2ダイシング・ブレードは、前記第２ダイシング・ブレードの厚さ方向と交差する平面形状が円形から成り、
前記第２ダイシング・ブレードの周縁部における断面形状は、第４側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第２側面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記（ｃ）工程では、前記第2ダイシング・ブレードの一部が、前記（ｂ）工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープ（分離された半導体チップを保持するための部材）まで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させていることを特徴とする半導体装置の製造方法。

３．項１または２において、前記複数のデバイス領域のそれぞれの平面形状は、矩形から成り、
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間（または製品用電極パッドと検査用パッドのとの間）で、かつ前記辺に沿ってシールリングが形成されていることを特徴とする半導体装置の製造方法。

４．項１から３のいずれか一つにおいて、前記ダイシング領域には、検査用パッドを覆うように、絶縁膜（有機膜）が形成されており、
前記（ａ）工程の後、かつ前記（ｂ）工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成することを特徴とする半導体装置の製造方法。

５．項４において、前記金属層は、無電解めっき法により形成することを特徴とする半導体装置の製造方法。

６．項１から５のいずれか一つにおいて、前記半導体ウエハの前記主面のうち、前記ダイシング領域に形成された検査用パッドは、前記第1配線層及び前記第2配線層を介して前記半導体素子層と電気的に接続されていることを特徴とする半導体装置の製造方法。

７．項６において、前記（ｂ）工程では、前記検査用パッドの全てを前記第1ダイシング・ブレードにより除去することを特徴とする半導体装置の製造方法。

８．項６において、前記（ｂ）工程では、前記検査用パッドの一部を前記第1ダイシング・ブレードにより除去することを特徴とする半導体装置の製造方法。

９．以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成（または前記主面を切断）する工程；
（ｃ）前記（ｂ）工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程；
（ｄ）前記（ｃ）工程により取得した複数の半導体チップ（の内の一つ）を、チップ搭載基板（たとえばリードフレーム、配線基板等）におけるチップ搭載部（たとえばダイ・パッド）上に、（たとえば接着剤を介して）配置（固定、搭載）する工程；
（ｅ）前記（ｄ）工程の後、前記半導体チップ（の複数の電極パッド）と前記チップ搭載基板（の周囲に配置された複数の接続部（たとえばリード））とを（複数の導電性部材（たとえばボンディング・ワイヤ）を介して）それぞれ電気的に接続する工程；
（ｆ）前記半導体チップを樹脂で封止する工程；
ここで、前記半導体ウエハは、基材層（シリコン基板層）と、前記基材層上に形成された半導体素子層と、（たとえば銅からなり、）前記半導体素子層上に形成された第1配線層（Ｌｏｗ−ｋ層）と、（たとえば銅からなり、）前記第1配線層上に形成された第2配線層（非Ｌｏｗ−ｋ層）とを有し、
前記第1配線層に（配置された複数の配線間に）配置された第1絶縁層の比誘電率は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第2配線層に（配置された複数の配線間に）配置された第2絶縁層のそれぞれの比誘電率よりも低く（この条件は以下のいずれか一つに置換することができる。すなわち、〔１〕第1絶縁層内形成されたエアー・ギャップの体積は、前記絶縁膜、および前記第2絶縁層のそれぞれに形成されたエアー・ギャップの体積よりも多い。〔２〕第1絶縁層は、前記絶縁層、および前記第2絶縁層のそれぞれよりも脆い。〔３〕前記第1絶縁膜の放熱率は、前記絶縁層、および前記第2絶縁層のそれぞれの放熱率よりも低い。）、
前記第1ダイシング・ブレードは、（前記第1ダイシング・ブレードの厚さ方向と交差する）平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1面と、前記第1面に対して第1側面傾斜角を有する第2面とから成り、
前記（ｂ）工程では、前記第1配線層（における切断面のすべて）が前記第1ダイシング・ブレードの前記第2面と接触するように、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させている。

１０．項９において、前記（ｃ）工程で使用する前記第2ダイシング・ブレードは、前記第２ダイシング・ブレードの厚さ方向と交差する平面形状が円形から成り、
前記第２ダイシング・ブレードの周縁部における断面形状は、第４面と、先端面とから成り、
前記第4面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第２面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記（ｃ）工程では、前記第2ダイシング・ブレードの一部が、前記（ｂ）工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させていることを特徴とする半導体装置の製造方法。

１１．項９または１０において、前記複数のデバイス領域のそれぞれの平面形状は、矩形から成り、
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間（または製品用電極パッドと検査用パッドの間）で、かつ前記辺に沿ってシールリングが形成されていることを特徴とする半導体装置の製造方法。

１２．項９から１１のいずれか一つにおいて、前記ダイシング領域には、検査用パッドを覆うように、絶縁膜（有機膜）が形成されており、
前記(a)工程の後、かつ前記（ｂ）工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成することを特徴とする半導体装置の製造方法。

１３．項１２において、前記金属層は、無電解めっき法により形成することを特徴とする半導体装置の製造方法。

１４．項９から１３のいずれか一つにおいて、前記半導体ウエハの前記主面のうち、前記ダイシング領域に形成された検査用パッドは、前記第1配線層及び前記第2配線層を介して前記半導体素子層と電気的に接続されていることを特徴とする半導体装置の製造方法。

１５．項１４において、前記（ｂ）工程では、前記検査用パッドの全てを前記第1ダイシング・ブレードにより除去することを特徴とする半導体装置の製造方法。

１６．項１４において、前記（ｂ）工程では、前記検査用パッドの一部を前記第1ダイシング・ブレードにより除去することを特徴とする半導体装置の製造方法。

１７．（ａ）チップ搭載部と、
（ｂ）（前記チップ搭載部の周囲に配置された）複数の接合部と、
（ｃ）主面、前記主面に形成された複数の電極パッド、前記主面とは反対側の裏面、及び前記主面と前記裏面との間の側面を有し、前記チップ搭載部上に配置された半導体チップと、
（ｄ）前記半導体チップの前記複数の電極パッドと前記複数の接合部とをそれぞれ電気的に接続する複数の導電性部材と、
（ｅ）（前記複数の接合部のそれぞれの一部（、および前記チップ搭載部の一部）が露出するように、）前記半導体チップ（および前記複数の導電性部材）を封止する封止体と、
を含み、
前記半導体チップは、基材層（シリコン基板層）と、前記基材層上に形成された半導体素子層と、（たとえば銅からなり、）前記半導体素子層上に形成された第1配線層（Ｌｏｗ−ｋ層）と、（たとえば銅からなり、）前記第1配線層上に形成された第2配線（非Ｌｏｗ−ｋ層）とを有し、
前記第1配線層に（配置された複数の配線間に）配置された第1絶縁層の比誘電率は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第2配線層に（配置された複数の配線間に）配置された第2絶縁層のそれぞれの比誘電率よりも低く（この条件は以下のいずれか一つに置換することができる。すなわち、〔１〕第1絶縁層内形成されたエアー・ギャップの体積は、前記絶縁膜、および前記第2絶縁層のそれぞれに形成されたエアー・ギャップの体積よりも多い。〔２〕第1絶縁層は、前記絶縁層、および前記第2絶縁層のそれぞれよりも脆い。〔３〕前記第1絶縁膜の放熱率は、前記絶縁層、および前記第2絶縁層のそれぞれの放熱率よりも低い。）、
前記半導体チップの前記側面は、前記第1配線層の一部を露出する第１端面と、前記第1端面よりも前記半導体チップの前記裏面側に位置する第２端面と、前記第1端面と前記第２端面とを繋ぐ第3端面を有していることを特徴とする半導体装置。

１８．項１７において、前記第２端面は、前記裏面に対して垂直方向に形成されており、
前記第3端面は、前記第2端面に対して第1端面傾斜角を成すように形成され、
前記第1端面は、前記第２端面に対して前記第1端面傾斜角よりも小さな第２端面傾斜角を成すように形成されていることを特徴とする半導体装置。

１９．項１８において、前記第1端面傾斜角は、90度であることを特徴とする半導体装置。

２０．項１７から１９のいずれか一つにおいて、前記複数の電極パッドは、前記第1配線層及び前記第２配線層を介して前記半導体素子層とそれぞれ電気的に接続されていることを特徴とする半導体装置。

２１．以下の工程を含む半導体装置の製造方法：
（ａ）主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成する工程；
（ｃ）前記（ｂ）工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程；
（ｄ）前記（ｃ）工程により取得した複数の半導体チップを、チップ搭載基板におけるチップ搭載部上に、配置する工程；
（ｅ）前記（ｄ）工程の後、前記半導体チップと前記チップ搭載基板とをそれぞれ電気的に接続する工程；
（ｆ）前記半導体チップを樹脂で封止する工程；
ここで、前記半導体ウエハは、基材層と、前記基材層上に形成された半導体素子層と、前記半導体素子層上に形成された第1配線層と、前記第1配線層上に形成された第2配線層とを有し、
前記第1配線層に配置された第1絶縁層の比誘電率は、前記第2配線層に配置された第2絶縁層の比誘電率よりも低く、
前記第1ダイシング・ブレードは、平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1側面と、前記第1側面に対して第1側面傾斜角を有する第2側面と、前記第１側面に対して前記第1側面傾斜角よりも大きな第2側面傾斜角を有する第3側面とから成り、
前記第2側面と前記第3側面との第２境界点間における幅は、前記第1側面と前記第2側面との第１境界点間における幅よりも狭く、
前記（ｂ）工程では、前記第1ダイシング・ブレードの前記第１境界点は前記半導体ウエハの前記主面の外部にあり、前記第２境界点が、前記半導体素子層を超えて前記基材層に達するように、前記第1ダイシング・ブレードを前記半導体ウエハ内に進入させている。

２２．項２１の半導体装置の製造方法において、前記（ｃ）工程で使用する前記第2ダイシング・ブレードは、前記第２ダイシング・ブレードの厚さ方向と交差する平面形状が円形から成り、
前記第２ダイシング・ブレードの周縁部における断面形状は、第４側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第２側面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記（ｃ）工程では、前記第2ダイシング・ブレードの一部が、前記（ｂ）工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させている。

２３．項２１または２２の半導体装置の製造方法において、前記複数のデバイス領域のそれぞれの平面形状は、矩形から成り、
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間で、かつ前記辺に沿ってシールリングが形成されている。

２４．項２１から２３のいずれか一つの半導体装置の製造方法において、前記ダイシング領域には、検査用パッドを覆うように、絶縁膜が形成されており、
前記（ａ）工程の後、かつ前記（ｂ）工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成する。

２５．項２４の半導体装置の製造方法において、前記金属層は、無電解めっき法により形成する。

２６．項２１から２５のいずれか一つの半導体装置の製造方法において、前記半導体ウエハの前記主面のうち、前記ダイシング領域に形成された検査用パッドは、前記第1配線層及び前記第2配線層を介して前記半導体素子層と電気的に接続されている。

２７．項２６の半導体装置の製造方法において、前記（ｂ）工程では、前記検査用パッドの全てを前記第1ダイシング・ブレードにより除去する。

２８．項２６の半導体装置の製造方法において、前記（ｂ）工程では、前記検査用パッドの一部を前記第1ダイシング・ブレードにより除去する。

２９．項２１から２８のいずれか一つの半導体装置の製造方法において、前記第2側面傾斜角は、ほぼ９０度である。

３０．項２１から２９のいずれか一つの半導体装置の製造方法において、前記ダイシング溝は、上部の第１チップ端面および下部の第３チップ端面を有し、
前記工程（ｃ）においては、前記第２ダイシング・ブレードの側面が前記第１チップ端面に接触しないように、前記第２ダイシング・ブレードを前記ダイシング溝内に侵入および走行させる。

３１．以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成する工程；
（ｃ）前記（ｂ）工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程；
（ｄ）前記（ｃ）工程により取得した複数の半導体チップを、チップ搭載基板におけるチップ搭載部上に、配置する工程；
（ｅ）前記（ｄ）工程の後、前記半導体チップと前記チップ搭載基板とをそれぞれ電気的に接続する工程；
（ｆ）前記半導体チップを樹脂で封止する工程；
ここで、前記半導体ウエハは、基材層と、前記基材層上に形成された半導体素子層と、前記半導体素子層上に形成された第1配線層と、前記第1配線層上に形成された第2配線層とを有し、
前記第1配線層に配置された第1絶縁層の比誘電率は、前記第2配線層に配置された第2絶縁層の比誘電率よりも低く、
前記第1ダイシング・ブレードは、平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1面と、前記第1面に対して第1側面傾斜角を有する第2面とから成り、
前記（ｂ）工程では、前記第1ダイシング・ブレードの前記第１境界点は前記半導体ウエハの前記主面の外部にあり、前記第２境界点が、前記半導体素子層を超えて前記基材層に達し、前記第1配線層が前記第1ダイシング・ブレードの前記第2面と接触するように、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させている。

３２．項３１の半導体装置の製造方法において、前記（ｃ）工程で使用する前記第2ダイシング・ブレードは、前記第２ダイシング・ブレードの厚さ方向と交差する平面形状が円形から成り、
前記第２ダイシング・ブレードの周縁部における断面形状は、第４側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第２面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記（ｃ）工程では、前記第2ダイシング・ブレードの一部が、前記（ｂ）工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させている。

３３．項３１または３２の半導体装置の製造方法において、前記複数のデバイス領域のそれぞれの平面形状は、矩形から成り、
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間で、かつ前記辺に沿ってシールリングが形成されている。

３４．項３１から３３のいずれか一つの半導体装置の製造方法において、前記ダイシング領域には、検査用パッドを覆うように、絶縁膜が形成されており、
前記（ａ）工程の後、かつ前記（ｂ）工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成する。

３５．項３４の半導体装置の製造方法において、前記金属層は、無電解めっき法により形成する。

３６．項３１から３５のいずれか一つの半導体装置の製造方法において、前記半導体ウエハの前記主面のうち、前記ダイシング領域に形成された検査用パッドは、前記第1配線層及び前記第2配線層を介して前記半導体素子層と電気的に接続されている。

３７．項３６の半導体装置の製造方法において、前記（ｂ）工程では、前記検査用パッドの全てを前記第1ダイシング・ブレードにより除去する。

３８．項３６の半導体装置の製造方法において、前記（ｂ）工程では、前記検査用パッドの一部を前記第1ダイシング・ブレードにより除去する。

３９．項３１から３８のいずれか一つの半導体装置の製造方法において、前記第2側面傾斜角は、ほぼ９０度である。

４０．項３１から３９のいずれか一つの半導体装置の製造方法において、前記ダイシング溝は、上部の第１チップ端面および下部の第３チップ端面を有し、
前記工程（ｃ）においては、前記第２ダイシング・ブレードの側面が前記第１チップ端面に接触しないように、前記第２ダイシング・ブレードを前記ダイシング溝内に侵入および走行させる。

４１．以下を含む半導体装置：
（ａ）チップ搭載部；
（ｂ）複数の接合部；
（ｃ）主面、前記主面に形成された複数の電極パッド、前記主面とは反対側の裏面、及び前記主面と前記裏面との間の側面を有し、前記チップ搭載部上に配置された半導体チップ；
（ｄ）前記半導体チップの前記複数の電極パッドと前記複数の接合部とをそれぞれ電気的に接続する複数の導電性部材；
（ｅ）前記半導体チップを封止する封止体、
ここで、前記半導体チップは、以下を有する：
（ｃ１）基材層；
（ｃ２）前記基材層上に形成された半導体素子層；
（ｃ３）前記半導体素子層上に形成された第1配線層；
（ｃ４）前記第1配線層上に形成された第2配線、
更に、ここで、前記第1配線層に配置された第1絶縁層の比誘電率は、前記第2配線層に配置された第2絶縁層の比誘電率よりも低く、
前記半導体チップの前記側面は、以下を有する：
（ｉ）前記第1配線層の一部を露出する第１端面；
（ｉｉ）前記第1端面よりも前記半導体チップの前記裏面側に位置する第２端面；
（ｉｉｉ）前記第1端面と前記第２端面とを繋ぐ第3端面、
ここで前記第２端面は、前記裏面に対して実質的に垂直方向に形成されており、
前記第3端面は、前記第2端面に対して第1端面傾斜角を成すように形成され、
前記第1端面は、前記第２端面に対して前記第1端面傾斜角よりも小さな第２端面傾斜角を成すように形成されている。

４２．項４１の半導体装置において、前記第1端面傾斜角は、90度である。

４３．項４１または４２の半導体装置において、前記複数の電極パッドは、前記第1配線層及び前記第２配線層を介して前記半導体素子層とそれぞれ電気的に接続されている。

４４．項４１から４３のいずれか一つの半導体装置において、前記第２端面傾斜角は、２度以上、２０度以下である。

４５．項４１から４３のいずれか一つの半導体装置において、前記第２端面傾斜角は、３度以上、１５度以下である。

４６．項４１から４３のいずれか一つの半導体装置において、前記第２端面傾斜角は、４度以上、１０度以下である。

４７．項４１から４６のいずれか一つの半導体装置において、前記第1絶縁層の比誘電率は、３以下である。

４８．項４１から４７のいずれか一つの半導体装置において、前記第２絶縁層の比誘電率は、３を超える。

４９．項４１から４８のいずれか一つの半導体装置において、前記第１端面傾斜角は、２０度を超える。

５０．項４１から４９のいずれか一つの半導体装置において、前記第1絶縁層の比誘電率は、３以下であり、前記第２絶縁層の比誘電率は、３を超える。

５１．項１から４０のいずれか一つの半導体装置の製造方法において、前記第２側面傾斜角は、２度以上、２０度以下である。

５２．項１から４０のいずれか一つの半導体装置の製造方法において、前記第２側面傾斜角は、３度以上、１５度以下である。

５３．項１から４０のいずれか一つの半導体装置の製造方法において、前記第２側面傾斜角は、４度以上、１０度以下である。

５４．項１から４０のいずれか一つの半導体装置の製造方法において、前記第1絶縁層の比誘電率は、３以下である。

５５．項１から４０のいずれか一つの半導体装置の製造方法において、前記第２絶縁層の比誘電率は、３を超える。

５６．項１から４０のいずれか一つの半導体装置の製造方法において、前記第１側面傾斜角は、２０度を超える。

５７．項１から４０のいずれか一つの半導体装置の製造方法において、前記第1絶縁層の比誘電率は、３以下であり、前記第２絶縁層の比誘電率は、３を超える。

５8．項１から４０のいずれか一つの半導体装置の製造方法において、前記絶縁膜は有機系である。

５９．項１から４０のいずれか一つの半導体装置の製造方法において、前記絶縁膜はポリイミド系樹脂膜を主要な成分とする。

６０．項１から４０のいずれか一つの半導体装置の製造方法において、前記第１ダイシング・ブレードの前記第２境界点より先の厚さ方向の断面は、動径方向に直行し、平坦な先端面となっている。

６１．項１から４０のいずれか一つの半導体装置の製造方法において、前記第１ダイシング・ブレードの前記第２境界点より先の厚さ方向の断面は、曲面となっている。

６２．項１から４０のいずれか一つの半導体装置の製造方法において、前記第１ダイシング・ブレードの前記第２境界点より先の厚さ方向の断面は、二等辺三角形となっている。

６３．項１から４０のいずれか一つの半導体装置の製造方法において、前記第１ダイシング・ブレードの前記第２境界点より先の厚さ方向の断面は、頂点が面取りされた二等辺三角形となっている。

６４．以下の工程を含む半導体装置の製造方法：
（ａ）主面、前記主面に形成された複数のデバイス領域、前記複数のデバイス領域の間に形成されたダイシング領域、及び前記主面とは反対側の裏面を有する半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記ダイシング領域において、前記半導体ウエハの前記主面側から前記裏面側に向かって第1ダイシング・ブレードを前記半導体ウエハ内に進入させ、前記ダイシング領域に沿って前記第1ダイシング・ブレードを走行させることにより、前記半導体ウエハの前記主面にダイシング溝を形成する工程；
（ｃ）前記（ｂ）工程の後、前記半導体ウエハの前記主面側から前記ダイシング溝内に第2ダイシング・ブレードを進入させ、前記ダイシング領域に沿って前記第2ダイシング・ブレードを走行させることにより、前記半導体ウエハを分離する工程；
（ｄ）前記（ｃ）工程により取得した複数の半導体チップを、チップ搭載基板におけるチップ搭載部上に、配置する工程；
（ｅ）前記（ｄ）工程の後、前記半導体チップと前記チップ搭載基板とをそれぞれ電気的に接続する工程；
（ｆ）前記半導体チップを樹脂で封止する工程；
ここで、前記半導体ウエハは、以下を有する：
（ｉ）基材層；
（ｉｉ）前記基材層上に形成された半導体素子層；
（ｉｉｉ）前記半導体素子層上に形成された多層配線層、
更に、ここで、前記第1ダイシング・ブレードは、平面形状が円形から成り、
前記第1ダイシング・ブレードの周縁部における断面形状は、第1側面と、前記第1側面に対して第1側面傾斜角を有する第2側面と、前記第１側面に対して前記第1側面傾斜角よりも大きな第2側面傾斜角を有する第3側面とから成り、
前記第2側面と前記第3側面との第２境界点間における幅は、前記第1側面と前記第2側面との第１境界点間における幅よりも狭く、
前記（ｂ）工程では、前記第1ダイシング・ブレードの前記第１境界点は前記半導体ウエハの前記主面の外部にあり、前記第２境界点が、前記半導体素子層を超えて前記基材層に達するように、前記第1ダイシング・ブレードを前記半導体ウエハ内に進入させている。

６５．項６４の半導体装置の製造方法において、前記（ｃ）工程で使用する前記第2ダイシング・ブレードは、前記第２ダイシング・ブレードの厚さ方向と交差する平面形状が円形から成り、
前記第２ダイシング・ブレードの周縁部における断面形状は、第４側面と、先端面とから成り、
前記第4側面と前記先端面との境界である第3境界点間における幅は、前記第1ダイシング・ブレードの前記第２側面が前記半導体素子層と接触する部分間の幅よりも狭く、
前記（ｃ）工程では、前記第2ダイシング・ブレードの一部が、前記（ｂ）工程の前に前記半導体ウエハの前記裏面に貼り付けられたダイシング・テープまで到達するように、前記第2ダイシング・ブレードを前記ダイシング溝内に進入させている。

６６．項６４または６５の半導体装置の製造方法において、前記複数のデバイス領域のそれぞれの平面形状は、矩形から成り、
前記複数のデバイス領域のそれぞれには、辺に沿って複数の電極パッドが形成されており、
前記複数のデバイス領域のそれぞれには、前記複数の電極パッドと前記辺との間で、かつ前記辺に沿ってシールリングが形成されている。

６７．項６４から６５のいずれか一つの半導体装置の製造方法において、前記ダイシング領域には、検査用パッドを覆うように、絶縁膜が形成されており、
前記（ａ）工程の後、かつ前記（ｂ）工程の前に、前記複数のデバイス領域のそれぞれに形成された前記複数の電極パッド上に金属層を形成する。

６８．項６７の半導体装置の製造方法において、前記金属層は、無電解めっき法により形成する。

６９．項６４から６８のいずれか一つの半導体装置の製造方法において、前記半導体ウエハの前記主面のうち、前記ダイシング領域に形成された検査用パッドは、前記第1配線層及び前記第2配線層を介して前記半導体素子層と電気的に接続されている。

７０．項６９の半導体装置の製造方法において、前記（ｂ）工程では、前記検査用パッドの全てを前記第1ダイシング・ブレードにより除去する。

７１．項６９の半導体装置の製造方法において、前記（ｂ）工程では、前記検査用パッドの一部を前記第1ダイシング・ブレードにより除去する。

７２．項６４から７１のいずれか一つの半導体装置の製造方法において、前記第2側面傾斜角は、ほぼ９０度である。

７３．項６４から７２のいずれか一つの半導体装置の製造方法において、前記ダイシング溝は、上部の第１チップ端面および下部の第３チップ端面を有し、
前記工程（ｃ）においては、前記第２ダイシング・ブレードの側面が前記第１チップ端面に接触しないように、前記第２ダイシング・ブレードを前記ダイシング溝内に侵入および走行させる。

７４．項６４から７３のいずれか一つの半導体装置の製造方法において、前記第２側面傾斜角は、２度以上、２０度以下である。

７５．項６４から７３のいずれか一つの半導体装置の製造方法において、前記第２側面傾斜角は、３度以上、１５度以下である。

７６．項６４から７３のいずれか一つの半導体装置の製造方法において、前記第２側面傾斜角は、４度以上、１０度以下である。

７７．項６４から７６のいずれか一つの半導体装置の製造方法において、前記第１側面傾斜角は、２０度を超える。

７８．項６４から７７のいずれか一つの半導体装置の製造方法において、前記絶縁膜は有機系である。

７９．項６４から７７のいずれか一つの半導体装置の製造方法において、前記絶縁膜はポリイミド系樹脂膜を主要な成分とする。

８０．項６４から７９のいずれか一つの半導体装置の製造方法において、前記第１ダイシング・ブレードの前記第２境界点より先の厚さ方向の断面は、動径方向に直行し、平坦な先端面となっている。

８１．項６４から７９のいずれか一つの半導体装置の製造方法において、前記第１ダイシング・ブレードの前記第２境界点より先の厚さ方向の断面は、曲面となっている。

８２．項６４から７９のいずれか一つの半導体装置の製造方法において、前記第１ダイシング・ブレードの前記第２境界点より先の厚さ方向の断面は、二等辺三角形となっている。

８３．項６４から７９のいずれか一つの半導体装置の製造方法において、前記第１ダイシング・ブレードの前記第２境界点より先の厚さ方向の断面は、頂点が面取りされた二等辺三角形となっている。

〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。

たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。具体的には、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

また、「銅配線」、「アルミニウム配線」等といっても、純粋な銅やアルミニウムによるものに限定されず、銅系配線、アルミニウム系配線等の意味で使用される。これは、「ポリイミド膜」、「金メッキ層」等についても同じである。

同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。

６．通常「Ｌｏｗ−ｋ絶縁膜」と言う場合は、たとえば非ポーラス（Ｐｏｒｏｕｓ）系のプラズマＴＥＯＳシリコン酸化膜と比較して、比誘電率が相対的に低いものを指す場合もあるが、本願においては、通常の半導体分野のプラクティスに従い、比誘電率が３以下のものを「Ｌｏｗ−ｋ絶縁膜」といい、比誘電率が３を超えるものを「非Ｌｏｗ−ｋ絶縁膜」という。これは、比誘電率を３以下にするためには、通常、材料の組成に相当量炭素を含有させるか、あるいは、材料構造内にミクロな空孔またはマクロなエアー・ギャップ（空隙）を導入する必要があり、そのために材料強度又は構造強度が低下するからである。従って、本願においては、FSG（Fluorosilicate Glass）膜は、非Ｌｏｗ−ｋ絶縁膜（ｋ＝３．４程度）に属する。

一方、典型的な「Ｌｏｗ−ｋ絶縁膜」材料としては、SiOC(Silicon Oxicarbide)、カーボンドープ酸化シリコン(Carbon-doped Silicon oxide)、OSG(Organosilicate glass)等のシリコン・ガラス系ＣＶＤ絶縁膜、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ），ＭＳＱ（Ｍｅｔｈｙｌ−Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ），ＰＳＱ（Ｐｈｅｎｙｌ−Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）等のＳＳＱ（Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）ベースのシリコン・ガラス系塗布絶縁膜（またはＳＯＧ）、ポリイミド系有機樹脂やＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）等の耐熱性高分子樹脂（シロキサン等との共重合体等を含む）、および、これら又は「非Ｌｏｗ−ｋ絶縁膜」材料にミクロ空孔又はマクロなエア・ギャップを導入したポーラス系絶縁膜がある。これらは、勿論、本願の実施の形態において利用可能である。

言うまでもないことであるが、「Ｌｏｗ−ｋ配線層」等といっても、配線部分の絶縁膜の全部がＬｏｗ−ｋ絶縁膜であることは稀で、その絶縁膜（層間絶縁膜、層内絶縁膜）の主要部がＬｏｗ−ｋ絶縁膜で構成されていることを示す。なお、配線層の主要な絶縁膜を層間または層内の区別なく、単に「層間絶縁膜」ということがある。

また、多層配線層はＬｏｗ−ｋ配線層または非Ｌｏｗ−ｋ配線層のいずれか、またはその両方で構成されているが、通常、Ｌｏｗ−ｋ配線層および非Ｌｏｗ−ｋ配線層は、複数層の配線層（一般に２層から１０層程度）で構成されている。

７．「リング状（円環状）」というときは、幾何学的な円形や円環に限定されず、実情に沿って、矩形やその他の形のループ状等を含む意味で使用される。必ずしも、厳密なクローズド・ループに限定されない。

また、ハブ型のダイシング・ブレードは、厳密に言うと、円板状ではなく、円環状であるが、ダイシング・ブレードの外周部または外縁部について言うときには、簡潔性を確保するため、単に「円形」等という。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

１．本願発明の各実施の形態のアウトラインに関する説明（主に図２５から図２９）
近年では、半導体プロセスの縮小化に伴い、配線ルールや、配線層の厚さが薄くなる傾向にある。そのため、多層配線における絶縁層の材料として、Low-k材が採用されてきている。

しかし、Low-k材は強度が低く、ストレート・ブレードを用いてダイシングを行うと、図２７および図２８に示すように、ブレードとウエハとの接触領域が大きくなるため、この接触面に切断応力が発生し、強度の低いLow-k材にクラックが発生し易くなる。図２７および図２８において、ストレート・ブレード５１ｂでウエハ１のデバイス面１ａ側（裏面１ｂの反対の面）から切削すると、ウエハとブレード先端部の接触領域１１４が大きな領域を占めていることがわかる。これにより、半導体装置の信頼性が低下する恐れがある。

そこで、本願発明者らが検討したところによると、まずテーパ付きのブレード（第1ブレード）を用いてウエハ表面にダイシング溝を形成してから、テーパ付きのブレードよりも刃厚の薄いストレート・ブレード（第2ブレード）を用いてフル・カットするステップ・カット方式を採用することで、このクラックの問題を抑制できることが明らかとなった。しかし、図２９に示すように、一般的な動径方向の断面頂角が６０度から９０度程度（テーパ面とウエハ主面のなす傾斜角で言うと、３０度から４５度程度）の広角テーパ付きのブレード（第1ブレード）では、ウエハとブレード先端部の接触領域１１４を小さくできるものの、（先端部分の長さが短い上に）その先端部の磨耗頻度が高いため、交換頻度が高くなるという問題がある。

本願の一つの実施の形態は、ウエハのダイシング工程において、先ず、傾斜余角が７０度以上、８８度以下（断面頂角が４度から４０度程度、傾斜角で言うと２度から２０度程度）の狭角テーパ付きのブレードにより、ウエハのデバイス面側から、半導体基板に達する切削溝を形成し、その後、この切削溝の溝幅よりも幅の狭いストレート・ブレードにより、同溝底をフル・カットするものである。このようにすると、テーパ付きのブレードのテーパ部分の幅を比較的広くできるので、ブレード寿命を延長することが可能となる。

しかし、狭角テーパ付きのブレードには、先が細いうちは先端部の磨耗が早く、ブレードの高さの制御が難しくなるという弱点がある。この問題は、セクション２で説明するように、２段のテーパ形状（先端部を除去したものを含む）のファースト・カット（Ｆｉｒｓｔ Ｃｕｔ）用ブレードを用いることで、解決できる。このことは、前記傾斜角度の範囲に限定されず有効である。しかし、狭角テーパと組み合わせると、先端部が長く取れるので更に有効である。そのアウトラインを以下に説明する。

図２５（図２６（ａ）のダイシング・ブレードの周縁部Ｒ４のＹ−Ｙ’断面に対応）は本願の一実施の形態の半導体装置の製造方法におけるステップ・ダイシング・プロセスのファースト・カット工程に使用するテーパ付きダイシング・ブレード５１ａの周縁部の動径方向の断面図（対象物である半導体ウエハ等の板状物を含む）である。図２６（（ａ）は全体模式断面であり、（ｂ）は（ａ）のダイシング・ブレードの周縁部Ｒ４のＣ−Ｃ’断面である）は本願の一実施の形態の半導体装置の製造方法におけるステップ・ダイシング・プロセスのファースト・カット工程に使用するテーパ付きダイシング・ブレード５１ａによる溝形成の原理を説明するプロセス説明図である。図２５または図２６に示すように、平坦な第1側面１０４（たとえば内輪部側面の傾斜余角θ１は９０度）を有する平坦内輪部１０１、その下にあって傾斜した第２側面１０５（たとえば外輪部側面の傾斜余角θ２は８３度、すなわち外輪部側面の傾斜角Θ２は７度）を有する外輪部１０２、更にその下にあって更に傾斜した第３側面１０６（たとえば外端部側面の傾斜余角θ３は４５度、すなわち、外端部側面の傾斜角Θ３は４５度）を有する外端部１０３等からなる。ここで、平坦な第1側面１０４から傾斜した第２側面１０５への遷移点、すなわち第１境界点Ｐ，Ｐ’間の距離を第1境界点間幅Ｔ１とし、第２側面１０５から第３側面１０６への遷移点、すなわち第２境界点Ｑ，Ｑ’ 間の距離を第２境界点間幅Ｔ２とする。

図２５からわかるように、先端部がＱＶＱ’のような１段テーパのブレードでは、先端部が細いので、部レートの消耗が激しく、切削途中で刃先の高さの調整が必要となる。これに対して、実線で示した２段テーパ付きダイシング・ブレード５１ａでは、先端部（外端部１０２および外輪部１０３の先端近傍）が比較的幅広となるので、磨耗が抑えられる。従って、頻繁なブレード高さ調整が不要となるか、または調整が容易となる。また、狭角テーパ付きのブレードとした場合には、更に、ＰＱ間の幅が比較的広く取れるので、外端部１０２が磨耗により消滅しても、外輪部１０３の先端近傍部が新たな外端部１０２となるので、ブレードの寿命を相当程度長くすることができる。

更に、図２５に示すように、テーパ付きダイシング・ブレード５１ａ（第１ダイシング・ブレード）の切削部１１１（ウエハの切削表面１１２からウエハの内部へ切り込まれる部分）の内、比較的もろいＬｏｗ−ｋ配線層８（第１配線層）と接する部分が外輪部側面１０５（第２側面）のみとなる。また、このとき、図２６に示す最もチッピングが起こり易いブレードの脱出点６２近傍の断面では、テーパがある結果、ダイシング溝２１の壁面とテーパ付きダイシング・ブレード５１ａの外輪部側面１０５（第２側面）の間に、スペースがあることがわかる。このことによって、チッピングの発生が大幅に抑制される。この効果は、Ｌｏｗ−ｋ配線層８の有無に無関係であるが、Ｌｏｗ−ｋ配線層８がある場合には特に顕著である。

また、後に、図８等において説明するように、セカンド・ステップにおいて、刃の厚さが第２境界点間幅Ｔ２よりも狭い狭幅ストレート・ブレード５１ｂ（第２ダイシング・ブレード）を用いて、ファースト・ステップで形成されたダイシング溝２１の内、一対の第２境界点Ｑ，Ｑ’間に対応する部分の内側を掘り進むので、ストレート・ブレード５１ｂの側面は、Ｌｏｗ−ｋ配線層８（第１配線層）の露出面にまったく触れない。従って、これによっても、チッピングの発生が大幅に抑制される。尚、チッピング（クラック）は、脆いＬｏｗ−ｋ配線層８にダイシング・ブレードが接触しなければ発生し難いため、第２ダイシング・ブレード５１ｂの幅Ｔ３は、少なくとも第1ダイシング・ブレード（テーパ付きダイシング・ブレード）の第２側面（又は第２面）が半導体素子１４と接触する部分の幅Ｔ４（又は当該部分の刃の厚さ）よりも狭ければよい。但し、ダイシング工程は、回転するダイシング・ブレードにより半導体ウエハ１の切削を行うため、この回転動作と半導体ウエハ１との接触応力により切断箇所がずれる恐れがある。そのため、この位置ずれを考慮すると、上記したように、第２ダイシング・ブレード５１ｂの幅Ｔ３は第２境界点間幅Ｔ２よりも狭いことが好ましい。

２．本願の一実施の形態の半導体装置の製造方法におけるダイシング・プロセス等の説明（主に図１から図１０）
ここでは、まず、ダイシングのための準備工程を説明する。図１（特に、その（ａ））に示すように、ウエハ工程がほぼ完了した半導体ウエハ１を準備する必要がある。ウエハ１は、たとえば、３００φ程度（２００φでも４５０φでもよい）の径のｐ型の単結晶シリコン基板１ｐで、デバイス面（主面）１ａには、多数のチップ領域２が形成されており、そのチップ2個分の領域Ｒ１を図１（特に、その（ｂ）およびそのＸ−Ｘ’である（ｃ））に示す。デバイス面１ａ（裏面１ｂの反対の面）のほとんど（パッド開口部やスクライブ領域等を除く部分）は、ファイナル・パッシベーション膜３（たとえば、下層の無機絶縁膜および上層の感光性ポリイミド系有機樹脂膜）によって被覆されている。その開口に対応して、製品領域２の電極パッド４（ボンディング・パッド）およびダイシング領域６の検査用電極パッド５が形成されており、製品領域２のエッジ近傍には、シール・リング１８が周回配置されている。これらの電極パッドは、通常、アルミニウム系（銅系でもよい）の配線層またはパッド層として、形成されている。ウエハ１の基板領域の上方には、たとえばＳｉＯＣ膜（ｋ＝２．６程度）等を層間絶縁膜８ｉ（第1絶縁膜）とする下層のＬｏｗ−ｋ配線層８（第１配線層）と、たとえばプラズマＴＥＯＳシリコン酸化膜（ｋ＝４．１程度）等を層間絶縁膜７ｉ（第２絶縁膜）とする上層の非Ｌｏｗ−ｋ配線層７（第２配線層）を含む多層配線層１０が形成されている。各配線層は、銅系（銀系でもよい）のダマシン配線またはアルミニウム系（タングステン・プラグ等を含んでもよい）の通常配線またはそれらの組み合わせによって構成されている。尚、本実施の形態では、電極パッド４が平面形状が矩形状（本実施の形態では、四角形）から成る製品領域２の各辺に沿って配置される構成について説明したが、製品領域２において行列状に配置される構成、製品領域２の中央部に製品領域２の一辺に沿って配置される構成、又は製品領域２の一辺に寄せて配置される構成であってもよい。

次に、図２に示すように、ウエハ１の裏面１ｂをダイシング・テープ１１に貼り付け、ダイシング・フレーム等に固定する。ここで、チップ周辺およびチップ間領域Ｒ２の詳細を図３により説明する。図３に示すように、ウエハ１の基材層１ｐ上には、半導体素子層１４（ウエル、シリコン基板表面、ゲート電極、プリ・メタル層等を含む）が形成されており、シールリング間領域Ｌ１内には、一対のチッピング・マージン領域１７間にダイシング領域６が設定されている。ダイシング領域６の内部には、ＴＥＧ検査パッド開口１５が設けられている。また、多層配線層１０内の配線により、シールリング１８およびＴＥＧ検査配線部１９が構成されている。尚、本実施の形態では、半導体ウエハ１を準備した後に、ダイシング・テープ１１にウエハ１の裏面１ｂを貼り付けているが、必要に応じて、ダイシング・テープ１１に貼り付ける前に、半導体ウエハ１のデバイス面（主面）１aに再配線層を形成し、電極パッド４の位置を変換してもよい。

次に、図４に基づいて、ダイシングの第１ステップであるテーパ付きブレード５１ａによる切削工程について説明する。図４に示すように、Ｘ，Ｙの各方向のスクライブ・ライン（スクライブ領域をつなげた線状領域）に沿って切削（ステップ・カットのファースト・ステップとしてのハーフ・カット）を実行することによって、ウエハ１のデバイス面１ａ側にダイシング溝２１ａを形成する。断面の詳細を図５に基づいて説明する。テーパ付きダイシング・ブレード５１ａ（第1ダイシング・ブレード）の周縁部における断面構造は、厚さ方向の中心線を基準として、ほぼ線対称である。その構造は、回転中心側から順に、平坦内輪部１０１、傾斜した側面を有する外輪部１０２、更に傾斜した側面を有する外端部１０３等からなる。これらの一対の傾斜変更点（変曲点）をそれぞれ第１境界点Ｐ，Ｐ’（平坦内輪部１０１と外輪部１０２）、第２境界点Ｑ，Ｑ’（外輪部１０２と外端部１０３）と呼ぶ。ここで、第１境界点Ｐ，Ｐ’間の距離を第1境界点間幅Ｔ１と、第２境界点Ｑ，Ｑ’ 間の距離を第２境界点間幅Ｔ２と呼ぶ。これらの間には、明らかにＴ１＞Ｔ２の関係がある。図５に示したテーパ付きダイシング・ブレード５１ａによる切削の結果を図６に示す。

図６に示すように、２段テーパ形状に対応して、ダイシング溝２１ａは、急峻な第１チップ端面２０５（溝側面）、比較的緩慢な第３チップ端面２０６（溝底面）等から構成される。

次に、図７に基づいて、ダイシングの第２ステップであるストレート・ブレード５１ｂによる切削工程について説明する。図７に示すように、Ｘ，Ｙの各方向のダイシング溝２１ａに沿って切削（ステップ・カットのセカンド・ステップとしての切断）を実行することによって、ウエハ１のデバイス面１ａ側のダイシング溝２１ａを裏面１ｂのダイシング・テープ１１の内部にまで延長する。断面の詳細を図８に基づいて説明する。図８に示すように、ストレート・ブレード５１ｂの厚さＴ３（第３境界点Ｓ，Ｓ’間の距離、すなわち第３境界点間幅）は、テーパ付きダイシング・ブレード５１ａの第２境界点間幅Ｔ２よりも小さいので、ストレート・ブレード５１ｂは、ダイシング溝２１ａの第３チップ端面２０６のみを切削することになる。この部分には、微細なデバイス構造体がないので、デバイスにダメージを与えることもなく、比較的硬くて丈夫なシリコン単結晶部であり、チッピングの発生も少ない。この例では、ストレート・ブレード５１ｂの先端部は平坦先端面（先端面）１１０となっているが、これは必須ではなく、作り易さからそのようになっているに過ぎない。従って、テーパ付きダイシング・ブレード５１ａと類似の形状（図２１参照）であってもよい。重要な点は、先に述べたように両ブレードの相対的な厚さの関係である。このストレート・ブレード５１ｂによる切削の結果を図９に示す。

図９に示すように、第2のダイシング溝２１ｂが追加形成され、それに伴って、チップ２の垂直面２０７（第２チップ端面）が形成され、チップ側壁部２０８は、これと、急峻な第１チップ端面２０５（溝側面）、比較的緩慢な第３チップ端面２０６（溝底面）等から構成されることとなる。

これで、図１０に示すように、ダイシング・テープ１１を剥がすと、孤立した多数のチップ２となる。実際には、ダイシング・テープ１１から、このチップ２をピックアップして、以下のセクション３に示すようにダイ・ボンディングする。

３．本願の各実施の形態の半導体装置の製造方法における組み立てプロセス等の説明（主に図１１から図１６）
このセクションでは、各セクションで説明する各例のダイシング工程に続く、組み立てプロセスの一例を説明する。

まず、図１１（（ａ）は上面、（ｂ）はＡ−Ａ’断面）に示すようなチップ搭載基板３１（単位デバイス領域のみを示す）を準備する。ここでは、リードフレームの例を示すが、有機系の多層配線基板や、その他の配線基板でもよい。図１１に示すように、チップ搭載基板３１の中央部にはダイ・パッド部３２（チップ搭載部）が設けられており、ダイ・パッド部３２は吊りリード３３により四方に固定されており、ダイ・パッド部３２の周辺外部には多数の外部リード部３４（接合部）が延在している。

次に、図９の状態で、チップ２をピックアップして、図１２に示すように、ダイ・パッド部３２上にダイ・ボンディングする。続いて、図１３に示すように、外部リード部３４とチップ２の上面の電極パッド４間をボンディング・ワイヤ３５（導電性部材）で、たとえばボール・ウエッジ・ボンディングする。

図１３のチップ端部Ｒ３を拡大して、図１４に示す。図１４に示すように、第１チップ端面２０５は垂直面２０７を基準面として、第２端面傾斜角Σ２だけ傾斜している。また、第３チップ端面２０６は垂直面２０７を基準面として、第２端面傾斜角Σ２より大きな第１端面傾斜角Σ１だけ傾斜している。

その後、図１５に示すように、リードフレーム３１は相互に分離され、ここのレジン封止部３６（個別のデバイス）となる。最終的にデバイスは、図１６に示すような断面形状となる。

４．本願の各実施の形態の半導体装置の製造方法に使用するダイシング装置等の説明（主に図１７および図１８）
このセクションでは、各例に共通なダイシング装置等を説明する。図１７に示すように、ダイシング装置は、吸着テーブル５４（ウエハ・ステージ）を有し、その上にリング・フレーム５５にダイシング・テープ１１を介してウエハ１を粘着・固定したものを真空吸着する。その状態で、スピンドル保持部５６に保持されたスピンドル５７の先端部５８にブレード保持部５２を介して、ダイシング・ブレード５１を取り付け、高速回転させることで切削を実行する。このとき、一般にステージ５４側が水平方向に移動して、切削を実行し、ダイシング溝２１を形成する。切削の際には、冷却水供給アーム状ノズル５９、純水スプレー６０、純水シャワー６１等から冷却や洗浄のために純水や冷却液体が供給される。なお、本願において、ブレードの動径方向の断面（または単にブレードの断面形状）というときは、特にそうでない旨明示したときを除き、図１７（ａ）のＹ−Ｙ’断面を言うものとする。

図１７に示したブレードは、組み立て型のものであるが、現在、多用されているハブ（Ｈｕｂ）型のブレードを図１８に示す。これは、中央にスピンドル取り付け部５３を有するブレード保持部５２とブレード５１が一体となったものである。この場合、ブレード５１自体は円板状ではなく、円環状を呈する。

また、各部のサイズは標準化されており、図中に示す。これ以外のサイズでも使用できることは言うまでもない。

５．本願の他の実施の形態の半導体装置の製造方法におけるダイシング・プロセス（変形例１：「テーパ付き細ブレード方式」）等の説明（主に図１９）
この例は、セクション２のファースト・ステップにおいて、ＴＥＧ検査パッド５（検査用パッドまたは電極パッド）の一部のみを切削除去する例である。図１９は、セクション２における図５と図８を重ね合わせたものに対応する断面図である。この例では、図６５と反対に、非デバイス領域６（スクライブ領域またはダイシング領域）が、テーパ付きダイシング・ブレードの平坦内輪部の厚さＴ１（第1境界点間幅）よりも、大きくなっている。

通常、ダイシング工程では、検査ノウハウの流出防止や後の工程での塵埃発生防止のため、ＴＥＧ検査パッド５のほぼ全てを除去する。しかし、そのようにすると、スクライブ領域が広くなる傾向がある。スクライブ領域が広くなると、取得数が急速に減少するので、極力避ける必要がある。また、ＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）方式の製品では、設計上の都合から、スクライブ領域があらかじめ比較的細い値に定められていることも多い。また、チッピング・マージンがその性質上狭小化することが困難である。従って、前記目的のためには、本願の他の例のように、ＴＥＧ検査パッド５の全てを除去するのがベストであるが、それが困難な場合は、この例のように、ファースト・ステップのブレードの刃厚を薄くするのが有効である。

そこで、本実施の形態のように、ＴＥＧ検査パッド５の主要部のみを除去する方式にすると、幅の狭いブレード（ファースト・カット用ブレード）で処理できるので、スクライブ領域幅の狭小化が可能である。このようにしても、ＴＥＧ検査パッド５の主要部が除去されているので、検査ノウハウの流出防止の効果があり、後の工程での塵埃発生も抑制可能ある。

６．本願の更に他の実施の形態の半導体装置の製造方法におけるダイシング・プロセス（変形例２：「ポリイミド・コート方式」）等の説明（主に図２０）
この例は、セクション２およびセクション５のデバイス構造に対する変形例である。ウエハ・レベル・パッケージ等の再配線構造を有するデバイスやバンプ電極を形成するデバイスにあっては、下層ファイナル・パッシベーション膜３の上に、上層のファイナル・パッシベーション膜１２（たとえば感光性ポリイミド系有機樹脂膜）のパターンを形成した後、製品領域の電極パッド４上に、電解メッキや無電解メッキによりメッキ層（金属層）を形成する必要がある（無電解金メッキ等を施す場合が多い）。このとき、必要のないスクライブ領域の電極パッド５にまで、メッキ層が形成されたり、前処理の酸により電極パッド５が腐食されたりする問題がある。このため、スクライブ領域の電極パッド５上を上層のファイナル・パッシベーション膜１２と同じ層のポリイミド膜等の有機系保護膜で被覆することが広く行われている。しかし、このような有機樹脂膜と硬いシリコン部材を同時に機械的にダイシングする場合には、回転ブレードに過剰な負担がかかりやすく、（Ｌｏｗ−ｋ配線層８等がない場合にも）チッピングが多発する傾向にある。

このような場合には、セクション１およびセクション５に説明したダイシング方法が有効である。これは、図２６に説明したように、過負荷によりブレードが多少ぶれても、チッピングが起こりやすい脱出点付近で、ダイシング溝の側壁とブレード側面が離れているので、ダイシング溝の側壁に影響を与えることが抑制されるためである。

７．本願の各実施の形態の半導体装置の製造方法に使用するダイシング装置に適用可能なダイシング・ブレード（テーパ付きダイシング・ブレード）の断面構造等の説明（主に図２１から図２４）
これまでのセクションでは、主に２段のテーパを有するファースト・ステップ用のテーパ付きダイシング・ブレードを例にとり具体的に説明したが、このセクションでは、ブレード周縁部Ｒ４（図１８）の断面形状のバリエーションを具体的に説明する。

図２１に示すように、本願の各実施形態のブレード周縁部Ｒ４（図１８）の断面形状の形態的特長は、5種類に大別できる。図２１（ａ）に示したものは、セクション２で説明した基本形状であり、平坦内輪部１０１（内輪部側面１０４または第１側面に対応）の下に台形の外輪部１０２（外輪部側面１０５または第２側面に対応）が乗り、その先に2等辺３角形の外端部１０３（外端部側面１０６または第３側面に対応）がある構造となっている。図２１（ｂ）に示したものは、2等辺３角形の外端部１０３の代わりに、平坦先端面１０８を有する形状（先端省略型）となっている。その他は、基本形状における2等辺３角形の外端部１０３を変形させたものである。図２１（ｃ）に示したものは、2等辺３角形をなだらかな曲線で置き換えたものであり（曲線先端型）、図２１（ｄ）に示したものは、2等辺３角形の頂点付近を直線的に面取り（外端面取り部１０７）した直線面取り型であり、図２１（ｅ）に示したものは、2等辺３角形の頂点付近を球面上に面取り（外端面取り部１０７）した曲線面取り型である。

次に本願の発明者が種々の条件で試作評価した各実施形態のブレード周縁部Ｒ４（図１８）の断面形状の寸法、角度等の好適な範囲を図２２から図２４に基づいて説明する。これらにおいて寸法はミリ・メートル単位、角度は度単位で示す。これらにおいて、各図（ａ）には、最適最大傾斜余角（通常の条件での実用的な最大傾斜余角）および最適最大外輪部幅を例示する。一方、各図（ｂ）には、最適最小傾斜余角（通常の条件での実用的な最小傾斜余角）および最適最小外輪部幅を例示する。なお、図２３における頂点の内角は、５０度から１８０度（図２２のものに一致）程度が望ましい。これらより、外輪部側面の傾斜余角θ２の通常の条件での実用的な範囲として、７５度から８７度を例示することができる。これは外輪部側面の傾斜角Θ２（第１側面傾斜角）で言うと、３度から１５度である。しかし、機械的精度が十分に取れる条件下では、外輪部側面の傾斜余角θ２の通常の条件での実用的な範囲として、７０度から８８度を例示することができる。これは外輪部側面の傾斜角Θ２（第１側面傾斜角）で言うと、２度から２０度である。また、特に信頼性が要求される条件下では、外輪部側面の傾斜余角θ２の通常の条件での実用的な範囲として、８０度から８６度を例示することができる。これは外輪部側面の傾斜角Θ２（第１側面傾斜角）で言うと、４度から１０度である。

８．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願の発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、前記実施の形態においては、バック・グラインディング後にダイシングを実行する通常工程を前提に具体的に説明したが、本願の発明はそれに限定されるものではなく、バック・グラインディングの前にダイシングを実行するＤＢＧ（Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）法に対しても、適用できることは言うまでもない。この場合は、セカンド・カットがフル・カットではなく、ハーフ・カットとなる。

また、前記実施の形態においては、アルミニウム系通常配線や銅系ダマシン配線を適用する場合について具体的に説明したが、本願の発明はそれに限定されるものではなく、銀系ダマシン配線やその他の形式の配線構造を利用したものにも適用できることは言うまでもない。

１ ウエハ
１ａ （ウエハまたはチップの）デバイス面（第1の主面）
１ｂ （ウエハまたはチップの）裏面（第２の主面）
１ｐ （ウエハまたはチップの）基板領域または基材層（単結晶シリコン基板のｐ型基板領域）
２ チップ領域（製品領域またはデバイス領域）または半導体チップ
３ ファイナル・パッシベーション膜（または下層ファイナル・パッシベーション膜）
４ （製品領域の）ボンディング・パッドまたは電極パッド（外部接続パッドまたはパッド電極）
５ ＴＥＧ検査パッド（検査用パッドまたは電極パッド）
６ 非デバイス領域（スクライブ領域またはダイシング領域）
７ 非Ｌｏｗ−ｋ配線層（第２配線層）
７ｉ 非Ｌｏｗ−ｋ配線層の層間絶縁膜（第2絶縁膜）
８ Ｌｏｗ−ｋ配線層（第１配線層）
８ｉ Ｌｏｗ−ｋ配線層（第１絶縁膜）
９ 無電界メッキ層（金属層又はメッキ層）
１０ 多層配線層
１１ ダイシング・テープ
１２ 上層ファイナル・パッシベーション膜
１４ 半導体素子層（ウエル、シリコン基板表面、ゲート電極、プリ・メタル層等を含む）
１５ ＴＥＧ検査パッド開口
１７ チッピング・マージン領域
１８ シール・リング部（ガード・リング部）
１９ ＴＥＧ検査配線部
２１ ダイシング溝
２１ａ 第1のダイシング溝
２１ｂ 第2のダイシング溝
３１ リードフレーム単位平面領域（チップ搭載基板または基体）
３２ ダイ・パッド部（チップ搭載部）
３３ 吊りリード部
３４ 外部リード部（接合部）
３５ ボンディング・ワイヤ（導電性部材）
３６ 封止レジン部（封止体）
５１ ダイシング・ブレード（回転ブレード）
５１ａ テーパ付きダイシング・ブレード（第1ダイシング・ブレード）
５１ｂ ストレート・ダイシング・ブレード（第２ダイシング・ブレード）
５２ ブレード保持部
５３ スピンドル取り付け部
５４ 吸着テーブル
５５ リング・フレーム（ダイシング・フレーム）
５６ スピンドル保持部
５７ スピンドル
５８ スピンドル先端部
５９ 冷却水供給アーム状ノズル
６０ 純水スプレー
６１ 純水シャワー
６２ 脱出点
６３ ダイシング・ブレードの回転中心
１０１ テーパ付きダイシング・ブレードの平坦内輪部
１０２ テーパ付きダイシング・ブレードの外輪部
１０３ テーパ付きダイシング・ブレードの外端部
１０４ テーパ付きダイシング・ブレードの内輪部側面（第1側面）
１０５ テーパ付きダイシング・ブレードの外輪部側面（第２側面）
１０６ テーパ付きダイシング・ブレードの外端部側面（第３側面）
１０７ テーパ付きダイシング・ブレードの外端面取り部
１０８ テーパ付きダイシング・ブレードの平坦先端面
１０９ ストレート・ダイシング・ブレードの側面（第4側面）
１１０ ストレート・ダイシング・ブレードの平坦先端面（先端面）
１１１ テーパ付きダイシング・ブレードの切削部
１１２ 切削表面
１１４ ウエハとブレード先端部の接触領域
２０５ 第1チップ端面（急峻側壁）
２０６ 第３チップ端面（緩慢傾斜面）
２０７ 垂直面（第２チップ端面）
２０８ チップ側壁部
Ｌ１ シール・リング間距離（シール・リング間領域）
Ｐ，Ｐ’ テーパ付きダイシング・ブレードの内輪部側面から外輪部側面への遷移部（第１境界点）
Ｒ１ チップ2個分の領域
Ｒ２ チップ周辺およびチップ間領域
Ｒ３ チップ端部
Ｒ４ ダイシング・ブレードの周縁部
Ｑ，Ｑ’ テーパ付きダイシング・ブレードの外輪部側面から外端部側面への遷移部（第２境界点）
Ｓ，Ｓ’ ストレート・ダイシング・ブレードの側面から先端面への遷移部（第３境界点）
Ｔ１ テーパ付きダイシング・ブレードの平坦内輪部の厚さ（第1境界点間幅）
Ｔ２ テーパ付きダイシング・ブレードのテーパ付き外輪部外端の厚さ（第２境界点間幅）
Ｔ３ ストレート・ダイシング・ブレードの幅の厚さ（第３境界点間幅）
Ｔ４ テーパ付きダイシング・ブレードの第２側面（または第２面）が半導体素子の下端と接触する部分の幅（又はその部分の刃の厚さ）
Ｖ テーパ付きダイシング・ブレード断面の頂点
θ１ テーパ付きダイシング・ブレードの内輪部側面の傾斜余角
θ２ テーパ付きダイシング・ブレードの外輪部側面の傾斜余角
θ３ テーパ付きダイシング・ブレードの外端部側面の傾斜余角
θ４ テーパ付きダイシング・ブレードの一対の外輪部側面間の角度（頂角）
Θ２ テーパ付きダイシング・ブレードの外輪部側面の傾斜角（第１側面傾斜角）
Θ３ テーパ付きダイシング・ブレードの外端部側面の傾斜角（第２側面傾斜角）
Σ1 チップ端面の第１端面傾斜角
Σ2 チップ端面の第２端面傾斜角

Claims (11)

1. （ａ）チップ搭載部と、
   （ｂ）接合部と、
   （ｃ）主面、前記主面に形成された電極パッド、前記主面とは反対側の裏面、及び前記主面と前記裏面との間の側面を有し、前記チップ搭載部上に配置された半導体チップと、
   （ｄ）前記半導体チップの前記電極パッドと前記接合部とをそれぞれ電気的に接続する導電性部材と、
   （ｅ）前記半導体チップを封止する封止体と、
   を含み、
   前記半導体チップは、基材層と、前記基材層上に形成された半導体素子層と、前記半導体素子層上に形成された第１配線層と、前記第１配線層上に形成された第２配線とを有し、
   前記第１配線層に配置された第１絶縁層の比誘電率は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第２配線層に配置された第２絶縁層のそれぞれの比誘電率よりも低く、
   前記半導体チップの前記側面は、前記第１配線層の一部を露出する第１端面と、前記第１端面よりも前記半導体チップの前記裏面側に位置する第２端面と、前記第１端面と前記第２端面とを繋ぐ第３端面を有し、
   前記第３端面は、前記第２端面に対して第１端面傾斜角を成すように形成され、
   前記第１端面は、前記第２端面に対して前記第１端面傾斜角よりも小さな第２端面傾斜角を成すように形成され、
   前記第２端面傾斜角は、０度よりも大きい角度であることを特徴とする半導体装置。
2. 請求項１において、前記第２端面は、前記裏面に対して垂直方向に形成されていることを特徴とする半導体装置。
3. 請求項２において、前記第１端面傾斜角は、９０度であることを特徴とする半導体装置。
4. 請求項３において、前記電極パッドは、前記第１配線層及び前記第２配線層を介して前記半導体素子層とそれぞれ電気的に接続されていることを特徴とする半導体装置。
5. （ａ）チップ搭載部と、
   （ｂ）接合部と、
   （ｃ）主面、前記主面に形成された電極パッド、前記主面とは反対側の裏面、及び前記主面と前記裏面との間の側面を有し、前記チップ搭載部上に配置された半導体チップと、
   （ｄ）前記半導体チップの前記電極パッドと前記接合部とをそれぞれ電気的に接続する導電性部材と、
   （ｅ）前記半導体チップを封止する封止体と、
   を含み、
   前記半導体チップは、基材層と、前記基材層上に形成された半導体素子層と、前記半導体素子層上に形成された第１配線層と、前記第１配線層上に形成された第２配線とを有し、
   前記第１配線層に配置された第１絶縁層は、前記半導体素子層に形成されたプリメタル絶縁層、及び前記第２配線層に配置された第２絶縁層のそれぞれよりも脆く、
   前記半導体チップの前記側面は、前記第１配線層の一部を露出する第１端面と、前記第１端面よりも前記半導体チップの前記裏面側に位置する第２端面と、前記第１端面と前記第２端面とを繋ぐ第３端面を有し、
   前記第３端面は、前記第２端面に対して第１端面傾斜角を成すように形成され、
   前記第１端面は、前記第２端面に対して前記第１端面傾斜角よりも小さな第２端面傾斜角を成すように形成され、
   前記第２端面傾斜角は、０度よりも大きい角度であることを特徴とする半導体装置。
6. 請求項５において、前記第２端面は、前記裏面に対して垂直方向に形成されていることを特徴とする半導体装置。
7. 請求項６において、前記第１端面傾斜角は、９０度であることを特徴とする半導体装置。
8. 請求項７において、前記電極パッドは、前記第１配線層及び前記第２配線層を介して前記半導体素子層とそれぞれ電気的に接続されていることを特徴とする半導体装置。
9. 請求項１または５の何れかにおいて、前記半導体チップは、前記電極パッドよりも前記第１端面側に設けられたガード・リングを有していることを特徴とする半導体装置。
10. 請求項９において、前記ガード・リングは、前記半導体チップの前記主面または前記半導体素子層の一方から他方に向かって形成されていることを特徴とする半導体装置。
11. 請求項９において、前記ガード・リングは、前記第１配線層に形成されていることを特徴とする半導体装置。

Images