JP2006222258A - 半導体ウエハと半導体素子およびその製造方法 - Google Patents

Abstract

【課題】低誘電率絶縁膜に起因するレーザ加工時のチッピングが金属リングにまで到達することを抑制することによって、半導体素子の信頼性、品質、製造歩留り等を高める。
【解決手段】半導体ウエハ１は、低誘電率絶縁膜８を有する回路部４と金属リング５とを備える複数の素子領域２を具備する。複数の素子領域２は金属リング５の外周に沿って格子状に設けられたレーザ溝形成領域１２を有するダイシング領域３で区画されている。レーザ溝形成領域１２の交差部分と金属リング５との間には、交差部分からの剥離の進展を防止する手段として凹部１４が設けられている。半導体ウエハ１にレーザ加工溝を形成するにあたって、交差部分に起因する剥離の進展は凹部１４で食い止められる。
【選択図】図３

Description

本発明は半導体ウエハと半導体素子およびその製造方法に関する。

近年、半導体素子のファインピッチ化や高速化に対応するために、配線の低抵抗化を実現するＣｕ配線、および配線間容量を低減する低誘電率の絶縁膜（low-k膜）の適用が進められている。low-k膜の構成材料としては、例えばフッ素がドープされた酸化ケイ素（ＳｉＯＦ）、炭素がドープされた酸化ケイ素（ＳｉＯＣ）、有機シリカ（organic-silica）、これらの多孔質体や多孔質シリカ等を使用することが検討されている。

このようなlow-k膜を有する半導体ウエハを、一般的なブレードダイシングを適用して個片化した場合、low-k材料の機械的強度や密着強度の低さ等に起因して、low-k膜に剥離等が生じやすい。さらに、low-k膜のみの剥離に留まらず、剥離の進展を阻止する目的で配置されているチップリング（金属リング）までもが破壊されてしまう。そこで、半導体ウエハのブレードダイシングに先立って、チップリングの外側に剥離進展防止用の溝をレーザ加工やＲＩＥ等で形成し、チップリングや素子領域等への影響を抑制することが提案されている（例えば特許文献１参照）。

上記した剥離進展防止用の溝を形成するにあたって、特にレーザ加工を適用すると本来はチッピングを防止するための溝が、逆にチッピングを発生させる場合がある。すなわち、半導体ウエハにレーザ加工で溝を形成するにあたって、金属配線が存在する部分と金属配線が存在しない部分とを比較すると、加工部位のレーザの反射率が異なることになる。このレーザ反射率の相違に基づいて、レーザによる加工部分が不安定になり、その結果としてチッピングが発生する。

このようなレーザ反射率の相違に基づくチッピングを抑制するにあたって、レーザ加工領域の金属配線を完全に排除したり、また最表層に吸収率を一様にする被覆層を形成することが提案されている（例えば特許文献２参照）。すなわち、レーザ加工を実施する場合には、レーザ吸収率の観点から被処理物が一様である必要があり、もし一様でない領域が存在するとレーザ加工自体でチッピングが発生する可能性がある。
特開2003-320466号公報 特開2002-329686号公報

上述した金属配線の除去処理や被覆層の形成処理等を実施しても、縦方向と横方向のレーザ溝が重なる交差部分については、チッピングを皆無にすることができないことが分かってきた。すなわち、レーザによる溝加工は、第１のステップとして縦（あるいは横）方向の溝を形成し、次いで第２のステップとして被処理物（半導体ウエハ）を90°回転させて横（あるいは縦）方向の溝を形成することが一般的である。この際、第２のステップによる溝加工は第１のステップで形成した溝を横切る必要があり、この交差部分が前述した一様でない領域となり、ある確率でチッピングが発生する。

また、上記したレーザ加工溝の交差部分は素子の角部分に相当し、絶縁膜の層間応力が最も大きくなる部分であることから、low-k膜等の剥離の規模も大きくなる。その結果、low-k膜等の剥離がチップリング（金属リング）にまで到達したり、さらにチップリングが露出する規模の剥離となる。チップリングには一般的に腐食しやすいＣｕが用いられているため、上記した剥離の影響でＣｕ製チップリングが露出すると吸湿により腐食を起こし、この腐食がエリア的に伝播して、最終的には回路素子内の腐食を招くことになる。そこで、回路素子内への吸湿防止の延命策として、素子領域の周囲に何重ものチップリングを配置しており、その結果として半導体ウエハの面積効率の低下や製造コストの増大等といった問題を招いてしまう。

本発明はこのような課題に対処するためになされたもので、特にlow-k膜に起因するレーザ加工時のチッピングが金属リングにまで到達することを抑制することによって、半導体素子の信頼性、品質、製造歩留り等を高めることを可能にした半導体ウエハ、さらにはそのような半導体ウエハを使用した半導体素子およびその製造方法を提供することを目的としている。

本発明の一態様に係る半導体ウエハは、低誘電率絶縁膜を有する回路部と、前記回路部を囲むように配置された金属リングとを備える複数の素子領域と、前記複数の素子領域を区画するように、前記金属リングの外周に沿って格子状に設けられたレーザ溝形成領域を有するダイシング領域と、前記レーザ溝形成領域の交差部分と前記金属リングとの間に設けられ、前記交差部分からの剥離の進展を防止する手段とを具備することを特徴としている。

本発明の一態様に係る半導体素子は、個片化された半導体基板と、前記半導体基板に形成され、かつ低誘電率絶縁膜を有する回路部と、前記回路部を囲むように配置された金属リングとを備える素子部と、前記金属リングの外周に沿って格子状に設けられたレーザ溝と、前記レーザ溝の交差部分と前記金属リングとの間に設けられ、前記交差部分からの剥離の進展を防止する手段とを具備することを特徴としている。

本発明の一態様に係る半導体素子の製造方法は、低誘電率絶縁膜を有する回路部と前記回路部を囲むように配置された金属リングとを備える複数の素子領域と、前記金属リングの外周に沿って格子状に設けられたレーザ溝形成領域を有するダイシング領域とを具備する半導体ウエハを、前記ダイシング領域に沿って切断して半導体素子を製造する方法において、前記レーザ溝形成領域の交差部分と前記金属リングとの間に、前記低誘電率絶縁膜の少なくとも一部を開口する凹部を形成する工程と、前記レーザ溝形成領域に沿って格子状にレーザ加工し、少なくとも前記低誘電率絶縁膜を切断するレーザ溝を形成する工程と、前記ダイシング領域の前記レーザ溝間をダイシング加工し、前記複数の素子領域をそれぞれ個片化して半導体素子を作製する工程とを具備することを特徴としている。

本発明の一態様に係る半導体ウエハによれば、レーザ加工溝の交差部分に起因する剥離が金属リングにまで到達することを、交差部分と金属リングとの間に設けた剥離進展防止手段で防ぐことができる。これによって、金属リングの機能を十分に確保することが可能となるため、半導体素子の信頼性、品質、製造歩留り等を高めることができる。

以下、本発明を実施するための形態について、図面を参照して説明する。図１、図２および図３は本発明の一実施形態による半導体ウエハの構成を模式的に示す図である。図１は本発明の実施形態による半導体ウエハの全体構成を模式的に示す平面図、図２は図１に示す半導体ウエハの要部を拡大して示す平面図、図３は図１に示す半導体ウエハの要部を拡大して示す断面図である。

図１、図２および図３に示す半導体ウエハ１は、複数の素子領域２、２…と、これら素子領域２間を区画するように格子状に設けられたダイシング領域３、３…とを具備している。各素子領域２はそれぞれ回路部４とこれら回路部４を囲むように配置された金属リング（チップリング）５とを有している。金属リング５は例えばＣｕにより形成される。なお、金属リング５で囲われた回路部４を有する素子領域２は、後述する半導体素子の素子部を構成するものである。

各素子領域２の回路部４は図３の要部拡大図に示すように、Ｓｉ基板６等の半導体基板の表面側に形成されている。このような回路部４はＣｕ配線７と低誘電率絶縁膜（low-k膜）８とを有している。低誘電率絶縁膜８には、例えば比誘電率が3.5以下の材料が用いられる。このような低誘電率絶縁膜８としては、フッ素がドープされた酸化ケイ素（ＳｉＯＦ）膜、炭素がドープされた酸化ケイ素（ＳｉＯＣ）膜、有機シリカ（organic-silica）膜、ＨＳＱ（hydrogen silsesquioxane）膜、ＭＳＱ（methyl silsesquioxane）膜、ＢＣＢ（benzocyclobutene）膜、ＰＡＥ（polyarylether）膜、ＰＴＦＥ（polytetrafluoroethylene）膜、これらの多孔質膜、多孔質シリカ膜等が例示される。

Ｃｕ配線７の電極形成部には、ボンディングパッド９としてＣｕパッドやＡｌパッド等が形成されている。ボンディングパッド９の露出部を除く回路部４の表面は、保護膜１０で覆われている。このような保護膜１０には、例えば1〜5μm程度の膜厚を有するポリイミド樹脂層のような樹脂層が用いられる。なお、図中１１はＳｉＯ_xやＳｉＮ_x等からなるパッシベーション膜である。回路部４のＳｉ基板６側にはトランジスタ（図示せず）等が形成されており、これらによって集積回路を構成している。

複数の素子領域２間を区画するダイシング領域３は、レーザ溝形成領域１２とブレードダイシング領域１３とを有している。レーザ溝形成領域１２は各素子領域２の外周全体を囲うように、各金属リング５の外周に沿って格子状に設けられている。ブレードダイシング領域１３は隣接する素子領域２、２の各レーザ溝形成領域１２、１２の間に設けられており、最終的に素子領域２、２間の切断領域となるものである。レーザ溝形成領域１２は少なくとも低誘電率絶縁膜８をレーザ加工で分離する領域であり、半導体ウエハ１の切断後には後述する半導体素子の外周部に存在するものである。

このようなレーザ溝形成領域１２の交差部分Ｘ、すなわち縦方向のレーザ溝形成領域１２Ａと横方向のレーザ溝形成領域１２Ｂとが重なる交差部分Ｘと、各素子領域２の金属リング５との間には、上記した交差部分Ｘからの剥離（チッピング）の進展を防止する手段として、低誘電率絶縁膜８の少なくとも一部を開口させる凹部１４が形成されている。剥離進展防止手段としての凹部１４は、レーザ溝形成領域１２の交差部分Ｘと金属リング５の各角部との間にそれぞれ設けることが好ましい。

剥離進展防止手段としての凹部１４の形状は、交差部分Ｘから金属リング５の方向に進展する剥離を凹部１４で食い止めることが可能な形状であれば特に限定されるものではなく、丸穴や矩形穴、またライン状の溝等、どのような形状であってもよい。凹部１４は交差部分Ｘから剥離が発生したとしても、この剥離が金属リング５に到達することを防止するものであるため、レーザ溝形成領域１２から外れた部分に形成し、かつ金属リング５とは適度な距離を持って形成することが好ましい。具体的には、金属リング５の角部と凹部１４との距離がレーザ溝形成領域１２と金属リング５との間の距離とほぼ等しくなるように、凹部１４を形成することが好ましい。

さらに、凹部１４は低誘電率絶縁膜８の機械的強度や密着強度の低さ等に起因する剥離の進展を防止するものであるため、その深さは低誘電率絶縁膜８の少なくとも一部が穿設されるように設定することが好ましい。図３は半導体ウエハ６の最表層から低誘電率絶縁膜８を貫通するように形成した凹部１４を示している。このような剥離進展防止用凹部１４は、例えばレーザ加工やＲＩＥ加工等により形成することができる。また、予めウエハ成膜工程で低誘電率絶縁膜８に選択的に開口パターンを形成し、その部分を他の部材（例えば樹脂材料や金属材料等）で埋めておくようにしてもよい。

上述した実施形態の半導体ウエハ１を適用した半導体素子（半導体チップ）の製造工程について、図４および図５を参照して述べる。なお、図５（ａ）は図４（ａ）のＡ−Ａ線に沿った断面図、図５（ｂ）は図４（ｂ）のＢ−Ｂ線に沿った断面図である。まず、図２および図３に示したように、レーザ溝形成領域１２の交差部分Ｘと金属リング５の角部との間にそれぞれ剥離進展防止用凹部１４を形成した半導体ウエハ１を用意する。剥離進展防止用凹部１４の形成工程は上述した通りである。

次に、図４（ａ）および図５（ａ）に示すように、半導体ウエハ１の縦方向のレーザ溝形成領域１２Ａに沿ってレーザビームを照射し、縦方向のレーザ加工溝１５Ａを形成する。レーザ加工溝１５Ａは少なくとも低誘電率絶縁膜８を切断するように形成するが、さらにＳｉ基板６に到達するように形成することが好ましい。これによって、回路部４の低誘電率絶縁膜８を確実に切断、分離することができる。ここで、縦方向のレーザ加工溝１５Ａを形成する際は、レーザ吸収率の観点から被処理物である半導体ウエハ１が一様であるため、レーザ加工溝１５Ａから金属リング５に向けて進展する剥離（チッピング）が発生することはほとんどない。

次いで、図４（ｂ）および図５（ｂ）に示すように、半導体ウエハ１の横方向のレーザ溝形成領域１２Ｂに沿ってレーザビームを照射し、横方向のレーザ加工溝１５Ｂを形成する。横方向のレーザ加工溝１５Ｂも縦方向のレーザ加工溝１５Ａと同様なレーザ照射条件の下で形成される。この際、横方向のレーザ加工溝１５Ｂは必然的に縦方向のレーザ加工溝１５Ａを横切ることになる。こられ縦方向のレーザ加工溝１５Ａと横方向のレーザ加工溝１５Ｂとが交差する部分Ｘは、前述したようにレーザ吸収率が一様でない領域となるため、ある確率で剥離（チッピング）１６が発生する。

上述したレーザ加工溝１５の交差部分Ｘに起因する剥離１６は、交差部分Ｘから金属リング５の角部に向けて進展するが、交差部分Ｘと金属リング５の角部との間には剥離進展防止用凹部１４が形成されているため、この剥離１６の進展は凹部１４で食い止められる。すなわち、レーザ加工溝１５の交差部分Ｘに起因して低誘電率絶縁膜８に熱的および機械的な衝撃等が加わったとしても、交差部分Ｘと凹部１４との間のみに剥離１６が発生し、この剥離１６が金属リング５に到達することはない。従って、金属リング５の露出を防ぐことが可能となる。

金属リング５は一般に素子内への水分の浸入防止やダイシングダメージによるクラックの伝播防止等の目的で配置されるが、その形成材料には一般的に耐腐食性に劣るＣｕが使用されるため、このような金属リング５が露出してしまうと工程中の滞留や工程中の過酷な熱履歴で、最悪の場合には金属リング５そのものが腐食剥離を引き起こし、本来の金属リング５の目的を失うことになる。これに対して、剥離進展防止用凹部１４で剥離１６の進展を食い止めることによって、例えばＣｕ製の金属リング５本来の機能を十分に確保することが可能となる。これはダイシング加工時の歩留り向上と半導体素子の品質や信頼性の向上に大きく寄与する。

さらに、従来は金属リング５の機能喪失を防止する目的で、何重にも（例えば5重から10重程度）金属リング５を配置していたが、剥離進展防止用凹部１４で剥離１６の進展を食い止めることで、複数の金属リング５を設置する必要がなくなる。すなわち、この実施形態では例えば1重の金属リング５であっても、その機能を十分に発揮させることができる。金属リング５の形成数を削減することによって、半導体ウエハ１の面積効率の向上を図ることができると共に、半導体素子の製造コストを低減することが可能となる。

剥離進展防止用凹部１４をレーザ加工で形成する場合には、レーザ溝の形成工程前に同じレーザ加工で凹部１４を設ければよいため、加工コストの増大や加工プロセスの煩雑化等を招くこともない。また、ＲＩＥ加工等の化学的エッチング法によれば、半導体ウエハ１内の全ての凹部１４を一括して形成することができる。さらに、半導体ウエハ１の成膜時に凹部１４を形成する場合には、フォトリソグラフィ工程で使用するマスクパターンの該当箇所に開口デザインを設けておくだけでよい。いずれの場合においても、加工コストの増大等を抑制することができる。

この後、図４（ｃ）に示すように、ダイヤモンドブレード等を用いてブレードダイシング領域１３に沿って半導体ウエハ１を切断する。このようなブレードダイシング工程によって、各素子領域２をそれぞれ個片化して半導体素子１７を作製する。なお、レーザ加工で半導体ウエハ１の切断まで実施した場合にはブレードダイシング工程を省略することができるが、加工コスト等の点からレーザ加工溝１５の形成工程とブレードダイシング工程とを組合せて半導体ウエハ１の切断工程を実施することが好ましい。

図４（ｃ）は上述したような工程を適用して作製した一実施形態の半導体素子１７を示している。半導体素子１７は回路部４と金属リング５とを有する素子部を備えている。この素子部は図２や図３に示した素子領域２に対応している。金属リング４の外周側は半導体ウエハ１のダイシング領域３の一部に相当するものであり、金属リング５の外周に沿って格子状に設けられたレーザ加工溝１５を有している。さらに、レーザ加工溝１５の交差部分Ｘと金属リング５の角部との間には剥離進展防止用凹部１４が設けられており、この交差部分Ｘと金属リング５の角部との間に存在する低誘電率絶縁膜８の少なくとも一部に剥離１６が生じている。この剥離１６は上述したように交差部分Ｘと金属リング５の角部との間のみに限定されている。

この実施形態による半導体ウエハ１の切断工程によれば、機械的強度や密着力が低い低誘電率絶縁膜８およびレーザ加工溝１５の交差部分Ｘに起因する剥離１６の進展を、剥離進展防止用凹部１４で食い止めることができるため、剥離１６による金属リング５の露出を防ぐことができる。これによって、金属リング５の機能を十分に発揮させることができることから、信頼性や品質等に優れる半導体素子１７を提供することが可能となり、さらにそのような半導体素子１７の製造コストを低減することができる。また、金属リング５の形成数の削減を実現することによって、半導体ウエハ１の面積効率の向上を図ることができ、さらにこの点からも半導体素子１７の製造コストを低減することが可能となる。

上述した実施形態の半導体素子１７は、例えばリードフレーム上へのダイボンディング、半導体素子１７のボンディングパッドとリードフレームとの間のワイヤボンディング、あるいは半導体素子１７のフリップチップ接続、封止樹脂によるモールド等の各工程を経て、パッケージ構造の半導体装置として用いられるものである。半導体素子１７の封止構造はリードフレームを用いたＱＦＰ等に限らず、ＰＧＡ、ＢＧＡ、ＣＳＰ等の一般的な各種パッケージ構造を適用することができる。また、場合によってはベアチップ実装等を適用してもよい。電極接続構造に関してもワイヤボンディングに限らず、フリップチップ接続やＴＡＢ接続等の一般的に使用されている接続構造を適用することができる。封止材料や実装基板に関しても同様であり、一般的な材料等を適用することができる。

なお、本発明は上記した実施形態に限定されるものではなく、各種の半導体ウエハ、それを用いた半導体素子の製造方法、さらにはそのような製造方法を適用した半導体素子に適用することができる。そのような半導体ウエハ、半導体素子およびその製造方法についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。

本発明の一実施形態による半導体ウエハの全体構成を模式的に示す平面図である。 図１に示す半導体ウエハの要部を拡大して示す平面図である。 図１に示す半導体ウエハの要部を拡大して示す断面図である。 図１に示す半導体ウエハを用いた半導体素子の要部製造工程を示す平面図である。 図１に示す半導体ウエハを用いた半導体素子の要部製造工程を示す断面図である。

符号の説明

１…半導体ウエハ、２…素子領域、３…ダイシング領域、４…回路部、５…金属リング、６…Ｓｉ基板、８…低誘電率絶縁膜、１２…レーザ溝形成領域、１３…ブレードダイシング領域、１４…剥離進展防止用凹部、１５…レーザ加工溝、１６…剥離、１７…半導体素子。

Claims (5)

1. 低誘電率絶縁膜を有する回路部と、前記回路部を囲むように配置された金属リングとを備える複数の素子領域と、
   前記複数の素子領域を区画するように、前記金属リングの外周に沿って格子状に設けられたレーザ溝形成領域を有するダイシング領域と、
   前記レーザ溝形成領域の交差部分と前記金属リングとの間に設けられ、前記交差部分からの剥離の進展を防止する手段と
   を具備することを特徴とする半導体ウエハ。
2. 請求項１記載の半導体ウエハにおいて、
   前記剥離進展防止手段は前記低誘電率絶縁膜の少なくとも一部を開口するように形成された凹部を有することを特徴とする半導体ウエハ。
3. 個片化された半導体基板と、
   前記半導体基板に形成され、かつ低誘電率絶縁膜を有する回路部と、前記回路部を囲むように配置された金属リングとを備える素子部と、
   前記金属リングの外周に沿って格子状に設けられたレーザ溝と、
   前記レーザ溝の交差部分と前記金属リングとの間に設けられ、前記交差部分からの剥離の進展を防止する手段と
   を具備することを特徴とする半導体素子。
4. 請求項３記載の半導体素子において、
   前記剥離進展防止手段は前記低誘電率絶縁膜の少なくとも一部を開口するように形成された凹部を有し、かつ少なくとも一部の前記低誘電率絶縁膜は前記交差部分と前記凹部との間で剥離していることを特徴とする半導体素子。
5. 低誘電率絶縁膜を有する回路部と前記回路部を囲むように配置された金属リングとを備える複数の素子領域と、前記金属リングの外周に沿って格子状に設けられたレーザ溝形成領域を有するダイシング領域とを具備する半導体ウエハを、前記ダイシング領域に沿って切断して半導体素子を製造する方法において、
   前記レーザ溝形成領域の交差部分と前記金属リングとの間に、前記低誘電率絶縁膜の少なくとも一部を開口する凹部を形成する工程と、
   前記レーザ溝形成領域に沿って格子状にレーザ加工し、少なくとも前記低誘電率絶縁膜を切断するレーザ溝を形成する工程と、
   前記ダイシング領域の前記レーザ溝間をダイシング加工し、前記複数の素子領域をそれぞれ個片化して半導体素子を作製する工程と
   を具備することを特徴とする半導体素子の製造方法。

Images