JP2008071870A - 半導体素子の製造方法 - Google Patents

Abstract

【課題】低誘電率絶縁膜を含む積層膜をレーザ加工するにあたって、積層膜内部からの膜剥がれを抑制し、半導体素子の製造歩留りや品質の向上を図る。
【解決手段】低誘電率絶縁膜を含む積層膜を有する複数の素子領域と、これら素子領域間を区画するように設けられたダイシング領域とを備える半導体ウェーハを、ダイシング領域に沿って切断して半導体素子を製造する。ピークエネルギーＹ(W)と単位照射長さあたりの照射時間Ｘ(ns/μm)とがＹ≦53.3Ｌｎ（Ｘ）＋576の条件を満足するレーザ光をダイシング領域に沿って照射して積層膜を切断する。
【選択図】図７

Description

本発明は半導体素子の製造方法に関する。

半導体装置の製造工程は、半導体ウェーハを格子状のダイシングラインで複数の素子領域に区画し、これら各素子領域に集積回路を形成する工程と、半導体ウェーハをダイシングラインに沿って切断し、各素子領域を半導体素子（半導体チップ）として個片化する工程と、これら半導体素子を個々にパッケージングする工程とに大別される。半導体ウェーハの切断工程には、一般的にダイヤモンドブレード等を用いて半導体ウェーハを機械的に切削して切断するブレードダイシングが適用されている。

近年、半導体素子のファインピッチ化や高速化に対応するために、配線の低抵抗化を実現するＣｕ配線と配線間容量を低減する低誘電率の絶縁膜（Ｌｏｗ−ｋ膜）の適用が進められている。低誘電率絶縁膜の構成材料としては、例えばフッ素がドープされた酸化ケイ素（ＳｉＯＦ）、炭素がドープされた酸化ケイ素（ＳｉＯＣ）、有機シリカ、これらの多孔質体等が使用されている。このようなＬｏｗ−ｋ膜を層間絶縁膜として用いた半導体ウェーハをブレードダイシングで切断した場合、Ｌｏｗ−ｋ膜の脆さや密着力の低さ等に起因して、膜剥がれやクラック等が生じやすいという問題がある。

そこで、Ｌｏｗ−ｋ膜を有する半導体ウェーハのブレードダイシングに先立って、各素子領域を区画するダイシングラインに沿ってレーザ光を照射し、Ｌｏｗ−ｋ膜を切断したり、またＬｏｗ−ｋ膜だけでなく半導体ウェーハもレーザ光で切断することが提案されている（例えば特許文献１，２参照）。レーザ光を用いたダイシングはＬｏｗ−ｋ膜の切断に対して有効であるものの、半導体ウェーハ上にはＬｏｗ−ｋ膜に加えて、ＳｉＯ_x膜、ＳｉＮ_x膜等を含む積層膜（多層膜）が形成されているため、各膜のレーザ光による加工度合いの差に基づく膜剥がれが問題となっている。

すなわち、Ｌｏｗ−ｋ膜、ＳｉＯ_x膜、ＳｉＮ_x膜等を含む積層膜をレーザ光で加工する場合、各膜の光の吸収率が異なることから、レーザ光による加工に差が生じる。例えば、各膜の単層膜に同一条件のレーザ光を照射して加工しても、レーザ光に沿ってライン状に加工される膜と部分的に加工が進む膜とがある。このような複数種の膜を有する積層膜にレーザ光を照射してダイシング加工を行う場合、例えば上層側に加工されにくい膜が配置されていると、積層膜内部の加工されやすい膜がレーザ光で先に昇華反応（アブレーション）を起こし、内部爆発により上層側の膜を剥がれさせる結果となる。

上記したように、積層膜をレーザダイシングする場合には、上層側の膜が加工される前に積層膜内部の膜がアブレーションを起こし、内部で上昇した蒸気圧で上層側の膜を破壊しつつ膜加工が進展していると考えられる。このような過程を経るレーザダイシングでは、膜自体の強度や界面の密着強度によっては膜剥がれが層間内部まで進展する結果となる。Ｌｏｗ−ｋ膜は上述したように膜強度や密着強度が低いため、積層膜の膜毎の光学特性の違いに基づく積層膜内部からの膜剥がれを生じさせる原因となる。
特開2005-074485号公報 特開2005-252196号公報

本発明の目的は、レーザ加工時の積層膜内部からの膜剥がれを抑制し、製造歩留りや素子品質の向上を図ることを可能にした半導体素子の製造方法を提供することにある。

本発明の一態様に係る半導体素子の製造方法は、低誘電率絶縁膜を含む積層膜を有する複数の素子領域と、前記複数の素子領域間を区画するように設けられたダイシング領域とを備える半導体ウェーハを、前記ダイシング領域に沿って切断して半導体素子を製造する方法において、前記ダイシング領域に沿って、レーザ光のピークエネルギーＹ(W)と単位照射長さあたりの照射時間Ｘ(ns/μm)とが、
Ｙ≦53.3Ｌｎ（Ｘ）＋576
の式を満足する条件下でレーザ光を照射し、少なくとも前記低誘電率絶縁膜を切断する工程を具備することを特徴としている。

本発明の態様に係る半導体素子の製造方法によれば、レーザ光のピークエネルギーＹと単位照射長さあたりの照射時間Ｘとの関係に基づいて積層膜内部からの膜剥がれを抑制したレーザ加工を実現することができる。これによって、低誘電率絶縁膜を含む積層膜を有する半導体素子の製造歩留りや品質等を向上させることが可能となる。

以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。

本発明の第１の実施形態による半導体素子の製造工程について、図１ないし図３を参照して説明する。図１は半導体ウェーハの構成を模式的に示す平面図、図２（ａ）、（ｂ）は図１に示す半導体ウェーハの要部（四角で囲んだ領域Ｚ）を拡大して示す平面図および断面図、図３は図１に示す半導体ウェーハの表面側に形成される積層膜の一例を示す断面図である。図１および図２に示す半導体ウェーハ１は、複数の素子領域２、２…と、これら素子領域２間を区画するように格子状に設けられたダイシング領域（ダイシングライン）３、３…とを具備している。なお、図１における符号４はリングフレームである。

素子領域２はチップリング５で囲われており、このチップリング５内にトランジスタ等の素子構造体、各種回路や配線等が形成されて半導体素子を構成している。素子領域２は図２および図３に示すように、Ｓｉ基板６等の半導体基板の表面側に形成された積層膜７を有している。積層膜７は多層配線膜や保護膜等を構成するものであり、多層配線膜の層間絶縁膜等として低誘電率絶縁膜（Ｌｏｗ−ｋ膜）を有している。ダイシング領域３も断面構造的には素子領域２と同様であり、Ｓｉ基板６と積層膜７とを有している。

積層膜７は例えば図３に示すように、Ｓｉ基板６上に順に形成されたローカル層８、中間層９、セミグローバル層１０、グローバル層１１、パッシベーション層１２を有している。中間層９は低誘電率絶縁膜１３、ＴＥＯＳ膜等のＳｉＯ_x膜１４、ＳｉＣＮ膜１５を４層構造とした膜構造を有している。中間層９は図示を省略したＣｕ配線を有しており、低誘電率絶縁膜１３はＣｕ配線の層間絶縁膜として機能するものである。ローカル層８、セミグローバル層１０、グローバル層１１、パッシベーション層１２は、ＴＥＯＳ膜等のＳｉＯ_x膜１４、フッ素ドープシリカガラス（ＦＳＧ）膜１６、ノンドープシリカガラス（ＮＳＧ）膜１７、ＳｉＮ_x膜１８、ＳｉＨ₄を用いたＳｉ膜１９等で構成されている。

低誘電率絶縁膜１３には、例えば誘電率のｋ値が3.3以下の低誘電率材料が用いられる。低誘電率絶縁膜１３としては、フッ素がドープされた酸化ケイ素膜（ＳｉＯＦ膜）、炭素がドープされた酸化ケイ素膜（ＳｉＯＣ膜）、有機シリカ（organic-silica）膜、ＨＳＱ（hydrogen silsesquioxane）膜、ＭＳＱ膜（methyl silsesquioxane膜）、ＢＣＢ（benzocyclobutene）膜、ＰＡＥ（polyarylether）膜、ＰＴＦＥ（polytetrafluoroethylene）膜、さらにはこれらの多孔質膜等が例示される。このような低誘電率絶縁膜１３はそれら同士や他の材料に対する密着強度が低い。

上述したような積層膜７を有する半導体ウェーハ１をダイシング加工するにあたっては、まずダイシング領域３の積層膜７にレーザ光を照射し、積層膜７の一部を除去加工して溝（レーザ加工溝）２０を形成する。レーザ加工溝２０は少なくとも低誘電率絶縁膜１３を切断するように形成される。具体的には、素子領域（アクティブエリア）２の外側に相当する部分（ダイシング領域３）に対してチップリング５の外周に沿ってレーザ光を照射し、積層膜７を切断するレーザ加工溝２０を形成する。レーザ加工溝２０は各素子領域２の外周全体を囲うように形成される。

レーザ加工溝２０はＳｉ基板６が露出する深さ、例えば1μm以上の深さまで加工することが好ましい。すなわち、レーザ加工溝２０は底面がＳｉ基板６で構成されていることが好ましい。これによって、レーザ加工溝２０で積層膜７をより完全に切断することができる。このようなレーザ加工溝２０を再現性よく形成する上で、レーザ光はＳｉ基板６の一部まで加工するように照射することが好ましい。また、レーザ加工溝２０の幅はＳｉ基板６上で3μm以上とすることが好ましい。レーザ加工溝２０の幅が狭すぎると、低誘電率絶縁膜１３を含む積層膜７の切断状態が不完全になるおそれがある。

この実施形態で使用したレーザ装置の加工部位の構成を図４に示す。レーザ発振器２１はＱスイッチによるパルス発振器（発振周波数：50〜200kHz，パルス幅：10〜400ns）であり、355nmの波長を使用した。これは波長による光学的加工性と加工に必要なパワーレベルと発振器としての量産実績等を考慮して選定している。レーザ発振器２１より照射されたレーザ光２２は数枚の屈折ミラー２３を通り、加工点近傍にてアッテネータ２４で加工に必要なパワーに制御され、最後に集光レンズ２５で集光されて半導体ウェーハ１に照射される。集光レンズ２５で集光されたレーザビーム２６の加工径は加工部位の最上層で加工幅5〜30μm程度である。

上述したレーザ加工溝２０の形成工程（レーザダイシング工程）において、レーザ加工時の膜剥がれ、特に積層膜７の内部からの膜剥がれを防止のためにはレーザ光の照射条件を最適化することが重要となる。ここで、レーザ加工におけるプロセスパラメータを考えた場合、レーザ光が加工物に与えるパルスエネルギーを分解すると、ピークパワー(w)と照射時間であるパルス幅(ns)に分割される。積層膜７にレーザ光を照射して加工するにあたっては、これら2つの加工パラメータが重要となる。

レーザ光のパルスエネルギーが同一の場合、パルス幅が短いものはピークパワーが高くなる。これは短時間に高いパワーでエネルギーを与えることによって、アブレーションによる加工が促進されることを意味する。逆に、パルス幅が長いものは時間をかけて低いパワーでエネルギーを与えることによって、熱による加工が行われることを意味する。従来のレーザ加工は主としてアブレーションにより行われている。前述したように、積層膜７の上層側にレーザ光で加工されにくい膜が配置されていると、内部の加工されやすい膜がレーザ光で先にアブレーションを起こし、内部爆発により上層側の膜を剥がれさせる結果となる。内部爆発に基づいて膜加工が進展する場合、低誘電率絶縁膜１３のような膜強度や密着強度が低い膜が存在していると積層膜７の内部から膜剥がれが生じやすくなる。

図５および図６は積層膜７を構成する各膜の単層膜としての加工性を示している。ここでは、積層膜７を構成する各膜に同一のレーザ加工条件（パルスエネルギー:6μJ、パルス幅：355ns、1.0μm/Pulse）でレーザ光を照射した。図５ＡはＳｉＮ_x膜の加工状態、図５ＢはＰＡｒ系低誘電率絶縁膜（ＳｉＬＫ）の加工状態、図５ＣはＳｉＯＣ系低誘電率絶縁膜（ＢＤ）の加工状態、図６ＡはＴＥＯＳ膜の加工状態、図６ＢはＦＳＧ膜の加工状態を示している。これらの図から明らかなように、同一のレーザ加工条件で加工しているにもかかわらず、レーザ光に沿ってライン状に加工される膜と部分的に加工が進む膜とがある。部分的に加工される膜では下地のＳｉ基板も加工されることが分かった。

図３に示した積層膜７において、低誘電率絶縁膜１３やＳｉＮ_x膜１８はレーザ光で加工されやすいのに対して、ＴＥＯＳ膜１４やＦＳＧ膜１６等のＳｉＯ_x系膜はレーザ光で加工されにくい膜である。Ｓｉ基板６上に形成される積層膜７は、一般的にパッシベーション層１２等として上層側にＳｉＯ_x系膜（ＴＥＯＳ膜１４やＦＳＧ膜１６等）が存在している。このため、積層膜７の内部の膜が先にアブレーションを起こしやすい条件下でレーザ光を照射すると、上述したように膜強度や密着強度が低い低誘電率絶縁膜１３に起因して積層膜７の内部から膜剥がれが生じやすくなる。

そこで、この実施形態ではレーザ光のピークエネルギーＹと単位照射長さあたりの照射時間Ｘとに基づいて、積層膜７の内部の膜が先にアブレーションを起こしにくい条件下でレーザ光を照射している。具体的には、レーザ光のピークエネルギーＹ(W)と単位照射長さあたりの照射時間Ｘ(ns/μm)とが、下記の(1)式を満足する条件下でレーザ光を照射して、積層膜７の一部を除去加工してレーザ加工溝２０を形成する。
Ｙ≦53.3Ｌｎ（Ｘ）＋576 …(1)

図７にレーザ光による加工条件の事例を示す。横軸はレーザ光の単位長さ当たりの照射時間Ｘ（ns/μm）、縦軸はレーザ光の１パルスあたりのピークエネルギー（ピークパワー）Ｙ(W)である。レーザ光のピークパワーＹの値が［53.3Ｌｎ（Ｘ）＋576］のライン（上部ライン）より上側の領域に達すると、照射時間Ｘに対するピークパワーＹが大きくなりすぎて、積層膜７の内部の膜が先にアブレーションを起こしやすくなる。このため、内部爆発が生じて積層膜７の内部から膜剥がれが発生しやすくなる。

例えば、点Ａの条件（ピークパワーＹ：1000W，照射時間Ｘ：4ns/μm）で加工した場合の結果を図８に示す。加工ライン近傍に膜内部からの剥れが加工ラインに沿って発生し、局部的に上層の膜が大きく剥れていることが分かる。このときの積層膜７の内部の状態を図９に示す。積層膜７の膜剥がれが層間内部まで進展していることが分かる。レーザ光の照射条件を図７の上部ラインより上側の領域に設定した場合には、いずれも点Ａの条件と同様に、膜内部からの剥れが加工ラインに沿って発生し、局部的に上層の膜が大きく剥れる結果となった。

これに対して、点Ｂの条件（ピークパワーＹ：700W，照射時間Ｘ：30ns/μm）で加工した場合の結果を図１０に、また点Ｃの条件（ピークパワーＹ：55W，照射時間Ｘ：190ns/μm）で加工した場合の結果を図１１に示す。図１０および図１１では図８に示したような加工ラインに沿った膜内部からの剥れは生じておらず、良好にレーザ加工が行われていることが分かる。これはピークパワーＹを下げて照射時間Ｘを長くしているため、主として熱による加工が生じているためである。これによって、積層膜７の内部の膜が先にアブレーションすることに起因する内部爆発が抑制されるため、積層膜７全体を良好にレーザ加工することが可能となる。

レーザ光の照射条件は、積層膜７の内部でのアブレーションに基づく膜剥がれを抑制するために(1)式の条件を満足させる。ただし、(1)式の条件内でレーザ光のピークパワーＹを下げた際に、照射時間Ｘが短すぎると熱による加工が十分に進展しないため、積層膜７の加工効率が低下する。具体的には、レーザ光による加工がＳｉ基板６まで到達せず、積層膜７の切断が不十分になるおそれがある。このため、レーザ光は(1)式の条件に加えて、下記の(2)式を満足する条件下で照射することが好ましい。
Ｙ≧-60.3Ｌｎ（Ｘ）＋352 …(2)

すなわち、レーザ光の照射条件を図７の上部ラインと［-60.3Ｌｎ（Ｘ）＋352］のライン（下部ライン）とに挟まれた領域内に設定することによって、積層膜７の内部でのアブレーションに基づく膜剥がれを抑制した上で、レーザ光を照射して形成した加工溝２０をＳｉ基板６まで確実に到達させ、積層膜７をより再現性よく切断することが可能となる。上述した点Ｃの条件は図７の上部ラインと下部ラインとに挟まれた領域内にレーザ光のピークパワーＹと照射時間Ｘを設定したものである。

一方、点Ｄの条件（ピークパワーＹ：55W，照射時間Ｘ：95ns/μm）のように、ピークパワーＹの低下に対する照射時間Ｘの増加が不十分の場合には、加工ラインは滑らかであったものの、レーザ加工溝２０がＳｉ基板６まで到達せず、積層膜７の切断状態が不十分であることが確認された。これではブレードダイシング前に低誘電率絶縁膜１３を含む積層膜７をレーザ加工溝２０で切断して膜剥がれやクラック等を抑制するという効果を十分に得ることができない。従って、レーザ光の照射条件は図７の上部ラインと下部ラインとに挟まれた領域内に設定することが好ましいことが分かる。

さらに、図１０と図１１を比較したとき、図１０では最上層膜の加工ラインに若干の凹凸が見られる。これはピークパワーＹが比較的高いために、内部でのアブレーションが多少生じているためと考えられる。図７において、ピークパワーＹが比較的高い条件を選択した場合には、点Ｂと同様な結果となった。これに対して、ピークパワーＹをさらに下げて照射時間Ｘを長くした点Ｃの条件によれば、図１１から明らかなように、より滑らかなライン加工とすることができる。図７において、ピークパワーＹが比較的低い条件を選択した場合には、点Ｃと同様な結果となった。

このような点から、レーザ光のピークパワーＹは実用的には20〜400Wの範囲とすることが好ましい。レーザ光のピークパワーＹを400W以下とすることによって、熱による加工が起こりやすくなるため、加工ラインをより滑らかにすることができる。ただし、レーザ光のピークパワーＹが20W未満になると加工効率が低下し、照射時間Ｘを長くしても十分に積層膜７を加工できないおそれがある。また後述するように、ピークパワーＹの低下に合せて照射時間Ｘを長くしすぎると、熱による膜の溶融と発泡が生じやすくなり、これにより積層膜７の品質や信頼性の低下を招くことになる。

また、レーザ光の照射時間Ｘに関しては、実用的には2〜400ns/μmの範囲とすることが好ましい。レーザ光の照射時間Ｘが2ns/μm未満であると、積層膜７の加工効率を高めるためにピークパワーＹを上げる必要が生じ、これにより膜内部でのアブレーションが起こりやすくなる。さらに、図１１に示したような滑らかなライン加工を得るためには、レーザ光の照射時間Ｘは20ns/μm以上とすることが好ましい。一方、レーザ光の照射時間Ｘが400ns/μmを超えると、熱による膜の溶融と発泡が生じやすくなる。

図１２に点Ｅの条件（ピークパワーＹ：55W，照射時間Ｘ：500ns/μm）で加工した場合の積層膜７の内部状態を示す。図１２から明らかなように、積層膜７の内部に熱による膜の溶融と発泡が見られ、また膜界面に剥れが進展していることが分かる。このように、加工時の熱影響が大きくなりすぎると膜剥れや膜へのダメージが生じやすくなる。このため、レーザ光の照射時間Ｘは400ns/μm以下とすることが好ましい。なお、点Ｃの条件でレーザ加工した際のＳｉ基板６への熱影響をＴＥＭで観察した結果を図１３に示す。Ｓｉ基板６への熱影響は僅かに4μm程度であることが分かる。

さらに、図１３に個々の膜に対するレーザエネルギーと加工幅との関係を示す。横軸はパルスエネルギー（μJ）、縦軸はレーザによる加工幅である。膜によって加工幅の変化に差が見られる。これは膜固有の光学特性の違いや加工時に発生する熱による加工性から生じると考えられる。低いパルスエネルギーと高いパルスエネルギーとでほとんど変化のないＳｉＮ_x膜やＰＡｒ系低誘電率絶縁膜（ＳｉＬＫ）等はレーザ加工性が高いと言える。一方、ＴＥＯＳ膜、ＦＳＧ膜等のＳｉＯ_x膜はパルスエネルギーにより加工幅が変化しており、レーザ加工性が劣っている。この結果から種々の膜を良好に加工する上で、レーザ光のパルスエネルギーは3μJ以上とすることが好ましいことが分かる。

上述したように、レーザ光のピークエネルギーＹと単位照射長さあたりの照射時間Ｘとを、図７の［53.3Ｌｎ（Ｘ）＋576］の上部ラインと［-60.3Ｌｎ（Ｘ）＋352］の下部ラインに挟まれた領域内の条件に設定し、このようなレーザ光をダイシング領域３に沿って照射することによって、積層膜７の内部からの膜剥がれ等を抑制しつつ、積層膜７を再現性よくかつ効率的に切断することができる。従って、低誘電率絶縁膜１３を含む積層膜７の切断工程の歩留りを高めることができると共に、積層膜７の切断工程に起因する半導体素子の品質や信頼性の低下等を抑制することが可能となる。

この後、ブレードを用いてダイシング領域３に沿って半導体ウェーハ１を切断する。具体的には、レーザ加工溝２０のさらに外側の領域に相当する部分（ダイシング領域３の中央部）をダイヤモンドブレード等で切断し、各素子領域２をそれぞれ個片化して半導体素子を作製する。図中２１はブレードによる切断部を示している。ブレード加工は、ブレードによるＳｉ基板６からのチッピングを抑制するために、例えば粒径が＃2000番手のブレードを用いて、加工速度10〜60mm/s、スピンドル回転数30〜50krpmの条件で実施することが好ましい。このようなレーザ加工とブレード加工とを適用することによって、信頼性や品質に優れる半導体素子（２）を歩留りよく作製することが可能となる。

次に、本発明の第２の実施形態について、図１５を参照して説明する。図１５（ａ）、（ｂ）は半導体ウェーハの要部（図１の四角で囲んだ領域Ｚに相当）を拡大して示す平面図および断面図である。なお、半導体ウェーハの各部の構成は第１の実施形態と同様とされている。第２の実施形態においては、レーザ加工溝２０を素子領域（アクティブエリア）２の外側のダイシング領域３の中央付近に形成する。この後、レーザ加工溝２０に沿ってブレード加工し、半導体ウェーハ１を切断して半導体素子を作製する。これによって、レーザ加工に要する工数を低減することができる。なお、レーザ加工の詳細条件は前述した第１の実施形態と同様である。

このように、レーザ加工溝２０に沿ってブレード加工する場合には、レーザ加工溝２０とブレードによるカット端とが重ならないようにする必要がある。第１の実施形態に比べて、素子領域（アクティブエリア）２側のレーザ加工溝２０の端部とブレード加工で形成したチップ端部の位置とが近接するため、ブレードによるチッピング等の加工ダメージの影響が懸念される。このため、レーザ加工端とチップ端との距離は少なくとも5〜10μm程度にすることが好ましい。

なお、本発明は上記した実施形態に限定されるものではなく、各種構造を有する半導体素子の製造方法、また各種工程を有する半導体素子の製造方法に適用することができる。そのような半導体素子の製造方法についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。

本発明の第１の実施形態による半導体素子の製造工程に適用する半導体ウェーハの構成を模式的に示す平面図である。 図１に示す半導体ウェーハを拡大して示す図であって、（ａ）は図１の領域Ｚを拡大して示す平面図、（ｂ）は（ａ）のＡ−Ａ′線に沿った断面図である。 図１に示す半導体ウェーハに適用される積層膜の一例を示す断面図である。 本発明の実施形態で使用したレーザ装置の構成を示す図である。 単層膜としてのＳｉＮ_x膜のレーザ光による加工状態を示す図である。 単層膜としてのＰＡｒ系低誘電率絶縁膜のレーザ光による加工状態（平面状態）を拡大して写真である。 単層膜としてのＳｉＯＣ系低誘電率絶縁膜のレーザ光による加工状態（平面状態）を拡大して示す写真である。 単層膜としてのＴＥＯＳ膜のレーザ光による加工状態（平面状態）を拡大して示す写真である。 単層膜としてのＦＳＧ膜のレーザ光による加工状態（平面状態）を拡大して示す写真である。 積層膜をレーザ加工する際のレーザ光の単位長さあたりの照射時間ＸとピークエネルギーＹとに基づく加工性を示す図である。 積層膜を図７の点Ａの条件でレーザ加工した際の加工外観を拡大して示す写真である。 図８の積層膜内部の様子を拡大して示す写真である。 積層膜を図７の点Ｂの条件でレーザ加工した際の加工外観を拡大して示す写真である。 積層膜を図７の点Ｃの条件でレーザ加工した際の加工外観を拡大して示す写真である。 積層膜を図７の点Ｅの条件でレーザ加工した際の積層膜内部の様子を拡大して示す写真である。 積層膜を図７の点Ｃの条件でレーザ加工した際の熱影響の観察結果を示すＴＥＭ写真である。 各種の膜に対するレーザエネルギーと加工幅との関係を示す図である。 本発明の第１の実施形態による半導体素子の製造工程に適用する半導体ウェーハを拡大して示す図であって、（ａ）は半導体ウェーハの一部を拡大して示す平面図、（ｂ）は（ａ）のＡ−Ａ′線に沿った断面図である。

符号の説明

１…半導体ウェーハ、２…素子領域、３…ダイシング領域、５…チップリング、６…Ｓｉ基板、７…積層膜、１３…低誘電率絶縁膜、２０…レーザ加工溝、２１…ブレードによる切断部。

Claims (5)

1. 低誘電率絶縁膜を含む積層膜を有する複数の素子領域と、前記複数の素子領域間を区画するように設けられたダイシング領域とを備える半導体ウェーハを、前記ダイシング領域に沿って切断して半導体素子を製造する方法において、
   前記ダイシング領域に沿って、レーザ光のピークエネルギーＹ(W)と単位照射長さあたりの照射時間Ｘ(ns/μm)とが、
   Ｙ≦53.3Ｌｎ（Ｘ）＋576
   の式を満足する条件下でレーザ光を照射し、少なくとも前記低誘電率絶縁膜を切断する工程を具備することを特徴とする半導体素子の製造方法。
2. 請求項１記載の半導体素子の製造方法において、
   前記レーザ光を、前記ピークエネルギーＹと前記単位照射長さあたりの照射時間Ｘとが
   Ｙ≧-60.3Ｌｎ（Ｘ）＋352
   の式を満足する条件下で照射することを特徴とする半導体素子の製造方法。
3. 請求項１または請求項２記載の半導体素子の製造方法において、
   前記レーザ光の前記単位照射長さあたりの照射時間Ｘを2ns/μm以上400ns/μm以下の範囲とすることを特徴とする半導体素子の製造方法。
4. 請求項１ないし請求項３のいずれか１項記載の半導体素子の製造方法において、
   前記レーザ光の前記ピークエネルギーＹを20W以上400W以下の範囲とすることを特徴とする半導体素子の製造方法。
5. 請求項１ないし請求項４のいずれか１項記載の半導体素子の製造方法において、
   さらに、ブレードを用いて前記ダイシング領域に沿って前記半導体ウェーハを切断し、前記複数の素子領域をそれぞれ個片化して半導体素子を作製する工程を具備することを特徴とする半導体素子の製造方法。