JP2006013229A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006013229A
JP2006013229A JP2004189929A JP2004189929A JP2006013229A JP 2006013229 A JP2006013229 A JP 2006013229A JP 2004189929 A JP2004189929 A JP 2004189929A JP 2004189929 A JP2004189929 A JP 2004189929A JP 2006013229 A JP2006013229 A JP 2006013229A
Authority
JP
Japan
Prior art keywords
chip
ring
rings
copper
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004189929A
Other languages
English (en)
Inventor
Kazuyuki Azuma
和幸 東
Noriaki Matsunaga
範昭 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004189929A priority Critical patent/JP2006013229A/ja
Priority to US11/117,726 priority patent/US7652351B2/en
Priority to CNB2005100787003A priority patent/CN100399561C/zh
Publication of JP2006013229A publication Critical patent/JP2006013229A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】メッキ膜厚のウェハ面内均一性を向上させる。
【解決手段】本発明の例に関わる半導体装置は、メタル配線を用いた多層配線構造を有する半導体集積回路が形成され、各々が独立したチップになる複数のチップ領域１１と、メタル配線を用いた多層配線構造を有し、複数のチップ領域の各々を取り囲む複数のチップリング１２とを備え、複数のチップリング１２は、互いに電気的に接続される。
【選択図】図２

Description

本発明は、ロジックＬＳＩ(Logical Large Scale Integrated Circuit)、ＤＲＡＭ(Dynamic Random Access Memory)、ＳＲＡＭ(Static Random Access Memory)に代表されるメモリＬＳＩ、並びに、バイポーラトランジスタ(Bipolar Transistor)から構成されるＬＳＩなどの半導体装置に関する。
近年、配線の微細化及び多層化に伴い、配線層の低抵抗化を目的に、配線材料として銅（Ｃｕ）を用いることが多くなっている。銅配線の形成方法としては、通常、微細パターンの形成に有利な電解メッキ法が用いられる。
電解メッキ法では、例えば、図２０に示すように、ウェハ１０の周辺部に接触する端子２２からその内部の複数のチップ領域１１に電流を供給し、銅を成膜する際の種となるシード層としてのシード銅(Seed-Cu)上に銅を析出させる、という手法を採用する。シード銅は、メッキ時における電流供給パスとしても機能するため、メッキ前に、予めウェハ上の全面にスパッタ法により形成される。
しかし、最近では、配線の微細化がさらに進行し、シード銅自体の厚さが５０ｎｍ以下と非常に薄膜化してきている。このため、図２１に示すように、バリアメタル１８上のシード銅１９の抵抗値が増大し、ウェハ中央部では、その周辺部に比べて、電圧降下量が大きい。結果として、シード銅１９上に析出させる銅の厚さ（メッキ膜厚）のばらつきについても、大きくなる。
ところで、シード銅上に析出させる銅の厚さのばらつきを抑える技術として、ウェハ中央部に新たに電流供給源を設ける手法や、メッキ液の抵抗分布をウェハ面内でコントロールする手法などが提案されている。
しかし、前者は、ウェハ上にダストをもたらす原因になるし、後者は、メッキ液やメッキ装置の改造を行なわなければならない。
特開２０００−２７７４６５号公報
本発明は、シード層の厚さに関係なく、かつ、ダストの原因や、メッキ液及びメッキ装置の改造などなしに、メッキ膜厚のウェハ面内均一性を大幅に向上できる半導体装置の構造を提案することを目的とする。
本発明の例に関わる半導体装置は、メタル配線を用いた多層配線構造を有する半導体集積回路が形成され、各々が独立したチップになる複数のチップ領域と、前記メタル配線を用いた多層配線構造を有し、前記複数のチップ領域の各々を取り囲む複数のチップリングとを備え、前記複数のチップリングは、互いに電気的に接続される。
本発明の例によれば、チップリングがメッキ時の電流供給経路として機能するため、シード層の厚さに関係なく、かつ、ダストの原因や、メッキ液及びメッキ装置の改造などなしに、メッキ膜厚のウェハ面内均一性を大幅に向上できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
ウェハ周辺部からメタルメッキのための電流を供給する場合において、メッキ膜厚のウェハ面内均一性を向上させるためには、ウェハ中央部における電圧降下量を小さくすればよい。しかし、ウェハ中央部に新たな電流供給源を設けたり、メッキ液の抵抗分布をウェハ面内でコントロールする手法では、ダストの発生や、メッキ液及びメッキ装置の改造などの問題が生じる。
そこで、本発明の例では、ウェハ中央部における電圧降下量を小さくし、メッキ膜厚のウェハ面内均一性を向上させるために、メッキ時の電流供給パスとして、メタルメッキの下地となる薄いシード層に加えて、チップ（デバイス）領域の周囲に普通に設けられるチップリング（ガードリング、ビアリングとも呼ばれる）を使用する。
チップリングは、通常、チップ領域をダイシング時のダメージから保護することを目的に設けられるため、その構造は、チップ領域をメタルで取り囲んだリング形状を有している。しかし、チップリングの目的は、あくまでチップ領域の保護にあるため、その名のごとく、一つのリングとして閉じており、複数のチップリングが相互に電気的に接続されるということはない。
これに対し、本発明の例では、このチップリングにメッキ時の電流供給パスとしての機能を持たせる、といった新たな目的を付加しているため、複数のチップリングは、相互に電気的に接続された構造を持つ。
このような構造によれば、仮に、シード層が薄くなっても、メタルメッキに必要となる電流は、ウェハの周囲からウェハ内に張り巡らされたチップリングを経由して複数のチップ領域にまんべんなく供給されることになるため、シード層の厚さに関係なく、ウェハ面内に均一な厚さのメッキ層を形成することができる。
尚、本発明の例では、メッキ膜厚のウェハ面内均一性の向上、という目的をデバイス構造により実現している。つまり、多層配線を形成するときに使用するマスクのパターンの一部を変えるだけで、当初の目的を実現できる。このように、メッキ液及びメッキ装置の改造などなく、パターンの一部を変えることにより、ＬＳＩのプロセス能力の向上に貢献できる。
２． 実施の形態
以下、最良と思われる実施の形態について説明する。
(1) 第１実施の形態
図１は、第１実施の形態に関わる半導体装置の概要を示している。図２は、図１の一部分を拡大した図である。
これらの図は、ウェハ１０上の複数のチップ（デバイス）領域１１と、ウェハ１０上に張り巡らされたチップリング１２と、複数のチップ領域１１を分離する領域としてのダイシングライン（ギザギザの線で示す）との位置関係を示している。
本例では、チップリング１２は、相互に電気的に接続され、全体としては、ウェハ１０上に格子状にレイアウトされる。格子状のチップリング１２の格子間には、チップ領域１１が配置される。
メッキ時に電流を供給する端子２２は、ウェハ１０の周辺部のみに接触することになるが、電流は、ウェハ１０上に格子状に張り巡らされたチップリング１２を経由して、全てのチップ領域１１にまんべんなく行きわたる。
このような構成によれば、銅メッキの下地となるシード層としての高抵抗のシード銅に代えて、主として、低抵抗のチップリングを用いて、全てのチップ領域の近傍まで電流を供給することができるため、ウェハ中央部における電圧降下量が小さくなり、シード銅の厚さに関係なく、銅メッキを均一にウェハ面内に形成できる。
図３は、図２の領域Ａを示している。図４は、図３のＩＶ−ＩＶ線に沿う断面図である。
チップ（デバイス）領域には、多層配線構造の半導体集積回路（ＬＳＩ）が形成される。チップリングは、チップ領域の周囲に形成され、チップ領域内の配線と同様に、多層配線構造を有する。ダイシングラインは、チップリングにオーバーラップし、かつ、ダイシングラインの幅は、チップリングの幅よりも狭くなっている。
この構造では、ダイシング時、チップリングに沿って、チップリング自体を切断することになるため、ダイシングにより切り出されたチップの縁（側面）の全体にチップリングが露出する。
図４のデバイス構造は、銅メッキを行なう前の状態を示している。
下層配線は、バリアメタル１４と銅層１６から構成される。尚、１５は、銅層１６を電解メッキ法により形成するときの下地となるシード銅である。
絶縁層１７Ｂには、凹部（配線溝、コンタクトホールなど）２０，２１が形成される。絶縁層１７Ｂの表面及び凹部の全体を覆うように、スパッタ法によりバリアメタル１８及びシード銅１９が形成される。
この後、電解メッキ法によりシード銅１９上に銅層を析出させることになるが、この時、例えば、図５及び図６に示すように、電流は、低抵抗のチップリング、即ち、銅層１６を経由して、ウェハ上の全てのチップ領域の近傍まで供給される。このため、ウェハの中央部における電圧降下量が小さくなる。
従って、図７に示すように、電解メッキ法により銅層２４を形成すると、銅層２４は、ウェハ上の位置にほぼ関係なく、ウェハ上に均一の厚さで形成される。この後、例えば、ＣＭＰ法により銅層２４を研磨し、銅層２４を絶縁層１７Ｂの凹部２０，２１内のみに残存させる。
尚、バリアメタル及びシード銅は、スパッタ法の他、例えば、ＣＶＤ（Chemical Vapor Deposition）法や、ＡＬＤ(Atomic Layer Deposition)法などで形成することもできる。
このように、本例によれば、チップリングのパターンを格子状とすることにより、銅メッキ時に、ウェハの周辺部から複数のチップ領域に、チップリングを経由して、均一に電流を供給することができるため、メッキ膜のウェハ面内均一性を向上できる。
(2) 第２実施の形態
図８は、第２実施の形態に関わる半導体装置の概要を示している。図９は、図８の一部分を拡大した図である。
本例は、チップリングとダイシングラインとがオーバーラップする領域を極力する少なくすることを目的に、第１実施の形態に関わるデバイス構造を改良した改良例に関する。本例では、チップリングがダイシングラインとオーバーラップする領域を、チップリングが形成される全領域の１０％未満にできる構造を提案する。
チップリング１２は、第１実施の形態と同様に、全体としては、ウェハ１０上に格子状にレイアウトされる。格子状のチップリング１２の格子間には、チップ領域１１が配置される。但し、チップリング１２は、ダイシングラインを避けて配置されるため、ダイシングラインの内側においてチップ領域１１を取り囲む構造を有する。
従って、チップリング１２は、チップリング１２同士を相互に電気的に接続するチップ領域の角部においてのみ、ダイシングラインとオーバーラップする。
ここで、メッキ時に電流を供給する端子２２は、ウェハ１０の周辺部のみに接触することになるが、電流は、ウェハ１０上に格子状に張り巡らされたチップリング１２を経由して、全てのチップ領域１１にまんべんなく行きわたる。
このような構成によれば、高抵抗のシード銅に代えて、主として、低抵抗のチップリングを用いて、全てのチップ領域の近傍まで電流を供給することができるため、ウェハ中央部における電圧降下量が小さくなり、シード銅の厚さに関係なく、銅メッキを均一にウェハ面内に形成できる。
また、チップリングは、ダイシングラインを避けて配置されるため、ダイシング時における銅の飛散を抑えることができ、これによるＬＳＩチップの汚染などを回避できる。
図１０は、図９の領域Ｂを示している。図１１は、図１０のＸＩ−ＸＩ線に沿う断面図である。
チップ（デバイス）領域には、多層配線構造の半導体集積回路（ＬＳＩ）が形成される。チップリングは、チップ領域の周囲に形成され、チップ領域内の配線と同様に、多層配線構造を有する。チップリングは、ダイシングラインを避けて配置されるため、ダイシングラインの内側においてチップ領域を取り囲む構造を有する。
この構造では、チップリングを避けてダイシングを行なうことになるため、ダイシングにより切り出されたチップの縁（側面）にチップリングの全体が露出することはない。但し、後述するように、四角形状のチップの角部においては、チップリングの一部が部分的に露出する。
図１１のデバイス構造は、銅メッキを行なう前の状態を示している。
下層配線は、バリアメタル１４と銅層１６から構成される。尚、１５は、銅層１６を電解メッキ法により形成するときの下地となるシード銅である。
絶縁層１７Ｂには、凹部（配線溝、コンタクトホールなど）２０，２１が形成される。絶縁層１７Ｂの表面及び凹部の全体を覆うように、スパッタ法によりバリアメタル１８及びシード銅１９が形成される。
この後、電解メッキ法によりシード銅１９上に銅層を析出させることになるが、この時、例えば、図１２に示すように、電流は、低抵抗のチップリング、即ち、銅層１６を経由して、ウェハ上の全てのチップ領域の近傍まで供給される。このため、ウェハの中央部における電圧降下量が小さくなる。
従って、図１３に示すように、電解メッキ法により銅層２４を形成すると、銅層２４は、ウェハ上の位置にほぼ関係なく、ウェハ上に均一の厚さで形成される。この後、例えば、ＣＭＰ法により銅層２４を研磨し、銅層２４を絶縁層１７Ｂの凹部２０，２１内のみに残存させる。
尚、バリアメタル及びシード銅は、スパッタ法に限られず、例えば、ＣＶＤ法や、ＡＬＤ法などで形成することもできる。
このように、本例においても、チップリングのパターンを格子状とすることにより、銅メッキ時に、ウェハの周辺部から複数のチップ領域に、チップリングを経由して、均一に電流を供給することができるため、メッキ膜のウェハ面内均一性を向上できる。
しかも、本例では、チップリングとダイシングラインとのオーバーラップ領域をチップリングが形成される全領域の１０％未満に設定できるため、ダイシング時の銅の飛散によるチップの汚染などを回避できる。
３． ウェハから切り出されたＬＳＩチップの外観例
本発明の例は、チップリングを、銅メッキ時の電流供給経路として用いた点にあるので、その特徴は、主として、ウェハ時のデバイス構造にある。但し、本発明の例によれば、ウェハから切り出されたＬＳＩチップの外観についても、通常のチップとは異なる特徴が表れることになるので、以下、それについて説明する。
図１４は、本発明の例に関わるＬＳＩチップの外観例１を示している。
このＬＳＩチップ２３Ａは、上述の第１実施の形態に関わるデバイス構造を採用した場合に関する。この例では、チップリング１２は、ＬＳＩチップ２３Ａの縁（側面）の全体に露出することになる。
図１５は、本発明の例に関わるＬＳＩチップの外観例２を示している。
このＬＳＩチップ２３Ｂは、上述の第２実施の形態に関わるデバイス構造を採用した場合に関する。この例では、チップリング１２は、ＬＳＩチップ２３Ｂの側面の角部に部分的に露出する。１つの角部においてチップリングが露出する場所は２箇所あるため、ＬＳＩチップ２３Ｂ全体では、チップリングが露出する場所は、合計８箇所となる。
図１６乃至図１９は、本発明の例に関わるＬＳＩチップの外観例３〜６を示している。
これらのＬＳＩチップ２３Ｃ〜２３Ｆは、上述の第２実施の形態に関わるデバイス構造を採用した場合に関するため、チップリング１２は、図１５の例と同様に、ＬＳＩチップ２３Ａの側面の角部に部分的に露出する。
上述の第２実施の形態では、チップリングを格子状にレイアウトするため、チップリング同士を電気的に接続する必要があるが、その接続の仕方には、様々な方法が考えられる。つまり、その接続方法を変えることにより、最終的に形成されるチップの外観にも差異が生じる。
図１６及び図１７の例では、チップリング１２は、ＬＳＩチップ２３Ｃ，２３Ｄの４つの側面のうちの２つの側面に露出する。但し、チップリング１２が露出する部分は、ＬＳＩチップ２３Ｃ，２３Ｄの角部である。
図１８及び図１９の例は、チップリング１２がＬＳＩチップ２３Ｃ，２３Ｄの全ての角部に露出していなくてもよいことを示す。この例では、チップリング１２は、ＬＳＩチップ２３Ｃ，２３Ｄの４つの角部のうちの２つに露出する。
尚、ＬＳＩチップの外観例において、チップリングが露出する部分は、ＬＳＩチップの角部に限られず、ＬＳＩチップの側面に部分的に露出していれば、どの位置にあっても構わない。
以上のように、本発明の例を適用した場合、ウェハから切り出されたＬＳＩチップの外観例には、様々な形態が考えられるが、ＬＳＩチップの側面にチップリングが部分的に露出する、という特徴は、いずれの場合にも当てはまる。
４． その他
上述の実施の形態では、配線材料として銅を用いる例について説明したが、本発明の例は、当然に、銅以外の他のメタル材料により配線を形成する場合にも適用できる。
本発明の例は、ロジックＬＳＩ、ＤＲＡＭ、ＳＲＡＭを含むメモリＬＳＩ、バイポーラトランジスタから構成されるＬＳＩなど、様々なＬＳＩに適用可能である。
本発明の例によれば、シード層の厚さに関係なく、メッキ膜厚のウェハ面内均一性を大幅に向上できる。
尚、本発明の例は、上述の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上述の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる形態の構成要素を適宜組み合わせてもよい。
第１実施の形態に関わる半導体装置を示す平面図。 図１の一部を拡大した図。 図２の領域Ａを示す平面図。 図３のＩＶ−ＩＶ線に沿う断面図。 銅メッキ時の様子を示す図。 銅メッキ時の様子を示す図。 銅メッキ終了後の様子を示す図。 第２実施の形態に関わる半導体装置を示す平面図。 図８の一部を拡大した図。 図９の領域Ｂを示す平面図。 図１０のＸＩ−ＸＩ線に沿う断面図。 銅メッキ時の様子を示す図。 銅メッキ終了後の様子を示す図。 本発明の例に関わるＬＳＩチップの外観例を示す図。 本発明の例に関わるＬＳＩチップの外観例を示す図。 本発明の例に関わるＬＳＩチップの外観例を示す図。 本発明の例に関わるＬＳＩチップの外観例を示す図。 本発明の例に関わるＬＳＩチップの外観例を示す図。 本発明の例に関わるＬＳＩチップの外観例を示す図。 従来の半導体装置を示す平面図。 銅メッキ時の様子を示す図。
符号の説明
１１： チップ領域、 １２： チップリング、 １３，１７Ａ，１７Ｂ： 絶縁層、 １４，１８： バリアメタル、 １５，１９： シード銅、 １６，２４： 銅層、 ２０，２１： 凹部、 ２２： 電流供給端子、 ２３Ａ〜２３Ｆ： ＬＳＩチップ。

Claims (5)

  1. メタル配線を用いた多層配線構造を有する半導体集積回路が形成され、各々が独立したチップになる複数のチップ領域と、前記メタル配線を用いた多層配線構造を有し、前記複数のチップ領域の各々を取り囲む複数のチップリングとを具備し、前記複数のチップリングは、互いに電気的に接続されることを特徴とする半導体装置。
  2. 前記複数のチップリングがダイシングラインとオーバーラップする領域は、前記複数のチップリングが形成される全領域の１０％未満であることを特徴とする請求項１記載の半導体装置。
  3. 前記複数のチップリングは、全体として格子状を有していることを特徴とする請求項１記載の半導体装置。
  4. 四角形状を有するＬＳＩチップにおいて、前記ＬＳＩチップ内には、メタル配線を用いた多層配線構造を有する半導体集積回路が形成されるチップ領域と、前記メタル配線を用いた多層配線構造を有し、前記チップ領域を取り囲むチップリングとが配置され、前記チップリングは、前記ＬＳＩチップの側面に部分的に露出していることを特徴とするＬＳＩチップ。
  5. 電解メッキ法により、各々が独立したチップになる複数のチップ領域内にメタルからなる第１配線層を形成すると同時に、前記複数のチップ領域の各々を取り囲み、互いに電気的に接続される前記メタルからなる複数のチップリングを形成し、
    この後、前記電解メッキ法により、前記複数のチップ領域内の前記第１配線層上に前記メタルからなる第２配線層を形成するとき、前記複数のチップ領域の各々に前記複数のチップリングを経由して電流を供給することを特徴とする半導体装置の製造方法。
JP2004189929A 2004-06-28 2004-06-28 半導体装置及びその製造方法 Pending JP2006013229A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004189929A JP2006013229A (ja) 2004-06-28 2004-06-28 半導体装置及びその製造方法
US11/117,726 US7652351B2 (en) 2004-06-28 2005-04-29 Semiconductor device and method of manufacturing the same
CNB2005100787003A CN100399561C (zh) 2004-06-28 2005-06-28 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004189929A JP2006013229A (ja) 2004-06-28 2004-06-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006013229A true JP2006013229A (ja) 2006-01-12

Family

ID=35504746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004189929A Pending JP2006013229A (ja) 2004-06-28 2004-06-28 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7652351B2 (ja)
JP (1) JP2006013229A (ja)
CN (1) CN100399561C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026624A (ja) * 2011-07-22 2013-02-04 Freescale Semiconductor Inc 半導体ダイ上にフィーチャをめっきするためのヒューズバス

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071870A (ja) * 2006-09-13 2008-03-27 Toshiba Corp 半導体素子の製造方法
US7586175B2 (en) * 2006-10-23 2009-09-08 Samsung Electronics Co., Ltd. Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
US7732932B2 (en) * 2007-08-03 2010-06-08 International Business Machines Corporation Semiconductor chips with crack stop regions for reducing crack propagation from chip edges/corners
US8970043B2 (en) * 2011-02-01 2015-03-03 Maxim Integrated Products, Inc. Bonded stacked wafers and methods of electroplating bonded stacked wafers
US20180190549A1 (en) * 2016-12-30 2018-07-05 John Jude O'Donnell Semiconductor wafer with scribe line conductor and associated method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139087A (ja) * 1994-11-08 1996-05-31 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2000243754A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217916A (en) * 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
US6022791A (en) * 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
JP2000232104A (ja) * 1999-02-09 2000-08-22 Sanyo Electric Co Ltd チップサイズパッケージ
JP2000277465A (ja) * 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US6879019B2 (en) * 2003-06-24 2005-04-12 Intel Corporation Guard ring of a combination wafer or singulated die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139087A (ja) * 1994-11-08 1996-05-31 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2000243754A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026624A (ja) * 2011-07-22 2013-02-04 Freescale Semiconductor Inc 半導体ダイ上にフィーチャをめっきするためのヒューズバス

Also Published As

Publication number Publication date
CN1716590A (zh) 2006-01-04
US7652351B2 (en) 2010-01-26
CN100399561C (zh) 2008-07-02
US20050285229A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
US6982476B2 (en) Integrated circuit feature layout for improved chemical mechanical polishing
US10522469B2 (en) Split rail structures located in adjacent metal layers
US20150014801A1 (en) Redeposition Control in MRAM Fabrication Process
US20020130394A1 (en) Semiconductor device and manufacturing method thereof
JP2008159608A (ja) 半導体装置、半導体装置の製造方法および半導体装置の設計装置
CN108074797A (zh) 制作衬底结构的方法
US8178931B2 (en) Bridge for semiconductor internal node
US7652351B2 (en) Semiconductor device and method of manufacturing the same
JP2003140319A (ja) 半導体素子製造用マスク基板，及び，半導体素子の製造方法
CN103563086B (zh) 低轮廓局部互连及其制造方法
TW202220147A (zh) 具有含錳襯墊層的半導體元件結構及其製備方法
US6424042B1 (en) Semiconductor device and manufacturing method thereof
US8673768B2 (en) Fabrication method for improving surface planarity after tungsten chemical mechanical polishing
TW202220107A (zh) 具有不同深寬比之導電栓柱與含錳襯墊層的半導體元件結構及其製備方法
CN108231599B (zh) 改善晶片表面平坦均匀性的方法
JPWO2015001662A1 (ja) 半導体装置およびその製造方法
US11901266B2 (en) Semiconductor device structure and method for forming the same
JP2002313908A (ja) 微細パターンの形成方法及び半導体装置の製造方法並びに半導体装置
US11973110B2 (en) Semiconductor structure and method of forming the same
US20240112712A1 (en) Spin-orbit-torque (sot) mram with doubled layer of sot metal
US10978338B1 (en) Semiconductor device and manufacture method thereof
CN109830459B (zh) 一种熔丝结构的形成方法
US20230309324A1 (en) High density memory with stacked nanosheet transistors
US10276367B1 (en) Method for improving wafer surface uniformity
JP2004153291A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601