CN108074797A - 制作衬底结构的方法 - Google Patents

制作衬底结构的方法 Download PDF

Info

Publication number
CN108074797A
CN108074797A CN201711107811.1A CN201711107811A CN108074797A CN 108074797 A CN108074797 A CN 108074797A CN 201711107811 A CN201711107811 A CN 201711107811A CN 108074797 A CN108074797 A CN 108074797A
Authority
CN
China
Prior art keywords
substrate
device area
substrat structure
making
trimmed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711107811.1A
Other languages
English (en)
Other versions
CN108074797B (zh
Inventor
李镐珍
金石镐
文光辰
朴炳律
李来寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108074797A publication Critical patent/CN108074797A/zh
Application granted granted Critical
Publication of CN108074797B publication Critical patent/CN108074797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种通过使用晶片级工艺对衬底的斜面区进行修整而能够提高工艺再现性及工艺稳定性的制作衬底结构的方法。所述方法包括：提供第一衬底，所述第一衬底包括彼此相对的第一表面与第二表面、以及形成在所述第一表面的第一装置区；提供第二衬底，所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区；对所述第一衬底与所述第二衬底进行结合，以对所述第一装置区与所述第二装置区进行电连接；以及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。

Description

制作衬底结构的方法
[相关申请的交叉参考]
本申请基于35U.S.C.§119主张在2016年11月14日在韩国知识产权局提出申请的韩国专利申请第10-2016-0150805号的优先权，所述韩国专利申请的全部内容并入本案供参考。
技术领域
本发明涉及一种制作衬底结构的方法及/或使用所述方法制作的衬底结构，更具体来说，涉及一种用于对衬底的边缘进行修整的方法及/或使用所述方法制作的衬底结构。
背景技术
许多晶片可包括因晶片薄化工艺造成的斜面边缘。在由半导体装置制作工艺产生的机械应力及/或热应力施加到晶片时，斜面可使施加到晶片边缘的应力不均匀。因此，可能出现晶片的裂纹及分层。
因此，通过晶片边缘修整工艺移除斜面边缘可为有利地。
发明内容
本发明概念涉及一种通过使用晶片级工艺对衬底的斜面区(bevel region)进行修整而能够提高工艺再现性(process reproducibility)及工艺稳定性的制作衬底结构的方法。
本发明概念也涉及一种通过使用晶片级工艺对衬底的斜面区进行修整来制作的衬底结构。
本发明概念的特征及效果并非仅限于上述特征及效果，且通过阅读以下说明，所属领域中的普通技术人员将清楚地理解本发明概念的其他特征及效果。
根据本发明概念的一些示例性实施例，一种制作衬底结构的方法包括：提供第一衬底，所述第一衬底包括彼此相对的第一表面与第二表面、以及位于所述第一表面的第一装置区；提供第二衬底，所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区；对所述第一衬底与所述第二衬底进行结合，以对所述第一装置区与所述第二装置区进行电连接；以及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。
根据本发明概念的一些示例性实施例，一种制作衬底结构的方法包括：提供第一衬底，所述第一衬底包括彼此相对的第一表面与第二表面、以及位于所述第一表面的第一装置区；将所述第一衬底的所述第一表面结合到载体；移除被结合到所述载体的所述第一衬底的一部分，以减小所述第一衬底的厚度；以及在具有所述减小的厚度的所述第一衬底的所述第二表面被完全暴露出之后，使用干蚀刻工艺移除所述第一衬底的边缘区。
根据本发明概念的一些示例性实施例，一种制作衬底结构的方法包括：提供第一衬底，所述第一衬底包括位于所述第一衬底的第一表面的第一装置区；提供第二衬底，所述第二衬底包括形成在所述第二衬底的第二表面处的第二装置区；对所述第一衬底的所述第一表面与所述第二衬底的所述第二表面进行直接结合以使所述第一装置区与所述第二装置区彼此面对；移除被结合到所述第一衬底的所述第二衬底的一部分以减小所述第二衬底的厚度；以及形成第一经修整的衬底。所述形成所述第一经修整的衬底包括对具有减小的厚度的第二衬底的边缘区进行干蚀刻以形成第一经修整的衬底。
根据本发明概念的一些示例性实施例，一种衬底结构包括：第一衬底，所述第一衬底包括彼此相对的第一表面与第二表面、及位于所述第一表面的第一装置区；以及第二衬底，所述第二衬底包括彼此相对的第三表面与第四表面、及位于所述第三表面的第二装置区。第二衬底的大小小于所述第一衬底的大小。所述第二衬底的所述第三表面被直接结合到所述第一衬底的所述第一表面。所述第一装置区与所述第二装置区电连接到彼此。
根据本发明概念的一些示例性实施例，一种制作衬底结构的方法包括形成初步衬底结构及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻所述初步衬底结构的边缘区。所述初步衬底结构包括第一衬底的第一装置区，所述第一衬底的所述第一装置区被结合到第二衬底的第二装置区以使所述第二装置区的第一表面位于所述第一装置区的第一表面顶上。所述第一衬底包括位于第一基础衬底的一个表面上的所述第一装置区。所述蚀刻所述初步衬底结构的所述边缘区使所述第一装置区的侧壁与所述第二装置区的侧壁相对于所述第一基础衬底的所述一个表面界定倾斜表面。所述初步衬底结构的所述边缘区包括所述第一装置区的边缘区及所述第二装置区的边缘区。
附图说明
通过参照附图阐述非限制性实施例，对所属领域中的普通技术人员来说本发明概念的以上及其他特征及效果将变得更显而易见，在附图中：
图1至图10是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式；
图11至图12是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式；
图13是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式；
图14至图15是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式；
图16至图17是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式；
图18至图22B是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式；
图23至图24是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式；
图25至图28是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式；
图29是为解释根据本发明概念一些示例性实施例的使用另一种衬底结构制作方法制作的半导体封装而提供的示例性图式。
附图标号说明
10：第一衬底结构；
15：第二衬底结构；
30：保护环；
40：载体；
40a、100a、200a、201a、300a、400a、500a：第一表面；
40b、100b、200b、300b、400b、500b：第二表面；
45：粘合膜；
50：第一蚀刻工艺；
55：第二蚀刻工艺；
60：掩模图案；
70：导电性连接件；
75：包封绝缘膜；
100：第一衬底；
100tw：第三经修整的衬底；
101：第一基础衬底；
101a：表面/第一表面；
105：第一装置区；
106：电路图案；
107：第一配线；
108：第一层间绝缘膜；
109：配线结构；
110：第三贯通电极；
200：第二衬底；
200cr：中心区；
200er、300er：边缘区；
200tw：第一经修整的衬底；
201：第二基础衬底；
205：第二装置区；
207：第二配线；
208：第二层间绝缘膜；
210：第一贯通电极；
300：第三衬底；
300tw：第二经修整的衬底；
301：第三基础衬底；
301a：表面；
305：第三装置区；
310：第二贯通电极；
400：第一半导体芯片；
401：第四下部基础衬底；
402：第四上部基础衬底；
405：第四上部装置区；
410：第四贯通电极；
415：第四下部装置区；
420：第一连接端子；
425：固定膜；
500：第二半导体芯片；
501：第五基础衬底；
505：第五装置区；
510：第五贯通电极；
520：第二连接端子；
A-A：线；
P、Q：被圈出的部位。
具体实施方式
图1至图10是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式。
作为参考，图2是图1所示被圈出的部位P的放大图。图4是图3所示被圈出的部位Q的放大图。图5是沿图6所示线A-A截取的剖视图。图8是沿图9所示线A-A截取的剖视图。换句话说，图6及图9可为从上方观察时图5及图8所示第二衬底的俯视图。图10是为解释图8所示第一干蚀刻工艺而提供的示意图。
参照图1，提供第一衬底100及第二衬底200，第一衬底100包括第一装置区105，第二衬底200包括第二装置区205。
第一衬底100可包括彼此相对的第一表面100a与第二表面100b。第一衬底100包括第一基础衬底101以及形成在第一基础衬底101上的第一装置区105。
第一装置区105可形成在第一衬底的第一表面100a处。也就是说，第一衬底的第一表面100a可由第一装置区105界定。
第一装置区105可形成在第一基础衬底的一个表面101a上。与第一基础衬底的第一表面101a相对的第一基础衬底101的另一表面可为第一衬底的第二表面100b。
第二衬底200可包括彼此相对的第一表面200a与第二表面200b。第二衬底200包括第二基础衬底201以及形成在第二基础衬底201上的第二装置区205。
第二装置区205可形成在第二衬底的第一表面200a处。也就是说，第二衬底的第一表面200a可由第二装置区205界定。
第二装置区205可形成在第二基础衬底的第一表面201a上。与第二基础衬底的第一表面201a相对的第二基础衬底201的另一个表面可为第二衬底的第二表面200b。
第一衬底100及/或第二衬底200中的每一个可包括可通过切割工艺而变成逻辑芯片及/或存储器芯片的多个管芯区(die regions)。
当第一衬底100及/或第二衬底200包括要成为逻辑芯片的管芯区时，第一衬底100中所包括的第一装置区105及/或第二衬底200中所包括的第二装置区205可通过考虑所执行的计算等来以各种方式进行设计。
当第一衬底100及/或第二衬底200包括要成为存储器芯片的管芯区时，第一衬底100中所包括的第一装置区105及/或第二衬底200中所包括的第二装置区205可包括用于非易失性存储器或易失性存储器的装置图案。
具体来说，当存储器芯片是易失性存储器芯片时，存储器芯片可包括动态随机存取存储器(dynamic random-access memory，DRAM)。当存储器芯片是非易失性存储器芯片时，存储器芯片可为闪速存储器芯片。更具体来说，存储器芯片可为与非(NAND)闪速存储器芯片或者或非(NOR)闪速存储器芯片中的任意一种。
同时，根据本发明精神的存储器装置并非仅限于以上例示的具体配置。根据一些示例性实施例，闪速存储器芯片可包括相变随机存取存储器(phase-change random-access memory，PRAM)、磁阻式随机存取存储器(magneto-resistive random-accessmemory，MRAM)、或电阻式随机存取存储器(resistive random-access memory，RRAM)中的任意一种。
第一基础衬底101及第二基础衬底201可分别为主体硅(bulk silicon)或绝缘体上硅(silicon-on-insulator，SOI)。作为另外一种选择，第一基础衬底101与第二基础衬底201可分别为硅衬底，或者可包含例如硅锗、绝缘体上硅锗(silicon germanium oninsulator，SGOI)、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、或锑化镓等其他材料，但示例性实施例并非仅限于此。
第一装置区105可包括电路图案106及配线结构109。尽管图中示出电路图案106形成在第一基础衬底101上，但是示例性实施例并非仅限于此。电路图案106可形成在第一基础衬底101内。
配线结构109可形成在电路图案106上。配线结构109包括第一层间绝缘膜108以及形成在第一层间绝缘膜108内的第一配线107。第一配线107电连接到电路图案106。
尽管图式中未示出，但是第二装置区205也可包括电路图案及配线结构。
接着，将第一衬底100与第二衬底200设置成使第一衬底的第一表面100a与第二衬底的第一表面200a面对彼此。
换句话说，将第一衬底100与第二衬底200设置成使形成在第一衬底的第一表面100a处的第一装置区105与形成在第二衬底的第一表面200a处的第二装置区205面对彼此。
尽管图1示出在第一基础衬底101的斜面部分中未形成第一装置区105，且在第二基础衬底201的斜面部分中未形成第二装置区205，但是此仅是为了解释方便而提供且示例性实施例并非仅限于此。
参照图3及图4，对第一衬底100与第二衬底200进行结合。将第二衬底200结合到第一衬底100。
更具体来说，可对被设置成面对彼此的第一衬底100的第一表面100a与第二衬底的第一表面200a进行结合以对第一衬底100与第二衬底200进行结合。第二衬底的第一表面200a可被结合到第一衬底的第一表面100a。
在根据本发明概念一些示例性实施例的制作衬底结构的方法中，可对第一衬底100与第二衬底200进行直接结合。在本文中，表达“直接结合(directly bond)”意指对第一衬底100与第二衬底200进行直接连接而不具有可形成在第一衬底100及/或第二衬底200上的粘合层或连接件。
在第一衬底100与第二衬底200之间进行的结合可使得形成在第一衬底的第一表面100a处的第一装置区105与形成在第二衬底的第一表面200a处的第二装置区205被结合在一起。可对第一衬底的第一表面100a与第二衬底的第一表面200a进行直接结合以使第一装置区105与第二装置区205面对彼此。
第一衬底100与第二衬底200之间的直接结合可使得第一装置区105与第二装置区205直接结合。
在图4中，第一衬底100与第二衬底200之间的结合使第一装置区105与第二装置区205进行电连接。被直接结合的第一装置区105与第二装置区205是电连接的。
举例来说，第一装置区105与第二装置区205可进行电连接，即，第一装置区105中所包括的第一配线107与第二装置区205中所包括的第二配线207彼此连接。
第一装置区105与第二装置区205可进行直接结合，即，第一装置区105中所包括的第一层间绝缘膜108与第二装置区205中所包括的第二层间绝缘膜208直接接触。
如图4所示，第一装置区105中所包括的第一配线107及第二装置区205中所包括的第二配线207形成在单个层中，但示例性实施例并非仅限于此。
另外，尽管彼此连接的第一配线107的最顶层与第二配线207的最顶层是直接结合，但是示例性实施例并非仅限于此。在结合到彼此的第一配线107与第二配线207之间可设置有有助于对第一配线107与第二配线207进行结合的薄导电性衬垫膜。然而，所述导电性衬垫膜可为不会妨碍第一衬底的第一表面100a与第二衬底的第二表面200b的直接结合的厚度。
在根据本发明概念一些示例性实施例的制作衬底结构的方法中，第一衬底100可用作对第二衬底200进行边缘修整的载体衬底。
参照图5及图6，可移除被结合到第一衬底100的第二衬底200的一部分以减小第二衬底200的厚度。
通过移除第二基础衬底201的一部分，可减小第二衬底200的厚度。由于第二衬底200的厚度减小，因此第二衬底的第二表面200b变得更靠近第二装置区205。
具有减小的厚度的第二衬底200包括中心区200cr以及沿中心区200cr的周边界定的边缘区200er。也就是说，具有减小的厚度的第二衬底的边缘区200er可为第二衬底200的边缘部分。
第二衬底的边缘区200er包括其中第二衬底200的厚度随着距第二衬底200的中心的距离增大而减小的一部分。换句话说，第二衬底的边缘区200er可包括第二衬底200的斜面区。
参照图7，可在第二衬底200中形成第一贯通电极210以使第一贯通电极210电连接到第二装置区205。
举例来说，第一贯通电极210可从第二衬底的第二表面200b延伸到第二装置区205。在形成穿透第二基础衬底201的通孔之后，可通过以导电性材料填充通孔来形成第一贯通电极210。
第一贯通电极210可通过第二装置区205电连接到第一装置区105。
第一贯通电极210可包含例如铜(Cu)、铝(Al)、或钨(W)。在第一贯通电极210与作为第二基础衬底201的半导体材料之间可额外地包括衬垫及障壁膜。障壁膜可包含例如Ta、TaN、Ti、TiN、Ru、Co、Ni、NiB、WN等。衬垫可包含例如具有低介电常数的氧化硅或者掺杂有碳的氧化硅等。
不同于上述，在通过移除第二衬底的边缘区200er而形成第一经修整的衬底200tw(图8)之后，在第一经修整的衬底200tw中可形成第一贯通电极210。
参照图8至图10，通过对被结合到第一衬底100的第二衬底200的边缘区200er进行蚀刻，可形成被结合到第一衬底100的第一经修整的衬底200tw。结果，会形成结合有第一衬底100及第一经修整的衬底200tw的第一衬底结构10。
第一经修整的衬底200tw可为已移除第二衬底200的边缘部分的经过边缘修整的衬底。作为另外一种选择，通过移除具有减小的厚度的第二衬底200的斜面区，可形成第一经修整的衬底200tw。
在根据本发明概念一些示例性实施例的制作衬底结构的方法中，可通过干蚀刻工艺来移除第二衬底的边缘区200er。举例来说，可通过第一蚀刻工艺50来移除第二衬底的边缘区200er。
第一蚀刻工艺50可在其中具有减小的厚度的第二衬底的第二表面200b被完全暴露出的状态下执行。也就是说，第一蚀刻工艺50可在不在第二衬底的第二表面200b上形成用于移除第二衬底的边缘区200er的掩模图案的条件下执行。
在其中第二衬底的第二表面200b被完全暴露出的状态下，可使用第一蚀刻工艺50移除第二衬底的边缘区200er。结果，可形成第一经修整的衬底200tw。
由于第二衬底的边缘区200er被移除，因此第一经修整的衬底200tw的大小小于第二衬底200的大小。也就是说，第一经修整的衬底200tw的直径小于第二衬底200的直径。
另外，在第一蚀刻工艺50期间，不仅可对第二衬底的边缘区200er进行蚀刻，而且也对第一装置区105的一部分及第一基础衬底101的一部分进行蚀刻。也就是说，在第一基础衬底101的一个表面上可形成凹槽。
另外，由于第二衬底的边缘区200er是通过作为干蚀刻工艺的第一蚀刻工艺50而被移除，因此第一经修整的衬底200tw的侧壁可相对于第一衬底的第一表面100a而言包括坡度为锐角的倾斜表面。第一经修整的衬底200tw的侧壁可具有与第一装置区105的侧壁连续的轮廓。
将参照图10阐述第一蚀刻工艺50。
可将结合在一起的第一衬底100与第二衬底200装载到蚀刻设备中。在装载之后，保护环30可位于第二衬底的第二表面200b上。保护环30可限制(及/或防止)在设备中产生的等离子体流向保护环30的下部部分。
可在其中将保护环30设置在第二衬底的第二表面200b上的状态中产生等离子体。通过所产生的等离子体，可对第二衬底的边缘区200er进行蚀刻。
由于在第二衬底的第二表面200b上设置有保护环30，因此即使在第二衬底的第二表面200b被完全暴露出的同时继续进行干蚀刻时，也可仅移除第二衬底的边缘区200er。
通过利用蚀刻工艺而非机械修整移除第二衬底200的斜面边缘而获得的效果如下。
首先，由于可在工厂中使用蚀刻设备来执行蚀刻工艺，因此可改善用于形成第一经修整的衬底200tw的工艺的工艺再现性。另外，由于不使用用于机械修整的切削工具，因此工艺成本可得到降低。
由于由机械修整造成的机械应力及热应力不会被施加到第二衬底200及第一衬底100，因而可限制及/或防止将第二衬底200与第一衬底100分开、或者第二基础衬底201从第二装置区205分层。另外，由机械修整造成的机械应力及热应力不会被施加到第二衬底200及第一衬底100，因而可限制(及/或防止)具有减小的厚度的第二衬底200碎裂或破碎。
另外，由机械修整产生的粒子的数目可减少，使得可减少或防止对第一衬底结构10的污染。另外，尽管机械修整是在低清洁度区中进行，然而干蚀刻工艺是在具有高清洁度的工厂中进行，因而可缓解或防止对第一衬底结构10的污染。
另外，在对包括第一装置区105的第一衬底100与包括第二装置区205的第二衬底200进行结合之后，可移除第二衬底200的斜面边缘。也就是说，当通过切割工艺将第一衬底结构10划分成多个芯片管芯时，可在不使用单独的层叠工艺的条件下形成多个堆叠的半导体芯片管芯。
将参照图8及图9阐述第一衬底结构10。
第一衬底结构10可包括第一衬底100及第一经修整的衬底200tw。第一衬底100包括彼此相对的第一表面100a与第二表面100b、以及形成在第一衬底的第一表面100a处的第一装置区105。第一经修整的衬底200tw包括彼此相对的第一表面200a与第二表面200b、以及形成在第一经修整的衬底200tw的第一表面200a处的第二装置区205。第一经修整的衬底200tw的大小小于第一衬底100的大小。
第一经修整的衬底200tw的第一表面200a与第一衬底的第一表面100a直接结合。另外，第一装置区105可电连接到第二装置区205。
第一经修整的衬底200tw的侧壁相对于第一衬底的第一表面100a而包括坡度为锐角的倾斜表面。
图11至图12是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式。为解释方便起见，以下将主要解释以上未参照图1至图10解释的不同之处。
作为参考，图11可涉及在图7之后执行的工艺。
参照图11，可在第二衬底200上形成掩模图案60。掩模图案60可形成在第二衬底的第二表面200b上。
掩模图案60可暴露出第二衬底的边缘区200er。也就是说，在第二衬底的边缘区200er中所包括的第二衬底的第二表面200b上未形成有掩模图案60。
掩模图案60可形成在第二衬底200的中心区中，且可暴露出包括第二衬底200的斜面的边缘部分。
参照图12，可使用掩模图案60移除第二衬底的边缘区200er。
可通过第二蚀刻工艺55对第二衬底的边缘区200er进行蚀刻来形成结合到第一衬底100的第一经修整的衬底200tw。举例来说，第二蚀刻工艺55可为干蚀刻工艺。
可在第二衬底的整个第二表面200b上提供第二蚀刻工艺55的蚀刻气体。然而，由于掩模图案60形成在第二衬底的第二表面200b上，因此第二衬底的边缘区200er会被移除，且第二衬底200的其余区不会受到蚀刻。
接下来，通过移除掩模图案60，形成结合有第一衬底100及第一经修整的衬底200tw的第一衬底结构10。
图13是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式。为解释方便起见，以下将主要解释以上未参照图1至图10解释的不同之处。
作为参考，图13可涉及在图1之后执行的工艺。
参照图13，在第一衬底100的第一装置区105与第二衬底200的第二装置区205之间可形成导电性连接件70，第一装置区105与第二装置区205通过导电性连接件70进行电连接。
在根据本发明概念一些示例性实施例的制作衬底结构的方法中，可通过导电性连接件70将第一装置区105与第二装置区205电连接到彼此。
也就是说，可通过导电性连接件70对第一装置区105的第一配线107(图4)与第二装置区205的第二配线207(图4)进行电连接。换句话说，第一装置区105与第二装置区205不直接进行电连接，而是可通过导电性连接件70进行电连接。
由于在第一装置区105与第二装置区205之间夹置有导电性连接件70，因此第一装置区105与第二装置区205不直接进行结合。另外，第一衬底的第一表面100a与第二衬底的第一表面200a可通过导电性连接件70进行结合而非直接结合。
在第一衬底的第一表面100a与第二衬底的第一表面200a之间可形成环绕导电性连接件70的周边的包封绝缘膜75。包封绝缘膜75可不仅环绕导电性连接件70，而且还对第一衬底的第一表面100a与第二衬底的第一表面200a进行结合。
如图13所示，导电性连接件70可具有球状形状，但并非仅限于此。也就是说，导电性连接件70可具有柱状形状，且可具有第一导体的柱状形状与第二导体的球状形状的组合形状。
接着，可执行用于减小第二衬底200的厚度的工艺。举例来说，可使用与参照图5所阐述的工艺相同的工艺来减小第二衬底200的厚度。接着，尽管图中未示出，然而可使用与参照图10所阐述的第一蚀刻工艺50或者参照图12所阐述的第二蚀刻工艺55相同的工艺来移除第二衬底200的边缘区(参见图8所示200er)，但包封绝缘膜75的边缘部分也可被移除。
图14及图15是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式。为解释方便起见，以下将主要解释以上未参照图1至图10解释的不同之处。
参照图14，提供包括第一贯通电极210的第二衬底200，其中第一贯通电极210电连接到第二装置区205。
第二衬底200在被结合到第一衬底100之前可包括形成在第二衬底200中的第一贯通电极210。
在图14中，将第一贯通电极210示出为未穿过第二装置区205，但是示例性实施例并非仅限于此。
也就是说，第一贯通电极210的延伸形状可根据第一贯通电极210是在生产线前段(front end of line，FEOL)工艺之前形成、在生产线前段工艺与生产线后段(back end ofline，BEOL)工艺之间形成、或在生产线后段工艺期间或之后形成而变化。
接下来，将第一衬底100与第二衬底200结合到彼此。
参照图15，可移除被结合到第一衬底100的第二衬底200的一部分以减小第二衬底200的厚度。在减小第二衬底200的厚度的同时，可暴露出在第二衬底200中形成的第一贯通电极210。
也就是说，可移除第二基础衬底201的一部分以暴露出第一贯通电极210。
图16至图17是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式。为解释方便起见，以下将主要解释以上未参照图1至图10解释的差异。
参照图16，提供包括载体40及第二装置区205的第二衬底200。
载体40包括彼此相对的第一表面40a与第二表面40b。举例来说，载体40可不包括装置区。
也就是说，载体40可为上面未形成电路图案的裸晶片，或者可为能够限制及/或防止可在对第二衬底200的斜面区进行修整时出现的衬底200的变形的支撑件。
参照图17，可使用粘合膜45来对第二衬底200与载体40进行结合。
粘合膜45可设置在载体的第一表面40a与第二衬底的第一表面200a之间。粘合膜45可用于将载体40与第二衬底200固定到彼此。
接着，可减小第二衬底200的厚度。另外，可通过第一蚀刻工艺50(图8)来移除具有减小的厚度的第二衬底200的斜面区。结果，可形成结合到载体40的第一经修整的衬底200tw(图8)。
图18至图22B是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式。作为参考，图18可为在图8之后执行的工艺。
参照图18，可提供包括第三装置区305的第三衬底300。
第三衬底300包括彼此相对的第一表面300a与第二表面300b。第三衬底300包括第三基础衬底301以及形成在第三基础衬底301上的第三装置区305。
第三装置区305可形成在第三衬底的第一表面300a处。也就是说，第三衬底的第一表面300a可由第三装置区305界定。
第三装置区305可形成在第三基础衬底的一个表面301a上。第三基础衬底301的与第三基础衬底的一个表面301a相对的另一表面可为第三衬底的第二表面300b。
第三衬底300可包括可通过切割工艺而变成逻辑芯片或存储器芯片的多个管芯区。
与第一装置区105相同，第三装置区305可包括电路图案及配线结构。
接下来，将被结合到第一衬底100及第三衬底300的第一经修整的衬底200tw设置成使第三衬底的第一表面300a面对第一经修整的衬底200tw的第二表面200b。
换句话说，将第一经修整的衬底200tw及第三衬底300设置成使形成在第三衬底的第一表面300a处的第三装置区305面对第一经修整的衬底200tw的第二表面200b。
参照图19，将第三衬底300结合到第一经修整的衬底200tw。
更具体来说，可对被设置成面对彼此的第一经修整的衬底200tw的第二表面200b与第三衬底的第一表面300a进行结合以使第一经修整的衬底200tw与第三衬底300可被结合在一起。第三衬底的第一表面300a可被结合到第一经修整的衬底200tw的第二表面200b。
因此，第一衬底100、第一经修整的衬底200tw、及第三衬底300可被结合到彼此。
如图19所示，第一经修整的衬底200tw与第三衬底300可直接结合到彼此，但是示例性实施例并非仅限于此。也就是说，当然也有可能可在第一经修整的衬底200tw与第三衬底300之间形成导电性连接件及包封绝缘膜。
可将第三装置区305结合到第一经修整的衬底200tw的第二表面200b，即将第一经修整的衬底200tw与第三衬底300结合到彼此。举例来说，可将第三装置区305电连接到第一经修整的衬底200tw中的第一贯通电极210。
第三装置区305可通过第一贯通电极210电连接到第二装置区205。另外，第三装置区305也可电连接到第一装置区105。
参照图20，可移除被结合到第一经修整的衬底200tw的第三衬底300的一部分以减小第三衬底300的厚度。
通过移除第三基础衬底301的一部分，可减小第三衬底300的厚度。由于第三衬底300的厚度减小，因此第三衬底的第二表面300b变得更靠近第三装置区305。
具有减小的厚度的第三衬底300包括边缘区300er(图21)，边缘区300er包括第三衬底300的斜面区。
参照图21，可在第三衬底300中形成第二贯通电极310以使第二贯通电极310电连接到第三装置区305。
举例来说，第二贯通电极310可从第三衬底的第二表面300b延伸到第三装置区305。在形成穿透第三基础衬底301的通孔之后，可通过以导电性材料填充通孔来形成第二贯通电极310。
第二贯通电极310可通过第三装置区305电连接到第一贯通电极210。
参照图21至图22B，通过对第三衬底的边缘区300er进行蚀刻来形成被结合到第一经修整的衬底200tw的第二经修整的衬底300tw。结果，形成结合有第一衬底100、第一经修整的衬底200tw、及第二经修整的衬底300tw的第二衬底结构15。
通过移除具有减小的厚度的第三衬底300的斜面区，可形成第二经修整的衬底300tw。
可通过干蚀刻工艺来移除第三衬底的边缘区300er。举例来说，可通过第一蚀刻工艺50来移除第三衬底的边缘区300er。
在其中第三衬底的第二表面300b被完全暴露出的状态下，可使用第一蚀刻工艺50移除第三衬底的边缘区300er。结果，可形成第二经修整的衬底300tw。
当通过作为干蚀刻工艺的第一蚀刻工艺50移除第三衬底的边缘区300er时，第二经修整的衬底300tw的侧壁可相对于第一衬底的第一表面100a而包括坡度为锐角的倾斜表面。
将参照图22A及图22B阐述第二衬底结构15。以下将主要解释以上未参照图8及图9解释的与第一衬底结构10的不同之处。
第二衬底结构15的第二经修整的衬底300tw包括彼此相对的第一表面300a与第二表面300b、以及形成在第二经修整的衬底300tw的第一表面300a处的第三装置区305。第二经修整的衬底300tw的大小小于第一衬底100的大小。
第二经修整的衬底300tw的第一表面300a与第一经修整的衬底200tw的第二表面200b结合在一起。另外，第三装置区305可电连接到第二装置区205。
参照图22A，第一经修整的衬底200tw的第二表面200b的宽度小于第二经修整的衬底300tw的第一表面300a的宽度。也就是说，第二经修整的衬底300tw的第一表面300a的一部分可比第一经修整的衬底200tw的第二表面200b在侧向上突出地更远。
换句话说，第一经修整的衬底200tw的侧壁的轮廓与第二经修整的衬底300tw的侧壁的轮廓在第一经修整的衬底200tw与第二经修整的衬底300tw之间的边界处可不连续。
参照图22B，第一经修整的衬底200tw的第二表面200b的宽度可实质上相同于第二经修整的衬底300tw的第一表面300a的宽度。
换句话说，第一经修整的衬底200tw的侧壁的轮廓与第二经修整的衬底300tw的侧壁的轮廓在第一经修整的衬底200tw与第二经修整的衬底300tw之间的边界处可为连续的。也就是说，第一经修整的衬底200tw的侧壁与第二经修整的衬底300tw的侧壁可具有连续的轮廓。
图23及图24是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式。为解释方便起见，以下将主要解释以上未参照图18至图22B解释的不同之处。
作为参考，图23可涉及在图21之后执行的工艺。
参照图21及图23，可在第三衬底300上形成掩模图案60。掩模图案60可形成在第三衬底的第二表面300b上。
掩模图案60可暴露出第三衬底的边缘区300er。也就是说，在第三衬底的边缘区300er中所包括的第三衬底的第二表面300b上未形成有掩模图案60。
掩模图案60可形成在第三衬底300的中心区中，且可暴露出包括第三衬底300的斜面的边缘部分。
接下来，可使用掩模图案60移除第三衬底的边缘区300er。
可通过第二蚀刻工艺55对第三衬底的边缘区300er进行蚀刻来形成结合到第一经修整的衬底200tw的第二经修整的衬底300tw。
参照图24，通过移除掩模图案60，会形成结合有第一衬底100、第一经修整的衬底200tw、及第二经修整的衬底300tw的第二衬底结构15。
第一经修整的衬底200tw的第二表面200b的宽度大于第二经修整的衬底300tw的第一表面300a的宽度。第一经修整的衬底200tw的一部分可比第二经修整的衬底300tw的第二表面200b在侧向上突出地更远。也就是说，第一经修整的衬底200tw的第二表面200b的一部分不被第二经修整的衬底300tw的第一表面300a覆盖。
换句话说，第一经修整的衬底200tw的侧壁的轮廓与第二经修整的衬底300tw的侧壁的轮廓在第一经修整的衬底200tw与第二经修整的衬底300tw之间的边界处可不连续。
图25至图28是为解释根据本发明概念一些示例性实施例的制作衬底结构的方法而提供的说明制作的中间阶段的图式。作为参考，图25可涉及在图8之后执行的工艺。
参照图25，可使用粘合膜45来对第一经修整的衬底200tw与载体40进行结合。
粘合膜45可设置在载体40与第一经修整的衬底200tw的第二表面200b之间。粘合膜45可用于对载体40、以及第一衬底100及第一经修整的衬底200tw进行固定。
参照图26，可移除被结合到载体40的第一衬底100的一部分以减小第一衬底100的厚度。
通过移除第一基础衬底101的一部分，可减小第一衬底100的厚度。由于第一衬底100的厚度减小，因此第一衬底的第二表面100b变得更靠近第一装置区105。
具有减小的厚度的第一衬底100包括边缘区，所述边缘区包括第二衬底200的斜面区。
参照图27，可在第一衬底100中形成第三贯通电极110以使第三贯通电极110电连接到第一装置区105。
举例来说，第三贯通电极110可从第一衬底的第二表面100b延伸到第一装置区105。第三贯通电极110可通过第一装置区105电连接到第二装置区205。
参照图28，通过对第一衬底100的边缘区进行蚀刻来形成被结合到第一经修整的衬底200tw的第三经修整的衬底100tw。
可通过移除具有减小的厚度的第一衬底100的斜面区形成第三经修整的衬底100tw。
可通过干蚀刻工艺来移除第一衬底100的边缘区。
通过移除载体40，可形成衬底结构。
不同于图25至图28所示，第一衬底100在与载体40进行结合之前可包括第三贯通电极110。在这种情形中，在图26中，第一衬底100的厚度可被减小到暴露出第三贯通电极110为止。此时，会省略形成第三贯通电极110的图27。
图29是为解释根据本发明概念一些示例性实施例的使用另一种衬底结构制作方法制作的半导体封装而提供的示例性图式。
参照图29，根据一些示例性实施例的半导体封装包括第一半导体芯片400与第二半导体芯片500。
第一半导体芯片400可包括彼此相对的第一表面400a与第二表面400b。第一半导体芯片400可包括彼此直接结合的第四上部装置区405与第四下部装置区415。
第一半导体芯片400包括与第四上部装置区405相邻的第四上部基础衬底402、以及与第四下部装置区415相邻的第四下部基础衬底401。第一半导体芯片的第一表面400a可由第四上部基础衬底402界定，且第一半导体衬底的第二表面400b可由第四下部基础衬底401界定。
第一半导体芯片400可包括第四贯通电极410。举例来说，第四贯通电极410可形成在第四下部基础衬底401内，但示例性实施例并非仅限于此。也就是说，第四贯通电极410可形成在第四上部基础衬底402内。第四贯通电极410可电连接到第四上部装置区405及第四下部装置区415。
在图29中，将第一半导体芯片400示出为与图8所示以芯片为单位切割的第一衬底结构10相似，但示例性实施例并非仅限于此。也就是说，第一半导体芯片400可为对通过参照图1至图15及图18至图28阐述的制作衬底结构的方法而形成的衬底结构进行切割而获得的芯片。
第二半导体芯片500可包括彼此相对的第一表面500a与第二表面500b。另外，第二半导体芯片500可包括第五装置区505。
第二半导体芯片500可包括在第五基础衬底501内形成的第五贯通电极510。
第二半导体衬底的第一表面500a可面对第一半导体衬底的第二表面400b。
在第一半导体芯片400与第二半导体芯片500之间设置有第一连接端子420。第一连接端子420位于第二半导体芯片的第一表面500a与第一半导体芯片的第二表面400b之间。
第一连接端子420将第一半导体芯片400电连接到第二半导体芯片500。
在第二半导体芯片的第一表面500a与第一半导体芯片的第二表面400b之间形成有固定膜425。固定膜425可覆盖第一半导体芯片400的侧壁的一部分，但固定膜425并非仅限于此。
在第二半导体芯片的第二表面500b上形成有第二连接端子520。第二连接端子520电连接到第五装置区505。
应理解，本文所述各示例性实施例应被视为仅具有说明性意义而非用于限制目的。对根据示例性实施例的每一种装置或方法的特征或方面进行的说明通常应被视为也可用于根据示例性实施例的其他装置或方法中的其他相似的特征或方面。尽管已具体示出并阐述了一些示例性实施例，然而所属领域中的普通技术人员应理解，在不背离权利要求书的精神及范围的条件下，可对其作出形式及细节上的各种变化。

Claims (20)

1.一种制作衬底结构的方法，其特征在于，包括：
提供第一衬底，所述第一衬底包括彼此相对的第一表面与第二表面、以及位于所述第一表面的第一装置区；
提供第二衬底，所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区；
对所述第一衬底与所述第二衬底进行结合，以对所述第一装置区与所述第二装置区进行电连接；以及
形成经修整的衬底，所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。
2.根据权利要求1所述的制作衬底结构的方法，其特征在于，所述对所述第一衬底与所述第二衬底进行结合包括对所述第一衬底与所述第二衬底进行直接结合。
3.根据权利要求2所述的制作衬底结构的方法，其特征在于，所述对所述第一衬底与所述第二衬底进行直接结合包括：
将所述第一衬底的所述第一表面配置成面对所述第二衬底的所述第三表面；以及
对所述第一装置区与所述第二装置区进行结合。
4.根据权利要求2所述的制作衬底结构的方法，其特征在于，所述对所述第一衬底与所述第二衬底进行直接结合包括：
将所述第一衬底与所述第二衬底设置成使所述第一衬底的所述第二表面与所述第二衬底的所述第三表面面对彼此；以及
将所述第二装置区结合到所述第一衬底的所述第二表面。
5.根据权利要求1所述的制作衬底结构的方法，其特征在于，所述对所述第一衬底与所述第二衬底进行结合包括在所述第二衬底的所述第三表面上形成导电性连接件并使用所述导电性连接件将所述第一装置区与所述第二装置区电连接到彼此。
6.根据权利要求5所述的制作衬底结构的方法，其特征在于，所述对所述第一衬底与所述第二衬底进行结合包括形成包封绝缘膜，所述包封绝缘膜在所述第一衬底的所述第一表面与所述第二衬底的所述第三表面之间环绕所述导电性连接件的周边。
7.根据权利要求1所述的制作衬底结构的方法，其特征在于，所述形成经修整的衬底包括：
在所述第二衬底的所述第四表面上形成掩模图案，以暴露出所述第二衬底的所述边缘区；以及
使用所述掩模图案作为蚀刻掩模来移除所述第二衬底的所述边缘区。
8.根据权利要求1所述的制作衬底结构的方法，其特征在于，所述形成经修整的衬底包括在所述第二衬底的所述第四表面被完全暴露出的同时移除所述第二衬底的所述边缘区。
9.根据权利要求1所述的制作衬底结构的方法，其特征在于，所述形成经修整的衬底包括使用干蚀刻工艺移除所述第二衬底的所述边缘区。
10.根据权利要求1所述的制作衬底结构的方法，其特征在于，进一步包括：
在所述对所述第一衬底与所述第二衬底进行结合之后在所述第二衬底中形成贯通电极，以对所述第一装置区与所述第二装置区进行电连接，其中
所述贯通电极电连接到所述第二装置区。
11.根据权利要求1所述的制作衬底结构的方法，其特征在于，进一步包括：
在形成所述经修整的衬底之前，移除被结合到所述第一衬底的所述第二衬底的一部分以减小所述第二衬底的厚度。
12.根据权利要求11所述的制作衬底结构的方法，其特征在于，
所述第二衬底包括贯通电极，且
在所述移除所述第二衬底的所述一部分期间，所述贯通电极被暴露出。
13.一种制作衬底结构的方法，其特征在于，包括：
提供第一衬底，所述第一衬底包括彼此相对的第一表面与第二表面、以及位于所述第一表面的第一装置区；
将所述第一衬底的所述第一表面结合到载体；
移除被结合到所述载体的所述第一衬底的一部分，以减小所述第一衬底的厚度；以及
在具有所述减小的厚度的所述第一衬底的所述第二表面被完全暴露出之后，使用干蚀刻工艺移除所述第一衬底的边缘区。
14.根据权利要求13所述的制作衬底结构的方法，其特征在于，进一步包括：
在所述移除所述第一衬底的所述边缘区之前，在所述第一衬底中形成贯通电极。
15.根据权利要求13所述的制作衬底结构的方法，其特征在于，
所述载体是包括第二装置区的第二衬底，且
所述将所述第一衬底的所述第一表面结合到所述载体包括将所述第一衬底与所述第二衬底设置成使所述第一装置区与所述第二装置区面对彼此，以及
对所述第一装置区与所述第二装置区进行电连接。
16.一种制作衬底结构的方法，其特征在于，包括：
形成初步衬底结构，所述初步衬底结构包括第一衬底的第一装置区，所述第一衬底的所述第一装置区被结合到第二衬底的第二装置区以使所述第二装置区的第一表面位于所述第一装置区的第一表面顶上，所述第一衬底包括位于第一基础衬底的一个表面上的所述第一装置区；以及
形成经修整的衬底，所述形成经修整的衬底包括蚀刻所述初步衬底结构的边缘区，以使所述第一装置区的侧壁与所述第二装置区的侧壁相对于所述第一基础衬底的所述一个表面界定倾斜表面，所述初步衬底结构的所述边缘区包括所述第一装置区的边缘区及所述第二装置区的边缘区。
17.根据权利要求16所述的制作衬底结构的方法，其特征在于，所述形成初步衬底结构包括将所述第一衬底直接结合到所述第二衬底。
18.根据权利要求16所述的制作衬底结构的方法，其特征在于，所述形成初步衬底结构包括将所述第一装置区电连接到所述第二装置区。
19.根据权利要求16所述的制作衬底结构的方法，其特征在于，所述蚀刻是在保护环覆盖所述初步衬底结构的中心区并暴露出所述边缘区的同时执行。
20.根据权利要求16所述的制作衬底结构的方法，其特征在于，所述第二衬底包括第二基础衬底，
所述第二装置区位于所述第二基础衬底的一个表面上，
所述形成初步衬底结构包括减小所述第二衬底的厚度，且
所述第二基础衬底的宽度大于所述第二装置区的宽度。
CN201711107811.1A 2016-11-14 2017-11-10 制作衬底结构的方法 Active CN108074797B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160150805A KR102524962B1 (ko) 2016-11-14 2016-11-14 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
KR10-2016-0150805 2016-11-14

Publications (2)

Publication Number Publication Date
CN108074797A true CN108074797A (zh) 2018-05-25
CN108074797B CN108074797B (zh) 2023-10-17

Family

ID=62108676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711107811.1A Active CN108074797B (zh) 2016-11-14 2017-11-10 制作衬底结构的方法

Country Status (4)

Country Link
US (2) US10325897B2 (zh)
KR (1) KR102524962B1 (zh)
CN (1) CN108074797B (zh)
TW (1) TWI764914B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289694A (zh) * 2020-10-30 2021-01-29 长江存储科技有限责任公司 晶圆键合方法
CN113097130A (zh) * 2020-03-27 2021-07-09 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103053B1 (en) * 2017-07-14 2018-10-16 Micron Technology, Inc. Methods of forming integrated circuitry
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
JP7187115B2 (ja) * 2018-12-04 2022-12-12 株式会社ディスコ ウェーハの加工方法
WO2020121415A1 (ja) * 2018-12-11 2020-06-18 ウルトラメモリ株式会社 半導体モジュールの製造方法
KR20210072181A (ko) 2019-12-06 2021-06-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11437344B2 (en) * 2020-03-27 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer bonding method
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
US11127635B1 (en) 2020-05-05 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for wafer stack processing

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008478A1 (en) * 2000-03-29 2003-01-09 Takao Abe Production method for silicon wafer and soi wafer, and soi wafer
US20110097874A1 (en) * 2008-09-02 2011-04-28 S.O.I.Tec Silicon On Insulator Technologies Progressive trimming method
US20140113452A1 (en) * 2012-10-18 2014-04-24 United Microelectronics Corp. Wafer edge trimming method
US20140231967A1 (en) * 2013-02-20 2014-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal
US20150004738A1 (en) * 2012-01-17 2015-01-01 Sony Corporation Method of manufacturing semiconductor device
US20150014820A1 (en) * 2013-07-11 2015-01-15 Fujitsu Semiconductor Limited Semiconductor device manufacturing method and support substrate-attached wafer
US20160276310A1 (en) * 2015-03-18 2016-09-22 Globalfoundries Singapore Pte. Ltd. Edge structure for backgrinding asymmetrical bonded wafer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216583B2 (ja) * 1997-08-22 2001-10-09 住友金属工業株式会社 貼り合わせｓｏｉ基板の製造方法
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
JP2005026413A (ja) 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
US7203387B2 (en) * 2003-09-10 2007-04-10 Agency For Science, Technology And Research VLSI-photonic heterogeneous integration by wafer bonding
US7129172B2 (en) 2004-03-29 2006-10-31 Intel Corporation Bonded wafer processing method
KR20060079316A (ko) * 2004-12-30 2006-07-06 매그나칩 반도체 유한회사 웨이퍼 접합 방법
JP2007281062A (ja) * 2006-04-04 2007-10-25 Hitachi Ltd 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法
KR101548173B1 (ko) 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
KR101550433B1 (ko) 2009-01-30 2015-09-07 삼성전자주식회사 반도체 장치의 제조 방법
US8173518B2 (en) 2009-03-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
EP2461359B1 (en) * 2009-07-10 2017-02-08 Shanghai Simgui Technology Co., Ltd Method for forming substrate with insulating buried layer
FR2966283B1 (fr) * 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage
JP2013026604A (ja) * 2011-07-26 2013-02-04 Fujikura Ltd 接合基板の製造方法
JP5925006B2 (ja) * 2012-03-26 2016-05-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9064770B2 (en) 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
JP5784658B2 (ja) * 2013-02-28 2015-09-24 株式会社東芝 半導体装置の製造方法及び製造装置
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
KR102136844B1 (ko) 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법
KR102275705B1 (ko) 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
KR101620589B1 (ko) 2014-11-26 2016-05-13 한국기계연구원 웨이퍼 본딩 장치
JP6225894B2 (ja) 2014-12-24 2017-11-08 信越化学工業株式会社 ウエハの仮接着方法及び薄型ウエハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008478A1 (en) * 2000-03-29 2003-01-09 Takao Abe Production method for silicon wafer and soi wafer, and soi wafer
US20110097874A1 (en) * 2008-09-02 2011-04-28 S.O.I.Tec Silicon On Insulator Technologies Progressive trimming method
US20150004738A1 (en) * 2012-01-17 2015-01-01 Sony Corporation Method of manufacturing semiconductor device
US20140113452A1 (en) * 2012-10-18 2014-04-24 United Microelectronics Corp. Wafer edge trimming method
US20140231967A1 (en) * 2013-02-20 2014-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal
US20150014820A1 (en) * 2013-07-11 2015-01-15 Fujitsu Semiconductor Limited Semiconductor device manufacturing method and support substrate-attached wafer
US20160276310A1 (en) * 2015-03-18 2016-09-22 Globalfoundries Singapore Pte. Ltd. Edge structure for backgrinding asymmetrical bonded wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097130A (zh) * 2020-03-27 2021-07-09 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN112289694A (zh) * 2020-10-30 2021-01-29 长江存储科技有限责任公司 晶圆键合方法

Also Published As

Publication number Publication date
TWI764914B (zh) 2022-05-21
TW201833987A (zh) 2018-09-16
US10770447B2 (en) 2020-09-08
US20190259744A1 (en) 2019-08-22
US20180138164A1 (en) 2018-05-17
US10325897B2 (en) 2019-06-18
CN108074797B (zh) 2023-10-17
KR102524962B1 (ko) 2023-04-21
KR20180053802A (ko) 2018-05-24

Similar Documents

Publication Publication Date Title
CN108074797A (zh) 制作衬底结构的方法
US8399180B2 (en) Three dimensional integration with through silicon vias having multiple diameters
TWI495071B (zh) 具有穿透基板互連之半導體
US9502391B2 (en) Semiconductor package, fabrication method therefor, and package-on package
JP5246831B2 (ja) 電子デバイス及びそれを形成する方法
TWI524492B (zh) 使用多層介層窗的３ｄ積體電路
US8466062B2 (en) TSV backside processing using copper damascene interconnect technology
CN106653617A (zh) 堆叠式集成电路结构及形成方法
CN109390305B (zh) 一种键合晶圆及其制备方法
CN102446830A (zh) 形成低成本的tsv
US20150054136A1 (en) Method of providing a via hole and routing structure
JP2022520481A (ja) 新規なシリコン貫通コンタクト構造およびそれを形成する方法
CN103633041B (zh) 半导体器件和制造该半导体器件的方法
US11658070B2 (en) Method of forming semiconductor structure
US11817305B2 (en) Front end of line interconnect structures and associated systems and methods
US9431332B2 (en) Semiconductor package
US7846777B2 (en) Semiconductor device package and fabricating method thereof
US11967538B2 (en) Three dimensional IC package with thermal enhancement
CN106611713A (zh) 半导体封装体及其制作方法
US9219053B1 (en) Three dimensional stacked multi-chip structure and manufacturing method of the same
CN111696941A (zh) 半导体结构形成方法及半导体器件
US20240186214A1 (en) Three Dimensional IC Package with Thermal Enhancement
CN108074895A (zh) 堆叠封装结构及其制造方法
JP2022130097A (ja) 半導体装置およびその製造方法
KR20230059653A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant