CN108074895A - 堆叠封装结构及其制造方法 - Google Patents

堆叠封装结构及其制造方法 Download PDF

Info

Publication number
CN108074895A
CN108074895A CN201710088697.6A CN201710088697A CN108074895A CN 108074895 A CN108074895 A CN 108074895A CN 201710088697 A CN201710088697 A CN 201710088697A CN 108074895 A CN108074895 A CN 108074895A
Authority
CN
China
Prior art keywords
chip
encapsulating structure
redistribution layer
active region
conductive features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710088697.6A
Other languages
English (en)
Other versions
CN108074895B (zh
Inventor
林柏均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN108074895A publication Critical patent/CN108074895A/zh
Application granted granted Critical
Publication of CN108074895B publication Critical patent/CN108074895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种堆叠封装结构及其制造方法，堆叠封装结构包含第一封装结构。第一封装结构包含第一表面以及相对于第一表面的第二表面，第一封装结构包含至少一个第一晶片、第一重分布层，多个第一凸块。第一晶片的底部具有第一主动区。第一重分布层配置于第一晶片上，其中第一重分布层的上表面作为第一封装结构的第一表面。第一凸块配置于第一晶片的第一主动区下。本发明通过将重分布层配置于晶片的主动区的对侧，可有效地降低封装结构翘曲或是变形的现象。

Description

堆叠封装结构及其制造方法
技术领域
本发明是关于一种堆叠封装结构及其制造方法。
背景技术
随着封装结构的发展，结构内部的应力逐渐增加，导致了封装结构具有变形或是翘曲的问题。特别是，由于翻转晶片封装结构的材料、铜导电层、晶片本身，以及其他配置于基板上的材料具有不一样的热膨胀系数，使得温度增加的过程当中，封装结构翘曲现象更为明显。翘曲现象已成为一个影响封装品质的关键问题。因此，为达到高速以及高稳定性的目标，需要发展一种解决上述问题的结构以及方法。
发明内容
本发明的目的在于提供一种可有效地降低封装结构翘曲或是变形现象的堆叠封装结构及其制造方法。
本发明的一实施例为一种堆叠封装结构，包含第一封装结构。第一封装结构包含第一表面以及相对于第一表面的第二表面，第一封装结构包含至少一个第一晶片、第一重分布层，多个第一凸块。第一晶片的底部具有第一主动区。第一重分布层配置于第一晶片上，其中第一重分布层的上表面作为第一封装结构的第一表面。第一凸块配置于第一晶片的第一主动区下，第一凸块的一部分电性连接至第一主动区。
本发明的部分实施例中，第一凸块与第一主动区直接接触。
本发明的部分实施例中，第一封装结构的相对两侧的金属密度大于第一封装结构的中间部分的金属密度。
本发明的部分实施例中，还包含第一模塑料以及形成于第一模塑料内的多个第一导电特征，其中第一凸块与第一主动区及第一导电特征直接接触。
本发明的部分实施例中，还包含第二封装结构，包含第三表面以及相对于该第三表面的第四表面，第一封装结构堆叠于第二封装结构上，第二封装结构包含至少一个第二晶片、第二重分布层，以及多个第二凸块。第二晶片包含配置于该第二晶片的底部的第二主动区。第二重分布层配置于第二晶片上，其中第二重分布层的上表面作为第二封装结构的第三表面。第二凸块配置于第二晶片的第二主动区下，其中第二凸块的一部分电性连接至第二主动区。
本发明的部分实施例中，其中第一凸块与第一主动区及第二重分布层直接接触，且第二凸块与第二主动区直接接触。
本发明的另一实施例为一种形成堆叠封装结构的方法，包含形成第一封装结构，第一封装结构包含第一表面及相对于第一表面的第二表面，其中形成第一封装结构包含在第一承载基板上形成第一离型膜。在第一离型膜上形成第一重分布层，其中第一重分布层的下表面作为第一封装结构的第一表面。在第一重分布层上配置至少一个第一晶片，其中第一晶片具有第一主动区，第一主动区配置于第一晶片的相对于第一重分布层的对侧。在第一晶片上形成多个第一凸块，其中第一凸块的一部分电性连接至第一主动区。移除第一承载基板与第一离型膜。
本发明的部分实施例中，还包含在第一重分布层上形成多个第一导电特征，其中第一导电特征将第一重分布层与第一凸块的另一部分连接。
本发明的部分实施例中，其中形成第一导电特征的步骤包含在第一封装结构中定义中央区，以及相邻于中央区的至少一个周边区，其中第一晶片配置于中央区，其中中央区的范围是由至少一个周边区的最内导电特征对来界定，且至少一个第一晶片的宽度小于或等于中央区的距离。
本发的明的部分实施例中，还包含形成第二封装结构，第二封装结构包含第三表面及相对于第三表面的第四表面，其中形成第二封装结构包含在第二承载基板上形成第二离型膜。在第二离型膜上形成第二重分布层，其中第二重分布层的下表面作为第二封装结构的第三表面。在第二重分布层上配置至少一个第二晶片，其中第二晶片具有第二主动区，第二主动区配置于第二晶片的相对于第二重分布层的对侧。在第二晶片上形成多个第二凸块，其中第二凸块的一部分电性连接至第二主动区。移除第二承载基板与第二离型膜。翻转第一封装结构及第二封装结构。将第一封装结构堆叠至第二封装结构上，其中第二表面面对第三表面，且第一凸块直接连接至第二重分布层。
本发明与现有技术相比，由于本发明通过将重分布层配置于晶片的主动区的对侧，可有效地降低封装结构翘曲或是变形的现象。
附图说明
阅读以下详细叙述并搭配对应的附图，可了解本发明的多个方面。应注意，根据业界中的标准做法，多个特征并非按比例绘制。事实上，多个特征的尺寸可任意增加或减少以利于讨论的清晰性。
图1为本发明的部分实施例的堆叠封装结构的截面图。
图2为本发明的部分实施例的堆叠封装结构的截面图。
图3为本发明的部分实施例的堆叠封装结构的截面图。
图4A至图4J为本发明的部分实施例的堆叠封装结构的制造方法在不同制造阶段的截面图。
图5A至图5D为本发明的部分实施例的堆叠封装结构的制造方法在不同制造阶段的截面图。
具体实施方式
以下公开提供众多不同的实施例或范例，用于实施本发明提供的主要内容的不同特征。下文描述一特定范例的组件及配置以简化本发明。当然，此范例仅为示意性，且并不拟定限制。举例而言，以下描述“第一特征形成在第二特征的上方或之上”，在实施例中可包括第一特征与第二特征直接接触，且也可包括在第一特征与第二特征之间形成额外特征使得第一特征及第二特征无直接接触。此外，本发明可在各范例中重复使用元件符号及/或字母。此重复的目的在于简化及厘清，且其自身并不规定所讨论的各实施例及/或配置之间的关系。
此外，空间相对术语，诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等等在本文中用于简化描述，以描述如附图中所图示的一个元件或特征结构与另一个元件或特征结构的关系。除了描绘附图的方位外，空间相对术语也包含元件在使用中或操作下的不同方位。此设备可以其他方式定向(旋转90度或处于其他方位上)，而本发明中使用的空间相对描述词可相应地进行解释。
图1为本发明的部分实施例的堆叠封装结构10的截面图。提供堆叠封装结构10。在部分实施例中，堆叠封装结构10是经由晶圆级工艺所制造。
如图1所示，堆叠封装结构10具有第一封装结构20以及第二封装结构30。第一封装结构20具有第一表面201以及相对的第二表面202。第一封装结构20包含第一晶片210，其中第一晶片210具有第一主动区210A，第一主动区210A配置于第一晶片210的底部。此外，第一晶片210的第一主动区210A具有高于第一晶片210的其他区域的电路密度(如：金属线分布)。意即，第一主动区210A相较于第一晶片210中的其他区域具有较高密度的金属分布。
第一封装结构20更包含多个第一导电特征230。在本实施例中，第一导电特征230为导孔。第一导电特征230可为金属，如铝(Al)、钨(W)、铜(Cu)、钴(Co)，或其他适合的金属。
第一封装结构20还包含第一模塑料220，第一模塑料220填充于第一晶片210以及第一导电特征230之间的空间。在部分实施例中，第一模塑料220为环氧树酯，但不限定于此。本领域的技术人员可适当地调整第一模塑料220的材料。
第一晶片210的上表面、第一模塑料220的上表面，以及第一导电特征230的上表面实质上为共平面。另一方面，第一晶片210的下表面、第一模塑料220的下表面，以及第一导电特征230的下表面实质上为共平面，且作为第一封装结构20的第二表面202。据此，第一晶片210、第一模塑料220，以及第一导电特征230实质上具有相同的高度。
第一封装结构20还包含第一重分布层240。第一重分布层240配置于第一晶片210、第一模塑料220，以及第一导电特征230上。第一重分布层240的上表面作为第一封装结构20的第一表面201。在部分实施例中，第一重分布层240可具有内连接结构，如金属线或是导孔，以及封装内连接结构的介电材料。第一导电特征230与第一重分布层240电性连接。此外，第一重分布层240可电性连接至其他电子元件。
如上述所讨论，在部分实施例中，具有较高金属分布的第一主动区210A作为第二表面202的一部分。此外，第一重分布层240也包含了具有诸如金属线以及导孔的内连接结构，且第一重分布层240作为第一表面201。据此，第一封装结构20的相对两侧(如第一表面201以及第二表面202)具有较高的金属密度。由于工艺一般而言是在高温下进行，如约250度，而配置于封装结构的相对两侧的金属可产生平衡的效应，故此配置可缓解工艺期间翘曲的现象。
第一封装结构20还包含多个第一凸块250。第一凸块250配置于第一封装结构20的第二表面202上。换句话说，第一凸块250是配置于第一晶片210、第一模塑料220，以及第一导电特征230的下方。第一凸块250与第一晶片210的第一主动区210A和第一导电特征230直接接触。意即，第一凸块250与第一主动区210A和第一导电特征230电性连接。相应地，部分第一凸块250通过第一导电特征230与第一重分布层240电性连接。
第二封装结构30与第一封装结构20在配置上类似，为简化的目的，部分细节将省略。相同地，第二封装结构30具有第二晶片310、第二模塑料320、多个第二导电特征330、第二重分布层340，以及多个第二凸块350。其中第二晶片310具有第二主动区310A。
第二晶片310的第二主动区310A具有高于第二晶片310的其他区域的电路密度(如：金属线分布)。此外，第二重分布层340可具有内连接结构，如金属线或是导孔。据此，第二封装结构30的相对两侧(如第三表面301以及第四表面302)具有较高的金属密度。由于工艺一般而言是在高温下进行，如约250度，而配置于封装结构的相对两侧的金属可产生平衡的效应，故此配置可缓解工艺期间翘曲的现象。
第一封装结构20堆叠于第二封装结构30上，以形成堆叠封装结构10。其中第一封装结构20的第二表面202面对第二封装结构30的第三表面301。第一凸块250可电性连接至第二重分布层340。
图2为本发明的部分实施例的堆叠封装结构12的截面图。提供堆叠封装结构12。在部分实施例中，堆叠封装结构12是经由晶圆级工艺所制造。
如图2所示，堆叠封装结构10具有第一封装结构20以及第二封装结构30。第一封装结构20具有第一表面201以及相对的第二表面202。
第一封装结构20具有第三晶片212以及第四晶片214。第三晶片212以及第四晶片214分别具有第三主动区212A以及第四主动区214A。第三晶片212以及第四晶片214在部分实施例中可相同或是不相同。此外，第三主动区212A以及第四主动区214A分别具有高于第三晶片212以及第四晶片214的其他区域的电路密度(如：金属线分布)。意即，第三主动区212A以及第四主动区214A相较于第三主动区212A以及第四主动区214A中的其他区域具有较高的金属分布。
另一方面，第三晶片212以及第四晶片214的上方分别配置有第一中间层212B以及第二中间层214B。在部分实施例中，第一中间层212B以及第二中间层214B可为散热材料，如散热座(heat sink)。
第一封装结构20还包含多个第一导电特征230。在本实施例中，第一导电特征230为导孔。
第一封装结构20还包含第一模塑料220，第一模塑料220填充于第一晶片210以及第一导电特征230之间的空间。
第一中间层212B的上表面、第二中间层214B的上表面、第一模塑料220的上表面，以及第一导电特征230的上表面实质上为共平面。另一方面，第三晶片212的下表面、第四晶片214的下表面、第一模塑料220的下表面，以及第一导电特征230的下表面实质上为共平面，且作为第一封装结构20的第二表面202。
第一封装结构20还包含第一重分布层240。第一重分布层240配置于第三晶片212、第四晶片214、第一模塑料220，以及第一导电特征230上。第一重分布层240的上表面作为第一封装结构20的第一表面201。在部分实施例中，第一重分布层240可具有内连接结构，如金属线或是导孔，以及封装内连接结构的介电材料。第一导电特征230与第一重分布层240电性连接。
如上述所讨论，在部分实施例中，具有较高密度的金属分布的第三主动区212A及第四主动区214A作为第二表面202的一部分。此外，第一重分布层240也包含了具有诸如金属线以及导孔的内连接结构，且第一重分布层240作为第一表面201。据此，第一封装结构20的相对两侧(如第一表面201以及第二表面202)具有较高的金属密度。由于工艺一般而言是在高温下进行，如约250度，而配置于封装结构的相对两侧的金属可产生平衡的效应，故此配置可缓解工艺期间翘曲的现象。
第一封装结构20还包含多个第一凸块250。第一凸块250配置于第一封装结构20的第二表面202上。换句话说，第一凸块250是配置于第三晶片212、第四晶片214、第一模塑料220，以及第一导电特征230的下方。第一凸块250与第三主动区212A、第四主动区214A，以及第一导电特征230直接接触。意即，第一凸块250与第三主动区212A、第四主动区214A，以及第一导电特征230电性连接。相应地，部分第一凸块250通过第一导电特征230与第一重分布层240电性连接。
第二封装结构30具有第三表面301以及第四表面302。第二封装结构30与第一封装结构20在配置上类似，为简化的目的，部分细节将省略。
第二封装结构30具有第五晶片312、第二模塑料320、多个第二导电特征330、第二重分布层340，以及多个第二凸块350。第二重分布层340配置于第五晶片312、第二模塑料320，以及第二导电特征330上。且第二重分布层340作为第二封装结构30的第三表面301。其中第五晶片312具有第五主动区312A。
此外，第二封装结构30还包含配置于第五晶片312、第二模塑料320、第二导电特征330以及第二凸块350之间的第三重分布层342。第三重分布层342与第五主动区312A、第二导电特征330以及第二凸块350电性连接。
第一封装结构20堆叠于第二封装结构30上，以形成堆叠封装结构10。其中第一封装结构20的第二表面202面对第二封装结构30的第三表面301。第一凸块250可电性连接至第二重分布层340。
图3为本发明的部分实施例的堆叠封装结构的截面图。提供堆叠封装结构14。堆叠封装结构14具有第一封装结构20以及第二封装结构30。第二封装结构30类似于图1所描述的结构，故不再赘述。
在本实施例中，第一封装结构20具有第一表面201以及相对的第二表面202。第一封装结构20包含第六晶片216，其中第六晶片216具有第六主动区216A。此外，第六主动区216A具有高于第六晶片216的其他区域的电路密度(如：金属线分布)。意即，第六主动区216A相较于第六晶片216中的其他区域具有较高密度的金属分布。
第一封装结构20还包含多个第一导电特征232。在本实施例中，第一导电特征232形成于第六晶片216中，且第一导电特征232可称为硅穿孔(through silicon vias；TSV)。第一导电特征232贯穿第六晶片216以及第六主动区216A，并可直接连接至其他元件(如后续所讨论的第一凸块250)。在部分实施例中，第一导电特征232贯穿第六晶片216但不贯穿第六主动区216A。意即，第一导电特征232是通过第六主动区216A电性连接至其他元件，如凸块。
第一封装结构20还包含第一模塑料220，第一模塑料220包围第六晶片216。第六晶片216的上表面、第一模塑料220的上表面，以及第一导电特征232的上表面实质上为共平面。另一方面，第六主动区216A的下表面、第一模塑料220的下表面，以及第一导电特征232的下表面实质上为共平面，且作为第一封装结构20的第二表面202。在部分实施例中，第一模塑料220可省略。
第一封装结构20还包含第一重分布层240。第一重分布层240配置于第六晶片216、第一模塑料220，以及第一导电特征232上。第一重分布层240的上表面作为第一封装结构20的第一表面201。在部分实施例中，第一重分布层240可具有内连接结构，如金属线或是导孔，以及封装内连接结构的介电材料。第一导电特征232与第一重分布层240电性连接。
如上述所讨论，在部分实施例中，具有较高金属分布的第六主动区216A作为第二表面202的一部分。此外，第一重分布层240也包含了具有诸如金属线以及导孔的内连接结构，且第一重分布层240作为第一表面201。据此，第一封装结构20的相对两侧(如第一表面201以及第二表面202)具有较高的金属密度。由于工艺一般而言是在高温下进行，如约250度，而配置于封装结构的相对两侧的金属可产生平衡的效应，故此配置可缓解工艺期间翘曲的现象。
第一封装结构20还包含多个第一凸块250。第一凸块250配置于第一封装结构20的第二表面202上。换句话说，第一凸块250是配置于第六晶片216、第一模塑料220，以及第一导电特征232的下方。第一凸块250与第六晶片216的第六主动区216A和第一导电特征232直接接触。意即，第一凸块250与第六主动区216A和第一导电特征232电性连接。相应地，部分第一凸块250通过第一导电特征232与第一重分布层240电性连接。
第一封装结构20堆叠于第二封装结构30上，以形成堆叠封装结构10。其中第一封装结构20的第二表面202面对第二封装结构30的第三表面301。第一凸块250可电性连接至第二重分布层340。
图4A至图4J为本发明的部分实施例的堆叠封装结构的制造方法在不同制造阶段的截面图。图4A中，提供第一承载基板21。在部分实施例中，第一承载基板21为玻璃或是适合的材料。接着，在第一承载基板21上形成第一离型膜22。第一离型膜22可为氟基(fluorine-base)薄膜、涂硅聚对苯二甲酸乙二酯(silicon-coated polyethyleneterephthalate)、聚甲基戊烯(polymethylpentene)、聚丙烯(polypropylene)，或其他适合的材料。
图4B中，在第一离型膜22上形成第一重分布层240，其中第一重分布层240作为第一封装结构20的第一表面201。第一重分布层240的形成可包含在第一离型膜22上形成介电层。接着，多个开口(如通过蚀刻)形成于介电层中。再在开口内形成导孔以形成多个导电特征，借此连接多个开口以达成内连接的目的。在部分实施例中，第一重分布层240可为单层结构或多层结构。
图4C中，临时层23形成于第一重分布层240上。在部分实施例中，临时层23为光阻层。接着，图案化临时层23以形成预定的图案，借此在临时层23界定多个沟槽24。
图4D中，填补导电材料于沟槽24中以在临时层23中形成多个第一导电特征230。在部分实施例中，导电材料为铝(Al)、钨(W)、铜(Cu)、钴(Co)，或其他适合的金属。第一导电特征230可通过电镀、沉积，或其他适合的技术形成。在部分实施例中，在第一导电特征230之后执行平坦化工艺，如化学机械研磨工艺，借此移除过多的导电材料。在部分其他实施例中，第一导电特征230可通过直接黏贴导电柱于第一重分布层240上。相应地，第一导电特征230实质上是在同一时间内形成的。
图4E中，移除临时层23，第一导电特征230形成于第一重分布层240上。
此外，第一封装结构20可水平地分为中央区241，以及相邻于中央区241的周边区243及245。换句话说，周边区243及245包围中央区241。中央区241提供了晶片置放的有效区域。此外，第一导电特征230包含第一内导电特征233，第一内导电特征233位于周边区243中，且位于周边区243和中央区241的交界面处。另一方面，第一导电特征230包含第二内导电特征235，第二内导电特征235位于周边区245中，且位于周边区245和中央区241的交界面处。另一角度而言，中央区241的范围是由第一内导电特征233以及第二内导电特征235来界定的。
因此，第一内导电特征233以及第二内导电特征235之间的距离d1实质上相同于中央区241的距离d2。从另一角度而言，中央区241的距离d2的大小是取决于第一内导电特征233以及第二内导电特征235之间的距离d1。因此，第一内导电特征233以及第二内导电特征235合并称为最内导电特征对。相应地，距离d1越大，则距离d2越大。意即，置放晶片的有效区域是取决于最内导电特征对。在实际应用时，最内导电特征对的图案可根据设计需求预先决定。
在部分实施例中，周边区243或245的其中一个的第一导电特征230可省略。因此，中央区241将延伸至第一封装结构的一边，其中此边即为省略第一导电特征230的一边。因此，置放晶片的有效区域是通过单一最内导电特征与中央区的相对于单一最内导电特征的一边来界定的。
图4F中，将第一晶片210配置于第一重分布层240上。第一晶片210的第一主动区210A位于第一晶片210的上侧。即，第一主动区210A是配置于第一晶片210的远离第一重分布层240的对侧。第一晶片210具有宽度w1，宽度w1小于或等于中央区241的距离d2。其中距离d2即为置放晶片的有效区域。
在部分实施例中，晶片的数量可根据需求而有所不同，如二个或更多。相应地多个晶片的总宽度等于或小于中央区241的距离d2。其中距离d2即为置放晶片的有效区域。
在部分实施例中，可形成中间层于第一重分布层240以及第一晶片210之间，如图2所示的中间层212B及214B。中间层可为散热材料，如散热座。
图4G中，通过模塑工具填补第一模塑料220于第一导电特征230之间的空间，以及第一导电特征230和第一晶片210之间的空间。在部分实施例中，模塑工具包括保护层，使得第一模塑料220不会溢出至第一主动区210A的表面。在部分实施例中，第一晶片210的第一主动区210A的上表面、第一导电特征230的上表面，以及第一模塑料220的上表面实质上共平面，并作为第一封装结构20的第二表面202。
图4H中，在第一封装结构20的第二表面202上形成多个第一凸块250。在部分实施例中，第一凸块250为焊锡凸块，也可为金属，如锡、银，或是金属合金。第一凸块250电性连接至第一晶片210的第一主动区210A以及第一导电特征230。此外，第一凸块250是直接连接于第一主动区210A及第一导电特征230。
在部分实施例中，在形成第一凸块250之前，可形成另一重分布层于第一晶片210的第一主动区210A、第一模塑料220，以及第一导电特征230之间。如图2所示的第三重分布层342。
图4I中，移除第一承载基板21以及第一离型膜22，第一封装结构20完成。
图4J中，将第一封装结构20翻转并堆叠至第二封装结构30。第二封装结构30的配置可相同于图1所描述的结构，但不限定于此。在本实施例中，第一封装结构20的第二表面202面对第二封装结构30的第三表面301。第一凸块250电性连接至第二重分布层340。
图5A至图5D为图3的堆叠封装结构14的制造方法在不同制造阶段的截面图。部分相似于图4A至图4J的描述将不再赘述。
图5A中，在第一离型膜22上形成第一重分布层240。第一离型膜22配置于第一承载基板21上。第一重分布层240作为第一封装结构20的底表面。
图5B中，第六晶片216配置于第一重分布层240上。第六晶片216具有第六主动区216A，第六主动区216A位于第六晶片216的顶端。即第六主动区216A配置于第六晶片216的相对于第一重分布层240的对侧。此外，根据实际需求，晶片的数量也可为二个或还多。
在本实施例中，在配置第六晶片216至第一重分布层240之前，形成多个第一导电特征232于第六晶片216中。在部分实施例中，第一导电特征232的形成方式为：对第六晶片216开槽以形成多个开口。对开口填充导电材料，如铝(Al)、钨(W)、铜(Cu)、钴(Co)，或其他适合的金属，以形成第一导电特征232。上述的方法并不用于限制本发明，也可应用其他适合的方法。
图5C中，通过模塑工具形成第一模塑料220，其中第一模塑料220包围第六晶片216。在部分实施例中，模塑工具包括保护层，使得第一模塑料220不会溢出至第六主动区216A的表面。在部分实施例中，第六晶片216的第六主动区216A的上表面、第一导电特征232的上表面，以及第一模塑料220的上表面实质上共平面，并作为第一封装结构20的第二表面202。在部分实施例中，第一模塑料220可省略。
另一方面，形成多个第一凸块250于第一封装结构20的第二表面202。第一凸块250电性连接至第六主动区216A以及第一导电特征232。此外，第一凸块250与第六主动区216A以及第一导电特征232直接接触。
图5D中，将第一封装结构20翻转，并堆叠至第二封装结构30。第二封装结构30的配置可相同于图1所描述的结构，但不限定于此。在本实施例中，第一封装结构20的第二表面202面对第二封装结构30的第三表面301。第一凸块250电性连接至第二重分布层340。
上文概述了若干实施例的特征，以便本领域的技术人员可更好地理解本发明的各方面。本领域的技术人员应当了解到他们可容易地使用本发明作为基础来设计或者修改其他工艺及结构，以实行相同目的及/或实现相同优势的。本领域的技术人员也应当了解到，此类等效构造不脱离本发明的精神及范畴，以及在不脱离本发明的精神及范畴的情况下，其可对本文进行各种改变、取代及变更。

Claims (10)

1.一种堆叠封装结构，其特征在于，包含：
第一封装结构，包含第一表面以及相对于所述第一表面的第二表面，所述第一封装结构包含：
至少一个第一晶片，包含配置于所述第一晶片的底部的第一主动区；
第一重分布层，配置于所述第一晶片上，其中所述第一重分布层的上表面作为所述第一封装结构的所述第一表面；以及
多个第一凸块，配置于所述第一晶片的所述第一主动区下，其中所述多个第一凸块的一部分电性连接至所述第一主动区。
2.如权利要求1所述的堆叠封装结构，其特征在于，所述多个第一凸块与所述第一主动区直接接触。
3.如权利要求1所述的堆叠封装结构，其特征在于，所述第一封装结构的相对两侧的金属密度大于所述第一封装结构的中间部分的金属密度。
4.如权利要求1所述的堆叠封装结构，其特征在于，还包含第一模塑料以及形成于所述第一模塑料内的多个第一导电特征，其中所述多个第一凸块与所述第一主动区及所述多个第一导电特征直接接触。
5.如权利要求1所述的堆叠封装结构，其特征在于，还包含：
第二封装结构，包含第三表面以及相对于所述第三表面的第四表面，所述第一封装结构堆叠于所述第二封装结构上，所述第二封装结构包含：
至少一个第二晶片，包含配置于所述第二晶片的底部的第二主动区；
第二重分布层，配置于所述第二晶片上，其中所述第二重分布层的上表面作为所述第二封装结构的所述第三表面；以及
多个第二凸块，配置于所述第二晶片的所述第二主动区下，其中所述多个第二凸块的一部分电性连接至所述第二主动区。
6.如权利要求5所述的堆叠封装结构，其特征在于，所述多个第一凸块与所述第一主动区及所述第二重分布层直接接触，且所述多个第二凸块与所述第二主动区直接接触。
7.一种形成堆叠封装结构的方法，其特征在于，包含：
形成第一封装结构，所述第一封装结构包含第一表面及相对于所述第一表面的第二表面，其中形成所述第一封装结构包含：
在第一承载基板上形成第一离型膜；
在所述第一离型膜上形成第一重分布层，其中所述第一重分布层的下表面作为所述第一封装结构的第一表面；
在所述第一重分布层上配置至少一个第一晶片，其中所述第一晶片具有第一主动区，所述第一主动区配置于所述第一晶片的相对于所述第一重分布层的对侧；
在所述第一晶片上形成多个第一凸块，其中所述多个第一凸块的一部分电性连接至所述第一主动区；以及
移除所述第一承载基板与所述第一离型膜。
8.如权利要求7所述的形成堆叠封装结构的方法，其特征在于，还包含：
在所述第一重分布层上形成多个第一导电特征，其中所述多个第一导电特征将所述第一重分布层与所述多个第一凸块的另一部分连接。
9.如权利要求8所述的形成堆叠封装结构的方法，其特征在于，形成所述第一导电特征的步骤包含：
在所述第一封装结构中定义中央区，以及相邻于所述中央区的至少一个周边区，其中所述第一晶片配置于所述中央区，其中所述中央区的范围是由所述至少一个周边区的最内导电特征对来界定，且所述至少一个第一晶片的宽度小于或等于所述中央区的距离。
10.如权利要求7所述的形成堆叠封装结构的方法，其特征在于，还包含：
形成第二封装结构，所述第二封装结构包含第三表面及相对于所述第三表面的第四表面，其中形成所述第二封装结构包含：
在第二承载基板上形成第二离型膜；
在所述第二离型膜上形成第二重分布层，其中所述第二重分布层的下表面作为所述第二封装结构的第三表面；
在所述第二重分布层上配置至少一个第二晶片，其中所述第二晶片具有第二主动区，所述第二主动区配置于所述第二晶片的相对于所述第二重分布层的对侧；
在所述第二晶片上形成多个第二凸块，其中所述多个第二凸块的一部分电性连接至所述第二主动区；以及
移除所述第二承载基板与所述第二离型膜；
翻转所述第一封装结构及所述第二封装结构；以及
将所述第一封装结构堆叠至所述第二封装结构上，其中所述第二表面面对所述第三表面，且所述多个第一凸块直接连接至所述第二重分布层。
CN201710088697.6A 2016-11-07 2017-02-20 堆叠封装结构及其制造方法 Active CN108074895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/345,490 2016-11-07
US15/345,490 US9893035B1 (en) 2016-11-07 2016-11-07 Stacked package structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN108074895A true CN108074895A (zh) 2018-05-25
CN108074895B CN108074895B (zh) 2020-06-19

Family

ID=61148032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710088697.6A Active CN108074895B (zh) 2016-11-07 2017-02-20 堆叠封装结构及其制造方法

Country Status (3)

Country Link
US (3) US9893035B1 (zh)
CN (1) CN108074895B (zh)
TW (1) TWI694562B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510591B1 (en) * 2018-06-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure and method of manufacturing package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100013073A1 (en) * 2007-05-15 2010-01-21 Andry Paul S Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
US20130307140A1 (en) * 2012-05-18 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
CN103681367A (zh) * 2012-09-12 2014-03-26 台湾积体电路制造股份有限公司 封装方法和封装器件
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US20160079205A1 (en) * 2014-09-15 2016-03-17 Mediatek Inc. Semiconductor package assembly
US9613857B2 (en) * 2014-10-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100013073A1 (en) * 2007-05-15 2010-01-21 Andry Paul S Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US20130307140A1 (en) * 2012-05-18 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
CN103681367A (zh) * 2012-09-12 2014-03-26 台湾积体电路制造股份有限公司 封装方法和封装器件

Also Published As

Publication number Publication date
US20190096850A1 (en) 2019-03-28
TWI694562B (zh) 2020-05-21
TW201822310A (zh) 2018-06-16
US10361171B2 (en) 2019-07-23
CN108074895B (zh) 2020-06-19
US20180145049A1 (en) 2018-05-24
US9893035B1 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
US9502391B2 (en) Semiconductor package, fabrication method therefor, and package-on package
CN101887879B (zh) 内埋式单层金属层基板、应用之封装件及基板制造方法
US7656043B2 (en) Semiconductor package and method for manufacturing the same
KR101211044B1 (ko) 멀티칩 구조를 가지는 반도체 집적 회로
US20160079205A1 (en) Semiconductor package assembly
KR101190744B1 (ko) 멀티칩 구조를 가지는 반도체 집적 회로
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN105895623B (zh) 用于半导体封装件的衬底设计及其形成方法
CN105097760A (zh) 半导体封装件及其制法与承载结构
TWI467731B (zh) 半導體封裝件及其製法
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
CN111725146A (zh) 电子封装件及其制法
TWI723414B (zh) 電子封裝件及其製法
US20050258536A1 (en) Chip heat sink device and method
CN108074895A (zh) 堆叠封装结构及其制造方法
CN102915984A (zh) 半导体封装构造及其制造方法
CN103377990B (zh) 硅通孔结构
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US11201142B2 (en) Semiconductor package, package on package structure and method of froming package on package structure
US20090032946A1 (en) Integrated circuit
CN104425424A (zh) 基板结构、半导体封装、堆迭式封装结构及其制造方法
CN115020373B (zh) 一种扇出型封装结构及其制造方法
US20230035032A1 (en) Semiconductor package including bump structures with different shapes
CN220493497U (zh) 一种3d堆栈崁入式电子器件封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant