JP2000243754A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000243754A
JP2000243754A JP11046736A JP4673699A JP2000243754A JP 2000243754 A JP2000243754 A JP 2000243754A JP 11046736 A JP11046736 A JP 11046736A JP 4673699 A JP4673699 A JP 4673699A JP 2000243754 A JP2000243754 A JP 2000243754A
Authority
JP
Japan
Prior art keywords
layer
film
exposed
interface
metal post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11046736A
Other languages
English (en)
Inventor
Hiroyuki Shinoki
裕之 篠木
Toshimichi Tokushige
利洋智 徳重
Nobuyuki Takai
信行 高井
Katsuhiko Kitagawa
勝彦 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11046736A priority Critical patent/JP2000243754A/ja
Priority to US09/512,481 priority patent/US6326701B1/en
Publication of JP2000243754A publication Critical patent/JP2000243754A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】 【課題】チップサイズパッケージの信頼性を向上させ
る。 【解決手段】 ダイシング領域に除去領域ELを設け、
この側面に被覆材6´、7´を設け、更に樹脂層Rを形
成する。そして除去領域ELの幅よりも狭いダイシング
ブレードでフルカットすれば、従来ダイシング時に露出
していた界面を被覆保護できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、詳しくは耐湿性が向上される半導体装置に関するも
のである。
【0002】
【従来の技術】半導体装置は、周知事項ではあるが、ウ
ェハの状態でマトリックス状にICが作り込まれ、この
ICは、所定の機能を有している。平面的には、このI
C回路が形成されたIC回路形成部がマトリックス状に
配置され、このIC回路形成部を囲み格子状にダイシン
グライン部が設けられ、このダイシングライン部に沿っ
てダイシングされ、個々の半導体装置(半導体チップ)
に分離形成される。
【0003】例えば、特開平9−64049号公報が詳
しい。図9は、チップサイズパッケージ50の概略を説
明するものであり、まずウェハ51でICが作られ、パ
ッシベーション膜52まで被覆されたウェハ51を用意
し、最上層のメタル電極53(例えばボンディングパッ
ド)を露出する開口部を形成し、この開口部を介して再
配線層54をCuで形成する。
【0004】この再配線層54には、メタルポスト55
が形成されると共に、全域には封止樹脂56が全面に被
覆され、この封止樹脂56から露出したメタルポスト5
5には、半田バンプや半田ボール57が形成される。
【0005】この再配線層54は、半田ボールまたは半
田バンプを所定のピッチでチップ上に配置するために用
いられている。またメタルポスト55は、その高さを高
くすることにより半田ボールまたは半田バンプが固着さ
れる実装基板との熱歪みにより発生する応力を吸収する
と言われている。
【0006】この状態でダイシングライン部58に沿っ
て格子状にダイシングされ、個々に分離されて半導体チ
ップ50が完成する。
【0007】
【発明が解決しようとする課題】しかしこのダイシング
ラインの側壁は、前記半導体装置に積層された数々の層
間絶縁膜の界面が露出されている。この界面は、湿気の
浸入路となり、前記IC回路の誤動作、更には破壊を引
き起こす問題があった。
【0008】特にメタル配線の階層数により第1の層間
絶縁膜、第2の層間絶縁膜、第3の層間絶縁膜…と何層
にも層間絶縁膜が設けられ、しかもこの層間絶縁膜自身
が、歪みやフラット性が考慮されて複数層の膜、例えば
TEOS膜、SOG膜が何回も繰り返し積層されて構成
されている。そしてダイシング部に形成される側壁に
は、これらの膜の界面が露出され耐湿劣化を発生させて
いた。
【0009】本発明は、前記問題点を解決するものであ
る。
【0010】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、第1に、半導体チップ周囲の側面に、半導
体チップの表面から半導体基板まで到達する除去領域を
設け、前記除去領域に露出した界面に、メタルポストお
よび/または再配線層に用いられた材料を被覆すること
で解決するものである。
【0011】第2に、前記除去領域を、ダイシングによ
り形成することで解決するものである。
【0012】第3に、前記材料として、Cuを用いるこ
とで解決するものである。
【0013】第4に、前記除去領域には樹脂が形成さ
れ、界面が露出する側面よりも外側でフルカットするこ
とで解決するものである。
【0014】チップの周囲に、ステップ状の除去領域を
設け、ここに露出する界面をメタルポストおよび/また
は再配線層の形成材料で覆っている。従ってこの被覆材
がシールリングの働きをし、耐湿性の向上を図ることが
できる。
【0015】
【発明の実施の形態】次に、本発明の第1の実施形態に
ついて説明する。
【0016】図5に於いて、図番1は、通常のワイヤボ
ンディングタイプのICチップに於いて、最上層のメタ
ル(ボンディングパッドとしても機能する部分)の部分
であり、このAl電極1のコンタクトホールCが形成さ
れる層間絶縁膜を図番2で示す。
【0017】またこのコンタクトホールCの下層には、
メタルが複数層で形成され、例えばトランジスタ(MO
S型のトランジスタまたはBIP型のトランジスタ)、
拡散領域、ポリSiゲートまたはポリSi等とコンタク
トしている。
【0018】ここで、本実施例は、MOS型で説明して
いるが、BIPでも実施できる事は言うまでもない。
【0019】また本構造は、一般には一層メタル、2層
メタル…と呼ばれるICである。
【0020】つまり図示していないが、2層、3層…と
増加するに連れて、層間絶縁膜の下層には、メタルと絶
縁層、絶縁層とこの上下に形成される別の絶縁層の界面
があり、この界面が後述する除去領域ELに露出してい
る。
【0021】更には、パッシベーション膜を図番3で示
す。ここでパッシベーション膜3は、Si窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層rが被覆されている。この絶縁樹脂層rは、
後述するようにフラット性を実現できるため、ウェハ内
に点在する再配線層7をフラットにすることができ、ウ
ェハ内に点在する半田ボールの高さを一定にできる。
【0022】特にシート付きの収縮樹脂を採用する場
合、硬化前のフィルムを表面がフラットな押圧板(金型
の上金型)で加圧した際、メタルポスト8頭部の高さが
均一であるため全てのメタルポスト頭部をこの加圧部に
当接でき、頭部の樹脂を排除でき、精度の高いメタル露
出が可能となる。詳細はプロセスにて説明する。
【0023】またAl電極1上には、窒化Ti膜5が形
成されている。
【0024】パッシベーション膜3と絶縁樹脂層rは、
窒化Ti膜5を露出する開口部Kが形成され、ここに
は、再配線層7のメッキ電極(シード層)としてCuの
薄膜層6が形成される。そしてこの上には、Cuメッキ
により形成される再配線層7が形成される。
【0025】そして、再配線層7を含むチップ全面に
は、樹脂から成る樹脂層Rが形成される。ただし、図面
上では省略しているが、樹脂層Rと再配線層7、樹脂層
Rとメタルポスト8の界面にはSi3N4膜が設けられて
も良い。
【0026】樹脂層Rは、熱硬化性、熱可塑性樹脂であ
れば実施可能であり、特に熱硬化性樹脂として、アミッ
ク酸フィルム、ポリイミド系、エポキシ系の樹脂が好ま
しい。また熱可塑性樹脂であれば、熱可塑性ポリマー
(日立化成:ハイマル)等が好ましい。またアミック酸
フィルムは30〜50%の収縮率である。
【0027】ここで樹脂Rは、液状のアミック酸を主材
料としたものが用意され、ウェハ全面にスピンオンされ
る。厚さは20〜60μm程度である。その後、この樹
脂Rは、熱硬化反応により重合される。温度は、300
°C以上である。しかし熱硬化前のアミック酸より成る
樹脂は、前記温度の基で活性に成り、Cuと反応し、そ
の界面を悪化させる問題がある。しかし、再配線層の表
面にSi3N4膜を被覆する事により、このCuとの反応
を防止することができる。ここでSi3N4膜の膜厚は、
1000〜3000Å程度である。
【0028】またSi3N4膜は、バリア性が優れた絶縁
膜で、SiO2膜は、Si3N4膜に比べバリア性に劣
る。しかしSiO2膜を採用する場合は、Si3N4膜よ
りもその膜厚を厚くする必要がある。またSi3N4膜
は、プラズマCVD法で形成できるので、そのステップ
カバレージも優れ、好ましい。更に、メタルポスト8を
形成した後、樹脂層Rを被覆するので、前記Si3N4膜
を形成するとCuから成る再配線層7とアミック酸を主
材料とする樹脂層の反応を防止するばかりでなく、Cu
から成るメタルポスト8とアミック酸を主材料とする樹
脂層Rの反応も防止できる。
【0029】前記樹脂Rは、硬化前に流動性を有する状
態の樹脂層Rを硬化すると、硬化の際中に収縮し、大幅
にその膜厚が減少するものである。従って樹脂層Rの表
面は、メタルポスト8の頭部よりも下端に位置し、メタ
ルポスト8が露出されることになる。従って、樹脂層R
を研磨し、頭部を露出させる必要がない。またこの研磨
工程で頭部を均一に露出させることは、非常に難しい制
御を必要とするが、樹脂の収縮により簡単に露出させる
ことができる。ただし頭部に薄く残留する場合がある
が、この時はプラズマアッシングで容易に取り除ける。
【0030】本工程は、もちろん収縮率の小さい樹脂R
を塗布し、硬化後にメタルポスト8の頭部を露出させる
ために研磨しても良い。
【0031】従って、再配線層7の端部にメタルポスト
8の頭部が顔を出し、メタルポスト8の頭部にバリアメ
タルを形成することができる。特にここでは、Ni1
0、Au11が無電解メッキで形成されている。
【0032】Cuから成るメタルポスト8の上に直接半
田ボールが形成されると、酸化されたCuが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Auを直接形成すると、Auが拡散されるため、間にN
iが挿入されている。NiはCuの酸化を防止し、また
AuはNiの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
【0033】また、メタルポスト8の頭部に、半田ボー
ル12が形成される。
【0034】ここで半田ボールと半田バンプの違いにつ
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト8に固着されるものであり、
半田バンプは、再配線層7、メタルポスト8を介して電
解メッキで形成されるものである。半田バンプは、最初
は厚みを有した膜として形成され、熱処理により球状に
形成されるものである。
【0035】ここでは、メタルポストを形成した後シー
ド層が取り除かれるので、電解メッキは採用できず、実
際は半田ボールが用意される。
【0036】最後にウェハ状態で用意されているチップ
個々の周囲には、ELで示す除去領域が形成され、ここ
に露出する界面には、再配線層7および/またはメタル
ポスト8の材料がカバーされている。
【0037】この除去領域ELは、絶縁樹脂層rの表面
から半導体基板まで到達しており、後述の製造方法で
は、ダイシングで形成されている。従って、除去領域の
側面には層間絶縁膜同士の界面が露出している。この界
面が露出している側面に層間絶縁膜やメタルを被覆する
ことで湿気のシールを実現できるが、工程の簡略化を考
え、再配線層やメタルポストと同一工程で除去領域EL
にも形成される。またIC回路の保護を考慮すると、絶
縁樹脂層rの下層にある全ての界面をシールする必要性
がある。この点を考えると、絶縁樹脂層rよりも上層の
膜を被覆膜とするため、完全にシールができる。
【0038】またこの側面には、シード層のCu薄膜、
再配線層およびメタルポストの3種類の組み合わせの材
料が被覆されても良い。
【0039】図5では、除去領域に再配線層のシード層
となるCu6´、7´が形成されている。またこの被覆
材で成る凹み部には、樹脂層Rが埋め込まれている。
【0040】この除去領域ELは、この幅よりも狭い幅
のダイシングブレードによりフルカットされる。つまり
少なくとも半導体基板に到達した除去領域ELとフルカ
ットラインDLとの間には前記被覆材や樹脂層Rが配置
され、耐湿劣化を引き起こす各層の界面端部を覆うこと
ができ、素子劣化の防止が可能となる。
【0041】一般的にウェハは、200〜300μmの
厚みを有する。また前述したように除去領域ELは、図
5の絶縁樹脂層から半導体基板(Si基板)に到達して
いれば良く、ウェハの厚みも考慮すれば、溝の深さは、
Si基板から1〜100μm程度が好ましい。尚、図8
は、Cuのシード層6´とメタルポストの材料8´が被
覆されているが、どちらか一方でも良い。
【0042】続いて図5の構造について図1より簡単に
その製造方法について説明する。
【0043】まず、Al電極1を有するLSIが形成さ
れた半導体基板(ウエーハ)を準備する。ここでは、前
述したように1層メタル、2層メタル・・・のICで、
例えばトランジスタのソース電極、ドレイン電極が一層
目のメタルとして形成され、ドレイン電極とコンタクト
したAl電極1が2層目のメタルとして形成されてい
る。
【0044】ここではドレイン電極が露出する層間絶縁
膜2の開口部Cを形成した後、ウェハ全面にAlを主材
料とする電極材料、窒化Ti膜5を形成し、ホトレジス
トをマスクとして、Al電極1と窒化Ti膜5を所定の
形状にドライエッチングしている。
【0045】ここでは、パシベーション膜3を形成し、
この後開口した開口部Cの上からバリアメタルを形成す
るのと違い、バリアメタルとしての窒化Ti膜も含めて
ホトレジストで一度に形成でき、工程数の簡略が可能と
なる。
【0046】また窒化Ti膜5は、後に形成するCuの
薄膜層(メッキ用のシード層)6のバリアメタルとして
機能している。しかも窒化Ti膜は、反射防止膜として
有効であることにも着目している。つまりパターニング
の際に使用されるレジストのハレーション防止としても
有効である。ハレーション防止として最低1200Å〜
1300Å程度必要であり、またこれにバリアメタルの
機能を兼ね備えるためには、2000Å〜3000Å程
度が好ましい。これ以上厚く形成されると、今度は窒化
Ti膜が原因で発生するストレスが発生する。
【0047】またAl電極1と窒化Ti膜5がパターニ
ングされた後、全面にパッシベーション膜3が被覆され
る。パッシベーション膜として、ここではSi3N4膜が
採用されているが、ポリイミド等も可能である。(以上
図1参照) 続いて、パッシベーション膜3の表面に絶縁樹脂層rが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用され、約3〜5μm程度が被覆
されている。そして開口部Kが形成される。
【0048】この感光性ポリイミド膜を採用すること
で、図2の開口部Kのパターニングに於いて、別途ホト
レジストを形成して開口部Kを形成する必要が無くな
り、ガラス製のホトマスク、メタルマスクの採用により
工程の簡略化が実現できる。もちろんホトレジストでも
可能である。しかもこのポリイミド膜は、平坦化の目的
でも採用されている。つまり半田ボール12の高さが全
ての領域において均一である為には、メタルポスト8の
高さが全て於いて均一である必要があり、再配線層7も
フラットに精度良く形成される必要がある。その為にポ
リイミド樹脂を塗布し、ある粘度を有した流動性を有す
る樹脂である故、硬化前に所望の時間放置することでそ
の表面をフラットにしている。
【0049】ここでAl電極1はLSIの外部接続用の
パッドも兼ね、半田ボール(半田バンプ)から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。
【0050】また開口部Kの形成と同時に、ダイシング
ラインが形成される領域に、ダイシング幅よりも広い除
去領域が設けれる。例えば絶縁樹脂層rが感光性で有れ
ば、この絶縁樹脂層rでまず開口部Kおよび除去領域E
Lに対応する領域が取り除かれ、この絶縁樹脂層rがマ
スクとなりパッシベーション膜3や層間絶縁膜2が取り
除かれる。選択性のあるエッチングで行えば、除去領域
ELのエッチング深さが深くても、開口部K側はTiN
5がストッパーとなる。
【0051】ここで除去領域ELの側面には、層間絶縁
膜2、パッシベーション膜3および絶縁樹脂層rの界面
が露出している。(以上図2参照) 続いて全面にCuの薄膜層6を形成する。このCuの薄
膜層6は、後に再配線層7のメッキ電極となり、例えば
スパッタリングにより約1000〜2000Å程度の膜
厚で形成される。
【0052】続いて、全面に例えばホトレジスト層PR
1を塗布し、再配線層7と除去領域ELに対応するホト
レジストPR1を取り除く。
【0053】続いて、このホトレジストPR1の開口部
に露出するCuの薄膜層6をメッキ電極とし、再配線層
7を形成すると同時に、除去領域ELの表面にもシード
層6´を介して再配線層7の材料が形成される。この再
配線層7は機械的強度を確保するために2〜5μm程度
に厚く形成する必要がある。ここでは、メッキ法を用い
て形成したが、蒸着やスパッタリング等で形成しても良
い。
【0054】また除去領域ELの表面にはシード層のみ
を形成するかシード層と再配線層材料が形成されても良
い。(以上図3を参照) この後、ホトレジスト層PR1を除去し、メタルポスト
8が形成される領域を露出したホトレジストPR2が形
成され、この露出部に電解メッキでCuのメタルポスト
8が形成される。これもCuの薄膜層6がメッキ電極と
して活用される。このメタルポストは、30〜40μm
程度の高さに形成される。
【0055】ここでも電解メッキメッキ以外の方法とし
て、スパッタリングが考えられる。
【0056】また図では、除去領域ELの部分は、ホト
レジストPR2で覆われているが、ここの部分も露出
し、メタルポスト8の材料を形成しても良い。除去領域
ELに形成された被覆材6´、7´により形成された溝
に再度メタルポスト材料が埋め込まれる。これは、図5
のダイシングの際、図4では、樹脂が多く存在するため
ブレードの目づまりが発生するが、メタルポスト材料が
埋め込まれていれば、その分樹脂層Rの量が減るため、
ブレードの寿命が延びる。(以上図4参照) 続いて、ホトレジストPR2を除去し、再配線層7、被
覆材7´をマスクとしてCuの薄膜層6、6´を除去す
る。
【0057】次に示す工程は、図面では省略したが、再
配線層7、メタルポスト8、被覆材7´も含めて全表面
にプラズマCVD法でSi3N4膜を被着しても良い。
【0058】これは、後の工程で形成される硬化前の樹
脂RとCuが熱により反応するからである。そのためこ
の界面が劣化する問題を有している。従って再配線層
7、メタルポスト8、被覆材7´は、全てこのSi3N4
膜でカバーする必要がある。このSi3N4膜は、界面の
劣化が発生しない場合は、もちろん省略が可能である。
【0059】また、メタルポスト8を形成した後に、S
i3N4膜を形成すれば、再配線層7、メタルポスト8、
このメタルポスト材料より成る被覆材も含めてカバーす
ることができる。またパターニングされて露出している
側面Mも一緒に保護する必要があるが、ここでは、両者
をパターニングした後にSi3N4膜を被覆するので、側
面Mも一緒に保護される。
【0060】続いて樹脂層Rを全面に塗布する。
【0061】この樹脂は、最初は流動性のあるもので、
熱硬化反応が終わるとその膜厚が大きく減少するもので
ある。
【0062】この樹脂は、流動性があるため硬化前に於
いてフラット性を実現でき、また膜厚の減少故に、メタ
ルポスト頭部より下端に位置される。
【0063】また絶縁樹脂層R、rは、次のメリットも
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、脱泡してあっても中に気泡を取り込んでしまう問題
がある。気泡を取り込んだまま焼結すると、これからの
工程やユーザー側での高温雰囲気使用で気泡が破裂する
問題がある。
【0064】本工程では、スピンオンで塗布し、一回の
スピンで20〜30μm程度の膜厚に形成できるように
その粘性を調整してある。この結果、この膜厚よりも大
きな気泡は、膜の厚みが薄い故に弾けて消える。またこ
の膜厚よりも小さい気泡も、スピンオンの遠心力で外部
へ飛ばされる樹脂と一緒に外に飛ばされ、気泡無しの膜
が形成できる。
【0065】また絶縁樹脂層Rは、膜厚として50μm
程度を必要とし、この場合、前述した原理を採用し、ス
ピンオンで複数回に分けて塗布し、気泡を取り除きなが
ら形成することができる。
【0066】もちろんスピンオンを採用せずに、ディス
ペンサで塗布しても良いし、金型で封止しても良い。
【0067】更に、本絶縁樹脂層Rのポイントは、硬化
の際に収縮することである。一般に樹脂は、硬化後に於
いて、ある程度の収縮をしている。しかし本絶縁樹脂層
Rは、ベーク中に収縮し、絶縁樹脂層Rの表面がメタル
ポスト8の頭部よりも下端に位置される。従ってメタル
ポスト8の頭部が露出されるので、半田ボールの固着が
可能となる。
【0068】また半田ボールの強度を高めるためには、
メタルポスト8の側面も含めて露出率を大きくする必要
があるが、これも絶縁樹脂層Rの塗布量をコントロール
することで露出率をコントロールすることができる。
【0069】また硬化した後、メタルポスト8の頭部に
極薄い膜が残存する場合もあるが、この場合は、簡単に
その表面を研磨またはプラズマアッシングすればよい。
特に前述したようにメタルポストの高さが均一になって
いるので、フラット性のある研磨板を採用すれば、全て
の頭部をクリーンにできる。
【0070】また絶縁樹脂層Rを被覆した後、研磨でき
る程度に半硬化し、メタルポスト8の頭部近傍まで研磨
してから、完全に硬化しても良い。この場合、メタルポ
スト8の頭部には極薄い膜しか残存しないので、絶縁樹
脂層Rの収縮率が小さくても、絶縁樹脂層の収縮でメタ
ルポストを露出させることができる。つまり樹脂の収縮
率により、メタルポスト8の上に配置できる膜厚が決ま
るため、それに応じて研磨するか、しなくてすむか、ま
たどの程度研磨するかを決定しメタルポストを露出させ
ればよい。
【0071】また前記Si3N4膜が形成される場合は、
メタルポストの頭部にSi3N4膜が形成されているの
で、この場合は、ウエットエッチング、ドライエッチン
グまたは研磨で取り除かれる。
【0072】更に露出したメタルポスト8にNi10と
Auがメッキされる。ここではCuの薄膜層6が再配線
層7をマスクとして取り除かれているので、無電解メッ
キが採用され、Niが約1μm、Au11が約5000
Åで形成される。
【0073】メタルポスト頭部の上層まで絶縁樹脂層を
塗布し、これを研磨してゆくと、メタルポストの頭出し
が非常に難しい。またAuは、5000Å程度の膜厚で
最上層にあるため、フラットな研磨が実現されなけれ
ば、あるポストはAuが出ており、また別のポストは、
Auの上に絶縁樹脂層がかぶさり、また別のポストはA
uが削られている状態を作ってしまう。つまりNiの酸
化も兼ねているため、半田ボールの固着ができている
所、弱い所、全くできない所が発生する。
【0074】本発明は、メタルポスト8が露出している
ので、バリアメタル10、11が精度高く形成でき、半
田ボール12の固着性も良好になる。
【0075】この樹脂層Rは、収縮型で説明したが、前
述しているように研磨しても良い。つまり樹脂層Rでメ
タルポスト8を完全に覆い、その後メタルポスト8が露
出されるまで研磨しても良い。この研磨工程も樹脂層R
が第1の溝を埋めているので、クラック等を防止するこ
とができる。
【0076】更に図示していないがウェハ表面を保護シ
ートで覆い、バックグラインドし、ウェハの厚みを薄く
する。
【0077】図では、省略したが、バックグラインドし
た後、ウェハ裏面に樹脂を被覆しても良い。これは、バ
ックグラインドの際に発生する傷が原因で発生するウェ
ハのカケを防止するものであると同時に、絶縁樹脂層R
の収縮により発生するウェハの反りを防止するものであ
る。
【0078】従って、収縮が大きい樹脂層Rが表面にあ
るため、裏面にも同程度の厚みの樹脂層Rが設けられる
必要がある。また絶縁樹脂層rも考慮され、少なくとも
樹脂層Rの膜厚と同程度かこれよりも厚く、最大樹脂層
Rと樹脂層rの厚み程度の膜厚が必用である。またこの
後にダイシングされるので、チップのカケに対する保
護、チップサイズが大きい場合の反りを考慮すれば、こ
の裏面に形成された保護樹脂も製品として残存させる事
もできる。
【0079】最後に、用意した半田ボール12を位置合
わせして搭載し、リフローする。そして、半導体基板を
ダイシング工程により、スクライブラインDLに沿って
チップに分割し、チップサイズ・パッケージとして完成
する。
【0080】ここで半田を溶融するタイミングは、ダイ
シングの前である。
【0081】このダイシングは、本発明の特徴となると
ころであり、除去領域ELよりも幅狭のダイシングブレ
ードを用意し、これを用いて除去領域ELのほぼセンタ
ーでフルカットする。除去領域ELは、例えば半導体基
板まで到達しているハーフカットで実現されているた
め、半導体基板から上層に形成される各層の界面端部
は、前記被覆層6´、7´および樹脂層Rで保護されて
CSPとなる。
【0082】以上、本発明は、再配線型で説明してきた
が、樹脂封止型でも実施できることは言うまでもない。
【0083】また本願では、絶縁樹脂層Rとしてシート
30付きのフィルムFを採用しても良い。
【0084】続いて、第2の実施の形態について説明す
る。これは被覆材としてメタルポスト材を利用するもの
である。図3のシード層6、6´を形成するまでは同様
である。
【0085】シード層が形成された後は、再配線層7の
形成領域が露出されたホトレジストPR1を形成する。
ここでは除去領域ELも覆われている。そしてシード層
6、6´を介して再配線層7を形成する。(以上図6参
照) 続いてホトレジストPR1を除去し、メタルポスト8の
形成領域、除去領域ELの形成領域が露出したホトレジ
ストPR2を形成し、シード層6を介してメタルポスト
8を形成すると同時に、被覆材8´を形成する。(以上
図7参照) 更にホトレジストPR2を除去し、樹脂層Rを形成し、
半田ボールを形成し、ダイシングする。この工程も図5
の工程と実質同じであるので詳細な説明は、省略する。
【0086】両実施の形態共に除去領域ELは、ダイシ
ングで形成されているかエッチングにより実現されても
良い。
【0087】以上、除去領域ELの界面が露出している
領域には、再配線層材料、メタルポスト材料が被覆でき
るため、シールリングとしての機能を持たすことができ
る。しかもIC形成領域の電極で成るシールリングを別
途設けるのと異なり、本発明は、ダイシング領域のぎり
ぎりの所に設けられるため、チップサイズパッケージの
サイズを大きくすることなく実現できる。
【0088】
【発明の効果】本発明によれば、第1に、半導体チップ
周囲の側面に、半導体チップの表面から半導体基板まで
到達する除去領域を設け、前記除去領域に露出した界面
に、メタルポストおよび/または再配線層に用いられた
材料を被覆することで、経時変化の原因となる湿気の浸
入路をふさぐ事ができる。
【0089】第2に、前記除去領域を、ダイシングによ
り形成することで、除去領域ELの形成時間を大幅に短
縮することができる。
【0090】第3に、前記除去領域には樹脂が形成さ
れ、界面が露出する側面よりも外側でフルカットするこ
とで、二重のシールが実現できる。
【0091】更には、Cuのメッキ工程を共用すること
で、別途工程の付加をすることなく形成することができ
る。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態に係る半導体装置の
製造方法を説明する図である。
【図2】 本発明の第1の実施形態に係る半導体装置の
製造方法を説明する図である。
【図3】 本発明の第1の実施形態に係る半導体装置の
製造方法を説明する図である。
【図4】 本発明の第1の実施形態に係る半導体装置の
製造方法を説明する図である。
【図5】 本発明の第1の実施形態に係る半導体装置の
製造方法を説明する図である。
【図6】 本発明の第2の実施形態に係る半導体装置の
製造方法を説明する図である。
【図7】 本発明の第2の実施形態に係る半導体装置の
製造方法を説明する図である。
【図8】 本発明の第2の実施形態に係る半導体装置の
製造方法を説明する図である。
【図9】 従来のチップサイズパッケージを説明する図
である。
フロントページの続き (72)発明者 高井 信行 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 北川 勝彦 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 4M109 AA02 BA07 CA05 CA24 DA04 DA07 DB17 EA02 EA07 EA11 EA12 EC01 ED02 ED03 EE03 5F033 HH08 HH11 HH13 JJ08 JJ11 JJ33 KK01 KK08 KK33 PP15 PP27 PP28 QQ03 QQ08 QQ11 QQ37 QQ47 RR06 RR21 SS15 SS21 VV03 VV07 XX18

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの一表面のサイズと実質等
    しいサイズを有し、前記半導体チップの一表面が樹脂に
    より被覆された半導体装置に於いて、 前記半導体チップには半田ボールまたは半田バンプと接
    続されるメタルポストおよび前記メタルポストが接続さ
    れる再配線層が設けられ、 前記半導体チップ周囲の側面には、前記半導体チップの
    下層の半導体基板まで到達する除去領域が設けられ、前
    記除去領域に露出した界面には、前記メタルポストおよ
    び/または前記再配線層に用いられた材料が被覆される
    事を特徴とした半導体装置。
  2. 【請求項2】 前記除去領域は、ダイシングにより形成
    される請求項1に記載の半導体装置。
  3. 【請求項3】 前記材料は、Cuで成る請求項1または
    請求項2に記載の半導体装置。
  4. 【請求項4】 前記除去領域には前記樹脂が形成され、
    前記界面が露出する側面よりも外側でフルカットされて
    いる請求項1、請求項2または請求項3に記載の半導体
    装置。
JP11046736A 1999-02-24 1999-02-24 半導体装置 Pending JP2000243754A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11046736A JP2000243754A (ja) 1999-02-24 1999-02-24 半導体装置
US09/512,481 US6326701B1 (en) 1999-02-24 2000-02-23 Chip size package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11046736A JP2000243754A (ja) 1999-02-24 1999-02-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2000243754A true JP2000243754A (ja) 2000-09-08

Family

ID=12755627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11046736A Pending JP2000243754A (ja) 1999-02-24 1999-02-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2000243754A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013229A (ja) * 2004-06-28 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
US7144760B2 (en) 2002-10-15 2006-12-05 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic equipment
JP2007165437A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2008047733A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及び半導体装置の製造方法
US7387945B2 (en) 2004-05-11 2008-06-17 Seiko Epson Corporation Semiconductor chip, semiconductor device and electronic equipment including warpage control film, and manufacturing method of same
JP2009135421A (ja) * 2007-11-05 2009-06-18 Casio Comput Co Ltd 半導体装置およびその製造方法
DE102009056981A1 (de) 2008-12-11 2010-07-08 NITTO DENKO CORPORATION, Ibaraki-shi Herstellungsverfahren für Halbleiter-Vorrichtungen
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7884286B2 (en) 2000-02-25 2011-02-08 Ibiden Co., Ltd. Multilayer printed circuit board
JP2011097074A (ja) * 2010-12-20 2011-05-12 Yamaha Corp 半導体ウェーハ及びその製造方法
JP2011119324A (ja) * 2009-12-01 2011-06-16 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8063488B2 (en) * 2008-03-31 2011-11-22 Oki Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
US8183093B2 (en) 2009-03-27 2012-05-22 Nitto Denko Corporation Method of manufacturing a semiconductor device by lamination
KR20150037732A (ko) 2012-07-19 2015-04-08 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2015531994A (ja) * 2012-07-10 2015-11-05 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated レーザ及びプラズマエッチングを用いたウェハダイシングのための均一なマスキング
JP2017204643A (ja) * 2016-05-13 2017-11-16 ネペス カンパニー リミテッドNepes Co., Ltd. 半導体パッケージおよびその製造方法
US10283464B2 (en) 2017-07-11 2019-05-07 Fujitsu Limited Electronic device and manufacturing method of electronic device
JP2020009957A (ja) * 2018-07-10 2020-01-16 株式会社ディスコ 半導体ウェーハの加工方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884286B2 (en) 2000-02-25 2011-02-08 Ibiden Co., Ltd. Multilayer printed circuit board
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7888605B2 (en) 2000-02-25 2011-02-15 Ibiden Co., Ltd. Multilayer printed circuit board
US7888606B2 (en) 2000-02-25 2011-02-15 Ibiden Co., Ltd. Multilayer printed circuit board
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
US8293579B2 (en) 2000-09-25 2012-10-23 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7908745B2 (en) 2000-09-25 2011-03-22 Ibiden Co., Ltd. Method of manufacturing multi-layer printed circuit board
US7144760B2 (en) 2002-10-15 2006-12-05 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic equipment
US7387945B2 (en) 2004-05-11 2008-06-17 Seiko Epson Corporation Semiconductor chip, semiconductor device and electronic equipment including warpage control film, and manufacturing method of same
JP2006013229A (ja) * 2004-06-28 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
JP4722690B2 (ja) * 2005-12-12 2011-07-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2007165437A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2008047733A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置及び半導体装置の製造方法
JP2009135421A (ja) * 2007-11-05 2009-06-18 Casio Comput Co Ltd 半導体装置およびその製造方法
US8063488B2 (en) * 2008-03-31 2011-11-22 Oki Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
DE102009056981A1 (de) 2008-12-11 2010-07-08 NITTO DENKO CORPORATION, Ibaraki-shi Herstellungsverfahren für Halbleiter-Vorrichtungen
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
US8183093B2 (en) 2009-03-27 2012-05-22 Nitto Denko Corporation Method of manufacturing a semiconductor device by lamination
JP2011119324A (ja) * 2009-12-01 2011-06-16 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2011097074A (ja) * 2010-12-20 2011-05-12 Yamaha Corp 半導体ウェーハ及びその製造方法
JP2015531994A (ja) * 2012-07-10 2015-11-05 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated レーザ及びプラズマエッチングを用いたウェハダイシングのための均一なマスキング
KR20150037732A (ko) 2012-07-19 2015-04-08 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9105531B2 (en) 2012-07-19 2015-08-11 Renesas Electronics Corporation Semiconductor device
US9312195B2 (en) 2012-07-19 2016-04-12 Renesas Electronics Corporation Semiconductor device
JP2017204643A (ja) * 2016-05-13 2017-11-16 ネペス カンパニー リミテッドNepes Co., Ltd. 半導体パッケージおよびその製造方法
CN107369671A (zh) * 2016-05-13 2017-11-21 Nepes株式会社 半导体封装及其制造方法
US10381312B2 (en) 2016-05-13 2019-08-13 Nepes Co., Ltd. Semiconductor package and method of manufacturing the same
CN107369671B (zh) * 2016-05-13 2019-11-01 Nepes株式会社 半导体封装及其制造方法
US10283464B2 (en) 2017-07-11 2019-05-07 Fujitsu Limited Electronic device and manufacturing method of electronic device
JP2020009957A (ja) * 2018-07-10 2020-01-16 株式会社ディスコ 半導体ウェーハの加工方法
CN110707008A (zh) * 2018-07-10 2020-01-17 株式会社迪思科 半导体晶片的加工方法
JP7109862B2 (ja) 2018-07-10 2022-08-01 株式会社ディスコ 半導体ウェーハの加工方法
CN110707008B (zh) * 2018-07-10 2023-09-19 株式会社迪思科 半导体晶片的加工方法

Similar Documents

Publication Publication Date Title
JP2000243754A (ja) 半導体装置
US6326701B1 (en) Chip size package and manufacturing method thereof
TWI732014B (zh) 封裝結構及其形成方法
US6479900B1 (en) Semiconductor device and method of manufacturing the same
CN105336578B (zh) 具有通孔的堆叠结构上的缓冲层
JP3548061B2 (ja) 半導体装置の製造方法
JP2001176899A (ja) 半導体装置の製造方法
US10636748B2 (en) Package structure
TWI819685B (zh) 半導體裝置及其製造方法
KR102293695B1 (ko) 스트레스를 감소시키기 위한 폴리머 층의 패터닝
WO2000044043A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
US8723330B2 (en) Protective layer for protecting TSV tips during thermo-compressive bonding
JP3439144B2 (ja) 半導体装置およびその製造方法
JP2003051580A (ja) 半導体装置及びその製造方法
US9837289B2 (en) Methods for forming package-on-package structures having buffer dams
CN107689356A (zh) 具有减薄的衬底的封装件
JP3813367B2 (ja) 半導体装置およびその製造方法
JP3706492B2 (ja) 半導体装置およびその製造方法
JP2001127095A (ja) 半導体装置及びその製造方法
US6329288B1 (en) Semiconductor device and manufacturing method thereof
JP3723364B2 (ja) 半導体装置の製造方法
JP2001168126A (ja) 半導体装置とその製造方法
JP2001110828A (ja) 半導体装置の製造方法
JP2000243774A (ja) 半導体装置の製造方法
JP2000228412A (ja) 半導体装置の製造方法