JP2009135421A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の上面にはパッシベーション膜７が設けられている。パッシベーション膜７および低誘電率膜配線積層構造部３の側面は金属膜１４および封止膜１８によって覆われている。これにより、低誘電率膜４が剥離しにくい構造となっている。この場合、低誘電率膜配線積層構造部３の側面と封止膜１８との金属膜１４を介在させているのは、耐湿環境からの保護を十分とするためである。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。

携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ（サイズ＆ディメンション）を有するＣＳＰ（Chip Size Package）が知られている。ＣＳＰの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、ＷＬＰ（Wafer Level Package）とも言われている。

従来のこのような半導体装置（例えば、特許文献１参照）では、半導体基板に形成された接続パッドを覆う絶縁膜の上面に配線が延出され、延出された配線の一端に形成された接続パッド部上面に多数の柱状電極が設けられ、絶縁膜の上面における柱状電極間に配線を覆って封止膜が形成されている。封止膜はその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。

特開２００４−３４９４６１号公報

ところで、上記のような半導体装置には、半導体基板の一面に形成される集積回路に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。

この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率４．２〜４．０よりも低いｌｏｗ−ｋ材料等と言われる低誘電率材料が注目されている。ｌｏｗ−ｋ材料としては、酸化シリコン（ＳｉＯ２）に炭素（Ｃ）をドープしたＳｉＯＣやさらにＨを含むＳｉＯＣＨ等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス（多孔性）型の低誘電率膜の検討も行われている。

しかしながら、上述した低誘電率膜を備えた半導体装置では、特に、中空構造を有するポーラス型の低誘電率膜に代表されるように、機械的強度が低く、また水分の影響を受けやすく、ひいては下地層から剥離しやすいという問題がある。

そこで、この発明は、低誘電率膜の剥離を大幅に改善することができる半導体装置およびその製造方法を提供することを目的とする。

請求項１に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が３．０以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の側面を覆うように設けられた金属膜と、前記低誘電率膜配線積層構造部上に設けられた絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記外部接続用バンプ電極の周囲における前記絶縁膜上および前記半導体基板の周辺部上に前記金属膜を覆うように設けられた有機樹脂からなる封止膜とを備えていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記金属膜は前記電極用接続パッド部と同一の材料によって形成されていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜とその上に設けられた有機材料からなる保護膜とを含むことを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記金属膜によって覆われていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項５に記載の発明において、前記保護膜の側面は前記パッシベーション膜の側面よりも内側に配置され、前記パッシベーション膜の上面周辺部は前記金属膜によって覆われていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記保護膜、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記金属膜によって覆われていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記保護膜の上面周辺部は前記金属膜によって覆われていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置は、請求項９に記載の発明において、前記上層配線の接続パッド部上に形成された前記外部接続用バンプ電極は柱状電極であることを特徴とするものである。
請求項１１に記載の発明に係る半導体装置は、請求項１０に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ₃ 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去して、前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程と、前記低誘電率膜配線積層構造部上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成し、且つ、前記溝から露出された前記低誘電率膜配線積層構造部の側面を覆う金属膜を形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記外部接続用バンプ電極の周囲における前記低誘電率膜配線積層構造部および前記金属膜を覆う封止膜を形成する工程と、前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を含むことを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記低誘電率膜配線積層構造部上にパッシベーション膜を形成し、前記パッシベーション膜および前記低誘電率膜配線積層構造部を除去して、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面を露出する溝を形成し、前記パッシベーション膜上に有機樹脂からなる絶縁膜を形成し、前記絶縁膜上に前記電極用接続パッド部を形成し、前記溝から露出された前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面を覆う前記金属膜を形成し、前記外部接続用バンプ電極の周囲における前記絶縁膜および前記金属膜を覆う前記封止膜を形成することを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記低誘電率膜配線積層構造部上にパッシベーション膜を形成し、前記パッシベーション膜上に有機樹脂からなる絶縁膜をパターン形成し、前記絶縁膜間において前記パッシベーション膜および前記低誘電率膜配線積層構造部を除去して、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面を露出する溝を形成し、前記絶縁膜上に前記電極用接続パッド部を形成し、前記溝から露出された前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面を覆う前記金属膜を形成し、前記外部接続用バンプ電極の周囲における前記絶縁膜および前記金属膜を覆う前記封止膜を形成することを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１４または１５に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１４または１５に記載の発明において、前記金属膜は前記電極用接続パッド部と同一の材料によって同時に形成することを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１４または１５に記載の発明において、前記ダイシングストリート上およびその両側の領域における前記パッシベーション膜および前記低誘電率膜配線積層構造部を除去する工程は、前記パッシベーション膜および前記低誘電率膜配線積層構造部にレーザビームを照射する工程を含むことを特徴とするものである。
請求項１９に記載の発明に係る半導体装置の製造方法は、請求項１４または１５に記載の発明において、前記絶縁膜はフォトリソグラフィ技術を用いて形成することを特徴とするものである。
請求項２０に記載の発明に係る半導体装置の製造方法は、請求項１４または１５に記載の発明において、前記封止膜を形成する工程は、前記封止膜を前記溝内に充填する工程を含むことを特徴とするものである。
請求項２１に記載の発明に係る半導体装置の製造方法は、請求項１４または１５に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ₃ 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。

この発明によれば、半導体基板上の周辺部を除く領域に比誘電率が３．０以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を設け、この低誘電率膜配線積層構造部の側面を金属膜および封止膜によって覆っているので、低誘電率膜の剥離を大幅に改善することができる。この場合、低誘電率膜配線積層構造部の側面と封止膜との金属膜を介在させているのは、耐湿環境からの保護を十分とするためである。

（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが実際にはシリコン基板１の上面に多数配列されている。

シリコン基板１の上面において接続パッド２の外側の周辺部を除く領域には低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３は、複数層例えば４層の低誘電率膜４と同数層の銅やアルミニウム系金属等からなる配線５とが交互に積層された構造となっている。

低誘電率膜４の材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ₃ 結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。

有機ポリマー系のｌｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。

また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。

低誘電率膜配線積層構造部３において、各層の配線５は層間で互いに接続されている。最下層の配線５の一端部は、最下層の低誘電率膜４に設けられた開口部６を介して接続パッド２に接続されている。最上層の配線５の接続パッド部５ａは最上層の低誘電率膜４の上面周辺部に配置されている。

最上層の配線５を含む最上層の低誘電率膜４の上面には酸化シリコン等の無機材料からなるパッシベーション膜７が設けられている。最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。パッシベーション膜７の上面の周辺部を除く領域には主成分がポリイミド、エポキシ、フェノール、ビスマレイミド、アクリル、合成ゴム、ポリベンゾオキサイド等の有機材料からなる保護膜（絶縁膜）９が設けられている。この状態では、保護膜９の側面はパッシベーション膜７の側面よりも内側に配置されている。パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。

保護膜９の上面には上層配線１１が設けられている。上層配線１１は、保護膜９の上面に設けられた銅等からなる下地金属層１２と、下地金属層１２の上面に設けられた銅からなる上部金属層１３との２層構造となっている。上層配線１１の一端部は、パッシベーション膜７および保護膜９の開口部８、１０を介して最上層の配線５の接続パッド部５ａに接続されている。

低誘電率膜配線積層構造部３およびパッシベーション膜７の側面、低誘電率膜配線積層構造部３の周囲におけるシリコン基板１の上面およびパッシベーション膜７の上面周辺部には、上層配線１１と同様に、銅等からなる下地金属層１５および銅からなる上部金属層１６からなる２層構造の金属膜１４が設けられている。この状態では、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面は、実質的に一面を形成し、金属膜１４によって覆われている。

上層配線１１の接続パッド部（電極用接続パッド部）上面には銅からなる柱状電極（外部接続用バンプ電極）１７が設けられている。上層配線１１を含む保護膜９の上面、パッシベーション膜７の周辺部近傍の上面および金属膜１４を含むシリコン基板１の周辺部上面にはエポキシ系樹脂等の有機材料からなる封止膜１８がその上面が柱状電極１７の上面と面一となるように設けられている。この状態では、金属膜１４の側面は封止膜１８によって覆われている。柱状電極１７の上面には半田ボール１９が設けられている。

以上のように、この半導体装置では、シリコン基板１上の周辺部を除く領域に低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３を設け、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面を金属膜１４および封止膜１８によって覆っており、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造となっている。この場合、パッシベーション膜７の上面周辺部も金属膜１４によって覆われている。

ところで、金属膜１４を設けずに、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面を封止膜１８によって直接覆うことが考えられている。低誘電率膜４の空乏率が比較的小さくて誘電率が２．８〜３．０と比較的大きい場合には、低誘電率膜４の側面を有機材料からなる封止膜１８によって直接覆っても、耐湿環境からの保護は十分である。

しかるに、低誘電率膜配線積層構造部３の配線５間の間隔がより一層小さくなり、例えば６５ｎｍ以下、特に４５ｎｍ以下と小さくなると、配線５間の容量がより一層大きくなってしまう。これに対応するには、低誘電率膜４の空乏率を比較的大きくして誘電率を２．６以下と比較的小さくする必要がある。

しかしながら、このような低誘電率膜４の側面を有機材料からなる封止膜１８によって直接覆うと、耐湿環境からの保護が不十分となってしまう。これに対し、図１に示すように、低誘電率膜４の側面を金属膜１４および封止膜１８によって覆うと、金属膜１４で低誘電率膜４への水分の浸透を確実に防止することができ、耐湿環境からの保護を十分とすることができる。

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に、接続パッド２と、各４層の低誘電率膜４および配線５と、パッシベーション膜７とが設けられ、最上層の配線５の接続パッド部５ａの中央部がパッシベーション膜７に設けられた開口部８を介して露出されたものを準備する。

低誘電率膜４の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。

次に、図３に示すように、レーザビームを照射するレーザ加工により、ダイシングストリート２２およびその両側の領域におけるパッシベーション膜７および４層の低誘電率膜４に溝２３を形成する。ここで、低誘電率膜４は脆いため、ブレードにより切断して溝２３を形成する場合には、切断面において低誘電率膜４に多数の切欠け、破損が生じてしまうので、溝２３の形成はレーザビームの照射により低誘電率膜４を切断する方法が推奨される。

レーザビームの照射により溝２３を加工する場合、レーザビームがシリコン基板１の上面に照射されるとシリコン基板１の上面が溶融し、この溶融したものがシリコン基板１から跳ね上がってからシリコン基板１上に落下するため、溝２３の底面は図３に図示の如く凹凸となる。

この状態では、ダイシングストリート２２およびその両側の領域における半導体ウエハ２１の上面は溝２３を介して露出されている。また、半導体ウエハ２１上に積層された４層の低誘電率膜４、パッシベーション膜７および保護膜９が溝２３により分離されることにより、図１に示す低誘電率膜配線積層構造部３が形成されている。

次に、図４に示すように、パッシベーション膜７の上面の周辺部を除く領域に、ポリイミド系樹脂等の有機材料からなる保護膜９をパターン形成する。この場合、まず、パッシベーション膜７の開口部を介して露出された最上層の配線５の接続パッド部５ａを含むパッシベーション膜７の上面および溝２３を介して露出された半導体ウエハ２１の上面に、スクリーン印刷法、スピンコート法等により、ポリイミド系樹脂等からなる有機材料膜を成膜する。次に、この成膜された有機材料膜をフォトリソグラフィ技術を用いてパターニングすると、パッシベーション膜７の開口部８に対応する部分に開口部１０を有する保護膜９が形成される。

ここで、図２に示す状態において、パッシベーション膜７の上面にポリイミド系樹脂等からなる有機材料膜を成膜し、次いで、レーザビームの照射により、有機材料膜、パッシベーション膜７および４層の低誘電率膜４に溝２３を形成することが考えられる。しかしながら、有機材料膜の材料が、ポリイミド系樹脂等のように、レーザエネルギーを吸収しやすく、レーザビームの照射で切断しにくいものである場合には、好ましくない。そこで、限定する意味ではないが、保護膜９はフォトリソグラフィ技術を用いてパターニングする方が好ましい。

次に、図５に示すように、パッシベーション膜７および保護膜９の開口部８、１０を介して露出された最上層の配線５の接続パッド部５ａの上面を含む保護膜９の上面、パッシベーション膜７の周辺部上面および溝２３を介して露出された半導体ウエハ２１の上面に下地金属層２４を形成する。この場合、下地金属層２４は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。ここで、各図面において、溝２３の底面上に形成される下地金属層２４を溝２３の底面の凹凸にほぼ平行に描いているが、実際は、多少、溝２３の底面の凹凸を緩やかにするように成膜される。

次に、下地金属層２４の上面にメッキレジスト膜２５をパターン形成する。この場合、上部金属層１３、１６形成領域に対応する部分におけるメッキレジスト膜２５には開口部２６、２７が形成されている。次に、下地金属層２４をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２５の開口部２６、２７内の下地金属層２４の上面に上部金属層１３、１６を同時に形成する。次に、メッキレジスト膜２５を剥離する。

次に、図６に示すように、上部金属層１３、１６を含む下地金属層２４の上面にメッキレジスト膜２８をパターン形成する。この場合、上部金属層１３の接続パッド部（柱状電極１７形成領域）に対応する部分におけるメッキレジスト膜２８には開口部２９が形成されている。次に、下地金属層２４をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２８の開口部２９内の上部金属層１３の接続パッド部上面に高さ５０〜１５０μｍの柱状電極１７を形成する。

次に、メッキレジスト膜２８を剥離し、次いで、上部金属層１３、１６をマスクとして下地金属層２４の不要な部分をエッチングして除去すると、図７に示すように、上部金属層１３、１６下にのみ下地金属層１２、１７が残存される。この状態では、下地金属層１２および上部金属層１３により２層構造の上層配線１１が形成され、下地金属層１７および上部金属層１６により２層構造の金属膜１４が形成されている。

次に、図８に示すように、スクリーン印刷法、スピンコート法等により、上層配線１１、柱状電極１７を含む保護膜９の上面、パッシベーション膜７の周辺部近傍の上面、金属膜１４の上面および溝２３を介して露出された半導体ウエハ２１の上面にエポキシ系樹脂等の有機材料からなる封止膜１８をその厚さが柱状電極１７の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１７の上面は封止膜１８によって覆われている。また、金属膜１４の側面は封止膜１８によって覆われている。

次に、封止膜１８の上面側を適宜に研削し、図９に示すように、柱状電極１７の上面を露出させ、且つ、この露出された柱状電極１７の上面を含む封止膜１８の上面を平坦化する。この封止膜１８の上面の平坦化に際し、封止膜１８と共に柱状電極１７の上面部を数μｍ〜十数μｍ研削してもよい。

次に、図１０に示すように、柱状電極１７の上面に半田ボール１９を形成する。次に、図１１に示すように、封止膜１８および半導体ウエハ２１を溝２３内の中央部のダイシングストリート２２に沿って切断する。すると、図１に示すように、パッシベーション膜７および低誘電率膜配線積層構造部３の側面が金属膜１４および封止膜１８によって覆われた構造の半導体装置が複数個得られる。

（製造方法の他の例）
次に、図１に示す半導体装置の製造方法の他の例について説明する。図２に示すものを準備した後に、図１２に示すように、パッシベーション膜７の開口部８を介して露出された最上層の配線７の接続パッド部５ａを含むパッシベーション膜７の上面全面に保護膜９を成膜する。

次に、成膜された保護膜９をフォトリソグラフィ技術を用いてパターニングすると、図１３に示すように、パッシベーション膜７の開口部８に対応する部分に開口部１０を有する保護膜９が形成される。次に、レーザビームを照射して、パッシベーション膜７および４層の低誘電率膜４を加工すると、図４に示すように、溝２３が形成される。以下の工程は上記製造方法の一例の場合と同じであるので、省略する。

（第２実施形態）
図１４はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、パッシベーション膜７の上面全体に保護膜９を設け、保護膜９、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面、低誘電率膜配線積層構造部３の周囲におけるシリコン基板１の上面および保護膜９の上面周辺部に金属膜１４を設けた点である。

このように、この半導体装置では、保護膜９、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面を金属膜１４および封止膜１８によって覆っているので、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造となっており、また耐湿環境からの保護を十分とすることができる。この場合、保護膜９の上面周辺部も金属膜１４によって覆われている。

次に、この半導体装置の製造方法の一例について説明する。まず、図１２に示すように、パッシベーション膜７の上面全体に保護膜９を成膜する。次に、成膜された保護膜９をフォトリソグラフィ技術を用いてパターニングすると、図１５に示すように、パッシベーション膜７の開口部８に対応する部分に開口部１０を有する保護膜９が形成される。この場合、パターニングされた保護膜９のサイズは、図１３に示す保護膜９のサイズよりも所定の量だけ大きくなっている。

次に、図１６に示すように、レーザビームを照射するレーザ加工により、ダイシングストリート２２およびその両側の領域つまりパターニングされた保護膜９間におけるパッシベーション膜７および４層の低誘電率膜４に溝２３を形成する。この状態では、保護膜９、パッシベーション膜９および低誘電率膜配線積層構造部３の側面は、実質的に一面を形成している。以下の工程は上記説明から容易に理解し得るので、省略する。

（その他の実施形態）
なお、上記実施形態において、半導体ウエハ２１の上面が溝２３の底部の如く図示されているが、レーザビームの照射により半導体ウエハ２１の上面が除去されるように溝２３を形成し、溝２３の底部が半導体ウエハ２１の上面より陥没するようにしてもよい。また、半導体ウエハ２３の上面に、フィールド酸化膜等の絶縁膜が形成されている場合には、このフィール酸化膜の上面あるいはその膜厚の中間部が溝２３の底部となるようにして、溝２３の底部が、半導体ウエハ２１の上面よりも上方に位置するようにすることもできる。

また、上記実施形態では、保護膜９上に上層配線１１を形成し、この上層配線１１の接続パッド部上に柱状電極１７を形成した構造を有するものであるが、この発明は、保護膜９上に接続パッド部のみを形成し、この接続パッド部上に半田ボール１９等の外部接続用バンプ電極を形成する構造に適用することもできる。

この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１に示す半導体装置の製造方法の他の例において、所定の工程の断面図。 図１２に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１４に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図１５に続く工程の断面図。

符号の説明

１ シリコン基板
２ 接続パッド
３ 低誘電率膜配線積層構造部
４ 低誘電率膜
５ 配線
７ パッシベーション膜
９ 保護膜
１１ 上層配線
１４ 金属膜
１７ 柱状電極
１８ 封止膜
１９ 半田ボール
２１ 半導体ウエハ
２２ ダイシングストリート
２３ 溝

Claims (21)

1. 半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が３．０以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の側面を覆うように設けられた金属膜と、前記低誘電率膜配線積層構造部上に設けられた絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記外部接続用バンプ電極の周囲における前記絶縁膜上および前記半導体基板の周辺部上に前記金属膜を覆うように設けられた有機樹脂からなる封止膜とを備えていることを特徴とする半導体装置。
2. 請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とする半導体装置。
3. 請求項１に記載の発明において、前記金属膜は前記電極用接続パッド部と同一の材料によって形成されていることを特徴とする半導体装置。
4. 請求項１に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜とその上に設けられた有機材料からなる保護膜とを含むことを特徴とする半導体装置。
5. 請求項４に記載の発明において、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記金属膜によって覆われていることを特徴とする半導体装置。
6. 請求項５に記載の発明において、前記保護膜の側面は前記パッシベーション膜の側面よりも内側に配置され、前記パッシベーション膜の上面周辺部は前記金属膜によって覆われていることを特徴とする半導体装置。
7. 請求項４に記載の発明において、前記保護膜、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記金属膜によって覆われていることを特徴とする半導体装置。
8. 請求項７に記載の発明において、前記保護膜の上面周辺部は前記金属膜によって覆われていることを特徴とする半導体装置。
9. 請求項１に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とする半導体装置。
10. 請求項９に記載の発明において、前記上層配線の接続パッド部上に形成された前記外部接続用バンプ電極は柱状電極であることを特徴とする半導体装置。
11. 請求項１０に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
12. 請求項１に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ₃ 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置。
13. 半導体ウエハの当該一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、
    ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去して、前記低誘電率膜配線積層構造部の側面を露出する溝を形成する工程と、
    前記低誘電率膜配線積層構造部上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成し、且つ、前記溝から露出された前記低誘電率膜配線積層構造部の側面を覆う金属膜を形成する工程と、
    前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
    前記外部接続用バンプ電極の周囲における前記低誘電率膜配線積層構造部および前記金属膜を覆う封止膜を形成する工程と、
    前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
    を含むことを特徴とする半導体装置の製造方法。
14. 請求項１３に記載の発明において、前記低誘電率膜配線積層構造部上にパッシベーション膜を形成し、前記パッシベーション膜および前記低誘電率膜配線積層構造部を除去して、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面を露出する溝を形成し、前記パッシベーション膜上に有機樹脂からなる絶縁膜を形成し、前記絶縁膜上に前記電極用接続パッド部を形成し、前記溝から露出された前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面を覆う前記金属膜を形成し、前記外部接続用バンプ電極の周囲における前記絶縁膜および前記金属膜を覆う前記封止膜を形成することを特徴とする半導体装置の製造方法。
15. 請求項１３に記載の発明において、前記低誘電率膜配線積層構造部上にパッシベーション膜を形成し、前記パッシベーション膜上に有機樹脂からなる絶縁膜をパターン形成し、前記絶縁膜間において前記パッシベーション膜および前記低誘電率膜配線積層構造部を除去して、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面を露出する溝を形成し、前記絶縁膜上に前記電極用接続パッド部を形成し、前記溝から露出された前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面を覆う前記金属膜を形成し、前記外部接続用バンプ電極の周囲における前記絶縁膜および前記金属膜を覆う前記封止膜を形成することを特徴とする半導体装置の製造方法。
16. 請求項１４または１５に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とする半導体装置の製造方法。
17. 請求項１４または１５に記載の発明において、前記金属膜は前記電極用接続パッド部と同一の材料によって同時に形成することを特徴とする半導体装置の製造方法。
18. 請求項１４または１５に記載の発明において、前記ダイシングストリート上およびその両側の領域における前記パッシベーション膜および前記低誘電率膜配線積層構造部を除去する工程は、前記パッシベーション膜および前記低誘電率膜配線積層構造部にレーザビームを照射する工程を含むことを特徴とする半導体装置の製造方法。
19. 請求項１４または１５に記載の発明において、前記絶縁膜はフォトリソグラフィ技術を用いて形成することを特徴とする半導体装置の製造方法。
20. 請求項１４または１５に記載の発明において、前記封止膜を形成する工程は、前記封止膜を前記溝内に充填する工程を含むことを特徴とする半導体装置の製造方法。
21. 請求項１４または１５に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ₃ 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。

Images