JP7109862B2 - 半導体ウェーハの加工方法 - Google Patents

半導体ウェーハの加工方法 Download PDF

Info

Publication number
JP7109862B2
JP7109862B2 JP2018130981A JP2018130981A JP7109862B2 JP 7109862 B2 JP7109862 B2 JP 7109862B2 JP 2018130981 A JP2018130981 A JP 2018130981A JP 2018130981 A JP2018130981 A JP 2018130981A JP 7109862 B2 JP7109862 B2 JP 7109862B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
laser
layer
mask layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018130981A
Other languages
English (en)
Other versions
JP2020009957A (ja
Inventor
匡俊 若原
リリ ウェイ フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2018130981A priority Critical patent/JP7109862B2/ja
Priority to CN201910564922.8A priority patent/CN110707008B/zh
Priority to US16/456,011 priority patent/US10796962B2/en
Priority to KR1020190081932A priority patent/KR20200006498A/ko
Priority to TW108124119A priority patent/TWI800665B/zh
Priority to DE102019210185.2A priority patent/DE102019210185B4/de
Publication of JP2020009957A publication Critical patent/JP2020009957A/ja
Application granted granted Critical
Publication of JP7109862B2 publication Critical patent/JP7109862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1163—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
    • H01L2224/11632—Ablation by means of a laser or focused ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Description

本発明は、複数の半導体デバイスを区画する分割予定ラインに沿って半導体ウェーハを分割する、半導体ウェーハの加工方法に関する。
通常、半導体デバイスは、半導体ウェーハと半導体ウェーハの表面に形成された機能層とを有する。この機能層は、配線層と、配線層上に設けられた金属電極と、配線層及び金属電極の各々を上下方向に挟む層間絶縁膜とを含む。
近年、この層間絶縁膜の材料として低誘電率材料（いわゆる、Ｌｏｗ－ｋ材料）が用いられている。Ｌｏｗ－ｋ材料を用いることにより、半導体デバイスの処理速度を高速化することができる。
しかしながら、Ｌｏｗ－ｋ材料は多孔質性材料であるので、例えばシリコンの熱酸化膜（ＳｉＯ２）に比べて強度が低い。それゆえ、例えば、切削ブレードを用いて半導体ウェーハを切削して分割するときに、Ｌｏｗ－ｋ材料が剥離されるという問題がある。
そこで、切削ブレードを用いた切削に代えて、レーザーアブレーション技術によりＬｏｗ－ｋ材料を含む機能層を部分的に除去してレーザー加工溝を形成し、このレーザー加工溝の内側を切削ブレードで切削して分割する技術が存在する（例えば、特許文献１を参照）。当該技術を採用することで、半導体ウェーハの分割時に、Ｌｏｗ－ｋ材料が剥離される問題を解消できる。
しかしながら、レーザー加工溝を形成するときに生じた熱によって、レーザー加工溝の周辺のＬｏｗ－ｋ材料に変質層が形成され、更に、レーザー加工溝の底部にμｍオーダーのクラックを有する歪み層が形成される。
変質層及び歪み層は、半導体デバイスの動作等に悪影響を与える可能性があり、半導体ウェーハを分割して形成されたデバイスチップの抗折強度を下げる可能性もある。それゆえ、変質層及び歪み層は、半導体ウェーハから除去されることが望ましい。
特開２００９－２１４７６号公報
通常、機能層に含まれる金属電極を層間絶縁膜から露出させる工程の後、又は、層間絶縁膜から露出された金属電極に電気的に接続される電極バンプ等を形成する工程の後に、機能層にレーザー加工溝を形成する。次いで、半導体ウェーハを分割するべく、レーザー加工溝の内側に位置する半導体ウェーハを切削ブレードで切削して半導体ウェーハを分割する。
この場合、レーザー加工溝形成後、且つ、半導体ウェーハの分割前に、変質層及び歪み層を、例えばプラズマエッチングで除去することが考えられる。しかしながら、プラズマエッチングで除去しない領域を被覆するマスク層（例えば、フォトレジスト層）を設ける工程が追加的に必要となるので、追加的なコストが生じる。
本発明は係る問題点に鑑みてなされたものであり、レーザー加工溝形成後、且つ、半導体ウェーハの分割前に、マスク層形成工程を追加することなく、変質層及び歪み層を除去することを目的とする。
本発明の一態様によれば、配線層と該配線層上に位置する金属電極とを含み半導体ウェーハの表面に形成された機能層を有する複数の半導体デバイスと、該機能層上に位置し且つ該複数の半導体デバイスを区画する分割予定ラインとを形成するデバイス形成ステップと、該機能層の表面を絶縁性の保護層で被覆しデバイスウェーハを形成する保護層被覆ステップと、該機能層及び該半導体ウェーハに対して吸収性を有する波長のレーザービームを該分割予定ラインに沿って照射し、該半導体ウェーハ、該保護層及び該機能層を部分的に除去して該半導体ウェーハを露出させることによりレーザー加工溝を形成するレーザー加工溝形成ステップと、該レーザー加工溝以外に残留する該保護層のうち、該金属電極上の領域を除いた領域を、マスク層で覆うマスク層形成ステップと、該マスク層を介して該保護層に対して第１のガスを用いたプラズマエッチングを行い、該金属電極を露出させる第１のエッチングステップと、第１のエッチングステップ後の該マスク層を介して該レーザー加工溝に対して第２のガスを用いたプラズマエッチングを行い、該マスク層から露出する該機能層と該半導体ウェーハの一部とを除去して、該レーザー加工溝を幅方向および深さ方向に拡張する第２のエッチングステップと、該第２のエッチングステップで拡張された該レーザー加工溝に沿って該半導体ウェーハをデバイスチップに分割する分割ステップと、を備え、該マスク層形成ステップで形成された、該レーザー加工溝の周辺に位置する該マスク層の該レーザー加工溝側の縁部は、該レーザー加工溝の縁部よりも外側に後退しており、該レーザー加工溝の周辺の該保護層の上部は、該マスク層から露出されている半導体ウェーハの加工方法が提供される。
また、好ましくは、半導体ウェーハの加工方法は、該保護層被覆ステップの後且つ該レーザー加工溝形成ステップの前に、該デバイスウェーハの表面を水溶性樹脂で被覆する水溶性樹脂被覆ステップと、該レーザー加工溝形成ステップの後且つ該マスク層形成ステップの前に、該デバイスウェーハを洗浄して該レーザー加工溝形成ステップで発生したデブリとともに該水溶性樹脂を除去する洗浄ステップと、を更に備える。
また、好ましくは、該分割ステップは、第２のエッチングステップで拡張された該レーザー加工溝に沿って該半導体ウェーハを切削ブレードで切削する切削ステップである。
また、好ましくは、該第２のエッチングステップで拡張された該レーザー加工溝は、該半導体ウェーハの該表面から該デバイスチップの仕上げ厚さを超える深さまで形成され、該分割ステップでは、該半導体ウェーハの該表面の反対側に位置する裏面を研削して該半導体ウェーハを仕上げ厚さに加工するとともに該第２のエッチングステップで拡張された該レーザー加工溝に沿って該半導体ウェーハを分割する。
また、好ましくは、半導体ウェーハの加工方法は、該第１のエッチングステップで露出された該金属電極上にバンプを形成するバンプ形成ステップを更に備える。
本発明に係る半導体ウェーハの加工方法では、レーザー加工溝形成ステップ後のマスク層形成ステップで、金属電極上の領域と、レーザー加工溝上の領域とを除いた領域を、マスク層で覆う。そして、第１のエッチングステップで、このマスク層を介して保護層に対してプラズマエッチングを行い、保護層を除去して金属電極を露出させる。
更に、金属電極の露出に使用するマスク層を介して第２のエッチングステップを行うことにより、レーザー加工溝形成ステップで形成されたレーザー加工溝の内側で各々露出する機能層と半導体ウェーハの一部とを除去する。
この様に、金属電極の露出に使用したマスク層を利用して層間絶縁膜の変質層及び半導体ウェーハの歪み層を除去できるので、レーザー加工溝形成後且つ半導体ウェーハの分割前に、マスク層形成工程を追加することなく変質層及び歪み層を除去できる。
図１（Ａ）は、デバイス形成ステップ（Ｓ１０）を示す半導体ウェーハ及び機能層の断面図であり、図１（Ｂ）は、保護層被覆ステップ（Ｓ２０）を示すデバイスウェーハの断面図である。 デバイスウェーハの斜視図である。 水溶性樹脂被覆ステップ（Ｓ３０）で水溶性樹脂が設けられたデバイスウェーハの断面図である。 レーザー加工溝形成ステップ（Ｓ４０）を示すデバイスウェーハの断面図である。 洗浄ステップ（Ｓ５０）で水溶性樹脂が除去されたデバイスウェーハの断面図である。 マスク層形成ステップ（Ｓ６０）でマスク層が設けられたデバイスウェーハの断面図である。 第１のエッチングステップ（Ｓ７０）を示すデバイスウェーハの断面図である。 第２のエッチングステップの前半部（Ｓ８０‐１）を示すデバイスウェーハの断面図である。 第２のエッチングステップの後半部（Ｓ８０‐２）を示すデバイスウェーハの断面図である。 バンプ形成ステップ（Ｓ９０）を示すデバイスウェーハの断面図である。 図１１（Ａ）は、分割ステップ（Ｓ１００）を示すデバイスウェーハの断面図であり、図１１（Ｂ）は、分割後のデバイスウェーハの断面図である。 デバイスウェーハ、支持テープ及びフレームから成るウェーハユニットの斜視図である。 第１実施形態に係る加工方法のフロー図である。 第２実施形態に係る第２のエッチングステップの後半部（Ｓ８０‐２）を示すデバイスウェーハの断面図である。 第２実施形態に係る分割ステップ（Ｓ１００）を示す一部断面側面図である。
図１（Ａ）から図１２を用いて、第１実施形態に係る半導体ウェーハ１１の加工方法を説明する。なお、図１３は、第１実施形態に係る加工方法のフロー図である。
図１（Ａ）は、デバイス形成ステップ（Ｓ１０）を示す半導体ウェーハ１１及び機能層１３の断面図である。図１（Ａ）を用いて、半導体ウェーハ１１及び機能層１３の構造を説明する。
半導体ウェーハ１１は、シリコン等の半導体材料から成り、表面１１ａから表面１１ａの反対側に位置する裏面１１ｂまでの厚さが５００μｍから１０００μｍ程度の円盤状に形成されている。半導体ウェーハ１１の表面１１ａ側には、ＩＣ（Integrated Circuit）、ＬＳＩ（large-scale integrated circuit）等の機能素子（不図示）が設けられている。
なお、半導体ウェーハ１１の材質、形状、構造、大きさ等に制限はない。例えば、シリコン以外のガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）など他の半導体基板等を半導体ウェーハ１１に代えて用いることもできる。同様に、機能素子の種類、数量、形状、構造、大きさ、配置等にも制限はない。
半導体ウェーハ１１の表面１１ａ上には、第１の絶縁膜１３ａを含む機能層１３が形成されている。第１の絶縁膜１３ａは、半導体ウェーハ１１の表面１１ａに接して設けられる。
本実施形態の第１の絶縁膜１３ａは、炭素含有酸化シリコン系膜（ＳｉＯＣＨ系膜）等の酸化膜、及び、フッ素含有酸化シリコン（ＳｉＯＦ）、ボロン含有酸化シリコン（ＳｉＯＢ）等の無機系の膜、又は、ポリイミド系、パリレン系等の有機系の膜からなる、低誘電率絶縁体膜（いわゆる、Ｌｏｗ－ｋ膜）である。
無機系のＬｏｗ－ｋ膜は、例えば、プラズマＣＶＤ法（plasma-enhanced chemical vapor deposition）により形成される。また、有機系のＬｏｗ－ｋ膜は、例えば、スピンコーターを用いた塗布法により形成される。
なお、第１の絶縁膜１３ａには、フォトリソグラフィー工程及びエッチング工程を経て、第１の絶縁膜１３ａの上面から下面まで貫通する複数の貫通孔（不図示）が形成される。
第１の絶縁膜１３ａ上には、第１の絶縁膜１３ａに接する配線層１３ｅが設けられる。配線層１３ｅは、例えば、スパッタリング工程を経て形成される、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の金属層である。なお、配線層１３ｅを形成する工程で第１の絶縁膜１３ａの貫通孔には、ビア（不図示）が形成される。配線層１３ｅは、当該ビアを通じて半導体ウェーハ１１の表面１１ａと接続される。
配線層１３ｅと同じ高さ位置には、第１の絶縁膜１３ａと接する第２の絶縁膜１３ｂが設けられる。第２の絶縁膜１３ｂは、第１の絶縁膜１３ａと同様に形成されるＬｏｗ－ｋ膜であり、例えば、同じ高さ位置にある複数の配線層１３ｅどうしを電気的に分離する。
第２の絶縁膜１３ｂ及び配線層１３ｅ上には、第３の絶縁膜１３ｃが設けられる。第３の絶縁膜１３ｃは、第１の絶縁膜１３ａと同様に形成されるＬｏｗ－ｋ膜であり、第３の絶縁膜１３ｃの上面から下面まで貫通する複数の貫通孔を有する。
第３の絶縁膜１３ｃと同じ高さ位置には、配線層１３ｅと接する複数のビア１３ｆが設けられる。ビア１３ｆは、後述する金属電極１３ｇを形成する工程で、第３の絶縁膜１３ｃの貫通孔に形成される。複数のビア１３ｆの各々は、配線層１３ｅと接続される。
ビア１３ｆ上には、ビア１３ｆに接する金属電極１３ｇが設けられる。金属電極１３ｇは、配線層１３ｅと同様に形成された電極である。金属電極１３ｇは、第３の絶縁膜１３ｃの貫通孔に設けられたビア１３ｆと接続される。それゆえ、配線層１３ｅ上に位置する金属電極１３ｇは、ビア１３ｆ、配線層１３ｅ等を介して半導体ウェーハ１１の表面１１ａ側に設けられた機能素子に電気的に接続される。
金属電極１３ｇ及び第３の絶縁膜１３ｃ上には、金属電極１３ｇ及び第３の絶縁膜１３ｃと接する第４の絶縁膜１３ｄが設けられる。第４の絶縁膜１３ｄは、金属電極１３ｇを部分的に外部に露出させる開口１３ｈを有する。第４の絶縁膜１３ｄは、第１の絶縁膜１３ａと同様に形成されたＬｏｗ－ｋ膜である。
上述の様に形成された機能層１３と半導体ウェーハ１１とを含む積層体によって、複数の半導体デバイス１５が構成される。本実施形態の半導体デバイス１５は、半導体ウェーハ１１、機能層１３、及び所定の機能素子が形成された領域に相当する。
各半導体デバイス１５は、半導体ウェーハ１１の厚さ方向と直交する平面方向で所定の距離だけ離間して配置されている。半導体デバイス１５は、例えば上面視において略矩形形状に形成され（図２を参照）、この半導体デバイス１５の端部は、金属電極１３ｇの外側の端部よりも更に外側に位置する。
隣接する２つの半導体デバイス１５の間には、半導体デバイス１５どうしの境界を区画する分割予定ライン１７（ストリート）が設けられる。分割予定ライン１７は、機能層１３上に位置しており、半導体ウェーハ１１の厚さ方向と直交する方向に所定の幅を有する。
図１に示す様に、本実施形態の分割予定ライン１７における機能層１３は、配線層１３ｅ、ビア１３ｆ及び金属電極１３ｇを含んでいないが、分割予定ライン１７における機能層１３は、ＴＥＧ（Test Element Group）と呼ばれるテスト回路を含んでもよい。
デバイス形成ステップ（Ｓ１０）の概要を説明すると、まず、半導体ウェーハ１１上に第１の絶縁膜１３ａを形成し、第１の絶縁膜１３ａに貫通孔を形成する。次いで、第１の絶縁膜１３ａ上に配線層１３ｅを形成するとともに、第１の絶縁膜１３ａ中の貫通孔にビアを形成する。更にその後、第２の絶縁膜１３ｂを形成する。
次いで、第３の絶縁膜１３ｃを形成し、第３の絶縁膜１３ｃに貫通孔を形成する。その後、第３の絶縁膜１３ｃ上に金属電極１３ｇを形成するとともに、第３の絶縁膜１３ｃ中の貫通孔にビア１３ｆを形成する。なお、金属電極１３ｇとビア１３ｆとは異なるプロセスで形成してもよい。更にその後、第４の絶縁膜１３ｄを形成し、第４の絶縁膜１３ｄに開口１３ｈを形成する。
本実施形態では、デバイス形成ステップ（Ｓ１０）後に、機能層１３の表面１３ｉ（即ち、第４の絶縁膜１３ｄの表面）を絶縁性の保護層１９で被覆する。これにより、デバイスウェーハ２１を形成する。なお、本実施形態では、半導体ウェーハ１１、機能層１３及び保護層１９の積層体をデバイスウェーハ２１と称する。
図１（Ｂ）は、保護層被覆ステップ（Ｓ２０）を示すデバイスウェーハ２１の断面図である。本実施形態の保護層１９はポリイミドから成るが、保護層１９の材料はポリイミドに限定されず、ポリアミド、ポリイミドアミド等の他のパッシベーション材料であってもよい。
保護層被覆ステップ（Ｓ２０）では、スピンコーターを用いて第４の絶縁膜１３ｄ及び金属電極１３ｇ上にポリイミド材料を塗布し、その後、ポリイミド材料を焼成することにより、保護層１９を形成する。保護層被覆ステップ（Ｓ２０）後のデバイスウェーハ２１の全体像を図２に示す。
図２は、デバイスウェーハ２１の斜視図である。図２中のＩ－Ｉ断面は、図１（Ｂ）に示すデバイスウェーハ２１の断面図に対応する。なお、図１（Ｂ）に示した保護層１９の表面は、デバイスウェーハ２１の表面２１ａに相当する。
本実施形態では、保護層被覆ステップ（Ｓ２０）後、水溶性樹脂塗布洗浄装置（不図示）を用いて、デバイスウェーハ２１の表面２１ａを水溶性樹脂２３で被覆する（水溶性樹脂被覆ステップ（Ｓ３０））。図３は、水溶性樹脂被覆ステップ（Ｓ３０）で水溶性樹脂２３が設けられたデバイスウェーハ２１の断面図である。
水溶性樹脂被覆ステップ（Ｓ３０）では、スピンナテーブル（不図示）の保持面にデバイスウェーハ２１の裏面１１ｂ側を吸着させて、スピンナテーブルを例えば２０００ｒｐｍで回転させる。
そして、回転しているデバイスウェーハ２１の表面２１ａ上の全体に水溶性樹脂２３をスピンコーティングする。水溶性樹脂は、例えば、ＰＶＡ（ポリ・ビニール・アルコール）、ＰＥＧ（ポリ・エチレン・グリコール）、ＰＥＯ（酸化ポリエチレン）等の樹脂である。
水溶性樹脂被覆ステップ（Ｓ３０）後に、分割予定ライン１７に沿ってレーザービームＬを照射するレーザー加工溝形成ステップ（Ｓ４０）を行う。図４は、レーザー加工溝形成ステップ（Ｓ４０）を示すデバイスウェーハ２１の断面図である。
図４では、レーザー加工溝２５が形成される範囲を保護層１９、機能層１３及び半導体ウェーハ１１中に破線で示す。また、レーザービームＬを照射すると、レーザー加工溝２５の周囲に位置する機能層１３に変質層１３ｊが形成されるとともに、レーザー加工溝２５の底部に歪み層１１ｃが形成される。図４では、変質層１３ｊと歪み層１１ｃとを破線で示す。
レーザー加工溝形成ステップ（Ｓ４０）では、半導体ウェーハ１１及び機能層１３に対して吸収性を有する波長のレーザービームＬをデバイスウェーハ２１の分割予定ライン１７に沿って照射する。レーザービームＬは、例えば、紫外線の波長を有するパルスレーザーである。
レーザー加工溝形成ステップ（Ｓ４０）では、分割予定ライン１７に各々位置する、保護層１９と、機能層１３と、半導体ウェーハ１１の表面１１ａ側とをアブレーションにより部分的に除去して半導体ウェーハ１１を露出させる。これにより、分割予定ライン１７に沿ってレーザー加工溝２５を形成する。
通常、アブレーションされた半導体ウェーハ１１、機能層１３、及び保護層１９は、デブリとなって周囲に飛散する。しかしながら、本実施形態では、半導体ウェーハ１１、機能層１３及び保護層１９上に水溶性樹脂２３が設けられているので、デブリが水溶性樹脂２３の上に飛散し、半導体ウェーハの保護層１９上に付着することを防止できる。更に、発生したデブリを後述の洗浄ステップ（Ｓ５０）で水溶性樹脂２３と共に除去できる。
レーザー加工溝形成ステップ（Ｓ４０）の後、デバイスウェーハ２１を洗浄してレーザー加工溝形成ステップ（Ｓ４０）で発生したデブリとともに水溶性樹脂２３を除去する洗浄ステップ（Ｓ５０）を行う。
図５は、洗浄ステップ（Ｓ５０）で水溶性樹脂２３が除去されたデバイスウェーハ２１の断面図である。洗浄ステップ（Ｓ５０）では、スピンナテーブル（不図示）の保持面にデバイスウェーハ２１の裏面１１ｂ側を吸着させて、スピンナテーブルを回転させる。
そして、回転しているデバイスウェーハ２１に洗浄液（例えば、純水）を吹き付ける。これにより、デバイスウェーハ２１上の水溶性樹脂２３を除去できる。また、レーザービームＬの照射により発生したデブリを水溶性樹脂２３と共に除去できる。
なお、本実施形態では、水溶性樹脂被覆ステップ（Ｓ３０）及び洗浄ステップ（Ｓ５０）を実行したが、水溶性樹脂２３によるデブリ飛散防止及びデブリ除去の効果を享受しなくてもよいのであれば、水溶性樹脂被覆ステップ（Ｓ３０）及び洗浄ステップ（Ｓ５０）は省略してもよい。
洗浄ステップ（Ｓ５０）後に、保護層１９上にマスク層３０を形成する（マスク層形成ステップ（Ｓ６０））。図６は、マスク層形成ステップ（Ｓ６０）でマスク層３０が形成されたデバイスウェーハ２１の断面図である。マスク層３０は、例えば、フォトリソグラフィー工程で使用されるフォトレジスト層である。
マスク層３０は複数の開口を有する。本実施形態のマスク層３０は、図６に示す様に、金属電極１３ｇ上に金属電極１３ｇの幅よりも小さい開口３０ａを有する。また、マスク層３０は、レーザー加工溝２５上にレーザー加工溝２５の幅よりも大きい開口３０ｂを有する。
マスク層形成ステップ（Ｓ６０）で形成されたマスク層３０のうち、レーザー加工溝２５の周辺に位置するマスク層３０は、保護層１９の縁部１９Ａよりも外側に後退している。なお、保護層１９の縁部１９Ａは、レーザー加工溝２５の縁部に相当する。
つまり、本実施形態では、レーザー加工溝２５の周辺の保護層１９の上部１９Ｂはマスク層３０から露出されている。このように、マスク層３０の開口３０ｂの幅が、レーザー加工溝２５の幅よりも広く設けられているので、後述するエッチングステップでレーザー加工溝２５の底部の歪み層１１ｃと、機能層１３の変質層１３ｊとが除去し易くなる。
特に、レーザー加工溝２５の深さ方向及び幅方向において半導体ウェーハ１１を幅広くエッチングできるので、レーザー加工溝２５の底部近傍における半導体ウェーハ１１の歪み層１１ｃを完全に除去できる。これにより、後述する分割ステップ（Ｓ１００）後のデバイスチップの抗折強度を向上させることができる。
マスク層形成ステップ（Ｓ６０）では、まず、スピンコーターを用いた塗布法により、デバイスウェーハ２１上の全体にポジ型のフォトレジスト層を形成する。その後、フォトマスクを用いてフォトレジスト層を露光し、露光後のフォトレジスト層を適切な温度でベークする。
次いで、ベーク後のフォトレジスト層を現像して、感光した領域を除去する。これにより、レーザー加工溝２５以外に残留する保護層１９のうち、機能層１３の金属電極１３ｇ上の一部の領域を除いた領域を覆うフォトレジスト層（即ち、マスク層３０）を形成する。このとき、レーザー加工溝２５周辺のマスク層３０が除去されて、保護層１９の縁部１９Ａ近傍の上部１９Ｂはマスク層３０から露出する。
マスク層形成ステップ（Ｓ６０）後、マスク層３０を介してプラズマエッチングを行い、保護層１９を部分的に除去する。これにより、機能層１３の金属電極１３ｇを保護層１９から露出させる。図７は、第１のエッチングステップ（Ｓ７０）を示すデバイスウェーハ２１の断面図である。なお、図７では、発生したプラズマＰ１を模式的に示す。
本実施形態では、上述のマスク層３０を介して保護層１９に対して第１のガスを用いたプラズマエッチングを行う。第１のガスは、例えば酸素ガス（Ｏ２ gas）である。プラズマ化学反応により酸素分子の原子間結合が切断されることで、反応性に富み且つ短寿命の中間体であるラジカル種の原子状酸素が生成される。
ラジカル種の原子状酸素が有機系の保護層１９と反応することにより、保護層１９は水と二酸化炭素とのガスとなり、外部に放出される。これにより、マスク層３０の開口３０ａの直下には、保護層１９の除去領域１９ａ（即ち、開口）が各々形成される。なお、除去領域１９ａの側面はテーパー形状となる。
また、マスク層３０の開口３０ｂの直下に位置するレーザー加工溝２５の周囲の保護層１９が除去される。図７では、開口３０ｂの直下で除去された保護層１９の除去領域１９ｂを破線で示す。なお、除去領域１９ｂの側面もテーパー形状となる。
次いで、第１のエッチングステップ（Ｓ７０）後のマスク層３０を介して、第２のエッチングステップ（Ｓ８０‐１及びＳ８０‐２）を行う。これにより、機能層１３に形成された変質層１３ｊと半導体ウェーハ１１に形成された歪み層１１ｃとを除去する。
本実施形態では、第２のエッチングステップの前半部（Ｓ８０‐１）で、機能層１３における変質層１３ｊを除去する。図８は、第２のエッチングステップの前半部（Ｓ８０‐１）を示すデバイスウェーハ２１の断面図である。なお、図８では、発生したプラズマＰ２を模式的に示す。
前半部（Ｓ８０‐１）では、レーザー加工溝２５の内側で露出する機能層１３の側部に形成された変質層１３ｊを除去することにより、除去領域１３ｋを形成し、レーザー加工溝２５を幅方向に拡張して第１の拡張溝２５ａを形成する。本実施形態の第１の拡張溝２５ａでは、第１の絶縁膜１３ａから第４の絶縁膜１３ｄまでの四つのＬｏｗ－ｋ膜が機能層１３の側部に露出する。
機能層１３における４つのＬｏｗ－ｋ膜が炭素含有酸化シリコン系膜（ＳｉＯＣＨ系膜）等の酸化膜である場合には、例えば、パーフルオロシクロブタン（Ｃ４Ｆ８）又は六フッ化硫黄（ＳＦ６）を含有するガスを用いてＬｏｗ－ｋ膜に対してプラズマエッチングを行う。
これに対して、機能層１３におけるＬｏｗ－ｋ膜が有機系の膜である場合には、例えば、水素（Ｈ２）及び窒素（Ｎ２）を含有するガスを用いてＬｏｗ－ｋ膜に対してプラズマエッチングを行う。
本実施形態では、第２のエッチングステップの前半部（Ｓ８０‐１）で機能層１３の変質層１３ｊを除去した後、第２のエッチングステップの後半部（Ｓ８０‐２）で半導体ウェーハ１１に形成された歪み層１１ｃを除去する。
図９は、第２のエッチングステップの後半部（Ｓ８０‐２）を示すデバイスウェーハ２１の断面図である。なお、図９では、発生したプラズマＰ３を模式的に示す。後半部（Ｓ８０‐２）では、レーザー加工溝２５の内側で露出する半導体ウェーハ１１の上部（即ち、レーザー加工溝２５の底部に対応する半導体ウェーハ１１の表面側部分）における歪み層１１ｃを除去することにより、除去領域１１ｄを形成する。これにより、レーザー加工溝２５を深さ方向及び幅方向に拡張して第２の拡張溝２５ｂを形成する。
本実施形態の半導体ウェーハ１１はシリコンから成るので、例えば、パーフルオロシクロブタン（Ｃ４Ｆ８）又は六フッ化硫黄（ＳＦ６）を含有するガスを用いて、半導体ウェーハ１１に対してプラズマエッチングを行う。
第２のエッチングステップの前半部（Ｓ８０‐１）及び後半部（Ｓ８０‐２）で使用する混合ガスについては種々の組み合わせが存在する。例えば、Ｌｏｗ－ｋ膜が炭素含有酸化シリコン系膜（ＳｉＯＣＨ系膜）である場合に、前半部（Ｓ８０‐１）及び後半部（Ｓ８０‐２）では同じガスが用いられる。また、Ｌｏｗ－ｋ膜が有機系の膜である場合、前半部（Ｓ８０‐１）及び後半部（Ｓ８０‐２）では異なるガスが用いられる。
なお、一般的には、第２のエッチングステップ（Ｓ８０‐１及びＳ８０‐２）では、第１のエッチングステップ（Ｓ７０）で用いられる第１のガスとは異なる第２のガスが用いられる。ただし、保護層１９を除去する第１のエッチングステップ（Ｓ７０）の第１のガスと、機能層１３のＬｏｗ－ｋ膜を除去する第２のエッチングステップの前半部（Ｓ８０‐１）の第２のガスとを同じガスとしてもよい。
前半部（Ｓ８０‐１）及び後半部（Ｓ８０‐２）では、保護層１９の除去（Ｓ７０）で使用したマスク層３０を介してプラズマエッチングを行う。それゆえ、レーザー加工溝形成ステップ（Ｓ４０）後、且つ、後述する半導体ウェーハ１１の分割ステップ（Ｓ１００）前に、マスク層形成工程を追加することなく変質層１３ｊ及び歪み層１１ｃを除去できる。
上述の様に、マスク層形成ステップ（Ｓ６０）では、レーザー加工溝２５の周辺に位置するマスク層３０を、保護層１９の縁部１９Ａよりも外側に後退させる。それゆえ、後半部（Ｓ８０‐２）では、マスク層３０が保護層１９の縁部１９Ａよりも外側に後退していない場合に比べて、レーザー加工溝２５の深さ方向及び幅方向において半導体ウェーハ１１の歪み層１１ｃをより広い範囲で除去できる。
第２のエッチングステップ（Ｓ８０‐１及びＳ８０‐２）で、変質層１３ｊ及び歪み層１１ｃを除去した後、マスク層３０を除去する。次に、機能層１３の金属電極１３ｇ上にバンプ３４を形成する。図１０は、バンプ形成ステップ（Ｓ９０）を示すデバイスウェーハ２１の断面図である。
本実施形態では、保護層１９の除去領域１９ａを介して金属電極１３ｇに接する下地金属層３２を設ける。下地金属層３２は、例えば、金属電極１３ｇに接続されるニッケル（Ｎｉ）層と、ニッケル層上に位置するパラジウム（Ｐｄ）層と、パラジウム層上に位置する金（Ａｕ）層とから成る金属積層構造を有する層である。
更に、下地金属層３２上には、金属のバンプ３４が設けられる。バンプ３４は、例えば、金で形成された金バンプであるが、銀（Ａｇ）、銅、ニッケル又は半田（錫（Ｓｎ）等を含む合金）を用いてもよい。
バンプ形成ステップ（Ｓ９０）では、まず、めっき（Plating）により下地金属層３２を形成する。例えば、ニッケル層、パラジウム層、及び、金層を順にめっきにより形成する。
なお、下地金属層３２は、スパッタリング（Sputtering）により保護層１９上の全体に上述の金属積層構造を有する層を形成した後、フォトリソグラフィー工程を経て、除去領域１９ａ内及び除去領域１９ａの周辺に残留する様に、金属積層構造を有する層を適宜パターニングして形成してもよい。
次に、下地金属層３２上にめっきによりバンプ３４を形成する。その後、バンプ３４を加熱することによりバンプ３４をリフロー（Reflow）させる。これにより、図１０に示す様にバンプ３４は略球形となる。
バンプ形成ステップ（Ｓ９０）の後に、第２のエッチングステップ（Ｓ８０‐１及びＳ８０‐２）で拡張されたレーザー加工溝２５に沿って、半導体ウェーハ１１を複数のデバイスチップ２１ｂに分割する。
図１１（Ａ）は、分割ステップ（Ｓ１００）を示すデバイスウェーハ２１の断面図であり、図１１（Ｂ）は、分割後のデバイスウェーハ２１の断面図である。また、図１２は、デバイスウェーハ２１、支持テープ２７ａ及びフレーム２７ｂから成るウェーハユニット２９の斜視図である。
支持テープ２７ａは、樹脂等で形成されており、平面視で略円形状である。支持テープ２７ａは、例えば、基材層と、当該基材層上の全面に設けられた粘着層とを有する。粘着層は、例えば、紫外線硬化型の樹脂層である。
図１２に示すように、支持テープ２７ａの粘着層の外周部分には、金属で形成された環状のフレーム２７ｂが貼り付けられている。支持テープ２７ａは、フレーム２７ｂの開口よりも大きな径を有している。フレーム２７ｂの開口には支持テープ２７ａの粘着層が露出している。
本実施形態の分割ステップ（Ｓ１００）は、ダイヤモンド等でなる砥粒を金属等でなるボンド材で結合することによって形成された切削ブレード４０で半導体ウェーハ１１を切削する切削ステップである。
分割ステップ（Ｓ１００）では、まず、半導体ウェーハ１１の裏面１１ｂを、支持テープ（ダイシングテープ）２７ａの開口に貼り付ける（図１２を参照）。その後、高速に回転させた環状の切削ブレード４０を半導体ウェーハ１１に対して切り込ませながら、拡張されたレーザー加工溝２５（即ち、第２の拡張溝２５ｂ）に沿って切削ブレード４０と半導体ウェーハ１１とを相対的に移動させる。
これにより、図１１（Ｂ）に示すように、半導体ウェーハ１１を切削ブレード４０で切削して、半導体ウェーハ１１に切削溝１１ｅを形成する。切削溝１１ｅは、半導体ウェーハ１１の分割予定ライン１７に沿って設けられる。
本実施形態では、マスク層形成ステップ（Ｓ６０）で、マスク層３０が保護層１９の縁部１９Ａよりも外側に後退していない場合に比べて、半導体ウェーハ１１の歪み層１１ｃをより完全に除去できる。それゆえ、デバイスチップ２１ｂの抗折強度を向上させることができる。
次に、第２のエッチングステップの後半部（Ｓ８０‐２）で、レーザー加工溝２５に対して第１実施形態よりも更に深くプラズマエッチングを行う第２実施形態について説明する。図１４は、第２実施形態に係る第２のエッチングステップの後半部（Ｓ８０‐２）を示すデバイスウェーハの断面図である。
第２実施形態の第２のエッチングステップの後半部（Ｓ８０‐２）では、半導体ウェーハ１１の表面１１ａからデバイスチップ２１ｂの仕上げ厚さＡを超え且つ半導体ウェーハ１１の裏面１１ｂまでは至らない深さまでレーザー加工溝２５を形成する。
仕上げ厚さＡとは、分割ステップ（Ｓ１００）で分割された後のデバイスチップ２１ｂにおける半導体ウェーハ１１の厚さである。本実施形態の仕上げ厚さＡは、歪み層１１ｃの深さよりも大きく、分割ステップ（Ｓ１００）前の半導体ウェーハ１１の厚さよりも小さい。
第２実施形態の後半部（Ｓ８０‐２）では、例えば、パーフルオロシクロブタン（Ｃ４Ｆ８）又は六フッ化硫黄（ＳＦ６）の濃度を高くする、投入電力を多くする、プラズマエッチング時間を長くする等の一以上の処理を施すことにより、第１実施形態の後半部（Ｓ８０‐２）よりも半導体ウェーハ１１を深くエッチングする。これにより、レーザー加工溝２５を深さ方向に拡張して、仕上げ厚さＡを超える深さの第２の拡張溝２５ｂを形成する。
その後、半導体ウェーハ１１の裏面１１ｂを研削して半導体ウェーハ１１を仕上げ厚さに加工するとともに第２のエッチングステップ（Ｓ８０‐１及びＳ８０‐２）で拡張されたレーザー加工溝２５（即ち、第２の拡張溝２５ｂ）に沿って半導体ウェーハ１１を分割する。
図１５は、第２実施形態に係る分割ステップ（Ｓ１００）を示す一部断面側面図である。第２実施形態では、研削装置５０を用いて半導体ウェーハ１１を研削する。まず、図１５を用いて研削装置５０の構造を説明する。
研削装置５０は、円盤状の半導体ウェーハ１１を吸引保持するチャックテーブル５２を備えている。このチャックテーブル５２は、モータ等の回転機構（不図示）と連結されており、Ｚ軸方向に概ね平行な回転軸の周りに回転する。
チャックテーブル５２の上面は、半導体ウェーハ１１の表面１１ａ側を吸引保持する保持面５２ａとなっている。保持面５２ａには、チャックテーブル５２の内部に形成された流路を通じて吸引源の負圧が作用し、半導体ウェーハ１１の表面１１ａ側を吸引する吸引力が発生する。
半導体ウェーハ１１は、上述の様に、フレーム２７ｂの開口よりも内側の支持テープ２７ａの開口に裏面１１ｂ側が貼り付けられている状態であるが（図１２を参照）、図１５ではフレーム２７ｂを省略している。
チャックテーブル５２により保持された半導体ウェーハ１１の裏面１１ｂ側に対向するように、チャックテーブル５２の上方には研削機構が配置されている。研削機構は、Ｚ軸方向に概ね平行な回転軸の周りに回転するスピンドル５４を備えている。このスピンドル５４は、昇降機構（不図示）で昇降される。スピンドル５４の下端側には、円盤状のホイールマウント５６が固定されている。
ホイールマウント５６の下面には、ホイールマウント５６と略同径の研削ホイール５８が装着されている。研削ホイール５８は、アルミニウム又はステンレス鋼等の金属材料で形成された環状のホイール基台（環状基台）５８ａを備えている。
ホイール基台５８ａの上面側が、ホイールマウント５６に固定されることで、ホイール基台５８ａはスピンドル５４に装着されている。また、ホイール基台５８ａの下面には複数の研削砥石（砥石チップ）５８ｂが設けられている。
各々の研削砥石２４は略直方体形状を有しており、ホイール基台５８ａの環状の下面の全周において、隣り合う研削砥石２４同士の間に間隙が設けられる態様で環状に配列されている。
研削砥石は、例えば、金属、セラミックス、樹脂等の結合材に、ダイヤモンド、ＣＢＮ（Cubic Boron Nitride）等の砥粒を混合して形成される。ただし、結合材や砥粒に制限はなく、研削砥石の仕様に応じて適宜選択できる。
第２実施形態に係る分割ステップ（Ｓ１００）では、研削装置５０で半導体ウェーハ１１を研削する。より具体的には、チャックテーブル５２とスピンドル５４とを、それぞれ所定の方向に回転させつつ、スピンドル５４を下降させ、半導体ウェーハ１１の裏面１１ｂ側に研削砥石５８ｂを押し当てる。これにより、半導体ウェーハ１１を仕上げ厚さに研削加工する。
半導体ウェーハ１１を仕上げ厚さに加工すると、分割予定ライン１７に沿ってデバイスチップ２１ｂどうしが分離される。なお、分離後のデバイスチップ２１ｂをピックアップし易くするべく、支持テープ２７ａをエキスパンダ装置により拡張して、隣接するデバイスチップ２１ｂ間の距離を拡張してもよい。
その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。例えば、第２実施形態の変形例における第２のエッチングステップの後半部（Ｓ８０‐２）では、仕上げ厚さＡを超えてさらにエッチングを進めて、半導体ウェーハ１１を分割してもよい。つまり、第２実施形態の変形例では、後半部（Ｓ８０‐２）のエッチングにより、半導体ウェーハ１１を分割してもよい。
１１ 半導体ウェーハ
１１ａ 表面
１１ｂ 裏面
１１ｃ 歪み層
１１ｄ 除去領域
１１ｅ 切削溝
１３ 機能層
１３ａ 第１の絶縁膜
１３ｂ 第２の絶縁膜
１３ｃ 第３の絶縁膜
１３ｄ 第４の絶縁膜
１３ｅ 配線層
１３ｆ ビア
１３ｇ 金属電極
１３ｈ 開口
１３ｉ 表面
１３ｊ 変質層
１３ｋ 除去領域
１５ 半導体デバイス
１７ 分割予定ライン（ストリート）
１９ 保護層
１９Ａ 縁部
１９Ｂ 上部
１９ａ，１９ｂ 除去領域
２１ デバイスウェーハ
２１ａ 表面
２１ｂ デバイスチップ
２３ 水溶性樹脂
２５ レーザー加工溝
２５ａ 第１の拡張溝
２５ｂ 第２の拡張溝
２７ａ 支持テープ（ダイシングテープ）
２７ｂ フレーム
２９ ウェーハユニット
３０ マスク層
３０ａ，３０ｂ 開口
３２ 下地金属層
３４ バンプ
４０ 切削ブレード
５０ 研削装置
５２ チャックテーブル
５２ａ 保持面
５４ スピンドル
５６ ホイールマウント
５８ 研削ホイール
５８ａ 環状基台
５８ｂ 研削砥石
Ｌ レーザービーム
Ｐ１，Ｐ２，Ｐ３ プラズマ
Ａ 仕上げ厚さ

Claims (5)

  1. 配線層と該配線層上に位置する金属電極とを含み半導体ウェーハの表面に形成された機能層を有する複数の半導体デバイスと、該機能層上に位置し且つ該複数の半導体デバイスを区画する分割予定ラインとを形成するデバイス形成ステップと、
    該機能層の表面を絶縁性の保護層で被覆しデバイスウェーハを形成する保護層被覆ステップと、
    該機能層及び該半導体ウェーハに対して吸収性を有する波長のレーザービームを該分割予定ラインに沿って照射し、該半導体ウェーハ、該保護層及び該機能層を部分的に除去して該半導体ウェーハを露出させることによりレーザー加工溝を形成するレーザー加工溝形成ステップと、
    該レーザー加工溝以外に残留する該保護層のうち、該金属電極上の領域を除いた領域を、マスク層で覆うマスク層形成ステップと、
    該マスク層を介して該保護層に対して第１のガスを用いたプラズマエッチングを行い、該金属電極を露出させる第１のエッチングステップと、
    第１のエッチングステップ後の該マスク層を介して該レーザー加工溝に対して第２のガスを用いたプラズマエッチングを行い、該マスク層から露出する該機能層と該半導体ウェーハの一部とを除去して、該レーザー加工溝を幅方向および深さ方向に拡張する第２のエッチングステップと、
    該第２のエッチングステップで拡張された該レーザー加工溝に沿って該半導体ウェーハをデバイスチップに分割する分割ステップと、を備え、
    該マスク層形成ステップで形成された、該レーザー加工溝の周辺に位置する該マスク層の該レーザー加工溝側の縁部は、該レーザー加工溝の縁部よりも外側に後退しており、
    該レーザー加工溝の周辺の該保護層の上部は、該マスク層から露出されていることを特徴とする半導体ウェーハの加工方法。
  2. 該保護層被覆ステップの後且つ該レーザー加工溝形成ステップの前に、該デバイスウェーハの表面を水溶性樹脂で被覆する水溶性樹脂被覆ステップと、
    該レーザー加工溝形成ステップの後且つ該マスク層形成ステップの前に、該デバイスウェーハを洗浄して該レーザー加工溝形成ステップで発生したデブリとともに該水溶性樹脂を除去する洗浄ステップと、を更に備えることを特徴とする請求項１に記載の半導体ウェーハの加工方法。
  3. 該分割ステップは、第２のエッチングステップで拡張された該レーザー加工溝に沿って該半導体ウェーハを切削ブレードで切削する切削ステップであることを特徴とする請求項１又は２に記載の半導体ウェーハの加工方法。
  4. 該第２のエッチングステップで拡張された該レーザー加工溝は、該半導体ウェーハの該表面から該デバイスチップの仕上げ厚さを超える深さまで形成され、
    該分割ステップでは、該半導体ウェーハの該表面の反対側に位置する裏面を研削して該半導体ウェーハを仕上げ厚さに加工するとともに該第２のエッチングステップで拡張された該レーザー加工溝に沿って該半導体ウェーハを分割することを特徴とする請求項１又は２に記載の半導体ウェーハの加工方法。
  5. 該第１のエッチングステップで露出された該金属電極上にバンプを形成するバンプ形成ステップを更に備えることを特徴とする請求項１から４のいずれかに記載の半導体ウェーハの加工方法。
JP2018130981A 2018-07-10 2018-07-10 半導体ウェーハの加工方法 Active JP7109862B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018130981A JP7109862B2 (ja) 2018-07-10 2018-07-10 半導体ウェーハの加工方法
CN201910564922.8A CN110707008B (zh) 2018-07-10 2019-06-27 半导体晶片的加工方法
US16/456,011 US10796962B2 (en) 2018-07-10 2019-06-28 Semiconductor wafer processing method
KR1020190081932A KR20200006498A (ko) 2018-07-10 2019-07-08 반도체 웨이퍼의 가공 방법
TW108124119A TWI800665B (zh) 2018-07-10 2019-07-09 半導體晶圓的加工方法
DE102019210185.2A DE102019210185B4 (de) 2018-07-10 2019-07-10 Halbleiter-waferbearbeitungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018130981A JP7109862B2 (ja) 2018-07-10 2018-07-10 半導体ウェーハの加工方法

Publications (2)

Publication Number Publication Date
JP2020009957A JP2020009957A (ja) 2020-01-16
JP7109862B2 true JP7109862B2 (ja) 2022-08-01

Family

ID=69139633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018130981A Active JP7109862B2 (ja) 2018-07-10 2018-07-10 半導体ウェーハの加工方法

Country Status (6)

Country Link
US (1) US10796962B2 (ja)
JP (1) JP7109862B2 (ja)
KR (1) KR20200006498A (ja)
CN (1) CN110707008B (ja)
DE (1) DE102019210185B4 (ja)
TW (1) TWI800665B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7068028B2 (ja) * 2018-05-09 2022-05-16 株式会社ディスコ ウェーハの分割方法
US11171109B2 (en) * 2019-09-23 2021-11-09 Micron Technology, Inc. Techniques for forming semiconductor device packages and related packages, intermediate products, and methods
CN111226313A (zh) * 2020-01-07 2020-06-02 长江存储科技有限责任公司 用于多晶圆堆叠和切割的方法
WO2021166963A1 (ja) * 2020-02-21 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 個片化方法
KR102439099B1 (ko) 2020-03-19 2022-09-02 매그나칩 반도체 유한회사 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법
US11393720B2 (en) * 2020-06-15 2022-07-19 Micron Technology, Inc. Die corner protection by using polymer deposition technology
US11728312B2 (en) 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same
US20220238473A1 (en) * 2021-01-25 2022-07-28 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
JP2023046922A (ja) * 2021-09-24 2023-04-05 株式会社ディスコ 板状物の加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243754A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP2006237056A (ja) 2005-02-22 2006-09-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP2009021476A (ja) 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2014107283A (ja) 2012-11-22 2014-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2017092363A (ja) 2015-11-16 2017-05-25 株式会社ディスコ ウエーハの分割方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420245B1 (en) * 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
US6596562B1 (en) * 2002-01-03 2003-07-22 Intel Corporation Semiconductor wafer singulation method
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP4072141B2 (ja) 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
US6974726B2 (en) * 2003-12-30 2005-12-13 Intel Corporation Silicon wafer with soluble protective coating
GB2420443B (en) * 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
JP5589576B2 (ja) * 2010-06-10 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体基板
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
JP6162018B2 (ja) * 2013-10-15 2017-07-12 株式会社ディスコ ウエーハの加工方法
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
JP6560969B2 (ja) * 2015-12-01 2019-08-14 株式会社ディスコ ウエーハの分割方法
CN107799413A (zh) * 2016-08-30 2018-03-13 上海新昇半导体科技有限公司 刻蚀方法、刻蚀装置及半导体晶圆分割方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243754A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP2006237056A (ja) 2005-02-22 2006-09-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP2009021476A (ja) 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2014107283A (ja) 2012-11-22 2014-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2017092363A (ja) 2015-11-16 2017-05-25 株式会社ディスコ ウエーハの分割方法

Also Published As

Publication number Publication date
CN110707008B (zh) 2023-09-19
JP2020009957A (ja) 2020-01-16
CN110707008A (zh) 2020-01-17
DE102019210185A1 (de) 2020-01-16
KR20200006498A (ko) 2020-01-20
DE102019210185B4 (de) 2022-06-23
TWI800665B (zh) 2023-05-01
US10796962B2 (en) 2020-10-06
TW202006810A (zh) 2020-02-01
US20200020585A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
JP7109862B2 (ja) 半導体ウェーハの加工方法
KR100741864B1 (ko) 반도체장치의 제조방법
JP6504750B2 (ja) ウェーハの加工方法
US8053337B2 (en) Method of manufacturing semiconductor device
JP4773307B2 (ja) 半導体装置の製造方法
KR20150032582A (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
US20160204071A1 (en) Semiconductor die and die cutting method
US11688639B2 (en) Semiconductor device and method
JP2018056502A (ja) デバイスウエーハの加工方法
JP2015095509A (ja) ウェーハの加工方法
JP2018046208A (ja) ウエーハの加工方法
TW200529961A (en) Methods and apparatus for laser dicing
US10403589B2 (en) Interconnect etch with polymer layer edge protection
JP6315470B2 (ja) 分割方法
JP7171138B2 (ja) デバイスチップの製造方法
JP2016058578A (ja) 分割方法
CN109979879B (zh) 半导体芯片制造方法
JP2006287271A (ja) 半導体装置の製造方法
JP7207969B2 (ja) ウエーハの加工方法
JP2019149470A (ja) 剥離方法
JP6062254B2 (ja) ウエーハの加工方法
JP2020102588A (ja) ウェーハの加工方法
KR20240002926A (ko) 디바이스 웨이퍼의 가공 방법
JP2023032838A (ja) 半導体装置の製造方法
TW202242976A (zh) 層積元件晶片的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7109862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150