JP2014107283A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2014107283A
JP2014107283A JP2012256603A JP2012256603A JP2014107283A JP 2014107283 A JP2014107283 A JP 2014107283A JP 2012256603 A JP2012256603 A JP 2012256603A JP 2012256603 A JP2012256603 A JP 2012256603A JP 2014107283 A JP2014107283 A JP 2014107283A
Authority
JP
Japan
Prior art keywords
wafer
functional layer
street
constituting
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012256603A
Other languages
English (en)
Other versions
JP6166034B2 (ja
Inventor
Sakae Matsuzaki
栄 松崎
Junichi Arami
淳一 荒見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Abrasive Systems KK
Original Assignee
Disco Abrasive Systems KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems KK filed Critical Disco Abrasive Systems KK
Priority to JP2012256603A priority Critical patent/JP6166034B2/ja
Priority to TW102136328A priority patent/TWI616942B/zh
Priority to US14/069,705 priority patent/US9379015B2/en
Priority to KR1020130137434A priority patent/KR102044042B1/ko
Publication of JP2014107283A publication Critical patent/JP2014107283A/ja
Application granted granted Critical
Publication of JP6166034B2 publication Critical patent/JP6166034B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/16Composite materials, e.g. fibre reinforced
    • B23K2103/166Multilayered materials
    • B23K2103/172Multilayered materials wherein at least one of the layers is non-metallic

Abstract

【課題】基板の表面に積層された機能層によってデバイスが形成されたウエーハを、デバイスの抗折強度を低下させることなくストリートに沿って確実に分割する。
【解決手段】デバイスが形成されたウエーハ2を、複数のストリート23に沿って分割するウエーハ2の加工方法であって、機能層21の表面側からレーザー光線を照射し、ストリート23に沿って機能層を除去する工程と、ストリート23を除く領域にレジスト膜5を被覆する工程と、プラズマエッチングすることにより基板20をデバイスの仕上がり厚さに相当する深さまでエッチングして分割溝200を形成するとともに、ストリート23の両側に形成された変質層をエッチングして除去するプラズマエッチング工程と、表面に保護部材を貼着する工程と、裏面を研削し、基板20をデバイスの仕上がり厚さに形成することにより分割溝200を表出せしめてウエーハ2を個々のデバイスに分割する工程とを含む。
【選択図】図7

Description

本発明は、基板の表面に絶縁膜と機能膜が積層された機能層によって複数のデバイスが形成されたウエーハを、該複数のデバイスを区画するストリートに沿って分割するウエーハの分割方法に関する。
当業者には周知の如く、半導体デバイス製造工程においては、シリコン等の基板の表面に絶縁膜と機能膜が積層された機能層によって複数のIC、LSI等のデバイスをマトリックス状に形成した半導体ウエーハが形成される。このように形成された半導体ウエーハは上記デバイスがストリートと呼ばれる分割予定ラインによって区画されており、このストリートに沿って分割することによって個々のデバイスを製造している。
このような半導体ウエーハのストリートに沿った分割は、通常、ダイサーと呼ばれている切削装置によって行われている。この切削装置は、被加工物である半導体ウエーハを保持するチャックテーブルと、該チャックテーブルに保持された半導体ウエーハを切削するための切削ブレードを備えた切削手段と、チャックテーブルと切削手段とを相対的に移動せしめる移動手段とを具備している。
近時においては、IC、LSI等のデバイスの処理能力を向上するために、シリコン等の基板の表面にSiO2、SiO、SiN等のガラス質材料からなる低誘電率絶縁体被膜(Low−k膜)と回路を形成する機能膜が積層された機能層によってデバイスを形成せしめた形態の半導体ウエーハが実用化されている。
上述したLow−k膜はウエーハを構成する基板の素材と異なるため、切削ブレードによって同時に切削することが困難である。即ち、Low−k膜は雲母のように非常に脆いことから、切削ブレードによりストリートに沿って切削すると、Low−k膜が剥離し、この剥離が回路にまで達しデバイスに致命的な損傷を与えるという問題がある。
上記問題を解消するために、半導体ウエーハに形成されたストリートに沿ってレーザー加工溝を形成することにより機能層を除去し、機能層が除去されたレーザー加工溝に切削ブレードを位置付けて切削ブレードと半導体ウエーハを相対移動することにより、半導体ウエーハをストリートに沿って切断するウエーハの分割方法が下記特許文献1に開示されている。
特開2009−21476号公報
而して、半導体ウエーハに形成されたストリートに沿ってレーザー加工溝を形成することにより機能層を除去すると、基板におけるストリートの上面に変質層が形成され、切削ブレードによってストリート(レーザー加工溝)に沿って切断してもストリートの両側に変質層が残存し、ストリートに沿って分割されたデバイスを構成する基板の表面側の外周縁に変質層が残存するため、デバイスの抗折強度が低下するという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、基板の表面に積層された機能層によってデバイスが形成されたウエーハを、デバイスの抗折強度を低下させることなくストリートに沿って確実に分割することができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、基板の表面に積層された機能層によってデバイスが形成されたウエーハを、該デバイスを区画する複数のストリートに沿って分割するウエーハの加工方法であって、
ウエーハに形成されたストリートに沿ってウエーハを構成する機能層の表面側からレーザー光線を照射し、ストリートに沿って機能層を除去する機能層除去工程と、
該機能層除去工程が実施されたウエーハを構成する機能層の表面におけるストリートを除く領域にレジスト膜を被覆するレジスト膜被覆工程と、
該レジスト膜被覆工程が実施されたウエーハをプラズマエッチングすることにより基板を機能層が除去されたストリートに沿ってデバイスの仕上がり厚さに相当する深さまでエッチングして分割溝を形成するとともに、該機能層除去工程においてストリートの両側に形成された変質層をエッチングして除去するプラズマエッチング工程と、
該プラズマエッチング工程が実施されたウエーハを構成する機能層の表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程が実施されたウエーハを構成する基板の裏面を研削し、基板をデバイスの仕上がり厚さに形成することにより該分割溝を表出せしめてウエーハを個々のデバイスに分割する裏面研削工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記プラズマエッチング工程は、SF6を用いてストリートの両側に形成された変質層をエッチング除去する変質層除去工程と、SF6とC4F8とを交互に用いて該分割溝を形成する分割溝形成工程とを含んでいる。
上記機能層除去工程を実施する前に、ウエーハを構成する機能層の表面に液状樹脂を塗布して保護膜を形成する保護膜形成工程を実施することが望ましい。
上記裏面研削工程を実施した後に、ウエーハを構成する基板の裏面を環状のフレームに装着された粘着テープの表面に貼着するとともにウエーハを構成する機能層の表面に貼着された保護部材を剥離するウエーハ支持工程を実施する。
本発明によるウエーハの加工方法においては、ウエーハに形成されたストリートに沿ってウエーハを構成する機能層の表面側からレーザー光線を照射し、ストリートに沿って機能層を除去する機能層除去工程と、機能層除去工程が実施されたウエーハを構成する機能層の表面におけるストリートを除く領域にレジスト膜を被覆するレジスト膜被覆工程と、レジスト膜被覆工程が実施されたウエーハをプラズマエッチングすることにより基板を機能層が除去されたストリートに沿ってデバイスの仕上がり厚さに相当する深さまでエッチングして分割溝を形成するとともに、該機能層除去工程においてストリートの両側に形成された変質層をエッチングして除去するプラズマエッチング工程と、プラズマエッチング工程が実施されたウエーハを構成する機能層の表面に保護部材を貼着する保護部材貼着工程と、保護部材貼着工程が実施されたウエーハを構成する基板の裏面を研削し、基板をデバイスの仕上がり厚さに形成することにより分割溝を表出せしめてウエーハを個々のデバイスに分割する裏面研削工程とを含んでいるので、ストリートに沿って分割されたデバイスは機能層除去工程においてストリートの両側に形成された変質層がプラズマエッチング工程を実施することによりエッチングされて除去されているため、抗折強度を向上させることができる。また、上記分割工程はプラズマエッチングによって形成されるので、切削ブレードによる欠けを生じさせることがなく、デバイスの抗折強度が更に向上する。
本発明によるウエーハの加工方法によって分割される半導体ウエーハを示す斜視図および要部拡大断面図。 本発明によるウエーハの加工方法における保護膜形成工程の説明図。 本発明によるウエーハの加工方法における機能層除去工程を実施するためのレーザー加工装置の要部斜視図。 本発明によるウエーハの加工方法における機能層除去工程の説明図。 本発明によるウエーハの加工方法におけるレジスト膜被覆工程の説明図。 本発明によるウエーハの加工方法におけるプラズマエッチング工程を実施するためのプラズマエッチング装置の要部断面図。 本発明によるウエーハの加工方法におけるプラズマエッチング工程の説明図。 本発明によるウエーハの加工方法における保護部材貼着工程の説明図。 本発明によるウエーハの加工方法における裏面研削工程の説明図。 本発明によるウエーハの加工方法におけるウエーハ支持工程の説明図。
以下、本発明によるウエーハの加工方法について添付図面を参照して、更に詳細に説明する。
図1の(a)および(b)には、本発明によるウエーハの加工方法によって個々のデバイスに分割される半導体ウエーハの斜視図および要部拡大断面図が示されている。図1の(a)および(b)に示す半導体ウエーハ2は、厚みが725μmで直径が200mmのシリコン基板20の表面20aに絶縁膜と回路を形成する機能膜が積層された機能層21によって複数のIC、LSI等のデバイス22がマトリックス状に形成されている。この機能層21は、図示の実施形態においては厚みが10μmに設定されている。そして、各デバイス22は、格子状に形成されたストリート23によって区画されている。なお、図示の実施形態においては、機能層21を形成する絶縁膜は、SiO2膜または、SiOF、BSG(SiOB)等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜(Low−k膜)からなっている。
上述した半導体ウエーハ2をストリート23に沿って分割するウエーハの加工方法においては、デバイス22を保護するために半導体ウエーハ2を構成する機能層21の表面21aに液状樹脂を塗布して保護膜を形成する保護膜形成工程を実施する。この保護膜形成工程の一例について図2の(a)乃至(c)を参照して説明する。
図2の(a)および(b)に示す保護膜形成工程においては、先ず保護膜被覆装置3のスピンナーテーブル31に半導体ウエーハ2を構成するシリコン基板20の裏面20b側を載置する。そして、図示しない吸引手段を作動することにより、スピンナーテーブル31上に半導体ウエーハ2を吸引保持する。従って、スピンナーテーブル31上に保持された半導体ウエーハ2は、図2の(a)に示すように半導体ウエーハ2を構成する機能層21の表面21aが上側となる。このようにしてスピンナーテーブル31上に半導体ウエーハ2を吸引保持したならば、図2の(a)に示すように液状樹脂供給ノズル32の噴出口321をスピンナーテーブル31上に保持された半導体ウエーハ2の中心部に位置付け、図示しない液状樹脂供給手段を作動して、液状樹脂供給ノズル32の噴出口321から液状樹脂300を所定量滴下する。なお、液状樹脂300は、例えばPVA(Poly Vinyl Alcohol)、PEG(Poly Ethylene Glycol)、PEO(Poly Ethylene Oxide)等の水溶性が望ましい。そして、液状樹脂300の供給量は、例えば直径が200mmのウエーハの場合、10〜20ミリリットル(ml)程度でよい。
このようにして、半導体ウエーハ2を構成する機能層21の表面21aの中央領域へ所定量の液状樹脂300を滴下したならば、図2の(b)に示すようにスピンナーテーブル31を矢印で示す方向に例えば100rpmで5秒間程度回転する。この結果、半導体ウエーハ2を構成する機能層21の表面21aの中央領域の滴下された液状樹脂300は、遠心力の作用で外周に向けて流動し半導体ウエーハ2を構成する機能層21の表面21aの全面に拡散せしめられ、半導体ウエーハ2を構成する機能層21の表面21aには、図2の(b)および(c)に示すように厚さが0.2〜10μmの保護膜310が形成される(保護膜形成工程)。この保護膜310の厚みは、液状樹脂300の供給量、スピンナーテーブル31の回転速度および回転時間によって調整することができる。
上述した保護膜形成工程を実施したならば、半導体ウエーハ2に形成されたストリート23に沿って半導体ウエーハ2を構成する機能層21の表面21a側からレーザー光線を照射し、ストリート23に沿って機能層21を除去する機能層除去工程を実施する。この機能層除去工程は、図3に示すレーザー加工装置4を用いて実施する。図3に示すレーザー加工装置4は、被加工物を保持するチャックテーブル41と、該チャックテーブル41上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段42と、チャックテーブル41上に保持された被加工物を撮像する撮像手段43を具備している。チャックテーブル41は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図3において矢印Xで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって図3において矢印Yで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段42は、実質上水平に配置された円筒形状のケーシング421を含んでいる。ケーシング421内には図示しないYAGレーザー発振器或いはYVO4レーザー発振器からなるパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング421の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光器422が装着されている。
上記レーザー光線照射手段42を構成するケーシング421の先端部に装着された撮像手段43は、図示の実施形態においては顕微鏡やCCDカメラ等の光学手段からなっており、撮像した画像信号を後述する制御手段に送る。
上述したレーザー加工装置4を用いて実施する機能層除去工程について、図3および図4を参照して説明する。
この機能層除去工程は、先ず上述した図3に示すレーザー加工装置4のチャックテーブル41上に半導体ウエーハ2を構成するシリコン基板20の裏面20b側を載置し、該チャックテーブル41上に半導体ウエーハ2を吸着保持する。従って、チャックテーブル41上に保持された半導体ウエーハ2は、機能層21の表面21aに形成された保護膜310が上側となる。
上述したように半導体ウエーハ2を吸引保持したチャックテーブル41は、図示しない加工送り手段によって撮像手段43の直下に位置付けられる。チャックテーブル41が撮像手段43の直下に位置付けられると、撮像手段43および図示しない制御手段によって半導体ウエーハ2のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段43および図示しない制御手段は、半導体ウエーハ2の所定方向に形成されているストリート23と、ストリート23に沿ってレーザー光線を照射するレーザー光線照射手段42の集光器422との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ2に形成されている上記所定方向に対して直交する方向に延びるストリート23に対しても、同様にレーザー光線照射位置のアライメントが遂行される。
以上のようにしてチャックテーブル41上に保持された半導体ウエーハ2に形成されているストリート23を検出し、レーザー光線照射位置のアライメントが行われたならば、図4で示すようにチャックテーブル41をレーザー光線を照射するレーザー光線照射手段42の集光器422が位置するレーザー光線照射領域に移動し、所定のストリート23を集光器422の直下に位置付ける。このとき、図4の(a)で示すように半導体ウエーハ2は、ストリート23の一端(図4の(a)において左端)が集光器422の直下に位置するように位置付けられる。次に、レーザー光線照射手段42の集光器422からパルスレーザー光線を照射しつつチャックテーブル41を図4の(a)において矢印X1で示す方向に所定の加工送り速度で移動せしめる。そして、図4の(b)で示すようにストリート23の他端(図4の(b)において右端)が集光器422の直下位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル41の移動を停止する。この機能層除去工程においては、パルスレーザー光線の集光点Pをストリート23の表面付近に合わせる。
上述した機能層除去工程を実施することにより、図4の(c)に示すように機能層21には、ストリート23に沿って保護膜310および機能層21が除去される。上述した機能層除去工程を半導体ウエーハ2の所定方向に形成された全てのストリート23に沿って実施する。なお、機能層除去工程を実施することによりストリート23に沿って機能層21が除去されると、ストリート23の両側にレーザー光線が照射されることによって生成された変質層24が残存する。この機能層除去工程を実施する際には、図4の(c)に示すようにレーザー光線の照射によってデブリ25が発生するが、半導体ウエーハ2を構成する機能層21の表面21aに保護膜310が形成されているので、デブリ25は保護膜310によって遮断され機能層21の表面21aに形成されたデバイス22に付着することはない。
なお、上記機能層除去工程は、例えば以下の加工条件で行われる。
レーザー光線の光源 :YVO4レーザーまたはYAGレーザー
波長 :355nm
繰り返し周波数 :10〜100kHz
出力 :4〜10W
集光スポット径 :φ30〜φ100μm
加工送り速度 :50〜200mm/秒
以上のようにして、半導体ウエーハ2の所定方向に形成された全てのストリート23に沿って上記機能層除去工程を実施したならば、チャックテーブル41を90度回動せしめて、上記所定方向に対して直交する方向に形成された各ストリート23に沿って上記機能層除去工程を実施する。
上述した機能層除去工程を実施したならば、半導体ウエーハ2を構成する機能層21の表面21aに形成されている保護膜310を除去する保護膜除去工程を実施する。この保護膜除去工程は、導体ウエーハ2を構成する機能層21の表面21aに被覆されている保護膜310が水溶性の樹脂によって形成されているので、水洗いすることによって容易に除去することができる。
次に、上記機能層除去工程によってストリート23に沿って機能層21が除去された半導体ウエーハ2を構成する機能層21の表面21aにおけるストリート23を除く領域にレジスト膜を被覆するレジスト膜被覆工程を実施する。
このレジスト膜被覆工程は、先ず図5の(a)に示すように上記保護膜除去工程が実施された半導体ウエーハ2を構成する機能層21の表面21aにポジ型ホトレジストを塗布しホトレジスト膜5を形成する(ホトレジスト塗布工程)。次に、半導体ウエーハ2を構成する機能層21の表面21aに形成されたホトレジスト膜5の非エッチング領域としてのストリート23を除く領域にマスキングをしてホトレジスト膜5を露光し(露光工程)、露光されたホトレジスト膜5をアルカリ溶液によって現像する(現像工程)。この結果、図5の(b)に示すようにホトレジスト膜5における露光されたストリート23に対応する領域が除去される。従って、半導体ウエーハ2を構成する機能層21の表面21aには、ストリート23を除く領域にホトレジスト膜5が被覆されたことになる。
上述したレジスト膜被覆工程を実施したならば、半導体ウエーハ2をプラズマエッチングすることによりシリコン基板20を機能層21が除去されたストリート23に沿ってデバイス22の仕上がり厚さに相当する深さまでエッチングして分割溝を形成するとともに、機能層除去工程においてストリート23の両側に形成された変質層24をエッチングして除去するプラズマエッチング工程を実施する。このプラズマエッチング工程は、図6に示すプラズマエッチング工程を用いて実施する。図6に示すプラズマエッチング装置6は、密閉空間61aを形成するハウジング61を具備している。このハウジング61は、底壁611と上壁612と左右側壁613、614と後側が側壁615および前側側壁(図示せず)とからなっており、右側側壁614には被加工物搬出入用の開口614aが設けられている。開口614aの外側には、開口614aを開閉するためのゲート62が上下方向に移動可能に配設されている。このゲート62は、ゲート作動手段63によって作動せしめられる。ゲート作動手段63は、エアシリンダ631と該エアシリンダ631内に配設された図示しないピストンに連結されたピストンロッド632とからなっており、エアシリンダ631がブラケット633を介して上記ハウジング61の底壁611に取り付けられており、ピストンロッド632の先端(図において上端)が上記ゲート62に連結されている。このゲート作動手段63によってゲート62が開けられることにより、被加工物としての上述したレジスト膜被覆工程が実施された半導体ウエーハ2を開口614aを通して搬出入することができる。また、ハウジング61を構成する底壁611には排気口611aが設けられており、この排気口611aがガス排出手段64に接続されている。
上記ハウジング61によって形成される密閉空間61aには、下部電極65と上部電極66が対向して配設されている。下部電極65は、導電性の材料によって形成されており、円盤状の被加工物保持部651と、該被加工物保持部651の下面中央部から突出して形成された円柱状の支持部652とからなっている。このように被加工物保持部651と円柱状の支持部652とから構成された下部電極65は、支持部652がハウジング61の底壁611に形成された穴611bを挿通して配設され、絶縁体67を介して底壁611にシールされた状態で支持されている。このようにハウジング61の底壁611に支持された下部電極65は、支持部652を介して高周波電源68に電気的に接続されている。
下部電極65を構成する被加工物保持部651の上部には、上方が開放された円形状の嵌合凹部651aが設けられており、該嵌合凹部651aにポーラスセラミック材によって形成された円盤状の吸着保持部材653が嵌合される。嵌合凹部651aにおける吸着保持部材653の下側に形成される室651bは、被加工物保持部651および支持部652に形成された連通路652aによって吸引手段69に連通されている。従って、吸着保持部材653上に被加工物を載置して吸引手段69を作動して連通路652aを負圧源に連通することにより室651bに負圧が作用し、吸着保持部材653上に載置された被加工物が吸引保持される。また、吸引手段69を作動して連通路652aを大気に開放することにより、吸着保持部材653上に吸引保持された被加工物の吸引保持が解除される。
下部電極65を構成する被加工物保持部651の下部には、冷却通路651cが形成されている。この冷却通路651cの一端は支持部652に形成された冷媒導入通路652bに連通され、冷却通路651cの他端は支持部652に形成された冷媒排出通路652cに連通されている。冷媒導入通路652bおよび冷媒排出通路652cは、冷媒供給手段70に連通されている。従って、冷媒供給手段70が作動すると、冷媒が冷媒導入通路652b、冷却通路651cおよび冷媒排出通路652cを通して循環せしめられる。この結果、後述するプラズマ処理時に発生する熱は下部電極65から冷媒に伝達されるので、下部電極65の異常昇温が防止される。
上記上部電極66は、導電性の材料によって形成されており、円盤状のガス噴出部661と、該ガス噴出部661の上面中央部から突出して形成された円柱状の支持部662とからなっている。このようにガス噴出部661と円柱状の支持部662とからなる上部電極66は、ガス噴出部661が下部電極65を構成する被加工物保持部651と対向して配設され、支持部662がハウジング61の上壁612に形成された穴612aを挿通し、該穴612aに装着されたシール部材71によって上下方向に移動可能に支持されている。支持部662の上端部には作動部材663が取り付けられており、この作動部材663が昇降駆動手段72に連結されている。なお、上部電極66は、支持部662を介して接地されている。
上部電極66を構成する円盤状のガス噴出部661には、下面に開口する複数の噴出口661aが設けられている。この複数の噴出口661aは、ガス噴出部661に形成された連通路661bおよび支持部662に形成された連通路662aを介してSFガス供給手段73およびCガス供給手段74に連通されている。
図示の実施形態におけるプラズマエッチング装置6は、上記ゲート作動手段63、ガス排出手段64、高周波電源68、吸引手段69、冷媒供給手段70、昇降駆動手段72、SF6ガス供給手段73、Cガス供給手段74等を制御する制御手段75を具備している。この制御手段75にはガス排出手段64からハウジング61によって形成される密閉空間61a内の圧力に関するデータが、冷媒供給手段70から冷媒温度(即ち電極温度)に関するデータが、SF6ガス供給手段73およびC4F8ガス供給手段74からガス流量に関するデータが入力され、これらのデータ等に基づいて制御手段75は上記各手段に制御信号を出力する。
図示の実施形態におけるプラズマエッチング装置6は以上のように構成されており、以下上述したようにレジスト膜被覆工程が実施された半導体ウエーハ2をプラズマエッチングして、半導体ウエーハ2を構成する機能層21が除去されたストリート23に沿ってデバイス22の仕上がり厚さに相当する深さまでエッチングして分割溝を形成するとともに、機能層除去工程においてストリート23の両側に形成された変質層24をエッチングして除去するプラズマエッチング工程について説明する。
先ずゲート作動手段63を作動してゲート62を図6において下方に移動せしめ、ハウジング61の右側側壁614に設けられた開口614aを開ける。次に、図示しない搬出入手段によって上述したレジスト膜被覆工程が実施された半導体ウエーハ2を開口614aからハウジング61によって形成される密閉空間61aに搬送し、下部電極65を構成する被加工物保持部651の吸着保持部材653上に半導体ウエーハ2を構成するシリコン基板20の裏面20b側を載置する。このとき、昇降駆動手段72を作動して上部電極66を上昇せしめておく。そして、吸引手段69を作動して上述したように室651bに負圧を作用することにより、吸着保持部材653上に載置された半導体ウエーハ2は吸引保持される。従って、吸着保持部材653上に保持された半導体ウエーハ2は、機能層21の表面にストリート23を除く領域に被覆されたホトレジスト膜5が上側となる。
このように半導体ウエーハ2が吸着保持部材653上に吸引保持されたならば、ゲート作動手段63を作動してゲート62を図6において上方に移動せしめ、ハウジング61の右側側壁614に設けられた開口614aを閉じる。そして、昇降駆動手段72を作動して上部電極66を下降させ、上部電極66を構成するガス噴射部661の下面と下部電極65を構成する被加工物保持部651に保持されたホトレジスト膜5を貼着した半導体ウエーハ2の上面との間の距離をプラズマエッチング処理に適した所定の電極間距離(例えば10mm)に位置付ける。
次に、ガス排出手段64を作動してハウジング61によって形成される密閉空間61a内を真空排気する。密閉空間61a内を真空排気したならば、先ず上記機能層除去工程においてストリート23の両側に形成された変質層24をエッチングして除去する変質層除去工程を実施する。
変質層除去工程を実施するには、SFガス供給手段73を作動しプラズマ発生用のSFガスを上部電極66に供給する。SFガス供給手段73から供給されたSFガスは、支持部662に形成された連通路662aおよびガス噴出部661に形成された連通路661bを通して複数の噴出口661aから下部電極65の吸着保持部材653上に保持された半導体ウエーハ2を構成する機能層21(表面にストリート23を除く領域にホトレジスト膜5が被覆されている)に向けて噴出される。そして、密閉空間61a内を所定のガス圧力(例えば20Pa)に維持する。このように、プラズマ発生用のSFガスを供給した状態で、高周波電源68から下部電極65に例えば100Wの高周波電力を印加するとともに上部電極66に例えば2000Wの高周波電力を印加する。これにより、下部電極65と上部電極66との間の空間にSFガスからなる等方性を有するプラズマが発生し、このプラズマ化した活性物質が上記機能層除去工程を実施することによりストリート23に沿って機能層21が除去されたシリコン基板20に作用するので、図7の(a)に示すように機能層除去工程においてストリート23の両側に形成された変質層24がエッチングされて除去される。
なお、上記変質層除去工程は、例えば以下の条件で行われる。
密閉空間61a内の圧力 :20Pa
高周波電力 :下部電極:100W、上部電極:2000W
SFガス供給量 :1.5リットル/分
エッチング処理時間 :1分
上述した変質層除去工程を実施したならば、引き続き半導体ウエーハ2をプラズマエッチングして、半導体ウエーハ2を構成する機能層21が除去されたストリート23に沿ってデバイス22の仕上がり厚さに相当する深さまでエッチングして分割溝を形成する分割溝形成工程を実施する。
分割溝形成工程は、SFガス供給手段73とCガス供給手段74を交互に作動しプラズマ発生用のSFガスとCガスを上部電極66に供給する。SFガス供給手段73から供給されたSFガスとCガス供給手段74から供給されたCガスは、支持部662に形成された連通路662aおよびガス噴出部661に形成された連通路661bを通して複数の噴出口661aから下部電極65の吸着保持部材653上に保持された半導体ウエーハ2を構成する機能層21(表面にストリート23を除く領域にホトレジスト膜5が被覆されている)に向けて交互に噴出される。そして、密閉空間61a内を所定のガス圧力(例えば20Pa)に維持する。このように、プラズマ発生用のSFガスとCガスを交互に供給した状態で、高周波電源68から下部電極65に例えば50Wの高周波電力を印加するとともに上部電極66に例えば3000Wの高周波電力を印加する。これにより、下部電極65と上部電極66との間の空間にSFガスとCガスからなる異方性を有するプラズマが発生し、このプラズマ化した活性物質が変質層除去工程を実施することによりストリート23の両側に形成された変質層24がエッチングされて除去されたシリコン基板20に作用するので、図7の(b)に示すようにシリコン基板20には裏面20bに向けて分割溝200が形成される。この分割溝200の深さは、例えば350μmに設定されている。
なお、上記分割溝形成工程は、例えば以下の条件で行われる。
密閉空間61a内の圧力 :20Pa
高周波電力 :下部電極:50W、上部電極:3000W
SFガス供給量 :1.0リットル/分
ガス供給量 :0.7リットル/分
SFガス供給間隔 :2秒間隔で1秒間供給
ガス供給間隔 :1秒間隔で2秒間供給
エッチング処理時間 :20分
上述したプラズマエッチング工程を実施したならば、周知のホトレジスト膜リムーバーを用いて半導体ウエーハ2を構成する機能層21の表面にストリート23を除く領域に被覆されたホトレジスト膜5を除去するレジスト膜除去工程を実施する。
次に、上記ホトレジスト膜5が除去された半導体ウエーハ2を構成する機能層21の表面21aに保護部材を貼着する保護部材貼着工程を実施する。即ち、図8に示すように半導体ウエーハ2を構成する機能層21の表面21aに保護部材としての保護テープ8を貼着する。なお、保護テープ8は、図示の実施形態においては厚さが100μmのポリ塩化ビニル(PVC)からなるシート状基材の表面にアクリル樹脂系の糊が厚さ5μm程度塗布されている。
次に、保護部材貼着工程が実施された半導体ウエーハ2を構成するシリコン基板20の裏面20bを研削し、シリコン基板20をデバイス22の仕上がり厚さに形成することにより分割溝200を表出せしめて半導体ウエーハ2を個々のデバイス22に分割する裏面研削工程を実施する。この裏面研削工程は、図9の(a)に示す研削装置9を用いて実施する。図9の(a)に示す研削装置9は、被加工物を保持するチャックテーブル91と、該チャックテーブル91に保持された被加工物の被加工面を研削する研削手段92を具備している。チャックテーブル91は、上面に被加工物を吸引保持し図9の(a)において矢印91aで示す方向に回転せしめられる。研削手段92は、スピンドルハウジング921と、該スピンドルハウジング921に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル922と、該回転スピンドル922の下端に装着されたマウンター923と、該マウンター923の下面に取り付けられた研削ホイール924とを具備している。この研削ホイール924は、円板状の基台925と、該基台925の下面に環状に装着された研削砥石926とからなっており、基台925がマウンター923の下面に締結ボルト927によって取り付けられている。
上述した研削装置9を用いて裏面研削工程を実施するには、図9の(a)に示すようにチャックテーブル91の上面(保持面)に上述した保護部材貼着工程が実施された半導体ウエーハ2の保護テープ8側を載置する。そして、図示しない吸引手段によってチャックテーブル91上に半導体ウエーハ2を保護テープ8を介して吸着保持する(ウエーハ保持工程)。従って、チャックテーブル91上に保持された半導体ウエーハ2は、シリコン基板20の裏面20bが上側となる。このようにチャックテーブル91上に半導体ウエーハ2を吸引保持したならば、チャックテーブル91を矢印91aで示す方向に300rpmで回転しつつ、研削手段92の研削ホイール924を図9の(a)において矢印924aで示す方向に例えば6000rpmで回転せしめて研削砥石926を被加工面である半導体ウエーハ2を構成するシリコン基板20の裏面20bに接触せしめ、研削ホイール924を図9の(a)において矢印924bで示すように下方に所定の研削送り速度でデバイスの仕上がり厚み(例えば300μm)になるまで研削する。この結果、図9の(b)に示すように半導体ウエーハ2を構成するシリコン基板20の裏面20bに分割溝200が表出し、図9の(c)に示すように半導体ウエーハ2は分割溝200が形成されたストリートに沿って個々のデバイス22に分割される。このようにストリートに沿って分割されたデバイス22は、上記機能層除去工程においてストリート23の両側に形成された変質層24がプラズマエッチング工程の変質層除去工程を実施することによってエッチングされて除去されているので、抗折強度を向上させることができる。
上述した裏面研削工程を実施したならば、個々のデバイス22に分割された半導体ウエーハ2を構成する基板20の裏面20bを環状のフレームに装着された粘着テープの表面に貼着するとともに半導体ウエーハ2を構成する機能層21の表面21aに貼着された保護部材を剥離するウエーハ支持工程を実施する。即ち、図10に示すように個々のデバイス22に分割された半導体ウエーハ2を構成する基板20の裏面20b側を環状のフレームFに装着された粘着テープTに貼着する。従って、半導体ウエーハ2を構成する機能層21の表面21aに貼着されている保護テープ8は上側となる。そして、半導体ウエーハ2を構成する機能層21の表面21aに貼着されている保護部材としての保護テープ8を剥離する。このようにして環状のフレームFに装着された粘着テープTに貼着された個々のデバイス22に分割された半導体ウエーハ2は、次工程であるピックアップ工程に搬送される。
なお、上述した実施形態においては、半導体ウエーハ2を構成する機能層21の表面に被覆されたホトレジスト膜5を除去した後に保護テープ8を貼着して裏面研削工程を実施した例を示したが、ホトレジスト膜5の上面に保護テープを貼着して裏面研削工程を実施し、上記ウエーハ支持工程において半導体ウエーハ2を構成する機能層21の表面から保護テープとともにホトレジスト膜5を除去してもよい。
2:半導体ウエーハ
20:基板
21:機能層
22:デバイス
23:ストリート
3:保護膜被覆装置
31:スピンナーテーブル
32:液状樹脂供給ノズル
4:レーザー加工装置
41:レーザー加工装置のチャックテーブル
42:レーザー光線照射手段
5:ホトレジスト膜
6:プラズマエッチング装置
65:下部電極
66:上部電極
73:SFガス供給手段
74:Cガス供給手段
8:保護テープ
9:研削装置
91:研削装置のチャックテーブル
92:研削手段
F:環状のフレーム
T:粘着テープ

Claims (4)

  1. 基板の表面に積層された機能層によってデバイスが形成されたウエーハを、該デバイスを区画する複数のストリートに沿って分割するウエーハの加工方法であって、
    ウエーハに形成されたストリートに沿ってウエーハを構成する機能層の表面側からレーザー光線を照射し、ストリートに沿って機能層を除去する機能層除去工程と、
    機能層除去工程が実施されたウエーハを構成する機能層の表面におけるストリートを除く領域にレジスト膜を被覆するレジスト膜被覆工程と、
    該レジスト膜被覆工程が実施されたウエーハをプラズマエッチングすることにより基板を機能層が除去されたストリートに沿ってデバイスの仕上がり厚さに相当する深さまでエッチングして分割溝を形成するとともに、該機能層除去工程においてストリートの両側に形成された変質層をエッチングして除去するプラズマエッチング工程と、
    該プラズマエッチング工程が実施されたウエーハを構成する機能層の表面に保護部材を貼着する保護部材貼着工程と、
    該保護部材貼着工程が実施されたウエーハを構成する基板の裏面を研削し、基板をデバイスの仕上がり厚さに形成することにより該分割溝を表出せしめてウエーハを個々のデバイスに分割する裏面研削工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該プラズマエッチング工程は、SFを用いてストリートの両側に形成された変質層をエッチング除去する変質層除去工程と、SFとCとを交互に用いて該分割溝を形成する分割溝形成工程とを含んでいる、請求項1記載のウエーハの加工方法。
  3. 該機能層除去工程を実施する前に、ウエーハを構成する機能層の表面に液状樹脂を塗布して保護膜を形成する保護膜形成工程を実施する、請求項1又は2記載のウエーハの加工方法。
  4. 該裏面研削工程を実施した後に、ウエーハを構成する基板の裏面を環状のフレームに装着された粘着テープの表面に貼着するとともにウエーハを構成する機能層の表面に貼着された保護部材を剥離するウエーハ支持工程を実施する、請求項1から3のいずれかに記載のウエーハの加工方法。
JP2012256603A 2012-11-22 2012-11-22 ウエーハの加工方法 Active JP6166034B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012256603A JP6166034B2 (ja) 2012-11-22 2012-11-22 ウエーハの加工方法
TW102136328A TWI616942B (zh) 2012-11-22 2013-10-08 Wafer processing method
US14/069,705 US9379015B2 (en) 2012-11-22 2013-11-01 Wafer processing method
KR1020130137434A KR102044042B1 (ko) 2012-11-22 2013-11-13 웨이퍼의 가공 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012256603A JP6166034B2 (ja) 2012-11-22 2012-11-22 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2014107283A true JP2014107283A (ja) 2014-06-09
JP6166034B2 JP6166034B2 (ja) 2017-07-19

Family

ID=50728318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012256603A Active JP6166034B2 (ja) 2012-11-22 2012-11-22 ウエーハの加工方法

Country Status (4)

Country Link
US (1) US9379015B2 (ja)
JP (1) JP6166034B2 (ja)
KR (1) KR102044042B1 (ja)
TW (1) TWI616942B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115787A (ja) * 2014-12-15 2016-06-23 株式会社ディスコ 被加工物の分割方法
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
JP2017103330A (ja) * 2015-12-01 2017-06-08 株式会社ディスコ ウエーハの分割方法
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックIpマネジメント株式会社 素子チップおよびその製造方法
JP2017163069A (ja) * 2016-03-11 2017-09-14 パナソニックIpマネジメント株式会社 素子チップの製造方法
KR20180067423A (ko) * 2016-12-12 2018-06-20 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2020009957A (ja) * 2018-07-10 2020-01-16 株式会社ディスコ 半導体ウェーハの加工方法
JP2020027889A (ja) * 2018-08-13 2020-02-20 株式会社ディスコ 被加工物の加工方法
JP2020047858A (ja) * 2018-09-20 2020-03-26 株式会社ディスコ 加工条件選定方法
JP2020061441A (ja) * 2018-10-09 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020096186A (ja) * 2018-12-13 2020-06-18 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド ウエハダイのプラズマ化学処理
JP7387227B2 (ja) 2019-10-07 2023-11-28 株式会社ディスコ ウェーハの加工方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077951B (zh) * 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
US9312177B2 (en) * 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
JP6328522B2 (ja) * 2014-08-21 2018-05-23 株式会社ディスコ 保護膜被覆方法および保護膜被覆装置
DE102015100783A1 (de) * 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
JP2017107921A (ja) * 2015-12-07 2017-06-15 株式会社ディスコ ウエーハの加工方法
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP6767814B2 (ja) * 2016-09-05 2020-10-14 株式会社ディスコ パッケージデバイスチップの製造方法
JP6719825B2 (ja) * 2016-10-12 2020-07-08 株式会社ディスコ 研削装置及びウェーハの加工方法
JP6837709B2 (ja) * 2016-10-14 2021-03-03 株式会社ディスコ デバイスウェーハのレーザ加工方法
JP2019079884A (ja) * 2017-10-23 2019-05-23 株式会社ディスコ ウェーハの加工方法
TWI797154B (zh) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 膜剝離機構及基板裂斷系統
JP7142236B2 (ja) * 2018-03-28 2022-09-27 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP7171138B2 (ja) * 2018-12-06 2022-11-15 株式会社ディスコ デバイスチップの製造方法
US10818551B2 (en) * 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
JP2021136248A (ja) * 2020-02-21 2021-09-13 株式会社ディスコ デバイスウェーハの加工方法
JP2022052821A (ja) * 2020-09-24 2022-04-05 株式会社ディスコ デバイスチップの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2006332078A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009105298A (ja) * 2007-10-25 2009-05-14 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
JP2012023085A (ja) * 2010-07-12 2012-02-02 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2012124211A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4153325B2 (ja) * 2003-02-13 2008-09-24 株式会社ディスコ 半導体ウエーハの加工方法
JP4890746B2 (ja) 2004-06-14 2012-03-07 株式会社ディスコ ウエーハの加工方法
GB2420443B (en) * 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2009021476A (ja) 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2006332078A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009105298A (ja) * 2007-10-25 2009-05-14 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
JP2012023085A (ja) * 2010-07-12 2012-02-02 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2012124211A (ja) * 2010-12-06 2012-06-28 Panasonic Corp 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115787A (ja) * 2014-12-15 2016-06-23 株式会社ディスコ 被加工物の分割方法
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
JP2017103330A (ja) * 2015-12-01 2017-06-08 株式会社ディスコ ウエーハの分割方法
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックIpマネジメント株式会社 素子チップおよびその製造方法
JP2017163069A (ja) * 2016-03-11 2017-09-14 パナソニックIpマネジメント株式会社 素子チップの製造方法
KR102345187B1 (ko) 2016-12-12 2021-12-30 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2018098318A (ja) * 2016-12-12 2018-06-21 株式会社ディスコ ウェーハの加工方法
KR20180067423A (ko) * 2016-12-12 2018-06-20 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2020009957A (ja) * 2018-07-10 2020-01-16 株式会社ディスコ 半導体ウェーハの加工方法
JP7109862B2 (ja) 2018-07-10 2022-08-01 株式会社ディスコ 半導体ウェーハの加工方法
JP2020027889A (ja) * 2018-08-13 2020-02-20 株式会社ディスコ 被加工物の加工方法
JP7154697B2 (ja) 2018-08-13 2022-10-18 株式会社ディスコ 被加工物の加工方法
JP2020047858A (ja) * 2018-09-20 2020-03-26 株式会社ディスコ 加工条件選定方法
JP7138001B2 (ja) 2018-09-20 2022-09-15 株式会社ディスコ 加工条件選定方法
JP2020061441A (ja) * 2018-10-09 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP7138534B2 (ja) 2018-10-09 2022-09-16 株式会社ディスコ ウェーハの加工方法
JP2020096186A (ja) * 2018-12-13 2020-06-18 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド ウエハダイのプラズマ化学処理
JP7387227B2 (ja) 2019-10-07 2023-11-28 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
TW201421559A (zh) 2014-06-01
US9379015B2 (en) 2016-06-28
KR102044042B1 (ko) 2019-11-12
KR20140066093A (ko) 2014-05-30
US20140141596A1 (en) 2014-05-22
JP6166034B2 (ja) 2017-07-19
TWI616942B (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
JP6166034B2 (ja) ウエーハの加工方法
JP5331500B2 (ja) ウエーハの処理方法
JP2009043992A (ja) ウエーハの加工方法
US11133186B2 (en) Processing method of workpiece
JP2005252126A (ja) ウエーハの加工方法
JP2012023085A (ja) 光デバイスウエーハの加工方法
JP2017107921A (ja) ウエーハの加工方法
KR20140083870A (ko) 웨이퍼의 가공 방법
JP2015095509A (ja) ウェーハの加工方法
TWI783139B (zh) 晶圓的加工方法
TWI780318B (zh) 晶圓的加工方法
JP2008073740A (ja) ビアホールの加工方法
JP2020027889A (ja) 被加工物の加工方法
JP4731244B2 (ja) ウエーハの分割方法
US10777460B2 (en) Processing method of workpiece
JP7104559B2 (ja) 被加工物の加工方法
JP2020092191A (ja) デバイスチップの製造方法
JP7128064B2 (ja) 被加工物の加工方法
JP2019212839A (ja) ウェーハの加工方法
CN110364482B (zh) 晶片的加工方法
US11456213B2 (en) Processing method of wafer
JP5766518B2 (ja) 電極が埋設されたウエーハの加工方法
JP2023029071A (ja) ウェーハの加工方法
KR20240043690A (ko) 디바이스 웨이퍼의 가공 방법
CN117790416A (zh) 基板的加工方法和芯片的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170622

R150 Certificate of patent or registration of utility model

Ref document number: 6166034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250