DE102019210185A1 - Halbleiter-waferbearbeitungsverfahren - Google Patents

Halbleiter-waferbearbeitungsverfahren Download PDF

Info

Publication number
DE102019210185A1
DE102019210185A1 DE102019210185.2A DE102019210185A DE102019210185A1 DE 102019210185 A1 DE102019210185 A1 DE 102019210185A1 DE 102019210185 A DE102019210185 A DE 102019210185A DE 102019210185 A1 DE102019210185 A1 DE 102019210185A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor wafer
laser
machined groove
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019210185.2A
Other languages
English (en)
Other versions
DE102019210185B4 (de
Inventor
Masatoshi Wakahara
Frank Wei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102019210185A1 publication Critical patent/DE102019210185A1/de
Application granted granted Critical
Publication of DE102019210185B4 publication Critical patent/DE102019210185B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1163—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
    • H01L2224/11632—Ablation by means of a laser or focused ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Ein Halbleiter-Waferbearbeitungsverfahren beinhaltet einen Schritt zum Ausbilden einer laserbearbeiteten Nut an der ersten vorderen Seite des Halbleiter-Wafers entlang jeder Teilungslinie, einen Schritt zum Ausbilden einer Maskenschicht an einer Schutzschicht mit Ausnahme eines Bereichs oberhalb einer Metallelektrode, die in jedem Bauelement an der vorderen Seite des Wafers ausgebildet ist, einen ersten Ätzschritt zum Ätzen der Schutzschicht unter Verwendung der Maskenschicht, um jede Metallelektrode freizulegen, einen zweiten Ätzschritt zum Ätzen der inneren Oberfläche von jeder laserbearbeiteten Nut unter Verwendung der Maskenschicht, die in dem ersten Ätzschritt verwendet wird, wodurch jede laserbearbeitete Nut freigelegt wird, und einen Teilungsschritt zum Teilen des Wafers entlang jeder laserbearbeiteten Nut, die in dem zweiten Ätzschritt ausgedehnt wurde.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleiter-Waferbearbeitungsverfahren zum Teilen eines Halbleiters, der mehrere Halbleiterbauelemente aufweist, die voneinander durch mehrere Teilungslinien, die an der vorderen Seite des Halbleiter-Wafers ausgebildet sind, getrennt sind, bei dem der Halbleiter-Wafer entlang jeder Teilungslinie durch das Verfahren geteilt wird.
  • Beschreibung des Stands der Technik
  • Normalerweise ist eine funktionale Schicht an der vorderen Seite eines Halbleiter-Wafers ausgebildet, um mehrere Halbleiterbauelemente auszubilden. Diese funktionale Schicht in jedem Halbleiterbauelement beinhaltet eine Verteilungsschicht, eine Metallelektrode, die oberhalb der Verteilungsschicht ausgebildet ist, und Zwischenschichtisolationsfilme, welche die Verteilungsschicht und die Metallelektrode von zwei Seiten umgeben. Material mit geringer Permittivität (ein sogenanntes low-k Material) wird als das Material für jeden Zwischenschichtisolationsfilm verwendet. Unter Verwendung des low-k Materials kann die Bearbeitungsgeschwindigkeit von jedem Halbleiterbauelement erhöht werden. Jedoch, da das low-k Material ein poröses Material ist, ist die Festigkeit des low-k Films geringer als die des thermischen Siliziumoxidfilms (SiO2). Entsprechend existiert beim Schneiden des Halbleiter-Wafers unter Verwendung einer Schneidklinge, um dadurch den Halbleiter-Wafer zu teilen, ein Problem, dass sich die low-k Filme ablösen. Um mit diesem Problem umzugehen wurde eine Technik vorgeschlagen, anstelle eines reinen Schneidens mit einer Schneidklinge. Bei dieser Technik wird eine Laserablation an der funktionalen Schicht inklusive der low-k Filme durchgeführt, um dadurch die funktionale Schicht teilweise zu entfernen, wodurch eine laserbearbeitete Nut entlang jeder Teilungslinie ausgebildet wird. Danach wird der Halbleiter-Wafer entlang jeder laserbearbeiteten Nut durch Verwendung einer Schneidklinge in einer solchen Weise geschnitten, dass die Schneidklinge zwischen den gegenüberliegenden Seitenwänden einer jeden laserbearbeiteten Nut ist (siehe zum Beispiel japanische Offenlegungsschrift Nr. 2009-21476 ). Durch Anpassen dieser Technik ist es möglich das obige Problem des Ablösens des Low-k Films, das beim Teilen des Halbleiter-Wafers auftreten kann, zu lösen.
  • Jedoch aufgrund der Wärme, die beim Ausbilden einer jeden laserbearbeiteten Nut generiert wird, tritt ein Problem auf, dass eine modifizierte Schicht in den low-k Filmen in der Nähe einer jeden laserbearbeiteten Nut ausgebildet wird und eine deformierte Schicht, die Risse in der Größenordnung von Mikrometern aufweist, kann am Boden einer jeden laserbearbeiteten Nut ausgebildet werden. Es existiert die Möglichkeit, dass die modifizierte Schicht und die deformierte Schicht einen nachteiligen Effekt bei der Betätigung des Halbleiterbauelements aufweisen. Ferner existiert eine weitere Möglichkeit, dass die modifizierte Schicht und die deformierte Schicht die Festigkeit von jedem Bauelementchip reduzieren, der durch Teilen des Halbleiter-Wafers erhalten wird. Es ist darum wünschenswert, die modifizierte Schicht und die verzerrte Schicht von dem Halbleiter-Wafer zu entfernen.
  • DARSTELLUNG DER ERFINDUNG
  • Normalerweise wird jede laserbearbeitete Nut an der funktionalen Schicht nach dem Durchführen des Schritts des Freilegens der Metallelektroden, die in der funktionalen Schicht beinhaltet sind, von den Zwischenschichtisolationsfilmen oder nach dem Durchführen eines Schritts zum Formen einer Erhöhung, die elektrisch mit jeder Metallelektrode verbunden ist, die von den Zwischenschichtisolationsfilmen freiliegt, ausgebildet. Danach wird der Halbleiter-Wafer entlang jeder laserbearbeiteten Nut unter Verwendung einer Schneidklinge geschnitten, um dadurch den Halbleiter-Wafer zu teilen. In diesem Fall kann Plasmaätzen nach dem Durchführen von jeder laserbearbeiteten Nut und vor dem Teilen des Halbleiter-Wafers durchgeführt werden, um dadurch die modifizierte Schicht und die deformierte Schicht zu entfernen. Jedoch ist es notwendig zusätzlich einen Schritt zum Ausbilden einer Maskenschicht (zum Beispiel einer Fotoresistschicht) zum Abdecken eines Bereichs, der nicht durch Plasmaätzen entfernt werden soll, durchzuführen. Als ein Ergebnis werden zusätzliche Kosten generiert.
  • Es ist darum ein Ziel der vorliegenden Erfindung ein Halbleiter-Waferbearbeitungsverfahren bereitzustellen, das die modifizierte Schicht und die verzerrte Schicht von dem Halbleiter-Wafer entfernen kann, ohne dass ein Ausbildungsschritt für eine Maskenschicht hinzugefügt wird nach dem Ausbilden einer jeden laserbearbeiteten Nut und vor dem Teilen des Halbleiter-Wafers.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Halbleiter-Waferbearbeitungsverfahren bereitgestellt, beinhaltend: einen Bauelementausbildungsschritt zum Ausbilden einer funktionalen Schicht an einer vorderen Seite eines Halbleiter-Wafers, wobei die funktionale Schicht einen ersten Bereich aufweist, in dem mehrere Halbleiterbauelemente ausgebildet sind, und einen zweiten Bereich aufweist, an dem mehrere Teilungslinien zum Trennen der mehreren Halbleiterbauelemente voneinander ausgebildet sind, wobei jedes Bauelement eine Verteilungsschicht und eine Metallelektrode aufweist, die oberhalb der Verteilungsschicht ausgebildet ist; einen Ausbildungsschritt für eine Schutzschicht zum Ausbilden einer Isolationsschutzschicht an einer vorderen Seite der funktionalen Schicht, um die vordere Seite der funktionalen Schicht vollständig mit der Schutzschicht zu bedecken, wodurch ein Bauelementwafer ausgebildet wird, der den Halbleiter-Wafer, die funktionale Schicht und die Schutzschicht aufweist; einen Ausbildungsschritt für eine laserbearbeitete Nut zum Aufbringen eines Laserstrahls, der eine Absorptionswellenlänge in der funktionalen Schicht und dem Halbleiter-Wafer aufweist, entlang jeder Teilungslinie, um teilweise den Halbleiter-Wafer, die Schutzschicht und die funktionale Schicht zu entfernen, um dadurch die vordere Seite des Halbleiter-Wafers freizulegen, wodurch eine laserbearbeitete Nut entlang jeder Teilungslinie an einer vorderen Seite des Bauelementwafers ausgebildet wird; einen Ausbildungsschritt für eine Maskenschicht zum Ausbilden einer Maskenschicht an einer vorderen Seite der Schutzschicht mit der Ausnahme eines Bereichs oberhalb jeder Metallelektrode; einen ersten Ätzschritt zum Durchführen eines Plasmaätzens unter Verwendung eines ersten Gases durch die Maskenschicht zu der Schutzschicht, wodurch jede Metallelektrode freigelegt wird; einen zweiten Ätzschritt zum Durchführen eines Plasmaätzens unter Verwendung eines zweiten Gases an jeder laserbearbeiteten Nut durch die Maskenschicht, die in dem ersten Ätzschritt verwendet wurde, wodurch teilweise die funktionale Schicht und der Halbleiter-Wafer, die von der Maskenschicht freiliegen, geätzt werden, um dadurch jede laserbearbeitete Nut in ihrer Breite und entlang ihrer Tiefe auszudehnen; und ein Teilungsschritt zum Teilen des Halbleiter-Wafers entlang jeder laserbearbeiteten Nut, die in dem Ätzschritt ausgedehnt wurde, wodurch mehrere Bauelementchips erhalten werden, die jeweils die mehreren Halbleiterbauelemente beinhalten.
  • Vorzugsweise weist die Maskenschicht, die in dem Ausbildungsschritt für eine Maskenschicht ausgebildet wird, einen Kantenabschnitt in der Nähe von jeder laserbearbeiteten Nut auf, wobei der Kantenabschnitt der Maskenschicht von dem Kantenabschnitt einer jeder laserbearbeiteten Nut nach hinten versetzt ist und eine obere Oberfläche der Schutzschicht in der Nähe von jeder laserbearbeiteten Nut von der Maskenschicht freiliegt.
  • Vorzugsweise beinhaltet das Halbleiter-Waferbearbeitungsverfahren ferner: einen Ausbildungsschritt für eine wasserlösliche Kunststoffschicht zum Ausbilden einer wasserlöslichen Kunststoffschicht an einer vorderen Seite des Bauelementwafers nach dem Ausbildungsschritt für eine Schutzschicht und vor dem Durchführen des Ausbildungsschritts für eine laserbearbeitete Nut; und einen Reinigungsschritt zum Reinigen des Bauelementwafers nach dem Durchführen des Ausbildungsschritts für eine laserbearbeitete Nut und vor dem Durchführen des Ausbildungsschritts für eine Maskenschicht, wodurch die wasserlösliche Kunststoffschicht zusammen mit der Verschmutzung, die in dem Ausbildungsschritt für eine laserbearbeitete Nut generiert wird, entfernt wird.
  • Vorzugsweise beinhaltet der Teilungsschritt einen Schneidschritt unter Verwendung einer Schneidklinge, um den Halbleiter-Wafer entlang jeder laserbearbeiteten Nut, die in dem zweiten Ätzschritt ausgedehnt wird, zu schneiden.
  • Vorzugsweise weist jede laserbearbeitete Nut, die in dem zweiten Ätzschritt ausgedehnt wird, eine Tiefe von der vorderen Seite des Halbleiter-Wafers zu einer Position auf, welche die hintere Seite des Halbleiter-Wafers nicht erreicht, wobei die Tiefe größer als eine fertige Dicke eines jeden Bauelementchips ist und der Teilungsschritt einen Schleifschritt zum Schleifen der hinteren Seite des Halbleiter-Wafers beinhaltet, bis die Dicke des Halbleiter-Wafers auf die fertige Dicke ausbildet ist, wodurch der Halbleiter-Wafer entlang jeder laserbearbeiteten Nut, die in dem zweiten Ätzschritt ausgedehnt wurde, geteilt wird.
  • Vorzugsweise beinhaltet das Halbleiter-Waferbearbeitungsverfahren ferner einen Ausbildungsschritt für eine Erhöhung zum Ausbilden einer Erhöhung an jeder Metallelektrode, die in dem ersten Ätzschritt freigelegt wurde.
  • Wie oben beschrieben, beinhaltet das Halbleiter-Waferbearbeitungsverfahren entsprechend der vorliegenden Erfindung den Ausbildungsschritt für eine Maskenschicht, der nach dem Durchführen des Ausbildungsschritts für eine laserbearbeitete Nut durchgeführt wird. In dem Ausbildungsschritt für eine Maskenschicht wird die Schutzschicht durch die Maskenschicht mit Ausnahme eines Bereichs oberhalb jeder Metallelektrode und mit Ausnahme eines Bereichs in der Nähe einer jeden laserbearbeiteten Nut maskiert. In dem nächsten ersten Ätzschritt wird ein Plasmaätzen an der Schutzschicht unter Verwendung der Maskenschicht durchgeführt, wodurch teilweise die Schutzschicht entfernt wird, um jede Metallelektrode freizulegen. In dem nächsten zweiten Ätzschritt wird ein Plasmaätzen an jeder laserbearbeiteten Nut unter Verwendung der Maskenschicht, die in dem ersten Ätzschritt verwendet wurde, durchgeführt, wodurch teilweise die funktionale Schicht und der Halbleiter-Wafer, der in den laserbearbeiteten Nuten freiliegt, entfernt werden. In dieser Weise können eine modifizierte Schicht, die in der funktionalen Schicht ausgebildet ist (Zwischenschichtisolationsfilme) und eine deformierte Schicht, die in dem Halbleiter-Wafer ausgebildet beim Aufbringen eines Laserstrahls wird, durch Plasmaätzen unter Verwendung der Maskenschicht entfernt werden, die zum Freilegen von jeder Metallelektrode verwendet wurde d. h., dass es nicht notwendig ist, einen zusätzlichen Ausbildungsschritt für eine Maskenschicht durchzuführen, der dazu gedacht ist, die modifizierte Schicht und die verzerrte Schicht nach dem Durchführen des Ausbildungsschritts für eine laserbearbeitete Nut und vor dem Durchführen des Teilungsschritts durchzuführen.
  • Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und angehängten Ansprüche mit Bezug zu den angehängten Figuren, die einige Ausführungsformen der Erfindung zeigen, verstanden.
  • Figurenliste
    • 1A ist eine Schnittansicht eines Halbleiter-Wafers und einer funktionalen Schicht, die an der vorderen Seite des Halbleiter-Wafers ausgebildet ist, die einen Bauelementausbildungsschritt (S10) in einem Halbleiter-Waferbearbeitungsverfahren entsprechend einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
    • 1B ist eine Schnittansicht eines Bauelementwafers, der den Halbleiter-Wafer, die funktionale Schicht und eine Schutzschicht, die an der vorderen Seite der funktionalen Schicht ausgebildet ist, aufweist, die einen Ausbildungsschritt (S20) für eine Schutzschicht entsprechend der ersten Ausführungsform darstellt;
    • 2 ist eine perspektivische Ansicht des Bauelementwafers, der in 1B dargestellt ist;
    • 3 ist eine Schnittansicht des Bauelementwafers, die einen Ausbildungsschritt für eine wasserlösliche Kunststoffschicht darstellt;
    • 4 ist eine Schnittansicht des Bauelementwafers, die einen Ausbildungsschritt (S40) für eine laserbearbeitete Nut entsprechend der ersten bevorzugten Ausführungsform darstellt;
    • 5 ist eine Schnittansicht des Bauelementwafers, die einen Reinigungsschritt (S50) entsprechend der ersten bevorzugten Ausführungsform darstellt;
    • 6 ist eine Schnittansicht des Bauelementwafers, die einen Ausbildungsschritt (S60) für eine Maskenschicht entsprechend der ersten bevorzugten Ausführungsform darstellt;
    • 7 ist eine Schnittansicht des Bauelementwafers, die einen ersten Ätzschritt (S70) entsprechend der ersten bevorzugten Ausführungsform darstellt;
    • 8 ist eine Schnittansicht des Bauelementwafers, welche die erste Hälfte (S80-1) eines zweiten Ätzschritts entsprechend der ersten bevorzugten Ausführungsform darstellt;
    • 9 ist eine Schnittansicht des Bauelementwafers, welche die zweite Hälfte (S80-2) des zweiten Ätzschritts entsprechend der ersten bevorzugten Ausführungsform darstellt;
    • 10 ist eine Schnittansicht des Bauelementwafers, die einen Ausbildungsschritt (S90) für eine Erhöhung entsprechend der ersten bevorzugten Ausführungsform darstellt;
    • 11A als eine Schnittansicht des Bauelementwafers, welcher ein Teilungsschritt (S100) entsprechend der ersten bevorzugten Ausführungsform darstellt;
    • 11B ist eine Schnittansicht des Bauelementwafers, der durch Durchführen des Teilungsschritts geteilt wird, der in 11A dargestellt ist;
    • 12 ist eine perspektivische Ansicht einer Wafereinheit, welche den Bauelementwafer, ein Trägerband und einen ringförmigen Rahmen aufweist;
    • 13 ist ein Flussdiagramm, welches das Halbleiter-Waferbearbeitungsverfahren entsprechend der ersten bevorzugten Ausführungsform darstellt;
    • 14 ist eine Schnittansicht des Bauelementwafers, welche die zweite Hälfte (S80-2) eines zweiten Ätzschritts entsprechend einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung darstellt; und
    • 15 ist eine seitliche Ansicht teilweise im Querschnitt, die einen Teilungsschritt (S100) entsprechend der zweiten bevorzugten Ausführungsform darstellt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden wird ein Bearbeitungsverfahren für einen Halbleiter-Wafer 11 entsprechend einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung mit Bezug zu 1A bis 12 und 13 beschrieben. 1A bis 12 sind Ansichten zum Darstellen des Bearbeitungsverfahrens entsprechend der ersten bevorzugten Ausführungsform und 13 ist ein Flussdiagramm, dass das Bearbeitungsverfahren entsprechende ersten bevorzugten Ausführungsform darstellt. 1A ist eine Schnittansicht des Halbleiter-Wafers 11 und der funktionalen Schicht 13, die einen Bauelementausbildungsschritt (S10) darstellt. Der Aufbau des Halbleiter-Wafers 11 und der funktionalen Schicht 13 wird im Folgenden mit Bezug zu 1A beschrieben. Der Halbleiter-Wafer 11 ist aus einem Halbleiter wie Silizium ausgebildet. Der Halbleiter-Wafer 11 ist ein scheibenförmiges Element, das eine vordere Seite 11a und eine hintere Seite 11b gegenüber der vorderen Seite 11a aufweist. Der Halbleiter-Wafer 11 weist eine Dicke von ungefähr 500-1000 µm als den Abstand von der vorderen Seite 11a zu der hinteren Seite 11b auf. Mehrere funktionale Elemente (nicht dargestellt) wie integrierte Schaltung (ICs) und Large-scale integrated Circuits (LSIs) sind an der vorderen Seite 11a des Halbleiter-Wafers 11 (an der oberen Oberfläche des Halbleiter-Wafers 11) ausgebildet. Der Halbleiter-Wafer 11 ist nicht in seinem Material, Form, Struktur und Größe zum Beispiel beschränkt. Zum Beispiel kann der Halbleiter-Wafer 11 durch jedes Halbleitersubstrat, das zum Beispiel aus Galliumarsenid (GaAS) oder Siliziumcarbid (SiC) anstelle von Silizium ausgebildet ist, ersetzt werden. Ferner sind die funktionalen Elemente nicht in ihrer Art, Anzahl, Form, Struktur, Größe und Anordnung zum Beispiel beschränkt.
  • Die funktionale Schicht 13 ist an der vorderen Seite 11a des Halbleiter-Wafers 11 ausgebildet. Die funktionale Schicht 13 beinhaltet einen ersten Isolationsfilm 13a. Der erste Isolationsfilm 13a ist mit der vorderen Seite 11a des Halbleiter-Wafers 11 in Kontakt. Der erste Isolationsfilm 13a ist ein Isolationsfilm mit geringer Permittivität (ein sogenannter low-k Film). Beispiele des low-k Films beinhalten Oxidfilme wie Kohlenstoff enthaltene Siliziumoxidfilme (SiOCH) anorganische Filme, die aus anorganischen Materialien wie Fluor enthaltendem Siliziumoxid (SiOF) und Bor enthaltendem Siliziumoxid (SiOB) ausgebildet sind, und organische Filme, die aus organischen Material wie Polyimid und Parylen ausgebildet sind. Der anorganische low-k Film wird durch Plasma unterstützte chemische Dampfabscheidung (Plasma CVD) zum Beispiel ausgebildet. Der organische low-k Film wird durch einen Beschichtungsprozess unter Verwendung eines Drehbeschichters zum Beispiel ausgebildet.
  • Der erste Isolationsfilm 13a weist mehrere Durchgangslöcher (nicht dargestellt) auf, sich von der oberen Oberfläche des ersten Isolationsfilms 13a zu der unteren Oberfläche erstrecken. Diese Durchgangslöcher des ersten Isolationsfilms 13a werden durch einen Fotolithografieschritt und einen Ätzschritt ausgebildet. Mehrere Verteilungsschichten 13e sind an dem ersten Isolationsfilm 13a in Kontakt damit ausgebildet. Diese Verteilungsschichten 13e sind Metallschichten, die zum Beispiel aus Kupfer (Cu) oder Aluminium (Al) ausgebildet sind, in denen Metallschichten durch einen Sputterschritt zum Beispiel ausgebildet sind. In dem Schritt des Ausbildens der Verteilungsschichten 13e sind Verbindungen (nicht dargestellt) in den Durchgangslöchern des ersten Isolationsfilms 13a ausgebildet. Entsprechend werden die Verteilungsschichten 13e durch die Verbindungen mit der vorderen Seite 11a des Halbleiter-Wafers 11 verbunden. Auf derselben Ebene wie die Verteilungsschichten 13e ist ein zweiter Isolationsfilm 13b ausgebildet in Kontakt mit dem ersten Isolationsfilm 13a. Der zweite Isolationsfilm 13b ist auch ein low-k Film, der ähnlich zu dem ersten Isolationsfilm 13a ausgebildet ist. Der zweite Isolationsfilm 13b dient dazu, die Verteilungsschichten 13e voneinander auf derselben Ebene zu isolieren.
  • Ein dritter Isolationsfilm 13c ist an dem zweiten Isolationsfilm 13a und den Verteilungsschichten 13e ausgebildet. Der dritte Isolationsfilm 13c ist auch ein low-k Film, der ähnlich zu dem ersten Isolationsfilm 13a ausgebildet ist. Der dritte Isolationsfilm 13c weist mehrere Durchgangslöcher auf, die sich von der oberen Oberfläche des dritten Isolationsfilms 13c zu der unteren Oberfläche erstrecken. Auf derselben Ebene wie der dritte Isolationsfilm 13c sind mehrere Durchgänge 13f in Kontakt mit den Verteilungsschichten 13b ausgebildet. Die Verbindungen 13f sind in den Durchgangslöchern des dritten Isolationsfilms 13c in einem folgenden Schritt des Ausbildens der mehreren Metallelektroden 13b, der später beschrieben wird, ausgebildet. Die Verbindungen 13f sind mit den Verteilungsschichten 13e verbunden. Die Metallelektroden 13g sind an den Verbindungen 13f in Kontakt damit ausgebildet. Die Metallelektroden 13g sind Elektroden, die ähnlich zu den Verteilungsschichten 13e ausgebildet sind. Die Metallelektroden 13b sind mit den Verbindungen 13f verbunden, die in den Durchgangslöchern des dritten Isolationsfilms 13c ausgebildet sind. Entsprechend ist die Metallelektrode 13g, die oberhalb einer jeden der Verteilungsschicht 13g ausgebildet ist, elektrisch durch die entsprechenden Verbindungen 13f, der entsprechenden Verteilungsschicht 13g und den entsprechenden Verbindungen (nicht dargestellt) mit dem entsprechenden funktionellen Element verbunden, das an der vorderen Seite 11a des Halbleiter-Wafers 11 ausgebildet ist.
  • Ein vierter Isolationsfilm 13d ist an den Metallelektroden 13g und dem dritten Isolationsfilm 13c in Kontakt damit ausgebildet. Der vierte Isolationsfilm 13d weist mehrere Öffnungen 13h auf, die teilweise die Metallelektroden 13g freilegen. Der vierte Isolationsfilm 13d ist auch ein low-k Film, der ähnlich zu dem ersten Isolationsfilm 13a ausgebildet ist. Die funktionale Schicht 13 und der Halbleiter-Wafer 11 sind so gestapelt, dass sie ein gestapeltes Element ausbilden, das mehrere Halbleiterbauelemente 15 beinhaltet. Jedes Halbleiterbauelement 15 entspricht einem Bereich, der den Halbleiter-Wafer 11, die funktionale Schicht 13 und das vorbestimmte funktionale Element beinhaltet. Benachbarte der mehreren Bauelemente sind voneinander um einen vorbestimmten Abstand in einer Ebene senkrecht zu der Dickenrichtung des Halbleiter-Wafers 11 beabstandet. Jedes Halbleiterbauelement 15 ist im Wesentlichen rechteckig in einer Aufsicht (siehe 2). Die Umgebung eines jeden Halbleiterbauelement 15 ist außerhalb der Umgebung der entsprechenden Metallelektrode 13g positioniert.
  • Eine Teilungslinie 17 (Straße) ist zwischen benachbarten der mehreren Halbleiterbauelemente 15 ausgebildet. D. h., dass die Teilungslinie 17 als eine Grenze zwischen den benachbarten Halbleiterbauelementen 15 dient. Jede Teilungslinie 17 ist an der funktionalen Schicht 13 positioniert und weist eine vorbestimmte Breite in einer Richtung senkrecht zu der Dickenrichtung des Halbleiter-Wafers 11 auf. Wie in 1A dargestellt beinhaltet die funktionale Schicht 13 in jeder Teilungslinie 17 nicht die Verteilungsschichten 13e, die Durchgänger 13f und die Metallelektroden 13g in dieser bevorzugten Ausführungsform. Als eine Modifikation kann die funktionale Schicht 13 in jeder Teilungslinie 17 eine Testschaltung beinhalten, die Testelementgruppe genannt wird (TEG).
  • Der Bauelementausbildungsschritt (S10) wird jetzt beschrieben. Zuerst wird ein erster Isolationsfilm 13a an dem Halbleiter-Wafer 11 ausgebildet und die Durchgangslöcher werden in dem ersten Isolationsfilm 13a ausgebildet. Danach werden die Verteilungsschichten 13e an dem ersten Isolationsfilm 13a ausgebildet und die Verbindungen werden in den Durchgangslöchern des ersten Isolationsfilms 13a ausgebildet. Danach wird der zweite Isolationsfilm 13b ausgebildet. Danach wird der dritte Isolationsfilm 13c ausgebildet und die Durchgangslöcher werden in dem dritten Isolationsfilm 13c ausgebildet. Danach werden die Metallelektroden 13g an dem dritten Isolationsfilm 13c ausgebildet und die Durchgänge werden in den Durchgangslöchern des dritten Isolationsfilms 13c ausgebildet. Als eine Modifikation können die Metallelektroden 13g und die Verbindung 13f in verschiedenen Prozessen ausgebildet werden. Danach wird der vierte Isolationsfilm 13d ausgebildet und die Öffnungen 13e werden in dem vierten Isolationsfilm 13d ausgebildet. In dieser bevorzugten Ausführungsform nach dem Durchführen des Bauelementausbildungsschritts (S10) wird die vordere Seite 13e (obere Oberfläche) der funktionalen Schicht 13 (d. h. die obere Oberfläche des vierten Isolationsfilms 13d und der Metallelektroden 13g, die in den Öffnungen 13h freiliegen) mit einem Isolationsschutzfilm 19 (Passivierungsschicht) bedeckt, wodurch ein Bauelement-Wafer 21 ausgebildet wird. In dieser bevorzugten Ausführungsform wird das gestapelte Element, das den Halbleiter-Wafer 11, die funktionale Schicht 13 und die Schutzschicht 19 beinhaltet, der Bauelement-Wafer 21 bezeichnet.
  • 1B ist eine Schnittansicht des Bauelement-Wafers 21, die einen Ausbildungsschritt (S20) für eine Schutzschicht darstellt. In dieser bevorzugten Ausführungsform ist die Schutzschicht 19 aus Polyamid ausgebildet. Jedoch ist das Material der Schutzschicht 19 nicht auf Polyamid beschränkt, sondern kann jedes andere Passivierungsmaterial wie Polyamid und Polyimid als das Material der Schutzschicht 19 verwenden. In dem Ausbildungsschritt (S20) für eine Schutzschicht wird ein Drehbeschichter verwendet, um Polyamid auf dem vierten Isolationsfilm 13d und den Metallelektroden 13g aufzubringen. Danach wird das aufgebrachte Polyamid gebacken, um die Schutzschicht 19 auszubilden. Das Gesamte des Bauelement-Wafers 21, das durch den Ausbildungsschritt (S20) für eine Schutzschicht bearbeitet wird, ist in 2 dargestellt. 2 ist eine perspektivische Ansicht des Bauelement-Wafers 21. 1B ist ein Querschnitt eines Teils des Bauelement-Wafers 21 entlang der Linie I-I in 2. Die obere Oberfläche der Schutzschicht 19, die in 1B dargestellt ist, entspricht der vorderen Seite 21a des Bauelement-Wafers 21 der in 2 dargestellt ist. 2 entspricht der hinteren Seite des Bauelement-Wafers 21 der hinteren Seite 11b des Halbleiter-Wafers 11.
  • Nach dem Durchführen des Ausbildungsschritts (S20) für eine Schutzschicht wird die vordere Seite 21a des Bauelement-Wafers 21 mit einer wasserlöslichen Kunststoffschicht 23 unter Verwendung einer Aufbringungs- und Reinigungsvorrichtung für einen wasserlöslichen Kunststoff (nicht dargestellt) bedeckt (Ausbildungsschritt (S30) für wasserlöslichen Kunststoffschicht). 3 ist eine Schnittansicht des Bauelement-Wafers 21, der durch den Ausbildungsschritt (S30) für eine wasserlösliche Kunststoffschicht bearbeitet wurde. In dem Ausbildungsschritt (S30) für eine wasserlösliche Kunststoffschicht wird ein Drehtisch (nicht dargestellt), der eine Halteoberfläche zum Halten des Bauelement-Wafers 21 unter einem Saugen aufweist, verwendet. D. h., dass die hintere Seite 11b des Bauelement-Wafers 21 an der Halteoberfläche des Drehtischs unter einem Saugen gehalten ist. In diesem Zustand wird der Drehtisch bei 2000 Umdrehungen pro Minute zum Beispiel gedreht. Danach wird ein wasserlöslicher Kunststoff auf dem Zentrum der vorderen Seite 21a des Bauelement-Wafers 21 aufgebracht, der an dem Drehtisch gehalten ist, der gedreht wird, wodurch die wasserlösliche Kunststoffschicht 23 an der gesamten Oberfläche der vorderen Seite 12a des Bauelement-Wafers 21 ausgebildet wird. D. h., dass die wasserlösliche Kunststoffschicht 23 durch ein Drehbeschichten unter Verwendung des Drehtischs des ausgebildet wird. Beispiele des wasserlöslichen Kunststoffs beinhalten Polyvinylalkoholglykol (PVA), Polyethylenglykol (PEG) und Polyethylenoxid (PEO).
  • Nach dem Durchführen des Ausbildungsschritts (S30) für eine wasserlösliche Kunststoffschicht wird ein Ausbildungsschritt (S40) für eine laserbearbeitete Nut durchgeführt, um einen Laserstrahl L entlang jeder Teilungslinie 17 aufzubringen. 4 ist eine Schnittansicht des Bauelement-Wafers 21 die den Ausbildungsschritt (S40) für eine laserbearbeitete Nut darstellt. Wie in 4 dargestellt wird ein Laserstrahl L durch die wasserlösliche Kunststoffschicht 23 auf den Bauelement-Wafer 21 entlang jeder Teilungslinie 17 aufgebracht, wodurch eine laserbearbeitete Nut 25 (siehe 5) in einem Bereich ausgebildet wird, der durch eine gestrichelte Linie in der Schutzschicht 19, der funktionalen Schicht 13 und dem Halbleiter-Wafer 11 in 4 dargestellt ist. Darüber hinaus, wenn der Laserstrahl L auf den Bauelement-Wafer 21 aufgebracht wird, werden modifizierte Schichten 13j in der funktionalen Schicht 13 entlang den Seitenwänden der laserbearbeiteten Nut 25 ausgebildet und eine deformierte Schicht 11c wird auch an dem Boden von jeder laserbearbeiteten Nut 25 ausgebildet. In 4 sind die modifizierten Schichten 13j und die verzerrte Schicht 11c durch gestrichelte Linien dargestellt. In dem Ausbildungsschritt (S40) für eine laserbearbeitete Nut wird der Laserstrahl L, der eine Absorptionswellenlänge in dem Halbleiter-Wafer 11 von der funktionalen Schicht 13 aufweist, auf dem Bauelement Wafer 21 entlang jeder Teilungslinie 17 aufgebracht. Zum Beispiel ist der Laserstrahl L ein gepulster Laserstrahl, der eine Wellenlänge eines ultravioletten Lichts aufweist.
  • In dem Ausbildungsschritt (S40) für eine laserbearbeitete Nut wird der Laserstrahl auf dem Bauelement-Wafer 21 entlang jeder Teilungslinie 17 aufgebracht, wodurch eine Ablation an der Schutzschicht 19, der funktionalen Schicht 13 und der vorderen Seite 11a des Halbleiter-Wafers 11 an einer Position entsprechend der Teilungslinie 17 ausgebildet wird. D. h., dass die laserbearbeitete Nut 25 entlang jeder Teilungslinie 17 ausgebildet wird, sodass die vordere Seite 11a des Halbleiter-Wafers 11 teilweise freigelegt wird. Wenn der Halbleiter-Wafer 11, die funktionale Schicht 13 und die Schutzschicht 19 teilweise durch Ablation entfernt werden, wird normalerweise Verschmutzung auftreten, die um die laserbearbeitete Nut 25 streut. Jedoch in dieser bevorzugten Ausführungsform streut die Verschmutzung auf der wasserlöslichen Kunststoffschicht 23, die an der Schutzschicht 19 ausgebildet ist, wie in 4 dargestellt, sodass das Anhaften der Verschmutzung an der Schutzschicht 19 verhindert werden kann. Darüber hinaus kann die Verschmutzung, die an der wasserlöslichen Kunststoffschicht 23 anhaftet, zusammen mit der wasserlöslichen Kunststoffschicht 23 in einem Reinigungsschritt (S50), der später beschrieben wird, entfernt werden.
  • Nach dem Durchführen des Ausbildungsschritts (S40) für eine laserbearbeitete Nut wird ein Reinigungsschritt (S50) durchgeführt, um den Bauelement-Wafer 21 zu reinigen dadurch die Verschmutzung, die in dem Ausbildungsschritt (S40) für eine laserbearbeitete Nut generiert wird, zusammen mit der wasserlöslichen Kunststoffschicht 23 zu entfernen. 5 ist eine Schnittansicht des Bauelement-Wafers 21 in dem Zustand, in dem die wasserlösliche Kunststoffschicht 23 in dem Reinigungsschritt (S50) entfernt wurde. In dem Reinigungsschritt (S50) ist die hintere Seite 11b des Bauelement-Wafers 21 unter einem Saugen an der Halteoberfläche des Drehtischs (nicht dargestellt) in der Aufbringungs- und Reinigungsvorrichtung für einen wasserlöslichen Kunststoff, die in dem Ausbildungsschritt für eine wasserlösliche Kunststoffschicht (S30) verwendet wird, gehalten und der Drehtisch wird gedreht. Danach wird eine Reinigungsflüssigkeit (zum Beispiel reines Wasser) auf dem Bauelement-Wafer 21, der an dem Drehtisch, die gedreht wird, gehalten ist, aufgesprüht. Entsprechend kann die wasserlösliche Kunststoffschicht 23 von dem Bauelement-Wafer 21 entfernt werden. Ferner kann die Verschmutzung, die durch Aufbringen des Laserstrahls L generiert wird, auch zusammen mit der wasserlöslichen Kunststoffschicht 23 entfernt werden. Während der Ausbildungsschritt (S30) für eine wasserlösliche Kunststoffschicht und der Reinigungsschritt (S50) in dieser bevorzugten Ausführungsform durchgeführt werden, können diese Schritte (S30 und S50) in dem Fall ausgelassen werden, in dem es unnötig ist, die Effekte der wasserlöslichen Kunststoffschicht 23 zu erhalten, d. h. den Effekt des Schützen vor dem Streuen der Verschmutzung und den Effekt des Unterstützens der Entfernung der Verschmutzung.
  • Nach dem Durchführen des Reinigungsschritts (S50) wird eine Maskenschicht 30 an der Schutzschicht 19 (Ausbildungsschritt (S60) für eine Maske) durchgeführt. 6 ist eine Schnittansicht des Bauelement-Wafers 21 in dem Zustand, in dem die Maskenschicht 30 in dem Ausbildungsschritt (S60) für eine Maskenschicht ausgebildet wurde. Zum Beispiel ist die Maskenschicht 30 eine Fotoresistschicht zur Verwendung in einem Fotolithografieschritt. Die Maskenschicht 30 weist mehrere Öffnungen 30a und 30b auf. Wie in 6 dargestellt ist jede Öffnung 30a eine Öffnung, die direkt oberhalb einer jeden Metallelektrode 13g ausgebildet ist, wobei diese Öffnung kleiner in ihrer Breite als jede Metallelektrode 13g ist. Ferner ist jede Öffnung 30b eine Öffnung, die direkt oberhalb jeder laserbearbeiteten Nut 25 ausgebildet ist, wobei diese Öffnung größer in ihrer Breite als jede laserbearbeitete Nut 25 ist. D. h., dass der Kantenabschnitt der Maskenschicht 30, der jede Öffnung 30b in der Nähe einer jeder laserbearbeiteten Nut 25 ausbildet, von dem Kantenabschnitt 19a der Schutzschicht 19, der jede laserbearbeitete Nut 25 ausbildet, zurückgezogen ist. Der Kantenabschnitt 19a der Schutzschicht 19 entspricht dem Kantenabschnitt einer jeden laserbearbeiteten Nut 25.
  • Anders ausgedrückt liegt die obere Oberfläche 19b der Schutzschicht 19 in der Nähe von jeder laserbearbeiteten Nut 25 an der Maskenschicht 30 frei, d. h. dass die obere Oberfläche 19b nicht durch die Maskenschicht 30 maskiert ist. In dieser Weise ist die Öffnung 30b der Maskenschicht 30 größer als die Breite einer jeden laserbearbeiteten Nut gesetzt. Entsprechend in einem Ätzschritt, der später beschrieben wird, können die deformierte Schicht 11c, die an dem Bodenabschnitt einer jeder laserbearbeiteten Nut 25 ausgebildet ist, und die modifizierten Schichten 13j der funktionalen Schicht 13 einfach entfernt werden. Insbesondere kann der Halbleiter-Wafer 11 hauptsächlich in beide in der Richtung entlang der Tiefe einer jeder laserbearbeiteten Nut 25 und in der Richtung entlang der Breite von jeder laserbearbeiteten Nut 25 geätzt werden, sodass die verzerrte Schicht 11c des Halbleiter-Wafers 11 in der Nähe des Bodens von dieser jeder laserbearbeiteten Nut 25 vollständig entfernt werden kann. Als ein Ergebnis kann die Festigkeit von jedem Bauelementchip, der durch Durchführen eines Teilungsschritts (S100), der später beschrieben wird, erhalten wird, verbessert werden.
  • In dem Ausbildungsschritt (S60) für eine Maskenschicht wird zuerst eine positive Fotoresistschicht an der gesamten Oberfläche der vorderen Seite 21a des Bauelement-Wafers 21 durch ein Beschichtungsverfahren unter Verwendung eines Drehbeschichters ausgebildet. Danach wird die Fotoresistschicht Verwendung einer Fotomaske Licht ausgesetzt und als nächstes bei einer geeigneten Temperatur gebacken. Danach wird die Fotoresistschicht entwickelt, um einen belichteten Bereich zu entfernen. Entsprechend werden der Bereich, der jeder laserbearbeiteten Nut 25 und der Bereich der einen Teil von jeder Metallelektrode 13g der funktionalen Schicht 13 entspricht, von der Fotoresistschicht entfernt, um dadurch die Maskenschicht 30 auszubilden, welche die Schutzschicht 19 mit Ausnahme des Bereichs unmittelbar oberhalb jeder Metallelektrode 13g bedeckt. Zu diesem Zeitpunkt wird ein Teil Maskenschicht 30 in der Nähe von jeder laserbearbeiteten Nut 25 auch entfernt, sodass die obere Oberfläche 19b der Schutzschicht 19 in der Nähe des Kantenabschnitts 19a an der Maskenschicht 30 freiliegt, d. h. dass die obere Oberfläche 19b nicht durch die Maskenschicht 30 maskiert ist.
  • Nach dem Durchführen des Ausbildungsschritts (S60) für eine Maske wird ein Plasmaätzen durch die Massenschicht 30 ausgeführt, um dadurch den Schutzfilm 19 teilweise zu entfernen. Entsprechend liegt jede Metallelektrode 13g der funktionalen Schicht von der Schutzschicht 19 frei. 7 ist eine Schnittansicht des Bauelement-Wafers 21, die einen ersten Ätzschritte (S70) darstellt. In 7 wird ein Plasma P1, das in dem ersten Ätzschritt (S70) generiert wird, schematisch dargestellt. In dem ersten Ätzschritte (S70) wird ein erstes Gas verwendet, um ein Plasmaätzen durch die Maskenschicht 30 an der Schutzschicht 19 auszuführen. Zum Beispiel wird Sauerstoffgas (O2 Gas) als das erste Gas verwendet. Die interatomare Bindung der Sauerstoffmoleküle wird durch eine chemische Plasmareaktion getrennt, um dadurch atomaren Sauerstoff als Radikale zu produzieren, der reaktiv ist und eine kurze Halbwertszeit hat. Dann reagiert der atomare Sauerstoff, der oben beschrieben wurde, als Radikal mit der organischen Schutzschicht 19, um ein Gas, das Wasser und Kohlenstoffdioxid enthält, aus der Schutzschicht 19 auszubilden und dieses Gas wird ausgelassen. Entsprechend wird die Schutzschicht 19 von einer Position direkt unterhalb einer jeden Öffnung 30a der Maskenschicht 30 weggeätzt, um dadurch einen weggeätzten Bereich 19a (Loch) direkt unterhalb jeder Öffnung 30a auszubilden. Jedes Loch 19a weist verjüngte Seitenoberflächen in einer solchen Weise auf, dass die Breite von jedem Loch 19a nach unten verringert ist.
  • Ferner wird die Schutzschicht 19 auch an der Position direkt unterhalb einer jeden Öffnung 30b der Maskenschicht 30 in der Umgebung der Seitenwände einer jeder laserbearbeiteten Nut 25 (inklusive der oberen Oberflächen 19b der Schutzschicht 19) weggeätzt, wodurch ein Paar weggeätzter Bereiche 19b (Lehrstellen) entlang jeder laserbearbeiteten Nut 25 durch die gestrichelten Linien wie in 7 dargestellt ausgebildet werden. Jeder weggeätzte Bereich 19b weist auch eine verjüngte Seitenoberfläche in einer solchen Weise auf, dass die Breite einer jeden laserbearbeiteten Nut 25 nach unten abnimmt. Nach dem Durchführen des ersten Ätzschritts (S70) wird ein zweiter Ätzschritt (S80-1 und S80-2) unter Verwendung der Maskenschicht 30 durchgeführt, um dadurch die modifizierten Schichten 13j der funktionalen Schicht 13 entlang der Seitenwände einer jeder laserbearbeiteten Nut 25 und die deformierten Schicht 11c des Halbleiter-Wafers 11 entlang des Bodens von jeder laserbearbeiteten Nut 25 zu entfernen. In dieser bevorzugten Ausführungsform wird der zweiter Ätzschritt (S80-1 und S80-2) aus einer ersten Hälfte (S80-1) und einer zweiten Hälfte (S80-2) ausgebildet. In der ersten Hälfte (S80-1) des zweiten Ätzschritts werden die modifizierten Schichten 13j der funktionalen Schicht 13 entlang der Seitenwände von jeder laserbearbeiteten Nut 25 entfernt. 8 ist eine Schnittansicht des Bauelement-Wafers 21, welche die erste Hälfte (S80-1) des zweiten Ätzschritts darstellt. In 8 wird ein Plasma P2, das in der ersten Hälfte (S80-1) des zweiten Ätzschritts generiert wird, schematisch dargestellt.
  • In der ersten Hälfte (S80-1) werden die modifizierten Schichten 13j, die in den Seitenabschnitten der funktionalen Schicht 13 ausgebildet sind, die an jeder laserbearbeiteten Nut 25 freiliegt, weggeätzt, um dadurch ein paar weggeätzte Bereiche 13k (Lehrstellen) entlang der Seitenwände von jeder laserbearbeiteten Nut 25 wie in 8 durch die gestrichelten Linien dargestellt, auszubilden. Entsprechend ist die Breite von jeder laserbearbeiteten Nut 25 erhöht, um eine erste ausgedehnte Nut 25a auszubilden. Die Seitenoberfläche des Stapels aus ersten, zweiten, dritten und vierten Isolationsfilm 13a, 13b, 13c und 13d als der Stapel der vier low-k Filme, welche die funktionelle Schicht 13 ausbilden, liegt an jeder ersten ausgedehnten Nut 25a frei. In dem Fall, dass jeder low-k Filme der funktionalen Schicht 13 ein Oxidfilm wie ein Kohlenstoff enthaltene Siliziumoxidfilm (SiOCH Film), ein Gas enthaltenes Perfluorzyklobutan (C4F8) Sulfathexafluorid (SF6) zum Beispiel ist, verwendet, um ein Plasmaätzen an dem Stapel der vier low-k Filme durchzuführen, welche die funktionale Schicht 13 ausbilden. In dem Fall, dass jeder low-k Filme der funktionalen Schicht 13 ein organischer Film ist, wird zum Beispiel ein Gas, das Wasserstoff (H2) und Stickstoff (N2) zum Beispiel enthält, verwendet, um plasmaätzen an dem Stapel der vier low-k Filme durchzuführen, welche die funktionale Schicht 13 ausbilden.
  • Nach dem Durchführen der ersten Hälfte (S80-1) des zweiten Ätzschritts, um die modifizierten Schichten 13j in der funktionalen Schicht 13 entlang jeder laserbearbeiteten Nut 25 zu entfernen, wird die zweite Hälfte (S80-2) des zweiten Ätzschritts durchgeführt, um die verzerrte Schicht 11c, die in dem Halbleiter-Wafer 11 ausgebildet ist, entlang des Bodens von jeder laserbearbeiteten Nut 25 zu entfernen. 9 ist eine Schnittansicht des Bauelement-Wafers 21, welche die zweite Hälfte (S80-2) des zweiten Ätzschritts darstellt. In 9 ist ein Plasma P3, das in der zweiten Hälfte (S80-2) des zweiten Ätzschritts generiert wird, schematisch dargestellt. In der zweiten Hälfte (S80-2) ist der obere Abschnitt des Halbleiter-Wafers 11, der an jeder laserbearbeiteten Nut 25 freiliegt (d. h. der vordere Seitenabschnitt des Halbleiter-Wafers 11, der dem Boden von jeder laserbearbeiteten Nut 25 entspricht) wegätzt, um die verzerrte Schicht 11c zu entfernen, wodurch ein weggeätzter Bereich 11d (Lehrstelle) entlang des Bodens von jeder laserbearbeiteten Nut 25, die durch eine gestrichelte Linie wie in 9 dargestellt, entfernt wird. Entsprechend werden die Tiefe und Breite von jeder laserbearbeiteten Nut 25 erhöht, um eine zweite ausgedehnte Nut 25b auszubilden. In dieser bevorzugten Ausführungsform ist der Wafer 11 aus Silizium ausgebildet, sodass ein Gas, Perfluorzyklobutan (C4F8) Sulfathexafluorid (SF6) zum Beispiel verwendet wird, um ein Plasmaätzen an einem Halbleiter-Wafer 11 durchzuführen.
  • Als ein gemischtes Gas zur Verwendung in der ersten Hälfte (S80-1) und der zweiten Hälfte (S80-2) des zweiten Ätzschritts können verschiedene Kombinationen aus Gasen angepasst werden. Zum Beispiel in dem Fall, dass jeder low-k Filme ein Kohlenstoff enthaltener Siliziumoxidfilm (SiCH Film) ist, wird dasselbe Gas in beiden in der ersten Hälfte (S80-1) und in der zweiten Hälfte (S80-2) verwendet. In dem Fall, dass jeder low-k Film ein organischer Film ist, werden verschiedene Gase in der ersten Hälfte (S80-1) und der zweiten Hälfte (S80-2) verwendet. Im Allgemeinen wird ein zweites Gas, das sich von dem ersten Gas, das in dem ersten Ätzschritt (S70) verwendet wird, unterscheidet in dem zweiten Ätzschritt (S80-1 und S80-2) verwendet. Jedoch kann das erste Gas in dem ersten Ätzschritt (S70) zum Entfernen der Schutzschicht 19 das gleiche wie das zweite Gas in der ersten Hälfte (S80-1) zum Entfernen der low-k Filme in der funktionalen Schicht 13 sein.
  • In der ersten Hälfte (S80-1) und der zweiten Hälfte (S80-2) wird das Plasmaätzen durch die Maskenschicht 30, die in dem ersten Ätzschritt (S70) zum Entfernen der Schutzschicht 19 verwendet wird, durchgeführt. D. h., dass es nicht notwendig ist einen zusätzlichen Ausbildungsschritt für eine Maskenschicht zum Entfernen der modifizierten Schichten 13j und der verzerrten Schicht 11c entlang jeder laserbearbeiteten Nut 25 nach dem Durchführen des Ausbildungsschritts (S40) für eine laserbearbeitete Nut und vor dem Durchführen eines Teilungsschritts (S100) des Halbleiter-Wafers 11, der später beschrieben wird, auszuführen. Anders ausgedrückt die modifizierten Schichten 13j und die verzerrte Schicht 11c können unter Verwendung der Maskenschicht 30, die in dem ersten Ätzschritt (S70) zum Entfernen der Schutzschicht 19 verwendet wird, weggeätzt werden. Wie oben beschrieben ist der Kantenabschnitt der Maskenschicht 30 in der Nähe von jeder laserbearbeiteten Nut 25 von dem Kantenabschnitt 19a der Schutzschicht 19 in dem Ausbildungsschritt für eine Maskenschicht (S60) zurückgesetzt. Entsprechend im Vergleich mit dem Fall, in dem der Kantenabschnitt der Maskenschicht 30 in der Nähe der laserbearbeiteten Nut 25 nicht von dem Kantenabschnitt 19a der Schutzschicht 19 zurückgezogen ist, kann die verzerrte Schicht 11c weiter in beide in der Richtung, entlang der Tiefe der laserbearbeiteten Nut 25 und in der Richtung, entlang der Breite von jeder laserbearbeiteten Nut 25 entfernt werden.
  • Nach dem Durchführen des zweiten Ätzschritts (S80-1 und S80-2), um die modifizierten Schichten 13j und die deformierte Schicht 11c entlang jeder laserbearbeiteten Nut 25 zu entfernen, wird die Maskenschicht 30 entfernt und eine Erhöhung 34 wird als nächstes an jeder Metallelektrode 13g der funktionalen Schicht 13 in einem Ausbildungsschritt (S90) für eine Erhöhung, wie in 10 dargestellt, ausgebildet. 10 ist eine Schnittansicht des Bauelement- Wafers 21, die den Ausbildungsschritt (S90) für eine Erhöhung darstellt. Vor dem Ausbilden der Erhöhung 34 wird eine primäre Metallschicht 32 an jeder Metallelektrode 13g in Kontakt damit durch den entsprechenden weggeätzten Bereich 19a der Schutzschicht 19 ausgebildet. Die primäre Metallschicht 32 ist eine Schicht, die einen Metallmultischichtaufbau aufweist, der aus einer Nickelschicht (Ni), die mit jeder Metallelektrode 13g verbunden ist, einer Palladiumschicht (Pd), die an einer Nickelschicht ausgebildet ist, und einer Goldschicht (Au), die an der Palladiumschicht ausgebildet ist, ausgebildet ist. Die Erhöhung 34 des Metalls wird als nächstes an der primären Metallschicht 32 ausgebildet. Während die Erhöhung 34 aus Gold ausgebildet ist, kann die Erhöhung 34 zum Beispiel aus anderen Materialien wie Silber (Ag), Kupfer (Cu), Nickel und Lötmetall (Legierung, die Zinn (Sn) enthält, zum Beispiel) ausgebildet sein.
  • In dem Ausbildungsschritt (S90) für eine Erhöhung wird die primäre Metallschicht 32 zuerst durch Plattieren ausgebildet. Zum Beispiel werden eine Nickelschicht, eine Palladiumschicht und eine Goldschicht in dieser Reihenfolge durch Plattieren ausgebildet. Als eine Modifikation kann die primäre Metallschicht 32 durch Sputtern und Fotolithographie ausgebildet sein. In dieser Modifikation wird zuerst eine Schicht, welche den oben genannten Metallmultischichtaufbau aufweist, an der gesamten Oberfläche der Schutzschicht 19 durch Sputtern aufgebracht. Danach wird diese Schicht, welche den Metallmultischichtaufbau aufweist, geeignet durch Durchführen einer Fotolithographie in solch einer Weise geformt, dass diese Schicht in dem weggeätzten Bereichen 19a und in der Umgebung des weggeätzter Bereichs 19a überbleibt. Nach dem Ausbilden der primären Metallschicht 32 wird die Erhöhung 34 an der primären Metallschicht 32 durch Plattieren ausgebildet. Danach wird die Erhöhung 34 erhitzt, sodass sie fließt. Entsprechend weist jede Erhöhung 34 eine im Wesentlichen sphärischen Oberfläche auf, wie in 10 dargestellt. Nach dem Durchführen des Ausbildungsschritts (S90) für eine Erhöhung wird der Halbleiter-Wafer 11 entlang jeder laserbearbeiteten Nut 25, die durch Durchführen des zweiten Ätzschritts erweitert wurde (S80-1 und S80-2) geteilt, um dadurch mehrere Bauelementchips 21b (siehe 12) zu erhalten.
  • 11A ist eine Schnittansicht des Bauelement-Wafers 21, die einen Teilungsschritt (S100) darstellt, und 11B ist eine Schnittansicht des Bauelement-Wafers 21, der durch den Teilungsschritt (S100) bearbeitet wurde. 12 ist eine perspektivische Ansicht einer Wafereinheit 29, die durch Tragen des Bauelement-Wafers 21 durch ein Schutzband 27a an einem ringförmigen Metallrahmen 27b ausgebildet wurde, in dem Zustand, in dem der Teilungsschritt (S100) abgeschlossen wurde. Das Trägerband 27a ist aus Kunststoff ausgebildet zum Beispiel und weist eine im Wesentlichen kreisförmige Form in einer Aufsicht auf. Das Trägerband 27a ist aus einer Basisschicht und einer haftvermittelnden Schicht ausgebildet, die an der gesamten Oberfläche der einen Seite der Basisschicht ausgebildet ist. Die haftvermittelnde Schicht ist aus einem ultraviolett aushärtendem Kunststoff ausgebildet, die zum Beispiel durch ultraviolettes Licht ausgehärtet werden kann. Wie in 12 dargestellt, ist der Bauelement-Wafer 21 an einem zentralen Abschnitt der haftvermittelnden Schicht des ringförmigen Trägerbands 27a angebracht und der ringförmige Rahmen 27b ist an einem umfänglichen Abschnitt der haftvermittelnden Schicht des Trägerbands 27a angebracht. Der ringförmige Rahmen 27b weist eine kreisförmige innere Öffnung zum Aufnehmen des Bauelement-Wafers 21 auf. Das kreisförmige Trägerband 27a weist einen Durchmesser auf, der größer als der Durchmesser der kreisförmigen inneren Öffnung des ringförmigen Rahmens 27b ist. Der Durchmesser des Bauelement-Wafers 21 ist kleiner als der Durchmesser der kreisförmigen inneren Öffnung. Entsprechend ist die haftvermittelnde Schicht des Trägerbands 27a an der inneren Öffnung des ringförmigen Rahmens 27b in einem ringförmigen Bereich freiliegen, der zwischen dem Bauelement-Wafer 21 und dem ringförmigen Rahmen 27b ausgebildet ist.
  • Der Teilungsschritt (S100) in dieser bevorzugten Ausführungsform ist ein Schneidschritt zum Schneiden des Halbleiter-Wafers 11 unter Verwendung der ringförmigen Schneidklinge 40. Die Schneidklinge 40 ist durch Fixieren abrasiver Körner wie abrasiver Diamantkörner in einem Bindemittel wie einem Metallverbinder ausgebildet. In dem Teilungsschritt (S100) ist die hintere Seite 11b des Halbleiter-Wafers 11 d. h. hintere Seite des Bauelement-Wafers 21 an dem zentralen Abschnitt des Trägerbands (Teilungsbands) 27a (siehe 12) angebracht, in dem der ringförmige Rahmen 27b vorher an dem umfänglichen Abschnitt des Trägerbands 27a angebracht wurde. Danach wird die Schneidklinge 40 gedreht mit einer hohen Geschwindigkeit und abgesenkt, um die vordere Seite 11a des Halbleiter-Wafers 11 entlang jeder laserbearbeiteten Nut 25 zu schneiden (d. h. entlang jeder zweiten ausgedehnten Nut 25b), während die Schneidklinge 40 und der Halbleiter-Wafer 11 in einer Richtung parallel zu jeder Teilungslinie 17 relativ zueinander bewegt werden. Zu diesem Zeitpunkt ist der Halbleiter-Wafer 11 vollständig durch die Schneidklinge 40 geschnitten. Entsprechend, wie in 11B dargestellt, wird eine geschnittene Nut 11e, die eine Tiefe von der vorderen Seite 11a des Halbleiter-Wafers 11 zu der hinteren Seite 11b davon aufweist, entlang jeder laserbearbeiteten Nut 25 ausgebildet. D. h., dass mehrere geschnittenen Nuten 11b entlang allen den Teilungslinien 17 des Halbleiter-Wafers 11 jeweils ausgebildet sind, wie in 12 dargestellt. Im Vergleich mit dem Fall, in dem der Kantenabschnitt der Maskenschicht 30 nah jeder laserbearbeiteten Nut 25 nicht von Kantenabschnitt 19a der Schutzschicht 19 in dem Ausbildungsschritt (S60) für eine Maskenschicht zurückgezogen ist, kann die verzerrte Schicht 11c des Halbleiter-Wafers 11 entlang jeder laserbearbeiteten Nut 25 vollständig in dieser bevorzugten Ausführungsform entfernt werden. Entsprechend kann die Festigkeit des Dies jedes Bauelementchips 21b verbessert werden.
  • Im Folgenden wird eine zweite bevorzugte Ausführungsform der vorliegenden Erfindung mit Bezug zu 14 und 15 beschrieben. In der zweiten bevorzugten Ausführungsform wird ein Plasmaätzen entlang jeder laserbearbeiteten Nut 25 tiefer als in der ersten Ausführungsform in der zweiten Hälfte (S80-2) des zweiten Ätzschritts durchgeführt. 14 ist eine Schnittansicht des Bauelement-Wafers 21, welche die zweite Hälfte (S80-2) des zweiten Ätzschritts entsprechend der zweiten bevorzugten Ausführungsform darstellt. In der zweiten Hälfte (S80-2) des zweiten Ätzschritts entsprechend der zweiten bevorzugten Ausführungsform wird jede laserbearbeitete Nut 25 ausgedehnt, sodass sie eine Tiefe von der vorderen Seite 11a des Halbleiter-Wafers 11 zu einer Position aufweist, welche die hintere Seite 11b des Halbleiter-Wafers 11 nicht erreicht, wobei diese Tiefe größer als eine fertige Dicke von jedem Bauelementchip 21b ist. Die fertige Dicke A ist die Dicke des Halbleiter-Wafers 11, der durch Durchführen des Teilungsschritts (S100) geteilt wird, um die Bauelementchips 21b zu erhalten. In dieser bevorzugten Ausführungsform ist die fertige Dicke größer als die Tiefe der deformierten Schicht 11c von der vorderen Seite 11a und kleiner als die ursprüngliche Dicke des Halbleiter-Wafers 11 vor dem Durchführen des Teilungsschritts (S100).
  • In der zweiten Hälfte (S80-2) entsprechend der zweiten bevorzugten Ausführungsform wird zumindest eine der Bearbeitungsbedingungen für das Plasmaätzen geändert. Zum Beispiel wird die Konzentration von Perfluorzyklobutan (C4F8) oder Sulfathexafluorid (SF6) erhöht, die elektrische Leistung, die angelegt wird, wird erhöht, oder die Dauer des Plasmaätzens wird erhöht. Durch Ändern von mindestens einem dieser Bearbeitungsbedingungen in dieser Weise kann der Halbleiter-Wafer 11 tief im Vergleich zur zweiten Hälfte (S80-2) entsprechend der ersten bevorzugten Ausführungsform geätzt werden. Entsprechend kann jede laserbearbeitete Nut 25 in der Richtung entlang der Tiefe ausgedehnt werden, um dadurch eine zweite ausgedehnte Nut 25b auszubilden, die eine größere Tiefe als die fertige Dicke A aufweist, wie in 14 dargestellt. Danach, wie in 15 dargestellt, wird die hintere Seite 11b des Halbleiter-Wafers 11 geschliffen, bis die Dicke des Halbleiter-Wafers 11 die fertige Dicke A wird, wodurch der Halbleiter-Wafer 11 entlang jeder laserbearbeiteten Nut 25 (d. h. jeder zweiten ausgedehnten Nut 25b) geteilt wird, die durch den zweiten Ätzschritt (S80-1 und S80-2) ausgedehnt wurde.
  • 15 ist eine Teilansicht im Querschnitt, die einen Teilungsschritt (S100) entsprechend der zweiten bevorzugten Ausführungsform zeigt. In der zweiten bevorzugten Ausführungsform wird der Teilungsschritt (S100) unter Verwendung einer Schleifvorrichtung 50 zum Schleifen der hinteren Seite 11b des Halbleiter-Wafers 11, wie in 15 dargestellt, durchgeführt. Die Struktur der Schleifvorrichtung 50 wird jetzt mit Bezug zu 15 beschrieben. Die Schleifvorrichtung 50 beinhaltet einen Einspanntisch 52 zum Halten des Bauelement-Wafers 21 unter einem Saugen. Vor dem Durchführen des Teilungsschritts (S100) wird der zentrale Abschnitt des Trägerbands 27a an der vorderen Seite 12a des Bauelement-Wafers 21 angebracht, bei dem der ringförmige Rahmen 27b vorher an dem umfänglichen Abschnitt des Trägerbands 27a angebracht wurde. Entsprechend ist der Bauelement-Wafer 21 durch das Trägerband 27a an dem ringförmigen Rahmen 27b in dem Zustand getragen, in dem die hintere Seite 11b des Halbleiter-Wafers 11 des Bauelement-Wafers 21 freiliegt.
  • Der Einspanntisch 52 ist mit einem Drehmechanismus (nicht dargestellt) wie einem Motor verbunden, sodass der Einspanntisch 52 um seine vertikale Achse Z1 gedreht werden kann. Der Einspanntisch 52 weist eine obere Oberfläche als eine Halteoberfläche 52a zum Halten der vorderen Seite 21a des Bauelement-Wafers 21 auf. Die Halteoberfläche 52a ist durch einen Saugdurchgang (nicht dargestellt) mit einer Vakuumquelle (nicht dargestellt) verbunden, bei der der Saugdurchgang in dem Einspanntisch 52 ausgebildet ist. Entsprechend ist ein Vakuum, das durch die Vakuumquelle ausgebildet wird, dazu angepasst, durch den Saugdurchgang an der Halteoberfläche 52a aufgebracht zu werden, wodurch eine Saugkraft zum Halten der vorderen Seite 21a des Bauelement-Wafers 21 unter einem Saugen generiert wird.
  • Während die vordere Seite 21a des Bauelement-Wafers 21 an dem zentralen Abschnitt des Trägerbands 27a, das an seinem umfänglichen Abschnitt an einen ringförmigen Rahmen 27b wie oben beschrieben getragen ist, angebracht ist, ist der ringförmige Rahmen 27b nicht in 15 dargestellt. Die Schleifvorrichtung 50 beinhaltet ferner ein Schleifmechanismus, der oberhalb des Einspanntischs 52 bereitgestellt ist, sodass der gegenüber der hinteren Seite 11b des Halbleiter-Wafers 11 des Bauelement-Wafers 21 liegt, der an dem Einspanntisch 52 gehalten ist. Der Schleifmechanismus beinhaltet eine Spindel 54, die um ihre vertikale Achse Z2 gedreht werden kann. Die Spindel 54 ist vertikal durch einen Hebemechanismus (nicht dargestellt) bewegbar. Eine scheibenförmige Scheibenbefestigung 56 ist an dem unteren Ende der Spindel 54 fixiert. Eine ringförmige Schleifscheibe 58 ist an der unteren Oberfläche der Scheibenbefestigung 56 befestigt, wobei die Schleifscheibe 58 einen äußeren Durchmesser im Wesentlichen gleich zu dem Durchmesser der Scheibenbefestigung 56 aufweist. Die Schleifscheibe 58 beinhaltet eine ringförmige Scheibenbasis (Ringbasis) 58a, die aus Metall wie Aluminium oder Edelstahl ausgebildet ist.
  • Die obere Oberfläche der Scheibenbasis 58a ist an der unteren Oberfläche der Scheibenbefestigung 56 fixiert, sodass die Scheibenbasis 58a an der Spindel 54 fixiert befestigt ist. Ferner beinhaltet die Schleifscheibe 58 mehrere abrasive Elemente (Schleifchips) 58b, die an der unteren Oberfläche der Scheibenbasis 58a fixiert sind. Jedes abrasive Element 58b weist eine Form wie ein rechteckiges Prisma auf. Die mehreren abrasiven Elemente 58b sind ringförmig an gegebenen Abständen an der unteren Oberfläche der ringförmigen Scheibenbasis 58a entlang des gesamten des äußeren Umfangs davon angeordnet. Jedes abrasive Element 58b ist zum Beispiel durch Mischen von abrasiven Körnern aus Diamant oder kubischem Bornitrid (cBN) in einem Verbinder, der aus Metall, Keramik oder Kunststoff zum Beispiel ausgebildet ist, ausgebildet. Jedoch sind die abrasiven Körner und der Verbinder nicht in ihrer Art beschränkt, sondern können geeignet entsprechend den Spezifikationen für jedes abrasive Element 58b ausgewählt werden.
  • In dem Teilungsschritt (S100) entsprechend der zweiten bevorzugten Ausführungsform wird der Halbleiter-Wafer 11 unter Verwendung der Schleifvorrichtung 50 geschliffen. Insbesondere wird der Bauelement-Wafer 21 zuerst durch das Trägerband 27a an dem Einspanntisch 52 unter einem Saugen in dem Zustand gehalten, in dem die hintere Seite 11b des Halbleiter-Wafers 11 von jedem Bauelement-Wafer 21 nach oben freiliegt. In diesem Zustand wird der Einspanntisch 52 um die Achse Z1 mit einer vorbestimmten Geschwindigkeit in einer vorbestimmten Richtung gedreht und die Spindel 54 wird auch um die Achse Z2 mit einer vorbestimmten Geschwindigkeit in der vorbestimmten Richtung gedreht, die durch einen Pfeil Q in 15 dargestellt ist. Danach wird die Spindel 54 abgesenkt, bis die abrasiven Elemente 58b in Anlage gegen die hintere Seite 11b des Halbleiter-Wafers 11 kommen. Danach wird die Spindel 54 ferner abgesenkt, um die hintere Seite 11b des Halbleiter-Wafers 11 zu schleifen, bis die Dicke des Halbleiter-Wafers 11 die fertige Dicke A wird, die in 14 dargestellt ist. Wenn die Dicke des Halbleiter-Wafers 11 die fertige Dicke A erreicht hat, wird der Bauelement-Wafer 21 entlang jeder Teilungslinie 17 geteilt, um die Bauelementchips 21b voneinander getrennt zu erhalten. Nach dem Teilen des Bauelement-Wafers 21 in die Bauelementchips 21b, die an dem Trägerband 27a angebracht sind, kann das Trägerband 27a unter Verwendung eines Bandausdehners (nicht dargestellt) ausgedehnt werden, um dadurch den Abstand zwischen benachbarten der Bauelementchips 21b zu erhöhen. In diesem Fall kann jeder Bauelementchip 21b einfach von dem Trägerband 27a in dem folgenden Schritt aufgenommen werden. Ferner kann die Struktur und das Verfahren in der zweiten bevorzugten Ausführungsform geeignet modifiziert werden, ohne von dem Umfang des Ziels der vorliegenden Erfindung abzuweichen. Zum Beispiel kann die zweite Hälfte (S80-2) des zweiten Ätzschritts entsprechend der zweiten bevorzugten Ausführungsform in einer solchen Weise modifiziert werden, das Plasmaätzen fortgesetzt wird, nachdem die Tiefe von jeder laserbearbeiteten Nut 25 größer als eine fertige Dicke A wird, wodurch der Halbleiter-Wafer 11 geteilt wird. D. h. dass der Halbleiter-Wafer 11 geätzt werden kann, bis er entlang jeder laserbearbeiteten Nut 25 geteilt ist. In dieser Weise kann der Halbleiter-Wafer 11 durch die zweite Hälfte (S80-2) des zweiten Ätzschritts geteilt werden.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Umfang der Erfindung wird durch die angehängten Ansprüche definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs der Ansprüche fallen, werden darum durch die Erfindung umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009021476 [0002]

Claims (6)

  1. Halbleiter-Waferbearbeitungsverfahren, aufweisend: einen Bauelementausbildungsschritt zum Ausbilden einer funktionalen Schicht an einer vorderen Seite eines Halbleiter-Wafers, wobei die funktionale Schicht einen ersten Bereich, an dem mehrere Halbleiter-Wafer ausgebildet sind, und einen zweiten Bereich, an dem mehrere Teilungslinien zum Trennen der mehreren Halbleiter-Bauelemente voneinander ausgebildet sind, aufweist, wobei jedes Bauelement eine Verteilungsschicht und eine Metallelektrode aufweist, die oberhalb der Verteilungsschicht ausgebildet ist; einen Ausbildungsschritt für eine Schutzschicht zum Ausbilden einer Isolationsschutzschicht an einer vorderen Seite der funktionalen Schicht, um die vordere Seite der funktionalen Schicht vollständig mit der Schutzschicht zu bedecken, wodurch ein Bauelement-Wafer ausgebildet wird, der den Halbleiter-Wafer, die funktionale Schicht und die Schutzschicht aufweist; einen Ausbildungsschritt für eine laserbearbeitete Nut zum Aufbringen eines Laserstrahls, der eine Absorptionswellenlänge in der funktionalen Schicht und dem Halbleiter-Wafer aufweist, entlang jeder Teilungslinie, um teilweise den Halbleiter-Wafer, die Schutzschicht und die funktionale Schicht zu entfernen, und dadurch die vordere Seite des Halbleiter-Wafers freizulegen, wodurch eine laserbearbeitete Nut entlang jeder Teilungslinie an einer vorderen Seite des Bauelement-Wafers ausgebildet wird; einen Ausbildungsschritt für eine Maskenschicht zum Ausbilden einer Maskenschicht an einer vorderen Seite des der Schutzschicht mit Ausnahme eines Bereichs oberhalb jeder Metallelektrode; einen ersten Ätzschritt zum Durchführen eines Plasmaätzens unter Verwendung eines ersten Gases durch die Maskenschicht an der Schutzschicht, wodurch jede Metallelektrode freigelegt wird; einen zweiten Ätzschicht zum Durchführen eines Plasmaätzens unter Verwendung eines zweiten Gases an jeder laserbearbeiteten Nut durch die Maskenschicht, die in dem ersten Ätzschritt verwendet wurde, wodurch die funktionale Schicht und der Halbleiter-Wafer, die von der Maskenschicht freiliegen, teilweise entfernt werden, um jede laserbearbeitete Nut sowohl entlang ihrer Breite als auch entlang ihrer Tiefe auszudehnen; und einen Teilungsschritt zum Teilen des Halbleiter-Wafers entlang jeder laserbearbeiteten Nut, die in dem zweiten Ätzschritt ausgedehnt wurde, wodurch mehrere Bauelementchips erhalten werden, die jeweils die mehreren Halbleiterbauelemente beinhalten.
  2. Halbleiter-Waferbearbeitungsverfahren nach Anspruch 1, wobei die Maskenschicht, die in dem Ausbildungsschritt für eine Maskenschicht ausgebildet wird, einen Kantenabschnitt in der Nähe von jeder laserbearbeiteten Nut aufweist, wobei der Kantenabschnitt der Maskenschicht von einem Kantenabschnitt von jeder laserbearbeiteten Nut zurückversetzt ist, und eine obere Oberfläche der Schutzschicht in der Nähe von jeder laserbearbeiteten Nut von der Maskenschicht frei liegt.
  3. Halbleiter-Waferbearbeitungsverfahren nach Anspruch 1 oder 2, ferner aufweisend: einen Ausbildungsschritt für eine wasserlösliche Kunststoffschicht zum Ausbilden einer wasserlöslichen Kunststoffschicht an der vorderen Seite des Bauelement-Wafers nach dem Durchführen des Ausbildungsschritts für eine Schutzschicht und vor dem Durchführen des Ausbildungsschritts für eine laserbearbeitete Nut; und einen Reinigungsschritt zum Reinigen des Bauelement-Wafers nach dem Durchführen des Ausbildungsschritts für eine laserbearbeitete Nut und vor dem Durchführen des Ausbildungsschritts für eine Maskenschicht, wodurch die wasserlösliche Kunststoffschicht zusammen mit Verschmutzung, die in dem Ausbildungsschritt für eine laserbearbeitete Nut generiert wird, entfernt wird.
  4. Halbleiter-Waferbearbeitungsverfahren nach einem der vorhergehenden Ansprüche, wobei der Teilungsschritt einen Schneidschritt zum Verwenden einer Schneidklinge beinhaltet, um den Halbleiter-Wafer entlang jeder laserbearbeiteten Nut, die in dem zweiten Ätzschritt ausgedehnt wurde, zu teilen.
  5. Halbleiter-Waferbearbeitungsverfahren nach einem der vorhergehenden Ansprüche, wobei jede laserbearbeitete Nut, die in dem zweiten Ätzschritt ausgedehnt wurde, eine Tiefe von der vorderen Seite des Halbleiter-Wafers zu einer Position, welche eine hintere Seite des Halbleiter-Wafers nicht erreicht aufweist, wobei die Tiefe größer als eine fertige Dicke von jedem Bauelementchip ist, und der Teilungsschritt einen Schleifschritt zum Schleifen der hinteren Seite des Halbleiter-Wafers beinhaltet, bis die Dicke des Halbleiter-Wafers die fertige Dicke ist, wodurch der Halbleiter-Wafer entlang jeder laserbearbeiteten Nut, die in dem zweiten Ätzschritt ausgedehnt wurde, geteilt wird.
  6. Halbleiter-Waferbearbeitungsverfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: einen Ausbildungsschritt für eine Erhöhung zum Ausbilden einer Erhöhung an jeder Metallelektrode, die in dem ersten Ätzschritt freigelegt.
DE102019210185.2A 2018-07-10 2019-07-10 Halbleiter-waferbearbeitungsverfahren Active DE102019210185B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-130981 2018-07-10
JP2018130981A JP7109862B2 (ja) 2018-07-10 2018-07-10 半導体ウェーハの加工方法

Publications (2)

Publication Number Publication Date
DE102019210185A1 true DE102019210185A1 (de) 2020-01-16
DE102019210185B4 DE102019210185B4 (de) 2022-06-23

Family

ID=69139633

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019210185.2A Active DE102019210185B4 (de) 2018-07-10 2019-07-10 Halbleiter-waferbearbeitungsverfahren

Country Status (6)

Country Link
US (1) US10796962B2 (de)
JP (1) JP7109862B2 (de)
KR (1) KR20200006498A (de)
CN (1) CN110707008B (de)
DE (1) DE102019210185B4 (de)
TW (1) TWI800665B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021108156A1 (de) 2021-01-22 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-package und verfahren zur bildung derselben

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7068028B2 (ja) * 2018-05-09 2022-05-16 株式会社ディスコ ウェーハの分割方法
US11171109B2 (en) * 2019-09-23 2021-11-09 Micron Technology, Inc. Techniques for forming semiconductor device packages and related packages, intermediate products, and methods
WO2021138794A1 (en) * 2020-01-07 2021-07-15 Yangtze Memory Technologies Co., Ltd. Methods for multi-wafer stacking and dicing
CN114424323B (zh) * 2020-02-21 2022-08-09 新唐科技日本株式会社 单片化方法
KR102439099B1 (ko) 2020-03-19 2022-09-02 매그나칩 반도체 유한회사 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법
US11393720B2 (en) * 2020-06-15 2022-07-19 Micron Technology, Inc. Die corner protection by using polymer deposition technology
US20220238473A1 (en) * 2021-01-25 2022-07-28 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
JP2023046922A (ja) * 2021-09-24 2023-04-05 株式会社ディスコ 板状物の加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021476A (ja) 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243754A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
US6420245B1 (en) * 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
US6596562B1 (en) * 2002-01-03 2003-07-22 Intel Corporation Semiconductor wafer singulation method
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP4072141B2 (ja) 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
US6974726B2 (en) * 2003-12-30 2005-12-13 Intel Corporation Silicon wafer with soluble protective coating
GB2420443B (en) * 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
JP2006237056A (ja) * 2005-02-22 2006-09-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP5589576B2 (ja) * 2010-06-10 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体基板
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
JP6162018B2 (ja) * 2013-10-15 2017-07-12 株式会社ディスコ ウエーハの加工方法
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
JP6587911B2 (ja) * 2015-11-16 2019-10-09 株式会社ディスコ ウエーハの分割方法
JP6560969B2 (ja) * 2015-12-01 2019-08-14 株式会社ディスコ ウエーハの分割方法
CN107799413A (zh) * 2016-08-30 2018-03-13 上海新昇半导体科技有限公司 刻蚀方法、刻蚀装置及半导体晶圆分割方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021476A (ja) 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021108156A1 (de) 2021-01-22 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-package und verfahren zur bildung derselben
US11728312B2 (en) 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same

Also Published As

Publication number Publication date
JP7109862B2 (ja) 2022-08-01
KR20200006498A (ko) 2020-01-20
CN110707008A (zh) 2020-01-17
JP2020009957A (ja) 2020-01-16
US20200020585A1 (en) 2020-01-16
TWI800665B (zh) 2023-05-01
US10796962B2 (en) 2020-10-06
TW202006810A (zh) 2020-02-01
DE102019210185B4 (de) 2022-06-23
CN110707008B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
DE102019210185B4 (de) Halbleiter-waferbearbeitungsverfahren
DE102004055443B4 (de) Waferbearbeitungsverfahren
DE102004047730B4 (de) Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
DE102016224214B4 (de) Bearbeitungsverfahren für einen Wafer
DE102012109355B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess
DE102019129996B4 (de) Herstellungsverfahren eines halbleiterdies
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102012109484A1 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102014102087B4 (de) Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102014115775B4 (de) Halbleiterbauelemente und Verfahren zu deren Ausbildung
DE102018106672A1 (de) LTHC als Ladungssperre beim Info-Package-Ausbilden
DE102019206713A1 (de) Waferteilungsverfahren
DE102016203320A1 (de) Schneidevorrichtung und Waferschneideverfahren
DE112004002374T5 (de) Verfahren und Vorrichtung zum Laser-Dicing
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE102011011538A1 (de) Durch Wafer-Level-Packaging gefertigte Vorrichtung mit selbstmontierten elastischen Anschlusskontakten
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017219344A1 (de) Waferbearbeitungsverfahren
DE102019212100A1 (de) Ablöseverfahren für trägerplatte
DE102018213786A1 (de) Bearbeitungsverfahren für einen Wafer
DE2332822A1 (de) Verfahren zum herstellen von diffundierten, kontaktierten und oberflaechenpassivierten halbleiterscheiben fuer halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final