-
Die vorliegende Erfindung betrifft Halbleiterchips und insbesondere das Bereitstellen von zusätzlichen Bondpads über Prozesssteuerungs-/Überwachungs-Strukturen, die in einem Halbleiterchip verbleiben.
-
Prozesssteuerungsüberwachung („Process Control Monitoring“ (PCM)) ist eine weitverbreitete Technik in der Halbleiterindustrie, die dazu verwendet wird, detaillierte Informationen über den Prozess, der dazu verwendet wird, Chips mit integrierter Schaltung auf einem Halbleiterwafer herzustellen, zu erhalten. Im Allgemeinen umfasst PCM das Entwerfen und Herstellen von besonderen Strukturen, die technologiespezifische elektrische Parameter, wie Schwellenspannung und Gate-Oxiddicke in CMOS-Technologie oder die Basis-Emitter-Strecken-Spannung und Verstärkung in bipolarer Technologie, um nur ein paar zu nennen, überwachen können. PCM wird auch verwendet, um verschiedene Leiterbahnparameter, wie zum Beispiel Schichtwiderstand, Kontaktwiderstand, Deltalinienbreiten, usw., zu überwachen. PCM-Strukturen werden an spezifischen Positionen über einem Halbleiterwafer platziert, damit ein besseres Verständnis über die Prozessvariationen gewonnen wird. PCM-Strukturen werden typischerweise in den Ritzrahmen (der auch als Schnittspalt, Sägestraße oder Testschlüssel bekannt ist), der benachbarte Chips auf dem Wafer trennt, platziert. Manche mechanischen Sägeprozesse, die dazu verwendet werden, einzelne Chips von einem Wafer zu trennen, erlauben keine Metallstrukturen im Ritzrahmen. Für solche mechanischen Sägeprozesse ist die Fläche, die für PCM-Strukturen verwendet wird, verschwendet, da diese Fläche sich nicht mit den zu sägenden Ritzrahmen decken kann. Typischerweise werden PCM-Strukturen entweder als sogenannte Drop-in-Chips bereitgestellt, oder sie werden in zusätzlichen (nicht gesägten) Ritzrahmen platziert. Die
US 2004/0150070 A1 offenbart eine Halbleitervorrichtung bei der eine aktive Chipfläche von zumindest einem Dichtring umgeben ist oder bei der neben einer aktiven Chipfläche ein Kontaktpad angeordnet ist, das von zumindest einem Dichtring umgeben ist. Die
US 2008/0277659 A1 offenbart einen Halbleiterchip, bei dem PCM-Strukturen innerhalb einer aktiven Chipfläche angeordnet sind, wobei die aktive Chipfläche von einem Dichtring umrandet ist. US 2013 / 0 023 091 A1 beschreibt eine Halbleiterstruktur mit einem aktiven Bereich und einem den aktiven Bereich umgebenden Bereich, wobei über dem aktiven Bereich und den umgebenden Bereich Kontaktpads angeordnet sind, wobei die Kontaktpads über dem umgebenden Bereich mittels in dem umgebenden Bereich angeordneten Öffnungen mit Leiterbahnen in dem aktiven Bereich elektrisch verbunden sind. Wertvolle Fläche wird in beiden Fällen verschwendet.
-
Gemäß den hierin beschriebenen Ausführungsformen wird eine metallene Umverdrahtung auf der Leiterbahnpassivierung eines Halbleiterchips vorgesehen, um ein Kontaktpadmetall, beispielsweise Bondpadmetall außerhalb des aktiven Bereichs des Chips bereitzustellen, und diese Umverdrahtung überlappt mit zumindest einem Teil der PCM-Struktur (Prozesssteuerungsüberwachung; „Process Control Monitoring“) oder anderer Strukturen, die in einem Randbereich des Chips angeordnet sind. Diese Strukturen bilden keinen Teil der auf dem Chip hergestellten integrierten Schaltung und haben daher typischerweise keine sinnvolle Verwendung nach der Herstellung. Die Fläche, die sonst durch diese Strukturen nach der Herstellung verschwendet wird, wird dadurch wiederverwendbar. Das ist insofern besonders vorteilhaft für pad-limitierte (anders ausgedrückt flecklimitierte) Ausgestaltungen, da eine bisher unbenutzte Randfläche eines Chips nun für zusätzliche Kontaktpads, beispielsweise Bondpads, die elektrisch mit der auf dem Chip hergestellten integrierten Schaltung verbunden werden können, verwendet wird.
-
In verschiedenen Ausführungsbeispielen wird ein Halbleiterchip bereitgestellt, aufweisend: ein Halbleitersubstrat mit einem einen aktiven Bereich umgebenden Randbereich, wobei der aktive Bereich Vorrichtungen einer integrierten Schaltung enthält; Leiterbahnverdrahtung über dem aktiven Bereich in einem Zwischenschichtdielektrikum, wobei die Leiterbahnverdrahtung elektrisch mit den Vorrichtungen im aktiven Bereich verbunden ist; Zusatzverdrahtung über dem Randbereich im Zwischenschichtdielektrikum, wobei die Zusatzverdrahtung von der Leiterbahnverdrahtung und den Vorrichtungen im aktiven Vorrichtungsbereich isoliert ist; eine Passivierung auf dem Zwischenschichtdielektrikum; mehrere Kontaktpads über der Leiterbahnverdrahtung, wobei die Kontaktpads durch Öffnungen in der Passivierung über dem aktiven Bereich elektrisch mit der Leiterbahnverdrahtung verbunden sind; und mehrere zusätzliche Kontaktpads über der Zusatzverdrahtung, wobei die zusätzlichen Kontaktpads durch zusätzliche Öffnungen in der Passivierung über dem aktiven Bereich elektrisch mit der Leiterbahnverdrahtung verbunden sind und wobei jedes zusätzliche Kontaktpad über der Zusatzverdrahtung durch einen Metallanschluss mit der Leiterbahnverdrahtung elektrisch verbunden ist, wobei der Metallanschluss sich von jenem zusätzlichen Kontaktpad entlang der Passivierung erstreckt.
-
In einer Ausgestaltung kann der Halbleiterchip ferner aufweisen eine rissstoppende Struktur im Zwischenschichtdielektrikum zwischen der Leiterbahnverdrahtung und der Zusatzverdrahtung, wobei die rissstoppende Struktur dazu ausgeführt ist, eine Rissausbreitung zu reduzieren oder zu verhindern; wobei vorzugsweise die zusätzlichen Kontaktpads keinen Teil der rissstoppenden Struktur überdecken.
-
In noch einer Ausgestaltung kann der Halbleiterchip ferner aufweisen eine rissstoppende Struktur im Zwischenschichtdielektrikum zwischen der Zusatzverdrahtung und einem seitlichen Rand des Halbleiterchips, wobei die rissstoppende Struktur dazu ausgeführt ist, eine Rissausbreitung zu reduzieren oder zu verhindern.
-
In noch einer Ausgestaltung können die Kontaktpads über der Leiterbahnverdrahtung, die zusätzlichen Kontaktpads über der Zusatzverdrahtung und zumindest eine obere Schicht oder mehrere obere Schichten der Leiterbahnverdrahtung Kupfer aufweisen. In noch einer Ausgestaltung kann der Halbleiterchip einen seitlichen Rand, der den Randbereich des Halbleitersubstrats und des Zwischenschichtdielektrikums abschließt, aufweisen und das Zwischenschichtdielektrikum kann kein Metall zwischen dem seitlichen Rand des Halbleiterchips und der Zusatzverdrahtung aufweisen. Erfindungsgemäß endet der Metallanschluss zwischen benachbarten Kontaktpads über dem aktiven Bereich und einem elektrisch leitenden Verbindungsloch, das in einer der Zusatzöffnungen in der Passivierung über dem aktiven Bereich angeordnet ist. In noch einer Ausgestaltung kann der Halbleiterchip ferner aufweisen eine Zusatzpassivierung, die die Passivierung auf dem Zwischenschichtdielektrikum, Ränder der Kontaktpads über der Leiterbahnverdrahtung und Ränder der zusätzlichen Kontaktpads über der Zusatzverdrahtung überdeckt, sodass die Kontaktpads über der Leiterbahnverdrahtung und die zusätzlichen Kontaktpads über der Zusatzverdrahtung jeweils eine Kontaktoberfläche, die nicht von der Zusatzpassivierung behindert wird, aufweisen. In noch einer Ausgestaltung kann der Halbleiterchip ferner aufweisen einen Dichtring, der Risse daran hindert, sich vom Randbereich nach innen zum aktiven Bereich auszubreiten, und der eine Feuchtigkeitsbarriere bildet, wobei die Zusatzverdrahtung endet, bevor sie den Dichtring erreicht.
-
In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Herstellung eines Halbleiterchips bereitgestellt, aufweisend: Bilden eines Halbleitersubstrats mit einem einen aktiven Bereich umgebenden Randbereich, wobei der aktive Bereich Vorrichtungen einer integrierten Schaltung enthält; Bilden einer Leiterbahnverdrahtung über dem aktiven Bereich in einem Zwischenschichtdielektrikum, wobei die Leiterbahnverdrahtung elektrisch mit den Vorrichtungen im aktiven Bereich verbunden ist; Bilden einer Zusatzverdrahtung über dem Randbereich im Zwischenschichtdielektrikum, wobei die Zusatzverdrahtung von der Leiterbahnverdrahtung und den Vorrichtungen im aktiven Vorrichtungsbereich isoliert ist; Bilden einer Passivierung auf dem Zwischenschichtdielektrikum; Bilden von mehreren Kontaktpads über der Leiterbahnverdrahtung, wobei die Kontaktpads durch Öffnungen in der Passivierung über dem aktiven Bereich elektrisch mit der Leiterbahnverdrahtung verbunden sind; Bilden von mehreren zusätzlichen Kontaktpads über der Zusatzverdrahtung; und Bilden von elektrischen Verbindungen, aufweisend Metallanschlüsse und Verbindungslöcher, zwischen den zusätzlichen Kontaktpads und der Leiterbahnverdrahtung, so dass die zusätzlichen Kontaktpads durch zusätzliche Öffnungen in der Passivierung über dem aktiven Bereich elektrisch mit der Leiterbahnverdrahtung verbunden sind.
-
In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Bilden einer rissstoppenden Struktur zwischen der Leiterbahnverdrahtung und der Zusatzverdrahtung im Zwischenschichtdielektrikum, wobei die rissstoppende Struktur dazu ausgeführt ist, eine Rissausbreitung zu reduzieren oder zu verhindern. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Bilden einer rissstoppenden Struktur im Zwischenschichtdielektrikum zwischen der Zusatzverdrahtung und einem seitlichen Rand des Halbleiterchips, wobei die rissstoppende Struktur dazu ausgeführt ist, eine Rissausbreitung zu reduzieren oder zu verhindern.
-
In verschiedenen Ausführungsbeispielen wird ein Verfahren zur Bearbeitung eines Halbleiterwafers bereitgestellt, aufweisend Bilden von mehreren Halbleiterchips im Halbleiterwafer, wobei jeder Halbleiterchip einen Vorrichtungen einer integrierten Schaltung enthaltenden, aktiven Bereich und einen den aktiven Bereich umgebenden Randbereich aufweist, wobei benachbarte Halbleiterchips durch einen Ritzrahmen getrennt sind; Bilden einer Leiterbahnverdrahtung über dem aktiven Bereich eines jeden Halbleiterchips in einem Zwischenschichtdielektrikum; Bilden einer Zusatzverdrahtung über dem Randbereich eines jeden Halbleiterchips im Zwischenschichtdielektrikum; Bilden einer Passivierung auf dem Zwischenschichtdielektrikum; Bilden von mehreren Kontaktpads über der Leiterbahnverdrahtung eines jeden Halbleiterchips, wobei die Kontaktpads eines jeden Halbleiterchips elektrisch mit der Leiterbahnverdrahtung jenes Halbleiterchips verbunden sind; Bilden von mehreren zusätzlichen Kontaktpads über der Zusatzverdrahtung eines jeden Halbleiterchips; und Bilden von elektrischen Verbindungen, aufweisend Metallanschlüsse und Verbindungslöcher, zwischen den zusätzlichen Kontaktpads und der Leiterbahnverdrahtung, so dass die zusätzlichen Kontaktpads eines jeden Halbleiterchips durch zusätzliche Öffnungen in der Passivierung über dem aktiven Bereich elektrisch mit der Leiterbahnverdrahtung jenes Halbleiterchips verbunden sind.
-
In einer Ausgestaltung kann das Verfahren ferner aufweisen das Bilden einer rissstoppenden Struktur im Zwischenschichtdielektrikum zwischen der Leiterbahnverdrahtung und der Zusatzverdrahtung eines jeden Halbleiterchips, wobei die rissstoppende Struktur dazu ausgeführt ist, eine Rissausbreitung zu reduzieren oder zu verhindern. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Bilden einer rissstoppenden Struktur im Zwischenschichtdielektrikum zwischen der Zusatzverdrahtung eines jeden Halbleiterchips und den Ritzrahmen, wobei die rissstoppende Struktur dazu ausgeführt ist, eine Rissausbreitung zu reduzieren oder zu verhindern. In noch einer Ausgestaltung kann das Zwischenschichtdielektrikum kein Metall in den Ritzrahmen aufweisen; wobei vorzugsweise das Verfahren ferner aufweisen kann das Trennen der Halbleiterchips voneinander, indem durch das Zwischenschichtdielektrikum und den Halbleiterwafer entlang des Ritzrahmens gesägt wird. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Bilden einer Zusatzpassivierung, die die Passivierung auf dem Zwischenschichtdielektrikum, Ränder der Kontaktpads über der Leiterbahnverdrahtung und Ränder der zusätzlichen Kontaktpads über der Zusatzverdrahtung eines jeden Halbleiterchips überdeckt, sodass jedes Kontaktpad eine Kontaktoberfläche, die nicht von der Zusatzpassivierung behindert wird, aufweist. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Bilden eines Dichtrings um jeden Halbleiterchip im Randbereich, was Risse daran hindert, sich vom Randbereich nach innen zum aktiven Bereich eines jeden Halbleiterchips auszubreiten, und eine Feuchtigkeitsbarriere bildet, wobei die Zusatzverdrahtung eines jeden Halbleiterchips endet, bevor sie den Dichtring jenes Halbleiterchips erreicht. In noch einer Ausgestaltung kann das Bilden der Kontaktpads über der Leiterbahnverdrahtung eines jeden Halbleiterchips und der Zusatzkontaktflächen über der Zusatzverdrahtung eines jeden Halbleiterchips Folgendes aufweisen: Bilden von Öffnungen in der Passivierung, um Bereiche der Leiterbahnverdrahtung eines jeden Halbleiterchips freizulegen; Auftragen einer Kupferkeimschicht, die die Passivierung und die freigelegten Bereiche der Leiterbahnverdrahtung eines jeden Halbleiterchips überdeckt; Bilden einer Maske auf der Kupferkeimschicht, wobei die Maske Öffnungen, die Teile der Kupferkeimschicht über dem aktiven Bereich und über dem Randbereich eines jeden Halbleiterchips freilegen, aufweist; und Bilden von Kupfer auf den freigelegten Teilen der Kupferkeimschicht, um die Kontaktpads über der Leiterbahnverdrahtung eines jeden Halbleiterchips, die zusätzliche Kontaktpads über der Zusatzverdrahtung eines jeden Halbleiterchips und elektrische Verbindungen zwischen den zusätzliche Kontaktpads und der Leiterbahnverdrahtung eines jeden Halbleiterchips zu bilden.
-
Der Fachmann wird beim Lesen der folgenden ausführlichen Beschreibung und bei Ansicht der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
-
Die in den Figuren gezeigten Komponenten sind nicht unbedingt maßstabsgetreu, und der Schwerpunkt liegt stattdessen auf der Darstellung der Prinzipien der Erfindung. Darüber hinaus bezeichnen in den Figuren gleiche Bezugsnummern entsprechende Teile.
- 1 veranschaulicht eine Querschnittsansicht einer Ausführungsform eines Halbleiterchips, der Kontaktpads über einem aktiven Bereich des Chips und zusätzliche Kontaktpads über einem den aktiven Bereich umgebenden Randbereich des Chips aufweist;
- 2 veranschaulicht eine Ansicht von oben auf den Halbleiterchip von 1;
- 3 veranschaulicht noch eine Querschnittsansicht des Halbleiterchips entlang der Linie A-A' in 1;
- 4 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterchips, der Kontaktpads über einem aktiven Bereich des Chips und zusätzliche Kontaktpads über einem den aktiven Bereich umgebenden Randbereich des Chips aufweist;
- 5 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterchips, der Kontaktpads über einem aktiven Bereich des Chips und zusätzliche Kontaktpads über einem den aktiven Bereich umgebenden Randbereich des Chips aufweist;
- 6 veranschaulicht eine Ansicht von oben auf den Halbleiterwafer, aus dem der Chip von 5 hergestellt wird;
- 7 veranschaulicht eine Ansicht von oben auf den Halbleiterchip von 5;
- 8 veranschaulicht eine weitere Querschnittsansicht eines Halbleiterchips entlang der Linie B-B' in 7; und
- 9A bis 9E veranschaulichen Querschnittsansichten des in 5 gezeigten Halbleiterwafers in verschiedenen Stadien eines Herstellungsprozesses gemäß einer Ausführungsform.
-
Die im Folgenden beschriebenen Ausführungsformen verwenden die den PCM-Strukturen oder den anderen Strukturen zugeordnete Fläche im Ritzrahmen oder Randbereich eines Halbleiterwafers, insbesondere zum Bereitstellen von zusätzlichen Kontaktfleckanschlüssen zu einer integrierten Schaltung, die in einem aktiven Bereich des Chips hergestellt worden ist. In diesem Zusammenhang sollen die Begriffe „Ritzrahmenstruktur“ und „Zusatzverdrahtung“ Strukturen im Ritzrahmen oder im Randbereich eines Halbleiterchips beinhalten, die keinen Teil der integrierten Schaltung, für die der Chip ausgelegt wurde, bilden, wie z. B. Prozessüberwachungskontrollstrukturen, Lithografieausrichtungsmarkierungen und Überlagerungsmarkierungen, Filmdickestrukturen und messtechnische Strukturen in Bezug auf die kritische Dimension, usw. Ein solcher Ansatz ist für flecklimitierte Ausgestaltungen, wie z. B. Prozessoren, Speichereinheiten, usw., besonders vorteilhaft. Eine metallene Umverdrahtung wird oben auf einer Leiterbahnpassivierung bereitgestellt, um ein Kontaktpadmetall, beispielsweise ein Bondpadmetall, außerhalb des aktiven Bereichs des Halbleiterchips bereitzustellen. Die Umverdrahtung überlappt mit zumindest einem Teil der Ritzrahmenstrukturen im Randbereich des Chips. Eine letzte PCM-Messung kann, wenn die letzte Metallschicht der Chipleiterbahnverdrahtung fertiggestellt ist, durchgeführt werden. Nach einer Passivierung der letzten Metallschicht wird das Kontaktpadmetall als Umverdrahtung abgeschieden, wobei die Umverdrahtung den aktiven Bereich des Chips und zumindest einen Teil der PCM-Strukturen im keine Vorrichtungen der integrierten Schaltung oder Verdrahtungen aufweisenden Randbereich des Chips überlappt. So wird der Bereich, der sonst nach der PCM unverwendet ist, wiederverwendbar.
-
1 veranschaulicht eine Teilquerschnittsansicht einer Ausführungsform eines Halbleiterchips vor der Trennung von einem Halbleiterwafer 100. 2 veranschaulicht eine Teilansicht von oben auf den Halbleiterchip nach dem Sägen (d. h. nachdem einzelne Chips voneinander getrennt wurden) und 3 zeigt eine Querschnittsansicht des Chips entlang der Linie A-A' in 2. Der Teil des Halbleiterwafers 100, der, nachdem der Halbleiterwafer 100 in einzelne Chips zersägt wird (dies wird häufig auch als Schneiden oder Kristallsägen bezeichnet), übrig bleibt, bildet ein Halbleitersubstrat 100 für jeden einzelnen Chip. Diese Chips werden durch Sägen entlang eines Ritzrahmens 102 voneinander getrennt. Der Chip hat einen aktiven Bereich 104 und einen Randbereich 106. Vorrichtungen einer integrierten Schaltung werden im Halbleitersubstrat 100 im aktiven Bereich 104 des Chips gebildet. Eine Leiterbahnverdrahtung 108 für die Vorrichtungen der integrierten Schaltung ist in einem Zwischenschichtdielektrikum 110 auf dem Substrat 100 im aktiven Bereich 104 des Chips angeordnet. Die Leiterbahnverdrahtung 108 kann mehrere Schichten 112 von Verdrahtung, die durch elektrisch leitende Verbindungslöcher 114 vertikal verbunden sind, umfassen. Eine Verdrahtungsschicht oder mehrere der Verdrahtungsschichten 112 kann bzw. können Kupfer und die anderen Verdrahtungsschichten 112 können Aluminium umfassen. Alternativ können alle Verdrahtungsschichten 112 entweder Kupfer oder Aluminium umfassen. Die PCM-Strukturen (oder die anderen Strukturen) 116 werden jeweils im Randbereich 106 des Chips gebildet. Die PCM-Strukturen (oder die anderen Strukturen) 116 können eine Zusatzverdrahtung (Zusatzleiterbahn) 118 umfassen, die durch die gleiche metallurgische Bearbeitung, wie die Leiterbahnverdrahtung 108 der integrierten Schaltung, hergestellt und in einem Zwischenschichtdielektrikum 110 im Randbereich 106, gebildet wird. Die PCM-Strukturen 116 können auch Prozessüberwachungsvorrichtungen enthalten, die im darunter liegenden Halbleiterchip 100 im Randbereich 106 hergestellt wurden. Zur Vereinfachung der Zeichnung sind in 1 keine Vorrichtungen der integrierten Schaltung und keine PCM-Vorrichtungen dargestellt. Im Allgemeinen sind die PCM-Strukturen 116 im Randbereich 106 des Chips von der Leiterbahnverdrahtung 108 und den Vorrichtungen der integrierten Schaltung im aktiven Bereich 104 des Chips isoliert, z. B. zumindest durch das Zwischenschichtdielektrikum 110.
-
Der die PCM-Strukturen 116 enthaltende und keine Vorrichtungen der integrierten Schaltung oder Leiterbahnverdrahtung aufweisende Randbereich 106 des Chips weist auch einen Dichtring 120 auf. Der Dichtring 120 hindert Risse daran, sich nach innen, weg vom Randbereich 106 in Richtung des aktiven Bereichs 104 des Chips auszubreiten, und kann auch eine Feuchtigkeitsbarriere bilden. Beispielhafte Risse werden in 1 durch gezackte Linien dargestellt. Risse können sich im Zwischenschichtdielektrikum 110 vom Ritzrahmen 102 in Richtung des aktiven Bereichs 104 aufgrund des Wafer-Sägeprozesses ausbreiten. Risse können sich auch durch die Leiterbahnpassivierung 122 und in das darunter liegende Zwischenschichtdielektrikum 110 aufgrund von Verkleben und Untersuchen der auf der Leiterbahnpassivierung 122 gebildeten Kontaktflecken 124, 126 ausbreiten. Ferner können sich Risse ausbreiten, wenn der Chip in einem Gehäuse verkapselt wird und aufgrund von thermomechanischer Belastung während des Betriebs der gehausten Halbleitervorrichtung. Der Dichtring 120 kann im Zwischenschichtdielektrikum 110 eine rissstoppende Struktur 128 aufweisen, wobei diese den aktiven Bereich 104 des Chips umgibt, damit Risse daran gehindert werden, sich in den aktiven Bereich 104 oder die darin erhaltene Leiterbahnverdrahtung 108 auszubreiten. Verschiedene Aufbauten von rissstoppenden Strukturen 128 sind in der Halbleitertechnologie wohl bekannt und es werden daher in dieser Hinsicht keine weiteren Erklärungen abgegeben. Gemäß der in 1 dargestellten Ausführungsform ist die rissstoppende Struktur 128 des Dichtrings 120 im Zwischenschichtdielektrikum 110 zwischen der Leiterbahnverdrahtung 108 und der Zusatzverdrahtung 118 angeordnet.
-
Kontaktpads, beispielsweise Bondpads 124, 126 zur elektrischen Verbindung der Leiterbahnverdrahtung 108 der integrierten Schaltung werden auf der Leiterbahnpassivierung 122 gebildet. Jegliche geeignete Passivierung kann verwendet werden, wie zum Beispiel Siliziumnitrid 121 und/oder Siliziumdioxid 123. Die Kontaktpads, beispielsweise Bondpads 124,126 sind relativ große Metallflächen auf dem Chip und werden zum Bilden eines elektrischen Kontakts mit einem Gehäuse oder mit Prüfstiften verwendet. Die Kontaktpads, beispielsweise Bondpads 124,126 können Kupfer oder Aluminium aufweisen. Kontaktpadaufbauten auf der Basis von anderen Materialien oder mit mehreren Schichten sind ebenfalls bekannt. In jedem Fall werden manche der Kontaktpads 124 über der Leiterbahnverdrahtung 108 in einem Kontaktpadabschnitt 130 des aktiven Bereichs 104 des Chips angeordnet und mittels in in der Leiterbahnpassivierung 122 über dem aktiven Bereich 104 gebildeten Öffnungen angeordneter, leitender Verbindungslöcher 132 elektrisch mit der darunter liegenden Leiterbahnverdrahtung 108 verbunden. Die verbleibenden Kontaktpads, beispielsweise Bondpads 126 werden über der Zusatzverdrahtung 118 in einem zusätzlichen Kontaktpadabschnitt 134 des Randbereichs 106 angeordnet und mittels in den zusätzlichen Öffnungen in der Leiterbahnpassivierung 122 über den aktiven Bereich 104 angeordneter, leitender Verbindungslöcher 136 elektrisch mit der Leiterbahnverdrahtung 108 verbunden. Die Kontaktpads, beispielsweise Bondpads 124,126 werden in einer Umverdrahtung 138 auf der Leiterbahnpassivierung 122 gebildet.
-
2 zeigt eine Ansicht von oben auf manche der Kontaktflecke 124,126 für einen Teil des Chips. Die PCM-Strukturen 116 und jegliche entsprechenden Leiterbahnen 118 werden unter der Leiterbahnpassivierung 122 gebildet und werden daher als gestrichelte Bereiche in 2 gezeigt. Die zusätzlichen Kontaktpads, beispielsweise Bondpads 126 im Randbereich 106 überdecken teilweise manche PCM-Strukturen 116, aber überdecken laut dieser Ausführungsform keinen Teil der rissstoppenden Struktur 128. Die rissstoppende Struktur 128 wird auch mit gestrichelten Linien in 2 dargestellt, da sie nicht im Sichtbereich liegt. Jedes zusätzliche Kontaktpad 126 über den PCM-Strukturen 116 wird mittels eines Metallanschlusses 140 elektrisch mit der Leiterbahnverdrahtung 108 verbunden, wobei sich der Metallanschluss von jenem zusätzlichen Kontaktpad, beispielsweise Bondpad 126 aus entlang der Leiterbahnpassivierung 122 erstreckt und zwischen benachbarten Kontaktpads, beispielsweise Bondpads 124 im aktiven Bereich 104 endet. Ein in einer der zusätzlichen Öffnungen in der Leiterbahnpassivierung 122 über dem aktiven Bereich 104 angeordnetes, elektrisch leitendes Durchgangsloch 136 schließt die elektrische Verbindung, wie in 3 gezeigt.
-
Wieder mit Bezug auf 1 kann eine abschließende Passivierung 142 über dem aktiven Bereich 104 und dem Randbereich 106 des Halbleiterchips vorgesehen werden. Die abschließende Passivierung 142 überdeckt die Leiterbahnpassivierung 122, Ränder 125 der Kontaktpads, beispielsweise Bondpads 124 über der Leiterbahnverdrahtung 108, und Ränder 127 der zusätzlichen Kontaktpads, beispielsweise Bondpads 126 über der Zusatzverdrahtung 118. Gemäß dieser Ausführungsform haben die Kontaktpads, beispielsweise Bondpads 124 über der Leiterbahnverdrahtung 108 und die zusätzlichen Kontaktpads, beispielsweise Bondpads 126 über der Zusatzverdrahtung 118 jeweils eine Kontaktoberfläche 129, die nicht von der abschließenden Passivierung 142 behindert wird. Zur Erleichterung der Darstellung wird die abschließende Passivierung 142 in 2 und 3 weggelassen.
-
Der zu sägende Ritzrahmen 102 hat keine behindernden (PCM-)Strukturen 116. Manche mechanischen Sägeprozesse, die dazu verwendet werden, einzelne Chips von einem Wafer zu trennen, erlauben keine Metallstrukturen im Ritzrahmen. Für solche mechanischen Sägeprozesse muss eine zusätzliche Fläche für die PCM-Strukturen verwendet werden. Laut dieser Ausführungsform wird diese Fläche nicht verschwendet, da zusätzliche Kontaktpads, beispielsweise Bondpads 126 zur elektrischen Verbindung mit der Leiterbahnverdrahtung 108 der integrierten Schaltung außerhalb des aktiven Bereichs 104 des Chips über der Zusatzverdrahtung 118 angeordnet sind. Gemäß dieser Ausführungsform wird der Chipdichtring 120 auch weiter von dem zu sägenden Ritzrahmen 102 weg platziert, was einen größeren Sicherheitsabstand bereitstellt, um zu verhindern, dass Sägerisse auf den aktiven Bereich 104 des Chips übergreifen.
-
4 veranschaulicht eine weitere Ausführungsform eines Halbleiterchips vor dessen Trennung von einem Halbleiterwafer 100. Die in 4 gezeigte Ausführungsform ist der in 1 gezeigten Ausführungsform ähnlich, jedoch stößt die Zusatzverdrahtung 118, die im Randbereich 106 von benachbarten Chips enthalten ist, zumindest teilweise in den zu sägenden Ritzrahmen 102 zwischen den zwei Chips. Diese Ausführungsform ist für mechanische Sägeprozesse, die durch Metallstrukturen im Ritzrahmen 102 schneiden können, geeignet.
-
5 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiterchips, nach der Trennung von einem Halbleiterwafer 100, und 6 veranschaulicht eine Ansicht von oben auf den Chip in einer Fotomaske mit vier Chips, vor der Trennung vom Halbleiterwafer 100. Die in 5 und 6 gezeigte Ausführungsform ist der in 1 gezeigten Ausführungsform ähnlich, jedoch ist die rissstoppende Struktur 128 des Dichtrings 120 im Zwischenschichtdielektrikum 110 zwischen der Zusatzverdrahtung 118 und einem seitlichen Rand 200 des Halbleiterchips angeordnet. Die vergrößerte, in 6 gezeigte Ansicht zeigt, dass die Zusatzverdrahtung 118 endet, bevor sie eine äußere Begrenzung 201 des Dichtrings 120 erreicht. An sich wird die Zusatzverdrahtung 118 von der äußeren Begrenzung 201 des Dichtrings 120 und einer äußeren Begrenzung 203 des aktiven Bereichs 104 des Chips begrenzt. Auch gibt es gemäß dieser Ausführungsform kein Metall im Zwischenschichtdielektrikum 110 zwischen dem seitlichen Rand 200 des Halbleiterchips und der Zusatzverdrahtung 118 im Ritzrahmen 102. In anderen Ausführungsformen kann eine erste (innere) rissstoppende Struktur im Zwischenlagendielektrikum 110 zwischen der Leiterbahnverdrahtung 108 und der Zusatzverdrahtung 118 angeordnet werden, wie in 1 und 3 gezeigt, und eine zweite (äußere) rissstoppende Struktur kann im Zwischenlagendielektrikum 110 zwischen der Zusatzverdrahtung 118 und dem seitlichen Rand 200 des Halbleiterchips angeordnet werden, wie in 5 gezeigt.
-
7 veranschaulicht eine Teilansicht von oben auf den Halbleiterchip von 5 und 8 zeigt eine Querschnittsansicht des Chips entlang der Linie B-B' in 7. Die PCM-Strukturen 116 sind unter der Leiterbahnpassivierung 122 gebildet und werden daher in 7 als gestrichelte Bereiche gezeigt. Gemäß dieser Ausführungsform überdecken die zusätzlichen Kontaktpads, beispielsweise Bondpads 126 im Randbereich 106 zum Teil manche der PCM-Strukturen 116, aber sie überdecken keinen Teil der rissstoppenden Struktur 128. Jedes zusätzliche Kontaktpad, beispielsweise Bondpad 126 über den PCM-Strukturen 116 ist mittels eines Metallanschlusses 140 elektrisch mit der Leiterbahnverdrahtung 108 verbunden, wobei sich der Metallanschluss von jenem zusätzlichen Kontaktpad, beispielsweise Bondpad126 aus entlang der Leiterbahnpassivierung 122 erstreckt und zwischen benachbarten Kontaktpads, beispielsweise Bondpads 124 über dem aktiven Bereich 104 des Chips endet. Elektrisch leitende Verbindungslöcher 136, die in den zusätzlichen Öffnungen in der Leiterbahnpassivierung 112 über dem aktiven Bereich 104 angeordnet sind, schließen die elektrische Verbindung zu der Leiterbahnverdrahtung 108, wie in 8 gezeigt. Diese Verbindungslöcher 136 und die entsprechenden Metallanschlüsse 140 auf der Leiterbahnpassivierung 122 liegen in 5 nicht im Sichtbereich.
-
9A bis 9E veranschaulichen Querschnittsansichten eines Halbleiterwafers 100 während verschiedener Stadien eines Prozesses, der den Halbleiterchip von 5 hervorbringt. Die gleichen oder ähnliche Prozessschritte können verwendet werden, um den in 1 und 4 gezeigten Halbleiterchip hervorzubringen, wobei der Hauptunterschied in der Platzierung des Dichtrings 120 liegt.
-
9A zeigt den Halbleiterwafer 100, nachdem die Vorrichtungen für integrierte Schaltungen im Wafer 100 im aktiven Bereich 104 des Chips gebildet wurden, nachdem das Zwischenschichtdielektrikum 110 auf dem Wafer 100 gebildet wurde, und nachdem die Leiterbahnverdrahtung 108, die Zusatzverdrahtung 118 und die rissstoppende Struktur 128 im Zwischenschichtdielektrikum 110 gebildet wurden. Die rissstoppende Struktur 128 kann im Zwischenschichtdielektrikum 110 zwischen der Zusatzverdrahtung 118 und dem Ritzrahmen 102 gebildet werden, wie es in 9A gezeigt wird. Alternativ kann die rissstoppende Struktur 128 im Zwischenschichtdielektrikum 110 zwischen der Leiterbahnverdrahtung 108 und der Zusatzverdrahtung 118 gebildet werden, wie es z. B. in 1 und 4 gezeigt ist. In jedem Fall können dem Fachmann wohlbekannte, herkömmliche Prozesse, wie z. B. Materialabscheidung und -abtragung, Dotierungsstoffimplantation, Glühen, usw., verwendet werden, um diese Teile des Chips zu bilden. Zum Beispiel kann die integrierte Schaltung von zumindest einer der folgenden Vorrichtungen, die im aktiven Bereich 104 des Halbleiterwafers 100 gebildet werden, aufgebaut werden: FETs (Feldeffekttransistoren), BJTs (Bipolartransistoren), Dioden, passive Vorrichtungen, Speicherzellen, usw. Der Halbleiterwafer 100 kann ein Einkristallhalbleiter, wie Silicium oder SiC, oder ein Verbundhalbleiter, wie z. B. GaAs, GaN, usw., sein. Das Zwischenschichtdielektrikum 110 kann ein Dielektrikum, wie z. B. Siliciumdioxid, oder ein niedereres low-k-dielektrisches Material, wie z. B. Fluor oder kohlenstoffdotiertes Siliciumdioxid, poröses Siliciumdioxid, usw., sein. Die im Zwischenschichtdielektrikum 110 gebildete Verdrahtung 108, 118, 128 kann ein- oder mehrlagig sein und Kupfer, Aluminium oder eine Kombination von beiden, wie zuvor beschrieben, aufweisen. Es werden keine weiteren Erklärungen über solche Prozesse angegeben. 9A zeigt auch eine Testsonde 300, die während des letzten PCM-Testvorgangs mit der Zusatzverdrahtung 118 in Kontakt steht.
-
9B zeigt den Halbleiterwafer 100, nachdem eine Leiterbahnpassivierung 122 auf dem Zwischenschichtdielektrikum 110 und Öffnungen 302 in der Leiterbahnpassivierung 122 gebildet sind, wobei die Öffnungen 302 gebildet werden, um Bereiche in der obersten Metallschicht 112 der Leiterbahnverdrahtung 108 freizulegen. Eine metallene Umverdrahtung wird auf den freigelegten Bereichen der obersten Metallschicht 112 gebildet und durch diese definiert. Die Leiterbahnpassivierung 122 kann ein kratzbeständiges Material, wie z. B. Siliziumnitrid 121 und/oder Siliziumdioxid 123, sein und verhindert eine Verschlechterung der elektronischen Eigenschaften aufgrund von Wasser, Ionen und anderen externen Verschmutzungen. Im Ritzrahmen 102 kann auch eine Öffnung 304 durch die Leiterbahnpassivierung 122 gebildet werden, wenn dies zur Unterstützung des folgenden Wafer-Sägeprozesses nützlich ist. Ansonsten kann die Leiterbahnpassivierung 122 im Ritzrahmen 102 intakt bleiben. In beiden Fällen kann das Zwischenschichtdielektrikum 110 frei von jeglichem Metall im Ritzrahmen 102 sein, wie es in 9B gezeigt ist, oder es kann anstatt dessen Metall enthalten, wie es z. B. in 4 gezeigt ist.
-
9C zeigt den Halbleiterwafer 100 nach der Abscheidung einer Kupferkeimschicht 306, die die Leiterbahnpassivierung 122 und die freigelegten Bereiche der Leiterbahnverdrahtung 108 überdeckt.
-
9D zeigt den Halbleiterwafer 100, nachdem eine Maske 208 auf der Kupferkeimschicht 306 gebildet wurde. Die Maske 308 ist so strukturiert, dass sie Öffnungen 310, die Teile der Kupferkeimschicht 306 über dem aktiven Bereich 104 und über dem Randbereich 106 eines jeden Halbleiterchips freilegen, aufweist.
-
9E zeigt den Halbleiterwafer 100 nach galvanischem Überziehen von Kupfer auf den freigelegten Teilen der Kupferkeimschicht 306. Dieser Schritt bildet Kontakpads, beispielsweise Bondpads 124 und die jeweiligen Verbindungslöcher 132 über der Leiterbahnverdrahtung 108 eines jeden Halbleiterchips. Dieser Schritt bildet auch zusätzliche Kontaktpads, beispielsweise Bondpads 126 über den PCM-Strukturen 116 und die jeweiligen Verbindungslöcher 136 eines jeden Halbleiterchips, und bildet auch elektrische Verbindungen 140 zwischen den zusätzlichen Kontaktpads, beispielsweise Bondpads 126 und der Leiterbahnverdrahtung 108 eines jeden Halbleiterchips. Die elektrischen Verbindungen (Anschlüsse 140 und Verbindungslöcher 136) zwischen den zusätzlichen Kontaktflecken 126 und der Leiterbahnverdrahtung 108 liegen in 9E nicht im Sichtbereich, sind aber zum Beispiel in 2 und 7 zu sehen.
-
Es kann dann die Maske 308 entfernt und eine abschließende Passivierung 142 gebildet werden, wobei diese abschließende Passivierung die Leiterbahnpassivierung 122, die Ränder 125 der Kontaktpads, beispielsweise Bondpads 124 über der Leiterbahnverdrahtung 108 eines jeden Halbleiterchips und die Ränder 127 der zusätzlichen Kontaktpads, beispielsweise Bondpads 126 über den PCM-Strukturen 116 eines jeden Halbleiterchips überdeckt. Die verbleibende (obere) Oberfläche der Kontaktflecke 124, 126 ist freigelegt, sodass jedes Kontaktpad, beispielsweise Bondpad 124, 126 eine Kontaktoberfläche 129, die nicht von der abschließenden Passivierung 142 behindert wird, aufweist. Die abschließende Passivierung 142 wird nicht in 9E gezeigt, ist aber in 1, 4 und 5 sichtbar. Die auf dem Halbleiterwafer 100 gebildeten Halbleiterchips werden dann voneinander getrennt, indem das Zwischenschichtdielektrikum 110 und der Halbleiterwafer 100 entlang der Ritzrahmen 102 gesägt werden. Während dieses Prozesses wird der Halbleiterwafer 100 (mit bis zu tausenden oder millionen von Schaltkreisen) in rechteckige Teile geschnitten, die jeweils Chip genannt werden. Zwischen diesen funktionellen Teilen der Schaltkreise ist ein dünner, nicht funktioneller Spalt vorgesehen, wo eine Säge den Halbleiterwafer 100 sicher schneiden kann, ohne die Schaltkreise zu beschädigen. Dieser Spalt wird als Ritzrahmen oder Sägestraße 102 bezeichnet. Die Breite des Ritzrahmen 102 ist üblicherweise sehr klein und es wird daher möglicherweise eine dünne und genaue Säge gebraucht, um den Halbleiterwafer 100 in Teile zu schneiden. Zum Beispiel wird das Zerteilen typischerweise mit einer wassergekühlten Kreissäge durchgeführt, wobei raue Diamant- oder Siliziumcarbidteilchen in der Klinge eingebettet sind. Andere Waferzerteilungstechniken können auch angewandt werden.
-
Räumlich relative Ausdrücke wie etwa „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des Bauelements zusätzlich zu anderen Orientierungen als jenen in den Figuren gezeigten umfassen. Weiterhin werden auch Ausdrücke wie etwa „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Regionen, Sektionen usw. zu beschreiben, und sie sind ebenfalls nicht als beschränkend anzusehen. Gleiche Ausdrücke beziehen sich durch die Beschreibung hinweg auf gleiche Elemente.
-
Die Ausdrücke „aufweisend“, „enthaltend“, „umfassend“ und dergleichen, wie sie hierin verwendet werden, sind offene Ausdrücke, die die Anwesenheit von genannten Elementen oder Merkmalen anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der/die“ sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlich etwas anderes angibt.
