DE102013004410A1 - Die, Wafer und Verfahren zur Verarbeitung eines Wafers - Google Patents

Die, Wafer und Verfahren zur Verarbeitung eines Wafers Download PDF

Info

Publication number
DE102013004410A1
DE102013004410A1 DE102013004410A DE102013004410A DE102013004410A1 DE 102013004410 A1 DE102013004410 A1 DE 102013004410A1 DE 102013004410 A DE102013004410 A DE 102013004410A DE 102013004410 A DE102013004410 A DE 102013004410A DE 102013004410 A1 DE102013004410 A1 DE 102013004410A1
Authority
DE
Germany
Prior art keywords
wafer
electrical connection
die
area
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013004410A
Other languages
English (en)
Inventor
Dietrich Bonart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013004410A1 publication Critical patent/DE102013004410A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen kann ein Die eine metallisierte Fläche, die benachbart zu einer Kante des Dies angeordnet ist, eine elektrische Verbindung, die mit der metallisierten Fläche kontaktiert ist und von der metallisierten Fläche zu der Kante verläuft, wobei die elektrische Verbindung metallfrei ist, beinhalten. Gemäß verschiedenen Ausführungsformen kann ein Wafer einen Die-Bereich, der eine metallisierte Fläche beinhaltet, einen Kerbbereich, der ein elektrisches oder elektronisches Bauteil beinhaltet, und eine elektrische Verbindung, die das elektrische oder elektronische Bauteil mit dem metallisierten Bereich verbindet, wobei die elektrische Verbindung metallfrei ist, beinhalten.

Description

  • Verschiedene Ausführungsformen betreffen allgemein einen Die, einen Wafer und ein Verfahren zur Verarbeitung eines Wafers.
  • Wafer können üblicherweise zur Herstellung von integrierten Schaltkreisen (ICs) oder Chips verwendet werden. Ein Wafer kann eine Vielzahl von Die-Bereichen oder integral ausgebildeten Dies beinhalten. Die Die-Bereiche oder Dies können durch ein Vereinzelungsverfahren, wie beispielsweise durch Sägen, separiert werden. Das Vereinzeln der Dies kann aus als Wafervereinzelung (Dicing) bezeichnet werden.
  • Ein Die (auch Chip genannt) kann gemäß verschiedenen Ausführungsformen eine metallisierte Fläche, die benachbart zu einer Kante des Dies angeordnet ist und eine elektrische Verbindung, die mit der metallisierten Fläche kontaktiert ist und von der metallisierten Fläche zu der Kante verläuft, wobei die elektrische Verbindung metallfrei ist, beinhalten.
  • Ein Wafer kann gemäß verschiedenen Ausführungsformen einen Die-Bereich, der eine metallisierte Fläche aufweist, einen Kerbbereich (auch Kerfbereich oder Kerf-Bereich genannt, engl. Kerf region), der ein elektrisches oder elektronisches Bauteil aufweist und eine elektrische Verbindung, die das elektrische oder elektronische Bauteil mit dem metallisierten Bereich verbindet, wobei die elektrische Verbindung metallfrei ist, beinhalten.
  • Ein Verfahren zur Verarbeitung eines Wafers gemäß verschiedenen Ausführungsformen, kann das Bereitstellen eines Wafers, der einen Die-Bereich und einen Kerbbereich aufweist, das Ausbilden eines elektrischen oder elektronischen Bauteils in dem Kerbbereich, das Ausbilden einer metallisierten Fläche in dem Die-Bereich und das Ausbilden einer elektrischen Verbindung in oder auf dem Wafer, die das elektrische oder elektronische Bauteil mit der metallisierten Fläche verbindet, wobei die elektrische Verbindung metallfrei ist, beinhalten.
  • In Übereinstimmung mit verschiedenen Ausführungsformen kann ein Die eine metallisierte Fläche, die benachbart zu einer Kante des Dies angeordnet ist; und eine elektrische Verbindung, die mit der metallisierten Fläche kontaktiert ist und von der metallisierten Fläche zu der Kante verläuft, wobei die elektrische Verbindung metallfrei ist, beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung an oder in der Nähe der Kante enden.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung eine in dem Die, oder an oder über einer oberen Schicht des Dies angeordnete elektrisch leitfähige Leiterbahn aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung Polysilizium aufweisen oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung Kohlenstoff aufweisen oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung ein Silizid aufweisen oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung ein Polyzid aufweisen oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung einen in dem Die, beispielsweise in der Nähe der oberen Schicht des Dies, ausgebildeten dotierten Bereich aufweisen oder sein.
  • Gemäß verschiedenen Ausführungsformen kann der dotierte Bereich ein Wannenbereich, beispielsweise ein dotierter Wannenbereich, in dem Die sein.
  • Gemäß verschiedenen Ausführungsformen kann die metallisierte Fläche ein Pad beinhalten oder sein, beispielsweise gemäß einer Ausführungsform ein Prozesskontrollüberwachungs(PCM)-Pad. Das Pad kann aus einem Metall oder einer Metalllegierung, wie beispielsweise Kupfer (Cu), oder Aluminium (Al), oder eine Legierung enthaltend Kupfer und/oder Aluminium, beinhalten oder daraus bestehen. Alternativ oder ergänzend kann das Pad auch andere Metalle oder Metalllegierungen beinhalten oder daraus bestehen.
  • In Übereinstimmung mit verschiedenen Ausführungsformen kann ein Wafer einen Die-Bereich, der eine metallisierte Fläche aufweist; einen Kerbbereich, der ein elektrisches oder ein elektronisches Bauteil aufweist; und eine elektrische Verbindung, die das elektrische oder elektronische Bauteil mit dem metallisierten Bereich verbindet, wobei die elektrische Verbindung metallfrei ist, beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann der Kerbbereich einem Bereich des Wafers entsprechen, der während des Vereinzelungsverfahrens entfernt wird.
  • Gemäß verschiedenen Ausführungsformen kann der Kerbbereich benachbart zu dem Die-Bereich angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann der metallisierte Bereich in einem Randbereich des Die-Bereichs angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann der metallisierte Bereich benachbart zu einer Grenze zwischen dem Kerbbereich und dem Die-Bereich angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung eine in dem Die, oder an oder über einer oberen Schicht des Dies angeordnete elektrisch leitfähige Leiterbahn beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung Polysilizium beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung Kohlenstoff beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung ein Silizid beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung ein Polyzid beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung einen in dem Die, beispielsweise in der Nähe der oberen Schicht des Dies, ausgebildeten dotierten Bereich beinhalten oder sein.
  • Gemäß verschiedenen Ausführungsformen kann der dotierte Bereich ein Wannenbereich, beispielsweise ein dotierter Wannenbereich, in dem Die sein.
  • Gemäß verschiedenen Ausführungsformen kann die metallisierte Fläche ein Pad beinhalten oder sein, beispielsweise gemäß einer Ausführungsform ein Prozesskontrollüberwachungs(PCM)-Pad. Das Pad kann aus einem Metall oder einer Metalllegierung, wie beispielsweise Kupfer (Cu), oder Aluminium (Al), oder eine Legierung enthaltend Kupfer und/oder Aluminium, beinhalten oder daraus bestehen. Alternativ oder ergänzend kann das Pad auch andere Metalle oder Metalllegierungen beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann das elektrische oder elektronische Bauteil eine Prüfvorrichtung beinhalten oder eine sein.
  • Gemäß verschiedenen Ausführungsformen kann die Prüfvorrichtung eine Prozesskontrollüberwachungs(PCM)-Prüfvorrichtung sein.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer wenigstens einen zusätzlichen Die-Bereich beinhalten, und der Kerbbereich kann wenigstens abschnittsweise zwischen dem Die-Bereich und dem zusätzlichen Die-Bereich angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer eine Vielzahl von Die-Bereichen beinhalten, und der Kerbbereich kann zwischen der Vielzahl der Die-Bereiche angeordnet sein.
  • In Übereinstimmung mit verschiedenen Ausführungsformen kann ein Wafer einen Die-Bereich, der ein Pad aufweist; einen Kerbbereich, der eine Prüfvorrichtung aufweist; und eine elektrische Verbindung, die die Prüfvorrichtung in dem Kerbbereich mit dem Pad im Die-Bereich verbindet, wobei die elektrische Verbindung aus einem elektrischen leitfähigen Material, außer einem Metall oder einer Metalllegierung, besteht, beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann die Prüfvorrichtung eine Prozesskontrollüberwachungs(PCM)-Prüfvorrichtung sein.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung Polysilizium beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung Kohlenstoff beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung ein Silizid beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung ein Polyzid beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann das Pad aus einem Metall oder einer Metalllegierung, wie beispielsweise Kupfer (Cu), oder Aluminium (Al), oder eine Legierung enthaltend Kupfer und/oder Aluminium, beinhalten oder daraus bestehen. Alternativ oder ergänzend kann das Pad auch andere Metalle oder Metalllegierungen beinhalten oder daraus bestehen.
  • In Übereinstimmung mit verschiedenen Ausführungsformen kann ein Wafer eine Vielzahl von integral ausgebildeten Dies, die voneinander durch zwischen diesen ausgebildeten Kerbbereiche getrennt sind, wobei wenigstens einer der Dies wenigstens eine Prüfvorrichtung ein Prozesskontrollüberwachungs(PCM)-Pad aufweist, das ein Metall oder eine Metalllegierung aufweist; wenigstens eine PCM-Prüfvorrichtung, die in dem Kerbbereich angeordnet ist und mit dem wenigstens einen PCM-Pad über wenigstens eine metallfreie elektrische Verbindung elektrisch verbunden ist, beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung eine elektrisch leitfähige Leiterbahn beinhalten oder sein, die aus Polysilizium beinhaltet oder besteht und die in dem Die, oder an oder über einer oberen Schicht des Dies angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine elektrische Verbindung einen in dem Wafer ausgebildeten dotierten Bereich beinhalten.
  • In Übereinstimmung mit verschiedenen Ausführungsformen kann ein Verfahren zur Verarbeitung eines Wafers, das Bereitstellen eines Wafers, der einen Die-Bereich und einen Kerbbereich aufweist; das Ausbilden eines elektrischen oder elektronischen Bauteils in dem Kerbbereich; das Ausbilden einer metallisierten Fläche in dem Die-Bereich; und das Ausbilden einer elektrischen Verbindung in oder auf dem Wafer, die das elektrische oder elektronische Bauteil mit der metallisierten Fläche verbindet, wobei die elektrische Verbindung metallfrei ist, beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung Polysilizium beinhalten oder daraus sein.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung Kohlenstoff beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung ein Silizid beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung ein Polyzid beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren weiter die Vereinzelung des Wafers entlang des Kerbbereichs nach dem Ausbilden der elektrischen Verbindung beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann die Vereinzelung des Wafers entlang des Kerbbereichs durch Zersägen des Wafers entlang des Kerbbereichs erfolgen.
  • Gemäß verschiedenen Ausführungsformen kann das elektrische oder elektronische Bauteil eine Prozesskontrollüberwachungs(PCM)-Prüfvorrichtung beinhalten oder sein, und das Verfahren kann weitere die Durchführung einer PCM-Prüfung unter Verwendung der PCM-Prüfvorrichtung nach dem Ausbilden der elektrischen Verbindung und vor dem Vereinzeln des Wafers beinhalten.
  • In Übereinstimmung mit verschiedenen Ausführungsformen kann ein Verfahren zur Verarbeitung eines Wafers, das Bereitstellen eines Wafers, wobei der Wafer eine Vielzahl von integral ausgebildeten Dies beinhaltet, die voneinander durch einen zwischen diesen ausgebildeten Kerbbereich getrennt sind, wobei wenigstens ein der Vielzahl von Dies wenigstens ein Pad beinhaltet, das aus Metall oder einer Metalllegierung beinhaltet oder daraus besteht, wobei der Wafer weiter wenigstens eine Prozesskontrollüberwachungs(PCM)-Prüfvorrichtung beinhaltet, die in dem Kerbbereich ausgebildet ist und über wenigstens eine elektrische Verbindung mit dem wenigstens einen Pad verbunden ist, wobei die wenigstens eine elektrische Verbindung metallfrei ist; und das Vereinzeln des Wafers entlang des Kerbbereichs, beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann die Vereinzelung des Wafers entlang des Kerbbereichs durch Zersägen des Wafers entlang des Kerbbereichs erfolgen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung Polysilizium beinhalten oder daraus bestehen.
  • In Übereinstimmung mit verschiedenen Ausführungsformen kann ein Wafer eine Vielzahl von Dies, eine zwischen wenigstens zwei der Vielzahl von Dies, ausgebildete Schnittlinie, die wenigstens eine Prüfvorrichtung beinhaltet; wenigstens eine elektrische Verbindung, die die Prüfvorrichtung in der Schnittlinie mit wenigstens einen Pad von wenigsten einem Die der wenigstens zwei Dies verbindet, wobei die wenigstens eine elektrische Verbindung aus einem elektrisch leitfähigem Material außer einem Metall oder einer Metalllegierung besteht, beinhaltet.
  • Gemäß verschiedenen Ausführungsformen kann das Pad aus einem Metall oder einer Metalllegierung, wie beispielsweise Kupfer (Cu), oder Aluminium (Al), oder eine Legierung enthaltend Kupfer und/oder Aluminium, beinhalten oder daraus bestehen. Alternativ oder ergänzend kann das Pad auch andere Metalle oder Metalllegierungen beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Prüfvorrichtung eine Prozesskontrollüberwachungs(PCM)-Prüfvorrichtung beinhalten oder sein.
  • Der Wafer, oder Teile des Wafers können weiter gemäß einer oder mehreren hierin beschriebenen Ausführungsformen ausgebildet sein.
  • In Übereinstimmung mit verschiedenen Ausführungsformen kann ein Wafer eine Vielzahl von Dies beinhalten, die durch eine Vielzahl von Schnittlinien oder Trennlinien oder Sägelinien unterteilt sind; eine Vielzahl von PCM-Prüfvorrichtungen, die in den Schnittlinien angeordnet sind und mit einer Vielzahl von PCM-Pads der Vielzahl von Dies durch eine Vielzahl von elektrischen Leiterbahnen, die Polysilizium einhalten, verbunden sind, beinhalten.
  • Gemäß verschiedenen Ausführungsformen können die PCM-Pads aus einem Metall oder einer Metalllegierung, wie beispielsweise Kupfer (Cu), oder Aluminium (Al), oder eine Legierung enthaltend Kupfer und/oder Aluminium, beinhalten oder daraus bestehen. Alternativ oder ergänzend können die PCM-Pads auch andere Metalle oder Metalllegierungen beinhalten oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen können Kanten der Schnittlinien, die in der Nähe oder benachbart zu den Dies angeordnet sind, metallfrei sein.
  • Der Wafer, oder Teile des Wafers können weiter gemäß einer oder mehreren hierin beschriebenen Ausführungsformen ausgebildet sein.
  • In Übereinstimmung mit verschiedenen Ausführungsformen kann ein Wafer einen Kerbbereich; ein elektrisches oder elektronisches Bauteil im Kerbbereich; eine metallisierte Fläche außerhalb des Kerbbereichs; eine elektrische Verbindung, die das elektrische oder elektronische Bauteil mit der metallisierten Fläche verbindet, wobei die elektrische Verbindung metallfrei ist, beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann die metallisierte Fläche ein Pad, z. B. ein PCM-Pad beinhalten oder sein.
  • Gemäß verschiedenen Ausführungsformen kann das elektrische oder elektronische Bauteil eine Prüfvorrichtung, z. B. eine PCM-Prüfvorrichtung beinhalten oder sein.
  • Im Folgenden werden beispielhaft Merkmale und mögliche Effekte von hierin beschriebenen beispielhaften Ausführungsformen erörtert.
  • Gemäß verschiedenen Ausführungsformen kann eine neue Bauweise (Architektur) für PCM/Kerbstrukturen bereitgestellt werden, die beispielsweise die Rissbildung während der Vereinzelung reduzieren oder verhindern kann.
  • Gemäß verschiedenen Ausführungsformen können ein oder mehrere elektrische oder elektronische Bauteile, z. B. Prüfvorrichtungen wie PCM-Prüfvorrichtungen, in dem Kerbbereich (oder der Schnittlinie) eine Wafers angeordnet werden, während an diese angeschlossene (assoziierte) Pads (z. B. PCM-Pads) außerhalb des Kerbbereichs (Schnittlinie) angeordnet werden können. Gemäß verschiedenen Ausführungsformen können die Bauteile mit den Pads über eine oder mehrere elektrische Verbindungen verbunden werden, die metallfrei sind. Anders gesagt können die elektrische Verbindung oder die Verbindungen aus einem Material oder Materialien außer einem Metall oder einer Metalllegierung bestehen. Beispielsweise kann/können gemäß einigen Ausführungsformen die elektrische(n) Verbindung(en) Polysilizium oder ein anderes elektrisch leitfähiges Material wie z. B. Kohlenstoff, ein Silizid, ein Polyzid, oder einem dotierten Halbleitermaterial (z. B. dotiertes Silizium) des Wafers beinhalten oder daraus bestehen.
  • In den Zeichnungen beziehen sich im Allgemeinen gleiche Bezugszeichen auf die gleichen Teile über die verschiedenen Ansichten hinweg. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu; Wert wird stattdessen im Allgemeinen auf die Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung beschrieben unter Bezugnahme auf die folgenden Zeichnungen, in denen:
  • 1 eine schematische Draufsicht eines Wafers zur Darstellung verschiedener Ausführungsformen zeigt;
  • 2 eine vergrößerte Ansicht eines Ausschnitts eines Wafers zeigt;
  • 3 eine schematische Draufsicht eines Ausschnitts eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
  • 4 ein Flussdiagramm zur Darstellung eines Verfahrens zur Verarbeitung eines Wafers gemäß einer Ausführungsform zeigt;
  • 5A eine schematische Draufsicht eines Dies gemäß einer Ausführungsform zeigt; und
  • 5B eine vergrößerte Darstellung des Bereichs „B” von 5A zeigt.
  • Die folgende detaillierte Beschreibung nimmt Bezug auf die beigefügten Zeichnungen, welche zur Erläuterung spezifische Details und Ausführungsformen zeigen, in welchem die Erfindung praktiziert werden kann.
  • Das Wort „beispielhaft” wird hierin verwendet mit der Bedeutung „als ein Beispiel, Fall oder Veranschaulichung dienend”. Jede Ausführungsform oder Ausgestaltung, die hierin als „beispielhaft” beschrieben ist, ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Ausgestaltungen auszulegen.
  • Wafer können üblicherweise zur Herstellung von integrierten Schaltkreisen (ICs) oder Chips verwendet werden. Ein Wafer kann eine Vielzahl von Die-Bereichen oder integral ausgebildeten Dies beinhalten. Die Die-Bereiche oder Dies können durch ein Vereinzelungsverfahren, wie beispielsweise durch Sägen, separiert werden. Das Vereinzeln der Dies kann aus als Wafervereinzelung (Dicing) bezeichnet werden.
  • Üblicherweise wird Vereinzeln entlang sogenannter Vereinzelung-Straßen (auch manchmal als Sägestraßen oder Schnittlinien bezeichnet) durchgeführt, die zwischen den Dies verlaufen und einen Abtrag von dem Wafermaterial und die Zerstörung von jeglichen Strukturen, die sich im Bereich der Vereinzelung-Straßen befinden, ergeben. Der Bereich des Wafers, der von dem Vereinzeln betroffen ist (z. B. zerstört wird) kann auch als Kerbbereich (engl. Kerf region) des Wafers bezeichnet werden.
  • 1 zeigt eine Draufsicht auf einen Wafer 100, der eine Vielzahl von Die-Bereichen (oder Chip-Bereichen) 101 beinhaltet, die durch zwischen den Die-Bereichen 101 angeordneten Kerbbereichen 103 separiert sind. Die Anzahl der Die-Bereiche 101 kann beliebig sein. Wie in 1 gezeigt können die Die-Bereiche 101 eine quadratische Form haben, die Die-Bereiche können jedoch auch eine rechteckige Form, oder allgemein jede andere Form haben. Wie in 1 gezeigt können die Die-Bereiche 101 in einem rechteckigen Array angeordnet sein, die Die-Bereiche 101 können jedoch auch andersartig angeordnet sein. Wie in 1 dargestellt kann der Wafer 100 kreisförmig sein, Der Wafer 100 kann auch eine quadratische oder rechteckige Form haben, oder allgemein jede andere Form haben.
  • Bei der Herstellung integrierter Schaltkreise (ICs) kann eine Prozesskontrollüberwachung (PCM, engl. process control monitoring) durchgeführt werden. PCM kann mit dem Design und der Herstellung spezieller Strukturen (auch als PCM Teststrukturen bezeichnet), die Technologiespezifische Parameter, wie zum Beispiel die Vth (Schwellenspannung) bei der CMOS(komplementärer Metall-Oxid-Halbleiter, engl. complementary metal oxide semiconductors)-Technologie oder Vbe (Basis-Emitter-Spannung, engl. base-emitter voltage) bei der Bipolartransistor-Technologie, angeschlossen werden. Diese Strukturen können verteilt über den Wafer an bestimmten Stellen gemeinsam mit dem/den Chip(s) hergestellt werden, so dass ein genauerer Einblick in Variationen während der Herstellung möglich sind. PCM Teststrukturen können üblicherweise ein oder mehrere Testeinrichtungen (z. B. Transistoren) und angeschlossene Pads (auch als PCM-Pads bezeichnet) zur elektrischen Kontaktierung der Testeinrichtung(en), beinhalten. Häufig können die Pads ein Metall oder eine Metalllegierung, zum Beispiel Kupfer (Cu), Aluminium (Al), oder eine Legierung, die Kupfer und/oder Aluminium (alternativ oder ergänzend, andere Metalle oder Metalllegierungen) enthalten oder aus diesen bestehen.
  • Gelegentlich können PCM-Testeinrichtungen und Pads in der Kerb(oder auch Kerf genannten)-Bereich eines Wafers, wie in 2 dargestellt, angeordnet sein.
  • 2 zeigt eine vergrößerte Ansicht eines Ausschnitts eines Wafers 200. Der Wafer 200 kann ähnlich zu dem in 1 gezeigten Wafer 100 sein, und der in 2 dargestellte Ausschnitt kann beispielsweise dem Bereich „A” des Wafers 100 entsprechen. Wie in 2 gezeigt, können ein oder mehrere PCM-Testeinrichtungen 104 und Pads 012 in einem Kerbbereich 103 der Wafers 200 zwischen benachbarten Die-Bereichen 102 angeordnet sein. Die Testeinrichtungen 104 können mit den Pads 102 verbunden sein um die Testeinrichtungen 104 elektrisch zu kontaktieren.
  • Das Anordnen der PCM-Teststrukturen in dem Kerbbereich eines Wafers kann zu Folge haben, dass die Testeinrichtungen bei einem späteren Dicing-Schritt zerstört werden. Dadurch kann es beispielsweise möglich sein, dass verhindert wird, dass einzelne vollständig funktionsfähige Teile an den Endabnehmer geliefert werden, um Konkurrenten es zu ermöglichen, die einzelnen Teile zu untersuchen. Jedoch kann es beim Zerteilen des Wafers (z. B. durch das Zersägen) zu Rissen bei Strukturen kommen, die große Metallflächen aufweisen, wie zum Beispiel bei den in 2 dargestellten PCM Pads 102. Solche Risse können zu Chip-Ausfällen im Bereich der Kundenseite führen. Daher kann es wünschenswert sein, eine Chiparchitektur zur Verfügung zu stellen, die eine metall-induzierte Rissbildung während des Vereinzelns verhindern kann.
  • 3 zeigt eine schematische Draufsicht eines Ausschnitts eines Wafers 300 gemäß einer Ausführungsform. Der Wafer 300 kann beispielsweise ein Halbleiterwafer, wie zum Beispiel ein Siliziumwafer (alternativ oder ergänzend kann jedes andere geeignete Halbleitermaterial oder Materialien, inklusive Halbleiterverbundmaterialien auch verwendet werden) gemäß einigen Ausführungsformen.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer einen Die-Bereich 301 beinhalten. Gemäß verschiedenen Ausführungsformen kann der Die-Bereich 301 dem Bereich des Dies entsprechen, der aus dem Wafer 300 durch Die-Vereinzelung oder ein Vereinzelungs(Dicing)-Verfahren erhalten werden kann.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 300, wie dargestellt, wenigstens einen zusätzlichen Bereich 301a beinhalten. Gemäß verschiedenen Ausführungsformen kann der wenigstens eine zusätzliche Bereich 301a dem Bereich eines weiteren zusätzlichen Dies entsprechen, der aus dem Wafer 300 durch Die-Vereinzelung oder ein Vereinzelungs(Dicing)-Verfahren erhalten werden kann. Gemäß verschiedenen Ausführungsformen kann der wenigstens eine zusätzliche Bereich 301a in der gleichen oder ähnlichen Art gestaltet sein, wie der Die-Bereich 301.
  • Der Wafer 300 kann gemäß verschiedenen Ausführungsformen offensichtlich eine Vielzahl von Die-Bereichen (z. B. die Die-Bereiche 301, 301a und weitere mögliche Die-Bereich (nicht dargestellt)) oder integral-ausgebildete Dies beinhalten. Daher kann der Wafer 300 beispielsweise eine ähnliche Struktur aufweisen, wie der in 1 dargestellte Wafer 100 (z. B. können die Die-Bereiche 301, 301a den beiden benachbarten Die-Bereichen 101 des Wafers 100 aus 1 entsprechen), und der Wafer 300 kann später (z. B. durch Sägen) vereinzelt werden um einzelne Dies zu erhalten.
  • Gemäß verschiedenen Ausführungsformen kann der Die-Bereich 301 wie dargestellt, eine metallisierte Fläche 302 beinhalten. Anders ausgedrückt, kann die metallisierte Fläche 302 im Die-Bereich 301 angeordnet sein. Gemäß verschiedenen Ausführungsformen kann die metallisierte Fläche 302 zum Beispiel in einem Randbereich des Die-Bereichs 301, beispielsweise benachbart zu einer Kante des Die-Bereichs 301, angeordnet sein. Gemäß verschiedenen Ausführungsformen kann die metallisierte Fläche 302 ein Pad beinhalten, oder ein Pad sein. Gemäß verschiedenen Ausführungsformen kann das Pad ein Metall oder eine Metalllegierung, zum Beispiel Kupfer (Cu), Aluminium (Al), oder eine Legierung, die Kupfer und/oder Aluminium (alternativ oder ergänzend, andere Metalle oder Metalllegierungen) enthalten oder aus diesen bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die metallisierte Fläche 302 auf oder über einer oberen Schicht des Wafers 300 im Die-Bereich 301 angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann der Die-Bereich 301 wenigsten eine zusätzliche metallisierte Fläche 302a, 302b (eine erste zusätzliche metallisierte Fläche 302a und eine zweite zusätzliche metallisierte Fläche 302b sind beispielhaft gezeigt, es kann jedoch auch nur eine zusätzliche metallisiert Fläche oder mehr als zwei zusätzliche metallisierte Flächen gemäß verschiedenen Ausführungsformen vorhanden sein). Die zusätzliche(n) metallisierte(n) Fläche(n) können in der gleichen Art eingerichtet sein, wie die metallisierte Fläche 302, zum Beispiel als Pads.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 300 einen Kerbbereich (oder Kerfbereich) 303 beinhalten. Der Kerbbereich 303 kann benachbart zu dem Die-Bereich 301 angeordnet sein.
  • Die hier verwendete Bezeichnung „Kerbbereich” (oder Kerfbereich) kann als Bereich oder Region des Wafers zu verstehen sein, die bei einer Wafervereinzelung oder einem Vereinzelung-Verfahren wenigstens teilweise abgetragen oder zerstört werden kann. Beispielsweise kann der in 3 dargestellte Kerbbereich 303 gemäß verschiedenen Ausführungsformen anschaulich einer oder mehrere Vereinzelung-Straßen oder Sägelinien 306 des Wafers 300 beinhalten oder entsprechen (anders ausgedrückt, eine oder mehrere Linien entlang der Wafer 300 zerteilt werden kann (z. B. geschnitten durch z. B. Sägen)). Gemäß verschiedenen Ausführungsformen kann der Kerbbereich 303 wenigstens teilweise zwischen dem Die-Bereich 301 und wenigstens einem zusätzlichen Bereich (z. B. dem zusätzlichen Die-Bereich 301a, wie in 3 gezeigt, und möglichen anderen Die-Bereichen (nicht dargestellt)) des Wafers 300 angeordnet sein. Beispielsweise kann der Wafer 300 gemäß verschiedenen Ausführungsformen eine Vielzahl von Die-Bereichen 301, 301a beinhalten, die durch den Kerbbereich 303, der zwischen den Die-Bereichen 301, 301a, ähnlich zu dem in 1 gezeigten Wafer 100, ausgebildet ist, separiert werden können. Die Anzahl der Die-Bereiche des Wafers 300 kann gemäß verschiedenen Ausführungsformen beliebig sein.
  • Der Die-Bereich 301 oder die Vielzahl von Die-Bereichen des Wafers 300 kann jede Form aufweisen, beispielsweise eine quadratische oder rechteckige Form gemäß verschiedenen Ausführungsformen, jedoch kann auch jede beliebige andere Form gemäß verschiedenen Ausführungsformen möglich sein.
  • Gemäß verschiedenen Ausführungsformen können die Die-Bereiche in einem rechteckigen Array angeordnet sein, beispielsweise ähnlich zu dem in 1 dargestellten Array. Jedoch können die Die-Bereiche gemäß verschiedenen Ausführungsformen auch anders angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann der Kerbbereich 303 wenigstens ein elektrisches oder elektronisches Bauteil 304, wie zum Beispiel einen Widerstand und/oder einen Kondensator und/oder andere Elektronik oder elektronische Bauteile beinhalten. Anders ausgedrückt können ein oder mehrere elektrische oder elektronische Bauteile 304 in dem Kerbbereich 303, wie dargestellt, angeordnet sein. Gemäß verschiedenen Ausführungsformen können die Abmessungen des Bauteils 304 (beispielsweise die Breite des Bauteils) so eingestellt sein, das das Bauteil 304 vollständig in dem Kerbbereich 303 aufgenommen ist.
  • Gemäß verschiedenen Ausführungsformen kann das wenigstens eine elektrische oder elektronische Bauteil 304 eine Prüfvorrichtung, beispielsweise gemäß verschiedenen Ausführungsformen eine PCM (Prozesskontrollüberwachung, engl. process control monitor) Prüfvorrichtung, beinhalten oder sein.
  • Die hierin verwendete Bezeichnung „Prüfvorrichtung” kann verstanden werden als eine elektrische oder elektronische Komponente (oder Bauteil) das nur zu Testzwecken in Verbindung mit einem Herstellungsverfahren verwendet wird, im Gegensatz zu zum Beispiel anderen „einsatzfähigen Bauteilen”, die auch für Testzwecke verwendet werden können, aber auch notwendig oder erwünscht sind zum Betrieb des fertiggestellten Geräts (oder Einheit). Der Unterschied kann somit darin gesehen werden, dass eine „Prüfvorrichtung” nach oder während eines Zeitpunkts der Herstellung geopfert oder ausgesondert wird. Die in dem Kerbbereich 303 angeordnete Prüfvorrichtung oder Vorrichtungen können zum Beispiel gemäß verschiedenen Ausführungsformen während einer Wafervereinzelung oder eines Vereinzelung-Verfahrens zerstört werden.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 300 eine elektrische Verbindung oder einen Verbindungsbereich 305 beinhalten, der das elektrische oder elektronische Bauteil 304 mit der metallisierten Fläche 302, wie dargestellt, verbindet.
  • Gemäß einigen Ausführungsformen kann die elektrische Verbindung 305 auf dem Wafer, oder auf oder über einer oberen Schicht des Wafers 300 angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung 305 so angeordnet sein das ein erster Abschnitt 305' der elektrischen Verbindung 305 in dem Kerbbereich 303 angeordnet ist, und ein zweiter Abschnitt 305'' der elektrischen Verbindung 305 kann, wie dargestellt, in dem Die-Bereich 301 angeordnet sein. Anschaulich kann die elektrische Verbindung 305 von dem Bauteil 304, das in dem Kerbbereich 303 angeordnet ist, zu der metallisierten Fläche 302 (z. B. ein Metall Pad) die in dem Die-Bereich 301 angeordnet ist verlaufen, und ein Abschnitt der elektrischen Verbindung 305 kann daher eine Grenze 307 zwischen dem Kerbbereich 303 und dem Die-Bereich 301, wie dargestellt, kreuzen.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung 305 metallfrei sein. Die hierin verwendete Bezeichnung „metallfrei” kann sich auf elektrisch leitfähige Materialien außer Metalle oder Metalllegierungen beziehen und kann beispielsweise Polysilizium, elektrisch leitfähigen Kohlenstoff, induziertes Halbleitermaterial (zum Beispiel dotierten Silizium), ein Silizid, ein Polyzid, oder andere geeignete elektrisch leitfähige Materialien, die nicht Metalle oder Metalllegierungen sind, beinhalten.
  • Beispielsweise kann die elektrische Verbindung 305 gemäß verschiedenen Ausführungsformen Polysilizium aufweisen oder aus Polysilizium bestehen. Beispielsweise kann die elektrische Verbindung 305 gemäß verschiedenen Ausführungsformen eine elektrisch Leiterbahnen aus Polysilizium beinhalten oder eine sein, die in dem Wafer, oder an oder über einer oberen Schicht des Wafers 300 ausgebildet ist.
  • Gemäß verschiedenen Ausführungsformen kann die elektrische Verbindung 305 aus einem dotierten Halbleitermaterial (z. B. dotiertes Silizium) beinhalten oder aus diesen hergestellt sein. Beispielsweise kann die elektrische Verbindung 305 gemäß verschiedenen Ausführungsformen einen in dem Wafer ausgebildeten dotierten Bereich beinhalten oder aus diesen bestehen, zum Beispiel einen dotierten Bereich der in der Nähe der oberen Schicht des Wafers angeordnet ist. Gemäß einigen Ausführungsformen kann der dotierte Bereich beispielsweise ein Wannenbereich (engl. well region) (z. B. ein diffuser Wannenbereich) in dem Wafer sein.
  • Gemäß einigen Ausführungsformen kann der Wafer eine oder mehrere zusätzliche elektrische Verbindungen oder Verbindungsbereiche aufweisen die das elektrische oder elektronische Bauteil 304 mit einem oder mehreren zusätzlichen metallisierten Bereichen des Die-Bereichs 301 und/oder mit einer oder mehreren metallisierten Bereichen von einem oder mehreren zusätzlichen Die-Bereichen verbindet. Gemäß einigen Ausführungsformen kann die zusätzliche elektrische(n) Verbindung(en) in der gleichen oder ähnlichen Art ausgebildet sein, wie elektrische Verbindung 305. Beispielhaft sind zwei zusätzliche elektrische Verbindungen oder Verbindungsbereiche 305a, 305b in der 3 gezeigt, die das Bauteil 304 mit den zusätzlichen metallisierten Flächen 302a, 302b verbinden. Wie in 3 dargestellt, kann eine erste zusätzliche elektrische Verbindung 305a das Bauteil 304 mit der ersten zusätzlichen metallisierten Fläche 302a (z. B. ein Pad) verbinden, und eine zweite zusätzliche elektrische Verbindung 305b kann das Bauteil 304 mit der zweiten zusätzlichen metallisierten Fläche 302b (z. B. ein Pad) gemäß einigen Ausführungsformen verbinden.
  • Gemäß einigen Ausführungsformen kann der Die-Bereich 301 einen oder mehrere elektrische und/oder elektronische Bauteile aufweisen, oder einen oder mehrere integrierter Schaltkreise (ICs), die einen oder mehrere elektrische und/oder elektronische Bauteile beinhalten, beinhalten. Die elektrischen und/oder elektronischen Bauteilen, oder der/die integrierte(n) Schaltkreis, kann/können beispielsweise in einem aktiven Bereich des Die-Bereichs 301, gemäß einigen Ausführungsformen gestaltet sein.
  • Gemäß einigen Ausführungsformen können die eine oder die mehreren zusätzlichen metallisierten Flächen (z. B. ein Pad) 302a, 302b auch mit dem elektrischen oder elektronischen Bauteil 304 (z. B. eine Prüfvorrichtung) das in dem Kerbbereich 303 angeordnet ist, zum Beispiel ein Pad, das mit einer PCM-Prüfvorrichtung gemäß einigen Ausführungsformen angeschlossen ist, angeschlossen oder verbunden sein.
  • Gemäß einigen Ausführungsformen können die eine oder die mehreren zusätzlichen metallisierten Flächen (z. B. Pads) 302a, 302b auch mit dem elektrischen oder elektronischen Bauteil 304 (z. B. eine Prüfvorrichtung), das in dem Kerbbereich 303 angeordnet ist, angeschlossen oder verbunden sein.
  • Gemäß einigen Ausführungsformen kann das elektrische oder elektronische Bauteil 304 (z. B. eine Prüfvorrichtung, z. B. eine PCM-Prüfvorrichtung), das in dem Kerbbereich 303 angeordnet ist, mit einer Vielzahl metallisierter Flächen (z. B. Pads, z. B. PCM-Pads) verbunden sein, wobei wenigstens eine der Vielzahl von metallisierten Flächen in einem der Vielzahl von Die-Bereichen (z. B. in dem in 3 gezeigten Die-Bereich 301) angeordnet sein kann und wenigstens eine weitere der Vielzahl von metallisierten Flächen einem anderen der Vielzahl von Die-Bereichen (z. B. in dem in 3 gezeigten zusätzlichen Die-Bereich 301a) angeordnet sein kann. Anders ausgedrückt kann einen Vielzahl von metallisierten Flächen, die mit dem elektrischen oder elektronischen Bauteil 304 angeschlossen sind, über wenigstens zwei der Vielzahl von Die-Bereichen gemäß einigen Ausführungsformen (nicht dargestellt) verteilt sein.
  • Gemäß einigen Ausführungsformen kann der Die-Bereich 301 eine oder mehrere zusätzliche metallisierte Flächen (nicht dargestellt), beispielsweise Pads, beinhalten, die mit den elektrischen und/oder elektronischen Bauteilen, die in dem Die-Bereich 301 angeordnet sind, angeschlossen oder verbunden sein können.
  • Wie in 3 dargestellt können alle metallisierten Flächen 302, 302a, 302b außerhalb des Kerbbereichs 303 angeordnet sein und können mit dem Bauteil 304, das innerhalb des Kerbbereichs 303 angeordnet ist, über die elektrischen Verbindungen 305, 305a, 305b verbunden sein. Die elektrischen Verbindungen 305, 305a, 305b können aus einem elektrisch leitfähigen Material bestehen, außer einem Metall oder einer Metalllegierung, beispielsweise gemäß einigen Ausführungsformen aus Polysilizium. Daher kann der Kerbbereich 303 gemäß einigen Ausführungsformen frei von größeren metallisierten Flächen sein. Besonders Randbereiche (z. B. die Grenze 307 zwischen dem Kerbbereich 303 und dem Die-Bereich 301 und die Grenze 307a zwischen dem Kerbbereich 303 und dem zusätzlichen Die-Bereich 301a, und mögliche Grenzen zwischen dem Die-Bereich 301 und anderen zusätzlichen Die-Bereichen (nicht dargestellt)) des Kerbbereichs 303 oder der Vereinzelung-Straßen 306 können gemäß einigen Ausführungsformen metallfrei sein.
  • Gemäß einigen Ausführungsformen kann die elektrische Verbindung 305 mit einem elektrischen Anschluss (z. B. dem Met1-Anschluss) des Bauteils 304, wie dargestellt, verbunden sein. Ähnlich können eine oder mehrere elektrische Verbindungen 305a, 305b (falls vorhanden) mit einem oder mehreren zusätzlichen elektrischen Anschlüssen 308a, 308b (z. B. Met1-Anschlüsse) des Bauteils 304 gemäß einigen Ausführungsformen (elektrisch leitend) verbunden sein.
  • Gemäß einigen Ausführungsformen kann eine Breite des Kerbbereichs 303, die beispielsweise einer Breite der Vereinzelung-Straße 306 und/oder dem Abstand zwischen dem Die-Bereich 301 und einem benachbarten Die-Bereich, z. B. wie in 3 dargestellt, dem zusätzlichen Die-Bereich 301a, entspricht, beispielsweise im Mikrometer-Bereich liegen, beispielsweise im Bereich von wenigen Zehntel Mikrometer, z. B. gemäß einigen Ausführungsformen ungefähr 50 μm, obwohl es verständlich ist, dass die Breite 309 im Allgemeinen z. B. von der verwendeten Herstellungstechnologie abhängig ist, so dass andere Werte für die Breite 309 gemäß einigen Ausführungsformen auch möglich sein können.
  • Gemäß einigen Ausführungsformen kann ein Abstand 310 zwischen der metallisierten Fläche 302 (z. B. ein Pad) und dem Kerbbereich 303 (ähnlich, die Abstände zwischen zusätzlichen metallisierten Flächen 302a, 302b und dem Kerbbereich 303) beispielsweise im Mikrometer-Bereich liegen, beispielsweise im Bereich von wenigen Zehntel Mikrometer, beispielsweise gemäß einigen Ausführungsformen im Bereich von ungefähr 10 μm bis ungefähr 50 μm, z. B. gemäß einigen Ausführungsformen im Bereich von 30 μm, obwohl es verständlich ist, dass der Abstand 310 im Allgemeinen z. B. von der verwendeten Herstellungstechnologie abhängig ist, so dass andere Werte für der Abstand 310 gemäß einigen Ausführungsformen auch möglich sein können.
  • Gemäß einigen Ausführungsformen kann eine Querabmessung 311 (z. B. Länge und/oder Breite, oder Durchmesser) des metallisierten Bereichs 302 (ähnlich, die Querabmessung von einer oder mehreren zusätzlichen metallisierten Flächen 302a, 302b) beispielsweise im Mikrometer-Bereich liegen, beispielsweise im Bereich von wenigen Zehntel Mikrometer, beispielsweise gemäß einigen Ausführungsformen im Bereich von 50 μm, obwohl es verständlich ist, dass die Querabmessung 311 im Allgemeinen z. B. von der verwendeten Herstellungstechnologie abhängig ist, so dass andere Werte für die Querabmessung 311 gemäß einigen Ausführungsformen auch möglich sein können.
  • 4 zeigt ein Verfahren 400 zur Bearbeitung eines Wafers gemäß einer Ausführungsform.
  • Bei 402 kann ein Wafer bereitgestellt werden. Der Wafer kann einen Die-Bereich und einen Kerbbereich aufweisen. Gemäß einigen Ausführungsformen kann der Kerbbereich benachbart zu dem Die-Bereich angeordnet sein. Gemäß einigen Ausführungsformen kann der Wafer eine Vielzahl von Die-Bereichen beinhalten, und der Kerbbereich kann wenigstens abschnittsweise zwischen wenigstens der Vielzahl von Die-Bereichen angeordnet sein. Der Wafer, der Die-Bereich oder die Die-Bereiche, und/oder der Kerbbereich können weiter gemäß einer oder mehreren hierin beschriebenen Ausführungsformen ausgebildet sein.
  • Bei 404 kann wenigstens ein elektrisches oder elektronisches Bauteil im dem Kerbbereich ausgebildet werden. Gemäß einigen Ausführungsformen kann das wenigstens eine elektrische oder elektronische Bauteil eine Prüfvorrichtung, z. B. gemäß einigen Ausführungsformen eine PCM-Prüfvorrichtung, beinhalten oder sein. Gemäß einigen Ausführungsformen kann eine Vielzahl von elektrischen oder elektronischen Bauteilen im Kerbbereich ausgebildet sein. Gemäß einigen Ausführungsformen kann wenigstens eine der Vielzahl von elektrischen oder elektronischen Bauteilen eine Prüfvorrichtung, z. B. gemäß einigen Ausführungsformen eine PCM-Prüfvorrichtung, beinhalten oder sein. Die elektrischen oder elektronischen Bauteile können weiter gemäß einer oder mehreren hierin beschriebenen Ausführungsformen ausgebildet sein.
  • Bei 406 kann wenigstens einen metallisierte Fläche im Die-Bereich ausgebildet werden. Gemäß einigen Ausführungsformen kann die metallisierte Fläche ein Pad, beispielsweise gemäß einigen Ausführungsformen ein PCM-Pad sein. Das Pad kann ein Metall oder eine Metalllegierung, zum Beispiel Kupfer (Cu), Aluminium (Al), oder eine Legierung, die Kupfer und/oder Aluminium enthalten oder aus diesen bestehen. Alternativ oder ergänzend kann das Pad andere Metalle oder Metalllegierungen enthalten oder aus diesen bestehen. Gemäß einigen Ausführungsformen kann die metallisierte Fläche (z. B. ein Pad) in einem Randbereich des Die-Bereichs ausgebildet sein, beispielsweise annähernd (oder in anderen Worten in der Nähe von) einer Grenze zwischen dem Kerbbereich und dem Die-Bereich ausgebildet sein. Gemäß einigen Ausführungsformen können eine Vielzahl von metallisierten Bereichen, z. B. eine Vielzahl von Pads, in dem Die-Bereich ausgebildet sein. Die metallisierte Fläche oder die Flächen können weiter gemäß einer oder mehreren hierin beschriebenen Ausführungsformen ausgebildet sein.
  • Bei 408 kann eine elektrische Verbindung in oder auf dem Wafer ausgebildet werden. Die elektrische Verbindung kann das elektrische oder elektronische Bauteil mit der metallisierten Fläche verbinden. Die elektrische Verbindung kann metallfrei sein. Anders ausgedrückt kann die elektrische Verbindung kann die elektrische Verbindung aus einem elektrisch leitfähigen Material bestehen, außer Metall oder einer Metalllegierung. Beispielsweise kann die elektrische Verbindung gemäß einigen Ausführungsformen kann die elektrische Verbindung aus Polysilizium, aus elektrisch leitfähigem Kohlenstoff, aus Silizid, oder aus Polyzid bestehen oder diese beinhalten. Alternativ kann die elektrische Verbindung aus einen anderen elektrisch leitfähigen Material bestehen. Beispielsweise kann die elektrische Verbindung gemäß verschiedenen Ausführungsformen ein in dem Wafer ausgebildeten dotierten Halbleiterbereich sein, beispielsweise gemäß einigen Ausführungsformen ein Wannenbereich (engl. well region). Gemäß einigen Ausführungsformen kann eine Vielzahl von elektrischen Verbindungen in oder auf dem Wafer ausgebildet sein. Die Vielzahl der elektrischen Verbindungen kann das elektrische oder elektronische Bauteil im Kerbbereich mit einer Vielzahl von metallisierten Flächen (z. B. Pads) in dem Die-Bereich verbinden. Die elektrische Verbindung oder die Verbindungen können weiter gemäß einer oder mehreren hierin beschriebenen Ausführungsformen ausgebildet sein.
  • Gemäß einigen Ausführungsformen kann das wenigstens eine elektrische oder elektronische Bauteil eine PCM-Prüfvorrichtung beinhalten oder sein und die metallisierte Fläche oder Flächen können ein PCM-Pad oder Pads beinhalten oder sein, und wenigstens eine PCM-Prüfung wird, wie bei 410 gezeigt, nach dem Ausbilden der elektrischen Verbindung oder der Verbindungen unter Verwendung der PCM-Prüfvorrichtung und des PCM-Pads oder der Pads durchgeführt.
  • Gemäß einigen Ausführungsformen kann der Wafer (z. B. durch Sägen) entlang des Kerbbereichs nach dem Ausbilden der elektrischen Verbindung oder der Verbindungen, wie bei 412 gezeigt, vereinzelt werden. Gemäß einigen Ausführungsformen kann das Vereinzeln nach der Durchführung der PCM-Prüfung durchgeführt werden. Während des Vereinzelns kann der Kerbbereich des Wafers entfernt werden, um dadurch einen oder mehrere vereinzelte Dies zu erhalten. Gemäß einigen Ausführungsformen kann das Vereinzeln zu der Zerstörung des elektrischen oder elektronischen Bauteils oder der Bauteile, beispielsweise der PCM-Prüfvorrichtung(en) führen, die in dem Kerbbereich angeordnet ist/sind. Gemäß einigen Ausführungsformen kann die Bildung von Rissen in metallisierten Flächen wesentlich verringert oder vermieden werden, beispielsweise können metallisierte Flächen (z. B. Pads) an dem elektrischen oder elektronischen Bauteil oder Bauteilen angeschlossen sind, zum Beispiel die PCM-Prüfvorrichtung(en) in dem Kerbbereich, in dem Die-Bereich oder Bereichen und somit außerhalb des Kerbbereichs angeordnet sein. Dadurch können der Kerbbereich, oder wenigstens kannten des Kerbbereichs im Wesentlichen oder vollständig frei von Metalle oder Metalllegierungen sein.
  • 5A und 5B zeigen schematische Ansichten eines Dies gemäß einer Ausführungsform.
  • 5A zeigt eine schematische Draufsicht eines Dies 500 gemäß einer Ausführungsform, und 5B zeigt eine vergrößerte Darstellung des Bereichs „B” des Dies 500 von 5A.
  • Anschaulich, kann der Wafer 500 durch Vereinzeln des in 3 gezeigten Wafers 300 entlang des Kerbbereich 303 (beispielsweise durch Verwendung einer Säge) erhalten werden, wobei das Material des Kerbbereichs 303 (inklusive des/der Bauteils/e 304 und der Abschnitte der elektrischen Verbindungen 305, 305a, 305b, die in dem Kerbbereiche 303 angeordnet sind) entfernt werden. Anders ausgedrückt kann die Fläche des Dies 500 anschaulich dem Die-Bereich 301 des in 3 gezeigten Wafers 300 entsprechen, und die gleichen Bezugszeichen bezeichnen die gleichen Elemente wie in 3.
  • Der Die kann metallisierte Flächen 302, 302a, 302b beinhalten, die in der Näher der Kante 507 des Dies 500 angeordnet sind. Die metallisierte Flächen 302, 302a, 302b sind als ein Beispiel und entsprechend der Ausführungsform in 3 dargestellt. Jedoch kann der Die 500 gemäß anderen Ausführungsformen nur eine oder nur zwei metallisierte Flächen beinhalten, oder kann auch mehr als drei metallisierte Flächen beinhalten. Die Kante 507 des Dies 500 kann der Grenze 307 zwischen dem Kerbbereich 303 und dem Die-Bereich 301 des Wafers 300 in 1 entsprechen. Gemäß einigen Ausführungsformen können die metallisierten Flächen 302, 302a, 302b in einem Randbereich 510 des Dies 500, wie dargestellt, angeordnet sein. Gemäß einigen Ausführungsformen kann der Die 500 ein oder mehrere elektrische und/oder elektronische Bauteile, beispielsweise eine oder mehrere integrierte Schaltkreise, wie zum Beispiel Widerstände, Kondensatoren, Transistoren, Dioden, Thyristoren, usw. (nicht dargestellt) beinhalten, die beispielsweise in einem aktiven Bereich 520 des Dies 500 angeordnet sein können.
  • Der Die 500 kann eine elektrische Verbindung 305 beinhalten, die mit der metallisierten Fläche 302 verbunden ist und von der metallisierten Fläche 302 zu der Kante 507 verläuft. Wie zuvor beschrieben, kann die elektrische Verbindung 302 metallfrei sein. Gleichermaßen kann das Die 500 gemäß einigen Ausführungsformen zusätzliche elektrische Verbindungen 305a, 305b beinhalten, die, wie dargestellt, mit zusätzlichen metallisierten Flächen 305a, 305b verbunden sind.
  • Anschaulich kann der Die 500 eine oder mehrere metallisierte Flächen 302, 302a, 302b (z. B. ein oder mehrere Pads, z. B. PCM Pads) beinhalten, die in einem Randbereich 510 des Dies 500 in der Nähe der Kante 507 angeordnet sind, und eine elektrische Verbindung 305, 305a, 305b (z. B. eine elektrisch leitfähige Leiterbahn die in dem Die 500 an oder über einer oberen Schicht des Dies 500 ausgebildet ist, und beispielsweise aus Polysilizium, oder alternativ einen anderen elektrisch leitfähigen Material, außer Metall oder Metalllegierung besteht; oder ein dotierter Bereich (z. B. ein Wannenbereich, z. B. ein dotierter Wannenbereich) in dem Die 500, z. B. in der Nähe der oberen Schicht des Dies 500) der in jedem Fall von der entsprechenden metallisierten Fläche 302, 302a, 302b in Richtung der Kante 507 des Dies 500 leiten kann und an oder in der Nähe der Kante 507 des Dies 500, wie dargestellt, abschließt (terminiert).
  • Die Kante 507 kann deutlich durch Vereinzeln (z. B. sägen) des Wafers 300 entlang des Kerbbereichs 303 oder der Dicing-Straße 306 erhalten werden. Die eine oder mehrere elektrische Verbindung(en) 305, 3051, 305b enden somit an oder in der Nähe der Sägekante des Dies 500.
  • Gemäß einigen Ausführungsformen kann der Die 500 eine oder mehrere metallisierte Flächen 530 (z. B. Pads) beinhalten, die beispielsweise wie dargestellt in dem Randbereich 510 des Dies 500 angeordnet sein können. Gemäß einigen Ausführungsformen können die metallisierte(n) Fläche(n) 530 (z. B. Pad(s)) dazu dienen, das eine oder die mehreren elektrische(n) und/oder elektronische(n) Bauteil(e) des Dies 500, die in dem aktiven Bereich 520 des Dies 500 angeordnet sind elektrisch zu kontaktieren. Die metallisierten Flächen 302, 302a, 302b (z. B. Pads) unterscheiden sich deutlich von der/den zusätzlichen) metallisierten Flächen) 530, als das die metallisierten Flächen 302, 302a, 302b dazu gestaltet und/oder ausgebildet sind elektrische oder elektronische Bauteile (z. B. PCM-Prüfvorrichtungen), die in dem Kerbbereich des Wafers (z. B. dem Kerbbereich 303 des Wafers 300) angeordnet sind, die nach dem Vereinzeln des Wafers nicht mehr vorhanden sind, wohingegen die zusätzlichen metallisierten Flächen 530 (z. B. Pads) dazu gestaltet und/oder ausgebildet sind, ein oder mehrere elektrische oder elektronische Bauteile des Dies 500 (z. B. einsatzfähige Bauteile des Dies 500, die zum Betrieb des Dies 500 eingesetzte werden können), die beispielsweise in dem aktive Bereich 520 des Dies 500 angeordnet sind. Somit können gemäß einigen Ausführungsformen die zusätzlichen metallisierten Flächen 530 (z. B. Pads) mit einem oder mehreren elektrischen oder elektronischen Bauteilen des Dies 500 verbunden ein, wohingegen die metallisierten Flächen 302, 302a, 302b nicht mit einem der einem oder mehreren elektrischen oder elektronischen Bauteilen des Dies 500 verbunden sein können. Beispielsweise kann die elektrische Verbindung 305 die einzige elektrische Verbindung sein, die gemäß einigen Ausführungsformen mit der metallisierten Fläche 302 verbunden ist. Gemäß einigen Ausführungsformen kann die elektrische Verbindung 305a somit klar die einzige elektrische Verbindung sein, die mit der metallisierten Fläche 302a verbunden ist und die elektrische Verbindung 305b kann die einzige elektrische Verbindung sein, die mit der metallisierten Fläche 302b verbunden ist.
  • Im Vergleich mit herkömmlichen Bauweisen (Architekturen), bei dem PCM-Prüfvorrichtungen und daran angeschlossene (assoziierte) Pads in dem Kerbbereich oder der/den Schnittlinie(n) (siehe 2) angeordnet sind, können bei der neuen Bauweise (Architektur) gemäß verschiedenen Ausführungsformen die PCM-Prüfvorrichtungen weiterhin in dem Kerbbereich oder Schnittlinien angerordnet werden, während die PCM-Pads vollständig außerhalb des Kerbbereichs oder der/den Schnittlinie(n) angeordnet werden können, und die Verdrahtung zwischen den PCM-Prüfvorrichtungen und den PCM-Pads kann durch ein elektrisch leitfähiges Material außer einem Metall oder einer Metalllegierung, z. B. Polysilizium, durchgeführt werden. Zum Beispiel kann die Verdrahtung die Grenze zwischen dem Kerbbereich (Schnittlinie) und einem oder mehreren benachbarten Bereichen kreuzen.
  • Dies kann beispielsweise die Wirkung haben, dass einerseits die PCM-Prüfvorrichtungen weiterhin in einem Vereinzelungsverfahren (z. B. einem Sägeprozess) entfernt werden können, was verhindern kann, dass einzelne vollständig funktionsfähige Bauteile an den Endabnehmer (wodurch Konkurrenten ermöglichen kann die einzelnen Bauteile zu untersuchen (charakterisieren)), während andererseits eine metall-induzierte Rissbildung während des Vereinzelns reduziert oder verhindert werden kann, dass die PCM-Pads außerhalb des Kerbbereichs oder der/den Schnittlinie(n) angeordnet sein können, so dass der Kerbbereich oder die Schnittlinie(n) im Wesentlichen metallfrei sein können.
  • Gemäß verschiedenen Ausführungsformen können PCM-Prüfvorrichtungen weiterhin in dem Kerbbereich oder der/den Schnittlinie(n) angeordnet werden und später in dem Vereinzelungsverfahren (z. B. Sägeprozess) entfernt werden, während die elektrische Verbindung (z. B. Verdrahtung) aus dem kritischen Bereich (d. h. die Dicing-Straße(n) oder Bereich(e), die von dem Dicing betroffen sind, z. B. zerstört werden) hin zu einem oder mehreren an diese angeschlossene Pads durch ein elektrisch leitfähiges Material außer einem Metall oder einer Metalllegierung (z. B. Polysilizium) realisiert werden kann und die Pads vollständig außerhalb der Vereinzelung-Straße(n) liegen können.
  • Gemäß verschiedenen Ausführungsformen kann der Kerbbereich oder die Vereinzelung-Straße(n) eines Wafers frei oder zumindest im Wesentlichen frei gehalten werden von Metall, indem vergleichsweise große metallisierte Flächen, wie beispielsweise PCM-Pads außerhalb des Kerbbereichs angeordnet werden. Dadurch kann eine potentielle Rissbildung an metallisierten Flächen in dem Kerbbereich oder den Vereinzelung-Straßen reduziert oder verhindert werden. PCM-Prüfvorrichtungen können gemäß verschiedenen Ausführungsformen weiterhin in dem Kerbbereich oder den Vereinzelung-Straßen angeordnet werden und in einem späteren Vereinzelung-Verfahren entfernt oder zerstört werden. Dadurch kann verhindert werden, dass einzelne vollständig funktionsfähige Bauteile an den Endabnehmer geliefert werden, was der Fall wäre, wenn die PCM-Prüfvorrichtungen außerhalb des Kerbbereichs im Die-Bereich angeordnet wären. Weiterhin können Wafer gemäß verschiedenen Ausführungsformen Waferfläche im Vergleich zu z. B. Wafern, die eine oder mehrere Block-PCMs (d. h. Wafer, bei denen ein oder mehrere der Die-Bereiche (z. B. ein oder mehrere der Die-Bereiche 101 in 1) verschont werden, indem eine Vielzahl von PCM-Prüfvorrichtungen zu einem Block angeordnet werden und nach dem Vereinzeln (Dicing) des Wafers verworfen werden) einsparen.
  • Obwohl die Erfindung vor allem unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben worden ist, sollte von denjenigen, die mit dem Fachgebiet vertraut sind, verstanden werden, dass zahlreiche Änderungen bezüglich Ausgestaltung und Details daran vorgenommen werden können, ohne vom Wesen und Bereich der Erfindung, wie durch die angefügten Ansprüche definiert, abzuweichen. Der Bereich der Erfindung wird somit durch die angefügten Ansprüche bestimmt, und es ist daher beabsichtigt, dass sämtliche Änderungen, welche unter den Wortsinn oder den Äquivalenzbereich der Ansprüche fallen, umfasst werden.

Claims (22)

  1. Die (500), aufweisend: eine metallisierte Fläche (302), die benachbart zu einer Kante (507) des Dies (500) angeordnet ist; und eine elektrische Verbindung (305), die mit der metallisierten Fläche (302) verbunden ist und von der metallisierten Fläche (302) zu der Kante (507) verläuft, wobei die elektrische Verbindung (305) metallfrei ist.
  2. Die nach Anspruch 1, wobei die elektrische Verbindung (305) eine in dem Die (500), oder an oder über einer oberen Schicht des Dies (500) angeordnete elektrisch leitfähige Leiterbahn aufweist.
  3. Die nach einem der Ansprüche 1 oder 2, wobei die elektrische Verbindung (305) Polysilizium aufweist.
  4. Die nach Anspruch 1, wobei die elektrische Verbindung (305) einen in dem Die (500) ausgebildeten dotierten Bereich aufweist.
  5. Die nach Anspruch 1, wobei die metallisierte Fläche (302) ein Pad aufweist.
  6. Wafer (200), aufweisend: einen Die-Bereich (101), der eine metallisierte Fläche (302) aufweist; einen Kerbbereich (303), der ein elektrisches oder elektronisches Bauteil (304) aufweist; und eine elektrische Verbindung (305), die das elektrische oder elektronische Bauteil (304) mit dem metallisierten Bereich (302) verbindet, wobei die elektrische Verbindung (305) metallfrei ist.
  7. Wafer nach Anspruch 6, wobei die elektrische Verbindung (305) eine in dem Wafer (200), oder an oder über einer oberen Schicht des Wafers (200) angeordnete elektrisch leitfähige Leiterbahn aufweist.
  8. Wafer nach Anspruch 7, wobei die elektrische Leiterbahn Polysilizium aufweist.
  9. Wafer nach Anspruch 6, wobei die elektrische Verbindung (305) einen in dem Wafer (200) ausgebildeten dotierten Bereich aufweist.
  10. Wafer nach Anspruch 6, wobei die metallisierte Fläche (302) ein Pad aufweist.
  11. Wafer nach Anspruch 6, wobei das elektrische oder elektronische Bauteil (304) eine Prüfvorrichtung aufweist.
  12. Wafer nach Anspruch 11, wobei die Prüfvorrichtung eine Prozesskontrollüberwachungs(PCM)-Prüfvorrichtung ist.
  13. Wafer, aufweisend eine Die-Bereich (301), der ein Pad aufweist; einen Kerbbereich (303), der eine Prüfvorrichtung aufweist; und eine elektrische Verbindung (305), die die Prüfvorrichtung in dem Kerbbereich (303) mit dem Pad in dem Die-Bereich (301) verbindet, wobei die elektrische Verbindung (305) aus einem elektrischen leitfähigen Material, außer einem Metall oder einer Metalllegierung, besteht.
  14. Wafer nach Anspruch 13, wobei die Prüfvorrichtung eine Prozesskontrollüberwachungs(PCM)-Prüfvorrichtung ist.
  15. Wafer nach Anspruch 13, wobei das Pad ein Metall oder eine Metalllegierung aufweist.
  16. Wafer (100), aufweisend eine Vielzahl von integral ausgebildeten Dies (101), die voneinander durch einen zwischen diesen ausgebildeten Kerbbereich (103) getrennt sind, wobei wenigstens einer der Dies (101) wenigstens ein Prozesskontrollüberwachungs(PCM)-Pad aufweist, das ein Metall oder eine Metalllegierung aufweist; wenigstens eine PCM-Prüfvorrichtung, die in dem Kerbbereich (303) angeordnet ist und mit dem wenigstens einen PCM-Pad über wenigstens eine metallfreie elektrische Verbindung (305) elektrisch verbunden ist.
  17. Wafer nach Anspruch 16, wobei die wenigstens eine elektrische Verbindung (305) eine elektrisch leitfähige Leiterbahn aufweist, die Polysilizium aufweist und in dem Die (101), oder an oder über einer oberen Schicht des Dies (101) angeordnet ist.
  18. Wafer nach Anspruch 16, wobei die wenigstens eine elektrische Verbindung (305) einen in dem Wafer (100) ausgebildeten dotierten Bereich aufweist.
  19. Verfahren (400) zur Verarbeitung eines Wafers, wobei das Verfahren aufweist Bereitstellen (402) eines Wafers, der einen Die-Bereich und einen Kerbbereich aufweist; Ausbilden (404) eines elektrischen oder elektronischen Bauteils in dem Kerbbereich; Ausbilden (406) einer metallisierten Fläche in dem Die-Bereich; Ausbilden (408) einer elektrischen Verbindung in oder auf dem Wafer, die das elektrische oder elektronische Bauteil mit der metallisierten Fläche verbindet, wobei die elektrische Verbindung metallfrei ist.
  20. Verfahren nach Anspruch 19, wobei die elektrische Verbindung Polysilizium aufweist.
  21. Verfahren nach Anspruch 19, das weiter aufweist Vereinzeln (412) des Wafers entlang des Kerbbereichs nach dem Ausbilden (408) der elektrischen Verbindung.
  22. Verfahren nach Anspruch 21, wobei das elektrische oder elektronische Bauteil eine Prozesskontrollüberwachungs(PCM)-Prüfvorrichtung aufweist und die metallisierte Fläche ein PCM-Pad aufweist, wobei das Verfahren nach dem Ausbilden (408) der elektrischen Verbindung und vor dem Vereinzeln (412) des Wafers, die Durchführung (410) eines PCM-Tests aufweist, der die PCM-Prüfvorrichtung und das PCM-Pad verwendet.
DE102013004410A 2012-03-15 2013-03-15 Die, Wafer und Verfahren zur Verarbeitung eines Wafers Withdrawn DE102013004410A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/420,682 US20130240882A1 (en) 2012-03-15 2012-03-15 Die, wafer and method of processing a wafer
US13/420,682 2012-03-15

Publications (1)

Publication Number Publication Date
DE102013004410A1 true DE102013004410A1 (de) 2013-09-19

Family

ID=49044071

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013004410A Withdrawn DE102013004410A1 (de) 2012-03-15 2013-03-15 Die, Wafer und Verfahren zur Verarbeitung eines Wafers

Country Status (3)

Country Link
US (1) US20130240882A1 (de)
CN (1) CN103311228A (de)
DE (1) DE102013004410A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014223787B4 (de) 2014-01-31 2022-11-24 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9377501B2 (en) * 2014-02-12 2016-06-28 Winbond Electronics Corp. Semiconductor wafers, and testing methods thereof
CN105023912B (zh) * 2014-04-25 2017-12-26 华邦电子股份有限公司 半导体晶片以及其测试方法
US9583406B2 (en) * 2015-03-17 2017-02-28 Infineon Technologies Austria Ag System and method for dual-region singulation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741195B2 (en) * 2006-05-26 2010-06-22 Freescale Semiconductor, Inc. Method of stimulating die circuitry and structure therefor
JP2008060094A (ja) * 2006-08-29 2008-03-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
US7825679B2 (en) * 2009-04-06 2010-11-02 Infineon Technologies Ag Dielectric film and layer testing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014223787B4 (de) 2014-01-31 2022-11-24 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung

Also Published As

Publication number Publication date
US20130240882A1 (en) 2013-09-19
CN103311228A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
DE102014102087B4 (de) Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip
DE102004027489B4 (de) Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat
DE102012109355B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess
DE102008038815B4 (de) Integrierte Schaltung mit einer Parylen-Materialschicht und Verfahren zu deren Herstellung
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102012105848A1 (de) Rissdetektionslinien-Einrichtung und Verfahren
DE19531691A1 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE102012109484A1 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102009044597A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE102015110859B4 (de) Vergrößerte Kontaktfläche für das Testen von Leiterrahmenstreifen
DE102010017768A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102014115775B4 (de) Halbleiterbauelemente und Verfahren zu deren Ausbildung
DE102013004410A1 (de) Die, Wafer und Verfahren zur Verarbeitung eines Wafers
DE112019005745T5 (de) Halbleiterbauelement
DE102013108585A1 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
DE102013107591A1 (de) Wafer und Chips mit Teststrukturen
DE102010017371A1 (de) Teststrukturen und -verfahren für Halbleiterbauelemente
DE102012110606B4 (de) Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips
DE112021005663T5 (de) Metall-oxid-metall (mom) kondensatoren zur integrierten schaltkreisüberwachung
DE112017002888B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016007041B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
EP1128424A2 (de) Teststruktur bei integriertem Halbleiter
DE10354020A1 (de) Verfahren zum Testen einer Halbleitervorrichtung
DE102013109590A1 (de) Verfahren zum Bearbeiten eines Wafers und Verfahren zum Zertrennen eines Wafers
DE102014008840B4 (de) Anordnung zum Testen von integrierten Schaltkreisen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee