DE112017002888B4 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112017002888B4
DE112017002888B4 DE112017002888.4T DE112017002888T DE112017002888B4 DE 112017002888 B4 DE112017002888 B4 DE 112017002888B4 DE 112017002888 T DE112017002888 T DE 112017002888T DE 112017002888 B4 DE112017002888 B4 DE 112017002888B4
Authority
DE
Germany
Prior art keywords
electrode
thickness
semiconductor device
thin film
insulating thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017002888.4T
Other languages
English (en)
Other versions
DE112017002888T5 (de
Inventor
Yuji Sato
Motoru YOSHIDA
Jun Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017002888T5 publication Critical patent/DE112017002888T5/de
Application granted granted Critical
Publication of DE112017002888B4 publication Critical patent/DE112017002888B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung, umfassend:- ein Halbleitersubstrat (1), das eine erste Oberfläche (1a) aufweist; eine isolierende Dünnschicht (2), die auf der ersten Oberfläche (1a) des Halbleitersubstrats (1) bereitgestellt ist und eine der ersten Oberfläche (1a) entgegengesetzte zweite Oberfläche (2a) aufweist; und- eine Cu-Elektrode (3), die mit der zweiten Oberfläche (2a) der isolierenden Dünnschicht (2) verbunden ist und eine seitliche Oberfläche (3a), eine mit der isolierenden Dünnschicht (2) in Kontakt stehende erste Fläche (3e) und eine der ersten Fläche (3e) entgegengesetzte zweite Fläche (3f) aufweist,- einen äußeren Rand der zweiten Fläche (3f) der Cu-Elektrode (3), der an einer inneren Seite eines äußeren Rands der ersten Fläche (3e) ausgebildet ist, wobei die Cu-Elektrode (3) eine Dicke von nicht weniger als 5 µm und nicht mehr als 10 µm aufweist, wobei die seitliche Oberfläche (3a) der Cu-Elektrode (3) einen gekrümmten Abschnitt (3a1) aufweist, der derart gekrümmt ist, dass er hin zur zweiten Oberfläche (2a) eingesenkt ist, solcherart, dass eine Dicke der Cu-Elektrode (3) hin zu einer Kante abnimmt, an der die seitliche Oberfläche (3a) mit der zweiten Oberfläche (2a) verbunden ist, und in solch einer abgeschrägten Weise, dass ein Winkel, der zwischen der seitlichen Oberfläche (3a) und der zweiten Oberfläche (2a) gebildet wird, kleiner ist, undwobei die Cu-Elektrode (3) einen von der seitlichen Oberfläche (3a) umgebenen Mittelabschnitt aufweist und ein Abstand in einer Richtung entlang der zweiten Oberfläche (2a) von einem Punkt, an dem eine Dicke der seitlichen Oberfläche (3a) von der zweiten Oberfläche (2a) 1/3 einer Dicke der seitlichen Oberfläche (3a) am Mittelabschnitt beträgt, zur Kante mindestens zehnmal größer als die Dicke der seitlichen Oberfläche (3a) an diesem Punkt ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Zum Konstruieren einer Halbleitervorrichtung ist eine Vielzahl an Arten von Materialien übereinander zu stapeln. Beispielsweise wird eine isolierende Dünnschicht wie etwa eine Oxiddünnschicht auf einem Halbleitersubstrat ausgebildet, und eine Elektrode wie etwa eine Kupfer(Cu)-Dünnschicht wird auf die isolierende Dünnschicht gestapelt. Mit einem Anstieg der Temperatur der isolierenden Dünnschicht und der Elektrode wird aufgrund einer Differenz hinsichtlich Koeffizienten der linearen Ausdehnung zwischen der isolierenden Dünnschicht und der Elektrode an einer Grenzfläche zwischen der isolierenden Dünnschicht und der Elektrode eine Spannung aufgebaut. Aufgrund der Spannung wird auf die isolierende Dünnschicht eine Last aufgebracht, wodurch die isolierende Dünnschicht brechen kann. Mit einem Anstieg der Dicke der Elektrode nimmt die an der Grenzfläche zwischen der isolierenden Dünnschicht und der Elektrode aufgebaute Spannung zu. Wenn die Dicke der Elektrode zunimmt, steigt deswegen die Wahrscheinlichkeit, dass die isolierende Dünnschicht durch die Spannung bricht.
  • Beispielsweise wird in der japanischen Offenlegungsschrift JP 2015 - 185 783 A eine Halbleitervorrichtung beschrieben, die eine dicke Metallelektrode aufweist. Bei dieser Halbleitervorrichtung weist die Metallelektrode einen stufenartigen Aufbau auf.
  • Aus der US 2005 / 0 110 016 A1 ist ferner ein Dünnfilmtransistor sowie ein Verfahren zum Herstellen eines Dünnfilmtransistors bekannt. Ein unterer Film wird auf der gesamten Oberfläche eines Substrats gebildet. Ferner wird eine inselartige Halbleiterschicht auf dem unteren Film gebildet. Ein Isolierfilm, der zu einem Gate-Isolierfilm des Dünnfilmtransistors wird, wird auf der gesamten Oberfläche des Substrats gebildet, um die inselartige Halbleiterschicht zu bedecken. Ein erster leitender Film und ein zweiter leitender Film zum Herstellen einer Gate-Elektrode werden auf dem Isolierfilm gebildet. Der erste leitende Film bildet eine erste Gate-Elektrode mit einem konischen Abschnitt aus. Der zweite leitende Film bildet eine zweite Gate-Elektrode aus, wobei die Breite der zweiten Gate-Elektrode geringer ist als die der ersten Gate-Elektrode.
  • KURZDARSTELLUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Da die durch die Spannung aufgebrachte Last in einer isolierenden Dünnschicht an einer äußeren Randkante (die im Folgenden als Endabschnitt bezeichnet wird) in einer Region einer Elektrode, die mit der isolierenden Dünnschicht verbunden ist, im Allgemeinen am stärksten konzentriert ist, neigt der Endabschnitt dazu, ein Ausgangspunkt für einen Bruch der isolierenden Dünnschicht zu sein. Im Falle der in der Fachliteratur beschriebenen Halbleitervorrichtung weist der Endabschnitt der Metallelektrode eine geringere Dicke als ein Mittelabschnitt der Metallelektrode auf. Deswegen kann die Spannung am Endabschnitt, der dazu neigt, ein Ausgangspunkt für einen Bruch der isolierenden Dünnschicht zu sein, verringert werden.
  • Eine Form einer seitlichen Oberfläche der Elektrode ist ebenso ein Bruchfaktor. Konkret ist die Spannungskonzentration am Endabschnitt weniger wahrscheinlich, wenn ein Winkel, der zwischen einer seitlichen Oberfläche der Elektrode und einer oberen Oberfläche der isolierenden Dünnschicht gebildet wird, kleiner ist, und die Spannungskonzentration am Endabschnitt ist wahrscheinlicher, wenn ein Winkel, der zwischen der seitlichen Oberfläche der Elektrode und der oberen Oberfläche der isolierenden Dünnschicht gebildet wird, größer ist. Im Falle der in der Fachliteratur beschriebenen Halbleitervorrichtung bilden die seitliche Oberfläche der Metallelektrode und die obere Oberfläche der isolierenden Dünnschicht im Wesentlichen einen rechten Winkel. Da die Spannungskonzentration am Endabschnitt in der isolierenden Dünnschicht wahrscheinlich ist, ist daher ein in der Fachliteratur beschriebener Aufbau der Metallelektrode der Halbleitervorrichtung als Maßnahme zur Spannungsverringerung nicht ausreichend. Wenngleich die Metallelektrode den stufenartigen Aufbau aufweist, mindert eine große Dicke einer ersten Stufe des Stufenaufbaus einen Effekt der Spannungsverringerung am Endabschnitt der Metallelektrode. Daher kann sich Spannung in der isolierenden Dünnschicht konzentrieren. Daher könnte die Spannung dazu führen, dass die isolierende Dünnschicht bricht.
  • Die vorliegende Erfindung wurde im Hinblick auf das oben genannte Problem angefertigt, und eine Aufgabe davon besteht im Bereitstellen einer Halbleitervorrichtung, die es vermag, einen Bruch einer isolierenden Dünnschicht aufgrund von Spannung, die sich an einer Grenzfläche zwischen der isolierenden Dünnschicht und einer Elektrode aufbaut, zu unterdrücken, und eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • LÖSUNG DES PROBLEMS
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit den Merkmalen des unabhängigen Patentanspruchs 1 sowie ein Verfahren zum Herstellen einer Halbleitervorrichtung mit den Merkmalen des nebengeordneten Patentanspruchs 5, wobei vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleitervorrichtung sowie des Verfahrens in den entsprechenden abhängigen Patentansprüchen 2 bis 4 sowie 6 und 7 angegeben sind.
  • VORTEILHAFTE EFFEKTE DER ERFINDUNG
  • Gemäß der Halbleitervorrichtung in der vorliegenden Erfindung ist der äußere Rand der zweiten Fläche der Elektrode an der inneren Seite des äußeren Rands der ersten Fläche ausgebildet. Deswegen kann die Spannung an der Kante, die dazu neigt, ein Ausgangspunkt für einen Bruch der isolierenden Dünnschicht zu sein, verringert werden. Da die Elektrode und die isolierende Dünnschicht in einem kleinen Winkel miteinander verbunden sind, kann die Spannungskonzentration in der isolierenden Dünnschicht unterdrückt werden. Daher kann ein Bruch der isolierenden Dünnschicht aufgrund der an der Grenzfläche zwischen der isolierenden Dünnschicht und der Elektrode aufgebauten Spannung unterdrückt werden.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 2 ist eine schematische Darstellung eines Analysemodells eines Elektrodenaufbaus der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 3 ist eine Aufbaudarstellung eines Modells, das zur Analyse des Elektrodenaufbaus der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung verwendet wird.
    • 4 ist eine Darstellung, die ein Ergebnis einer Analyse eines Effekts der Spannungsverringerung bezüglich des Elektrodenaufbaus der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
    • 5 ist eine schematische Darstellung zum Veranschaulichen einer Abmessung des Elektrodenaufbaus der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 6 ist eine Querschnittsansicht, die einen ersten Schritt eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 7 ist eine Querschnittsansicht, die einen zweiten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 8 ist eine Querschnittsansicht, die einen dritten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 9 ist eine Querschnittsansicht, die einen vierten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 10 ist eine Querschnittsansicht, die einen fünften Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 11 ist eine Querschnittsansicht, die einen sechsten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 12 ist eine Querschnittsansicht, die einen siebten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 13 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 14 ist eine Querschnittsansicht, die einen ersten Schritt eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 15 ist eine Querschnittsansicht, die einen zweiten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 16 ist eine Querschnittsansicht, die einen dritten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 17 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 18 ist eine Querschnittsansicht, die einen ersten Schritt eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 19 ist eine Querschnittsansicht, die einen zweiten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 20 ist eine Querschnittsansicht, die einen dritten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 21 ist eine Querschnittsansicht, die einen vierten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 22 ist eine Querschnittsansicht, die einen fünften Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 23 ist eine Querschnittsansicht, die einen sechsten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 24 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 25 ist eine Querschnittsansicht, die einen ersten Schritt eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 26 ist eine Querschnittsansicht, die einen zweiten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 27 ist eine Querschnittsansicht, die einen dritten Schritt des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 28 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung schematisch zeigt.
    • 29 ist eine Querschnittsansicht, die einen ersten Schritt eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung schematisch zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Nachfolgend wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben.
  • Erste Ausführungsform
  • Eine Konstruktion einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf 1 beschrieben. 1 ist eine schematische Darstellung, die eine Querschnittsform der Halbleitervorrichtung in der ersten Ausführungsform zeigt. Die Halbleitervorrichtung in der vorliegenden Ausführungsform weist ein Halbleitersubstrat 1, eine isolierende Dünnschicht 2 und eine Elektrode 3 auf.
  • Ein Halbleiterelement (eine Halbleitervorrichtung) wird an dem Halbleitersubstrat 1 gefertigt. Zu der Halbleitervorrichtung gehören solche Arten wie ein Bipolartransistor mit isolierter Gate-Elektrode (Insulated-Gate Bipolar Transistor - IGBT) und ein Metall-Oxid-Halbleiter-Feldeffekttransistor (Metal Oxide Semiconductor Field Effect Transistor - MOSFET). Ein Material für das Halbleitersubstrat 1 beinhaltet Silicium (Si) und Siliciumcarbid (SiC). Vorausgesetzt, eine Elektrodenform in der vorliegenden Ausführungsform kann ausgebildet werden, sind eine Struktur, ein Material oder eine Form einer Halbleitervorrichtung nicht von Belang. Konkret kann es sich bei einer Struktur einer Halbleitervorrichtung um eine Diode handeln. Bei einem Material für die Halbleitervorrichtung kann es sich um Galliumnitrid (GaN) handeln. Das Halbleitersubstrat 1 weist eine erste Oberfläche 1a auf.
  • Die isolierende Dünnschicht 2 wird auf dem Halbleitersubstrat 1 ausgebildet. Konkret wird die isolierende Schicht 2 auf der ersten Oberfläche 1a des Halbleitersubstrats 1 bereitgestellt. Wenn ein MOSFET als Halbleitervorrichtung auf dem Halbleitersubstrat 1 gefertigt wird, kann eine isolierende Oxiddünnschicht als isolierende Dünnschicht 2 gebraucht werden. Die isolierende Oxiddünnschicht ist unterhalb der Elektrode 3 angeordnet (eine Metalldünnschicht für eine Elektrode). Im Fall der isolierenden Oxiddünnschicht kann jedes beliebige Material herangezogen werden, sofern es isolierend ist, und beispielsweise kann Siliciumdioxid (SiO2) im Falle der isolierenden Oxiddünnschicht gebraucht werden. Die isolierende Dünnschicht 2 weist eine zweite Oberfläche 2a, welche der ersten Oberfläche 1a des Halbleitersubstrats 1 entgegengesetzt ist, auf. Die isolierende Oxiddünnschicht muss nicht gleichförmig oder gleichmäßig auf dem Halbleitersubstrat 1 ausgebildet sein, und es kann eine Region geben, in welcher auf einem Teil des Halbleitersubstrats 1 keine isolierende Oxiddünnschicht ausgebildet ist.
  • Die Elektrode 3 wird auf der isolierenden Dünnschicht 2 ausgebildet. Konkret ist die Elektrode 3 mit der zweiten Oberfläche 2a der isolierenden Dünnschicht 2 verbunden. Zum Beispiel stellt Kupfer (Cu) ein beispielhaftes Material für die Elektrode (Metalldünnschicht für die Elektrode) 3 dar, die auf der isolierenden Dünnschicht 2 ausgebildet wird. Eigenschaften wie etwa die Dichte, Oberflächenrauheit und elektrische Leitfähigkeit von Kupfer (Cu) sind nicht speziell eingegrenzt.
  • Die Elektrode 3 weist eine seitliche Oberfläche 3a, eine Kante 3b, einen Mittelabschnitt 3c, einen Endabschnitt 3d, eine erste Fläche 3e und eine zweite Fläche 3f auf. Die seitliche Oberfläche 3a ist eine Oberfläche, die auf einer lateralen Seite der Elektrode 3 angeordnet ist. Die Kante 3b ist an einem äußeren Ende der seitlichen Oberfläche 3a gelegen.
  • Der Mittelabschnitt 3c ist von der seitlichen Oberfläche 3a umgeben. Der Endabschnitt 3d ist an einer äußeren Seite des Mittelabschnitts 3c angeordnet. Anders formuliert, ist der Mittelabschnitt 3c ein Abschnitt, der vom Endabschnitt 3d umgeben ist. Die erste Fläche 3e ist mit der seitlichen Oberfläche 3a verbunden. Die erste Fläche 3e ist mit der isolierenden Dünnschicht 2 verbunden. Die zweite Fläche 3f ist mit der seitlichen Oberfläche 3a verbunden. Die zweite Fläche 3f ist der ersten Fläche 3d entgegengesetzt gelegen. Die erste Fläche 3e und die zweite Fläche 3f sind einander entgegengesetzt.
  • Die seitliche Oberfläche 3a der Elektrode 3 weist einen gekrümmten Abschnitt 3a1 auf. Der gekrümmte Abschnitt 3a1 ist derart gekrümmt, dass er hin zur zweiten Oberfläche 2a eingesenkt ist, sodass eine Dicke der Elektrode 3 hin zur Kante 3b abnimmt, an der die seitliche Oberfläche 3a mit der zweiten Oberfläche 2a der isolierenden Dünnschicht 2 verbunden ist. Der gekrümmte Abschnitt 3a1 weist in einer Querschnittsansicht eine Bogenform auf. Daher weist der Endabschnitt 3d eine Form einer Auskehlung auf. Die Auskehlungsform ist abgeschrägt. Die Abschrägung ist derart konstruiert, dass ein Winkel, der zwischen der seitlichen Oberfläche 3a und der zweiten Oberfläche 2a gebildet wird, hin zur zweiten Oberfläche 2a der isolierenden Dünnschicht 2 kleiner ist. Die seitliche Oberfläche 3a der Elektrode 3 ist daher derart verbunden, dass sie in Bezug auf die zweite Oberfläche 2a der isolierenden Dünnschicht 2 abgeschrägt ist. Die seitliche Oberfläche 3a der Elektrode 3 ist nicht senkrecht mit der zweiten Oberfläche 2a der isolierenden Dünnschicht 2 verbunden. Die isolierende Dünnschicht 2 muss nicht gleichförmig oder gleichmäßig unterhalb des Endabschnitts 3d der Elektrode 3 ausgebildet sein. Die isolierende Dünnschicht 2 ist nicht an einem Teil direkt unterhalb des Endabschnitts 3d ausgebildet, sondern das Halbleitersubstrat 1 ist exponiert und steht direkt mit der Elektrode 3 in Kontakt. Es kann eine Region geben, in der das Halbleitersubstrat 1 in ohmschem Kontakt mit der Elektrode 3 steht.
  • In einer Richtung entlang der zweiten Oberfläche 2a der isolierenden Dünnschicht 2 ist die erste Fläche 3e länger als die zweite Fläche 3f. Anders formuliert ist eine obere Seite der Elektrode 3 kürzer als eine untere Seite. Die Elektrode 3 ragt als Ganzes nach oben.
  • In der vorliegenden Ausführungsform ist die seitliche Oberfläche 3a derart konstruiert, dass sie von der ersten Fläche 3e zur zweiten Fläche 3f durchgehend gekrümmt ist. In der vorliegenden Ausführungsform weist die seitliche Oberfläche 3a in der Querschnittsansicht von der ersten Fläche 3e zur zweiten Fläche 3f eine Bogenform auf. Die seitliche Oberfläche 3a muss nicht gleichförmig gekrümmt sein, sodass sie in ihrer Gesamtheit eine Krümmung aufweist, sondern an einer Zwischenposition kann ein Wendepunkt bestehen. Die seitliche Oberfläche 3a kann zusätzlich zum gekrümmten Abschnitt 3a1 einen linearen Abschnitt aufweisen.
  • Die Beziehung zwischen einer Abmessung der Elektrode 3 und einem Effekt der Spannungsverringerung in der vorliegenden Ausführungsform wird unter Bezugnahme auf die 1 bis 5 beschrieben.
  • Um auf 1 Bezug zu nehmen, wird durch Verringern einer Dicke des Endabschnitts 3d der Elektrode 3 die Spannung, welche sich in der isolierenden Dünnschicht 2 am Endabschnitt 3d der Elektrode 3 aufbaut, der eine geringere Dicke aufweist, verringert. Die Entstehung eines Risses in der isolierenden Dünnschicht 2 am Endabschnitt 3d der Elektrode 3 wird damit unterdrückt. Zum Zwecke der Berechnung einer Dicke des Endabschnitts 3d, die zur Unterdrückung der Entstehung eines Risses notwendig ist, wurde ein Analysemodell, in welchem die Dicke des Endabschnitts 3d verringert wurde, zur Analyse und für Versuche erstellt.
  • Konkret wurde das Analysemodell in Übereinstimmung mit einem tatsächlichen Modulaufbau erstellt und analysiert. Die Anwendung einer bestimmten thermischen Vorgeschichte wurde als Vorbedingung in die Analysebedingungen einbezogen, und ein Spannungswert, der nach der thermischen Vorgeschichte auf das Analysemodell angewendet wurde, wurde analysiert. In Versuchen wurde bestätigt, dass eine Korrelation zwischen einer Dicke und einem Rissumfang mit Analyseergebnissen in Einklang stand, wenn eine thermische Vorgeschichte, die die gleiche wie in der Analyse war, auf eine Probe mit einem Aufbau wie im Analysemodell angewendet wurde.
  • Die thermische Vorgeschichte von ungefähr 70 °C bei der es sich um eine Temperatur zum Zeitpunkt der Fertigung einer Dünnschicht handelte, bis ungefähr 350 °C bei welcher es sich um eine Höchsttemperatur von der Fertigung der Dünnschicht bis zur Fertigstellung eines Chips handelte, wurde als Analysebedingung festgelegt, wobei ungefähr 70 °C als unterer Grenzwert definiert war und ungefähr 350 °C als oberer Grenzwert definiert war.
  • Ein Prüfling von 10 mm x 10 mm wurde in den Versuchen als Probe gebraucht. Nach einstündigem Halten einer Temperatur in den Versuchen bei 350 °C im Vakuum ab Raumtemperatur wurde die Temperatur in den Versuchen erneut auf Raumtemperatur gesetzt. Ein Vakuumwärmebehandlungsofen wurde als Einrichtung zur Wärmebehandlung gebraucht. Ein Rasterelektronenmikroskop (REM) mit Querschnittdarstellung wurde als Beobachtungsgerät gebraucht.
  • Daraufhin wurde festgestellt, dass ein Effekt des Unterdrückens der Entstehung eines Risses auf Grundlage des Verringerns der Dicke und einer Form des Endabschnitts 3d erlangt wurde. Konkret wurde bestätigt, dass die Entstehung eines Risses hinlänglich unterdrückt werden konnte, indem eine Abmessung der Elektrode 3 wie folgt festgelegt wurde. Ein Abstand in einer Richtung entlang der zweiten Oberfläche 2a von einem Punkt, an dem eine Dicke der seitlichen Oberfläche 3a von der zweiten Oberfläche 2a 1/3 einer Dicke davon am Mittelabschnitt 3c betrug, zur Kante 3b ist mindestens zehnmal größer als die Dicke der seitlichen Oberfläche 3a an diesem Punkt. Eine Abmessung einer Auskehlungsform des Endabschnitts 3d der Elektrode 3 ist derart, dass ein Verhältnis zwischen einer Längenabmessung (einer Höhe) und einer Seitenabmessung (einer Breite) der Auskehlungsform auf einer Seite der Kante 3b der Elektrode 3 relativ zu einem Punkt im Endabschnitt 3d, an welchem eine Dicke H/3 beträgt, wobei H für eine Dicke der Elektrode 3 steht, mindestens 1:10 beträgt.
  • Nachfolgend wird ein Ergebnis der Überprüfung des Effekts der Spannungsverringerung, erlangt durch derartiges Festlegen der Auskehlungsform des Endabschnitts 3d, dass sie die oben genannte Abmessung aufweist, beschrieben. Eine Form der Elektrode 3, die für die Spannungsverringerung effektiv ist, wurde unter Bezugnahme auf die 2 bis 5 untersucht. 2 ist eine schematische Darstellung eines Analysemodells, das für Untersuchungen einer Form des Endabschnitts der Elektrode 3 verwendet wurde. 3 ist eine Aufbaudarstellung eines zur Analyse verwendeten Moduls (Chips). Ein Chip mit einem ähnlichen Aufbau wurde ebenfalls in den Versuchen verwendet.
  • Wie in 3 gezeigt, wird eine isolierende Oxiddünnschicht (TEOS) auf einem SiC-Substrat als das Halbleitersubstrat ausgebildet, und eine Elektrode wie etwa eine strukturierte Quellenelektrode wird auf dem TEOS ausgebildet. Es wurde ein Beispiel analysiert, in dem sowohl SiC als auch Si für das Halbleitersubstrat verwendet wurden, und es wurde bestätigt, dass die Korrelation zwischen einer Dicke der Elektrode und einer Variation der entstandenen Spannung sowohl im Falle des Beispiels mit SiC als auch des Beispiels mit Si tendenziell gleich war.
  • Um den Einfluss des Aufbaus einer Vorrichtung auf die entstandene Spannung akkurat zu simulieren, wurde eine Gate-Elektrode zur Analyse bereitgestellt. In den Versuchen trug das Vorhandensein oder Nichtvorhandensein einer Gate-Elektrode nicht zur Entstehung eines Risses im TEOS an einem hinteren Abschnitt der Quellenelektrode bei. Deswegen ist jede beliebige Abmessung der Gate-Elektrode anwendbar, vorausgesetzt, die Abmessung liegt in einem Bereich, der eine Funktion als Gate erfüllt, und beeinträchtigt andere Modulfunktionen nicht.
  • Zunächst wurde der Effekt der Spannungsverringerung infolge der Verringerung der Dicke des Endabschnitts der Elektrode 3 überprüft. Der Vereinfachung halber wurde eine einschichtige Elektrode 3 ohne Auskehlung bereitgestellt. Es wurden drei Arten von Analysemodellen angefertigt, in denen die einschichtigen Elektroden 3 Dicken von jeweils 30 µm, 10 µm bzw. 5 µm aufwiesen. Die Referenz zum Festlegen einer Dicke der Elektrode 3 in dem Analysemodell wurde unter Berücksichtigung von Einschränkungen in einem Prozess zum Produzieren einer Vorrichtung bestimmt. Der obere Grenzwert für eine Dicke der Elektrode 3, die so zu untersuchen war, wurde auf 30 µm festgelegt. Es wird erwartet, dass die am Endabschnitt der Elektrode 3 entstehende Spannung geringer ist, wenn eine Dicke der Elektrode 3 geringer ist. Daher wurde eine solche Bedingung festgelegt, dass eine Dicke der Elektrode 3 von 30 µm verringert wurde. Konkret wurde eine Dicke der Elektrode 3 auf 10 µm oder 5 µm festgelegt. Tabelle 1 zeigt Ergebnisse der Analyse. Tabelle 1
    Dicke Spannungswert (MPa)
    1  30 µm A
    2  10 µm 4A/5
    3  5 µm 3A/5
  • Um auf Tabelle 1 Bezug zu nehmen, wurde eine Spannung, die auf die isolierende Dünnschicht (isolierende Oxiddünnschicht) 2 aufgebracht wurde, mit welcher der Endabschnitt der Elektrode 3 in Kontakt stand, wenn die Elektrode 3 eine Dicke von 30 µm, als Spannungswert A (MPa) definiert. Wenn die Elektrode 3 eine Dicke von 10 µm aufwies, betrug die Spannung, die auf die isolierende Oxiddünnschicht 2 aufgebracht wurde, mit welcher der Endabschnitt der Elektrode 3 in Kontakt stand, dann ungefähr 4A/5 (ungefähr 80 % von A). Wenn die Elektrode 3 eine Dicke von 5 µm aufwies, betrug die Spannung, die auf die isolierende Oxiddünnschicht 2 am Endabschnitt der Elektrode 3 aufgebracht wurde, ungefähr 3A/5 (ungefähr 60 % von A). Daher gilt, dass, wenn die Elektrode 3 eine geringere Dicke aufweist, die Spannung, die auf die isolierende Oxiddünnschicht 2 aufgebracht wird, mit welcher der Endabschnitt der Elektrode 3 in Kontakt steht, geringer ist. Demnach wurde festgestellt, dass die auf die isolierende Oxiddünnschicht 2 aufgebrachte Spannung durch Verringern einer Dicke des Endabschnitts der Elektrode 3 verringert werden konnte.
  • Die Analyseergebnisse wurden anhand von Versuchen überprüft. Wenn die Elektrode 3 eine Dicke von 30 µm aufwies, dann entstand ein Riss in der isolierenden Oxiddünnschicht 2 aufgrund der auf die isolierende Oxiddünnschicht 2 aufgebrachten Spannung. Wies die Elektrode 3 eine Dicke von nicht mehr als 10 µm auf, so entstand in der isolierenden Oxiddünnschicht 2 kein Riss. Somit wurde festgestellt, dass, um die Entstehung eines Risses in der isolierenden Oxiddünnschicht 2 zu unterdrücken, die Elektrode 3 eine Dicke von nicht mehr als 10 µm aufweisen sollte, sodass die auf die isolierende Oxiddünnschicht 2 aufgebrachte Spannung nicht höher als 4A/5 war.
  • Wie oben dargelegt, wurde festgestellt, dass die Spannung geringer war, wenn eine Dicke des Endabschnitts der Elektrode 3 geringer war. Dabei ist im Hinblick auf Einschränkungen im Rahmen des Prozesses allerdings eine Dicke von mehreren zehn µm als eine Dicke der Elektrode 3 erforderlich, weshalb die Verringerung der Dicke begrenzt ist. Wenn der Endabschnitt der Elektrode 3 senkrecht zur isolierenden Oxiddünnschicht 2 ausgebildet ist, so konzentriert sich die Spannung in einem Verbindungsabschnitt zwischen dem Endabschnitt der Elektrode 3 und der isolierenden Oxiddünnschicht 2, wodurch eine Konzentration von Spannung auf den Endabschnitt der Elektrode 3 unvermeidlich ist. Für eine weitere Spannungsverringerung sollte eine solche Form ausgebildet werden, welche eine Spannungskonzentration im Verbindungsabschnitt zwischen dem Endabschnitt der Elektrode 3 und der isolierenden Oxiddünnschicht 2 nicht zulässt, während zugleich eine Dicke von ungefähr mehreren zehn µm als Dicke der Elektrode 3 gewährleistet wird. Daher werden Ergebnisse einer Überprüfung eines Effekts der Fertigung einer Auskehlungsform am Endabschnitt der Elektrode 3 beschrieben.
  • Der Vereinfachung halber ist das Analysemodell derart konstruiert, dass es zwei stufenartige Schichten anstelle einer solchen Form wie einer Auskehlungsform, angebracht am Endabschnitt der Elektrode, aufweist. Durch Vergleichen eines Werts der Spannung, welche auf die isolierende Oxiddünnschicht aufgebracht wurde, mit welcher der Endabschnitt einer Erstschichtelektrode in Kontakt stand, wurde bestätigt, dass die Auskehlungsform ähnlich zur Dickeverringerung ebenfalls effektiv war, um Spannung zu verringern.
  • 4 zeigt Ergebnisse der Analyse. Um auf 4 Bezug zu nehmen, wurde als ein Ergebnis der Analyse der Spannung in einer Dünnschicht in dem zweischichtigen Aufbau eine große Spannung auch auf eine darunterliegende isolierende Oxiddünnschicht in einem Abschnitt aufgebracht, in dem eine Gesamtdicke der ersten Schicht (eines ersten Stufenabschnitts) und einer zweiten Schicht (eines zweiten Stufenabschnitts) 30 µm betrug. In einem Abschnitt, in dem sich nur die Erstschichtelektrode befand, eine Zweitschichtelektrode jedoch nicht ausgebildet war und die Erstschichtelektrode eine Dicke von 10 µm aufwies, nahm auch die auf die isolierende Oxiddünnschicht aufgebrachte Spannung ab. Auf Grundlage der Analyseergebnisse wurde festgestellt, dass die Spannung, die in der isolierenden Oxiddünnschicht 2 in einem Abschnitt mit einer Dicke von 30 µm, in dem die Zweitschichtelektrode ausgebildet war, entstand, an einem Punkt, der um ungefähr 100 µm von einem Punkt beabstandet war, an dem die Zweitschichtelektrode nicht mehr vorhanden war, sondern die Erstschichtelektrode allein vorhanden war, im Wesentlichen relaxiert war. Es wurde festgestellt, dass sich die Spannung verringerte, wenn ein Abstand vom hinteren Abschnitt der Zweitschichtelektrode länger war, und dass die Spannung bei einem Abstand von 100 µm vom hinteren Abschnitt der Zweitschichtelektrode im Wesentlichen relaxiert war.
  • Eine Abmessung von Elektrode 3 wird auf Grundlage des oben unter Bezugnahme auf 5 Ausgeführten definiert. Eine durchschnittliche Dicke eines flachen Abschnitts ohne Ätzung an einer oberen Seite der Elektrode 3 ist mit H gekennzeichnet. Eine Dicke H/3, die 1/3 von H entspricht, ist mit h gekennzeichnet. Ein ausreichender Effekt der Spannungsrelaxation wird erlangt, indem eine solche Auskehlungsform ausgebildet wird, dass sich ein Punkt im Endabschnitt der Elektrode 3, an dem eine Dicke h ist, bei einem Abstand von 10 h von der Kante der Elektrode 3 befindet (eine Abmessung der Auskehlungsform an dem Punkt, an dem eine Dicke h ist, ist eine Längenabmessung :
    • einer Seitenabmessung = 1:10, wenn die Abmessung als Verhältnis ausgedrückt wird). Daher wird eine Abmessung der Auskehlungsform derart festgelegt, dass ein Verhältnis der Auskehlung von der Kante der Elektrode 3 an einer Seite der Kante relativ zum Punkt von H/3 festgelegt wird auf die Längenabmessung : der Seitenabmessung = 1:10, wobei H für eine Dicke der Elektrode 3 steht.
  • Die durchschnittliche Dicke des flachen Abschnitts ohne Ätzung an der oberen Seite der Elektrode 3 bezieht sich auf eine Dicke in der Nähe des Verbindungsabschnitts zwischen der Auskehlung und einer nicht geätzten Oberfläche. Eine Dickenvariation ist insofern von geringer Bedeutung, als sie bei der Ausformung unvermeidlich hervorgerufen wird und keine absichtlichen Vorsprünge und Ausnehmungen bereitgestellt sind.
  • Für den Zweck des Verbesserns des Kontakts zwischen der isolierenden Dünnschicht 2 und der Elektrode 3 kann auch ein Stapelaufbau bereitgestellt werden, indem eine Zwischenschicht zwischen der isolierenden Oxiddünnschicht 2 und der Elektrode 3, gezeigt in 1, ausgebildet wird. In diesem Falle ist die Zwischenschicht in der vorliegenden Ausführungsform in die Elektrode 3 einbezogen. Ein Material für die Zwischenschicht, die an einer Grenzfläche zwischen der isolierenden Oxiddünnschicht 2 und der Elektrode 3 ausgebildet wird, kann je nach Zweck der Ausbildung der Schicht ausgewählt werden, vorausgesetzt, das Material beeinträchtigt die Ausbildung der Elektrode 3 nicht. Beim Ausbilden einer Zwischenschicht an der Grenzfläche zwischen der isolierenden Oxiddünnschicht 2 und der Elektrode 3 für den Zweck des Verbesserns des Kontakts zwischen der isolierenden Oxiddünnschicht 2 und der Elektrode 3 ist Titan (Ti) als Material anwendbar, um eine Beispiel zu nennen. Die an der Grenzfläche zwischen der isolierenden Oxiddünnschicht 2 und der Elektrode 3 ausgebildete Zwischenschicht kann eine beliebige Dicke aufweisen, vorausgesetzt, die Ausbildung der Elektrode 3 wird nicht beeinträchtigt.
  • Beim Ausbilden einer Dünnschicht aus Titan (Ti) als Zwischenschicht an der Grenzfläche für den Zweck des Verbesserns des Kontakts zwischen der isolierenden Oxiddünnschicht 2 und der Elektrode 3 ist eine Dicke von ungefähr von 10 nm bis 50 nm einer ausgebildeten Dünnschicht aus Titan (Ti) anwendbar. Wenn die Dünnschicht dazu vorgesehen ist, als Kontaktschicht zu funktionieren, dann sollte die Schicht als Dünnschicht über die gesamte Grenzfläche hinweg ausgebildet werden. Mit einer Dicke von nicht mehr als 10 nm kann die Dünnschicht nicht über die gesamte Grenzfläche hinweg ausgebildet werden, und es kann eine Region teilweise ohne Kontaktschicht ausgebildet werden. Mit einer Dicke von nicht weniger als 10 nm kann eine Funktion als Kontaktschicht erfüllt werden, allerdings muss eine Dünnschicht, die dicker als nötig ist, nicht ausgebildet werden. Eine zu große Dicke ruft einen Anstieg hinsichtlich einer Widerstandskomponente hervor und beeinträchtigt Eigenschaften einer Halbleitervorrichtung. Deswegen sollte ein oberer Grenzwert nur so festgelegt werden, wie es der Art einer Halbleitervorrichtung entsprechend geeignet ist, und eine Dicke kann beispielsweise auf 50 nm festgelegt werden. Zwischen der isolierenden Oxiddünnschicht 2 und der Elektrode 3 kann eine beliebige Anzahl an Zwischenschichten ausgebildet werden, vorausgesetzt, die Ausbildung der Elektrode 3 wird nicht beeinträchtigt.
  • An dieser Stelle wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform unter Bezugnahme auf die 6 bis 12 beschrieben.
  • Die 6 bis 12 sind Querschnittsansichten zum Veranschaulichen des Verfahrens zum Herstellen der Elektrode 3 der Halbleitervorrichtung gemäß der ersten Ausführungsform. Auf 6 Bezug nehmend, wird das Halbleitersubstrat 1, das die erste Oberfläche 1a aufweist, hergestellt. Auf 7 Bezug nehmend, wird die isolierende Schicht 2 auf der ersten Oberfläche 1a des Halbleitersubstrats 1 ausgebildet. Bei der isolierenden Dünnschicht 2 handelt es sich beispielsweise um eine isolierende Oxiddünnschicht.
  • Auf 8 Bezug nehmend, wird die Elektrode 3 auf der zweiten Oberfläche 2a, welche der ersten Oberfläche 1a der isolierenden Dünnschicht 2 entgegengesetzt ist, ausgebildet. Die Elektrode 3 wird beispielsweise mittels chemischer Gasphasenabscheidung (CVD) oder physikalischer Gasphasenabscheidung (PVD) ausgebildet. Zu Beispielen für CVD zählt das Plattieren. Plattieren umfasst zwei Arten: das stromlose Plattieren und das elektrolytische Plattieren. Es kann jedes beliebige Ausbildungsverfahren durchgeführt werden, vorausgesetzt, die Ausbildung der Elektrode 3 wird nicht beeinträchtigt. Als Teilprozess in einem Plattierungsprozess sind jeder beliebige Schritt, jede beliebige Technik und Ausbildungsbedingung anwendbar, sofern die angestrebte Elektrode 3 ausgebildet werden kann. Zu Beispielen für PVD zählt das Sputtern. Zu Beispielen für Sputtern zählen das Magnetronsputtern, die Dampfabscheidung und das Ionenstrahlsputtern, und es kann jedes beliebige Sputterverfahren durchgeführt werden, sofern die angestrebte Elektrode 3 ausgebildet werden kann. Zu Arten einer Leistungszufuhr beim Sputtern zählen eine Gleichstromart und eine Wechselstromart, und für die Ausbildung ist jedes beliebige Sputterverfahren anwendbar, sofern die angestrebte Elektrode 3 ausgebildet werden kann.
  • Zu den Bedingungen für die Dünnschichtausbildung zählen solche Einstellparameter wie, ob eine Erwärmung vorzunehmen ist oder nicht, ob eine unterstützende Dünnschichtausbildung vorzunehmen ist oder nicht, die zuzuführende Leistung und ein Zahlenwert für eine Durchflussgeschwindigkeit; dabei ist jede beliebige Bedingung für die Dünnschichtausbildung anwendbar, sofern die angestrebte Elektrode 3 ausgebildet werden kann. Wenn die Elektrode 3 mittels elektrolytischer Plattierung ausgebildet wird, dann ist es notwendig, eine Keimschicht auszubilden und eine Kontaktdünnschicht nach Bedarf auszubilden. Beispielsweise sind CVD und PVD als Verfahren zum Ausbilden einer Keimschicht und einer Kontaktschicht anwendbar, und es kann jedes beliebige Ausbildungsverfahren gebraucht werden, sofern eine angestrebte Dünnschicht ausgebildet werden kann. Im Hinblick auf eine Konstruktion einer Vorrichtung und einer Dicke, die zum Ausbilden einer Keimschicht und einer Kontaktschicht notwendig ist, ist zum Ausbilden einer Keimschicht und einer Kontaktschicht das Sputtern wünschenswert.
  • Auf 9 Bezug nehmend, wird eine Struktur aus einem Lack 4 auf der Elektrode 3 ausgebildet. Zu dem Lack 4, der zum Ausbilden einer Struktur verwendet wird, gehört beispielsweise ein Positivlack und ein Negativlack. Es kann jede beliebige Lackart verwendet werden, vorausgesetzt, die Ausbildung der Elektrode 3 wird nicht beeinträchtigt. Es wird die Ausbildung einer Fotolackstruktur auf der Elektrode 3, wenn ein Fotolack als Lack verwendet wird, beschrieben. Der Fotolack wird auf die Elektrode 3 aufgebracht, und der Fotolack wird mithilfe einer Lackschleuder gleichförmig über die gesamte Oberfläche der Elektrode 3 ausgebreitet. Eine Fotomaske wird über das Halbleitersubstrat 1 gelegt, worüber der Lack im nassen Zustand gleichförmig ausgebreitet wurde, und mit Ultraviolettstrahlen von einem Bestrahlungsgerät bestrahlt. Anschließend wird das Halbleitersubstrat 1 mit dem Lack, das mit den Ultraviolettstrahlen bestrahlt wurde, in einen Entwickler getaucht, um dadurch den ungehärteten Lack zu entfernen. Die Fotomaske weist eine solche Form auf, dass eine ausgebildete Lackstruktur so groß wie die Elektrode ist oder sich die Fotomaske nur am Endabschnitt der Elektrode 3 geringfügig öffnet.
  • Die Elektrode 3, um auf 10 und 11 Bezug zu nehmen, wird geätzt. Durch Ätzen der Elektrode 3 wird der gekrümmte Abschnitt 3a1, der derart gekrümmt ist, dass er hin zur zweiten Oberfläche 2a eingesenkt ist, in der seitlichen Oberfläche 3a der Elektrode 3 ausgebildet, sodass eine Dicke der Elektrode 3 hin zur Kante 3b abnimmt, an der die seitliche Oberfläche 3a mit der zweiten Oberfläche 2a verbunden ist.
  • Zu dem Ätzen der Elektrode 3 zählen isotropes Ätzen und anisotropes Ätzen. Jedes beliebige Ätzverfahren ist anwendbar, sofern eine angestrebte Form ausgebildet werden kann. Um einen Aufbau zu produzieren, der sich einer angestrebten Form stärker annähert, ist die Verwendung des isotropen Ätzens wünschenswert. Zu dem Ätzverfahren zählen Trockenätzen und Nassätzen. Jedes beliebige Verfahren ist anwendbar, sofern eine angestrebte Form der Elektrode 3 ausgebildet werden kann. Beim Nassätzen ist jede beliebige Art Mittel, das zum Ätzen zu verwenden ist, in einem beliebigen Ausbildungsverfahren anwendbar, sofern eine angestrebte Form der Elektrode 3 ausgebildet werden kann. Beim Trockenätzen ist jedes beliebige Prinzip oder jede beliebige Art Einrichtung, das bzw. die zum Ätzen zu verwenden ist, in einem beliebigen Ausbildungsverfahren anwendbar, sofern eine angestrebte Form der Elektrode 3 ausgebildet werden kann.
  • Auf 12 Bezug nehmend, wird nach Ausbildung der Elektrode 3 der Lack 4 auf der Elektrode 3 entfernt. Beispielsweise stellen Nassätzen und Trockenätzen ein Entfernungsverfahren dar. Um den Lack 4 zu entfernen, während die Form der Elektrode 3, die im vorausgehenden Schritt ausgebildet wurde, beibehalten wird, ist ein Verfahren zum selektiven Entfernen allein des Lacks 4 mittels Nassätzen wünschenswert. Zum Nassätzen kann jedes beliebige Ätzen verwendet werden, sofern der Lack 4 entfernt werden kann, während die angestrebte Form der Elektrode 3 beibehalten wird.
  • An dieser Stelle werden eine Funktion und ein Effekt der vorliegenden Ausführungsform beschrieben.
  • Gemäß der Halbleitervorrichtung in der vorliegenden Ausführungsform ist der äußere Rand der zweiten Fläche 3f der Elektrode 3 an der inneren Seite des äußeren Rands der ersten Fläche 3e ausgebildet. Deswegen kann die Spannung an der Kante 3b, die dazu neigt, der Ausgangspunkt für einen Bruch der isolierenden Dünnschicht zu sein, verringert werden. Da die Elektrode 3 und die isolierende Dünnschicht 2 mit einem kleinen Winkel miteinander verbunden sind, kann die Spannungskonzentration in der isolierenden Dünnschicht 2 unterdrückt werden. Daher kann ein Bruch der isolierenden Dünnschicht 2 aufgrund der an der Grenzfläche zwischen der isolierenden Dünnschicht 2 und der Elektrode 3 aufgebauten Spannung unterdrückt werden.
  • Da der gekrümmte Abschnitt 3a1 derart gekrümmt ist, dass er hin zur zweiten Oberfläche 2a eingesenkt ist, kann eine Dicke des gekrümmten Abschnitts 3a1 geringer sein als in einem Beispiel, in welchem die seitliche Oberfläche 3a der Elektrode 3 linear verjüngt ist. Daher kann die Spannungskonzentration in der isolierenden Dünnschicht 2 verglichen mit dem Beispiel unterdrückt werden, in welchem die seitliche Oberfläche 3a der Elektrode 3 linear verjüngt ist.
  • Da die Dicke der Elektrode 3 zur Kante 3b hin abnimmt, kann im Mittelabschnitt 3c der Elektrode 3 eine Dicke der Elektrode 3 gewährleistet werden. Somit kann das Drahtbondvermögen der Elektrode 3 gewährleistet werden.
  • Gemäß der Halbleitervorrichtung in der vorliegenden Ausführungsform ist ein Abstand in der Richtung entlang der zweiten Oberfläche 2a von einem Punkt, an dem eine Dicke der seitlichen Oberfläche 3a von der zweiten Oberfläche 2a 1/3 einer Dicke davon am Mittelabschnitt 3c beträgt, zur Kante 3b mindestens zehnmal größer als die Dicke der seitlichen Oberfläche 3a an diesem Punkt. Damit wird ein hinlänglicher Effekt der Spannungsverringerung erlangt.
  • Gemäß der Halbleitervorrichtung in der vorliegenden Ausführungsform ist die seitliche Oberfläche 3a derart konstruiert, dass sie von der ersten Fläche 3e zur zweiten Fläche 3f durchgehend gekrümmt ist. Daher lässt sich die Spannung an der Kante 3b ohne Weiteres verringern, während eine Dicke der Elektrode 3 im Mittelabschnitt 3c der Elektrode 3 gewährleistet wird.
  • Gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung in der vorliegenden Ausführungsform wird der gekrümmte Abschnitt 3a1, der derart gekrümmt ist, dass er hin zur zweiten Oberfläche 2a eingesenkt ist, durch Ätzen der Elektrode 3 in der seitlichen Oberfläche 3a der Elektrode 3 ausgebildet, sodass eine Dicke der Elektrode 3 zur Kante 3b hin geringer ist, an der die seitliche Oberfläche 3a mit der zweiten Oberfläche 2a verbunden ist. Daher kann der gekrümmte Abschnitt 3a1 ohne Verwendung einer Maske mittels Ätzen ausgebildet werden. Daher ist es nicht notwendig, eine Maske zu fertigen oder beizubehalten. Die Elektrode 3 lässt sich allein anhand solch eines vereinfachten Verfahrens wie des Ätzens fertigen. Daher kann der Prozess vereinfacht werden. Eine Dauer eines Arbeitszyklus kann verkürzt werden. Des Weiteren können die Herstellungsverfahren reduziert werden.
  • Zweite Ausführungsform
  • Einem Merkmal, das einem in der oben ausgeführten Ausführungsform entspricht, ist das gleiche Bezugszeichen zugeordnet, es sei denn, es ist etwas anderes vorgegeben, und die Beschreibung wird nachfolgend nicht wiederholt. Dies ist auch auf eine dritte Ausführungsform anwendbar.
  • 13 ist eine schematische Darstellung, die eine Form einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt. Die Halbleitervorrichtung gemäß der vorliegenden Erfindung weist ein Halbleitersubstrat 1, eine isolierende Dünnschicht 2 und eine Elektrode 3 mit einem zweischichtigen Aufbau auf. Die Elektrode 3 weist einen ersten Stufenabschnitt 31 und einen zweiten Stufenabschnitt 32 auf. Der erste Stufenabschnitt 31 ist auf der zweiten Oberfläche 2a der isolierenden Dünnschicht 2 bereitgestellt. Die seitliche Oberfläche 3a des ersten Stufenabschnitts 31 weist einen gekrümmten Abschnitt 3a1 auf. Der zweite Stufenabschnitt 32 ist auf den ersten Stufenabschnitt 31 gestapelt, sodass der erste Stufenabschnitt 31 zwischen dem zweiten Stufenabschnitt und der isolierenden Dünnschicht 2 liegt.
  • Bei Betrachtung in einer Stapelrichtung des zweiten Stufenabschnitts 32 auf den ersten Stufenabschnitt 31 weist der zweite Stufenabschnitt 32 eine geringere Fläche als der erste Stufenabschnitt 31 auf. Konkret ist der zweite Stufenabschnitt 32 um eine Größe kleiner als der erste Stufenabschnitt 31.
  • Das Halbleitersubstrat 1, die isolierende Dünnschicht 2 und die Elektrode 3, die hinsichtlich Material, Art und Dicke mit dem Halbleitersubstrat 1, der isolierenden Dünnschicht 2 bzw. der Elektrode 3 in der ersten Ausführungsform identisch sind, können ausgebildet werden. Die Konstruktion des zweiten Stufenabschnitts 32 kann ähnlich jener von Elektrode 3 sein. Für den Zweck der Kontaktverbesserung kann auch eine Zwischenschicht zwischen dem ersten Stufenabschnitt 31 und dem zweiten Stufenabschnitt 32 ausgebildet werden. Die Konstruktion der Zwischenschicht kann ähnlich jener der Zwischenschicht in der ersten Ausführungsform sein.
  • Eine Dicke des ersten Stufenabschnitts 31 macht vorzugsweise höchstens 1/2 einer Dicke des zweiten Stufenabschnitts 32 aus. Wenn der erste Stufenabschnitt 31 eine Dicke von nicht mehr als 10 µm aufweist, ist jede beliebige Abmessung der Auskehlungsform, die am Endabschnitt 3d des ersten Stufenabschnitts 31 ausgebildet wird, anwendbar. Weist der erste Stufenabschnitt 31 eine Dicke von mehr als 10 µm auf, so kann die Auskehlungsform, die am Endabschnitt 3d des ersten Stufenabschnitts 31 ausgebildet wird, eine ähnliche Abmessung wie bezüglich der ersten Ausführungsform aufweisen.
  • An dieser Stelle wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform unter Bezugnahme auf die 14 bis 16 beschrieben.
  • Die 14 bis 16 sind Querschnittsansichten zum Veranschaulichen eines Verfahrens zum Herstellen eines ersten Stufenabschnitts 31 und zweiten Stufenabschnitts 32 der Elektrode 3 der Halbleitervorrichtung gemäß der zweiten Ausführungsform. Um die Beschreibung zu vereinfachen, sind die 14 bis 16 in einem anderen Maßstab gezeichnet als 13. Die in den 6 bis 12 in der ersten Ausführungsform gezeigten Schritte sind auch in der zweiten Ausführungsform gleich. Die zweite Ausführungsform beinhaltet in den 14 bis 16 gezeigte Merkmale nach dem in 12 gezeigten Schritt in der ersten Ausführungsform. Aus diesem Grund wird in der zweiten Ausführungsform eine Beschreibung präsentiert, die mit einem in 14 gezeigten Schritt beginnt.
  • Auf 14 Bezug nehmend, wird eine Struktur aus einem neuen Lack 5 auf der Elektrode 3 ausgebildet. Die Struktur des Lacks 5 wird auf einem flachen Abschnitt in einer oberen Oberfläche eines ersten Stufenabschnitts 31 ausgebildet, damit ein äußerer Randabschnitt, der die Auskehlungsform aufweist, abgedeckt wird, wobei ein Mittelabschnitt des ersten Stufenabschnitts 31, bei welchem die Auskehlungsform im Endabschnitt 3d ausgebildet ist, als Öffnung 4a übrig gelassen wird. Jeder beliebige Lack 4 in der ersten Ausführungsform kann im Falle des Lacks 5 verwendet werden.
  • Der zweite Stufenabschnitt 32, um auf 15 Bezug zu nehmen, wird auf dem ersten Stufenabschnitt 31 ausgebildet. Ein beliebiges von CVD und PVD in der ersten Ausführungsform kann als Verfahren zum Ausbilden des zweiten Stufenabschnitts 32 verwendet werden. Wenn der zweite Stufenabschnitt 32 mittels elektrolytischer Plattierung ausgebildet wird, um die Zufuhr von Ladungen zu einer plattierten Oberfläche stabiler und gleichförmiger zu machen, dann kann eine Keimschicht zum Ausbilden des zweiten Stufenabschnitts 32 auch neu auf dem ersten Stufenabschnitt 31 ausgebildet werden. Ein beliebiges von CVD und PVD in der ersten Ausführungsform kann als Verfahren zum Ausbilden einer Keimschicht verwendet werden; wünschenswert ist jedoch Sputtern. Wenn beim Ausbilden des zweiten Stufenabschnitts 32 eine Keimschicht auf dem ersten Stufenabschnitt 31 ausgebildet wird, um die Auskehlungsform am Endabschnitt 3d des ersten Stufenabschnitts 31 deutlicher auszubilden, so ist es wünschenswert, dass ein anisotropes Ätzen um einen Umfang, welcher mit einer Dicke der Keimschicht vergleichbar ist, vorgenommen wird.
  • Eine Kontaktschicht kann auch nach Bedarf ausgebildet werden. Sputtern ist als Verfahren zum Ausbilden einer Kontaktschicht wünschenswert.
  • Auf 16 Bezug nehmend, wird nach Ausbildung des zweiten Stufenabschnitts 32 der Lack 5 entfernt.
  • An dieser Stelle werden eine Funktion und ein Effekt der zweiten Ausführungsform beschrieben.
  • Gemäß der Halbleitervorrichtung in der vorliegenden Ausführungsform lässt sich der gekrümmte Abschnitt 3a1 ohne Weiteres fertigen, da der erste Stufenabschnitt 31 den gekrümmten Abschnitt 3a1 aufweist. Die Auskehlungsform einer notwendigen Abmessung lässt sich ohne Weiteres fertigen. Somit kann die Fertigung einer Halbleitervorrichtung vereinfacht werden.
  • Gemäß der Halbleitervorrichtung in der vorliegenden Ausführungsform macht eine Dicke des ersten Stufenabschnitts 31 höchstens 1/2 einer Dicke des zweiten Stufenabschnitts 32 aus. Daher lässt sich durch Verringern einer Dicke des ersten Stufenabschnitts 31, der den gekrümmten Abschnitt 3a1 aufweist, der erste Stufenabschnitt 31 ohne Weiteres ausbilden. Der gekrümmte Abschnitt 3a1 des ersten Stufenabschnitts 31 kann unter allgemeineren Bedingungen isotrop geätzt werden, und die Anwendungsgebiete sind breiter.
  • Dritte Ausführungsform
  • 17 ist eine schematische Darstellung, die eine Form einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt. Die Halbleitervorrichtung gemäß der vorliegenden Erfindung weist ein Halbleitersubstrat 1, eine isolierende Dünnschicht 2 und eine Elektrode 3 auf, die einen integrierten abstehenden Aufbau aufweist. Das Halbleitersubstrat 1, die isolierende Dünnschicht 2 und die Elektrode 3 können mit einem Material, einer Art und einer Dicke ausgebildet werden, die in Bezug auf jene in der ersten Ausführungsform identisch sind. Ein Dickeverhältnis zwischen dem ersten Stufenabschnitt 31 und dem zweiten Stufenabschnitt 32 der Elektrode 3 und eine Abmessung der Auskehlungsform, die ihm entspricht, können die gleichen wie in der zweiten Ausführungsform sein.
  • An dieser Stelle wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform unter Bezugnahme auf die 18 bis 23 beschrieben.
  • Die 18 bis 23 sind Querschnittsansichten zum Veranschaulichen eines Verfahrens zum Herstellen eines ersten Stufenabschnitts 31 und zweiten Stufenabschnitts 32 der Elektrode 3 der Halbleitervorrichtung gemäß der dritten Ausführungsform. Um die Beschreibung zu vereinfachen, sind die 18 bis 23 in einem anderen Maßstab gezeichnet als 17. Die in den 6 bis 9 in der ersten Ausführungsform gezeigten Schritte sind auch in der zweiten Ausführungsform gleich. Ein in 18 gezeigter Schritt in der dritten Ausführungsform entspricht dem in 9 gezeigten Schritt in der ersten Ausführungsform. Die dritte Ausführungsform beinhaltet in den 19 bis 23 gezeigte Merkmale nach dem in 18 gezeigten Schritt, 9 in der ersten Ausführungsform entsprechend. Aus diesem Grund wird in der dritten Ausführungsform eine Beschreibung präsentiert, die mit einem in 19 gezeigten Schritt beginnt.
  • Auf 19 Bezug nehmend, wird der äußere Randabschnitt von Elektrode 3 mittels Ätzen in einer abstehenden Form ausgebildet. Somit wird ein Stufenaufbau der Elektrode 3 gefertigt. Jedes beliebige Ätzverfahren ist anwendbar, sofern eine angestrebte Form gefertigt werden kann. Zum Erlangen einer angestrebten Form ist anisotropes Ätzen wünschenswert.
  • Auf 20 Bezug nehmend, wird eine Struktur aus einem Lack 4, gezeigt in 19, entfernt. Anschließend wird eine Struktur aus einem Lack 5 neu auf der Elektrode 3 ausgebildet. Der Lack 5, der eine Größe kleiner als die Größe der Elektrode 3 ist, wird ausgebildet. Eine Abmessung des Lacks 5 ist größer als der anfänglich ausgebildete Lack 4, gezeigt in 19, sodass ein Teil des äußeren Randabschnitts der Elektrode 3, dessen Dicke durch anisotropes Ätzen geringer geworden ist, ebenfalls gleichförmig abgedeckt ist.
  • Auf 21 und 22 Bezug nehmend, wird der gekrümmte Abschnitt 3a1 durch isotropes Ätzen in der seitlichen Oberfläche 3a der Erststufen-Elektrode 3 ausgebildet.
  • Auf 23 Bezug nehmend, wird der Lack 5 anschließend entfernt. So werden der erste Stufenabschnitt 31 und der zweite Stufenabschnitt 32 der Elektrode 3 ausgebildet. In der seitlichen Oberfläche 3a des zweiten Stufenabschnitts 32 ist kein gekrümmter Abschnitt 3a1 ausgebildet.
  • An dieser Stelle werden eine Funktion und ein Effekt der dritten Ausführungsform beschrieben.
  • Gemäß der Halbleitervorrichtung in der vorliegenden Ausführungsform wird die Elektrode 3 in einer integrierten abstehenden Form ausgebildet. Durch ein solches Integrieren der Elektrode 3 kann eine gemeinsame Oberfläche der Elektrode 3 reduziert werden. Da der Ausgangspunkt für einen Bruch so reduziert werden kann, lässt sich die Funktionssicherheit verbessern.
  • Vierte Ausführungsform
  • 24 ist eine schematische Darstellung, die eine Form einer Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt. Die Halbleitervorrichtung gemäß der vorliegenden Erfindung weist ein Halbleitersubstrat 1, eine isolierende Dünnschicht 2 und eine Elektrode 3 mit einem geschichteten Aufbau, der zwei oder mehr Schichten beinhaltet, auf. Die Elektrode 3 weist einen Stufenaufbau auf, der zumindest zwei Stufen beinhaltet, und sie weist einen separaten Aufbau auf, in welchem jede Stufe separat ist. Die Elektrode 3 weist zumindest einen ersten Stufenabschnitt 31 und einen zweiten Stufenabschnitt 32 auf. Der erste Stufenabschnitt 31 ist auf der zweiten Oberfläche 2a der isolierenden Dünnschicht 2 bereitgestellt. Die seitliche Oberfläche 3a des ersten Stufenabschnitts 31 muss nicht unbedingt einen gekrümmten Abschnitt aufweisen und mit einer Auskehlung bereitgestellt sein. Der zweite Stufenabschnitt 32 ist auf den ersten Stufenabschnitt 31 gestapelt, sodass der erste Stufenabschnitt 31 zwischen dem zweiten Stufenabschnitt und der isolierenden Dünnschicht 2 liegt. Bei Betrachtung in einer Stapelrichtung des zweiten Stufenabschnitts 32 auf den ersten Stufenabschnitt 31 weist der zweite Stufenabschnitt 32 eine geringere Fläche als der erste Stufenabschnitt 31 auf. Konkret ist der zweite Stufenabschnitt 32 um eine Größe kleiner als der erste Stufenabschnitt 31. Eine Form einer n-ten Stufe, die auf einen dritten Stufenabschnitt folgt, ist nicht speziell vorgegeben.
  • Das Halbleitersubstrat 1, die isolierende Dünnschicht 2 und die Elektrode 3 können mit einem Material, einer Art und einer Dicke ausgebildet werden, die in Bezug auf jene in der ersten und zweiten Ausführungsform identisch sind.
  • Der erste Stufenabschnitt 31 weist eine Dicke von vorzugsweise nicht mehr als 20 µm auf. Es ist wünschenswert, dass ein Punkt, an dem ein unteres Ende 3b2 eines Abschnitts der seitlichen Oberfläche 3a2 des zweiten Stufenabschnitts 32 mit der oberen Oberfläche des ersten Stufenabschnitts 31 in Kontakt steht, um mindestens 100 µm von einem äußeren Randende der oberen Oberfläche des ersten Stufenabschnitts 31 beabstandet ist.
  • An dieser Stelle wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vierten Ausführungsform unter Bezugnahme auf die 25 bis 27 beschrieben. Die 25 bis 27 sind Querschnittsansichten zum Veranschaulichen eines Verfahrens zum Herstellen eines ersten Stufenabschnitts 31 und zweiten Stufenabschnitts 32 der Elektrode 3 der Halbleitervorrichtung gemäß der vierten Ausführungsform. Um die Beschreibung zu vereinfachen, sind die 25 bis 27 in einem anderen Maßstab gezeichnet als 24. Die in den 6 bis 8 gezeigten Schritte in der ersten Ausführungsform sind auch in der vierten Ausführungsform gleich. Die vierte Ausführungsform beinhaltet in den 25 bis 27 gezeigte Merkmale nach dem in 8 gezeigten Schritt in der ersten Ausführungsform. Aus diesem Grund wird in der vierten Ausführungsform eine Beschreibung präsentiert, die mit dem in 25 gezeigten Schritt beginnt.
  • Auf 25 Bezug nehmend, wird eine Struktur aus einem Lack 4 auf der Elektrode 3 ausgebildet. Die Struktur aus dem Lack 4 wird ausgebildet, um den äußeren Randabschnitt um mindestens 100 µm vom äußeren Randende (dem rechten Ende in 25) der oberen Oberfläche des ersten Stufenabschnitts 31 abzudecken, wobei ein Mittelabschnitt des ersten Stufenabschnitts 31 als Öffnung 4a übrig gelassen wird. Jeder beliebige Lack 4 in der ersten Ausführungsform kann als Lack 4 verwendet werden.
  • Der zweite Stufenabschnitt 32, um auf 26 Bezug zu nehmen, wird auf dem ersten Stufenabschnitt 31 ausgebildet. Das Ausbildungsverfahren in der ersten und zweiten Ausführungsform ist als Ausbildungsverfahren des zweiten Stufenabschnitts 32 anwendbar.
  • Eine Kontaktschicht kann auch nach Bedarf ausgebildet werden. Sputtern ist als Verfahren zum Ausbilden einer Kontaktschicht wünschenswert.
  • Auf 27 Bezug nehmend, wird nach Ausbildung des zweiten Stufenabschnitts 32 der Lack 4 entfernt.
  • Der dritte und darauf folgende Stufenabschnitt können auch anhand eines Verfahrens ausgebildet werden, welches das gleiche wie in den 25 bis 27 ist.
  • An dieser Stelle werden eine Funktion und ein Effekt der vierten Ausführungsform beschrieben.
  • Gemäß der Halbleitervorrichtung in der vorliegenden Ausführungsform wurde in Versuchen bestätigt, dass durch Begrenzen einer Dicke des ersten Stufenabschnitts 31 und einer Region, in welcher der zweite Stufenabschnitt 32 auszubilden ist, die auf die isolierende Dünnschicht 2 aufgebrachte Spannung abgebaut werden konnte und die Spannung in der isolierenden Dünnschicht 2 unterdrückt werden konnte, ohne unbedingt den gekrümmten Abschnitt 3a1 zu fertigen.
  • Konkret wurde ein Prüfling von 10 mm x 10 mm gebraucht, die Elektrode 3 wurde derart konstruiert, dass sie -der Vereinfachung halber - zwei Stufen aufwies und der erste Stufenabschnitt 31 eine Dicke von 10 µm aufwies und der zweite Stufenabschnitt 32 eine Dicke von 20 µm aufwies. Ein Punkt, an dem das untere Ende 3b2 des Abschnitts der seitlichen Oberfläche 3a2 des zweiten Stufenabschnitts 32 mit der oberen Oberfläche des ersten Stufenabschnitts 31 in Kontakt stand, war 100 µm vom äußeren Randende der oberen Oberfläche des ersten Stufenabschnitts 31 beabstandet. Nach einstündigem Halten einer Temperatur in den Versuchen bei 350 °C im Vakuum ab Raumtemperatur wurde die Temperatur in den Versuchen erneut auf Raumtemperatur gesetzt. Ein Vakuumwärmebehandlungsofen wurde als Einrichtung zur Wärmebehandlung gebraucht.
  • Daraufhin wurde festgestellt, dass in der isolierenden Dünnschicht 2 direkt unter dem hinteren Abschnitt (der Kante) 3b des ersten Stufenabschnitts 31 kein Riss zu beobachten war und der Effekt der Verringerung der auf die isolierende Dünnschicht 2 aufgebrachten Spannung direkt unter dem hinteren Abschnitt (der Kante) 3b des ersten Stufenabschnitts 31 erreicht worden ist. Es wurde festgestellt, dass durch Gebrauchen des Aufbaus in der vierten Ausführungsform ein Effekt erlangt wurde, welcher der gleiche wie bei der Ausbildung der Auskehlungsform war, ohne die Ausbildung der Auskehlungsform unbedingt zu erfordern. Da es nicht notwendig ist, eine Auskehlung bereitzustellen, kann eine Ausbildung mithilfe einer allgemeineren Technik erfolgen, und die Anwendungsgebiete sind breiter.
  • Fünfte Ausführungsform
  • 28 ist eine schematische Darstellung, die eine Form einer Halbleitervorrichtung gemäß einer fünften Ausführungsform zeigt. Die Halbleitervorrichtung gemäß der vorliegenden Erfindung weist ein Halbleitersubstrat 1, eine isolierende Dünnschicht 2 und eine Elektrode 3 auf, die einen integrierten abstehenden Aufbau aufweist. Die Elektrode 3 weist einen Stufenaufbau auf, der zumindest zwei Stufen beinhaltet, und sie weist einen integrierten Aufbau auf, in welchem die Stufen miteinander zusammenhängen. Das Halbleitersubstrat 1, die isolierende Dünnschicht 2 und die Elektrode 3 können mit einem Material, einer Art und einer Dicke ausgebildet werden, die in Bezug auf jene in der ersten Ausführungsform identisch sind. Eine Auskehlung in der seitlichen Oberfläche des ersten Stufenabschnitts muss nicht ausgebildet werden. Ein Dickeverhältnis zwischen dem ersten Stufenabschnitt 31 und dem zweiten Stufenabschnitt 32 der Elektrode 3 und eine Abmessung einer Position der Verbindung zwischen der Oberfläche des ersten Stufenabschnitts und einem hinteren Abschnitt des zweiten Stufenabschnitts, die dem entspricht, kann mit jenen in der vierten Ausführungsform identisch sein.
  • An dieser Stelle wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer fünften Ausführungsform unter Bezugnahme auf 29 beschrieben. 29 ist eine Querschnittsansicht zum Veranschaulichen eines Verfahrens zum Herstellen eines ersten Stufenabschnitts 31 und zweiten Stufenabschnitts 32 der Elektrode 3 der Halbleitervorrichtung gemäß der fünften Ausführungsform. Um die Beschreibung zu vereinfachen, ist 29 in einem anderen Maßstab gezeichnet als 28. Die in den 6 bis 8 gezeigten Schritte in der ersten Ausführungsform sind auch in der fünften Ausführungsform gleich. Der in 19 gezeigte Schritt in der dritten Ausführungsform, welcher im Anschluss an den in 18 gezeigten Schritt in der dritten Ausführungsform durchgeführt wird, dem in 9 gezeigten Schritt in der ersten Ausführungsform entsprechend, ist auch in der fünften Ausführungsform gleich. Die fünfte Ausführungsform beinhaltet in 29 gezeigte Merkmale nach dem in 19 gezeigten Schritt in der ersten Ausführungsform. Aus diesem Grund wird in der fünften Ausführungsform lediglich ein in 29 gezeigter Schritt beschrieben. Auf 29 Bezug nehmend, wird eine Struktur aus einem Lack 4, gezeigt in 19, entfernt.
  • An dieser Stelle werden eine Funktion und ein Effekt der fünften Ausführungsform beschrieben.
  • Gemäß der Halbleitervorrichtung in der vorliegenden Ausführungsform wird die Elektrode 3 in einer integrierten abstehenden Form ausgebildet. Durch ein solches Integrieren der Elektrode 3 kann eine gemeinsame Oberfläche der Elektrode 3 reduziert werden. Da der Ausgangspunkt für einen Bruch so reduziert werden kann, lässt sich die Funktionssicherheit verbessern.
  • Bezugszeichenliste
    • 1:
    Halbleitersubstrat;
    1a:
    erste Oberfläche;
    2:
    isolierende Dünnschicht;
    2a:
    zweite Oberfläche;
    3:
    Elektrode;
    3a:
    seitliche Oberfläche;
    3a1:
    gekrümmter Ab schnitt;
    3b:
    Kante;
    3b2:
    Kante des zweiten Stufenabschnitts (unteres Ende des Abschnitts der seitlichen Oberfläche des zweiten Stufenabschnitts);
    3c:
    Mittel ab schnitt;
    3d:
    Endabschnitt;
    3e:
    erste Fläche;
    3f:
    zweite Fläche;
    31:
    erster Stufenabschnitt; und
    32:
    zweiter Stufenabschnitt

Claims (7)

  1. Halbleitervorrichtung, umfassend: - ein Halbleitersubstrat (1), das eine erste Oberfläche (1a) aufweist; eine isolierende Dünnschicht (2), die auf der ersten Oberfläche (1a) des Halbleitersubstrats (1) bereitgestellt ist und eine der ersten Oberfläche (1a) entgegengesetzte zweite Oberfläche (2a) aufweist; und - eine Cu-Elektrode (3), die mit der zweiten Oberfläche (2a) der isolierenden Dünnschicht (2) verbunden ist und eine seitliche Oberfläche (3a), eine mit der isolierenden Dünnschicht (2) in Kontakt stehende erste Fläche (3e) und eine der ersten Fläche (3e) entgegengesetzte zweite Fläche (3f) aufweist, - einen äußeren Rand der zweiten Fläche (3f) der Cu-Elektrode (3), der an einer inneren Seite eines äußeren Rands der ersten Fläche (3e) ausgebildet ist, wobei die Cu-Elektrode (3) eine Dicke von nicht weniger als 5 µm und nicht mehr als 10 µm aufweist, wobei die seitliche Oberfläche (3a) der Cu-Elektrode (3) einen gekrümmten Abschnitt (3a1) aufweist, der derart gekrümmt ist, dass er hin zur zweiten Oberfläche (2a) eingesenkt ist, solcherart, dass eine Dicke der Cu-Elektrode (3) hin zu einer Kante abnimmt, an der die seitliche Oberfläche (3a) mit der zweiten Oberfläche (2a) verbunden ist, und in solch einer abgeschrägten Weise, dass ein Winkel, der zwischen der seitlichen Oberfläche (3a) und der zweiten Oberfläche (2a) gebildet wird, kleiner ist, und wobei die Cu-Elektrode (3) einen von der seitlichen Oberfläche (3a) umgebenen Mittelabschnitt aufweist und ein Abstand in einer Richtung entlang der zweiten Oberfläche (2a) von einem Punkt, an dem eine Dicke der seitlichen Oberfläche (3a) von der zweiten Oberfläche (2a) 1/3 einer Dicke der seitlichen Oberfläche (3a) am Mittelabschnitt beträgt, zur Kante mindestens zehnmal größer als die Dicke der seitlichen Oberfläche (3a) an diesem Punkt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die seitliche Oberfläche (3a) derart konstruiert wird, dass sie von der ersten Fläche (3e) zur zweiten Fläche (3f) durchgehend gekrümmt ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Cu-Elektrode (3) einen Stufenaufbau aufweist, der zumindest zwei Stufen beinhaltet, einschließlich eines auf der zweiten Oberfläche (2a) der isolierenden Dünnschicht (2) bereitgestellten ersten Stufenabschnitts (31) und einschließlich des gekrümmten Abschnitts (3a1) und eines zweiten Stufenabschnitts (32), der auf den ersten Stufenabschnitt (31) gestapelt ist, sodass der erste Stufenabschnitt (31) zwischen dem zweiten Stufenabschnitt (32) und der isolierenden Dünnschicht (2) liegt.
  4. Halbleitervorrichtung nach Anspruch 3, wobei eine Dicke des ersten Stufenabschnitts (31) höchstens 1/2 einer Dicke des zweiten Stufenabschnitts (32) ausmacht.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: - Herstellen eines Halbleitersubstrats (1), aufweisend eine erste Oberfläche (1a); - Ausbilden einer isolierenden Dünnschicht (2) auf der ersten Oberfläche (1a) des Halbleitersubstrats (1); - Ausbilden einer Cu-Elektrode (3), die eine Dicke von nicht weniger als 5 µm und nicht mehr als 10 µm aufweist, auf einer zweiten Oberfläche (2a), die der ersten Oberfläche (1a) der isolierenden Dünnschicht (2) gegenüber liegt; und - Ausbilden eines gekrümmten Abschnitts (3a1) in einer seitlichen Oberfläche (3a) der Cu-Elektrode (3) durch Ätzen der Cu-Elektrode (3), wobei der gekrümmte Abschnitt (3a1) derart gekrümmt ist, dass er hin zur zweiten Oberfläche (2a) eingesenkt ist, solcherart, dass eine Dicke der Cu-Elektrode (3) hin zu einer Kante abnimmt, an der die seitliche Oberfläche (3) mit der zweiten Oberfläche (2a) verbunden ist, und in solch einer abgeschrägten Weise, dass ein Winkel, der zwischen der seitlichen Oberfläche (3a) und der zweiten Oberfläche (2a) gebildet wird, kleiner ist, wobei die Cu-Elektrode (3) den ausgebildeten gekrümmten Abschnitt (3a1) aufweist, beinhaltend einen von der seitlichen Oberfläche (3a) umgebenen Mittelabschnitt, und wobei ein Abstand in einer Richtung entlang der zweiten Oberfläche (2a) von einem Punkt, an dem eine Dicke der seitlichen Oberfläche (3a) von der zweiten Oberfläche (2a) 1/3 einer Dicke der seitlichen Oberfläche (3a) am Mittelabschnitt beträgt, zur Kante mindestens zehnmal größer als die Dicke der seitlichen Oberfläche (3a) an diesem Punkt ist.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, wobei es sich bei dem Ätzen um isotropes Ätzen handelt.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 6, wobei es sich bei dem isotropen Ätzen um zumindest eines von Trockenätzen und Nassätzen handelt.
DE112017002888.4T 2016-06-10 2017-05-15 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE112017002888B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016116114 2016-06-10
JP2016-116114 2016-06-10
PCT/JP2017/018134 WO2017212873A1 (ja) 2016-06-10 2017-05-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112017002888T5 DE112017002888T5 (de) 2019-02-21
DE112017002888B4 true DE112017002888B4 (de) 2021-09-23

Family

ID=60578264

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017002888.4T Active DE112017002888B4 (de) 2016-06-10 2017-05-15 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10529587B2 (de)
JP (1) JP6359207B2 (de)
CN (1) CN109219868B (de)
DE (1) DE112017002888B4 (de)
WO (1) WO2017212873A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220139794A1 (en) * 2019-04-09 2022-05-05 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
JP7469933B2 (ja) * 2020-03-30 2024-04-17 ミネベアミツミ株式会社 ひずみゲージ
US20230275010A1 (en) * 2020-07-06 2023-08-31 Amosense Co., Ltd Power module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110016A1 (en) 1998-11-17 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
JP2015185783A (ja) 2014-03-26 2015-10-22 三菱電機株式会社 半導体装置、および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548520A (en) 1976-08-27 1979-07-18 Tokyo Shibaura Electric Co Method of manufacturing a semiconductor device
JPS5917540B2 (ja) 1976-10-26 1984-04-21 株式会社東芝 半導体装置の配線形成方法
JPH0311738A (ja) * 1989-06-09 1991-01-21 Fujitsu Ltd 薄膜導体パターンの形成方法
JP3199404B2 (ja) * 1991-09-24 2001-08-20 松下電器産業株式会社 薄膜トランジスタの製造方法
JP4160013B2 (ja) * 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置
JP2001308323A (ja) * 2000-04-26 2001-11-02 Hitachi Ltd 半導体装置の製造方法
JP3567142B2 (ja) 2000-05-25 2004-09-22 シャープ株式会社 金属配線およびそれを用いたアクティブマトリクス基板
JP2002134510A (ja) * 2000-10-20 2002-05-10 Fuji Electric Co Ltd 配線または電極の形成方法
JP2003258244A (ja) * 2002-02-28 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
JP4225005B2 (ja) * 2002-08-19 2009-02-18 株式会社デンソー 電解めっきを用いた配線の形成方法
JP5478963B2 (ja) * 2009-07-09 2014-04-23 富士フイルム株式会社 電子素子及び電子素子の製造方法
JP2012243984A (ja) * 2011-05-20 2012-12-10 Fujikura Ltd 半導体装置および半導体装置の製造方法
CN103198923A (zh) * 2012-01-05 2013-07-10 三菱综合材料株式会社 薄膜电容器的制造方法及通过该方法得到的薄膜电容器
JP2015192017A (ja) * 2014-03-28 2015-11-02 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110016A1 (en) 1998-11-17 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
JP2015185783A (ja) 2014-03-26 2015-10-22 三菱電機株式会社 半導体装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
CN109219868A (zh) 2019-01-15
JPWO2017212873A1 (ja) 2018-06-14
DE112017002888T5 (de) 2019-02-21
CN109219868B (zh) 2022-12-06
WO2017212873A1 (ja) 2017-12-14
US20190148163A1 (en) 2019-05-16
US10529587B2 (en) 2020-01-07
JP6359207B2 (ja) 2018-07-18

Similar Documents

Publication Publication Date Title
EP1592076B1 (de) Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung
DE102009025413A1 (de) Vorrichtung, die eine Imidschicht mit Nichtkontaktöffnung umfasst, und Verfahren
DE112017002888B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE19531691A1 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1614928A1 (de) Verfahren zur Kontaktierung von Halbleiter-Bauelementen
DE102008048651A1 (de) Stapelkondensator in einem Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE19520768A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE3038773T1 (de) Method for forming voltage-invariant capacitors for mos type integrated circuit device
DE102010042606A1 (de) Manufacturing method of semiconductor device
DE102015200809A1 (de) Halbleiterbauelement mit Grabenstruktur
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE112013003623T5 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE102008016613B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
DE102007029829A1 (de) Halbleiterbauelement mit einem ohmschen Kontakt
DE102014118790A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102022130335B4 (de) Verbesserter nickel-chrom-aluminium-dünnfilmwiderstand und verfahren zum ausbilden desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final