JP5478963B2 - 電子素子及び電子素子の製造方法 - Google Patents
電子素子及び電子素子の製造方法 Download PDFInfo
- Publication number
- JP5478963B2 JP5478963B2 JP2009162625A JP2009162625A JP5478963B2 JP 5478963 B2 JP5478963 B2 JP 5478963B2 JP 2009162625 A JP2009162625 A JP 2009162625A JP 2009162625 A JP2009162625 A JP 2009162625A JP 5478963 B2 JP5478963 B2 JP 5478963B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic device
- substrate
- alloy
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 87
- 229910001257 Nb alloy Inorganic materials 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 238000004544 sputter deposition Methods 0.000 claims description 48
- 230000005669 field effect Effects 0.000 claims description 30
- 230000003746 surface roughness Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 description 132
- 230000000052 comparative effect Effects 0.000 description 32
- 239000000463 material Substances 0.000 description 21
- 238000005259 measurement Methods 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 19
- 238000005530 etching Methods 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000005452 bending Methods 0.000 description 14
- 238000002441 X-ray diffraction Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000000470 constituent Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 7
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000000089 atomic force micrograph Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011112 polyethylene naphthalate Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007733 ion plating Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- -1 Polyethylene terephthalate Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- NNWNNQTUZYVQRK-UHFFFAOYSA-N 5-bromo-1h-pyrrolo[2,3-c]pyridine-2-carboxylic acid Chemical compound BrC1=NC=C2NC(C(=O)O)=CC2=C1 NNWNNQTUZYVQRK-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229920002574 CR-39 Polymers 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920002493 poly(chlorotrifluoroethylene) Polymers 0.000 description 1
- 229920003050 poly-cycloolefin Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、電子素子及び電子素子の製造方法に関する。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）やコンデンサ（キャパシタ）等の電子素子は、一般に、絶縁膜を介して設けられた少なくとも２つの電極を備えている。この薄膜トランジスタ等の電子素子は、液晶素子や電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）等の平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）や、Ｘ線センサー等に適用されている。
電子素子は、一般に、第１の電極を基板上に形成し、該第１の電極上に絶縁膜を介して第２の電極を設けることによって形成される。電子素子が、いわゆるボトムゲート型のＴＦＴである場合には、第１の電極がゲート電極として機能し、第２の電極がソース電極及びドレイン電極として機能する。この第１の電極の構成材料としては、該第１の電極上に設けられる絶縁膜との密着性を考慮してＭｏが用いられている（例えば、特許文献１参照）。
電子素子では、第１の電極と第２の電極とは、絶縁膜によって絶縁分離されているが、第１の電極と第２の電極との間にリーク電流が発生する場合がある。このリーク電流の発生は、結果として電子素子の特性を悪化させる要因となることから、リーク電流抑制のための試みがなされている。
リーク電流抑制の方法としては、第１の電極の端部断面のテーパー角をリーク電流抑制可能な程度の角度に調整する方法が挙げられる。これは、第１の電極の端部断面のテーパー角を可能なかぎり小さくなるように調整することによって、第１の電極と絶縁膜との密着性を向上させて、第１の電極の端部付近における絶縁膜に空洞やクラックが生じることを抑制し、リーク電流を抑制しようとする方法である。
しかし、第１の電極をＭｏから構成した場合には、第１の電極の端部断面のテーパー角を、リーク電流抑制可能な程度の角度にまで調整することは難しい。また、第１の電極をＭｏから構成した場合には、絶縁膜の成膜方法によっては、該第１の電極のテーパー部に対する絶縁膜の被覆性の低下が激しく、該端部付近における絶縁膜に空洞やクラックが生じて、その結果としてリーク電流がさらに増大する場合がある。
リーク電流抑制のための他の方法として、特許文献２には、絶縁膜をＳｉＯ２から構成された層とＳｉＮから構成された層との２層構成とすることが開示されている。しかしながら、特許文献２の技術では、リーク電流抑制のために絶縁膜の層構成を変える（２層構成とする）必要があることから、構成や製造工程の複雑化を招く場合がある。
リーク電流抑制の方法としては、第１の電極の端部断面のテーパー角をリーク電流抑制可能な程度の角度に調整する方法が挙げられる。これは、第１の電極の端部断面のテーパー角を可能なかぎり小さくなるように調整することによって、第１の電極と絶縁膜との密着性を向上させて、第１の電極の端部付近における絶縁膜に空洞やクラックが生じることを抑制し、リーク電流を抑制しようとする方法である。
しかし、第１の電極をＭｏから構成した場合には、第１の電極の端部断面のテーパー角を、リーク電流抑制可能な程度の角度にまで調整することは難しい。また、第１の電極をＭｏから構成した場合には、絶縁膜の成膜方法によっては、該第１の電極のテーパー部に対する絶縁膜の被覆性の低下が激しく、該端部付近における絶縁膜に空洞やクラックが生じて、その結果としてリーク電流がさらに増大する場合がある。
リーク電流抑制のための他の方法として、特許文献２には、絶縁膜をＳｉＯ２から構成された層とＳｉＮから構成された層との２層構成とすることが開示されている。しかしながら、特許文献２の技術では、リーク電流抑制のために絶縁膜の層構成を変える（２層構成とする）必要があることから、構成や製造工程の複雑化を招く場合がある。
本発明は、簡易な構成でリーク電流が抑制される電子素子及びその製造方法を提供することにある。
前記課題を解決するための具体的手段は以下のとおりである。
請求項１に係る発明は、基板上に設けられ、Ｍｏ−Ｎｂ合金から構成された、端部断面のテーパー角が５０°未満であり、表面粗さＲａが０．６ｎｍ以下である第１の電極と、前記第１の電極上に配置された絶縁膜と、前記第１の電極に対して少なくとも前記絶縁膜を介して配置された第２の電極と、を備えた電子素子である。
請求項１に係る発明は、基板上に設けられ、Ｍｏ−Ｎｂ合金から構成された、端部断面のテーパー角が５０°未満であり、表面粗さＲａが０．６ｎｍ以下である第１の電極と、前記第１の電極上に配置された絶縁膜と、前記第１の電極に対して少なくとも前記絶縁膜を介して配置された第２の電極と、を備えた電子素子である。
請求項２に係る発明は、前記第１の電極は、ゲート電極であり、前記第２の電極は、ソース電極及びドレイン電極であり、前記ソース電極と前記ドレイン電極との間に、酸化物半導体を主成分とする活性層を備えた電界効果型トランジスタである請求項１に記載の電子素子である。
請求項３に係る発明は、前記酸化物半導体が、Ｉｎ、Ｚｎ、及びＧａよりなる群より選ばれる少なくとも１種を含む非晶質酸化物である請求項２に記載の電子素子である。
請求項３に係る発明は、前記酸化物半導体が、Ｉｎ、Ｚｎ、及びＧａよりなる群より選ばれる少なくとも１種を含む非晶質酸化物である請求項２に記載の電子素子である。
請求項４に係る発明は、前記Ｍｏ−Ｎｂ合金は非晶質である請求項１〜請求項３の何れか１項に記載の電子素子である。
請求項５に係る発明は、前記基板が可撓性を有する請求項１〜請求項４の何れか１項に記載の電子素子である。
請求項６に係る発明は、基板上に成膜されたＭｏ−Ｎｂ合金からなる金属膜をパターニングすることによって、該基板上にＭｏ−Ｎｂ合金から構成された、端部断面のテーパー角が５０°未満であり、表面粗さＲａが０．６ｎｍ以下である第１の電極を形成する第１の電極形成工程と、前記第1の電極形成工程によって形成された前記第１の電極の少なくとも一部を覆う絶縁膜を、スパッタリング法によって形成する絶縁膜形成工程と、前記第１の電極に対して少なくとも前記絶縁膜を介して配置されるように第２の電極を形成する第２の電極形成工程と、を備えた電子素子の製造方法である。
本発明によれば、簡易な構成でリーク電流が抑制される電子素子及びその製造方法が提供される。
本発明の電子素子は、基板上に設けられ、Ｍｏ−Ｎｂ合金から構成された、端部断面のテーパー角が５０°未満であり、表面粗さＲａが０．６ｎｍ以下である第１の電極と、前記第１の電極上に配置された絶縁膜と、前記第１の電極に対して少なくとも前記絶縁膜を介して配置された第２の電極と、を備えた電子素子である。
本発明者らは、コンデンサ（キャパシタ）や薄膜トランジスタ（ＴＦＴ）等の電子素子について、上記第１の電極をＭｏ−Ｎｂ合金から構成することによって、第１の電極の端部断面のテーパー角を、リーク電流が顕著に抑制される角度にすることができることを見いだした。
ここで、「電極」とは、導電性（体積抵抗率が１×１０−６Ωｃｍ以下）を示す層であることを示している。このため、第１の電極（及び第２の電極）は、導電性を有している。この電極として構成される層には、導電性を示す材料が用いられ、一般的に、導電性を阻害する材料を含む構成は避ける傾向にある。Ｍｏは、導電性を有する材料であるため、第１の電極の構成材料として用いられることは一般的である。しかし、Ｎｂは、絶縁性（体積抵抗率が１０１４Ωｃｍ以上）であることから、電極として構成される層の構成材料として用いられることは、従来、考えられておらず、むしろ、このような絶縁性材料の含有率を下げるような材料選択をする事が一般的である。
一方、本発明者らは、導電性低下の理由から、電極の構成材料として用いる事は従来考えられていなかったＮｂをあえて用い、第１の電極を、Ｍｏ−Ｎｂ合金から構成することによって、リーク電流の抑制された電子素子が提供されることを見いだした。
一方、本発明者らは、導電性低下の理由から、電極の構成材料として用いる事は従来考えられていなかったＮｂをあえて用い、第１の電極を、Ｍｏ−Ｎｂ合金から構成することによって、リーク電流の抑制された電子素子が提供されることを見いだした。
なお、第１の電極をＭｏ−Ｎｂ合金から構成することによって、第１の電極の端部断面のテーパー角をリーク電流が顕著に抑制される程度の角度にまで調整することが可能である。このＭｏ−Ｎｂ合金から構成された第１の電極では、Ｎｂの含有量（原子％）が大きくなるほどテーパー角を小さくすることができる。しかしながら、上述のように、Ｎｂは絶縁性であることから、Ｍｏ−Ｎｂ合金におけるＮｂの含有率（原子％）が大きくなるほど、該Ｍｏ−Ｎｂ合金の導電性は低下する。
このため、Ｍｏ−Ｎｂ合金におけるＮｂの含有率は、第１の電極の「電極」としての機能を損なわず、且つリーク電流の抑制されるテーパー角が実現される含有率であればよく、用途に応じて適宜調整すればよい。
このため、Ｍｏ−Ｎｂ合金におけるＮｂの含有率は、第１の電極の「電極」としての機能を損なわず、且つリーク電流の抑制されるテーパー角が実現される含有率であればよく、用途に応じて適宜調整すればよい。
また、上述のように、第１の電極の端部断面のテーパー角を、リーク電流が顕著に抑制される角度とすることができるこのため、この第１の電極上に設けられる絶縁膜を、スパッタリング法によって成膜した場合であっても、リーク電流の発生が効果的に抑制される。
このスパッタリング法による成膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の成膜法に比べて直進性が高い（成膜方向が直線的である）。このため、スパッタリング法によって絶縁膜の成膜を行なうと、第１の電極の端部断面のテーパー角が大きくなるほど、第１の電極に対する絶縁膜の被覆性が顕著に低下し、第１の電極の端部付近における絶縁膜に空洞やクラックが生じやすくなる。その結果として、リーク電流が増大する傾向にある。しかし、本発明の電子素子では、上記第１の電極の端部断面のテーパー角を、リーク電流が顕著に抑制される程度の角度にまで小さくすることができる。このため、この第１の電極上に設けられる絶縁膜を、スパッタリング法によって成膜した場合であっても、リーク電流の発生が効果的に抑制される。
このスパッタリング法による成膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の成膜法に比べて直進性が高い（成膜方向が直線的である）。このため、スパッタリング法によって絶縁膜の成膜を行なうと、第１の電極の端部断面のテーパー角が大きくなるほど、第１の電極に対する絶縁膜の被覆性が顕著に低下し、第１の電極の端部付近における絶縁膜に空洞やクラックが生じやすくなる。その結果として、リーク電流が増大する傾向にある。しかし、本発明の電子素子では、上記第１の電極の端部断面のテーパー角を、リーク電流が顕著に抑制される程度の角度にまで小さくすることができる。このため、この第１の電極上に設けられる絶縁膜を、スパッタリング法によって成膜した場合であっても、リーク電流の発生が効果的に抑制される。
なお、本発明において、第１の電極の「端部断面のテーパー角」とは、第１の電極の側面と、該第１の電極の基板との接触面と、の成す角を示している。この「第１の電極の側面」とは、第１の電極の面の内の、第１の電極の基板との接触面と、該第１の電極における該接触面に対向する面（以下、上面と称する場合がある）と、に交差する面を示している。なお、以下では、「端部断面のテーパー角」を単に「テーパー角」と称して説明する場合がある。
この基板上に設けられた第１の電極のテーパー角について、図１〜図３を参照して更に詳細に説明する。
図１〜図３は、基板１０及び基板１０上に設けられた第１の電極１２を模式的に示した断面図である。
図１に示すように、第１の電極１２のテーパー角θは、第１の電極１２の側面と、該第１の電極１２における基板１０との接触面と、の成す角度である。詳細には、テーパー角とは、第１の電極１２における上端Ｐと下端Ｑとを結ぶ直線Ｐ−Ｑと、第１の電極１２の基板１０との接触面に相当する直線と、の成す角度（図１中のθ）である。この下端Ｑとは、第１の電極１２の基板１０との接触面と、第１の電極１２の側面と、の境界線を示している。また、上端Ｐとは、第１の電極１２の該接触面に対向する側の面と、第１の電極１２の側面と、の境界線を示している。
図１に示すように、第１の電極１２のテーパー角θは、第１の電極１２の側面と、該第１の電極１２における基板１０との接触面と、の成す角度である。詳細には、テーパー角とは、第１の電極１２における上端Ｐと下端Ｑとを結ぶ直線Ｐ−Ｑと、第１の電極１２の基板１０との接触面に相当する直線と、の成す角度（図１中のθ）である。この下端Ｑとは、第１の電極１２の基板１０との接触面と、第１の電極１２の側面と、の境界線を示している。また、上端Ｐとは、第１の電極１２の該接触面に対向する側の面と、第１の電極１２の側面と、の境界線を示している。
なお、図１には、第１の電極１２の側面が平面である形態を示したが、第１の電極１２の側面が曲面である場合（例えば、下記図２及び図３の場合）についても、同様にしてテーパー角が定義される。図２は、第１の電極１２の側面が該第１の電極１２の外側に向かって突出した曲面である場合の例である。図３は、第１の電極１２の側面が該第１の電極１２の内側に向かって凹んだ曲面である場合の例である。
図２及び図３においても、第１の電極１２のテーパー角θは、第１の電極１２における上端Ｐと下端Ｑとを結ぶ直線Ｐ−Ｑ（図２及び図３では一点鎖線で図示）と、第１の電極１２の基板１０との接触面に相当する直線と、の成す角度である。
図２及び図３においても、第１の電極１２のテーパー角θは、第１の電極１２における上端Ｐと下端Ｑとを結ぶ直線Ｐ−Ｑ（図２及び図３では一点鎖線で図示）と、第１の電極１２の基板１０との接触面に相当する直線と、の成す角度である。
上述のように構成される本発明の電子素子は、コンデンサや、電界効果型トランジスタとして適用される。
次に、電子素子の構成材料について具体的に説明する。
次に、電子素子の構成材料について具体的に説明する。
＜基板＞
電子素子に用いられる基板（図１〜図３中では基板１０）としては特に限定はなく、例えば、ガラス、ＹＳＺ（ジルコニア安定化イットリウム）等の無機基板；ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の有機材料が挙げられる。基板を構成する材料として、上記有機材料を用いる場合には、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れた材料を選択することが好ましい。
電子素子に用いられる基板（図１〜図３中では基板１０）としては特に限定はなく、例えば、ガラス、ＹＳＺ（ジルコニア安定化イットリウム）等の無機基板；ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の有機材料が挙げられる。基板を構成する材料として、上記有機材料を用いる場合には、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れた材料を選択することが好ましい。
この基板としては、可撓性を有することが好ましく、この可撓性を有する観点から、上記有機材料をフィルム状とした有機プラスチックフィルムを用いることが好ましい。
なお、「可撓性」とは、外力をかけて曲げるときの曲げやすさ（たわみやすさ）の程度をいい、小さい外力で容易に曲げられるほど可撓性が大きいことを意味する。
なお、「可撓性」とは、外力をかけて曲げるときの曲げやすさ（たわみやすさ）の程度をいい、小さい外力で容易に曲げられるほど可撓性が大きいことを意味する。
ここで、第１の電極をＭｏ−Ｎｂ合金から構成すると、第１の電極をＭｏから構成した場合に比べて、第１の電極と該第１の電極に接して設けられる他の層との密着性が向上する効果が得られる（詳細後述）。このため、可撓性を有する基板を用いた場合であっても、第１の電極が基板から剥がれにくく、該剥がれによる特性劣化の抑制された電子素子が提供される。
基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。基板の厚みが５０μｍ未満であると、基板自体が十分な平坦性を保持することが難しい場合がある。基板の厚みが５００μｍよりも厚いと、基板自体を自由に曲げることが困難になり、すなわち基板自体の可撓性が乏しくなる。
＜第１の電極＞
上述のように、本発明の電子素子は、コンデンサや、電界効果型トランジスタとして用いられる。本発明の電子素子がボトムゲート型の電界効果型トランジスタである場合には、第１の電極は、該電界効果型トランジスタのゲート電極とされる。本発明の電子素子がコンデンサである場合には、第１の電極は、コンデンサを構成する一対の電極の内の基板側に設けられた電極とされる。
上述のように、本発明の電子素子は、コンデンサや、電界効果型トランジスタとして用いられる。本発明の電子素子がボトムゲート型の電界効果型トランジスタである場合には、第１の電極は、該電界効果型トランジスタのゲート電極とされる。本発明の電子素子がコンデンサである場合には、第１の電極は、コンデンサを構成する一対の電極の内の基板側に設けられた電極とされる。
第１の電極（図１〜図３中では第１の電極１２）は、上述のように、Ｍｏ−Ｎｂ合金から構成されている。第１の電極をＭｏ−Ｎｂ合金から構成することによって、簡易な構成で、リーク電流が抑制される程度の角度にまで第１の電極の端部断面のテーパー角を小さくすることが可能となる。
上記第１の電極の端部断面のテーパー角は、リーク電流が顕著に抑制される角度として、５０°未満であり、４０°未満であることが更に好ましい。第１の電極のテーパー角が５０°未満であると、リーク電流が極めて効果的に抑制される。
なお、第１の電極をＭｏ単体で構成した場合には、第１の電極の端部断面のテーパー角をリーク電流が顕著に抑制される程度の角度にまで調整することは困難であり、具体的には、５０°未満にまで調整することは困難である。
なお、第１の電極をＭｏ単体で構成した場合には、第１の電極の端部断面のテーパー角をリーク電流が顕著に抑制される程度の角度にまで調整することは困難であり、具体的には、５０°未満にまで調整することは困難である。
また、本発明では、第１の電極をＭｏ−Ｎｂ合金から構成することによって、従来技術のようにリーク電流の抑制のために絶縁層を２層構成とする等の電子素子の構成変更を行なうことなく、簡易な構成でリーク電流が抑制される。
この第１の電極を構成するＭｏ−Ｎｂ合金は、非晶質であることが望ましい。本発明において「Ｍｏ−Ｎｂ合金が非晶質」である、とは、Ｍｏ−Ｎｂ合金が、Ｍｏ単体に比べて非晶質であることを示している。具体的には、Ｍｏ−Ｎｂ合金から構成された第１の電極のＸ線回折測定結果によって得られるピークが、Ｍｏ単体から構成された第１の電極のＸ線回折測定結果によって得られるピークに比べてブロード（すなわち、結晶性が悪い状態）であることを示している。
第１の電極を構成するＭｏ−Ｎｂが非晶質であることによって、第１の電極の、上面（基板に対向する側の面）、下面（基板との接触面）、及び側面の平坦性が向上される。さらに、この第１の電極の成膜方法としてスパッタリング法を用いれば、第１の電極の、これらの上面、下面、及び側面の平坦性が更に向上される。
また、第１の電極を構成するＭｏ−Ｎｂが非晶質であることによって、第１の電極の下面と基板との密着性が良好となる。このため、例えば、第１の電極をＭｏ単体で構成したときには密着性の低さから用いることが困難であった基板を用いた場合であっても、第１の電極との良好な密着性が得られる。また、基板として、上述のように可撓性を有する基板を用いた場合であっても、基板と第１の電極との密着性に優れるため、電子素子を屈曲させた場合であっても第１の電極にクラックが発生することが抑制される。
また、第１の電極を構成するＭｏ−Ｎｂが非晶質であることによって、第１の電極の下面と基板との密着性が良好となる。このため、例えば、第１の電極をＭｏ単体で構成したときには密着性の低さから用いることが困難であった基板を用いた場合であっても、第１の電極との良好な密着性が得られる。また、基板として、上述のように可撓性を有する基板を用いた場合であっても、基板と第１の電極との密着性に優れるため、電子素子を屈曲させた場合であっても第１の電極にクラックが発生することが抑制される。
この第１の電極の表面粗さＲａは、０．６ｎｍ以下であり、０．４ｎｍ以下であることが更に好ましい。第１の電極の表面粗さＲａが０．６ｎｍ以下であると、第１の電極上に設けられた絶縁膜との密着性が向上する。
本発明においては、第１の電極を非晶質のＭｏ−Ｎｂ合金から構成することによって、上記表面粗さが容易に実現される。
この「表面粗さ」は、測定対象の試料の１μｍ角（１μｍ×１μｍの測定範囲）のＡＦＭ像における、走査距離１μｍのラインプロファイル３本から得た表面粗さＲａの平均値とした。なお、ＡＦＭ像は、原子間力顕微鏡（ＡＦＭ、Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製 Ｎａｎｏ−Ｒ）によって得た。
また、本発明における電子素子の第１の電極を、上述のように、Ｍｏ−Ｎｂ合金から構成することで、第１の電極をＭｏ単体から構成する場合に比べて、膜応力の低減が図れ、基板（図１〜図３中では基板１０）との密着性が向上する。
この「膜応力」は、Ｓｉウエハー基板を用意し、このＳｉウエハー基板と、該Ｓｉウエハー基板上に第１の電極の構成材料による金属膜の成膜された積層体と、の各々について、東朋テクノロジー社製ＦＬＸ−２３２０−Ｓを用いて曲率半径を測定し、これらの曲率半径の差分を、膜応力として算出した。なお、該積層体としては、該Ｓｉウエハー基板上に、第１の電極の構成材料である金属膜をスパッタリング法によって所望の厚みに成膜して作製したものを用いた。
この第１の電極の厚みは、配線抵抗が確保され、かつ、絶縁層で十分覆うことができるという観点から、１０ｎｍ以上１００ｎｍ以下とすることが好ましく、２０ｎｍ以上５００ｎｍ以下とすることが更に好ましく、４０ｎｍ以上１００ｎｍ以下とすることが特に好ましい。
この第１の電極は、基板上に、Ｍｏ−Ｎｂ合金による金属膜を成膜し、この金属膜をパターニングすることによって形成される（第１の電極形成工程）。
このＭｏ−Ｎｂ合金による金属膜の成膜方法は、特に限定されることはなく、スパッタリング法、イオンプレーティング法等の物理的方式から選択される。中でも、表面の平滑性を向上させる観点から、スパッタリング法が好ましく用いられる。なお、スパッタリング法の場合、Ｍｏ−Ｎｂ合金をターゲットとして用いても良いし、Ｍｏ単体とＮｂ単体とをそれぞれターゲットとして共スパッタにより成膜してもよい。
Ｍｏ−Ｎｂ合金による金属膜をパターニングする方法（加工方法）には特に限定はなく、前述のようにして成膜された金属膜をフォトリソグラフィー及びエッチング（ウェットエッチング又はドライエッチング）により加工するフォトエッチング法であってもよいし、レジストパターン形成、上記金属膜形成、レジスト剥離をこの順に行うリフトオフ法であってもよい。また、上記金属膜の成膜時にシャドウマスクを用い、成膜とパターニングとを同時に行うシャドウマスク法であってもよい。
これらの中でも、プロセスの容易性の理由から、エッチングによる加工が望ましく、中でも、プロセスの容易性の理由から、ウェットエッチングによる加工が望ましい。
これらの中でも、プロセスの容易性の理由から、エッチングによる加工が望ましく、中でも、プロセスの容易性の理由から、ウェットエッチングによる加工が望ましい。
ここで、上述のように、第１の電極をＭｏ−Ｎｂ合金から構成することによって、第１の電極のテーパー角をリーク電流の抑制される角度とすることが可能となる。具体的に、上記５０°未満の範囲でテーパー角を調整する方法（以下、単に「テーパー化」ともいう）としては、上述のようにＭｏ−Ｎｂ合金中のＮｂの含有率が大きくなるほどテーパー角は小さくなることから、このＮｂの含有率を第１の電極の導電性を損なわない範囲で調整する方法が挙げられる。
また、このＮｂの含有率を調整する方法以外にも、Ｍｏ−Ｎｂ合金による金属膜の成膜後、フォトエッチング法によって第１の電極を加工するときのエッチング条件を調整する方法を用いても良い。
また、このＮｂの含有率を調整する方法以外にも、Ｍｏ−Ｎｂ合金による金属膜の成膜後、フォトエッチング法によって第１の電極を加工するときのエッチング条件を調整する方法を用いても良い。
具体的には、例えば、ウェットエッチングの場合にはエッチング液を希釈して用いる方法が挙げられる。エッチング液の濃度が低い程、エッチング速度が低下し、テーパー角が小さくなる傾向がある。
また、レジストパターン（フォトレジストを用いて形成されたレジストパターン）との密着性を調整し、テーパー角を調節する方法がある。レジストパターンとの密着性が悪い方がテーパー角を小さくできる。レジストパターンとの密着性は、レジストパターンのポストベークの温度で調整できる（例えば、ポストベーク温度が低い程、密着性が悪化する傾向がある）。
ドライエッチングの場合は、エッチングガスに酸素を混ぜることにより、エッチングによりレジストパターンを後退させながら上記金属膜をエッチングできるので、第１の電極のテーパー角が、リーク電流の抑制される理想的なテーパー角に容易に調整される。
ドライエッチングの場合は、エッチングガスに酸素を混ぜることにより、エッチングによりレジストパターンを後退させながら上記金属膜をエッチングできるので、第１の電極のテーパー角が、リーク電流の抑制される理想的なテーパー角に容易に調整される。
なお、同じエッチング条件でエッチングを行なった場合であっても、Ｍｏ単体から構成された金属膜のエッチング速度は、Ｍｏ−Ｎｂ合金から構成された金属膜のエッチング速度に比べて早く、テーパー角を５０°未満とすることは困難であった。一方、Ｍｏ−Ｎｂ合金から構成された金属膜は、上記エッチング条件を調整することで、テーパー角が容易に５０°未満に調整され、配線が細る事無く、リーク電流が顕著に抑制される理想的なテーパー角に容易に調整される。
また、本発明の電子素子では、第１の電極がＭｏ−Ｎｂ合金から構成されていることから、Ｍｏ−Ｎｂ合金から構成された金属膜を上記のエッチングによってパターニングすることで第１の電極を形成しても、この第１の電極の配線幅がエッチングによって細くなることが抑制される。これは、同じエッチング条件で、Ｍｏ単体から構成された金属膜をパターニングした場合に比べてエッチング速度が遅いためである。
なお、第１の電極をＭｏ−Ｎｂ合金から構成することによって、第１の電極のテーパー角をリーク電流が効果的に抑制される角度とすることができるが、テーパー角を小さくするほど、第１の電極の実効面積が拡大することが懸念される。このため、第１の電極のテーパー部（第１の電極の面方向端部の、傾斜した側面から下面（基板との接触面）に到る領域）が、酸化処理されていることが好ましい。これにより、第１の電極のテーパー部が絶縁化されるので、第１の電極の実効面積の拡大が抑制される。また、第１の電極のテーパー部への電界の集中が抑制される。
酸化処理の方法には特に限定はないが、例えば、酸素プラズマ処理やＵＶオゾン処理を用いることができる。これらの処理を組み合わせて用いてもよい。酸素プラズマ処理の条件としては特に限定はないが、例えば、酸素圧力０．５〜５０Ｐａ、ＲＦパワー５０Ｗ〜１０００Ｗの状態で１０秒間〜２分間実施すると良い。ＵＶオゾン処理の条件としては特に限定はないが、ＵＶオゾン処理に用いるＵＶ（紫外線）の波長は、１８０ｎｍ〜３００ｎｍが好ましい。
なお、上記では、第１の電極をＭｏ−Ｎｂ合金から構成する形態を説明したが、Ｍｏ−Ｎｂ合金におけるＮｂに代えて、ＴａやＴｉを用いてもよい。例えば、第１の電極を、Ｍｏ−Ｔａ合金から構成してもよいし、Ｍｏ−Ｔｉ合金から構成してもよい。第１の電極を、これらの合金から構成した場合についても、Ｍｏ単体で第１の電極を構成した場合に比べて、簡易な構成でリーク電流が抑制されると考えられる。
＜絶縁膜＞
上記第１の電極上に設けられる絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体も絶縁膜として用いられる。
上記第１の電極上に設けられる絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体も絶縁膜として用いられる。
絶縁膜の膜厚としては１０ｎｍ以上１０００ｎｍ以下が好ましく、５０ｎｍ以上５００ｎｍ以下が更に好ましく、１００ｎｍ以上３００ｎｍ以下が特に好ましい。
絶縁膜はリーク電流を減らすため、また電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、絶縁膜の膜厚を厚くすると、電子素子を電界効果型トランジスタとして用いた場合には、この電界効果型トランジスタの駆動電圧の上昇を招く結果となる。その為、絶縁膜の膜厚は、上記範囲内とすることが好ましい。
絶縁膜はリーク電流を減らすため、また電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、絶縁膜の膜厚を厚くすると、電子素子を電界効果型トランジスタとして用いた場合には、この電界効果型トランジスタの駆動電圧の上昇を招く結果となる。その為、絶縁膜の膜厚は、上記範囲内とすることが好ましい。
絶縁膜の成膜方法としては、特に限定されず、各材料等に応じて選択すればよいが、例えば、スパッタリング法が用いられる（絶縁膜形成工程）。
ここで、上述のように、スパッタリング法による成膜方法は、直進性の強い成膜であるため、成膜時に細部にまで回り込むような成膜を行なうことが困難である。このため、第１の電極の端部断面のテーパー角が大きいほど、第１の電極の端部付近における絶縁膜に空洞やクラックが生じやすくなり、その結果として、リーク電流が増大する。従来では、この第１の電極をＭｏから構成しており、Ｍｏ単体で構成された第１の電極では、端部断面のテーパー角をリーク電流の生じない程度にまで小さくすることは困難であった。具体的には、Ｍｏ単体で構成された第１の電極では、端部断面のテーパー角を５０°未満とすることは困難であった。
ここで、上述のように、スパッタリング法による成膜方法は、直進性の強い成膜であるため、成膜時に細部にまで回り込むような成膜を行なうことが困難である。このため、第１の電極の端部断面のテーパー角が大きいほど、第１の電極の端部付近における絶縁膜に空洞やクラックが生じやすくなり、その結果として、リーク電流が増大する。従来では、この第１の電極をＭｏから構成しており、Ｍｏ単体で構成された第１の電極では、端部断面のテーパー角をリーク電流の生じない程度にまで小さくすることは困難であった。具体的には、Ｍｏ単体で構成された第１の電極では、端部断面のテーパー角を５０°未満とすることは困難であった。
一方、本発明では、上述のように、第１の電極をＭｏ−Ｎｂ合金から構成したことから、Ｍｏ単体で第１の電極を構成した場合に比べて、端部断面のテーパー角を小さくすることができる。このため、絶縁膜の成膜方法としてスパッタリング法を用いた場合であっても、第１の電極の端部付近における絶縁膜に空洞やクラックが生じることが抑制される。
なお、本発明における絶縁膜は、基板上の少なくとも第１の電極の一部を覆うように設けられていればよい。
本発明における絶縁膜の形態の一例としては、例えば、基板上の第１の電極上の領域（電圧印加用の端子部を除く）及び第１の電極以外の領域に渡って全面に設けられた形態が挙げられる。前記端子部においては、絶縁膜が形成されず、第１の電極が露出されている。この第１電極の露出領域は、例えば、フォトエッチング法、リフトオフ法、シャドウマスク法等により絶縁膜を形成（加工）する際に設けることができる。
本発明における絶縁膜の形態の一例としては、例えば、基板上の第１の電極上の領域（電圧印加用の端子部を除く）及び第１の電極以外の領域に渡って全面に設けられた形態が挙げられる。前記端子部においては、絶縁膜が形成されず、第１の電極が露出されている。この第１電極の露出領域は、例えば、フォトエッチング法、リフトオフ法、シャドウマスク法等により絶縁膜を形成（加工）する際に設けることができる。
＜第２の電極＞
上述のように、本発明の電子素子は、コンデンサ（キャパシタ）や、電界効果型トランジスタとして用いられる。本発明の電子素子がコンデンサである場合には、第２の電極は、コンデンサを構成する一対の電極の内の絶縁膜を介して上記第１の電極に対向配置された電極とされる。また、本発明の電子素子が、例えば、ボトムゲート型の電界効果型トランジスタである場合には、第２の電極は、該電界効果型トランジスタのソース電極及びドレイン電極とされる。
上述のように、本発明の電子素子は、コンデンサ（キャパシタ）や、電界効果型トランジスタとして用いられる。本発明の電子素子がコンデンサである場合には、第２の電極は、コンデンサを構成する一対の電極の内の絶縁膜を介して上記第１の電極に対向配置された電極とされる。また、本発明の電子素子が、例えば、ボトムゲート型の電界効果型トランジスタである場合には、第２の電極は、該電界効果型トランジスタのソース電極及びドレイン電極とされる。
第２の電極を構成する材料としては、特に限定はないが、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属；Ａｌ−Ｎｄ、ＡＰＣ等の合金；酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の酸化物導電膜；ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物；またはこれらの混合物；を好適に挙げることができる。中でも、抵抗率が低いという点からは、金属又は合金が好ましい。
なお、この第２の電極を、第１の電極と同じ材料（Ｍｏ−Ｎｂ合金）から構成してもよい。
なお、この第２の電極を、第１の電極と同じ材料（Ｍｏ−Ｎｂ合金）から構成してもよい。
形成される第２の電極の厚みは、２０ｎｍ〜１０００ｎｍが好ましく、５０ｎｍ〜５００ｎｍがより好ましい。
第２の電極の成膜方法は特に限定されることはなく、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、金属又は合金を選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等に従って行うことができる。また第２の電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
第２の電極は、必要に応じパターニングされていてもよい。パターニングの方法としては、前述の、フォトエッチング法、リフトオフ法、シャドウマスク法等を特に制限無く用いることができる。
以下、本発明の電子素子を、コンデンサとして用いた場合、及びボトムゲート型の電界効果型トランジスタとして用いた場合について、具体的に説明する。
図４には、本発明の電子素子であるコンデンサ２０の概略断面図を示した。
図４に示すように、コンデンサ２０は、基板１０上に、第１の電極２２、絶縁膜２４、及び第２の電極２６を順に積層した構成とされている。
コンデンサ２０では、第１の電極２２と第２の電極２６との間に電圧が印加されると、第１の電極２２と第２の電極２６とによって挟まれた絶縁膜２４の領域に、容量が蓄積される。ここで、上記に説明したように、第１の電極２２は、Ｍｏ−Ｎｂ合金から構成されていることから、第１の電極２２と第２の電極２６との間のリーク電流が抑制される。
コンデンサ２０では、第１の電極２２と第２の電極２６との間に電圧が印加されると、第１の電極２２と第２の電極２６とによって挟まれた絶縁膜２４の領域に、容量が蓄積される。ここで、上記に説明したように、第１の電極２２は、Ｍｏ−Ｎｂ合金から構成されていることから、第１の電極２２と第２の電極２６との間のリーク電流が抑制される。
図５には、本発明の電子素子である電界効果型トランジスタ３０の概略断面図を示した。図５に示すように、電界効果型トランジスタ３０は、基板１０上に、第１の電極としてのゲート電極３２Ｇ、絶縁膜としてのゲート絶縁膜３４、ゲート絶縁膜３４上に島状（アイランド状）にパターニングされた活性層３８、及び第２の電極としてのソース電極３６Ｓと第２の電極としてのドレイン電極３６Ｄが積層された構成とされている。すなわち、図５に示す電界効果型トランジスタ３０は、ボトムゲート型（逆スタガ型）であって、活性層３８の上面側（基板１０とは反対の面側）で、ソース電極３６Ｓ及びドレイン電極３６Ｄに接するトップコンタクト型とされている。
活性層３８は、酸化物半導体を主成分としている。なお、主成分とは、活性層３８に含まれる構成成分中で含有量が最も多いことを示し、好ましくは５０％以上であることを示している。この酸化物半導体は、低温で成膜可能であるために、可撓性のあるフィルム状の基板１０やゲート電極３２Ｇ上に好適に形成される。
酸化物半導体としては、好ましくはＩｎ、Ｇａ、及びＺｎよりなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含む酸化物半導体が好ましい。特に好ましくは、特開２００６−１６５５２９号公報等に記載されている非晶質酸化物半導体（ＩＧＺＯ）である。
酸化物半導体としては、好ましくはＩｎ、Ｇａ、及びＺｎよりなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含む酸化物半導体が好ましい。特に好ましくは、特開２００６−１６５５２９号公報等に記載されている非晶質酸化物半導体（ＩＧＺＯ）である。
ここで、上記に説明したように、ゲート電極３２Ｇは、Ｍｏ−Ｎｂ合金から構成されていることから、電界効果型トランジスタ３０のソース電極３６Ｓ及びドレイン電極３６Ｄの何れか一方または双方と、ゲート電極３２Ｇと、の間のリーク電流が抑制される。このため、オフ電流が低減され、オンオフ比〔オン電流／オフ電流〕の高い良好なトランジスタ特性が得られる。
図６には、本発明の電子素子である他の電界効果型トランジスタ４０の概略断面図を示した。図６に示すように、電界効果型トランジスタ４０は、基板１０上に、第１の電極としてのゲート電極４２Ｇ、絶縁膜としてのゲート絶縁膜４４、第２の電極としてのソース電極４６Ｓと第２の電極としてのドレイン電極４６Ｄ、及び活性層４８が積層された構成とされている。すなわち、図６に示す電界効果型トランジスタ４０は、ボトムゲート型（逆スタガ型）であって、活性層４８の下面側（基板１０側）でソース電極４６Ｓ及びドレイン電極４６Ｄに接するボトムコンタクト型とされている。活性層４８は、上記活性層３８と同じ構成であるため説明を省略する。
ここで、上記に説明したように、第１の電極としてのゲート電極４２Ｇは、Ｍｏ−Ｎｂ合金から構成されていることから、電界効果型トランジスタ４０のソース電極４６Ｓ及びドレイン電極４６Ｄの何れか一方または双方と、ゲート電極４２Ｇと、の間のリーク電流が抑制される。このため、オフ電流が低減され、オンオフ比〔オン電流／オフ電流〕の高い良好なトランジスタ特性が得られる。
以上、本発明の電子素子をコンデンサとして用いた場合、及び電界効果型トランジスタとして用いた場合について、具体的に説明したが、本発明の電子素子の適用範囲は、これらに限定されない、
また、本発明の電子素子の用途についても特に限定はなく、例えば、有機ＥＬや液晶表示装置等の表示装置、電磁波検出器（Ｘ線センサー，紫外光センサー等）、バイオセンサー、臭いセンサー等の用途に好適に用いられる。特に、表示装置に好適に用いられる。
以下、本発明を実施例により更に具体的に説明するが、本発明は以下の実施例に限定されるものではない。
（実施例１）
―電界効果型トランジスタとしての電子素子１の作製−
（ゲート電極としての第１の電極形成）
基板としては、厚さ１５０μｍのＰＥＮフイルム（帝人デュポン社製Ｑ６５ＦＡ）を用意した。この基板上に、スパッタリング法によってＭｏ−Ｎｂ合金（Ｍｏ：９５原子％，Ｎｂ：５原子％）から構成された膜厚４０ｎｍの金属膜を成膜した。なお、スパッタ条件は、下記に示した。
―電界効果型トランジスタとしての電子素子１の作製−
（ゲート電極としての第１の電極形成）
基板としては、厚さ１５０μｍのＰＥＮフイルム（帝人デュポン社製Ｑ６５ＦＡ）を用意した。この基板上に、スパッタリング法によってＭｏ−Ｎｂ合金（Ｍｏ：９５原子％，Ｎｂ：５原子％）から構成された膜厚４０ｎｍの金属膜を成膜した。なお、スパッタ条件は、下記に示した。
―Ｍｏ−Ｎｂ合金による金属膜のスパッタ条件―
・スパッタ装置： ＤＣマグネトロンスパッタ装置
・ターゲット：直径４インチＭｏ−Ｎｂ合金ターゲット（Ｍｏ：９５原子％，Ｎｂ：５原子％）
・スパッタ電力： ＤＣ電源３００Ｗ
・圧力（ガス導入時）： ０．２７Ｐａ
・導入ガス及び流量： Ａｒ＝５８．５ｓｃｃｍ
・スパッタ装置： ＤＣマグネトロンスパッタ装置
・ターゲット：直径４インチＭｏ−Ｎｂ合金ターゲット（Ｍｏ：９５原子％，Ｎｂ：５原子％）
・スパッタ電力： ＤＣ電源３００Ｗ
・圧力（ガス導入時）： ０．２７Ｐａ
・導入ガス及び流量： Ａｒ＝５８．５ｓｃｃｍ
次に、上記で形成されたＭｏ−Ｎｂ合金による金属膜上に、フォトレジストＡＺ―５１２４Ｅ（クラリアント・ジャパン製）を用いて第１の電極形成用のレジストパターンを形成した。レジストパターンは、線幅５μｍの直線状パターンとした。
次に、エッチャントとして、ウェットエッチング液として林純薬社製、商品名:Mo用エッチャントＴＳＬ（液温３５℃）を用い、上記形成されたレジストパターンをマスクとして、Ｍｏ−Ｎｂ合金による金属膜のウェットエッチングを行った。
なお、このＭｏ−Ｎｂ合金による金属膜のウェットエッチングは、液温３１℃で行った。このエッチング速度は、１．２１ｎｍ／ｓｅｃであった。
なお、このＭｏ−Ｎｂ合金による金属膜のウェットエッチングは、液温３１℃で行った。このエッチング速度は、１．２１ｎｍ／ｓｅｃであった。
次に、レジスト剥離液ＡＺ−リムーバー（クラリアント・ジャパン製）を用い、レジストパターンを剥離した。以上により、パターニングされたＭｏ−Ｎｂ合金による金属膜である第１の電極（ゲート電極）を形成した。このゲート電極としての第１の電極は、膜厚４０ｎｍ、線幅２５μｍの直線状のＭｏ−Ｎｂパターンであった。
（絶縁膜の形成）
次に、前記基板の第１の電極の形成面に、下記条件のスパッタにより膜厚２００ｎｍのＳｉＯ２膜を形成した。ＳｉＯ２膜は第１の電極のほぼ全面を覆うように形成したが、シャドウマスクを用いたスパッタにより一部（電圧印加用の端子部）のみ露出させた。
次に、前記基板の第１の電極の形成面に、下記条件のスパッタにより膜厚２００ｎｍのＳｉＯ２膜を形成した。ＳｉＯ２膜は第１の電極のほぼ全面を覆うように形成したが、シャドウマスクを用いたスパッタにより一部（電圧印加用の端子部）のみ露出させた。
−絶縁膜のスパッタ条件−
・スパッタ装置： ＲＦマグネトロンスパッタ装置
・ターゲット： フルウチ化学製の直径３インチＳｉＯ２ターゲット（純度４Ｎ）
・スパッタ電力： ＲＦ電源２００Ｗ
・圧力（ガス導入時）： ０．１６４Ｐａ
・導入ガス及び流量： Ａｒ＝４０ｓｃｃｍ，Ｏ２＝４．５ｓｃｃｍ
・スパッタ装置： ＲＦマグネトロンスパッタ装置
・ターゲット： フルウチ化学製の直径３インチＳｉＯ２ターゲット（純度４Ｎ）
・スパッタ電力： ＲＦ電源２００Ｗ
・圧力（ガス導入時）： ０．１６４Ｐａ
・導入ガス及び流量： Ａｒ＝４０ｓｃｃｍ，Ｏ２＝４．５ｓｃｃｍ
（活性層の形成）
上記絶縁層上に、活性層を形成した。活性層の形成は、ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体（直径３インチ）をターゲットとして、下記条件のスパッタにより厚み５０ｎｍの活性層を形成した。
上記絶縁層上に、活性層を形成した。活性層の形成は、ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体（直径３インチ）をターゲットとして、下記条件のスパッタにより厚み５０ｎｍの活性層を形成した。
−活性層のスパッタ条件−
・スパッタ装置： ＲＦマグネトロンスパッタ装置
・スパッタ電力： ＲＦ電源２００Ｗ
・圧力（ガス導入時）： ０．３７Ｐａ
・導入ガス及び流量： Ａｒ＝９７ｓｃｃｍ，Ｏ２＝１．８ｓｃｃｍ
・スパッタ装置： ＲＦマグネトロンスパッタ装置
・スパッタ電力： ＲＦ電源２００Ｗ
・圧力（ガス導入時）： ０．３７Ｐａ
・導入ガス及び流量： Ａｒ＝９７ｓｃｃｍ，Ｏ２＝１．８ｓｃｃｍ
（ソース電極及びドレイン電極としての第２の電極の形成）
上記活性層上に、スパッタリング法によって、厚さ５０ｎｍのＭｏの金属膜を形成した。なお、スパッタ条件は、下記に示した。
上記活性層上に、スパッタリング法によって、厚さ５０ｎｍのＭｏの金属膜を形成した。なお、スパッタ条件は、下記に示した。
―Ｍｏの金属膜のスパッタ条件―
・スパッタ装置： ＤＣマグネトロンスパッタ装置
・ターゲット：直径３インチＭｏターゲット
・スパッタ電力： ＤＣ電源３００Ｗ
・圧力（ガス導入時）： ０．２７Ｐａ
・導入ガス及び流量： Ａｒ＝５８．５ｓｃｃｍ
・スパッタ装置： ＤＣマグネトロンスパッタ装置
・ターゲット：直径３インチＭｏターゲット
・スパッタ電力： ＤＣ電源３００Ｗ
・圧力（ガス導入時）： ０．２７Ｐａ
・導入ガス及び流量： Ａｒ＝５８．５ｓｃｃｍ
次に、上記で形成されたＭｏの金属膜上に、フォトレジストＡＺ―５１２４Ｅ（クラリアント・ジャパン製）を用いて、ソース電極及びドレイン電極形成用のレジストパターンを形成した。次に、ウェットエッチング液として関東化学社製、商品名ＴＳＬ（液温２１℃）を用い、上記形成されたレジストパターンをマスクとして、Ｍｏの金属膜のウェットエッチングを行った。
次に、レジスト剥離液ＡＺ−リムーバー（クラリアント・ジャパン製）を用い、レジストパターンを剥離した。以上により、パターニングされたＭｏの金属膜である第２の電極（ソース電極及びドレイン電極）を形成した。
これによって、電界効果型トランジスタとしての電子素子１を作製した。
（実施例２）
―電界効果型トランジスタとしての電子素子２の作製−
（ゲート電極としての第１の電極形成）
基板としては、厚さ１５０μｍのＰＥＮフイルム（帝人デュポン社製Ｑ６５ＦＡ）を用意した。この基板上に、スパッタリング法によってＭｏ−Ｎｂ合金（Ｍｏ：９５原子％，Ｎｂ：５原子％）から構成された膜厚４０ｎｍの金属膜を成膜した。なお、スパッタ条件は、下記に示した。
―電界効果型トランジスタとしての電子素子２の作製−
（ゲート電極としての第１の電極形成）
基板としては、厚さ１５０μｍのＰＥＮフイルム（帝人デュポン社製Ｑ６５ＦＡ）を用意した。この基板上に、スパッタリング法によってＭｏ−Ｎｂ合金（Ｍｏ：９５原子％，Ｎｂ：５原子％）から構成された膜厚４０ｎｍの金属膜を成膜した。なお、スパッタ条件は、下記に示した。
―Ｍｏ−Ｎｂ合金による金属膜のスパッタ条件―
・スパッタ装置： ＤＣマグネトロンスパッタ装置
・ターゲット：直径４インチＭｏ−Ｎｂ合金ターゲット（Ｍｏ：９７原子％，Ｎｂ：３原子％）
・スパッタ電力： ＤＣ電源３００Ｗ
・圧力（ガス導入時）： ０．２７Ｐａ
・導入ガス及び流量： Ａｒ＝５８．５ｓｃｃｍ
・スパッタ装置： ＤＣマグネトロンスパッタ装置
・ターゲット：直径４インチＭｏ−Ｎｂ合金ターゲット（Ｍｏ：９７原子％，Ｎｂ：３原子％）
・スパッタ電力： ＤＣ電源３００Ｗ
・圧力（ガス導入時）： ０．２７Ｐａ
・導入ガス及び流量： Ａｒ＝５８．５ｓｃｃｍ
次に、上記調整したＭｏ−Ｎｂ合金による金属膜を、実施例１と同じ方法及び同じ条件でウェットエッチングすることにより加工して第１の電極とし、この第1の電極上に、実施例１と同じ方法及び同じ条件で、絶縁膜、活性層、及び第２の電極（ソース電極及びドレイン電極）を順に形成し、電界効果型トランジスタとしての電子素子２を作製した。
（比較例１）
―電界効果型トランジスタとしての比較電子素子１の作製−
比較例１では、上記実施例１で作製した電子素子１における第１の電極（ゲート電極）に代えて、Ｍｏ単体から構成された第１の電極（ゲート電極）とした以外は、実施例１で作製した電子素子１と同じ条件及び同じ作製方法を用いて、電界効果型トランジスタとしての比較電子素子１を作製した。
―電界効果型トランジスタとしての比較電子素子１の作製−
比較例１では、上記実施例１で作製した電子素子１における第１の電極（ゲート電極）に代えて、Ｍｏ単体から構成された第１の電極（ゲート電極）とした以外は、実施例１で作製した電子素子１と同じ条件及び同じ作製方法を用いて、電界効果型トランジスタとしての比較電子素子１を作製した。
比較電子素子１では、下記方法によりＭｏ単体から構成された第１の電極を形成した。
（ゲート電極としての第１の電極形成）
実施例１で用いた基板（厚さ１５０μｍのＰＥＮフィルム（帝人デュポン社製Ｑ６５ＦＡ））上に、スパッタリング法によってＭｏ単体から構成された膜厚４０ｎｍの金属膜を成膜した。なお、スパッタ条件は、下記に示した。
実施例１で用いた基板（厚さ１５０μｍのＰＥＮフィルム（帝人デュポン社製Ｑ６５ＦＡ））上に、スパッタリング法によってＭｏ単体から構成された膜厚４０ｎｍの金属膜を成膜した。なお、スパッタ条件は、下記に示した。
―Ｍｏ金属膜のスパッタ条件―
・スパッタ装置： ＤＣマグネトロンスパッタ装置
・ターゲット：直径４インチＭｏターゲット
・スパッタ電力： ＤＣ電源３００Ｗ
・圧力（ガス導入時）： ０．２７Ｐａ
・導入ガス及び流量： Ａｒ＝５８．５ｓｃｃｍ
・スパッタ装置： ＤＣマグネトロンスパッタ装置
・ターゲット：直径４インチＭｏターゲット
・スパッタ電力： ＤＣ電源３００Ｗ
・圧力（ガス導入時）： ０．２７Ｐａ
・導入ガス及び流量： Ａｒ＝５８．５ｓｃｃｍ
次に、上記で形成されたＭｏ金属膜上に、フォトレジストＡＺ―５１２４Ｅ（クラリアント・ジャパン製）を用いて第１の電極形成用のレジストパターンを形成した。レジストパターンは、線幅２００μｍの直線状パターンとした。
次に、エッチャントとして、ウェットエッチング液として林純薬社製、商品名：ＴＳＬ（液温３１℃）を用い、上記形成されたレジストパターンをマスクとして、Ｍｏ金属膜のウェットエッチングを行った。
なお、このＭｏ金属膜のウェットエッチングは、液温３１℃で行った。このエッチング速度は、２．２２ｎｍ／ｓｅｃであり、実施例１におけるＭｏ−Ｎｂ合金による金属膜に比べてエッチング速度が速かった。
なお、このＭｏ金属膜のウェットエッチングは、液温３１℃で行った。このエッチング速度は、２．２２ｎｍ／ｓｅｃであり、実施例１におけるＭｏ−Ｎｂ合金による金属膜に比べてエッチング速度が速かった。
次に、レジスト剥離液ＡＺ−リムーバー（クラリアント・ジャパン製）を用い、レジストパターンを剥離した。以上により、パターニングされたＭｏ金属膜である第１の電極（ゲート電極）を形成した。このゲート電極としての第１の電極は、膜厚４０ｎｍ、線幅
２５μｍの直線状のＩＺＯパターンであり、実施例１で形成したＭｏ−Ｎｂ合金による第１の電極に比べて、エッチングによる配線の細りがみられた。
２５μｍの直線状のＩＺＯパターンであり、実施例１で形成したＭｏ−Ｎｂ合金による第１の電極に比べて、エッチングによる配線の細りがみられた。
＜測定及び評価＞
上記実施例及び比較例で得られた電子素子１及び比較電子素子１について、以下の測定及び評価を行った。測定及び評価の結果を下記表１に示した。
上記実施例及び比較例で得られた電子素子１及び比較電子素子１について、以下の測定及び評価を行った。測定及び評価の結果を下記表１に示した。
＜第１の電極のテーパー角の測定＞
上記で得られた電子素子１及び比較電子素子１を、基板に垂直な平面で切断し、第１の電極の端部の断面を透過型電子顕微鏡（ＴＥＭ；倍率６００００倍）により撮影した。
撮影されたＴＥＭ写真を用い、第１の電極の一端部の断面のテーパー角を測定した。測定結果を表１に示した。
ここで、テーパー角は、第１の電極の基板との接触面に相当する直線と、第１の電極の上端と下端とを結ぶ直線と、のなす角度とした。この「上端」及び「下端」については、上記に定義したため省略する。
上記で得られた電子素子１及び比較電子素子１を、基板に垂直な平面で切断し、第１の電極の端部の断面を透過型電子顕微鏡（ＴＥＭ；倍率６００００倍）により撮影した。
撮影されたＴＥＭ写真を用い、第１の電極の一端部の断面のテーパー角を測定した。測定結果を表１に示した。
ここで、テーパー角は、第１の電極の基板との接触面に相当する直線と、第１の電極の上端と下端とを結ぶ直線と、のなす角度とした。この「上端」及び「下端」については、上記に定義したため省略する。
＜第１の電極の表面粗さＲａの測定＞
電子素子１、電子素子２、及び比較電子素子１について、上記の製造工程においてパターニングされた第１の電極上に絶縁層を形成する前に、この第１の電極の上面（基板との接触面に対向する面、以下同じ）における表面粗さＲａを測定した。測定結果を表１に示した。
表１に示すように、電子素子１及び電子素子２における第１の電極の上面の表面粗さＲａは、比較電子素子１における第１の電極の上面の表面粗さＲａの１／２以下の値であった。このため、電子素子１及び電子素子２における第１の電極は、比較電子素子１における第１の電極に比べて、上面側に接して設けられる絶縁膜との密着性の向上が図れるといえる。
電子素子１、電子素子２、及び比較電子素子１について、上記の製造工程においてパターニングされた第１の電極上に絶縁層を形成する前に、この第１の電極の上面（基板との接触面に対向する面、以下同じ）における表面粗さＲａを測定した。測定結果を表１に示した。
表１に示すように、電子素子１及び電子素子２における第１の電極の上面の表面粗さＲａは、比較電子素子１における第１の電極の上面の表面粗さＲａの１／２以下の値であった。このため、電子素子１及び電子素子２における第１の電極は、比較電子素子１における第１の電極に比べて、上面側に接して設けられる絶縁膜との密着性の向上が図れるといえる。
表面粗さＲａの測定は、上記実施例１及び比較例１で形成した第１の電極の上面について、１μｍ角（１ｕｍ×１ｕｍの測定範囲）のＡＦＭ像における、走査距離１μｍのラインプロファイル３本から得た表面粗さＲａの平均値とした。なお、ＡＦＭ像は、原子間力顕微鏡（ＡＦＭ、Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製 Ｎａｎｏ−Ｒ）によって得た。
＜基板との密着力評価＞
（膜応力の測定）
電子素子１、及び比較電子素子１に用いられる第１の電極の膜応力の測定を行った。測定結果を表１に示した。
（膜応力の測定）
電子素子１、及び比較電子素子１に用いられる第１の電極の膜応力の測定を行った。測定結果を表１に示した。
表１に示す膜応力の測定結果に示されるように、電子素子１における第１の電極は、比較電子素子１における第１の電極に比べて、膜応力が小さい、という結果が得られた。このため、電子素子１における第１の電極は、比較電子素子１における第１の電極に比べて、基板から剥がれにくく、基板に対する密着性が高い、といえる。
なお、この「膜応力」は、下記方法によって算出した。
具体的には、電子素子１に用いられる第１の電極の膜応力の測定は下記方法により算出した。
まず、厚さ１５０μｍのＳｉウエハー基板の曲率半径を、東朋テクノロジー社製ＦＬＸ−２３２０−Ｓを用いて２５℃５０％ＲＨの環境下で測定した。
次に、該Ｓｉウエハー基板上にスパッタリング法によって、電子素子１における第１の電極の構成材料であるＭｏ−Ｎｂ合金から構成された金属膜を成膜し、該Ｓｉウエハー基板上に該Ｍｏ−Ｎｂ合金から構成された金属膜の成膜された積層体の曲率半径を、東朋テクノロジー社製ＦＬＸ−２３２０−Ｓを用いて２５℃５０％ＲＨの環境下で測定した。そして、該Ｓｉウエハー基板の曲率半径と、該積層体（Ｓｉウエハー基板上にＭｏ−Ｎｂ合金から構成された金属膜の成膜された積層体）の曲率半径と、の差分を、電子素子１に用いられる第１の電極の膜応力として算出した。
具体的には、電子素子１に用いられる第１の電極の膜応力の測定は下記方法により算出した。
まず、厚さ１５０μｍのＳｉウエハー基板の曲率半径を、東朋テクノロジー社製ＦＬＸ−２３２０−Ｓを用いて２５℃５０％ＲＨの環境下で測定した。
次に、該Ｓｉウエハー基板上にスパッタリング法によって、電子素子１における第１の電極の構成材料であるＭｏ−Ｎｂ合金から構成された金属膜を成膜し、該Ｓｉウエハー基板上に該Ｍｏ−Ｎｂ合金から構成された金属膜の成膜された積層体の曲率半径を、東朋テクノロジー社製ＦＬＸ−２３２０−Ｓを用いて２５℃５０％ＲＨの環境下で測定した。そして、該Ｓｉウエハー基板の曲率半径と、該積層体（Ｓｉウエハー基板上にＭｏ−Ｎｂ合金から構成された金属膜の成膜された積層体）の曲率半径と、の差分を、電子素子１に用いられる第１の電極の膜応力として算出した。
比較電子素子１に用いられる第１の電極の膜応力の測定についても同様に、まずは、電子素子１に用いられる第１の電極の膜応力の測定に用いた基板と同じ、厚さ１５０μｍのＳｉウエハー基板の曲率半径を、東朋テクノロジー社製ＦＬＸ−２３２０−Ｓを用いて２５℃５０％ＲＨの環境下で測定した。
そして、該Ｓｉウエハー基板上にスパッタリング法によって、比較電子素子１における第１の電極の構成材料であるＭｏ単体から構成された金属膜を成膜し、該Ｓｉウエハー基板上に該Ｍｏ単体から構成された金属膜の成膜された積層体の曲率半径を、東朋テクノロジー社製ＦＬＸ−２３２０−Ｓを用いて２５℃５０％ＲＨの環境下で測定した。そして、該Ｓｉウエハー基板の曲率半径と、該積層体（Ｓｉウエハー基板上にＭｏ単体から構成された金属膜の成膜された積層体）の曲率半径と、の差分を、比較電子素子１に用いられる第１の電極の膜応力として算出した。
そして、該Ｓｉウエハー基板上にスパッタリング法によって、比較電子素子１における第１の電極の構成材料であるＭｏ単体から構成された金属膜を成膜し、該Ｓｉウエハー基板上に該Ｍｏ単体から構成された金属膜の成膜された積層体の曲率半径を、東朋テクノロジー社製ＦＬＸ−２３２０−Ｓを用いて２５℃５０％ＲＨの環境下で測定した。そして、該Ｓｉウエハー基板の曲率半径と、該積層体（Ｓｉウエハー基板上にＭｏ単体から構成された金属膜の成膜された積層体）の曲率半径と、の差分を、比較電子素子１に用いられる第１の電極の膜応力として算出した。
（曲げ試験）
電子素子１、及び比較電子素子１について、上記の製造工程においてパターニングされた第１の電極上に絶縁層を形成する前に、基板上に形成された第１の電極について曲げ試験を行った。
曲げ試験としては、電子素子１及び比較電子素子１における、基板上に第１の電極が形成された状態の積層体（１０ｍｍ×１０ｍｍ，厚み５０ｎｍの試験片）について、基板の曲率半径を１．５ｃｍ〜２ｃｍの条件で屈曲を繰り返し行い、１回屈曲を行う毎に、曲げ試験機として三菱化学社製の抵抗率計を用いて、１０Ｖの電圧を印加してから３秒後の抵抗値を測定することで、第１の電極の表面抵抗値を測定した。この屈曲回数と、抵抗値との関係を、図１０に示した。また、評価結果を表１に示した。
電子素子１、及び比較電子素子１について、上記の製造工程においてパターニングされた第１の電極上に絶縁層を形成する前に、基板上に形成された第１の電極について曲げ試験を行った。
曲げ試験としては、電子素子１及び比較電子素子１における、基板上に第１の電極が形成された状態の積層体（１０ｍｍ×１０ｍｍ，厚み５０ｎｍの試験片）について、基板の曲率半径を１．５ｃｍ〜２ｃｍの条件で屈曲を繰り返し行い、１回屈曲を行う毎に、曲げ試験機として三菱化学社製の抵抗率計を用いて、１０Ｖの電圧を印加してから３秒後の抵抗値を測定することで、第１の電極の表面抵抗値を測定した。この屈曲回数と、抵抗値との関係を、図１０に示した。また、評価結果を表１に示した。
図１０に示す曲げ試験の測定結果に示されるように、電子素子１における、基板上に第１の電極の形成された状態の積層体の曲げ試験結果を示すプロット（図１０中の正方形で示すプロット８０）は、比較電子素子１における、基板上に第１の電極の形成された状態の積層体の曲げ試験結果を示すプロット（図１０中の菱形で示すプロット８２）に比べて、屈曲回数が増加しても抵抗値の変動は小さい、とうい結果が得られた。
このように、上記膜応力の測定結果と同様に、この曲げ試験の測定結果についても、電子素子１における第１の電極の基板との密着性が、比較電子素子１における第１の電極の基板との密着性に比べて、高い事を示す結果が得られた。
このように、上記膜応力の測定結果と同様に、この曲げ試験の測定結果についても、電子素子１における第１の電極の基板との密着性が、比較電子素子１における第１の電極の基板との密着性に比べて、高い事を示す結果が得られた。
＜Ｘ線回折評価＞
電子素子１、電子素子２、及び比較電子素子１の各々で形成した第１の電極について、Ｘ線回折測定装置（リガク社製）を用いて、スキャン軸２θ／ωの条件でＸＲＤ（Ｘ線回折）を行なった。この結果、実施例１で作製した電子素子１の第１の電極、及び実施例２で作製した電子素子２の第１の電極のＸＲＤ（Ｘ線回折）の解析結果としては、図９に示す線図５０が得られた。一方、比較例１で作製した比較電子素子１の第１の電極のＸＲＤ（Ｘ線回折）の解析結果としては、図９に示す線図５２が得られた
このように、電子素子１及び電子素子２における第１の電極のＸ線回折測定結果によって得られるピークは、比較電子素子１における第１の電極のＸ線回折測定結果によって得られるピークに比べてブロードであり、より非晶質であることが確認された。
電子素子１、電子素子２、及び比較電子素子１の各々で形成した第１の電極について、Ｘ線回折測定装置（リガク社製）を用いて、スキャン軸２θ／ωの条件でＸＲＤ（Ｘ線回折）を行なった。この結果、実施例１で作製した電子素子１の第１の電極、及び実施例２で作製した電子素子２の第１の電極のＸＲＤ（Ｘ線回折）の解析結果としては、図９に示す線図５０が得られた。一方、比較例１で作製した比較電子素子１の第１の電極のＸＲＤ（Ｘ線回折）の解析結果としては、図９に示す線図５２が得られた
このように、電子素子１及び電子素子２における第１の電極のＸ線回折測定結果によって得られるピークは、比較電子素子１における第１の電極のＸ線回折測定結果によって得られるピークに比べてブロードであり、より非晶質であることが確認された。
＜リーク電流の測定＞
上記で得られた電子素子１、電子素子２、及び比較電子素子１のリーク電流を、アジレントテクノロジー社半導体パラメーターアナライザー４１５５Ｃを用いて測定した。
ここで、リーク電流は、第１の電極としてのゲート電極、第２の電極としてのソース電極と、の間に電圧を印加したときに両電極間に流れる電流密度値（Ａ／ｃｍ２）とした。その結果、実施例１で作製した電子素子１のリーク電流特性（上記印加電圧とリーク電流との関係を示す線図）としては、図７中の線図６０に示される結果が得られた。また、実施例２で作製した電子素子２のリーク電流特性（上記印加電圧とリーク電流との関係を示す線図）としては、図７中の線図６２に示される結果が得られた。
一方、比較例１で作製した比較電子素子１のリーク電流特性としては、図７中の線図６４に示される結果が得られた。このように、比較電子素子１のリーク電流特性（図７中、線図６４）に比べて、電子素子１及び電子素子２のリーク電流特性（図７中、線図６０及び線図６２）は、大幅なリーク電流の低減が図れていることが確認された。
上記で得られた電子素子１、電子素子２、及び比較電子素子１のリーク電流を、アジレントテクノロジー社半導体パラメーターアナライザー４１５５Ｃを用いて測定した。
ここで、リーク電流は、第１の電極としてのゲート電極、第２の電極としてのソース電極と、の間に電圧を印加したときに両電極間に流れる電流密度値（Ａ／ｃｍ２）とした。その結果、実施例１で作製した電子素子１のリーク電流特性（上記印加電圧とリーク電流との関係を示す線図）としては、図７中の線図６０に示される結果が得られた。また、実施例２で作製した電子素子２のリーク電流特性（上記印加電圧とリーク電流との関係を示す線図）としては、図７中の線図６２に示される結果が得られた。
一方、比較例１で作製した比較電子素子１のリーク電流特性としては、図７中の線図６４に示される結果が得られた。このように、比較電子素子１のリーク電流特性（図７中、線図６４）に比べて、電子素子１及び電子素子２のリーク電流特性（図７中、線図６０及び線図６２）は、大幅なリーク電流の低減が図れていることが確認された。
＜トランジスタ特性の評価＞
上記作製した電子素子１、電子素子２、及び比較電子素子１を、半導体パラメーターアナライザー（アジレントテクノロジー社製、４１５５Ｃ）を用いて、第１の電極としてのゲート電極に電圧を印加したときのドレイン電流を測定することによって、ゲート電圧印加時の電流−電圧特性を測定した。その結果、図８に示す結果が得られた。詳細には、電子素子１の電流−電圧特性としては、図８中の線図７０によって示される結果となり、電子素子２の電流−電圧特性としては、図８中の線図７２によって示される結果となり、比較電子素子１の電流−電圧特性としては、図８中の線図７４によって示される結果となった。このため、電子素子１及び電子素子２は、比較電子素子１に比べて、オンオフ比〔オン電流／オフ電流〕の高い良好なトランジスタ特性が得られたといえる。
上記作製した電子素子１、電子素子２、及び比較電子素子１を、半導体パラメーターアナライザー（アジレントテクノロジー社製、４１５５Ｃ）を用いて、第１の電極としてのゲート電極に電圧を印加したときのドレイン電流を測定することによって、ゲート電圧印加時の電流−電圧特性を測定した。その結果、図８に示す結果が得られた。詳細には、電子素子１の電流−電圧特性としては、図８中の線図７０によって示される結果となり、電子素子２の電流−電圧特性としては、図８中の線図７２によって示される結果となり、比較電子素子１の電流−電圧特性としては、図８中の線図７４によって示される結果となった。このため、電子素子１及び電子素子２は、比較電子素子１に比べて、オンオフ比〔オン電流／オフ電流〕の高い良好なトランジスタ特性が得られたといえる。
また、上記作製した電子素子１、電子素子２、及び比較電子素子１について、ＴＦＴがオン状態となる電圧値を測定したところ、電子素子１及び電子素子２では＋１Ｖ程度であり、比較電子素子１では−２Ｖであった。このため、ゲート電極（第１の電極）にＭｏ−Ｎｂ合金を用いれば、Ｍｏ単体を用いた場合に比べて、良好なノーマリーオン状態が実現されるといえる。
１０ 基板
１２、２２、３２Ｇ、４２Ｇ 第１の電極
２０ コンデンサ（電子素子）
２４、３４、４４ 絶縁膜
２６、３６Ｓ、３６Ｄ、４６Ｓ、４６Ｄ 第２の電極
３０、４０ 電界効果型トランジスタ（電子素子）
３８、４８ 活性層
Ｐ 上端
Ｑ 下端
θ テーパー角
１２、２２、３２Ｇ、４２Ｇ 第１の電極
２０ コンデンサ（電子素子）
２４、３４、４４ 絶縁膜
２６、３６Ｓ、３６Ｄ、４６Ｓ、４６Ｄ 第２の電極
３０、４０ 電界効果型トランジスタ（電子素子）
３８、４８ 活性層
Ｐ 上端
Ｑ 下端
θ テーパー角
Claims (6)
- 基板上に設けられ、Ｍｏ−Ｎｂ合金から構成された、端部断面のテーパー角が５０°未満であり、表面粗さＲａが０．６ｎｍ以下である第１の電極と、
前記第１の電極上に配置された絶縁膜と、
前記第１の電極に対して少なくとも前記絶縁膜を介して配置された第２の電極と、
を備えた電子素子。 - 前記第１の電極は、ゲート電極であり、
前記第２の電極は、ソース電極及びドレイン電極であり、
前記ソース電極と前記ドレイン電極との間に、酸化物半導体を主成分とする活性層を備えた電界効果型トランジスタである請求項１に記載の電子素子。 - 前記酸化物半導体が、Ｉｎ、Ｚｎ、及びＧａよりなる群より選ばれる少なくとも１種を含む非晶質酸化物である請求項２に記載の電子素子。
- 前記Ｍｏ−Ｎｂ合金は非晶質である請求項１〜請求項３の何れか１項に記載の電子素子。
- 前記基板が可撓性を有する請求項１〜請求項４の何れか１項に記載の電子素子。
- 基板上に成膜されたＭｏ−Ｎｂ合金からなる金属膜をパターニングすることによって、該基板上にＭｏ−Ｎｂ合金から構成された、端部断面のテーパー角が５０°未満であり、表面粗さＲａが０．６ｎｍ以下である第１の電極を形成する第１の電極形成工程と、
前記第1の電極形成工程によって形成された前記第１の電極の少なくとも一部を覆う絶縁膜を、スパッタリング法によって形成する絶縁膜形成工程と、
前記第１の電極に対して少なくとも前記絶縁膜を介して配置されるように第２の電極を形成する第２の電極形成工程と、
を備えた電子素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009162625A JP5478963B2 (ja) | 2009-07-09 | 2009-07-09 | 電子素子及び電子素子の製造方法 |
| US12/825,315 US8324625B2 (en) | 2009-07-09 | 2010-06-28 | Electronic device and method for producing the same |
| TW099121671A TWI460856B (zh) | 2009-07-09 | 2010-07-01 | 電子元件及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009162625A JP5478963B2 (ja) | 2009-07-09 | 2009-07-09 | 電子素子及び電子素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011018786A JP2011018786A (ja) | 2011-01-27 |
| JP5478963B2 true JP5478963B2 (ja) | 2014-04-23 |
Family
ID=43426795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009162625A Active JP5478963B2 (ja) | 2009-07-09 | 2009-07-09 | 電子素子及び電子素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8324625B2 (ja) |
| JP (1) | JP5478963B2 (ja) |
| TW (1) | TWI460856B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009155272A2 (en) * | 2008-06-20 | 2009-12-23 | Carl Zeiss Smt. Inc. | Cross-section systems and methods |
| KR102475812B1 (ko) | 2012-07-20 | 2022-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| US10340885B2 (en) * | 2014-05-08 | 2019-07-02 | Avago Technologies International Sales Pte. Limited | Bulk acoustic wave devices with temperature-compensating niobium alloy electrodes |
| JP6909159B2 (ja) | 2014-12-24 | 2021-07-28 | ナショナル リサーチ カウンシル オブ カナダ | 動的安全装置 |
| WO2017212873A1 (ja) * | 2016-06-10 | 2017-12-14 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193322A (ja) * | 1987-02-06 | 1988-08-10 | Hitachi Ltd | 磁気記録媒体 |
| JP2911672B2 (ja) * | 1992-02-17 | 1999-06-23 | 功二 橋本 | 高耐食アモルファスアルミニウム合金 |
| JPH0926598A (ja) * | 1995-07-10 | 1997-01-28 | Hitachi Ltd | アクティブマトリクス型液晶ディスプレイ装置 |
| JP2002063987A (ja) * | 2000-08-18 | 2002-02-28 | Tdk Corp | 複合基板の製造方法、複合基板およびｅｌ素子 |
| US6822277B2 (en) * | 2000-08-24 | 2004-11-23 | Rohm Co. Ltd. | Semiconductor device and method for manufacturing the same |
| KR100592862B1 (ko) * | 2001-09-05 | 2006-06-26 | 샤프 가부시키가이샤 | 고분자 구조체 및 그것을 구비한 기능 소자, 및트랜지스터 및 그것을 사용한 표시 장치 |
| JP4338481B2 (ja) * | 2003-09-05 | 2009-10-07 | 三菱電機株式会社 | 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ |
| US7408190B2 (en) * | 2005-07-05 | 2008-08-05 | Chunghwa Picture Tubes, Ltd. | Thin film transistor and method of forming the same |
| JP2007250982A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタ及び表示装置 |
| KR100858088B1 (ko) * | 2007-02-28 | 2008-09-10 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| JP5156536B2 (ja) * | 2008-08-19 | 2013-03-06 | 京楽産業．株式会社 | 遊技機の大入賞口開閉扉開閉装置 |
| JP5190709B2 (ja) * | 2009-02-20 | 2013-04-24 | カシオ計算機株式会社 | 表示パネル及びその製造方法 |
-
2009
- 2009-07-09 JP JP2009162625A patent/JP5478963B2/ja active Active
-
2010
- 2010-06-28 US US12/825,315 patent/US8324625B2/en active Active
- 2010-07-01 TW TW099121671A patent/TWI460856B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI460856B (zh) | 2014-11-11 |
| US8324625B2 (en) | 2012-12-04 |
| TW201121044A (en) | 2011-06-16 |
| JP2011018786A (ja) | 2011-01-27 |
| US20110006298A1 (en) | 2011-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101654663B1 (ko) | 전자소자와 그 제조방법, 표시장치, 및 센서 | |
| KR101549797B1 (ko) | 전계 효과형 트랜지스터의 제조 방법, 그리고 전계 효과형 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서 | |
| TWI472038B (zh) | 電子裝置、其製造方法以及顯示裝置 | |
| JP5615744B2 (ja) | 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法 | |
| KR101634101B1 (ko) | 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 장치, 센서 및 x 선 디지털 촬영 장치 | |
| JP5339792B2 (ja) | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 | |
| JP5434000B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP5512144B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20110018833A (ko) | 비정질 산화물 반도체 재료, 전계 효과형 트랜지스터 및 표시장치 | |
| JP2007115807A (ja) | トランジスタ | |
| JP5478963B2 (ja) | 電子素子及び電子素子の製造方法 | |
| JP5507133B2 (ja) | ボトムゲート構造の薄膜トランジスタの製造方法 | |
| KR101687468B1 (ko) | 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치 | |
| TWI485775B (zh) | 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法 | |
| JP2010182929A (ja) | 電界効果型トランジスタの製造方法 | |
| JP5844030B2 (ja) | 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法 | |
| WO2022196684A1 (ja) | 薄膜トランジスタ、および、薄膜トランジスタの製造方法 | |
| JP5604938B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| TWI495738B (zh) | 電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器 | |
| JP2013004849A (ja) | 薄膜トランジスタの製造方法およびロール状薄膜トランジスタ | |
| JP2012033778A (ja) | 薄膜トランジスタとその製造方法、薄膜トランジスタアレイとその製造方法、及び、ディスプレイ装置 | |
| JP2023117705A (ja) | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5478963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |