TWI495738B - 電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器 - Google Patents

電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器 Download PDF

Info

Publication number
TWI495738B
TWI495738B TW100115688A TW100115688A TWI495738B TW I495738 B TWI495738 B TW I495738B TW 100115688 A TW100115688 A TW 100115688A TW 100115688 A TW100115688 A TW 100115688A TW I495738 B TWI495738 B TW I495738B
Authority
TW
Taiwan
Prior art keywords
layer
film forming
film
partial pressure
oxygen
Prior art date
Application number
TW100115688A
Other languages
English (en)
Other versions
TW201231695A (en
Inventor
Masashi Ono
Masahiro Takata
Masayuki Suzuki
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201231695A publication Critical patent/TW201231695A/zh
Application granted granted Critical
Publication of TWI495738B publication Critical patent/TWI495738B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器
本發明關於一種電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器。
近年來，電子裝置之中，將以In-Ga-Zn-O系(IGZO)為首而具有氧非化學計量性的氧化物半導體膜使用於通道層(活性層)的薄膜電晶體的研究正在盛行。該氧化物半導體膜可進行低溫成膜、低溫製程，且表現出高於非晶形矽的移動度，甚至在可見光為透明的，所以可在塑膠板或薄膜等基板上形成可撓性透明薄膜電晶體。
採用這種氧化物半導體膜的薄膜電晶體，在製造時，從裝置的安定性‧控制性的觀點看來，進行界面的缺陷控制被視為重要的事項。尤其是使用氧化物半導體膜的活性層與閘極絕緣層界面的缺陷，會引起電晶體特性中的閥值位移等，而被認為是裝置劣化的主要原因之一(非專利文獻1)。
另外，電子裝置之中，將強磁性體或磁性半導體接合於以氧化物為首的絕緣膜的穿隧接合元件，近年來正受到矚目。已知此穿隧接合元件，比已經達到實用化的GMR效果表現出更大的磁電阻，而為非常期待能往新的高性能磁頭或新的非揮發性記憶體(MRAM等)應用的元件。已知由以此穿隧接合元件為首的穿隧障壁(絕緣膜)與電極層所構成之電子裝置，其絕緣膜與電極層的界面狀態會對其輸送特性造成很大的影響(非專利文獻2)，界面狀態的劣化會導致磁電阻比的降低或漏電流的增大，而大幅損失作為電子裝置的價值。
如此一來，薄膜電晶體或穿隧接合元件為首的電子裝置，可減低在活性層/閘極絕緣層、或絕緣膜/電極層等界面的缺陷，而明顯有助於元件性能或安定性的提升。
因此，減低該界面的缺陷的設計也有幾項報告。以下列舉在薄膜電晶體中的報告作為代表性的例子。
在專利文獻1中揭示了在薄膜電晶體形成活性層後，藉由在300℃以上的氧化環境下退火，而減低可能會變成活性層與閘極絕緣層界面的缺陷的氧缺損。
另外，在專利文獻2、3中揭示了在薄膜電晶體形成活性層後，藉由對該活性層照射氧或臭氧電漿，進行所謂的電漿照射處理，而減低活性層與閘極絕緣層界面、及活性層中的氧缺損。
[先前技術文獻]
[非專利文獻]
[非專利文獻1]J. M,Lee,et al.,Appl. Phys. Lett,93(2008) 093504
[非專利文獻2]S. Yuasa et al.,表面科學Vol.28,No.1,pp.15-21,(2007)
[非專利文獻3]R. R. Oleson,et al.,Jour. of Appl. Phys.,50(1979) 3677
[非專利文獻4]Y. Park,et al.,Proceedings of the IDW'07 Digest,2007(unpublished),Vol. AMD9-1,P.1775.
[專利文獻]
[專利文獻1]日本特表2006-502597號公報
[專利文獻2]日本特開2008-42088號公報
[專利文獻3]日本特開2006-165531號公報
但是如專利文獻1的方法般，為了在高溫使基板上的活性層退火，而必須使用耐熱性高的基板，使得基板的選擇性狹隘，尤其是由有機物等所構成之可撓基板的使用顯著受到限制。
其次，在專利文獻2的方法中，雖然不需使薄膜電晶體退火即可減低氧缺損，然而，為了進行電漿照射處理必須另外使用與成膜機構不同的電漿發生機構，從成本及簡便成膜的觀點看來為不適合。
另外還有文獻報告出，電漿照射會依照使用法或使用條件，反而對於對象物造成傷害，而使對象物中的缺陷增加，因為無法預期的電阻值的變化、或活性層的低電阻化而喪失切換特性(非專利文獻3、非專利文獻4)。所以，由電漿照射處理進行缺陷控制需要高度的專業知識與訣竅，從使製程範圍變廣以作為成膜方法的觀點看來亦不適合。
如此一來，在以往的技術中，一直是採用退火處理或電漿照射處理進行缺陷控制的方法，然而能夠在低溫(例如200℃以下的製程溫度)，且不需要特別的機構與高度的知識，而簡便地減低界面缺陷的方法並不存在。
本發明目的為提供一種電子裝置之製造方法，可簡便地減低界面缺陷，以及一種薄膜電晶體、電氣光學裝置及感測器。
本發明的上述課題，係藉由下述手段解決。
＜1＞　一種電子裝置之製造方法，係具有第1成膜步驟、第2成膜步驟、及分壓控制步驟，該第1成膜步驟係在與大氣隔絕的真空成膜室內，使含有具有氧非化學計量性的氧化物之第1層成膜於基板上；該第2成膜步驟係使包含與前述第1層相同材料或相異材料之第2層成膜於前述第1層上；該分壓控制步驟係在前述第1成膜步驟後與前述第2成膜步驟前之間，將前述第1層保持在前述包含真空成膜室並與大氣隔絕的室內，且保持在高於前述第1成膜步驟中的前述真空成膜室內的氧分壓的氧分壓下。
＜2＞　如＜1＞所記載之電子裝置之製造方法，其中在前述分壓控制步驟中，前述第1成膜步驟後與前述第2成膜步驟前之間的氧分壓與前述第1成膜步驟中的氧分壓相比，高出2.1×10-3 Pa以上。
＜3＞　如＜1＞或＜2＞所記載之電子裝置之製造方法，其中前述真空成膜室包含第1真空成膜室及透過搬運室與前述第1真空成膜室連接之第2真空成膜室，在前述第1成膜步驟中，在前述第1真空成膜室使前述第1層成膜，在前述第2成膜步驟中，在前述第2真空成膜室使前述第2層成膜，在前述分壓控制步驟中，使前述第1真空成膜室內、前述搬運室內、及前述第2真空成膜室內的氧分壓高於前述第1成膜步驟中的前述第1真空成膜室內的氧分壓。
＜4＞　如＜1＞或＜2＞所記載之電子裝置之製造方法，其中在前述第1成膜步驟及前述第2成膜步驟中，藉由具備下列構件之濺鍍裝置進行成膜：前述真空成膜室、配置於前述真空成膜室內，保持住靶的靶座、與前述靶座相向配置，保持住前述基板的基板座、與在前述靶座與前述基板之間生成電漿空間之電漿生成部；在相同的前述真空成膜室內進行前述第1成膜步驟及前述第2成膜步驟的情況下，在前述第1成膜步驟後與前述第2成膜步驟前之間，進行前述分壓控制步驟之同時，在前述相同的真空成膜室內，於前述靶座與前述基板之間配置閘門。
＜5＞　如＜1＞或＜2＞所記載之電子裝置之製造方法，其中前述第1層係導體、半導體或絕緣體。
＜6＞　如＜5＞所記載之電子裝置之製造方法，其中前述第1層係含有In、Ga、Zn及Sn之中至少1種元素之半導體層。
＜7＞　如＜6＞所記載之電子裝置之製造方法，其中前述第1層係含有Inx Gay Znz Oδ (x、y、z、δ＞0)之半導體層。
＜8＞　如＜7＞所記載之電子裝置之製造方法，其中前述基板係具有可撓性，前述第1層及前述第2層係非晶質。
＜9＞　如＜1＞或＜2＞所記載之電子裝置之製造方法，其中在前述第1成膜步驟中，使包含半導體之前述第1層成膜，在前述第2成膜步驟中，使包含絕緣體之前述第2層成膜。
＜10＞　如＜1＞或＜2＞所記載之電子裝置之製造方法，其中包含在前述第1成膜步驟之前，在前述真空成膜室內使含有具有氧非化學計量性的氧化物之第3層成膜於前述基板上之成膜步驟，在前述第1成膜步驟中，使前述第1層隔著前述第3層成膜於前述基板上，且在前述第3層之成膜步驟後與前述第1成膜步驟前之間，將前述第3層保持在高於前述第3層之成膜步驟中的前述真空成膜室內的氧分壓的氧分壓下。
＜11＞　一種薄膜電晶體，其係使用如＜1＞或＜2＞之任一項所記載之電子裝置之製造方法，使活性層成膜作為前述第1層而製作的薄膜電晶體。
＜12＞　一種電氣光學裝置，其具備＜11＞所記載之薄膜電晶體。
＜13＞　一種感測器，其具備＜11＞所記載之薄膜電晶體。
依據本發明，可提供一種電子裝置之製造方法，可簡便地減低界面的氧缺損；以及一種薄膜電晶體、電氣光學裝置及感測器。
以下針對本發明之電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器的一個實施形態，使用圖式作說明。另外，對於實際上具有同樣機能的物體而言，在全部的圖式中採用相同符號作說明，依照情況會有省略其說明的情形。
(第1實施形態)
第1圖表示本發明之第1實施形態所關連之電子裝置之製造方法之製造順序之圖。
-基板之準備-
本發明之第1實施形態所關連之電子裝置之製造方法，首先如第1圖(A)所示般，準備基板10。為了使後述製程全部可在低溫(例如200℃以下)進行，基板10亦可採用具有可撓性的樹脂基板等耐熱性低的基板，可因應於用途而從種類廣泛的基板中適當地選擇。
-第1成膜步驟-
其次如第1圖(B)所示般，在與大氣隔絕的真空成膜室內，進行使含有具有氧非化學計量性的氧化物之第1層12成膜於基板10上之第1成膜步驟。
另外，上述真空成膜室的「真空」是指成膜室內到達真空的程度在10-8 Pa以上10-1 以下Pa的情況。另外，「含有氧化物」意指構成第1層12的構成成分中的全部或一部分為氧化物的這兩種情況。
在此第1成膜步驟中，並不受限於直接使第1層12成膜於基板10上的情況，亦包括使第1層12間接成膜於基板10上的情況，在使第1層12間接成膜的情況下，可列舉例如成膜於基板10上的導電體層、半導體層、或絕緣體層上、以及成膜於該等層合構造上的情況。
成膜於基板10上之第1層12，只要是具有氧非化學計量性的物質，則導體、半導體或絕緣體之任一者皆可。另外，本實施形態中，「導體」是指比電阻值未滿10-2 Ωcm的物質；「半導體」是指比電阻值在10-2 Ωcm以上107 Ωcm以下的物質；絕緣體是指比電阻值超過107 Ωcm的物質。
在第1層12為導體的情況中，係以含有由Al、Sc、Ti、Mn、Fe、Ga、Y、In、Sn、Ho、Er、Tm、Yb、Lu、Mg、Ca、Ni、Zn、Sr及Ba所構成之群中所選出的至少1種元素為佳。
在第1層12為半導體的情況下，第1層12係以含有由Al、Sc、Ti、Mn、Fe、Ga、Y、In、Sn、Ho、Er、Tm、Yb、Lu、Mg、Ca、Ni、Zn、Sr及Ba所構成之群中所選出的至少1種元素為佳，以含有In、Ga、Zn及Sn之中至少1種元素為較佳，含有Inx Gay Znz Oδ (x、y、z、δ＞0)為更佳。
另外，在第1層12為絕緣體的情況下，InGaZnO4-δ (δ≧0)、SiON、SiO2 、Al2 O3 、Y2 O3 、MgO、TiO2 、GeO2 、Ta2 O5 、HfO2 、Sc2 O3 、Ga2 O3 、ZrO2 、Ln2 O3 (鑭系的氧化物)等，或含有至少兩個以上該等化合物為佳。另外，在這些例子中，在InGaZnO4-δ (δ≧0)以外的材料沒有氧缺損量δ的表記，然而即使是以例如碘滴定法或電量滴定法等現存的氧含量決定方法無法測定的數量級(order)，只要多少具有氧非化學計量性，即可使用作為本實施形態的絕緣體。
另外，第1層12在含有結晶相、非晶質相、或微結晶的膜方面為有效的，而從膜均勻性的觀點看來，以非晶質為佳。其理由是因為非晶質膜在整個大面積容易形成均勻的膜，多結晶般的粒界並不存在，因此容易抑制元件特性的變異。另外，只要是例如非晶質IGZO膜等非晶質膜，即可在低溫(基板溫度200℃以下)成膜，容易形成於作為基板10而如塑膠基板般具有可撓性的樹脂基板上。所以變得更容易適用在具備樹脂基板的可撓顯示器等，其搭載了具有第1層12的薄膜電晶體等電子裝置。
另外，第1層12是否為非晶質，可藉由X射線繞射測定作確認。亦即藉由X射線繞射測定，在並未偵測到明確顯示出結晶構造的峰的情況下，可判斷第1層12為非晶質。
第1層12的成膜，係考慮到與所使用材料的適性，而由例如印刷式、塗布式等濕式方法、真空蒸鍍法、濺鍍法、離子鍍法等物理方法、CVD、電漿CVD法等化學方法等之中適當地選擇方法，依此進行成膜。
此處，第1成膜步驟中之真空成膜室內的氧分壓，並未受到特別限定，而例如1.0×10-1 Pa以下1.0×10-4 Pa以上。
-第2成膜步驟-
其次如第1圖(C)所示般，在與大氣隔絕的真空成膜室內，進行使包含與該第1層12相同材料或相異材料之第2層14成膜於第1層12上之第2成膜步驟。
第2層14與第1層12同樣地，可為導體、半導體或絕緣體之任一者，或可含有結晶相、非晶質相、或微結晶。但是與第1層12相比，第2層14亦可不需特別含有具氧非化學計量性的氧化物。
關於第2層14的成膜方法，可列舉與第1層12同樣的方法，而第2成膜步驟中的各項條件，例如第2成膜步驟中的真空成膜室內的氧分壓，與第1成膜步驟中的真空成膜室內的氧分壓相同或相異皆可。另外，亦可高於在後述分壓控制步驟所使用的氧分壓。
此處，在第1成膜步驟及第2成膜步驟中所使用的「真空成膜室」不僅包括單一真空成膜室，還包括第1真空成膜室及透過搬運室與第1真空成膜室連接之第2真空成膜室等複數個真空成膜室所構成的情況。所以，本發明之第1實施形態所關連之電子裝置之製造方法，亦可在單一真空成膜室內進行第1成膜步驟及第2成膜步驟，或可在藉由與大氣隔絕的搬運室連接的兩個以上真空成膜室內分開進行第1成膜步驟與第2成膜步驟。
另外，在藉由與大氣隔絕的搬運室連接的兩個以上真空成膜室內進行成膜的情況，可列舉例如在第1成膜步驟中，在第1真空成膜室內使第1層12成膜，將層合有第1層12的基板10透過搬運室搬運至第2真空成膜室，在第2成膜步驟中，在第2真空成膜室內使第2層14成膜於第1層12上的情況。
在單一真空成膜室內進行全部的成膜步驟的情況下，可期待基板10的搬運步驟所附隨的成本降低、或成膜步驟的時間縮短。另一方面，在藉由與大氣隔絕的搬運室連接的兩個以上真空成膜室內進行成膜的情況下，例如在一個真空成膜室內必定只有進行特定材料的成膜，可防止雜質的混入，而能夠期待膜特性的提升。
-分壓控制步驟-
第2圖表示在本發.明之第1實施形態所關連之電子裝置之製造方法各步驟中基板10周圍的氧分壓狀態之圖。
如第2圖所示般，在第1圖(B)所示的步驟與第1圖(C)所示的步驟之間，亦即在第1成膜步驟後與第2成膜步驟前之間，在包含真空成膜室並與大氣隔絕的室內，進行將第1層12保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下之分壓控制步驟。
在此分壓控制步驟中，在第1成膜步驟後與第2成膜步驟前之間，將第1層12保持在比第1成膜步驟中的真空成膜室內的氧分壓高2.1×10-3 Pa以上的高氧分壓下為佳。另外，絕對值為5.9×10-3 Pa以上為佳。其理由是因為可確實減低後述第1層12與第2層14界面的氧缺損。
另外，「在第1成膜步驟後與第2成膜步驟前之間」，從確實減低氧缺損的觀點看來，係以在第1成膜步驟剛完成後與第2成膜步驟正要開始前之間為佳，然而亦可在第1成膜步驟後與第2成膜步驟前的至少一部分之間。
實際上，依照使用於第1成膜步驟及第2成膜步驟之成膜裝置種類，在第2成膜步驟正要開始前，會需要切換為第2成膜步驟所使用的氧分壓的時間，而會有在第1成膜步驟後與第2成膜步驟前之間，成為與第2成膜步驟所使用的氧分壓相同的氧分壓會占一段時間(例如2～5秒鐘)的情況。在這樣的情況下，在第2成膜步驟所使用的氧分壓若在第1成膜步驟所使用的氧分壓以下，則在第1成膜步驟後與第2成膜步驟前之間以內，第2成膜步驟正要開始前的一定期間，無法將第1層12保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下，而至少在第1成膜步驟後與第2成膜步驟前之間以內的其他期間，可將第1層12保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下。理所當然地，只要使用不需要上述切換時間的成膜裝置，則亦可在如上述般第1成膜步驟剛完成後與第2成膜步驟正要開始前之間，將第1層12保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下。
另外在第2圖中，在第1成膜步驟剛完成後，使基板10周圍的氧分壓由第1成膜步驟中的氧分壓急劇升高至既定氧分壓的方式進行控制，然而亦能夠以徐緩升高的方式進行控制。同樣地，使基板10周圍的氧分壓由該升高的既定氧分壓急劇降低至第2成膜步驟中的氧分壓的方式進行控制，然而亦能夠以徐緩降低的方式進行控制。
另外，在第1成膜步驟後與第2成膜步驟前之間，為了將第1層12保持在包含真空成膜室並與大氣隔絕的室內，且保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下，而在單一真空成膜室內進行第1成膜步驟及第2成膜步驟的情況下，僅將該單一真空成膜室內控制在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓。另外，在藉由與大氣隔絕的搬運室連接的兩個以上真空成膜室內分開進行如上述般的第1成膜步驟與第2成膜步驟的情況下，將第1真空成膜室內、搬運室內及第2真空成膜室內的全部室內控制在高於第1成膜步驟中的第1真空成膜室內的氧分壓的氧分壓。
-成膜結束-
在第2成膜步驟後，將層合有第1層12及第2層14的基板10由真空成膜室取出至大氣中。此結果可得到如第3圖所示般的電子裝置20。
在所得到的電子裝置20中，包含例如薄膜電晶體、穿隧接合元件、電氣光學裝置及記憶裝置等。
在該等電子裝置之中，電氣光學裝置一般而言是指具備藉由電的作用而發光或使來自外部的光線的狀態發生變化的電氣光學元件的裝置，包括自行發光的物體，與控制來自外部的光線通過的物體這兩者。例如電氣光學元件是指具備液晶元件、具有分散有電泳粒子的分散媒體之電泳元件、EL(電致發光)元件，使由施加電場所產生的電子撞擊發光板而使其發光的電子放出元件的主動矩陣型顯示裝置等。
-效果-
此處，在第1成膜步驟後與第2成膜步驟前之間，直接將基板10保持在例如與第1成膜步驟相同的氧分壓下，則氧的一部分會由第1層12表面逸出，若直接進行第2成膜步驟，則氧在第1層12表面(第1層12與第2層14的界面)的進出會被抑制，而使得第1層12表面的氧含量幾乎固定在一部分的氧由第1層12表面逸出的狀態，亦即在氧缺損量大的狀態。
相對於此，依據本發明之第1實施形態之電子裝置20之製造方法，藉由在第1成膜步驟後與第2成膜步驟前之間，在包含真空成膜室並與大氣隔絕的室內，進行將第1層12保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下之分壓控制步驟，在第1成膜步驟後與第2成膜步驟前之間，可抑制氧的一部分由第1層12表面逸出。然後藉由第2成膜步驟使第2層14成膜於第1層12上，因此氧變得難以由第1層12表面(第1層12與第2層14的界面)脫逸，而第1層12表面的氧含量幾乎固定在氧缺損量為零或很小的狀態。
所以能夠得到電子裝置20，其係能夠減低第1層12與第2層14界面缺陷的氧缺損。
於是這種製造方法與電漿照射處理相比，由於不需要特別的機構與高度的知識，因此可簡便地得到減低第1層12與第2層14界面缺陷的電子裝置20。另外，與電漿照射處理相比，由於並未直接對第1層12表面照射電漿，因此可抑制對於該第1層12表面造成電漿傷害，而能夠減低由電漿傷害所造成第1層12與第2層14的界面缺陷。
另外，與使第1層12退火的情況相比，在例如以非晶質IGZO等作為第1層12及第2層14的材料的情況下，能夠在低溫(例如200℃以下的製程溫度)實施製造方法中所有的步驟，情況依照第1層或第2層的材料而定。所以基板10亦可採用具有可撓性的樹脂基板等耐熱性低的基板，可因應用途而從種類廣泛的基板中適當地選擇。
-其他步驟-
在本發明之第1實施形態所關連之電子裝置20之製造方法中，除了以上的步驟以外，還可適當地增設各式各樣的步驟。
例如在第1成膜步驟之前，亦可增設在真空成膜室內使含有具有氧非化學計量性的氧化物的第3層(未圖示)成膜於基板10上之成膜步驟，此情況下，在第1成膜步驟中，使第1層12隔著第3層成膜於基板10上，且在第3層的成膜步驟後與第1成膜步驟前之間，將第3層保持在高於第3層的成膜步驟中的真空成膜室內的氧分壓的氧分壓下。
同樣地，在第2成膜步驟之後，亦可增設在真空成膜室內使第4層(未圖示)成膜於第2層14上之成膜步驟。然後，在第2層14含有具有氧非化學計量性的氧化物的情況下，在第2層14的成膜步驟後與第4層的成膜步驟前之間，將第2層14保持在高於第2層14的成膜步驟中的真空成膜室內的氧分壓的氧分壓下。
如此一來，在3層以上的複數層構造所構成之電子裝置之中，在具有氧非化學計量性的氧化物層上層合既定層的情況下，可適用本發明之第1實施形態所關連之電子裝置之製造方法。
此處，包括如第3圖所示之電子裝置20，複數個層構造所構成之電子裝置之中，在層構造的最上層含有具有氧非化學計量性的氧化物的情況下，若將電子裝置取出至大氣中，則大氣中的氧分壓為2.0×104 Pa左右，與真空成膜室內的氧分壓相比為非常高，且該最上層暴露至大氣中，因此氧會進入該最上層，該最上層的氧缺損受到補償，因此不需要如上述般的分壓控制步驟。
但是，即使是在第1成膜步驟後與第2成膜步驟前之間，暫時將基板10取出至大氣中，如上述般的分壓控制步驟也是必要的。這是因為即使成膜於基板10上的第1層12表面因為取出至大氣中使得氧缺損受到補償，若將基板10再度置入真空成膜室內，則因為其氧分壓低，氧會由第1層12表面脫逸。所以，上述分壓控制步驟之「在第1成膜步驟後與第2成膜步驟前之間」亦包含在第1成膜步驟後與第2成膜步驟前之間，暫時將基板10取出至大氣中的情況。
另外，在本第1實施形態中，說明了對於具有氧缺損的氧化物而言為有效的情況，然而對於具有過剩氧的氧化物而言亦為有效。
另外，第1成膜步驟及第2成膜步驟，可藉由如以下般的濺鍍裝置進行成膜。
第4圖表示濺鍍裝置的一部分之概略剖面圖。
如第4圖所示般，濺鍍裝置100概略地由在內部具備可保持住基板10，同時可將基板10加熱至既定溫度之加熱器102A的靜電夾盤等基板座102；使電漿發生之電漿電極(陰極電極)104；在基板座102與作為靶座的電漿電極104之間自由出入的閘門106；將該等包含在內部之真空成膜室108所構成。另外，此電漿電極104相當於保持住靶T的靶座。
在基板10連接有用於控制基板10電位的電源110。
另外，基板座102與電漿電極104互相對向並且離開一定間隔而配置，並裝設有靶T，其組成對應於成膜於電漿電極104上的膜組成。電漿電極104連接於高頻電源112。
另外，將電漿電極104與高頻電源112稱為電漿生成部。另外在第4圖中，基板座102與電漿電極104呈對向，亦即基板座102的面與電漿電極104的面平行而相向，而基板座102的面與電漿電極104的面亦可不平行而夾某個角度而相向。
在真空成膜室108中，安裝有將成膜所需要的氣體(成膜氣體)G導入真空成膜室108內之氣體導入管114；與進行真空成膜室108內氣體的排氣V之氣體排出管116。氣體G採用Ar/O2 混合氣體等。另外，真空成膜室108為接地的狀態。
在真空成膜室108的底面108A，以將電漿電極104圍住的方式直立設置有接地屏蔽，亦即接地構件118。此接地構件118，係為了不會由電漿電極104往側方或下方對真空成膜室108放電而使用的物體。
在成膜時，在使閘門106由靶上退避的狀態下，藉由高頻電源112對於電漿電極104施加高頻交流電壓，真空成膜室108與電漿電極104分別作為陽極與陰極而發揮作用，在兩者之間發生放電，使導入真空成膜室108內的氣體G電漿化，產生Ar離子等正離子Ip。所產生的正離子Ip會濺鍍至靶T。受到正離子Ip濺鍍的靶T，其構成元素Tp會在由靶放出的中性或離子化的狀態下蒸鍍於基板10。藉著實施此蒸鍍既定時間，而使既定厚度的膜成膜。圖中，符號P表示電漿空間(但是在成膜時，閘門106為退避狀態，因此閘門106上部的空間亦為電漿空間)。
於是，在使用這樣的濺鍍裝置100，在相同的真空成膜室108內進行上述第1成膜步驟及第2成膜步驟的情況下，除了在第1成膜步驟後與第2成膜步驟前之間進行分壓控制步驟以外，還使閘門106移動，並將此閘門106配置在真空成膜室108內的靶座與基板10之間。
藉著將這樣的步驟增設於本發明之第1實施形態所關連之電子裝置20之製造方法，在第1成膜步驟後與第2成膜步驟前之間，即使在靶座上的空間產生電漿P，往基板10側的電漿P會被閘門106隔絕，因此可防止在閘門106上部對於層合於基板10的第1層12表面造成電漿傷害。另外，成膜所使用的濺鍍裝置100藉著插入閘門106，可使電漿的電位成為0V，加速電位的觀點看來，亦可防止電漿傷害。
此結果，可進一步減低電漿傷害造成的第1層12與第2層14的界面缺陷。
另外，對於在靶座與基板10之間配置一個閘門106的情況作說明，而在陰極用的閘門與基板10用的閘門為不同個的情況下，從更確實防止電漿傷害的觀點看來，係以將這兩者配置於靶座與基板10之間為佳。
(第2實施形態)
在第2實施形態中，如第3圖所示之電子裝置20列舉薄膜電晶體為一例，針對電子裝置20作較具體的說明。
本發明之第2實施形態所關連之薄膜電晶體，至少具有閘極電極、閘極絕緣層、活性層、源極電極及汲極電極，具有對於閘極電極施加電壓，控制流過活性層的電流，切換源極電極與汲極電極間電流的機能之主動元件。
薄膜電晶體的元件構造，基於閘極電極的位置，而為所謂的逆交錯(stagger)構造(亦可稱為下閘極型)以及交錯構造(亦可稱為上閘極型)的任一形態皆可，另外，基於活性層與源極電極及汲極電極(適當地稱為「源極-汲極電極」)的接觸部分，而為所謂的上接觸型或下接觸型的任一形態皆可。
另外，上閘極型是指閘極電極配置於閘極絕緣層上側，活性層形成於閘極絕緣層下側的形態，下閘極型是指閘極電極配置於閘極絕緣層下側，活性層形成於閘極絕緣層上側的形態。另外，下接觸型是指源極-汲極電極比活性層更早形成，而活性層的下面與源極-汲極電極接觸的形態，上接觸型是指活性層比源極-汲極電極更早形成，而活性層的上面與源極-汲極電極接觸的形態。
第5圖表示本發明之第2實施形態所關連之薄膜電晶體，為上閘極構造且為下接觸型薄膜電晶體其中一例之示意圖。薄膜電晶體200係以源極電極204及汲極電極206互相離開一定間隔的方式設置於基板10上，進一步在該等之上層合活性層208，在該活性層208上依序層合閘極絕緣層210與閘極電極212而構成。
另外，第6圖表示本發明之第2實施形態所關連之薄膜電晶體，為上閘極構造且為上接觸型薄膜電晶體其中一例之示意圖。薄膜電晶體300的構成，係使活性層302層合於基板10表面上，源極電極304及汲極電極306互相離開一定間隔而設置於活性層302上，進一步在該等之上依序層合閘極絕緣層308與閘極電極310。
另外，第7圖表示本發明之實施形態所關連之薄膜電晶體，為下閘極構造且為上接觸型薄膜電晶體其中一例之示意圖。薄膜電晶體400的構成，係在基板10上依序層合有閘極電極402、閘極絕緣層404、與活性層406，源極電極408及汲極電極410互相離開一定間隔而設置於活性層406表面上。
另外，本發明之第2實施形態所關連之薄膜電晶體除了上述之外，還可為各式各樣的構成，適當地在活性層上具備保護層或基板上具備絕緣層等的構成即可。
其次，針對本發明之實施形態所關連之薄膜電晶體之製造方法，舉如第5圖所示般的上閘極構造且為下接觸型薄膜電晶體200為例作說明。
-基板的準備-
首先準備用於形成薄膜電晶體200的基板10。
對於基板10的形狀、構造、大小等並無特別限制，可因應目的而適當地選擇。基板10的構造可為單層構造或可為層合構造。
基板10的材質並無特別限定，可列舉例如YSZ(釔安定化鋯)、玻璃等無機基板、或具有可撓性的基板如飽和聚酯/聚對苯二甲酸乙二酯(PET)系樹脂基板、聚萘二甲酸乙二酯(PEN)樹脂基板、交聯富馬酸二酯系樹脂基板、聚碳酸酯(PC)系樹脂基板、聚醚碸(PES)樹脂基板、聚碸(PSF、PSU)樹脂基板、聚芳酯(PAR)樹脂基板、環狀聚烯烴(COP、COC)樹脂基板、纖維素系樹脂基板、聚醯亞胺(PI)樹脂基板、聚醯胺醯亞胺(PAI)樹脂基板、馬來醯亞胺-烯烴樹脂基板、聚醯胺(PA)樹脂基板、丙烯酸系樹脂基板、氟系樹脂基板、環氧系樹脂基板、矽氧系樹脂薄膜基板、聚苯并唑系樹脂基板、由環硫化物化合物製成的基板、液晶聚合物(LCP)基板、氰酸酯系樹脂基板、芳香族醚系樹脂基板、由與氧化矽粒子的複合塑膠材料所構成之基板、由與金屬奈米粒子、無機氧化物奈米粒子、無機氮化物奈米粒子等奈米粒子的複合塑膠材料所構成之基板、由與金屬系‧無機系之奈米纖維及微纖維的複合塑膠材料所構成之基板、由與碳纖維、奈米碳管的複合塑膠材料所構成之基板、由與玻璃片、玻璃纖維、玻璃珠的複合塑膠材料所構成之基板、由與黏土礦物、或具有雲母衍生結晶構造的粒子的複合塑膠材料所構成之基板、在薄的玻璃與上述單獨有機材料之間，具有至少1次的接合界面的層合塑膠材料所構成之基板，藉著使無機層(例如SiO2 、Al2 O3 、SiOx Ny )與有機層交互層合而具有至少1個以上接合界面而具有遮蔽性能的複合材料所構成之基板、不銹鋼基板、層合有與不銹鋼異種的金屬之金屬多層基板、鋁基板、對表面實施氧化處理(例如陽極氧化處理)而提升表面的絕緣性的附氧化被膜的鋁基板等。
另外，本發明中的基板厚度係以50μm以上500μm以下為佳。基板厚度若為50μm以上，則可進一步提升基板本身的平坦性。又若基板的厚度為500μm以下，則可進一步提升基板本身的可撓性，作為可撓顯示器用基板的使用變得更為容易。
-源極-汲極電極的形成-
其次，在基板10上形成源極-汲極電極204、206。
具體而言，作為源極-汲極電極204、206的導電膜，係考慮到與所使用的材料的適性而由例如印刷式、塗布式等濕式方法、真空蒸鍍法、濺鍍法、離子鍍法等物理方法、CVD、電漿CVD法等化學方法等之中適當地選擇方法，依此進行成膜。前述導電膜的膜厚，若考慮成膜性、由蝕刻或剝離法所得到的圖型化性、導電性等，則以設定在10nm以上1000nm以下為佳，設定在50nm以上100nm以下為較佳。其次，藉由蝕刻或剝離法使前述導電膜圖型化，而使源極電極-汲極電極204、206形成為既定形狀。此時係以使源極-汲極電極204、206及與該等電極204、206連接的配線同時圖型化為佳。
源極-汲極電極204、206採用具有高導電性的物質。例如可使用Al、Mo、Cr、Ta、Ti、Au、Au等金屬、AI-Nd、APC(Furuya金屬股份有限公司製的Ag合金)、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜等而形成。源極-汲極電極204、206可採用使該等導電膜為單層構造或2層以上的層合構造。
-活性層之形成(第1成膜步驟)-
其次，在與大氣隔絕的真空成膜室內，使含有具有氧非化學計量性的氧化物之第1層12的活性層208形成於基板10上及源極-汲極電極204、206上。
具體而言，首先進行使作為活性層208的氧化物半導體膜成膜之第1成膜步驟。在此第1成膜步驟中，考慮到與所使用材料的適性，而由例如印刷式、塗布式等濕式方法、真空蒸鍍法、濺鍍法、離子鍍法等物理方法、CVD、電漿CVD法等化學方法等之中適當地選擇方法，依此進行成膜。其次，藉由蝕刻或剝離法使前述氧化物半導體膜圖型化成既定形狀，而形成活性層208。
活性層208的厚度係以在5nm以上200nm以下左右為佳。這是因為在5nm以下的時候，有可能無法得到均勻性的良好的膜。
活性層208的構成材料，可適當地選用上述第1層12為半導體的情況之材料。
-分壓控制步驟-
其次，在第1成膜步驟後與使後述第2層14的閘極絕緣層210成膜之第2成膜步驟前之間，在包含真空成膜室並與大氣隔絕的室內，進行將第1層12的活性層208保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下之分壓控制步驟。
另外，此分壓控制步驟，亦以在上述氧化物半導體膜的圖型化之間進行為佳。
-閘極絕緣層之形成(第2成膜步驟)-
其次，使第2層14的閘極絕緣層210形成於活性層208上。
具體而言，首先進行使作為閘極絕緣層210的絕緣膜成膜之第2成膜步驟。在此第2成膜步驟中，考慮到與所使用材料的適性，而由印刷式、塗布式等濕式方法、真空蒸鍍法、濺鍍法、離子鍍法等物理方法、CVD、電漿CVD法等化學方法等之中適當地選擇方法，依此進行成膜。成膜後的前述絕緣膜，係藉由光刻以及蝕刻圖型化成既定形狀而形成閘極絕緣層210。
另外，閘極絕緣層210必須具有足以降低漏電流以及提升電壓耐性的厚度，另一方面，若閘極絕緣層210的厚度過大，則會導致驅動電壓上昇。閘極絕緣層210的厚度會依照材質而定，而10nm以上10μm以下為佳，50nm以上1000nm以下為較佳，100nm以上400nm以下為特佳，另外，閘極絕緣層210可採用使成膜後的膜為單層構造，或2層以上的層合構造。
閘極絕緣層210係以具有高絕緣性為佳。例如為SiNx 、InGaZnO4-δ (δ≧0)、SiON、SiO2 、Al2 O3 、Y2 O3 、MgO、TiO2 、GeO2 、Ta2 O5 、HfO2 、Sc2 O3 、Ga2 O3 、ZrO2 、Ln2 O3 (鑭系的氧化物)等絕緣膜，或可為含有至少兩個以上該等化合物的絕緣膜。
-閘極電極之形成-
其次，使閘極電極212形成於閘極絕緣層210上。
具體而言，作為閘極電極212的導電膜，係考慮到與所使用材料的適性，而由例如印刷式、塗布式等濕式方法、真空蒸鍍法、濺鍍法、離子鍍法等物理方法、CVD、電漿CVD法等化學方法等之中適當地選擇方法，依此進行成膜。前述導電膜的膜厚若考慮成膜性，由蝕刻或剝離法所得到的圖型化性、導電性等，則以定在10nm以上1000nm以下為佳，定在50nm以上200nm以下為較佳。在成膜後，藉由蝕刻或剝離法圖型化成既定形狀，而形成閘極電極212。此時，以同時對於閘極電極212及閘極配線進行圖型化為佳。
閘極電極212係以具有高導電性為佳。可使用例如Al、Mo、Cr、Ta、Ti、Au等金屬、Al-Nd、APC(Furuya金屬股份有限公司製的Ag合金)、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜等。閘極電極212亦可採用使該等導電膜為單層構造或2層以上的層合構造。
-效果-
此處，在第1層12為氧化物半導體所構成之活性層208的情況下，除了上述[先前技術]一欄所揭示的以外(閥值位移的發生)，還已知第1層12的氧缺損會造成比電阻、載子濃度、載子移動度大幅變化(參照A. Takagi,et al.,Thin Solid Films,486(2005) 38,H. Hosono,J. Non-cryst Solid,352(2006) 851)。這是因為氧缺陷所產生的載子受到氧化物的傳導機構所支配。
因此一般而言，在使作為活性層208的氧化物半導體膜成膜時，可採用藉著控制成膜時的氧分壓，並控制膜中的氧缺損，以控制氧化物半導體膜導電特性的方法。然而，關於控制氧化物半導體膜成膜後真空成膜室內氧分壓的方法，至今並沒有被探討。
本發明之第2實施形態所關連之電子裝置之製造方法，係在真空成膜室內進行氧化物半導體膜的成膜，其後藉著控制該真空成膜室內的氧分壓，而控制氧化物半導體膜表面的氧缺損的技術，隨著如此，可控制該氧化物半導體膜的比電阻、以及載子濃度。
具體而言，藉著在第1成膜步驟後與第2成膜步驟前之間，在包含真空成膜室並與大氣隔絕的室內，進行將第1層12的活性層208保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下之分壓控制步驟，可抑制活性層208表面氧缺損的增大。另外還可抑制在活性層208表面所產生的剩餘載子的發生。然後，只要在分壓控制步驟後使作為閘極絕緣層210的絕緣膜成膜，則所得到的層合膜會維持在減低活性層208表面氧缺損增加的狀態(氧含量固定)。以這種方式製作出具備層合膜的薄膜電晶體200，由於活性層208與閘極絕緣層210界面缺陷準位的增加受到抑制，因此閥值位移等裝置劣化極少。另外，由抑制活性層208表面會產生剩餘載子，因此變得容易製作出常閉型的薄膜電晶體。常閉型的薄膜電晶體是指在對於試樣施加的閘極電壓為0V時成為關閉的切換元件，與常開型的電晶體相比消費電力較低，而需求較大。
-薄膜電晶體的變形例-
本發明的第2實施形態所關連之電子裝置之製造方法，在具有由層合複數個附帶相異電氣特性的氧化物半導體膜所構成之活性層的薄膜電晶體(參照日本特開2007-73701)之中，對於使該複數個層合膜成膜的情況亦為有效的。此情況下，第1層12及第2層14會一起成為氧化物半導體膜。
具體而言，只要在真空成膜室內進行使氧化物半導體膜成膜於基板上之第1成膜步驟，使第1成膜步驟後該真空成膜室內的氧分壓成為高於該氧化物半導體膜的成膜時的狀態之後(將第1層12的活性層208保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下)，再度使表現出相異電氣特性的氧化物半導體膜成膜，即可減低氧化物半導體膜與氧化物半導體膜界面的氧缺損。於活性層具有這種氧化物半導體膜層合膜的薄膜電晶體，與不使用本發明之第2實施形態所關連之電子裝置之製造方法，於活性層具有依序成膜的氧化物半導體膜層合膜的薄膜電晶體相比，可減低閥值位移等裝置劣化因子及剩餘載子的發生，安定性變高。
另外，本發明之第2實施形態所關連之電子裝置之製造方法，對於氧化物絕緣體膜的成膜而言亦為有效。例如在第7圖所示般的下閘極構造之薄膜電晶體400中，會有使由氧化物絕緣體膜所構成之閘極絕緣層404與活性層406依序成膜在基板10上具有閘極電極402的構造體上的情況。於是在這種構成的情況，已知會有構成閘極絕緣層404的氧化物絕緣體膜的氧缺損增加造成閘極漏電流增大等，絕緣特性因為氧缺損而發生變化的情形(參照K. Shiraishi,et al.,Thin Solid Films 508(2006) 305-310)。
於是，在本發明之第2實施形態所關連之電子裝置之製造方法中的該構造體上，進行使第1層12的作為閘極絕緣層404的氧化物絕緣體膜成膜的第1成膜步驟之後，在與使第2層14的作為活性層406的半導體膜成膜的第2成膜步驟之間，進行將閘極絕緣層404保持在包含真空成膜室並與大氣隔絕的室內，且保持在高於第1成膜步驟中的真空成膜室內的氧分壓的氧分壓下之分壓控制步驟，可減低閘極絕緣層404表面的氧缺損，然後藉由使構成活性層406的半導體膜成膜，可降低閘極絕緣層404與活性層406界面缺陷準位，而能夠提供絕緣耐性高、表現出良好安定性的薄膜電晶體。
另外，這樣的氧化物絕緣體膜所構成之閘極絕緣層404可為InGaZnO4-δ (δ≧0)、SiON、SiO2 、Al2 O3 、Y2 O3 、MgO、TiO2 、GeO2 、Ta2 O5 、HfO2 、Sc2 O3 、Ga2 O3 、ZrO2 、Ln2 O3 (鑭系的氧化物)等絕緣膜，或可為含有至少兩個以上該等化合物的絕緣膜。另外在此情況下，活性層406沒有必要為氧化物，可採用例如無定形矽、低溫多結晶矽等IV族系半導體、或GaAs、GaN、InP、SiC等化合物半導體、鑽石等碳系半導體、金屬氧化物半導體或五環素等有機半導體等半導體材料。
另外，本發明之第2實施形態所關連之電子裝置，係如第6圖所示般的上接觸型薄膜電晶體300，以活性層302作為第1層12，在形成閘極絕緣層308之前，在活性層302上形成源極-汲極電極304、306的情況下，不僅在形成活性層302之後與形成源極-汲極電極304、306前之間，在形成源極-汲極電極304、306後與形成閘極絕緣層308前之間，活性層302的一部分也會暴露。所以在這樣的情況中，以在非成膜時(成膜中斷時)進行上述各個分壓控制步驟為佳。第7圖的上接觸型薄膜電晶體300的情況亦相同。但是在上接觸型薄膜電晶體的情況下，使閘極絕緣層308先形成於活性層302上，然後打開接觸孔而形成源極-汲極電極304、306這樣的情況則不在此限(亦可只有1次分壓控制步驟)。
另外，對於本發明之第2實施形態所關連之電子裝置為薄膜電晶體的情況作說明，而本發明之第2實施形態所關連之電子裝置之製造方法，對於以穿隧接合元件為首的氧化物絕緣體層與電極層所構成之電子裝置而言亦為有效。藉由使用本發明之第2實施形態所關連之電子裝置之製造方法，可期待磁電阻比的提升、漏電流的減少、以及降低其所附隨的雜訊。
[實施例]
以下藉由實施例，針對本發明所關連之電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器作說明，而本發明完全不受該等實施例所限定。
第8圖(A)表示本發明之實施例所關連之電子裝置其中一例的電洞元件之示意圖。第8圖(B)表示第8圖(A)的電洞元件的比較例之示意圖。
如第8圖(A)所示般，在本實施例中，使用上述電子裝置之製造方法，在單一真空成膜室內，以如下表1所示般的成膜條件使In、Ga、Zn及O所構成之第1層504、第2層506及第3層508(複合氧化物半導體(IGZO)的層合膜510)依序形成於基板502上，為了對該等層合膜510評估電氣特性，製作出6組藉由蒸鍍法將4端子電極接合的電洞元件500。基板502採用合成石英玻璃基板(Covalent Materials公司製，商品型號T-4040)。
第9圖表示在本發明之實施例所關連之電子裝置之製造方法各步驟中之基板502周圍的氧分壓狀態之圖。
如第9圖所示般，該等6組電洞元件500，在形成IGZO層合膜510的時候，在第1層504的成膜步驟後與第2層506的成膜步驟之間，以及在第2層506的成膜步驟後與第3層508的成膜步驟之間，將1分鐘真空成膜室內的氧分壓控制在以下的1.0×10-7 Pa～2.8×10-2 Pa之間的氧分壓，分別製作成實施例1～3或比較例1～3的元件。
於表2揭示在各實施例及比較例的元件中，在非成膜時(在第1層504的成膜步驟後與第2層506的成膜步驟之間，以及在第2層506的成膜步驟後與第3層508的成膜步驟之間)所控制的氧分壓值。另外，在表2中還設有此非成膜時的氧分壓與第1層504及第2層506之成膜時的氧分壓的對比欄。
另外，如第8圖(B)所示般，在上述般的非成膜時不使用分壓控制，在與第1層504、第2層506、第3層508完全相同的條件下，使IGZO單層膜602以70nm成膜於基板502上，製作出電洞元件600以作為比較。相異之處是不使成膜中斷而連續進行成膜。
然後使用電洞測定裝置(Toyo-Technica公司製)，藉由van der pauw法，對於各電洞元件500、600評估比電阻、載子濃度及電洞移動度。
第10圖係使非成膜時真空成膜室內的氧分壓變化而成膜，取氧分壓為橫軸對於IGZO層合膜510的比電阻值作圖所得到之圖。另外，IGZO單層膜602的比電阻值約為1.3×10Ω‧cm。
關於將氧分壓定在4.4×10-3 Pa以下的比較例1、2、3，與IGZO單層膜602相比，可知比電阻降低一位數以上。由此結果可知，在使兩層以上的膜間隔著成膜中斷而成膜時，在成膜中斷時(非成膜時)的氧分壓造成IGZO膜界面的氧缺損發生變化。特別是顯示出在使成膜中斷時的氧分壓與成膜時的氧分壓相同的情況下也會發生低電阻化，在完全沒有控制成膜中斷時氧分壓的情況(保持原本成膜時的氧分壓的情況)中，膜會發生低電阻化而無法得到所希望的電氣特性。
另一方面，關於使成膜中斷時真空成膜室中的氧分壓超過4.4×10-3 Pa的實施例1、2、3，表現出與IGZO單層膜602同等的比電阻。由此可知，成膜中斷時所發生的IGZO膜表面的氧缺損增加，可藉著使成膜中斷時的氧分壓提高到比成膜時更高而被抑制。
另外，由於IGZO單層膜602的比電阻值約為1.3×10Ω‧cm，因此IGZO層合膜510的比電阻值，宜在相較於IGZO單層膜602的比電阻值更近的值的範圍，例如在1.3Ω‧cm以上1.3×103 Ω‧cm以下的範圍內(圖中的誤差線)，對應於此比電阻值的下限值的氧分壓，會成為比4.4×10-3 Pa還稍微高的4.7×10-3 Pa(圖中○記號)。另外，從確實性的觀點看來，由實施例1非成膜時的氧分壓減去成膜時的氧分壓4.4×10-3 Pa的2.1×10-3 Pa以上，使非成膜時的氧分壓比成膜時更高為佳。
第11圖係使非成膜時真空成膜室內的氧分壓改變而進行成膜，以氧分壓為橫軸對於IGZO層合膜510的載子濃度作圖所得到之圖。另外，IGZO單層膜602的載子濃度約為4.2×1016 cm-3 。
藉著使非成膜時真空成膜室內的氧分壓超過4.4×10-3 Pa，可觀察到載子濃度幾乎為定值的情形(實施例1、2、3)。在此氧分壓超過4.4×10-3 Pa的區域的載子濃度，係與連續成膜所得到的IGZO單層膜602的載子濃度幾乎同等的值。所以此結果意指藉著使非成膜時的氧分壓提高到比成膜時更高，IGZO膜界面的氧缺損變成與IGZO單層膜602的膜中相同程度，可抑制氧缺損增加造成剩餘載子的發生。
其次，只有將實施例1中成膜時的氧分壓由4.4×10-3 Pa變化為2.2×10-3 Pa，並使非成膜時真空成膜室內的氧分壓成為8.6×10-3 Pa或2.8×10-2 Pa的氧分壓，而製作出兩個於基板上具有IGZO層合膜(第1層、第2層、第3層)的電洞元件以作為實施例4、5。為了作比較，以與第1、2、3層完全相同的組成、成膜條件，使IGZO單層膜成膜70nm於相同基板上。作為實施例4、5的比較對象的IGZO單層膜，其比電阻約為2.9×10-2 Ω‧cm、載子濃度約為1.2×1019 cm-3 。
第12圖係將非成膜時的氧分壓定為8.6×10-3 Pa或2.8×10-2 Pa的氧分壓而進行成膜，以非成膜時真空成膜室內的氧分壓為橫軸對於IGZO之層合膜2元件的比電阻作圖所得到之圖。第13圖係將非成膜時的氧分壓定為8.6×10-3 Pa或2.8×10-2 Pa的氧分壓而進行成膜，以非成膜時真空成膜室內的氧分壓為橫軸對於IGZO層合膜2元件的載子濃度作圖所得到之圖。
根據第12圖可知，藉著使非成膜時真空成膜室內的氧分壓提高到比成膜時更高，層合膜的比電阻值，與單層膜的比電阻值幾乎一致。另外，根據第13圖可知，藉著使非成膜時真空成膜室內的氧分壓提高到比成膜時更高，層合膜的載子濃度與單層膜的載子濃度會幾乎一致。此事實意指藉著提高非成膜時真空成膜室內的氧分壓，IGZO膜界面的氧缺損變成與IGZO單層膜的膜中相同程度，而抑制剩餘載子的發生。另外顯示出，藉由控制非成膜時的氧分壓以控制氧缺損的方法，即使是在以相異的成膜條件進行成膜的氧化物半導體層合膜亦可實行，而為普遍的控制技術。
其次，使用上述電子裝置之製造方法，製作出兩組如下表3般的使各層的組成以及成膜時的氧分壓異常而具有IGZO層合膜的電洞元件。在兩組之中，其中一者係關於實施這種組成-氧異常的層合膜，在各層成膜中的氧分壓與各層成膜步驟後(非成膜時)的氧分壓相同的比較例4電洞元件，另一者係使各層成膜中的氧分壓高於各層成膜步驟後的氧分壓2.8×10-2 Pa的實施例6電洞元件。另外，基板及評估方法與上述實施例、比較例相同。膜組成、及成膜中的氧分壓與比較例4、實施例6完全相同。於表4揭示比較例4與實施例6在成膜時與非成膜時的氧分壓。
第14圖係將比較例4與實施例6層合膜的比電阻作圖所得到之圖。另外，第15圖係將比較例4與實施例6層合膜的載子濃度作圖所得到之圖。
如第14圖所示般，可知相對於比較例4而言，實施例6的比電阻值高出不到一位數。另外，如第15圖所示般，還可知相對於比較例4而言，實施例6的載子濃度降低不到一位數。這些結果指出藉著提高非成膜時的氧分壓，即使是使膜組成及成膜時的氧分壓異常的層合膜，亦可抑制各IGZO膜界面氧缺損的增加所造成的低電阻化，且抑制剩餘載子的發生。
另外還確認了若只測定實施例6第3層的比電阻值，則為1.4×107 Ω‧cm。由此結果可知，若考慮第14圖的比電阻值，則實施例6所關連之IGZO層合膜在半導體層上會具有絕緣體層，即使這樣的半導體層與絕緣體層的層構成，也能夠抑制半導體層的剩餘載子的發生。
10．．．基板
12．．．第1層
14．．．第2層
20．．．電子裝置
100．．．濺鍍裝置
102．．．基板座
102A．．．加熱器
104．．．電漿電極(靶座)
106．．．閘門
108．．．真空成膜室
108A．．．底面
110．．．電源
112．．．高頻電源
114．．．氣體導入管
116．．．氣體排出管
118．．．接地構件
200．．．薄膜電晶體
204．．．源極電極
206．．．汲極電極
208．．．活性層(第1層)
210．．．閘極絕緣層(第2層)
212．．．閘極電極
300．．．薄膜電晶體
302．．．活性層(第1層)
304．．．源極電極
306．．．汲極電極
308．．．閘極絕緣層(第2層)
310．．．閘極電極
400．．．薄膜電晶體
402．．．閘極電極
404．．．閘極絕緣層(第2層或第1層)
406．．．活性層(第1層)
408．．．源極電極
410．．．汲極電極
500．．．電洞元件(電子裝置)
502．．．基板
504．．．第1層(第3層)
506．．．第2層(第1層)
508．．．第3層(第2層)
510．．．IGZO層合膜
600．．．電洞元件(電子裝置)
602．．．IGZO單層膜
P．．．電漿空間
T．．．靶
G．．．氣體(成膜氣體)
第1圖表示本發明之第1實施形態所關連之電子裝置之製造方法之製造順序之圖。
第2圖表示在本發明之第1實施形態所關連之電子裝置之製造方法的各步驟中，基板周圍的氧分壓狀態之圖。
第3圖係藉由本發明之第1實施形態所關連之電子裝置之製造方法所得到的電子裝置之示意圖。
第4圖表示濺鍍裝置一部分之概略剖面圖。
第5圖表示本發明之第2實施形態所關連之薄膜電晶體，為上閘極構造且為下接觸型薄膜電晶體其中一例之示意圖。
第6圖表示本發明之第2實施形態所關連之薄膜電晶體，為上閘極構造且為上接觸型薄膜電晶體其中一例之示意圖。
第7圖表示本發明之實施形態所關連之薄膜電晶體，為下閘極構造且為上接觸型薄膜電晶體其中一例之示意圖。
第8圖表示本發明之實施例所關連之電子裝置其中一例的電洞元件之示意圖。
第9圖表示在本發明之實施例所關連之電子裝置之製造方法的各步驟中，基板周圍的氧分壓狀態之圖。
第10圖係使非成膜時真空成膜室內的氧分壓改變而進行成膜，取氧分壓為橫軸對於IGZO層合膜的比電阻值作圖所得到之圖。
第11圖係使非成膜時真空成膜室內的氧分壓改變而進行成膜，以氧分壓為橫軸對於IGZO層合膜的載子濃度作圖所得到之圖。
第12圖係將非成膜時的氧分壓定為8.6×10-3 Pa或2.8×10-2 Pa的氧分壓而進行成膜，以非成膜時真空成膜室內的氧分壓為橫軸對於IGZO層合膜2元件的比電阻作圖所得到之圖。
第13圖係將非成膜時的氧分壓定為8.6×10-3 Pa或2.8×10-2 Pa的氧分壓而進行成膜，以非成膜時真空成膜室內的氧分壓為橫軸，對於IGZO層合膜2元件的載子濃度作圖所得到之圖。
第14圖係將比較例4與實施例6的層合膜比電阻作圖所得到之圖。
第15圖係將比較例4與實施例6的層合膜載子濃度作圖所得到之圖。

Claims (13)

  1. 一種電子裝置之製造方法，其特徵為具有：第1成膜步驟、第2成膜步驟、及分壓控制步驟，其中該第1成膜步驟係在與大氣隔絕的真空成膜室內，使含有具有氧非化學計量性的氧化物之第1層成膜於基板上；該第2成膜步驟係使包含與前述第1層相同材料或相異材料之第2層成膜於前述第1層上；該分壓控制步驟係在前述第1成膜步驟後與前述第2成膜步驟前之間，將前述第1層保持在包含前述真空成膜室並與大氣隔絕的室內，且保持在高於前述第1成膜步驟中的前述真空成膜室內的氧分壓的氧分壓下。
  2. 如申請專利範圍第1項之電子裝置之製造方法，其中在前述分壓控制步驟中，使前述第1成膜步驟後與前述第2成膜步驟前之間的氧分壓與前述第1成膜步驟中的氧分壓相比高出2.1×10-3 Pa以上。
  3. 如申請專利範圍第1或2項之電子裝置之製造方法，其中前述真空成膜室係包含第1真空成膜室，以及透過搬運室而與前述第1真空成膜室連接之第2真空成膜室；在前述第1成膜步驟中，於前述第1真空成膜室使前述第1層成膜；在前述第2成膜步驟中，於前述第2真空成膜室使前述第2層成膜；在前述分壓控制步驟中，使前述第1真空成膜室內、前述搬運室內、及前述第2真空成膜室內的氧分壓高於前述第1成膜步驟中的前述第1真空成膜室內的氧分壓。
  4. 如申請專利範圍第1或2項之電子裝置之製造方法，其中在前述第1成膜步驟及前述第2成膜步驟中，藉由具備下列構件之濺鍍裝置進行成膜：前述真空成膜室、配置於前述真空成膜室內，保持住靶之靶座、與前述靶座相向地配置，並保持住前述基板之基板座、在前述靶座與前述基板之間生成電漿空間之電漿生成部；在相同的前述真空成膜室內進行前述第1成膜步驟及前述第2成膜步驟的情況下，在前述第1成膜步驟後與前述第2成膜步驟前之間進行前述分壓控制步驟之同時，在前述相同的真空成膜室內，於前述靶座與前述基板之間配置閘門。
  5. 如申請專利範圍第1或2項之電子裝置之製造方法，其中前述第1層係導體、半導體或絕緣體。
  6. 如申請專利範圍第5項之電子裝置之製造方法，其中前述第1層係含有In、Ga、Zn及Sn之中至少1種元素的半導體層。
  7. 如申請專利範圍第6項之電子裝置之製造方法，其中前述第1層係含有Inx Gay Znz Oδ (x、y、z、δ＞0)的半導體層。
  8. 如申請專利範圍第7項之電子裝置之製造方法，其中前述基板具有可撓性，前述第1層及前述第2層係非晶質。
  9. 如申請專利範圍第1或2項之電子裝置之製造方法，其中在前述第1成膜步驟中，使包含半導體之前述第1層成膜；在前述第2成膜步驟中，使包含絕緣體之前述第2層成膜。
  10. 如申請專利範圍第1或2項之電子裝置之製造方法，其中包含在前述第1成膜步驟之前，在前述真空成膜室內使含有具有氧非化學計量性的氧化物之第3層成膜於前述基板上之成膜步驟；在前述第1成膜步驟中，使前述第1層隔著前述第3層成膜於前述基板上，且在前述第3層之成膜步驟後與前述第1成膜步驟前之間，將前述第3層保持在高於前述第3層之成膜步驟中的前述真空成膜室內的氧分壓的氧分壓下。
  11. 一種薄膜電晶體，其係使用如申請專利範圍第1或2項之電子裝置之製造方法，使活性層成膜作為前述第1層而製作的薄膜電晶體。
  12. 一種電氣光學裝置，其具備如申請專利範圍第11項之薄膜電晶體。
  13. 一種感測器，其具備如申請專利範圍第11項之薄膜電晶體。
TW100115688A 2010-05-14 2011-05-05 電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器 TWI495738B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010112122A JP5557595B2 (ja) 2010-05-14 2010-05-14 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー

Publications (2)

Publication Number Publication Date
TW201231695A TW201231695A (en) 2012-08-01
TWI495738B true TWI495738B (zh) 2015-08-11

Family

ID=45395322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100115688A TWI495738B (zh) 2010-05-14 2011-05-05 電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器

Country Status (3)

Country Link
JP (1) JP5557595B2 (zh)
KR (1) KR101805190B1 (zh)
TW (1) TWI495738B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6062552B2 (ja) * 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
US10727429B2 (en) * 2015-08-19 2020-07-28 Sony Corporation Insulating material, electronic device and imaging apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007056329A (ja) * 2005-08-25 2007-03-08 Konica Minolta Holdings Inc 透明導電膜及びその形成方法
TW200827462A (en) * 2006-08-10 2008-07-01 Ulvac Inc Method for forming an electroconductive film, thin film transistor, panel having a thin film transistor and method for producing a thin film transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
JP4958253B2 (ja) * 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5489423B2 (ja) * 2007-09-21 2014-05-14 富士フイルム株式会社 放射線撮像素子
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR20110028393A (ko) * 2008-08-29 2011-03-17 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법 및 제조 장치
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007056329A (ja) * 2005-08-25 2007-03-08 Konica Minolta Holdings Inc 透明導電膜及びその形成方法
TW200827462A (en) * 2006-08-10 2008-07-01 Ulvac Inc Method for forming an electroconductive film, thin film transistor, panel having a thin film transistor and method for producing a thin film transistor

Also Published As

Publication number Publication date
JP5557595B2 (ja) 2014-07-23
TW201231695A (en) 2012-08-01
JP2011243631A (ja) 2011-12-01
KR101805190B1 (ko) 2017-12-05
KR20110126038A (ko) 2011-11-22

Similar Documents

Publication Publication Date Title
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP7462098B2 (ja) 半導体装置
TWI569451B (zh) 薄膜電晶體及其製造方法、以及具備該薄膜電晶體之裝置
KR101634101B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 장치, 센서 및 x 선 디지털 촬영 장치
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
KR101528992B1 (ko) 전계 효과형 트랜지스터, 표시 장치, 센서 및 전계 효과형 트랜지스터의 제조 방법
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5528727B2 (ja) 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
US20200168741A1 (en) Manufacturing method of flexible tft backplane and flexible tft backplane
JP5507133B2 (ja) ボトムゲート構造の薄膜トランジスタの製造方法
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
TWI495738B (zh) 電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器
TWI520224B (zh) 場效電晶體的製造方法、顯示裝置的製造方法、ｘ射線攝影裝置的製造方法以及光感測器的製造方法
KR101578590B1 (ko) 산화물 반도체 박막의 제조 방법
JP2012033778A (ja) 薄膜トランジスタとその製造方法、薄膜トランジスタアレイとその製造方法、及び、ディスプレイ装置