TWI460856B - 電子元件及其製造方法 - Google Patents

電子元件及其製造方法 Download PDF

Info

Publication number
TWI460856B
TWI460856B TW099121671A TW99121671A TWI460856B TW I460856 B TWI460856 B TW I460856B TW 099121671 A TW099121671 A TW 099121671A TW 99121671 A TW99121671 A TW 99121671A TW I460856 B TWI460856 B TW I460856B
Authority
TW
Taiwan
Prior art keywords
electrode
electronic component
molybdenum
substrate
insulating film
Prior art date
Application number
TW099121671A
Other languages
English (en)
Other versions
TW201121044A (en
Inventor
Yoshihiro Aburaya
Hiroyuki Yaegashi
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201121044A publication Critical patent/TW201121044A/zh
Application granted granted Critical
Publication of TWI460856B publication Critical patent/TWI460856B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

電子元件及其製造方法
本發明是有關於一種電子元件及電子元件的製造方法。
電子元件(如場效電晶體及電容器(電容))一般配置有至少兩電極,並且有一絕緣膜配置於上述電極之間。上述電子元件(如薄膜電晶體等)為適於使用液晶單元、有機電激發光單元等的平面顯示器或X光感測器等,其中有機電激發光單元中的薄膜材質透過所施加的電流刺激而發光。
電子元件的形成一般會先在基板上形成第一電極,接著提供第二電極於第一電極之上,並且在第一電極及第二電極之間插入一絕緣膜。當電子元件為底閘極場效電晶體時,第一電極作為閘極,並且第二電極作為源極及汲極。在考慮第一電極與配置於第一電極上的緣絕膜之間的黏著度,則鉬(molybdenum,Mo)可用以作為第一電極的構成材質,其參照如日本專利特許公開申請案第2007-250982號之專利。
在電子元件中,第一電極及第二電極透過絕緣膜而電性分離。然而,存在漏電流發生於第一電極及第二電極之間的情形。由於漏電流的發生造成電子元件特性的惡化,因此,試圖去抑制漏電流。
以一種抑制漏電流的方法而言,一種調整第一電極的邊緣橫切面的傾斜角度至可能抑制漏電流之程度的角度的方法被描述。此方法是為了改善第一電極及絕緣膜之間的黏著度,其透過調整第一電極的邊緣橫切面的傾斜角度盡可能的小來完成,藉此抑制絕緣膜在鄰近第一電極邊緣的部分發生孔洞或裂縫,並且抑制漏電流。
然而,當第一電極包括鉬時,第一電極的邊緣橫切面的傾斜角度會變得難以調整至可能抑制漏電流之程度的角度。進一步來說,當第一電極包括鉬時,此時其取決於形成所使用的絕緣膜的方法,關於第一電極的傾斜部分的絕緣膜的覆蓋性質可能會大大地惡化,而絕緣膜在鄰近第一電極邊緣的部分可能會發生孔洞或裂縫,並且由於孔洞及裂縫的發生而使得漏電流增加。
以另一種抑制漏電流的方法而言,日本專利特許公開申請案第2008-219008號揭露使用具有兩層配置的絕緣膜,此兩層由包括二氧化矽(SiO2 )的一層及包括氮化矽(SiN)的一層所構成。然而,依據日本專利特許公開申請案第2008-219008號所揭露的技術,應改變絕緣膜的層配置(如改變為具有兩層配置)以抑制漏電流,藉此可能引起配置或製程的複雜化。
本發明的目的為提出一種電子元件及其製造方法,其利用簡單的配置來抑制漏電流。
本發明有鑑於上述情況並且提供一種電子元件及其製造方法。
本發明的第一觀點為提供一種電子元件,其包括配置於基板上及包括鉬鈮(molybdenum-niobium,Mo-Nb)合金的第一電極、配置於第一電極上的絕緣膜,以及配置於第一電極上的第二電極,其中至少此絕緣膜插入於第一電極及第二電極之間。
本發明的第二觀點為提供一種電子元件的製造方法,其包括下列步驟:透過圖案化形成於基板上且包括鉬鈮合金的金屬膜以在基板上形成包括鉬鈮合金的第一電極;依照濺鍍法形成絕緣層,其覆蓋至少部分的第一電極;以及形成第二電極,其配置於第一電極上,並且至少一絕緣層插入於第一電極及第二電極之間。
依據本發明的電子元件,其漏電流利用簡單的表面配置來抑制,並且提供一種電子元件的製造方法。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明的電子元件為具有配置於基板上且包括鉬鈮合金的第一電極、配置於第一電極上的絕緣膜、以及配置於第一電極上的第二電極的一電子元件,其中至少此絕緣膜插入於第一電極及一第二電極之間。
本發明可以發現,在如電容器(電容)或場效電晶體的電子元件中,其透過利用鉬鈮合金構成第一電極,而第一電極的邊緣橫切面的傾斜角度可以調整至可明顯抑制漏電流的角度。
在此,所述“電極”是指為呈現導電性的一層(其體電阻率小於等於1×10-6 Ωcm)。因此,第一電極(及第二電極)具有導電性。關於經配置而作為電極的層,其使用呈現導電性的材質,並且在此通常傾向於避免包括抑制導電性之材質的配置。由於鉬為具有導電性的材質,一般會使用鉬作為第一電極的構成材質。然而,鈮(niobium,Nb)為具有電性絕緣特性的材質(其體電阻率大於等於1×1014 Ωcm)。因此,傳統上,無法想像使用鈮作為構成材質(其經配置而作為電極)。一般所選擇的材質,其電性絕緣材質的含量會較低。
本發明則大膽使用鈮,由於鈮會惡化導電性的原因,鈮在傳統上不認為可用以作為電極的構成材質,並且發現透過由鉬鈮合金所形成的第一電極所構成的電子元件,其可提供抑制漏電流的效果。
特別的是,透過構成由鉬鈮合成所形成第一電極,電子元件可調整第一電極的橫切面的傾斜角度至可明顯抑制漏電流之程度的角度。在包括鉬鈮合金的第一電極中,隨著鉬鈮合金中鈮的含量(原子百分比,atomic%)變得越大,則第一電極的的傾斜角度可變得更小。然而,因為鈮具有如上述的電性絕緣特性,隨著鉬鈮合金中鈮的含量(原子百分比)變得越大,則鉬鈮合金的導電性會變得較低。
因此,在鉬鈮合金中鈮的含量須符合不能破壞作為“電極”之第一電極功能的含量,並且實現抑制漏電流的傾斜角度。上述在鉬鈮合金中鈮的含量可依據其預定的用途作適當的調整。
再者,如上所述,由於可調整第一電極的橫切面的傾斜角度至可明顯抑制漏電流的角度,即使在形成絕緣膜的個案中,可有效地抑制漏電流的發生,其中絕緣膜可透過濺鍍(sputtering)法提供於第一電極上。
相較於如化學氣相沈積(chemical vapor deposition,CVD)等其他薄膜形成方法,透過濺鍍法所形成的薄膜具有高直線傳播特性(即薄膜形成的方向為直線)。因此,當絕緣層透過濺鍍法來形成時,隨著第一電極的橫切面的傾斜角度變得越大,絕緣膜相對於第一電極的覆蓋特性可能會明顯地減少,並且在鄰近第一電極邊緣的絕緣膜中會容易發生孔洞或裂縫。藉此,漏電流會有增加的傾向。並且,在本發明的電子元件中,第一電極的橫切面的上述傾斜角度可變得更小以達到可明顯抑制漏電流之程度的角度。依據上述理由,即使在形成絕緣膜的個案中,可有效地抑制漏電流的發生,其中此絕緣膜透過濺鍍法提供於第一電極上。
特別的是,在本發明中,第一電極的“橫切面的傾斜角度”意指透過第一電極的側表面及第一電極與基板的接觸面所形成一角度。在第一電極的表面中,“第一電極的側表面”意指與第一電極及基板的接觸面、以及第一電極之接觸面的相對面(以下,在某些個案中被稱為“上表面”)相交的一面。須注意的是,在下述中的某些個案中,“橫切面的傾斜角度”簡稱為“傾斜角度”。
提供於基板上的第一電極的傾斜角度為參照圖1至圖3作詳細的說明。
圖1至圖3為分別繪示基板10及提供於基板10上的第一電極的剖面示意圖。
如圖1所示,第一電極12的傾斜角度θ為第一電極12的側表面及第一電極12與基板10的接觸面所形成的一角度。具體而言,傾斜角度為直線P-Q與其他直線所形成的一角度(即圖1中的θ),直線P-Q為連接第一電極12的上邊緣P及下邊緣Q,而此其他直線為對應第一電極12與基板10的接觸面。下邊緣Q繪示於第一電極12與基板10的接觸面與第一電極12的側表面之間的邊緣線上。並且,上邊緣P繪示於相對於第一電極12的接觸面的一邊的表面與第一電極12的側表面之間的邊緣線上。
特別的是,在圖1中,其繪示第一電極12的側表面為一平坦面的一實施例。然而,在個案中所繪示的第一電極12的側表面也可以為一彎曲面(例如,在圖2及圖3的個案中,其稍後詳述),而傾斜角度的定義方式亦會相似。圖2繪示第一電極12的側表面為朝向第一電極12的外部突出的一彎曲面的一個案的一實施例。圖3繪示第一電極12的側表面為朝向第一電極12的內部凹入的一彎曲面的另一個案的一實施例。
在圖2及圖3中,第一電極12的傾斜角度θ為形成於直線P-Q(在圖2及圖3中,繪示為一長短交錯的虛線)與其他直線的一角度,直線P-Q為連接第一電極12的上邊緣P及下邊緣Q,而此其他直線為對應第一電極12與基板10的接觸面。
本發明的電子元件具有上述的配置,其可用以作為電容器或場效電晶體。
接著,詳述電子元件的構成材質。
<基板>
在此電子元件所使用的基板(圖1至圖3的基板10)並無特殊限制。實施例所使用的基板包括玻璃、釔穩定氧化鋯(yttrium stabilized zirconia,YSZ)等的無機基板;以及有機材質,如聚酯(例如聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、聚鄰苯二甲酸丁二酯(polybutylene phthalate)或聚萘二甲酸乙二酯(polyethylene naphthalate,PEN))、聚苯乙烯(polystyrene)、聚碳酸酯(polycarbonate)、聚醚碸(polyethersulfone)、聚芳酯(polyarylate)、烯丙基二甘醇碳酸脂(allyl diglycol carbonate)、聚醯亞胺(polyimide)、聚環烯烴(polycycloolefin)、降冰片烯樹脂(norbornene resin)及聚三氟氯乙烯(polychlorotrifluoroethylene)。在使用上述有機材質作為基板的構成材質的個案中,其為具有耐熱性、尺寸穩定性、耐溶劑性、電氣絕緣性以及加工性優異材料的較佳選擇,並且具有低氣體滲透性或低吸水性。而較佳的基板具有可撓性。從具有可撓性的觀點來看,其較佳為使用有機塑膠膜,其透過製造上述有機材質為一薄膜狀來製備。
特別的是,“可撓性”意思是折彎(彎曲傾向)傾向的程度。這意味著當以小外力越容易完成彎曲時,可撓性越佳。
在此,相對於與由鉬所形成的第一電極所構成的個案,當第一電極包括鉬鈮合金,可得到改善第一電極與提供以與第一電極接觸的其他層之間的黏著度的效果(此詳節於稍後說明)。藉此,即使在使用具有可撓性的支撐物的個案中,難以由支撐物中分離第一電極,並且提供一電子元件,其可抑制由於元件分離所造成的特性的惡化。
基板的較佳的厚度為50μm至500μm。當基板的厚度大於等於50μm時,基板自身可保持足夠的平坦度。當基板的厚度為小於等於500μm時,基板自身可自由的彎曲,亦即基板自身的可撓性為較好的。
<第一電極>
如上所述,本發明的電子元件可用以作為電容器或場效電晶體。當本發明的電子元件用以作為底閘極場效電晶體時,第一電極為場效電晶體的閘極。當本發明的電子元件用以作為電容器時,在構成電容器的一對電極中,第一電極為提供於基板側上的電極。
如上所述,第一電極(即在圖1至圖3的第一電極12)包括鉬鈮合金。透過由鉬鈮合金構成的第一電極,可能減少第一電極的橫切面的傾斜角度至可抑制漏電流之程度的角度。
以明顯抑制漏電流的角度而言,第一電極的橫切面的傾斜角度較好地是小於50°,並且更好地為小於40°。當第一電極的橫切面的傾斜角度小於50°,漏電流會被很有效地抑制。
特別的是,當第一電極為單獨包括鉬時,其難以調整第一電極的橫切面的傾斜角度至可抑制漏電流之程度的角度,並且具體而言,其難以調整傾斜角度至小於50°。
此外,在本發明中,透過由鉬鈮合金構成的第一電極,漏電流可以透過簡單配置來抑制,不用改變電子元件的配置,如配置絕緣層為具有兩層的配置以抑制漏電流的傳統技術等。
較佳地,構成第一電極的鉬鈮合金為非晶態的。在本發明中,此“鉬鈮合金為非晶態的”意指在相對於單一物質鉬時,鉬鈮合金為非晶態的。具體而言,“鉬鈮合金為非晶態”為表示在相對於在單獨包括鉬的第一電極上作X光繞射的量測結果所得到的峰值,在包括鉬鈮合金的第一電極上作X光繞射的量測結果所得到的峰值會較寬,亦即鉬鈮合金為在一個較差的結晶狀態。
當包括在第一電極中的鉬鈮合金為非晶態的,則第一電極的上表面(相對於基板的一側的表面)、下表面(與基板的接觸面)及側表面的平坦度可改善。此外,當濺鍍法為用以作為第一電極的薄膜形成方法,第一電極的上表面、下表面及側表面的平坦度可進一步改善。
並且,當包括在第一電極的鉬鈮合金為非晶態的,第一電極的下表面與基板之間的黏著度會變好。因此,例如即使在使用基板的個案中(當第一電極單獨包括鉬會由於低黏著度而使得難以使用基板),可以得到第一電極與基板之間的良好黏著度。再者,即使在使用如上述具有的可撓性基板的個案中,由於第一電極與基板之間的良好黏著度,即使當電子元件是彎曲的,第一電極中孔洞的發生會被抑制。
第一電極的表面粗糙度Ra較好的為等於小於0.6 nm,並且更好的為等於小於0.4 nm。當第一電極的表面粗糙度Ra等於小於0.6 nm時,可改善第一電極與提供於第一電極上的絕緣膜之間的黏著度。
在本發明中,透過由非晶態的鉬鈮合金構成的第一電極,則可輕易實現上述的表面粗糙度。
在此,“表面粗糙度度”為於量測目標(量測範圍為1 μm×1 μm)之1微米平方樣品之原子力顯微鏡(atomic force microscope,AFM)影像之掃描距離的三直線剖面所獲得的表面粗糙度Ra的數值的平均值。特別的是,原子力顯微鏡影像為利用原子力顯微鏡(商品名稱:NANO-R,Pacific Nanotechnology公司製造)所獲得。
再者,相對於單獨由鉬所形成的第一電極所構成的個案,透過由如上述非晶態的鉬鈮合金構成的在本發明中電子元件的第一電極,其薄膜應力可降低,並且可改善第一電極與基板(圖1至圖3中的基板10)之間的黏著度。
上述“薄膜應力”可依據下述方法來計算。製備矽晶圓基板,並且矽晶圓基板上的積層體(laminated body)為透過形成金屬薄膜來製備,其中金屬薄膜包括第一電極的構成材質。關於矽晶圓基板及積層體,其曲率半徑為使用FLX-2320-S(商品名稱,Toho Technology財團法人製造)來量測。計算矽晶圓基板及積層體的曲率半徑的差距以產生薄膜應力的數值。特別的是,所使用的矽晶圓基板上的積層體為透過依照濺鍍法形成金屬薄膜來製備,以具有需要的厚度。
從導線的安全電阻及同時充分地覆蓋絕緣膜的觀點來看,第一電極的厚度較好的是10 nm至100 nm,更好的是20 nm至100 nm,最好的是40 nm至100 nm。
第一電極為透過在基板上形成包括鉬鈮合金的金屬薄膜且接著圖案化金屬薄膜(第一電極形成製程)來形成。
包括鉬鈮合金的金屬薄膜的薄膜形成方法並無特殊限制,且可以選自例如濺鍍法及離子鍍膜法(ion plating)的物理方法。在薄膜形成方法之中,從改善表面的平滑度的觀點中,較佳的方法為採用濺鍍法。在採用濺鍍法的個案中,鉬鈮合金可用以作為標靶,或者可分別使用單一物質鉬及單一物質鈮作為標靶,並透過共同濺鍍來進行薄膜形成。
在此對於圖案化包括鉬鈮合金的金屬薄膜的方法(製程方法)並無特別限制。可採用光蝕刻(photo-etching)法或剝離(lift-off)法,光蝕刻法透過微影技術及蝕刻技術(濕式(wet)蝕刻或乾式(dry)蝕刻)來處理如上述的形成的金屬薄膜,剝離法依序執行形成光阻圖案、形成上述金屬薄膜及光阻分離。再者,可採用遮幕(shadow mask)法,其於形成上述金屬薄膜的薄膜時,同時使用遮幕,以便於同時執行薄膜形成及圖案化。
其中,較好的方式是為透過蝕刻來進行處理,其理由為在製程中較容易實現,並且更好的方式是透過濕蝕刻來進行處理,其理由為在製程中較容易實現。
在此,如上所述,透過由鉬鈮合金構成的第一電極,調整第一電極的傾斜角度至可抑制漏電流之程度的角度變得可能。具體而言,如調整傾斜角度於上述小於50°的範圍內的方法(在以下某些個案中簡稱為“傾斜化”),由於如上述隨著鉬鈮合金中鈮的含量變大而傾斜角變小,一種調整鈮含量於範圍內且不會惡化第一電極的導電性的方法被描述。
再者,除了調整鈮含量的方法外,在形成包括鉬鈮合金的金屬薄膜之後,可使用一種調整蝕刻條件的方法,其透過光蝕刻方法處理第一電極。
具體而言,例如在濕蝕刻的個案中,使用稀釋的蝕刻劑的方法被描述。隨著蝕刻劑的濃度變低,其蝕刻速率會變慢,並且傾斜角度會趨向於變小。
再者,一種透過調整關於光阻圖案(此光阻圖案使用光阻來形成)的黏著度來調整傾斜角度的方法被描述。當關於光阻圖案的黏著度變差時,傾斜角度可變得更小。關於光阻圖案的黏著度可透過調整光阻圖案的後烘烤(post-bake)溫度來調整,例如,隨著後烘烤的溫度變低,則黏著度會趨向於變差。
在乾式蝕刻的個案中,其混合氧氣於蝕刻氣體中,而金屬薄膜的蝕刻可以執行,同時光阻圖案透過蝕刻而消散(retreated)。藉此,第一電極的傾斜角度可輕易的調整至可抑制漏電流的理想傾斜角度。
特別的是,即使在相同蝕刻條件下蝕刻的個案中,單獨由鉬所構成的金屬薄膜的蝕刻速率會高於包括鉬鈮合金的金屬薄膜的蝕刻速率。因此,單獨由鉬所構成的金屬薄膜所製備的第一電極的傾斜角度難以調整至小於50°。相反地,由包括鉬鈮合金的金屬薄膜所製備的第一電極的傾斜角度可輕易調整至小於50°,其透過調整上述用以蝕刻包括鉬鈮合金的金屬薄膜的蝕刻條件。藉此,由包括鉬鈮合金的金屬薄膜所製備的第一電極的傾斜角度可輕易調整至可明顯抑制漏電流的理想傾斜角度,而不會導致線寬的削減。
再者,由於本發明的電子元件的第一電極包括鉬鈮合金,即使在第一電極為由鉬鈮合金構成的金屬薄膜透過上述蝕刻來圖案化而形成的個案中,第一電極的線寬由於蝕刻所造成的削減會被抑制。此是因為在相同蝕刻條件下,本發明的第一電極的蝕刻速率為低於單獨由鉬所構成的金屬薄膜的圖案化的個案。此是因為在相同蝕刻條件下,本發明的第一電極的蝕刻速率為低於單獨由鉬所構成的金屬薄膜的圖案化的個案。
特別的是,透過由鉬鈮合金構成的第一電極,第一電極的傾斜角度可調整至可有效抑制漏電流的角度,然而,在此考慮的是第一電極的有效區域會隨著傾斜角度的變小而越大。藉此,較好的方式是第一電極的傾斜部分(在第一電極的平面方向中一邊緣的區域,亦即由傾斜的側表面往下至下表面(即第一電極與基板的接觸面)之間的區域)經受酸處理。透過執行酸處理,第一電極的傾斜部分為電性絕緣,藉以抑制第一電極的有效區域的擴張。再者,抑制第一電極的傾斜部分的電場密度。
在此用以進行酸處理的方法並無特殊限制,並且例如可使用氧電漿(oxygen plasma)處理或紫外線臭氧(ultra violet ozone,UV ozone)處理。上述處理方式可組合使用。在此氧電漿處理的條件並無特殊限制,並且例如在氧氣壓力為0.5 Pa至50 Pa、射頻(radio frequency,RF)功率為50W至1000W、週期為10秒至2分鐘等的條件下,適於進行氧電漿處理。在此紫外線臭氧處理的條件並無特殊限制,然而,在紫外線臭氧處理中所使用的紫外線的波長較好為180 nm至300 nm。
<絕緣膜>
絕緣膜的材質為配置於第一電極上,絕緣體例如可使用氧化矽(SiO2 )、氮化矽(SiNX )、氮氧化矽(SiON)、氧化鋁(Al2 O3 )、氧化釔(Y2 O3 )、氧化鉭(Ta2 O5 )、氧化鉿(HfO2 )等或包括至少兩個上述化合物的混晶(mixed crystal)化合物。再者,聚合物絕緣體例如聚醯亞胺(polyimide)也可使用作為絕緣膜的材質。
絕緣膜的薄膜厚度較好的為10 nm至1000 nm,更好的為50 nm至500 nm,最好的為100 nm至300 nm。
絕緣膜應該厚到某種程度以減少漏電流及改善耐電壓。然而,當絕緣膜太厚時,在使用電子元件作為場效電晶體的個案中,會引起場效電晶體的驅動電壓的升高。藉此,絕緣膜的薄膜厚度較好為上述的範圍中。
形成絕緣膜的方法並無特殊限制,並且形成絕緣膜的方法可依據材質等來選擇。例如,可利用濺鍍法(絕緣膜的形成製程)。
在此,如上所述,由於透過濺鍍法形成的薄膜具有高直線傳播特性,在薄膜形成中,其難以執行具有精細(detailed)覆蓋的薄膜形成。藉此,第一電極的邊緣橫切面的傾斜角度會變大,而在鄰近第一電極邊緣的絕緣膜中會容易發生孔洞或裂縫,如其結果所致,漏電流會增加。傳統地,第一電極為由鉬所構成,並且單獨由鉬所構成的第一電極難以實現橫切面的傾斜角度足夠小至漏電流不會發生的程度。具體而言,單獨由鉬所構成的第一電極難以調整橫切面的傾斜角度小於50°。
相反地,如上所述,相對於單獨由鉬所構成的第一電極的個案中,由於在本發明中包括鉬鈮合金的第一電極,因此橫切面的傾斜角度可以更小。藉此,可抑制在鄰近第一電極邊緣的絕緣膜中發生孔洞或裂縫,即使在使用濺鍍法作為形成絕緣膜的方法的個案中。
特別的是,本發明的絕緣膜須滿足其被提供以覆蓋基板上的部分第一電極。
在本發明中,一實施例中為描述作為絕緣膜的實施例的一示範例,其提供絕緣膜於整個表面上,所述整個表面包括配置於基板上的第一電極(除了施加電壓的端點區域)上的區域及第一電極外的區域。在端點區域中,不會形成絕緣膜,並且第一電極不會被覆蓋。依據絕緣膜的形成(製程),可提供第一電極不被覆蓋的區域,其形成製程例如光蝕刻法、剝離法、遮幕法等。
<第二電極>
如上所述,本發明的電子元件可用以作為電容器(電容)或場效電晶體。當本發明的電子裝置為電容器時,第二電極為在構成電容器的一對電極中的一電極,並且配置以相對於第一電極,而絕緣膜插入於第一電極及第二電極之間。再者,當本發明的電子元件例如作為底閘極場效電晶體時,第二電極為場效電晶體的源極及汲極。
在此構成第二電極的材質並無特殊限制。在較好範例中構成第二電極的材質包括鋁(Al)、鉬(Mo)、鉻(Cr)、鉭(Ta)、鈦(Ti)、金(Au)、銀(Ag)等金屬;鋁-釹(aluminum-neodymium,Al-Nd)及銀鈀銅(AgPdCu,APC)等合金;氧化錫(tin oxide)、氧化鋅(zinc oxide)、氧化銦(indium oxide)、銦錫氧化物(indium tin oxide,ITO)、銦鋅氧化物(indium zinc oxide,IZO)等導電氧化物薄膜;聚苯胺(polyaniline)、聚塞吩(polythiophene)及聚吡咯(Polypyrrole)等導電有機化合物;及其組合。在上述材質中,從具有低電阻的觀點來看,金屬及合金為較好的材質。
特別的是,第二電極可以包括相同於第一電極的材質(如鉬鈮合金)。
形成第二電極的厚度較好的是20 nm至1000 nm,更好的是50 nm至500 nm。
形成第二電極的方法並無特殊限制。第二電極可形成於基板上,其依據考慮是否適合上述材質而從多個形成方法中經適當選擇的一方法,形成方法包括印刷法及塗佈法等濕式方法;真空沉積法、濺鍍法及離子鍍膜法等物理方法;化學氣相沈積、電漿化學氣相沈積法等化學方法。例如,當選擇金屬或合金作為第二電極的材質,則第二電極可依據直流濺鍍法、射頻濺鍍法、真空沉積法、離子鍍膜法等來形成。再者,當選擇導電有機化合物作為第二電極的材質,則第二電極可依據濕式薄膜形成方法來形成。
若必要,則第二電極可經過圖案化。關於圖案化的方法,可使用上述光蝕刻法、剝離法、遮幕法等,並且在此無特殊限制。
接下來,則詳細說明本發明電子元件用以作為電容器的個案及本發明的電子元件用以作為底閘極場效電晶體的個案。
圖4為繪示電容器20的剖面示意圖,電容器20為本發明的電子元件。
如圖4所示,電容器20具有第一電極22、絕緣膜24及第二電極26的配置,其依序疊層於基板10上。
在電容器20中,當電壓為施加於第一電極22及第二電極26時,電容為累積於絕緣膜24的區域,絕緣膜24為夾在第一電極22及第二電極26之間。在此,如上所述,由於第一電極22包括鉬鈮合金,第一電極22及第二電極26間的漏電流會被抑制。
圖5為繪示場效電晶體30的剖面示意圖,場效電晶體30為本發明的電子元件。如圖5所示,場效電晶體30具有作為第一電極的閘極32G、作為絕緣膜的閘絕緣膜34、配置於閘絕緣膜34上且圖案化為島狀的主動層38、以及作為第二電極的源極36S與作為第二電極的汲極36D的配置,其疊層於基板10上。換言之,繪示於圖5的場效電晶體30為底閘極(反相交錯型)場效電晶體,並且為頂部接觸型的場效電晶體,其源極36S及汲極36D為接觸主動層38的上表面側(基板10的相對側)。
主動層具有氧化物半導體作為主要成分。
在此,所述“主要成分”意指在主動層38的成分組成中含量最多的成分組成。“主要成分”的含量較好是等於大於50%。由於氧化物半導體可在低溫形成薄膜,因此氧化物半導體較好為形成於具有可撓性的薄膜狀基板10上或閘極32G上。
以氧化物半導體而言,氧化物半導體較好的為包括選自由銦、鎵及鋅組成的群組中的至少一個、或其複合氧化物。描述於日本專利特許公開申請案第2006-165529之專利的非晶態氧化物半導體(amorphous oxide semiconductor,IGZO)為特別優選。
在此,如上所述,由於閘極32G包括鉬鈮合金,則在場效電晶體30中閘極32G與源極36S及汲極36D其一或兩者間的漏電流會被抑制。因此,不導通狀態的電流會降低,並且可獲得具有高導通/不導通比(導通狀態的電流/不導通狀態的電流)的良好電晶體特性。
圖6為繪示另一場效電晶體40的剖面示意圖,場效電晶體40為本發明的電子元件。如圖6所示,場效電晶體40具有作為第一電極的閘極42G、作為絕緣膜的閘絕緣膜44、作為第二電極的源極46S與作為第二電極的汲極46D、以及主動層48的配置,其疊層於基板10上。換言之,繪示於圖6的場效電晶體40為底閘極(反相交錯型)場效電晶體,並且為底部接觸型的場效電晶體,其源極46S及汲極46D為接觸主動層38的下表面側(與基板10的同側)。主動層48的配置實質上相同於上述主動層38的配置,故在此省略其說明。
在此,如上所述,由於作為第一電極的閘極42G包括鉬鈮合金,則在場效電晶體40中閘極42G與源極46S及汲極46D其一或兩者間的漏電流會被抑制。因此,不導通狀態的電流會降低,並且可獲得具有高導通/不導通比(導通狀態的電流/不導通狀態的電流)的良好電晶體特性。
在上述描述中,本發明的電子元件用以作為電容器的個案及本發明的電子元件用以作為場效電晶體的個案為具體說明,然而,本發明的電子元件的應用範圍並不限於上述個案。
再者,關於本發明的電子元件的應用並無特殊限制。例如,本發明的電子元件可適當地應用以使用於顯示器(例如有機電激光顯示器或液晶顯示器)、電磁波檢測器(例如X光感測器、紫外線輻射感測器等)、生物感測器、氣味感測器等。特別的是,本發明的電子元件較佳為應用於顯示器。
[實例]
以下,本發明參照實例作更詳細的說明,但本發明並不限定於這些實例。
(實例1)
-作為場效電晶體的電子元件1的製備-
(作為閘極的第一電極的形成)
製備厚度為150 μm的聚間苯二甲酸乙二酯(polyethylene naphthalate,PEN)薄膜(商品名稱:Q65FA,DuPont Teijin Films公司製造)以作為基板。在基板上,透過濺鍍法形成金屬薄膜,其包括鉬鈮合金(鉬:95原子百分比;鈮:5原子百分比)並具有40 nm的厚度。此濺鍍條件如下所述。
-鉬鈮合金的金屬薄膜的濺鍍條件-
濺鍍裝置:直流磁控濺鍍裝置
標靶:直徑4 inch的鉬鈮合金標靶(鉬:95原子百分比;鈮:5原子百分比)
濺鍍的電子功率:直流電源300W
壓力(當引入氣體時):0.27 Pa
引入的氣體及流速:氬氣(Ar)=58.5 sccm
接著,在依上述方式形成的鉬鈮合金的金屬薄膜上,用以形成第一電極的光阻圖案為利用光阻AZ-5124E(商品名稱,日本Clariant公司製造)來形成。以光阻圖案而言,其使用線寬為5 μm的直線狀圖案。
在此之後,鉬鈮合金的金屬薄膜的濕式蝕刻為使用Hayashi Pure Chemical股份有限公司製造的ETCHANT FOR MO TSL(商品名稱)作為濕式蝕刻(液體溫度31℃)的蝕刻劑及使用上述形成的光阻圖案作為罩幕。
特別的是,上述鉬鈮合金的金屬薄膜的濕式蝕刻為執行於液體溫度31℃。在此製程中,蝕刻速率為1.21 nm/sec。
接著,使用光阻移除溶液AZ-REMOVER(商品名稱,日本Clariant公司製造)來移除光阻圖案。藉此,形成第一電極(閘極),其為圖案化的鉬鈮合金的金屬薄膜。作為閘極的第一電極為直線狀鉬鈮圖案,其薄膜厚度為40 nm並且線寬為25 μm。
(絕緣膜的形成)
接下來,在形成第一電極的基板表面上,在下述的條件下,透過濺鍍法形成厚度為200 nm的氧化矽(SiO2 )薄膜。形成此氧化矽(SiO2 )薄膜以幾乎覆蓋第一電極的整個表面,然而,部分的表面(用以施加電壓的端點區域)透過利用遮幕的濺鍍法而不被覆蓋。
-絕緣膜的濺鍍條件-
濺鍍裝置:射頻磁控濺鍍裝置
標靶:直徑3 inch的氧化矽(SiO2 )標靶,Furuuchi Chemical
財團法人製造(純度4N)
濺鍍的電子功率:射頻電源200W
壓力(當引入氣體時):0.164 Pa
引入的氣體及流速:氬氣(Ar)=40 sccm,氧氣(O2 )=4.5 sccm
(主動層的形成)
主動層為形成於絕緣膜上。使用具有銦鎵鋅氧化物(InGaZnO4 )成分的多晶燒結(polycrystalline sintered)體(直徑3 inch)作為標靶,厚度50 nm的主動層在下列條件下透過濺鍍法來形成。
-主動層的濺鍍條件-
濺鍍裝置:射頻磁控濺鍍裝置
濺鍍的電子功率:射頻電源200W
壓力(當引入氣體時):0.37 Pa
引入的氣體及流速:氬氣(Ar)=97 sccm,氧氣(O2 )=1.8 sccm
(作為第源極及汲極的第二電極的形成)
在主動層上,厚度50 nm的鉬金屬薄膜透過濺鍍法來形成。此濺鍍條件如下所述。
-鉬金屬薄膜的濺鍍條件-
濺鍍裝置:直流磁控濺鍍裝置
標靶:直徑3 inch的鉬標靶
濺鍍的電子功率:直流電源300 W
壓力(當引入氣體時):0.27 Pa
引入的氣體及流速:氬氣(Ar)=58.5 sccm
接下來,用以形成源極及汲極的光阻圖案為利用光阻AZ-5124E(商品名稱,日本Clariant公司製造)形成於鉬金屬薄膜上。接著,鉬金屬薄膜的濕式蝕刻為使用Kanto Chemical股份有限公司製造的TSL(商品名稱)作為濕式蝕刻(液體溫度21℃)的蝕刻劑及使用上述形成的光阻圖案作為罩幕。
接著,使用光阻移除溶液AZ-REMOVER(商品名稱,日本Clariant公司製造)來移除光阻圖案。藉此,形成第二電極(源極及汲極),其為圖案化的鉬金屬薄膜。
至此,作為場效電晶體的電子元件1為形成。
(實例2)
-作為場效電晶體的電子元件2的製備-
(作為閘極的第一電極的形成)
製備厚度為150 μm的聚間苯二甲酸乙二酯薄膜(商品名稱:Q65FA,DuPont Teijin Films公司製造)以作為基板。在基板上,透過濺鍍法形成金屬薄膜,其包括鉬鈮合金(鉬:97原子百分比;鈮:3原子百分比)並具有40 nm的厚度。此濺鍍條件如下所述。
-鉬鈮合金的金屬薄膜的濺鍍條件-
濺鍍裝置:直流磁控濺鍍裝置
標靶:直徑4 inch的鉬鈮合金標靶(鉬:97原子百分比;鈮:3原子百分比)
濺鍍的電子功率:直流電源300W
壓力(當引入氣體時):0.27 Pa
引入的氣體及流速:氬氣(Ar)=58.5 sccm
接著,依上述方式形成的鉬鈮合金的金屬薄膜為經由執行實質上相同於實例1中的方法及條件的濕式蝕刻的製程,藉此形成第一電極。再者,絕緣膜、主動層及第二電極(源極及汲極)為透過實質上相同於實例1中的方法及條件而依序形成於第一電極上。藉此,製備作為場效電晶體的電子元件2。
(對照實例1)
-作為場效電晶體的對照電子元件1的製備-
作為場效電晶體的對照電子元件1的製備為透過使用實質上相同於實例1中製備電子元件1的製造方法及條件來實現,除了在上述實例1中的製備的電子元件1的第一電極(閘極)在對照實例1中更改為單獨由鉬構成的第一電極(閘極)。
在對照實例1中,單獨由鉬構成的第一電極為透過下述方法來形成。
(作為閘極的第一電極的形成)
在實例1所使用的基板(厚度為150 μm的聚間苯二甲酸乙二酯薄膜(商品名稱:Q65FA,DuPont Teijin Films公司製造))上,厚度為40 nm且單獨由鉬所構成的金屬薄膜為透過濺鍍法所形成。此濺鍍條件如下所述。
-鉬金屬薄膜的濺鍍條件-
濺鍍裝置:直流磁控濺鍍裝置
標靶:直徑4 inch的鉬標靶
濺鍍的電子功率:直流電源300W
壓力(當引入氣體時):0.27 Pa
引入的氣體及流速:氬氣(Ar)=58.5 sccm
接著,在依上述方式形成的鉬金屬薄膜上,用以形成第一電極的光阻圖案為利用光阻AZ-5124E(商品名稱,日本Clariant公司製造)來形成。使用線寬為200 μm的直線狀圖案作為光阻圖案。
在此之後,鉬金屬薄膜的濕式蝕刻為使用Hayashi Pure Chemical股份有限公司製造的TSL(商品名稱)作為濕式蝕刻(液體溫度31℃)的蝕刻劑及使用上述形成的光阻圖案作為罩幕。
特別的是,上述鉬金屬薄膜的濕式蝕刻為執行於液體溫度31℃。在此製程中,蝕刻速率為2.22 nm/sec,其快於實例1中鉬鈮合金的金屬薄膜的蝕刻速率。
接著,使用光阻移除溶液AZ-REMOVER(商品名稱,日本Clariant公司製造)來移除光阻圖案。藉此,形成第一電極(閘極),其為圖案化的鉬金屬薄膜。作為閘極的第一電極為直線狀鉬圖案,其薄膜厚度為40 nm並且線寬為25 μm。再者,相較於形成於實例1中包括鉬鈮合金的第一電極,可發現由於蝕刻而縮減的線寬。
<量測與評估>
關於電子元件1、電子元件2及對照電子元件1,其分別由上述實例及對照實例來獲得,而下述量測及評估會執行。而量測及評估的結果如下述的表1所示。
<第一電極的傾斜角度的量測>
依據上述所得到的電子元件1、電子元件2及對照電子元件1為沿著垂直於基板的平面切割。接著,第一電極的邊線的橫切面為使用穿透式電子顯微鏡(transmission electron microscope,TEM;放大倍率:60,000倍)進行攝影。
利用所產生的穿透式電子顯微鏡影像,來量測第一電極的邊線的橫切面的傾斜角度。所獲得的量測結果如表1所示。
在此,傾斜角度為透過一直線與另一直線所形成的角度,此直線為對應於第一電極與基板的接觸面,此另一直線為連接第一電極的上邊緣及下邊緣。此“上邊緣”及“下邊緣”為定義於上述說明中,故在此省略其說明。
<第一電極的表面粗糙度Ra的量測>
關於電子元件1、電子元件2及對照電子元件1,於在上述製造過程中形成絕緣薄膜於圖案化第一電極上之前,量測第一電極的上表面(第一電極與基板之接觸面的相對面,以下相同)的表面粗糙度Ra。所獲得的量測結果如表1所示。
如表1所示,在電子元件1及電子元件2中第一電極的上表面的表面粗糙度Ra的數值為分別小於或等於在對照電子元件1第一電極的上表面的表面粗糙度Ra的數值的一半。其顯露出第一電極與提供以接觸第一電極的上表面側的絕緣膜之間的黏著度可改善,上述為關於電子元件1及電子元件的第一電極,且相對於在對照電子元件1的第一電極。
關於在實例1、實例2及對照實例1中各別形成的第一電極的上表面的表面粗糙度的量測,上述表面粗糙度Ra為由在1微米平方(量測範圍為1 μm×1 μm)的原子力顯微鏡影像的1 μm的掃描距離的三直線剖面各別獲得的表面粗糙度Ra的數值的平均值。特別的是,原子力顯微鏡影像為利用原子力顯微鏡(商品名稱:NANO-R,Pacific Nanotechnology公司製造)所獲得。
<對基板黏附力的評估>
(薄膜應力的量測)
量測電子元件1及對照電子元件1所使用的第一電極的薄膜應力。所獲得的量測結果如表1所示。
由表1所示量測結果可清楚了解,在電子元件1中的第一電極的薄膜應力為小於在對照電子元件1中的第一電極的薄膜應力。藉此,相對於在對照電子元件1的第一電極,在電子元件1中的第一電極難以與基板分離,以及在電子元件1中的第一電極對基板的黏著度較高。
特別的是,此“薄膜應力”為依據下列方法來計算。
具體來說,在電子元件1所使用的第一電極的薄膜應力的計算為依據下列方法。
首先,在25℃及50%相對濕度的環境之下,利用Toho Technology財團法人製造的FLX-2320-S(商品名稱)量測厚度150 μm的矽晶圓基板的曲率半徑。
接著,在矽晶圓基板上,包括鉬鈮合金的金屬薄膜為依據濺鍍法而形成,其中鉬鈮合金為電子元件1中第一電極的構成材質。在25℃及50%的相對濕度的環境之下,利用Toho Technology財團法人製造的FLX-2320-S(商品名稱)量測積層體的曲率半徑,其中在積層體中包括形成於矽晶圓基板上的鉬鈮合金的金屬薄膜。計算矽晶圓基板及積層體的曲率半徑的差距以產生在電子元件1所使用的第一電極的薄膜應力的數值,其中在積層體中包括形成於矽晶圓基板上的鉬鈮合金的金屬薄膜。
關於在對照電子元件1中使用的第一電極,薄膜應力的量測為執行於相同方法。首先,在25℃及50%相對濕度的環境之下,利用Toho Technology財團法人製造的FLX-2320-S(商品名稱)量測厚度150 μm的矽晶圓基板的曲率半徑,其中矽晶圓基板實質上相同於在電子元件1所使用的第一電極的薄膜應力的量測時所使用的基板。
接著,在矽晶圓基板上,單獨由鉬構成的金屬薄膜為依據濺鍍法而形成,其中鉬為對照電子元件1中第一電極的構成材質。在25℃及50%相對濕度的環境之下,利用Toho Technology財團法人製造的FLX-2320-S(商品名稱)量測積層體的曲率半徑,其中在積層體中單獨由鉬構成的金屬薄膜形成於矽晶圓基板上。計算矽晶圓基板及積層體的曲率半徑的差距以產生在對照電子元件1所使用的第一電極的薄膜應力的數值,其中在積層體中單獨由鉬構成的金屬薄膜形成於矽晶圓基板上。
(彎曲測試)
關於電子元件1及對照電子元件1,在上述製造過程中形成絕緣膜於圖案化第一電極上之前,形成於基板上的第一電極分別進行彎曲測試。
此彎曲測試的執行如下述。關於在電子元件1及對照電子元件1的積層體(其處於第一電極形成於基板上的狀態),在基板的曲率半徑為1.5 cm至2.0 cm的條件下,對厚度50 nm及尺寸為10 mm×10 mm樣本反覆彎曲。每一次進行彎曲,在施加10伏特的電壓後間隔3秒使用Mitsubishi Chemical財團法人製造的電阻率計作為彎曲測試儀器以量測電阻率。因此,可量測到第一電極的表面電阻率。電阻率與彎曲頻率間的關係為繪示於圖10。並且,評估結果如表1所示。
彎曲測試的量測結果繪示於圖10,當分佈圖形80(在圖10中分佈圖形80以方塊表示)與分佈圖形82比較時,在電子元件1中的第一電極的電阻率變動為較小,即使在彎曲頻率增加時,其中分佈圖形80為繪示在電子元件1處於第一電極形成於基板上的狀態下積層體的彎曲測試結果,分佈圖形82為繪示在對照電子元件1處於第一電極形成於基板上的狀態下積層體的彎曲測試結果。
以此方式,如同於上述薄膜應力的量測結果,彎曲測試的量測結果指出在電子元件1中第一電極與基板的黏著度會高於在對照電子元件1中第一電極與基板的黏著度。
<X光繞射的評估>
關於形成於電子元件1、電子元件2及對照電子元件1的各別的第一電極,X光繞射為進行於掃描軸為2θ/ω的條件下,並使用Rigaku財團法人製造的繞射儀。因此,圖9中的線條50為在實例1製備的電子元件1的第一電極及在實例2製備的電子元件2的第一電極進行X光繞射所獲得的分析結果。再者,圖9中的線條52為在對照實例1製備的對照電子元件1的第一電極進行X光繞射所獲得的分析結果。
如圖9所示,相對於在對照電子元件1的第一電極的X光繞射的量測結果所得到的峰值,在電子元件1及電子元件2的第一電極的X光繞射的量測結果所得到的峰值為較寬。因此,可證實相對於對照電子元件1的第一電極,在電子元件1及電子元件2的第一電極為非晶態。
<漏電流的量測>
如上述獲得的電子元件1、電子元件2及對照電子元件1中的漏電流為利用半導體參數分析儀4155C(商品名稱,Agilent Technologies公司製造)來量測。
在此,當電壓為施加於作為第一電極的閘極及作為第二電極的源極之間時,漏電流為流經閘極及源極之間的電流的電流密度值(A/cm2)。如量測結果,在圖7的線條60所示的結果為在實例1中製備的電子元件1的漏電流特性,其中線條60為繪示施加電壓與漏電流的關係。再者,在圖7的線條62所示的結果為在實例2中製備的電子元件2的漏電流特性,其中線條62為繪示施加電壓與漏電流的關係。
再者,在圖7的線條64所示的結果為在對照實例1中製備的對照電子元件1的漏電流特性。由上述結果可證明,比較電子元件1及電子元件2的漏電流特性(圖7中的線條60及62)與對照電子元件1的漏電流特性(圖7中的線條64),電子元件1及電子元件2顯示出大幅減少的漏電流。
<電晶體特性的評估>
關於如上述獲得的電子元件1、電子元件2及對照電子元件1,當電壓為施加於作為第一電極的閘極,在施加閘極電壓的電流-電壓特性為透過量測汲極電流來量測,其使用半導體參數分析儀(商品名稱:4155C,Agilent Technologies公司製造)。因此,得到如圖8所示結果。進一步來說,圖8的線條70所示結果取得於電子元件1的電流-電壓特性,圖8的線條72所示結果取得於電子元件2 的電流-電壓特性,並且圖8的線條74所示結果取得於對照電子元件1的電流-電壓特性。其顯露出,相對於對照電子元件1的個案,在電子元件1及電子元件2中,其獲得具有高導通/不導通比(導通狀態的電流/不導通狀態的電流)的良好電晶體特性。
再者,關於如上述獲得的電子元件1、電子元件2及對照電子元件1,量測場效電晶體改變為導通狀態的電流量。因此,在電子元件1及電子元件2中,場效電晶體改變為導通狀態的電壓值約為+1V,在對照電子元件1中,場效電晶體改變為導通狀態的電壓值約為-2V。結果顯示,相對於單獨使用鉬的個案中,透過使用鉬鈮合金作為閘極(第一電極)實現良好的常導通狀態(normally-on state)。
本發明包括下列示範性實施例。
(1)電子元件包括提供於基板上及包括鉬鈮合金的的第一電極、配置於第一電極上的絕緣膜、以及配置於第一電極上的第二電極,其中至少此絕緣膜插入於第一電極與第二電極之間。
(2)依據(1)的電子元件,其中第一電極的邊緣橫切面的傾斜角度小於50°。
(3)依據(1)的電子元件,其中第一電極的邊緣橫切面的傾斜角度小於40°。
(4)依據(1)至(3)的電子元件,其中電子元件為場效電晶體,電子元件的第一電極為閘極,電子元件的第二電極為源極及汲極,並且具有氧化物半導體作為主要成分的主動層為提供於源極及汲極之間。
(5)依據(4)的電子元件,其中氧化物半導體包括包含選自從銦、鋅及鎵組成的群組中的至少一個。
(6)依據(1)的電子元件,其中鉬鈮合金為非晶態的。
(7)依據(1)至(6)的電子元件,其中第一電極的表面粗糙度Ra小於等於0.6 nm。
(8)依據(1)至(7)的電子元件,其中第一電極的厚度為10 nm至100 nm。
(9)依據(1)至(8)的電子元件,其中基板具有可撓性。
(10)依據(1)至(9)的電子元件,其中基板的厚度為50 μm至500 μm。
(11)依據(1)至(10)的電子元件,其中絕緣膜的厚度為10 nm至1000 nm。
(12)一電子元件的製造方法,此方法包括透過圖案化包括鉬鈮合金並形成於基板上的金屬薄膜來形成包括鉬鈮合金的第一電極於基板上;依據濺鍍法形成覆蓋至少部分第一電極的絕緣膜;以及形成配置於第一電極上的第二電極,並且至少此絕緣膜插入於第一電極及第二電極之間。
若在此說明書所提及的所有出版物、專利申請及技術標準明確並各別指出其可作為本說明書之參考,則本說明書之範圍包括這些出版物、專利申請及技術標準。
10...基板
12...第一電極
20...電容器
22...第一電極
24‧‧‧絕緣膜
26‧‧‧第二電極
30、40‧‧‧場效電晶體
32G、42G‧‧‧閘極
34、44‧‧‧閘絕緣膜
36S、46S‧‧‧源極
36D、46D‧‧‧汲極
38、48‧‧‧主動層
50、52、60、62、64、70、72、74‧‧‧線條
80、82‧‧‧分佈圖形
P‧‧‧上邊緣
Q‧‧‧下邊緣
圖1為繪示一實施例的第一電極的邊緣橫切面的傾斜角度的示意圖。
圖2為繪示另一實施例的第一電極的邊緣橫切面的傾斜度角的示意圖。
圖3為繪示再一實施例的第一電極的邊緣橫切面的傾斜角度的示意圖。
圖4為繪示一實施例的電子元件作為電容器的個案的代表示意圖。
圖5為繪示一實施例的電子元件作為底閘極場效電晶體的個案的代表示意圖。
圖6為繪示一實施例的電子元件作為另一底閘極場效電晶體的個案的代表示意圖。
圖7為繪示在實施中的漏電流特性的量測結果的示意圖。
圖8為繪示在實施中的電流-電壓特性的量測結果的示意圖。
圖9為繪示在實施中的第一電極的X光繞射的分析結果的示意圖。
圖10為繪示在實施中的彎曲頻率與電阻率的關係的示意圖。
30...場效電晶體
32G...閘極
34...閘絕緣膜
36S...源極
36D...汲極
38...主動層

Claims (8)

  1. 一種電子裝置,包括:一第一電極,提供於一基板上且包括一鉬鈮合金,其中該第一電極的邊緣橫切面的傾斜角度為小於50°且表面粗糙度Ra小於等於0.6nm;一絕緣膜,配置於該第一電極上;以及一第二電極,相對於該第一電極至少隔著該絕緣膜進行配置。
  2. 如申請專利範圍第1項所述之電子裝置,其中該電子元件為一場效電晶體,其中:該第一電極為一閘極,該第二電極為一源極及一汲極,該場效電晶體在該源極與該汲極之間包括以一氧化物半導體作為主要成分的一主動層。
  3. 如申請專利範圍第2項所述之電子裝置,其中該氧化物半導體為一非晶態氧化物,該非晶態氧化物包含選自從銦、鋅及鎵組成的群組中的至少一個。
  4. 如申請專利範圍第1項所述之電子裝置,其中該鉬鈮合金為非晶態的。
  5. 如申請專利範圍第2項所述之電子裝置,其中該鉬鈮合金為非晶態的。
  6. 如申請專利範圍第3項所述之電子裝置,其中該鉬鈮合金為非晶態的。
  7. 如申請專利範圍第1至6項其中之一所述之電子裝 置,其中該基板具有可撓性。
  8. 一種電子元件的製造方法,包括:一第一電極形成步驟,透過圖案化包括一鉬鈮合金並成膜於一基板上的一金屬薄膜來形成包括該鉬鈮合金的一第一電極於該基板上,其中該第一電極的邊緣橫切面的傾斜角度為小於50°且表面粗糙度Ra小於等於0.6nm;一絕緣膜形成步驟,依據濺鍍法形成覆蓋藉由該第一電極形成步驟所形成的該第一電極的至少一部份的一絕緣膜;以及一第二電極形成步驟,形成相對於該第一電極至少隔著該絕緣膜進行配置的一第二電極。
TW099121671A 2009-07-09 2010-07-01 電子元件及其製造方法 TWI460856B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009162625A JP5478963B2 (ja) 2009-07-09 2009-07-09 電子素子及び電子素子の製造方法

Publications (2)

Publication Number Publication Date
TW201121044A TW201121044A (en) 2011-06-16
TWI460856B true TWI460856B (zh) 2014-11-11

Family

ID=43426795

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121671A TWI460856B (zh) 2009-07-09 2010-07-01 電子元件及其製造方法

Country Status (3)

Country Link
US (1) US8324625B2 (zh)
JP (1) JP5478963B2 (zh)
TW (1) TWI460856B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384029B2 (en) * 2008-06-20 2013-02-26 Carl Zeiss Nts, Llc Cross-section systems and methods
KR102078213B1 (ko) * 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US10340885B2 (en) * 2014-05-08 2019-07-02 Avago Technologies International Sales Pte. Limited Bulk acoustic wave devices with temperature-compensating niobium alloy electrodes
AU2015370427B2 (en) 2014-12-24 2020-03-12 Bank Of Canada Dynamic security device
WO2017212873A1 (ja) * 2016-06-10 2017-12-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926598A (ja) * 1995-07-10 1997-01-28 Hitachi Ltd アクティブマトリクス型液晶ディスプレイ装置
JP2005085905A (ja) * 2003-09-05 2005-03-31 Advanced Display Inc 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2010046149A (ja) * 2008-08-19 2010-03-04 Kyoraku Sangyo Kk 遊技機の大入賞口開閉扉開閉装置
JP2010191368A (ja) * 2009-02-20 2010-09-02 Casio Computer Co Ltd 表示パネル及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193322A (ja) * 1987-02-06 1988-08-10 Hitachi Ltd 磁気記録媒体
JP2911672B2 (ja) * 1992-02-17 1999-06-23 功二 橋本 高耐食アモルファスアルミニウム合金
JP2002063987A (ja) * 2000-08-18 2002-02-28 Tdk Corp 複合基板の製造方法、複合基板およびel素子
JP2002141483A (ja) * 2000-08-24 2002-05-17 Rohm Co Ltd 半導体装置およびその製造方法
KR100592862B1 (ko) * 2001-09-05 2006-06-26 샤프 가부시키가이샤 고분자 구조체 및 그것을 구비한 기능 소자, 및트랜지스터 및 그것을 사용한 표시 장치
US7408190B2 (en) * 2005-07-05 2008-08-05 Chunghwa Picture Tubes, Ltd. Thin film transistor and method of forming the same
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926598A (ja) * 1995-07-10 1997-01-28 Hitachi Ltd アクティブマトリクス型液晶ディスプレイ装置
JP2005085905A (ja) * 2003-09-05 2005-03-31 Advanced Display Inc 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2010046149A (ja) * 2008-08-19 2010-03-04 Kyoraku Sangyo Kk 遊技機の大入賞口開閉扉開閉装置
JP2010191368A (ja) * 2009-02-20 2010-09-02 Casio Computer Co Ltd 表示パネル及びその製造方法

Also Published As

Publication number Publication date
TW201121044A (en) 2011-06-16
US8324625B2 (en) 2012-12-04
US20110006298A1 (en) 2011-01-13
JP5478963B2 (ja) 2014-04-23
JP2011018786A (ja) 2011-01-27

Similar Documents

Publication Publication Date Title
TWI472038B (zh) 電子裝置、其製造方法以及顯示裝置
KR101497878B1 (ko) 박막 전계 효과 트랜지스터 및 디스플레이
JP6130104B2 (ja) 複層のゲート絶縁層を備えたグラフェン電子素子
TWI559553B (zh) 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
JP5528734B2 (ja) 電子素子及びその製造方法、表示装置、並びにセンサー
US20150357480A1 (en) Stable metal-oxide thin film transistor and method of making
TWI460856B (zh) 電子元件及其製造方法
KR20110018833A (ko) 비정질 산화물 반도체 재료, 전계 효과형 트랜지스터 및 표시장치
WO2010114529A1 (en) Thin-film transistor (tft) with a bi-layer channel
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
JP5437776B2 (ja) 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
TWI485775B (zh) 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法
JP5844030B2 (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法
KR101778874B1 (ko) 산화물 반도체 박막 트랜지스터용 기판
TWI495738B (zh) 電子裝置之製造方法、薄膜電晶體、電氣光學裝置及感測器
WO2013021760A1 (ja) 有機トランジスタ及びその製造方法
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
JP2013004849A (ja) 薄膜トランジスタの製造方法およびロール状薄膜トランジスタ
WO2023153509A1 (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
CN112951924A (zh) Tft器件及其制备方法
JP2012033778A (ja) 薄膜トランジスタとその製造方法、薄膜トランジスタアレイとその製造方法、及び、ディスプレイ装置