JP5844030B2 - 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法 - Google Patents

電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法 Download PDF

Info

Publication number
JP5844030B2
JP5844030B2 JP2010006043A JP2010006043A JP5844030B2 JP 5844030 B2 JP5844030 B2 JP 5844030B2 JP 2010006043 A JP2010006043 A JP 2010006043A JP 2010006043 A JP2010006043 A JP 2010006043A JP 5844030 B2 JP5844030 B2 JP 5844030B2
Authority
JP
Japan
Prior art keywords
manufacturing
active layer
tft
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010006043A
Other languages
English (en)
Other versions
JP2011146525A (ja
Inventor
威史 濱
威史 濱
田中 淳
淳 田中
鈴木 真之
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010006043A priority Critical patent/JP5844030B2/ja
Priority to KR1020100111965A priority patent/KR20110083474A/ko
Priority to TW099139580A priority patent/TWI520224B/zh
Publication of JP2011146525A publication Critical patent/JP2011146525A/ja
Application granted granted Critical
Publication of JP5844030B2 publication Critical patent/JP5844030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、電界効果型トランジスタの製造方法、表示装置の製造方法、X線撮像装置の製造方法及び光センサの製造方法に関する。
近年、酸化物半導体材料を活性層に用いた電界効果型トランジスタ、特に薄膜化した薄膜トランジスタ(TFT:Thin Film Transistor)の開発が進められている。そして、前記活性層に用いられる酸化物半導体材料として、IGZO系の透明な酸化物半導体、すなわち、In、Ga、及びZnを含む酸化物半導体(以下、IGZOという)が注目されている。IGZOは透明であるだけでなく、スパッタリングによって室温でアモルファスIGZOの成膜が可能であり、アモルファスであっても、アモルファスシリコンに比べてキャリア移動度が高いことなど優れたトランジスタ特性を有することが報告されている。
例えば、特許文献1では、活性層の構成材料としてIGZO(In:Ga:Zn=0.98:1.02:4)を用いたTFTについて、移動度が7cm/VS程度、オンオフ比が10程度のトランジスタ特性を有していることが報告されている。また、TFTの製造工程において、IGZOからなる活性層を600℃以下で熱処理すると、キャリア濃度を高めることができることが報告されており、特にPET(ポリエチレンテレフタレート)等の可撓性のある樹脂基板を用いる場合には、耐熱性を考慮して300℃以下、特に200℃以下の低温で熱処理することが報告されている。
他にも、特許文献2ではIn元素及びZn元素及び元素X(元素Xの候補の一つにGa元素が含まれる)を含有し、In/(In+Zn+X)=0.200〜0.600かつZn/(In+Zn+X)=0.200〜0.800を満たすアモルファス酸化物半導体を活性層に持つ電界効果型トランジスタ、さらには活性層形成後に70℃〜350℃で熱処理する電界効果型トランジスタの製造方法が報告されている。
また、非特許文献1では、TFTの製造工程において、400℃程度の高温で活性層に熱処理を施すと、熱処理前に比べて、移動度μ、閾値VthやS値等の所謂トランジスタ特性が向上し、且つトランジスタ特性の安定性が向上することが報告されている。
特開2006−165531号公報 特開2009−253204号公報
Applied Physics Letters, 93 (2008) 192107-1頁〜3頁
しかしながら、特許文献1に記載のTFTは、オンオフ比が10程度と低いため、TFTのオンオフが取れていないと言える。なお、熱処理後のトランジスタ特性については一切言及がない。仮に、300℃以下の低温での熱処理を施してトランジスタ特性を測定したとしても、特許文献1に記載のIGZO中のGa含有量では、後述する比較例のように、立ち上がり電圧Vonが非常にマイナス側に位置してしまい、TFTとして機能しないことが予想される。
そして、特許文献2に記載のTFTでは、活性層形成後に熱処理工程を含むトランジスタの製造方法が記載されているが、後述の昇温脱離ガス分析結果によると、248℃以上の熱処理温度ではZn成分脱離のため活性層の組成比に乱れが生じてしまうおそれがある。また、移動度に関しては劇的な改善が見られるものの、立ち上がり電圧Vonや閾値電圧Vthに関しては記載がない。
また、非特許文献1に記載のTFTは、400℃程度の高温で熱処理を施しているため、熱処理に要する時間が長くなり、加熱炉の消費電力も高くなってしまう。また、高温の熱処理にも耐えられる基板を利用しなければならないため、TFTに利用可能な基板の種類が限定されてしまう。
本発明は、熱処理の温度を低減しつつ、トランジスタ特性の向上を図ることが可能な電界効果型トランジスタの製造方法、表示装置の製造方法、X線撮像装置の製造方法及び光センサの製造方法を提供することを目的とする。
本発明の上記課題は下記の手段によって解決された。
<1> In、Ga及びZnを含有し、各元素の組成比をIn:Ga:Zn=a:b:cとした場合、a+b=2かつ1.3≦b≦1.5つc=1.0の範囲で規定される非晶質酸化物半導体からなる活性層を形成する工程と、
前記活性層を酸素雰囲気下75℃以上240℃以下で熱処理する工程と、
を含み、
前記熱処理する工程において、前記活性層の電気伝導度σを、10 −6 ≦σ≦10 −4 (S/cm)の範囲に調整する電界効果型トランジスタの製造方法。
<2> 前記熱処理する工程において、前記活性層を180℃以下で熱処理する<>に記載の電界効果型トランジスタの製造方法。
>前記活性層を形成する工程において、前記Znの組成比cがc>−5b+8の範囲にある活性層を形成する<1>又は2>に記載の電界効果型トランジスタの製造方法。
<4> 前記活性層を形成する工程において、前記Znの組成比cがc≦−5b+8の範囲にある活性層を形成する<1>又は2>に記載の電界効果型トランジスタの製造方法。
> 前記電界効果型トランジスタを樹脂基板上に形成する<1>〜<>の何れか1つに記載の電界効果型トランジスタの製造方法。
> 前記樹脂基板として、ポリエチレンナフタレートからなる基板を用いる<>に記載の電界効果型トランジスタの製造方法。
> <1>〜<>の何れか1つに記載の電界効果型トランジスタの製造方法を含む表示装置の製造方法。
> <1>〜<>の何れか1つに記載の電界効果型トランジスタの製造方法を含むX線撮像装置の製造方法。
> <1>〜<>の何れか1つに記載の電界効果型トランジスタの製造方法を含む光センサの製造方法。
本発明によれば、熱処理の温度を低減しつつ、トランジスタ特性の向上を図ることが可能な電界効果型トランジスタの製造方法、表示装置の製造方法、X線撮像装置の製造方法及び光センサの製造方法を提供することができる。
本発明の実施形態に係るTFTであって、ボトムゲート構造のTFTの一例を示す模式図である。 本発明の実施形態に係るTFTであって、トップゲート構造のTFTの一例を示す模式図である。 本発明の実施形態に係る表示装置の一例を示す模式図である。 熱処理温度によるIGZO膜の電気伝導度の変化の様子を示す図である。 脱離成分のうちZnに関する分析結果を示す図である。 組成比がa=0.7、b=1.3、c=1.0であるIGZO膜を活性層に有した実施例3のTFTの熱処理前後におけるVg−Id特性の測定結果を示す図である。 組成比がa=1.1、b=0.9、c=1.0であるIGZO膜を活性層に有した比較例3のTFTの熱処理前後におけるVg−Id特性の測定結果を示す図である。 実施例3に係るTFTの活性層に対して、モノクロ光の波長を変化させて照射した時のVg−Id特性を測定した結果を示す図である。
以下、添付の図面を参照しながら、本発明に係る電界効果型トランジスタの製造方法、表示装置の製造方法、X線撮像装置の製造方法及び光センサの製造方法について具体的に説明する。なお、図中、同一又は対応する機能を有する部材(構成要素)には同じ符号を付して適宜説明を省略する。
1.電界効果型トランジスタ
本発明の実施形態に係る電界効果型トランジスタの製造方法について、TFTを一例に挙げて具体的に説明する。
(TFTの構成)
TFTの製造方法を説明する前に、前記製造方法によって作製されるTFTの構成について簡単に説明する。
本発明の実施形態に係るTFTは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。
TFTの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造(ボトムゲート型とも呼ばれる)及びスタガ構造(トップゲート型とも呼ばれる)のいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極(適宜、「ソース・ドレイン電極」という。)との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート型とは、ゲート絶縁層の上側にゲート電極が配置され、ゲート絶縁層の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁層の下側にゲート電極が配置され、ゲート絶縁層の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
図1は、本発明の実施形態に係るTFTであって、ボトムゲート構造のTFTの一例を示す模式図である。TFT10は、基板12の上にゲート電極14と、ゲート絶縁層16と、活性層18とを順に積層して有し、活性層18の表面上にソース電極20及びドレイン電極22が互いに離間して設置された構成である。
一方、図2は、本発明の実施形態に係るTFTであって、トップゲート構造のTFTの一例を示す模式図である。TFT30は、基板32の表面上に活性層34を積層し、活性層34上にソース電極36及びドレイン電極38が互いに離間して設置され、更にこれらの上にゲート絶縁層40と、ゲート電極42とを順に積層した構成である。
なお、本実施形態に係るTFTは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。
(TFTの製造方法)
次に、本発明の実施形態に係るTFTの製造方法について、ボトムゲート構造で且つトップコンタクト型のTFTを例に挙げて説明する。
<基板>
第1工程として、TFTを形成する支持基板を用意する。
本実施形態の支持基板は、後述する活性層の熱処理を低温で行うため、耐熱性の低いものも利用できる。例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料の他、飽和ポリエステル系樹脂、ポリエチレンテレフタレート(PET)系樹脂、ポリエチレンナフタレート(PEN)系樹脂、ポリブチレンテレフタレート系樹脂、ポリスチレン、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)、架橋フマル酸ジエステル系樹脂、ポリカーボネート(PC)系樹脂、ポリエーテルスルフォン(PES)樹脂、ポリスルフォン(PSF,PSU)樹脂、ポリアリレート(PAR)樹脂、アリルジグリコールカーボネート、環状ポリオレフィン(COP,COC)樹脂、セルロース系樹脂、ポリイミド(PI)樹脂、ポリアミドイミド(PAI)樹脂、マレイミド−オレフィン樹脂、ポリアミド(Pa)樹脂、アクリル系樹脂、フッ素系樹脂、エポキシ系樹脂、シリコーン系樹脂フィルム、ポリベンズアゾール系樹脂、エピスルフィド化合物、液晶ポリマー(LCP)、シアネート系樹脂、芳香族エーテル系樹脂などの有機材料などが挙げられる。その他にも酸化ケイ素粒子との複合プラスチック材料、金属ナノ粒子・無機酸化物ナノ粒子・無機窒化物ナノ粒子などとの複合プラスチック材料、金属系・無機系のナノファイバー及び/又はマイクロファイバーとの複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク・ガラスファイバー・ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも1回の接合界面を有する積層プラスチック材料や無機層(例えばSiO, Al, SiO)と上述した材料からなる有機層を交互に積層することで、少なくとも1回以上の接合界面を有するバリア性能を有する複合材料、ステンレス、あるいはステンレスと異種金属を積層した金属積層材料、アルミニウム基板、あるいは表面に酸化処理(例えば、陽極酸化処理)を施すことで表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板を使用することもできる。前記有機材料の場合、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
本発明においては特に可撓性のある樹脂基板が好ましく用いられる。樹脂基板の材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えば上述した合成樹脂を用いることができる。また、フィルム状プラスチック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスチック基板の平坦性や、電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
ここで、樹脂基板の厚みは、50μm以上500μm以下とすることが好ましい。これは、樹脂基板の厚みを50μm未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、樹脂基板の厚みを500μmよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
基板の形状、構造、大きさ等については特に制限はなく、目的等に応じて適宜選択することができる。一般的には、基板の形状としては、取り扱い性、TFTの形成容易性等の観点から、板状であることが好ましい。基板の構造は、単層構造であってもよいし、積層構造であってもよい。また、基板は、単一部材で構成されていてもよいし、2つ以上の部材で構成されていてもよい。
<ゲート電極>
第2工程として、基板上にゲート電極を形成する。
ゲート電極は、導電性を有するものを用い、例えば、Al,Mo,Cr,Ta,Ti,Au,Agなどの金属、Al−Nd、APCなどの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を用いて形成することができる。例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板上に成膜する。ゲート電極の厚みは、10nm以上1000nm以下とすることが好ましい。
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極及びゲート配線を同時にパターニングすることが好ましい。
<ゲート絶縁膜>
第3工程として、基板及びゲート電極上に、ゲート絶縁膜を形成する。
ゲート絶縁膜は、絶縁性を有するものとし、例えば、SiO,SiN,SiON,Al,Y,Ta,HfO等の絶縁膜、又はこれらの化合物を二つ以上含む絶縁膜としてもよい。ゲート絶縁膜も、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板上に成膜し、必要に応じてフォトリソグラフィ法によって所定の形状にパターニングを行う。
なお、ゲート絶縁膜は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、厚みが大き過ぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜の材質にもよるが、ゲート絶縁膜の厚みは10nm〜10μmが好ましく、50nm〜1000nmがより好ましい。
<活性層>
第4工程として、ゲート絶縁膜上に、In,Ga及びZnを含有し、各元素の組成比をIn:Ga:Zn=a:b:cとした場合、a+b=2かつ1.3≦b≦1.5つc=1.0の範囲で規定される非晶質酸化物半導体(IGZO膜)からなる活性層を形成する。
好ましくは、前記活性層を形成する工程おいて、前記GaとZnの組成比b、cがb<2かつ1≦c≦2かつc>−5b+8の範囲にある活性層を形成する。より好ましくは、前記活性層を形成する工程おいて、前記GaとZnの組成比b、cがb≦1.5かつ1≦c≦2かつc>−5b+8の範囲にある活性層を形成する。さらに好ましくは、前記活性層を形成する工程おいて、前記GaとZnの組成比b、cが1.3≦b≦1.5かつ1≦c≦2かつc>−5b+8の範囲にある活性層を形成する。
ただし、前記活性層を形成する工程おいて、前記GaとZnの組成比b、cが1.3≦bかつ1≦cかつc≦−5b+8の範囲にある活性層を形成しても良い。
活性層の成膜方法としては、In,Ga及びZnを含む酸化物半導体の多結晶焼結体をターゲットとして気相成膜法を用いて成膜することが好ましい。気相成膜法の中でも、スパッタリング法及びパルスレーザー蒸着法(PLD法)がより好ましく、量産性の観点から、スパッタリング法が特に好ましい。
例えば、スパッタリング法又はPLD法によりIGZOの非晶質膜を20〜150nmの厚みで成膜する。成膜したIGZO膜は、X線回折法により非晶質膜であることを確認することができる。また、膜厚は、触針式表面形状測定により求めることができ、組成比は、蛍光X線分析により求めることができる。
IGZO膜の組成比を上述の範囲にする調整方法としては、例えば、スパッタによる成膜方法においては、上記範囲内の組成比となるように1種以上のターゲットを用いる方法が挙げられる。一例として、多元のターゲットにより、共スパッタし、個々のターゲットについて投入電力を調整することにより、膜の組成比を変えることが可能である。
非晶質IGZO膜を成膜した後、エッチングによってパターニング加工を行う必要がある。活性層のパターン加工以降に用いるエッチング液に耐性がない場合、例えば、いわゆるリフトオフ等でパターン形成する方法が最も簡便である。
IGZO膜のパターン加工は、フォトリソグラフィ法とエッチング法により行うことができる。具体的には、ゲート絶縁膜上に成膜したIGZO膜を、活性層として残存させる部分にフォトリソグラフィによってレジストマスクをパターン形成し、塩酸、硝酸、希硫酸、又は、燐酸、硝酸、及び酢酸の混合液(Alエッチング液;関東化学(株)製)等の酸溶液でエッチングすることにより活性層を形成する。例えば、燐酸、硝酸、及び酢酸を含む水溶液を用いれば、IGZO膜の露出部分を確実に除去することができるため好ましい。
そして、本発明の実施形態に係るTFTの製造方法では、活性層を形成した後に、前記活性層を酸素雰囲気下75℃以上240℃以下で熱処理する工程を含む。
ここで、前記熱処理する工程において、活性層の電気伝導度σを、10−6≦σ≦10−4(S/cm)の範囲に調整する。また、電気伝導度を例えば10−6(S/cm)以上にする等十分に高めるという観点から、活性層を75℃以上で熱処理することも好ましい。さらに、利用可能な基板の種類をより増大させることや電気伝導度を十分に高めるという観点から、活性層を180℃以下で熱処理することも好ましい。さらにまた、活性層を構成するIGZO膜の酸素欠損の低減、電気伝導度の調整、TFTの安定性という観点から、活性層を酸素を含有した酸化雰囲気下で熱処理する。
このように熱処理を240℃以下の低温で行うため、熱処理に要する時間も短くなり、加熱炉の消費電力も低減することができる。また、耐熱性の低い基板、例えば融点が約264℃のポリエチレンナフタレートでもTFTに利用可能となる。
さらに、耐熱性を考慮して低温の熱処理を施しても、本発明の実施形態に係るTFTの活性層について、各元素の組成比をIn:Ga:Zn=a:b:cとした場合、a+b=2かつ1.2<b<2かつ1≦c≦2の範囲で規定される非晶質酸化物半導体からなるように形成しているため、TFTの立ち上がり電圧Von、VthやS値等のトランジスタ特性が悪化することもない。
後述する実施例のように、本発明者らは、活性層を構成する非晶質酸化物半導体を上記組成範囲にすると、低温熱処理で、TFTの立ち上がり電圧Von、閾値電圧Vth、S値及び移動度等のトランジスタ特性をむしろ飛躍的に向上させることができることを見出した。
さらにまた、低温の熱処理でも、400℃以上の高温熱処理と同様にTFTの活性層として好ましい電気伝導度の範囲である10−6≦σ≦10−4(S/cm)に調整することが可能であることを見出した。
また、低温で熱処理するため、活性層を構成する非晶質酸化物半導体が結晶化する虞もない。
さらに、活性層を上記組成範囲に調整することにより、波長が400〜420nmの可視光短波長領域にある光に対して、光吸収を低減することが可能となる。このため、本実施形態のTFTを有機EL表示装置に利用して、発光層から青色光を含む光が照射されても、照射光に対して影響を受けることなく安定に動作することができる。
なお、本発明は上記実施形態に限定されるものではない。例えば、IGZO膜をウエットエッチングしてパターン加工する場合について説明したが、ドライエッチングによりパターン加工してもよいし、シャドーマスクを用いて活性層を形成してもよい。また、活性層の形成後に活性層を保護する保護層を設けてもよい。さらに、活性層は抵抗率がそれぞれ異なる層が複数積層して構成されるようにしてもよい。
さらにまた、活性層の熱処理工程は、IGZO膜(活性層)を成膜した後であれば、如何なる時に行ってもよく、例えば、IGZO膜のパターン加工前や、パターン加工直後、保護層形成直後、又はTFTの作製直後に行うこともできる。さらにまた、熱処理工程は、1回だけでなく複数回行ってもよく、例えば活性層の形成直後に熱処理し、且つ保護層形成直後にも熱処理するようにしてもよい。
<ソース・ドレイン電極>
第5工程として、活性層及びゲート絶縁膜の上にソース・ドレイン電極を形成すための金属膜を形成する。
金属膜は、電極及び配線としての導電性を有し、エッチングによってパターン加工することができる金属により活性層を覆うように形成すればよい。具体的には、Al,Mo,Cr,Ta,Ti,Au,Agなどの金属、Al−Nd,APCなどの合金、酸化錫,酸化亜鉛,酸化インジウム,酸化インジウム錫(ITO),酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン,ポリチオフェン,ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。
特に、成膜性、導電性、パターニング性などの観点から、Al又はAlを主成分としてNd,Y,Zr,Ta,Si,W,及びNi少なくとも一種を含む金属より成る層(Al系金属膜)、あるいは、酸化物半導体膜側から、Al又はAlを主成分としてNd,Y,Zr,Ta,Si,W,及びNiの少なくとも一種を含む金属より成る第1の層と、Mo又はTiを主成分とする第2の層をそれぞれスパッタリング、蒸着等の手法により成膜して積層することが好ましい。ここで「主成分」とは、金属膜を構成する成分のうち最も含有量(質量比)が多い成分であり、50質量%以上であることが好ましく、90質量%以上であることがより好ましい。
トップコンタクト型の場合は、既に活性層が形成されているため、金属膜の厚みは、ソース・ドレイン電極の後で活性層を形成する場合のような制限はなく、厚く形成することができる。成膜性、エッチングによるパターン加工性、導電性(低抵抗化)などを考慮すると、ソース・ドレイン電極及びそれに接続する配線となる金属膜の総厚は、10nm以上1000nm以下とすることが好ましい。
また、Al系金属膜(第1の層)と、Mo又はTiを主成分とするMo系金属膜又はTi系金属膜(第2の層)を積層させる場合は、第1の層の厚みは10nm以上1000nm以下とし、第2の層の厚みは1nm以上300nm以下とすることが好ましい。
次いで、金属膜をエッチングしてパターン加工することにより活性層と接触するソース電極及びドレイン電極を形成する。ここでは、金属膜を残留させる部分にフォトリソグラフィ法によってレジストマスクを形成し、例えば、燐酸及び硝酸に酢酸又は硫酸を加えた酸溶液を用いてエッチングを行い、ソース電極及びドレイン電極の少なくとも一方を形成する。工程の簡略化などの観点から、ソース・ドレイン電極及びこれらの電極に接続する配線(データ配線など)を同時にパターン加工することが好ましい。
なお、本発明は上記実施形態に限定されるものではない。例えば、金属膜をウエットエッチングしてパターン加工する場合について説明したが、ドライエッチングによりパターン加工してもよいし、シャドーマスクを用いてソース・ドレイン電極を形成してもよい。
2.表示装置
本発明の実施形態の表示装置の製造方法は、上述の電界効果型トランジスタの製造方法を含んでおり、その他の構成の製造方法は、公知の如何なる製造方法をも採用することができる。
本発明の実施形態に係る表示装置の製造方法について、有機EL表示装置を一例に挙げて説明する。
図3は、本発明の実施形態に係る表示装置の一例を示す模式図である。
有機EL表示装置100において、基板102は可撓性支持体であって、PENなどのプラスチックフィルムであり、絶縁性とするために表面に基板絶縁層104を有する。その上にパターニングされたカラーフィルター層106が設置される。駆動TFT部にゲート電極108を有し、さらにゲート絶縁膜110がゲート電極108上に設けられる。ゲート絶縁膜110の一部には電気的接続のためにコネクションホールが開けられる。駆動TFT部に活性層112が設けられ、その上にソース電極114及びドレイン電極116が設けられる。ドレイン電極116と有機EL素子の画素電極(陽極)118とは、連続した一体であって、同一材料・同一工程で形成される。スイッチングTFTのドレイン電極と駆動TFTは、コネクション電極120によってコネクションホールで電気的に接続される。さらに、画素電極部の有機EL素子が形成される部分を除いて、全体が絶縁膜122で覆われる。画素電極部の上に、発光層を含む有機層124および陰極126が設けられ有機EL素子部が形成される。
ここで、本実施形態の駆動TFT又は/及びスイッチングTFTの活性層は、In、Ga及びZnを含有し、各元素の組成比をIn:Ga:Zn=a:b:cとした場合、a+b=2かつ1.2<b<2かつ1≦c≦2の範囲で規定される非晶質酸化物半導体からなるように形成され、IGZO膜の成膜直後、パターニング直後などのタイミングで上述の方法・条件の下、低温で熱処理される。
従って、可撓性支持体からなる基板102は溶けることがない。
また、活性層の組成比の調整と低温熱処理の組み合わせにより、TFTの立ち上がり電圧Von、閾値電圧VthやS値等のトランジスタ特性を飛躍的に向上させることができる。
さらに、活性層を上記組成範囲に調整することにより、波長が400〜420nmの可視光短波長領域にある光に対して、光吸収を低減することが可能となる。このため、発光層から青色光を含む光が活性層に照射されても、TFTは、照射光に対して影響を受けることなく安定に動作することができる。
3.応用
上述した有機EL表示装置100は、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、上述した有機EL表示装置100以外にも、本発明の実施形態に係る電界効果型トランジスタは、X線撮像装置や光センサ等に適用することも可能である。
以下に、本発明に係る電界効果型トランジスタの製造方法、表示装置の製造方法、X線撮像装置の製造方法及び光センサの製造方法について、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
<実施例1>
本発明の実施例1では、In:Ga:Zn=0.7:1.3:1.0の組成比を有するIGZO膜を作製した。
具体的には、実施例1に係るIGZO膜は、InGaZnO,ZnO及びGaの各ターゲットによる共スパッタ法によって25mm角石英ガラス上に作製した。これらターゲットは、豊島製作所社製(純度99.99%)のものを使用した。なお、InGaZnOターゲット及びGaターゲットを用いる場合はRFスパッタにより、ZnOターゲットを用いる場合はDCスパッタにより成膜を行った。ZnOターゲットを用いる場合は、一般的にZnOターゲットの抵抗が高くRFスパッタにより成膜を行うことも多いが、DCスパッタによる成膜が可能であったことや量産性の観点からDCスパッタを採用した。
成膜したIGZO膜は、180℃、300℃又は600℃で熱処理した。この熱処理は、酸素雰囲気制御炉(富士フイルム株式会社特注炉)にIGZO膜を設置後、流量200sccmで酸素置換した後行った。熱処理条件は、昇温レートを8.3℃/minとして室温から所定の温度まで昇温し、当該温度を1時間保持した後自然冷却し、熱処理開始からIGZO膜の取り出しまで、上記の酸素は流し続けることとした。
<実施例2>
本発明の実施例2では、In:Ga:Zn=0.5:1.5:1.0の組成比を有するIGZO膜を作製した。なお、このIGZO膜は、組成比の変更以外は実施例1と同一の成膜方法を用いて作製している。
成膜したIGZO膜は、180℃、300℃又は600℃で熱処理した。熱処理の方法・条件は、実施例1の方法・条件と同一とした。
<比較例1>
比較例1では、In:Ga:Zn=1.1:0.9:1.0の組成比を有するIGZO膜を作製した。なお、このIGZO膜は、組成比の変更以外は実施例1と同一の成膜方法を用いて作製している。
成膜したIGZO膜は、180℃、300℃又は600℃で熱処理した。熱処理の方法・条件は、実施例1の方法・条件と同一とした。
なお、実施例1〜2及び比較例1に係るIGZO膜の成膜条件は、表1に示す通りである。
<実施例3>
本発明の実施例3では、活性層がIn:Ga:Zn=0.7:1.3:1.0の組成比を有するIGZO膜からなるTFTを作製した。
具体的には、熱酸化膜付きSi基板上に上記各組成比を有するIGZO膜を成膜した後、混酸系のアルミエッチング液によりパターニングを施して活性層を作製した。なお、活性層を構成するIGZO膜の成膜方法・条件は、実施例1と同一である。但し、膜厚に関しては、実施例1にて成膜したIGZO膜の膜厚および成膜時間を基準として、膜厚が50nmとなるように成膜時間を調整している。後述の組成比を変えた電界効果型トランジスタに関しても膜厚は50nmになるよう成膜時間を調整している。
活性層の作製後、ITOをソース・ドレイン電極として成膜を行うことによりSi基板をゲート電極、熱酸化膜(100nm)をゲート絶縁膜としたTFTを作製した。
作製したTFTは、180℃で熱処理した。TFTの熱処理は、卓上マッフル炉(デンケン社製KDF−75)にTFTを設置後、流量200sccmで酸素置換した後行った。熱処理条件は、昇温レートを8.3℃/minとして室温から180℃まで昇温し、当該温度を1時間保持した後自然冷却し、熱処理開始からTFTの取り出しまで、上記の酸素は流し続けることとした。
<比較例3>
比較例3のTFTでは、活性層がIn:Ga:Zn=1.1:0.9:1.0の組成比を有するIGZO膜からなるTFTを作製した。なお、このTFTは、活性層の組成比の変更以外は実施例3と同一の作製方法・条件を用いて作製している。
作製したTFTは、180℃で熱処理した。熱処理の方法・条件は、実施例3の方法・条件と同一とした。
−薄膜評価−
実施例1〜2及び比較例1に係る熱処理前後のIGZO膜に対して、それぞれX線回折測定、組成比、電気特性、昇温脱離ガス分析の各評価を行った。組成比、結晶性、電気特性評価の結果を表2に示す。以下、各評価について、それぞれ詳述する。
(X線回折測定)
作製した全てのIGZO膜の回折強度は、測定装置Rint−UltimaIII(リガク社製)を用い、周知のX線回折法により測定を行った。表2に示すように、測定の結果、全てのIGZO膜は非晶質であることが確認できた。
(組成比の評価)
作製した全てのIGZO膜の組成比は、蛍光X線分析(装置:パナリティカル社製AXIOS型)により決定した。具体的には、まずICPにより各In,Ga及びZn元素の元素濃度が決定された標準試料の蛍光X線強度を測定する。次に標準試料の各元素濃度と蛍光X線強度との間に検量線を作製する。最後に未知試料の蛍光X線分析を行い、作製した検量線を用いて組成比を決定した。
表2に示すように、組成比を決定した結果、各IGZO膜は、それぞれ上述に示した組成比となることが確認できた。
(電気特性)
作製した全てのIGZO膜の電気特性(シート抵抗、抵抗率、電気伝導度)は、抵抗率計(三菱化学社製 ハイレスタ MCP−HT450)を用いて測定した。
表2に示すように、電気特性は熱処理前後で変化が顕著であった。
図4に、熱処理温度によるIGZO膜の電気伝導度の変化の様子を示す。なお、図中の25℃におけるプロットは、熱処理前の各IGZO膜の電気伝導度を示すものである。また、図中のbは、Gaの組成比を示す。
図4に示すように、Gaの組成比bを増大させた実施例1及び2のIGZO膜の電気伝導度は、熱処理温度が180℃付近で極大値を有し、低温の熱処理で大きな変化が見られる。一方、比較例1のIGZO膜の電気伝導度は、極大値を有さず、熱処理温度を高くするにつれて徐々に増大する傾向を示した。
また、TFTの活性層として有効な電気伝導度σは、10−9≦σ≦10−2(S/cm)であり、好ましくは10−6≦σ≦10−4(S/cm)であるが、実施例1及び2のIGZO膜の電気伝導度は、低温又は高温で熱処理しても10−9≦σ≦10−2(S/cm)の範囲にある。また、実施例1及び2のIGZO膜の電気伝導度は、熱処理温度が180℃付近で極大値を有するため、75℃以上240℃以下の低温で熱処理しても、400℃などの高温の熱処理によって得られる電気伝導度と略同一の値を得ることができることが分かった。また、Gaの組成比bがb=1.3である実施例1では、75℃以上240℃以下の低温で熱処理することにより、電気伝導度σを、TFTの活性層として好ましい10−6≦σ≦10−4(S/cm)の範囲に調整することができることが分かった。同様に、Gaの組成比bがb=1.5である実施例2では、140℃以上200℃以下の低温で熱処理することにより、電気伝導度σを、TFTの活性層として好ましい10−6≦σ≦10−4(S/cm)の範囲に調整することができることが分かった。
(昇温脱離ガス分析)
比較例1の組成比を有するIGZO膜の昇温脱離ガス分析は、昇温脱離ガス分析装置(電子科学社製 EMD−WA1000S)を用いて行った。脱離成分のうちZnに関する分析結果を図5に示す。ここで、縦軸には質量数64のイオン強度を示している。また、脱離ガスは、質量数64、66および68のイオン強度がZn+イオンの同位体存在比率に応じて変化することからZnであると判明した。
この結果、熱処理温度248℃を境にして、脱離ガスの強度が増加し始めることが確認できる。なお、この結果は、実施例1、2の組成比を有するIGZO膜の昇温脱離ガス分析にも適用できると考えられる。
よって、IGZO膜の組成比を保ちつつ、熱処理を行うためには240℃以下の熱処理温度であることが好ましいといえる。
−熱処理前後のTFT特性−
実施例3及び比較例3に係るTFTに関して、熱処理前後のTFT特性(Vg−Id特性、立ち上がり電圧Von、閾値電圧Vth、移動度μ、S値)を評価した。TFT特性の評価は、乾燥大気を20分以上流した後、暗所・乾燥大気雰囲気下にて行った。なお、Vg−Id特性は、Vd=10V時に評価している。
表3に、実施例3及び比較例3のTFTにおける熱処理前後のTFT特性の評価結果を示す。また、図6に、組成比がa=0.7、b=1.3、c=1.0であるIGZO膜を活性層に有した実施例3のTFTの熱処理前後におけるVg−Id特性の測定結果を示す。同様に、図7に、組成比がa=1.1、b=0.9、c=1.0であるIGZO膜を活性層に有した比較例3のTFTの熱処理前後におけるVg−Id特性の測定結果を示す。
図7及び表3に示すように、比較例3の180℃の熱処理を経たTFTは、オンオフ比は3.6×10であり、TFTのオンオフは取れているものの、立ち上がり電圧Vonが非常にマイナス側にある。即ち低温(180℃)の熱処理では、TFTとして機能していないことが分かる。
また、熱処理前と比較して、Vg−Id特性が大きくマイナスシフトしていることが確認できる。さらに、オフ電流は大きく変化しないが、オン電流は熱処理により大きく増加している。立ち上がり電圧Vonに関しても熱処理前がVon=1.0Vに対して、熱処理後はVon=−37Vであり、大きくマイナスシフトしている(Von:Id=1×10−10Aが得られた時のVg値としている)。また、閾値電圧Vthもマイナスシフトしている。
ここで、立ち上がり電圧Vonや閾値電圧Vthは、0V付近が好ましいが、比較例3の180℃の熱処理を経たTFTは、熱処理前に比べて立ち上がり電圧や閾値電圧が悪化している。
また、S値も熱処理をすることで、値が大きくなり悪化していることが分かる。
一方、図6及び表3に示すように、実施例3の180℃の熱処理を経たTFTは、熱処理前と比較して、Vg−Id特性が大きくマイナスシフトしている。オフ電流はほぼ同じ値を示し、オン電流が増加している。オンオフ比は、9.8×10であり、TFTのオンオフは取れていた。
立ち上がり電圧Vonは、熱処理前の場合Von=14.5Vであるが、熱処理後は0V付近に近づいてVon=0.8Vとなり、良好な値を示すことが分かった(Von:Id=1×10−11Aが得られた時の電圧Vg値としている)。閾値電圧Vthも同様に、熱処理をすることで0V付近に近づいて、良好な値を示すことが分かった。
また、S値も、熱処理をすることで値が小さくなり、向上することが分かった。
以上の結果、本実施例3のTFTは、低温の熱処理を施しても、In,Ga及びZnを含有し、各元素の組成比をIn:Ga:Zn=a:b:cとした場合、a+b=2かつ1.2<b<2かつ1≦c≦2の範囲で規定される非晶質酸化物半導体からなるように活性層を形成しているため、TFTの立ち上がり電圧Von、閾値電圧Vth、S値及び移動度等のトランジスタ特性を飛躍的に向上させることができた。これは、比較例3のTFTでは、見られない効果である。
なお、活性層を上記組成範囲に調整することにより、例えば図8に示すように、波長が400〜420nmの可視光短波長領域にある光に対して、光吸収を低減することが可能となる。このため、本実施形態のTFTを有機EL表示装置に利用して、発光層から青色光を含む光が照射されても、照射光に対して影響を受けることなく安定に動作することができる。これは、比較例3のTFTでは、見られない効果である。
10、30 TFT(電界効果型トランジスタ)
18、34、112 活性層
100 表示装置
102 基板

Claims (9)

  1. In、Ga及びZnを含有し、各元素の組成比をIn:Ga:Zn=a:b:cとした場合、a+b=2かつ1.3≦b≦1.5つc=1.0の範囲で規定される非晶質酸化物半導体からなる活性層を形成する工程と、
    前記活性層を酸素雰囲気下75℃以上240℃以下で熱処理する工程と、
    を含み、
    前記熱処理する工程において、前記活性層の電気伝導度σを、10 −6 ≦σ≦10 −4 (S/cm)の範囲に調整する電界効果型トランジスタの製造方法。
  2. 前記熱処理する工程において、前記活性層を180℃以下で熱処理する請求項に記載の電界効果型トランジスタの製造方法。
  3. 前記活性層を形成する工程において、前記Znの組成比cがc>−5b+8の範囲にある活性層を形成する請求項1又は請求項に記載の電界効果型トランジスタの製造方法。
  4. 前記活性層を形成する工程において、前記Znの組成比cがc≦−5b+8の範囲にある活性層を形成する請求項1又は請求項に記載の電界効果型トランジスタの製造方法。
  5. 前記電界効果型トランジスタを樹脂基板上に形成する請求項1〜請求項の何れか1項に記載の電界効果型トランジスタの製造方法。
  6. 前記樹脂基板として、ポリエチレンナフタレートからなる基板を用いる請求項に記載の電界効果型トランジスタの製造方法。
  7. 請求項1〜請求項の何れか1項に記載の電界効果型トランジスタの製造方法を含む表示装置の製造方法。
  8. 請求項1〜請求項の何れか1項に記載の電界効果型トランジスタの製造方法を含むX線撮像装置の製造方法。
  9. 請求項1〜請求項の何れか1項に記載の電界効果型トランジスタの製造方法を含む光センサの製造方法。
JP2010006043A 2010-01-14 2010-01-14 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法 Active JP5844030B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010006043A JP5844030B2 (ja) 2010-01-14 2010-01-14 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法
KR1020100111965A KR20110083474A (ko) 2010-01-14 2010-11-11 전계 효과형 트랜지스터의 제조방법, 표시장치의 제조방법, x선 촬상장치의 제조방법 및 광센서의 제조방법
TW099139580A TWI520224B (zh) 2010-01-14 2010-11-17 場效電晶體的製造方法、顯示裝置的製造方法、x射線攝影裝置的製造方法以及光感測器的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010006043A JP5844030B2 (ja) 2010-01-14 2010-01-14 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法

Publications (2)

Publication Number Publication Date
JP2011146525A JP2011146525A (ja) 2011-07-28
JP5844030B2 true JP5844030B2 (ja) 2016-01-13

Family

ID=44461120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010006043A Active JP5844030B2 (ja) 2010-01-14 2010-01-14 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法

Country Status (3)

Country Link
JP (1) JP5844030B2 (ja)
KR (1) KR20110083474A (ja)
TW (1) TWI520224B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102069192B1 (ko) 2013-02-08 2020-01-23 삼성디스플레이 주식회사 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법
US9360564B2 (en) * 2013-08-30 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI602279B (zh) * 2017-02-13 2017-10-11 華邦電子股份有限公司 多功能感測器
CN108426602B (zh) 2017-02-13 2020-12-22 华邦电子股份有限公司 多功能传感器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5489423B2 (ja) * 2007-09-21 2014-05-14 富士フイルム株式会社 放射線撮像素子
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101228160B1 (ko) * 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 a-IGZO 산화물 박막의 제조 방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
TWI520224B (zh) 2016-02-01
TW201207953A (en) 2012-02-16
KR20110083474A (ko) 2011-07-20
JP2011146525A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
KR101803793B1 (ko) 비정질 산화물 반도체 재료, 전계 효과형 트랜지스터 및 표시장치
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びx線デジタル撮影装置
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
TWI485775B (zh) 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法
KR20100084966A (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
JP5844030B2 (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2010021264A (ja) 薄膜電界効果型トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140827

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151118

R150 Certificate of patent or registration of utility model

Ref document number: 5844030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250