JP5657434B2 - 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ - Google Patents

酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ Download PDF

Info

Publication number
JP5657434B2
JP5657434B2 JP2011055560A JP2011055560A JP5657434B2 JP 5657434 B2 JP5657434 B2 JP 5657434B2 JP 2011055560 A JP2011055560 A JP 2011055560A JP 2011055560 A JP2011055560 A JP 2011055560A JP 5657434 B2 JP5657434 B2 JP 5657434B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
thin film
semiconductor thin
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011055560A
Other languages
English (en)
Other versions
JP2012191132A (ja
Inventor
真宏 高田
真宏 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2011055560A priority Critical patent/JP5657434B2/ja
Priority to PCT/JP2012/052783 priority patent/WO2012124408A1/ja
Priority to KR1020137016844A priority patent/KR101578590B1/ko
Publication of JP2012191132A publication Critical patent/JP2012191132A/ja
Application granted granted Critical
Publication of JP5657434B2 publication Critical patent/JP5657434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Description

本発明は、酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサに関する。
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶などの表示素子駆動用素子として広く用いられており、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）と呼ばれている。そして、フラットパネルディスプレイにおいては、大面積で形成可能なアモルファスシリコンからなる活性層を有したシリコン系ＴＦＴが用いられている。
近年、このアモルファスシリコンの代わりに、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（ＩＧＺＯ系）の酸化物半導体薄膜を活性層（チャネル層）に用いたＴＦＴの開発が活発に行われている。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることからプラスチック板やフィルム等の基板上にフレキシブルで透明なＴＦＴを形成することが可能である。
一方で、ＩＧＺＯのＩｎの代わりにＳｎを用いたＳｎ−Ｇａ−Ｚｎ−Ｏ（以下、「ＳＧＺＯ」と呼称する）系酸化物半導体薄膜は、ＩＧＺＯ系の酸化物半導体薄膜とは異なりレアメタルであるＩｎを含まないこと、Ｓｎ４＋がＩｎ３＋と同じ電子配置をとることからＩＧＺＯ系に替わる新規酸化物半導体薄膜として期待されている。なお、上記「ＳＧＺＯ」のうち、Ｇａは必須としなくてもよい。
特許文献１においては、種々の観点からＳＧＺＯ系の酸化物半導体薄膜における組成比の好ましい範囲が規定されている。また、酸化物半導体薄膜を３００℃で熱処理することが報告されている。
特許文献２においては、酸化物半導体薄膜を活性層に用いたＴＦＴにおいて、移動度やオン・オフ比の変動の原因が活性層に含有される水分量が異なることにあることが報告されている。また、特許文献２においては、活性層を備えたＴＦＴの実用化に当たり、実用上で問題とならない水分取り込み量の上限が規定されている。
一方、ＩＧＺＯ系やＳＧＺＯ系の酸化物半導体薄膜をＴＦＴの活性層として用いる際に、ポストアニール処理（熱処理）を施してＴＦＴ特性（閾値シフトなど）を改善する必要性があることが一般的に認識されている。特に耐熱性の低い樹脂基板上にＴＦＴを形成したフレキシブルＴＦＴのニーズは高まっていることから、特許文献１と異なり３００℃未満の低温アニール処理で特性の高いＴＦＴを形成する必要がある。
特開２０１０−１８４５７号公報 特開２００８−２８３０４６号公報
しかしながら、低温アニールでは酸化物半導体薄膜中の水分を十分に除去することが出来ないため、膜面内において均一な水分量とすることは困難となる。具体的には、特に大面積のデバイスをアニールする際に中心部分と、中心から離れた部分で数度アニール温度が異なっただけで膜中水分量が不均一となる。又、複数のデバイスをアニールする際に、各デバイスの熱源からの距離や、ヒーターとの接触状態にわずかな違いがあった際にもアニール温度が数度ずれる可能性があり、そうなった場合にはやはり膜中水分量の不均一が生じてしまう。膜中水分量が不均一となることは即ち、面内において特性バラツキが生じるということに他ならない。加えて低温アニールの際に膜中水分の脱離に伴う急激な低抵抗化が起こるため、半導体膜として用いるためのプロセスマージンが極めて狭いという問題があった。
また、低温アニール時の温度バラツキによって、抵抗率が大きく変化するため、狙った抵抗率を有する酸化物半導体薄膜を得るのが難しいという問題があった。
そして、このような問題を解決するためには、酸化物半導体薄膜中の水分量を極めて低くすればよいと考えられる。
そこで、酸化物半導体薄膜中の水分量を極めて低くする手段としては、酸化物半導体薄膜を成膜する際の成膜室内の水分圧を極めて低くする方法や、特許文献１のように、成膜後に高温で熱処理することで膜中水分を追い出すことが考えられる。しかしながら、電気特性のバラツキが起こらない程度まで成膜室内の水分圧を低くすることは極めて困難であり、真空成膜装置コストも高くなり、生産性が低くなる。加えてフレキシブルディスプレイに用いるために樹脂基板上に酸化物半導体薄膜を形成する場合には、樹脂基板から水分が脱離するため、成膜室内の水分圧を極めて低くすることはほとんど不可能である。
また、酸化物半導体薄膜の成膜後に高温（３００℃以上）で熱処理する手法は、製造コストが向上するばかりではなく、基板や電極材料、絶縁膜材料の材料選択の幅を著しく低下させる。特に、上述したように近年注目が集まっている樹脂基板上に酸化物ＴＦＴを形成したフレキシブルデバイスを得るには、樹脂基板の耐熱性が低いため、３００℃以上の熱処理は困難となる。
本発明は上記事実に鑑みてなされたものであり、ＳＧＺＯ系酸化物半導体薄膜において、低温アニールによる低抵抗化が起こらず、成膜時の抵抗値と低温アニール後の抵抗値が同等となる組成を明らかとし、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適したＳＧＺＯ系酸化物半導体薄膜の製造方法を提供することを目的とするものである。また、本発明は面内における特性バラツキの少ない電界効果型トランジスタ、電界効果型トランジスタを備えた表示装置及びセンサを提供することを目的とするものである。
本発明の上記課題は下記の手段によって解決された。
＜１＞Ｓｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素としており、前記構成元素の組成比をＳｎ:Ｇａ:Ｚｎ＝ａ:ｂ:ｃとした場合、前記組成比が、ａ＋ｂ＝２、且つ１≦ａ≦２、且つ１≦ｃ≦１１／２、且つｃ≧−７ｂ／４＋１１／４を満たす酸化物半導体薄膜を基板上に成膜する成膜工程と、前記成膜工程後、酸化性雰囲気中で１００℃以上３００℃未満の熱処理を施して、昇温脱離ガス分析により水分子として観測される脱離ガスが２．８×１０ ２０ 個／ｃｍ ３ 以下の酸化物半導体薄膜を得る熱処理工程と、を有する酸化物半導体薄膜の製造方法。
＜２＞前記基板は、樹脂基板であり、前記熱処理工程では、前記熱処理の温度を１００℃以上２００℃以下とする、＜１＞に記載の酸化物半導体薄膜の製造方法。
＜３＞前記熱処理工程では、前記酸化物半導体薄膜の周囲の相対湿度を５０％以下とする、＜１＞又は＜２＞に記載の酸化物半導体薄膜の製造方法。
＜４＞前記成膜工程では、前記酸化物半導体薄膜を、スパッタリングによって成膜する、＜１＞〜＜３＞の何れか１つに記載の酸化物半導体薄膜の製造方法。
＜５＞前記成膜工程では、前記酸化物半導体薄膜を、非晶質となる温度領域で成膜する、＜１＞〜＜４＞の何れか１つに記載の酸化物半導体薄膜の製造方法。
＜６＞＜１＞〜＜５＞の何れか１つに記載の酸化物半導体薄膜の製造方法により製造した酸化物半導体薄膜を活性層として有する、電界効果型トランジスタ。
＜７＞＜６＞に記載の電界効果型トランジスタを備えた表示装置。
＜８＞＜６＞に記載の電界効果型トランジスタを備えたセンサ。
本発明によれば、ＳＧＺＯ系酸化物半導体薄膜において、低温アニールによる低抵抗化が起こらず、成膜時の抵抗値と低温アニール後の抵抗値が同等となる組成を明らかとし、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適したＳＧＺＯ系酸化物半導体薄膜の製造方法を提供することができる。また、本発明は面内における特性バラツキの少ない電界効果型トランジスタ、電界効果型トランジスタを備えた表示装置及びセンサを提供することができる。
図１（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。 図２は、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図である。 図３は、図２に示す液晶表示装置の電気配線の概略構成図である。 図４は、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図である。 図５は、図４に示す電気光学装置の電気配線の概略構成図である。 図６は、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図である。 図７は、図６に示すセンサの電気配線の概略構成図である。 電気抵抗測定用試料の作製工程を示す図であって、（Ａ）は電気抵抗測定用試料の平面図であり、（Ｂ）は電気抵抗測定用試料の断面図である。 電気抵抗測定用試料の概略構成を示す図であって、（Ａ）は電気抵抗測定用試料の平面図、（Ｂ）は電気抵抗測定用試料の断面図である。 図１０は、実施例１及び比較例１,２の昇温・降温過程での温度と抵抗率の関係を示す図である。 図１１は、ＳｎＧａ組成比の異なるＳＧＺＯ膜の昇温脱離ガス分析の測定結果を示す図である。 図１２は、実施例１及び比較例３の昇温・降温過程での温度と抵抗率の関係を示す図である。 図１３は、実施例１のＳＧＺＯ膜及び比較例３のＩＧＺＯ膜における昇温脱離ガス分析の測定結果を示す図である。 図１４は、実施例１,２,３及び比較例４の昇温・降温過程での温度と抵抗率の関係を示す図である。 図１５は、実施例４及び比較例５の昇温・降温過程での温度と抵抗率の関係を示す図である。 図１６は、実施例１〜４、比較例１〜５（比較例３は除く）のＳＧＺＯ膜の組成比を三元相図にプロットしたものである。 図１７（Ａ）は実施例及び比較例のＴＦＴの平面図であり、図１７（Ｂ）は図１７（Ａ）に示すＴＦＴのＡ−Ａ線矢視断面図である。 図１８は、実施例ＴＦＴ１のＶｇ−Ｉｄ特性を示す図である。 図１９は、実施例ＴＦＴ２のＶｇ−Ｉｄ特性を示す図である。 図２０は、実施例ＴＦＴ３のＶｇ−Ｉｄ特性を示す図である。
以下、添付の図面を参照しながら、本発明の実施形態に係る酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサについて具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。
１．酸化物半導体薄膜の製造方法
本発明の実施形態に係る酸化物半導体薄膜の製造方法は、Ｓｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素としており、前記構成元素の組成比をＳｎ:Ｇａ:Ｚｎ＝ａ:ｂ:ｃとした場合、前記組成比が、ａ＋ｂ＝２、且つ１≦ａ≦２、且つ１≦ｃ≦１１／２、且つｃ≧−７ｂ／４＋１１／４を満たす酸化物半導体薄膜を基板上に成膜する成膜工程と、前記成膜工程後、酸化性雰囲気中で１００℃以上３００℃未満の熱処理を施す熱処理工程と、を有する。
ここで、「主たる構成元素」とは、全構成元素に対するＳｎ、Ｇａ、Ｚｎ及びＯの合計割合が９８％以上であることを意味する。また、「酸化性雰囲気」とは、酸素、オゾン、又は、酸素ラジカル等の少なくとも一種を含む雰囲気を意味する。また、「薄膜」とは、１ｎｍ以上１０μｍ以下程度をいうものとする。
本発明の実施形態に係る酸化物半導体薄膜の具体的な製造方法を説明する。
（成膜工程）
酸化物半導体薄膜の成膜には、例えばスパッタ法を用いることができる。
成膜工程において、Ｓｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素としており、組成比が、ａ＋ｂ＝２、且つ１≦ａ≦２、且つ１≦ｃ≦１１／２、且つｃ≧−７ｂ／４＋１１／４を満たす酸化物半導体薄膜を成膜する方法としては、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等が挙げられる。
これらの中でも、Ｓｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素とする酸化物の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。
スパッタリング法を用いて成膜する方法としては、成膜したＳＧＺＯ膜中のＳｎ,Ｇａ,Ｚｎ組成比が上記範囲となるような複合酸化物ターゲットの単独スパッタであってもよく、Ｓｎ、Ｇａ、Ｚｎ、または、これらの酸化物若しくはこれらの複合酸化物ターゲットを組み合わせて用いた共スパッタであってもよい。共スパッタの場合は、ターゲットに投入する電力比を調整することにより組成比を調整する。
成膜する酸化物半導体薄膜は、非晶質であることが好ましい。成膜時で非晶質であれば、熱処理工程で３００℃未満の低温アニールを施しても、非晶質状態が維持される。そして、非晶質膜であれば大面積にわたって均一な膜を形成し易く、多結晶のような粒界が存在しないため素子特性のバラツキを抑えることが容易である。なお、酸化物半導体薄膜が非晶質であるかどうかは、Ｘ線回折測定により確認することが出来る。即ちＸ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体薄膜は非晶質であると判断することが出来る。
スパッタリング法での成膜における成膜条件は、例えば、成膜時の成膜室内の圧力を０．４Ｐａ、成膜室内の酸素分圧を５×１０−４Ｐａにして行う。
上記組成範囲の酸化物半導体薄膜は、成膜後の抵抗率と低温アニール後の抵抗率が同等となるため、成膜時の酸素分圧を調整することにより、低温アニール後の抵抗率を任意に選択することが可能となる。
酸化物半導体薄膜の抵抗率は、一般的に半導体として振舞う抵抗率であればよいが、特には、活性領域とする観点から、室温（２０℃）での抵抗率が、１Ωｃｍ以上１×１０６Ωｃｍ以下であるのが好ましい。
そこで、得られる膜の抵抗率（導電率）を制御するために、成膜時の成膜室内の酸素分圧を任意に制御する。なお、成膜時の酸素分圧は、５×１０−３Ｐａ以下で、所望の組成および成膜時の成膜室内の圧力に応じて制御する。成膜室内の酸素分圧を制御する手法としては、成膜室内に導入するＯ２ガス量を変化させる方法であってもよく、酸素ラジカルやオゾンガスの導入量を変化させる方法であってもよい。酸素分圧を高くすれば、酸化物半導体薄膜の導電率を低下（抵抗率を上昇）させることができ、酸素分圧を低くすれば、膜中の酸素欠陥を増加させて酸化物半導体薄膜の導電率を上昇（抵抗率を低下）させることができる。
なお、酸素ガス導入を停止させた場合でも抵抗が高い場合には、Ｈ２やＮ２等の還元性ガスを導入し、さらに膜中の酸素欠陥を増加させてもよい。また、本実施形態の抵抗率は、４端子法によって測定（電流源：Keithley社製ソースメジャーユニットSMU237、電圧計：Keithley社製ナノボルトメータ2182Aを使用、一部は２端子法により測定）した値である。
次に、成膜中の基板温度は、基板に応じて任意に選択してもよいが、フレキシブル基板（例えば樹脂基板）を用いる場合には基板温度はより室温に近いことが好ましい。例えば、３００℃未満であることが好ましく、２００℃以下であることがより好ましい。また、上述したように成膜した酸化物半導体薄膜が、非晶質となる温度領域にすることが好ましい。例えば、６００℃未満であることが好ましく、５００℃以下であることがより好ましい。
スパッタリング法での成膜における成膜条件としては、他に、成膜時の成膜室内の水の分圧を１×１０−５Ｐａ以下とすることが好ましい。スパッタリング法では、ＰＬＤ法などに比べて成膜室内に存在し得るＯＨがプラズマでＯＨ−に励起されて、不安定となり、膜中の陽イオンに結合し易くなるため、成膜室の水の分圧が膜に対して与える影響が大きいからである。
成膜直後の酸化物半導体薄膜は、急激な低抵抗化を抑制するために、昇温脱離ガス分析により水分子として観測される脱離ガスが４．２×１０２０個／ｃｍ３以下であることが好ましい。
（熱処理工程）
酸化物半導体薄膜の成膜後は、ＴＦＴ特性（閾値シフトなど）を改善するため、熱処理（ポストアニール）工程を行う。
アニール温度は、１００℃以上３００℃未満とする。薄膜を形成する基板として、樹脂基板等の耐熱性の低い可撓性基板を用いる場合には、１００℃以上２００℃以下とすることが好ましい。１００℃以上であれば、熱処理の効果を十分に発揮させることができる。３００℃未満であれば、膜中の酸素欠損量を変化させることがないため、アニール前後での膜の抵抗率変化が小さくなる。２００℃以下であれば耐熱性の低い樹脂基板への適用が容易となる。
なお、アニール温度を１００℃以上３００℃未満とすると、酸化物半導体薄膜が非晶質である場合、その非晶質を維持できる。
アニール時間に特に限定はないが、膜温度が均一になるのに要する時間等を考慮し、少なくとも１０分以上保持することが好ましい。
アニール中の雰囲気は、酸化性雰囲気とする。特に大気中のアニールであれば生産コストも低いため好ましい。還元性雰囲気中でアニールを行うと、酸化物半導体中の酸素が抜け、余剰キャリアが発生し、アニール工程前後での抵抗率の変化量が増大しやすくなり電気特性バラツキが起こりやすいため好ましくない。
また、アニール中の酸化物半導体薄膜の周囲の相対湿度は、５０％以下とすることが好ましく、３０％以下とすることがより好ましい。
本実施形態のポイントはＳＧＺＯ系酸化物半導体薄膜において、低温アニール時の抵抗率変化が極めて小さい組成領域を見出したことにある。すなわち、上記組成範囲で成膜されたＳＧＺＯ膜は、低温アニール時の低抵抗化（加熱に伴い低抵抗化すると共に、降温時にその低抵抗化した抵抗率が維持される状態）がほとんど起こらず、低温アニール前後で抵抗率の変化量が非常に小さい。低温アニール前後で抵抗率変化量が小さく、アニール温度の違いによる影響をほとんど受けないということは、成膜時に任意の抵抗率を有するＳＧＺＯ膜を成膜さえしてしまえば、アニール温度を精密に制御することなく、アニール後に所望の抵抗率を有するＳＧＺＯ膜を得ることが出来ることを意味し、電気特性の設計が容易となる。また、特に大面積デバイスを形成する際に、大面積に均一なアニール温度で熱処理を施すことは非常に困難だが、アニール温度を精密に制御する必要がないため、比較的簡便なアニール装置で均一な電気特性を有する酸化物半導体薄膜を得ることができる。低温アニールでデバイスが形成可能であるために、製造コストを低減させることができると共に、耐熱性の低い樹脂基板等への形成も可能となるため、フレキシブルデバイスへの応用が容易となる。
以上の通り、本発明の実施形態に係るＳＧＺＯ系酸化物半導体薄膜の製造方法によれば、作製コストを抑制することでき、低温アニール後における電気的な特性の面内均一性が非常に高い酸化物半導体薄膜を得ることができ、このような半導体薄膜は大面積デバイスに適用されるＴＦＴの活性層として有用である。
２．ＴＦＴ
本発明の実施形態に係るＴＦＴは、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。そして、本発明の実施形態に係るＴＦＴでは、活性層として上述の酸化物半導体薄膜が用いられる。
ＴＦＴの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造（ボトムゲート型とも呼ばれる）及びスタガ構造（トップゲート型とも呼ばれる）のいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート型とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
図１（Ａ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ａ）に示すＴＦＴ１０では、基板１２の一方の主面上に活性層１４として上述の酸化物半導体薄膜が積層されている。そして、この活性層１４上にソース電極１６及びドレイン電極１８が互いに離間して設置され、更にこれらの上にゲート絶縁膜２０と、ゲート電極２２とが順に積層されている。
図１（Ｂ）は、本発明の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｂ）に示すＴＦＴ３０では、基板１２の一方の主面上にソース電極１６及びドレイン電極１８が互いに離間して設置されている。そして、活性層１４として上述の酸化物半導体薄膜と、ゲート絶縁膜２０と、ゲート電極２２と、が順に積層されている。
図１（Ｃ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｃ）に示すＴＦＴ４０では、基板１２の一方の主面上にゲート電極２２と、ゲート絶縁膜２０と、活性層１４として上述の酸化物半導体薄膜と、が順に積層されている。そして、この活性層１４の表面上にソース電極１６及びドレイン電極１８が互いに離間して設置されている。
図１（Ｄ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｄ）に示すＴＦＴ５０では、基板１２の一方の主面上にゲート電極２２と、ゲート絶縁膜２０と、が順に積層されている。そして、このゲート絶縁膜２０の表面上にソース電極１６及びドレイン電極１８が互いに離間して設置され、更にこれらの上に、活性層１４として上述の酸化物半導体薄膜が積層されている。
なお、本実施形態に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。
以下、各構成要素について詳述する。なお、代表例として図１（Ａ）に示すトップゲート構造でトップコンタクト型のＴＦＴ１０を製造する場合について具体的に説明するが、本発明は他の形態のＴＦＴを製造する場合についても同様に適用することができる。
＜ＴＦＴの詳細構成＞
−基板−
まず、ＴＦＴ１０を形成するための基板１２を用意する。基板１２の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することが出来る。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。
基板１２の材質としては特に限定はなく、例えばガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機基板、樹脂基板や、その複合材料等を用いることが出来る。中でも軽量である点、可撓性を有する点から樹脂基板やその複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることが出来る。また、樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。前記樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
また、本発明における基板１２の厚みに特に制限はないが、５０μｍ以上１０００μｍ以下が好ましく、５０μｍ以上５００μｍ以下であることがより好ましい。 基板１２の厚みが５０μｍ以上であると、基板１２自体の平坦性がより向上する。また、基板１２の厚みが５００μｍ以下であると、基板１２自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。
−活性層−
次に、基板１２上に、トランジスタとして主に活性層１４を形成する。
活性層１４としては、上述した本発明の実施形態に係る酸化物半導体薄膜が用いられる。すなわち、Ｓｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素としており、前記構成元素の組成比をＳｎ:Ｇａ:Ｚｎ＝ａ:ｂ:ｃとした場合、前記組成比が、ａ＋ｂ＝２、且つ１≦ａ≦２、且つ１≦ｃ≦１１／２、且つｃ≧−７ｂ／４＋１１／４を満たす酸化物半導体薄膜である。
活性層１４の膜厚は、特に限定されないが、薄膜の平坦性及び成膜時間の観点から５ｎｍ以上１５０ｎｍ以下であることが好ましい。
活性層１４となる酸化物半導体薄膜の成膜は、上述のようにスパッタリング法等により成膜する。
酸化物半導体薄膜の成膜後は、デバイスに応じて当該薄膜をパターンニングして、活性層１４を形成する。パターンニングはフォトリソグラフィー及びエッチングにより行うことが出来る。 具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、又は燐酸、硝酸及び酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。また、活性層１４上にはソース・ドレイン電極エッチング時に活性層１４を保護するための保護膜があってもよい。保護膜は活性層１４と連続で成膜してもよいし、活性層１４のパターンニング後に形成してもよい。
−ソース・ドレイン電極−
活性層１４の上にソース・ドレイン電極１６,１８を形成するための導電膜を形成する。
ソース・ドレイン電極は高い導電性を有するものを用い、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することが出来る。ソース・ドレイン電極１６,１８としてはこれらの導電膜を単層構造又は２層以上の積層構造として用いることが出来る。
ソース・ドレイン電極１６,１８の形成は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。
成膜する導電膜の膜厚は、成膜性やエッチングやリフトオフ法によるパターンニング性、導電性等を考慮すると、１０ｎｍ以上１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上５００ｎｍ以下とすることがより好ましい。
次いで、成膜した導電膜をエッチング又はリフトオフ法により所定の形状にパターンニングし、ソース電極及びドレイン電極１８,２０を形成する。この際、ソース・ドレイン電極１６,１８に接続する配線を同時にパターンニングすることが好ましい。
−ゲート絶縁膜−
ソース・ドレイン電極１６,１８及び配線を形成した後、ゲート絶縁膜２０を形成する。
ゲート絶縁膜２０は、高い絶縁性を有するものが好ましく、例えばＳｉＯ２,ＳｉＮｘ,ＳｉＯＮ,Ａｌ２Ｏ３,Ｙ２Ｏ３,Ｔａ２Ｏ５,ＨｆＯ２等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。ゲート絶縁膜２０は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。
次に、ゲート絶縁膜２０は、必要に応じて、フォトリソグラフィー及びエッチングによって所定の形状にパターンニングを行う。
なお、ゲート絶縁膜２０は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁膜の厚みが大きすぎると駆動電圧の上昇を招いてしまう。 ゲート絶縁膜は材質にもよるが、ゲート絶縁膜の厚みは１０ｎｍ以上１０μｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましく、１００ｎｍ以上４００ｎｍ以下が特に好ましい。
−ゲート電極−
ゲート絶縁膜２０を形成した後、ゲート電極２２を形成する。
ゲート電極２２は、高い導電性を有するものを用い、例えばＡｌ,Ｍｏ,Ｃｒ,Ｔａ,Ｔｉ,Ａｕ,Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することが出来る。ゲート電極２２としては、これらの導電膜を単層構造又は２層以上の積層構造として用いることが出来る。
ゲート電極２２は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。成膜する導電膜の膜厚は成膜性、エッチングやリフトオフ法によるパターンニング性、導電性等を考慮すると、１０ｎｍ以上１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上５００ｎｍ以下とすることがより好ましい。
成膜後、導電膜をエッチング又はリフトオフ法により所定の形状にパターンニングし、ゲート電極２２を形成する。この際、ゲート電極２２及びゲート配線を同時にパターンニングすることが好ましい。
−熱処理工程（ポストアニール）−
ゲート電極２２パターンニング後に熱処理（ポストアニール処理）を施す。ポストアニール処理は活性層１４の成膜後であれば、特に手順は限定せず、酸化物半導体成膜直後に行ってもよいし、電極、絶縁膜の成膜、パターンニングが全て終わった後に行ってもよい。なお、このポストアニール工程は、既述の酸化物半導体薄膜の製造における熱処理工程に他ならない。
以上の手順により、図１（Ａ）に示すＴＦＴ１０を作製することができる。
２．応用
以上で説明した本実施形態のＴＦＴの用途には特に限定はないが、例えば電気光学装置(例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置、等)における駆動素子、特に大面積デバイスに用いる場合に好適である。
更に実施形態のＴＦＴは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、Ｘ線センサなどの各種センサ、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
３．電気光学装置及びセンサ
本実施形態の電気光学装置又はセンサは、前述の本発明の薄膜トランジスタを備えて構成される。
電気光学装置の例としては、表示装置（例えば液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置、等）がある。
センサの例としては、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサや、Ｘ線センサ等が好適である。
本実施形態のＴＦＴを用いた電気光学装置およびセンサは、いずれも特性の面内均一性が高い。なお、ここで言う「特性」とは、電気光学装置（表示装置）の場合には表示特性、センサの場合には感度特性である。
以下、本実施形態によって製造される薄膜トランジスタを備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機ＥＬ表示装置、Ｘ線センサについて説明する。
４．液晶表示装置
図２に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図３にその電気配線の概略構成図を示す。
図２に示すように、本実施形態の液晶表示装置１００は、図１（Ａ）に示したトップゲート構造でトップコンタクト型のＴＦＴ１０と、ＴＦＴ１０のパッシベーション層１０２で保護されたゲート電極２２上に画素下部電極１０４およびその対向上部電極１０６で挟まれた液晶層１０８と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ１１０とを備え、ＴＦＴ１０の基板１２側およびＲＧＢカラーフィルタ１１０上にそれぞれ偏光板１１２ａ、１１２ｂを備えた構成である。
また、図３に示すように、本実施形態の液晶表示装置１００は、互いに平行な複数のゲート配線１１２と、該ゲート配線１１２と交差する、互いに平行なデータ配線１１４とを備えている。ここでゲート配線１１２とデータ配線１１４は電気的に絶縁されている。ゲート配線１１２とデータ配線１１４との交差部付近に、ＴＦＴ１０が備えられている。
ＴＦＴ１０のゲート電極２２は、ゲート配線１１２に接続されており、ＴＦＴ１０のソース電極１６はデータ配線１１４に接続されている。また、ＴＦＴ１０のドレイン電極１８はゲート絶縁膜２０に設けられたコンタクトホール１１６を介して（コンタクトホール１１６に導電体が埋め込まれて）画素下部電極１０４に接続されている。この画素下部電極１０４は、接地された対向上部電極１０６とともにキャパシタ１１８を構成している。
図２に示した本実施形態の液晶装置においては、トップゲート構造のＴＦＴ１０を備えるものとしたが、本発明の表示装置である液晶装置において用いられるＴＦＴはトップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
本実施形態のＴＦＴは面内均一性、安定性および信頼性が非常に高いことから、液晶表示装置における大画面化に適している。また、本発明の薄膜トランジスタは、低温でのアニール処理によって十分な特性を有するものを作製することができるため、基板としては樹脂基板（プラスチック基板）を用いることができ、大面積で均一、安定かつフレキシブルな液晶表示装置を提供することができる。
５．有機ＥＬ表示装置
図４に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図を示し、図５に電気配線の概略構成図を示す。
有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置２００は、図１（Ａ）に示したトップゲート構造のＴＦＴ１０が、パッシベーション層２０２を備えた基板１２上に、駆動用ＴＦＴ２０４およびスイッチング用ＴＦＴ２０６として備えられ、該ＴＦＴ２０４および２０６上に下部電極２０８および上部電極２１０に挟まれた有機発光層２１２からなる有機ＥＬ発光素子２１４を備え、上面もパッシベーション層２１６により保護された構成となっている。
また、図５に示すように、本実施形態の有機ＥＬ表示装置２００は、互いに平行な複数のゲート配線２２０と、該ゲート配線２２０と交差する、互いに平行なデータ配線２２２および駆動配線２２４とを備えている。ここで、ゲート配線２２０とデータ配線２２２、駆動配線２２４とは電気的に絶縁されている。スイッチング用ＴＦＴ１０ｂのゲート電極２２は、ゲート配線２２０に接続されており、スイッチング用ＴＦＴ１０ｂのソース電極１６はデータ配線２２２に接続されている。また、スイッチング用ＴＦＴ１０ｂのドレイン電極１８は駆動用ＴＦＴ１０のゲート電極２２に接続されるとともに、キャパシタ２２６を用いることで駆動用ＴＦＴ１０ａをオン状態に保つ。駆動用ＴＦＴ１０ａのソース電極１６は駆動配線２２４に接続され、ドレイン電極１８は有機ＥＬ発光素子２１４に接続される。
図４に示した本実施形態の有機ＥＬ装置においては、トップゲート構造のＴＦＴ１０ａおよび１０ｂを備えるものとしたが、本発明の表示装置である有機ＥＬ装置において用いられるＴＦＴは、トップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
本発明により製造されるＴＦＴは、面内均一性、安定性、信頼性が非常に高いことから、大画面の有機ＥＬ表示装置の製造に適している。
また、低温でのアニール処理によって十分な特性を有するＴＦＴを作製することができるため、基板としては樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、大面積で均一、安定なフレキシブルな有機ＥＬ表示装置を提供することができる。
なお、図４に示した有機ＥＬ表示装置において、上部電極２１０を透明電極としてトップエミッション型としてもよいし、下部電極２０８およびＴＦＴの各電極を透明電極とすることによりボトムエミッション型としてもよい。
６．Ｘ線センサ
図６に、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図を示し、図７にその電気配線の概略構成図を示す。
図６は、より具体的にはＸ線センサアレイの一部を拡大した概略断面図である。本実施形態のＸ線センサ３００は基板１２上に形成されたＴＦＴ１０およびキャパシタ３１０と、キャパシタ３１０上に形成された電荷収集用電極３０２と、Ｘ線変換層３０４と、上部電極３０６とを備えて構成される。ＴＦＴ１０上にはパッシベーション膜３０８が設けられている。
キャパシタ３１０は、キャパシタ用下部電極３１２とキャパシタ用上部電極３１４とで絶縁膜３１６を挟んだ構造となっている。キャパシタ用上部電極３１４は絶縁膜３１６に設けられたコンタクトホール３１８を介し、ＴＦＴ１０のソース電極１６およびドレイン電極１８のいずれか一方（図６においてはドレイン電極１８）と接続されている。
電荷収集用電極３０２は、キャパシタ３１０におけるキャパシタ用上部電極３１４上に設けられており、キャパシタ用上部電極３１４に接している。
Ｘ線変換層３０４はアモルファスセレンからなる層であり、ＴＦＴ１０およびキャパシタ３１０を覆うように設けられている。
上部電極３０６はＸ線変換層３０４上に設けられており、Ｘ線変換層３０４に接している。
図７に示すように、本実施形態のＸ線センサ３００は、互いに平行な複数のゲート配線３２０と、ゲート配線３２０と交差する、互いに平行な複数のデータ配線３２２とを備えている。ここでゲート配線３２０とデータ配線３２２は電気的に絶縁されている。ゲート配線３２０とデータ配線３２２との交差部付近に、ＴＦＴ１０が備えられている。
ＴＦＴ１０のゲート電極２２は、ゲート配線３２０に接続されており、ＴＦＴ１０のソース電極１６はデータ配線３２２に接続されている。また、ＴＦＴ１０のドレイン電極１８は電荷収集用電極３０２に接続されており、さらにこの電荷収集用電極３０２は、キャパシタ３１０に接続されている。
本実施形態のＸ線センサ３００において、Ｘ線は図６中、上部（上部電極３０６側）から照射され、Ｘ線変換層３０４で電子−正孔対を生成する。このＸ線変換層３０４に上部電極３０６によって高電界を印加しておくことにより、生成した電荷はキャパシタ３１０に蓄積され、ＴＦＴ１０を順次走査することによって読み出される。
本実施形態のＸ線センサ３００は、面内均一性の高い、信頼性に優れたＴＦＴ１０を備えるため、均一性に優れた画像を得ることができる。
なお、図６に示した本実施形態のＸ線センサにおいては、トップゲート構造のＴＦＴを備えるものとしたが、本発明のセンサにおいて用いられるＴＦＴはトップゲート構造に限定されることなく、ボトムゲート構造のＴＦＴであってもよい。
以下に実施例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
酸化物半導体薄膜について実施例、比較例の各試料を作成し電気特性の測定を行った。また、本発明の組成範囲の酸化物半導体薄膜を備えたＴＦＴの実施例を作製し、ＴＦＴ特性の評価を行った。
＜検証実験１：Ｓｎ−Ｇａ比を変えたＳＧＺＯ膜のインサイチュウ（In-situ）電気測定＞
Ｓｎ、Ｇａ組成比の異なる酸化物半導体薄膜(ＳＧＺＯ膜）のアニール温度と電気特性の関係について、以下のような試料を作製し、評価を行った。
電気抵抗測定用試料として、基板上に所定の大きさの酸化物半導体薄膜を後記の各実施例、比較例の条件で成膜し、その上に電極を形成したものを作製した。
図８および図９を参照して、電気抵抗測定用試料の作製方法について説明する。図８、９においてそれぞれ（Ａ）は平面図であり、（Ｂ）は断面図である。
基板５００として、合成石英ガラス基板(コバレントマテリアル社製、品番Ｔ−４０４０、１ｉｎｃｈ角×１ｍｍｔ)を用い、この基板５００上に酸化物半導体薄膜５０２を後記各実施例、比較例の条件でスパッタ成膜して作製した。成膜の際にメタルマスクを用い、１ｉｎｃｈ角の基板５００上に３ｍｍ×９ｍｍのパターン状の酸化物半導体薄膜５０２を成膜した（図８参照）。
成膜はＩｎ２Ｏ３ターゲット、Ｇａ２Ｏ３ターゲット、ＺｎＯターゲットを用いた共スパッタ(ｃｏ−ｓｐｕｔｔｅｒ)により行い、組成比の調整は各ターゲットに投入する電力比を変化させることで行った。また、各領域の膜厚調整は成膜時間の調整により行った。
得られた酸化物半導体薄膜５０２上に電極５０４をスパッタにより成膜した。電極５０４はＴｉとＡｕとの積層膜からなるものとした。具体的に、酸化物半導体薄膜５０２上に、Ｔｉを１０ｎｍ成膜後、Ａｕを４０ｎｍ成膜して電極５０４とした。電極成膜においてもメタルマスクを用いてパターン成膜を行うことにより、４端子電極を形成した（図９参照）。
（実施例１）
実施例１として、以下のスパッタ成膜条件で酸化物半導体薄膜としてのＳＧＺＯ膜を成膜した。
カチオン組成比 Ｓｎ:Ｇａ:Ｚｎ＝１．０:１．０:１．０
膜厚 ５０ｎｍ
成膜室到達真空度 ６×１０−６Ｐａ
成膜時圧力 ４.４×１０−１Ｐａ
Ａｒ流量 ３０ｓｃｃｍ
Ｏ２流量 ０．１２ｓｃｃｍ
比較例１〜２として、実施例１とカチオン組成比が異なるＳＧＺＯ膜を作製した。なお、カチオン組成比が変化すると膜の初期抵抗率が変化してしまい、キャリア量比較が困難となるため、成膜時の酸素流量を調整し、膜の初期抵抗率が１０＋３〜１０＋５Ωｃｍの範囲内に収まるようにした。ここで、初期抵抗率（初期値）とは、熱処理前の室温（２０℃）での抵抗率である。各実施例、比較例の成膜条件として、カチオン組成比および酸素流量（Ｏ２流量）を以下に示す。既述の通り、成膜はＩｎ２Ｏ３ターゲット、Ｇａ２Ｏ３ターゲット、ＺｎＯターゲットを用いた共スパッタ(ｃｏ−ｓｐｕｔｔｅｒ)により行い、各組成比となるように、各ターゲットに投入する電力比を変化させて行った。他の条件は実施例１と同様とした。
（比較例１）
比較例１における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 Ｓｎ:Ｇａ:Ｚｎ＝１．２５:０．７５:１．０
Ｏ２流量 ０．２ｓｃｃｍ
（比較例２）
比較例２における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 Ｓｎ:Ｇａ:Ｚｎ＝１．５:０．５:１．０
Ｏ２流量 ０．３ｓｃｃｍ
（抵抗率の温度変化測定）
上記３種の試料について、雰囲気を制御でき、且つ熱処理をしながら電気抵抗測定が可能な装置（４端子法によって測定（電流源：Keithley社製ソースメジャーユニットSMU237、電圧計：Keithley社製ナノボルトメータ2182Aを使用、一部は２端子法により測定）した値である。）にセットし、昇温・降温過程での抵抗率の変化を測定した。チャンバー内の雰囲気はＡｒ：１６０ｓｃｃｍ、Ｏ２：４０ｓｃｃｍとし、１０℃／ｍｉｎで２００℃まで昇温、２００℃で１０分保持後、炉冷で室温まで冷却を行った。
図１０は、実施例１及び比較例１,２の昇温・降温過程での温度と抵抗率の関係を示す図である。
比較的Ｓｎ組成比の小さな実施例１については昇温・降温過程後に膜の抵抗率は初期値に戻ること（初期値と同等）が確認されたのに対して、比較的Ｓｎ組成比の大きな比較例１,２については昇温過程時に急激な低抵抗化が起こり、その後、降温過程においても抵抗率は高くなることはなく、２００℃での抵抗率を維持しながら戻ってくることが確認された。ここで言うところの低抵抗化とは、熱処理前の初期抵抗率ρに対して熱処理後の室温まで戻した際の抵抗率が０．１ρ未満になっていることを意味する。また、熱処理前の初期抵抗率ρに対して熱処理後の、室温まで戻した際の抵抗率が０．１ρ以上１０ρ以下である場合、その熱処理前後での抵抗率は「同等である」と定義する。
また、ＳｎＧａ組成比の異なる膜を熱処理する過程において、脱離するガスにどのような違いがあるかについて昇温脱離ガス質量分析装置を用いた評価を行った。即ち、ポストアニール時の電気特性の振る舞いが組成比によって異なる要因がどこにあるのかを明らかとする実験を行った。
試料は実施例１及び比較例１の組成の材料を、Ｓｉ基板上に各々１００ｎｍずつ成膜した試料を用いた。装置としては電子科学株式会社製昇温脱離ガス分析装置ＥＭＤ−ＷＡ１０００Ｓを用い、ステージ温度を室温から８００℃まで１℃／ｓｅｃの昇温レートで上昇させて、その際の脱離ガスの違いを評価した。
Ｍ／ｚ＝２〜１９９までの質量を有する脱離ガスについて評価したところ、脱離ガス量に顕著な差が出たのは水に起因するＭ／ｚ＝１８（Ｈ２Ｏ）及び１７（ＯＨ）であることが明らかとなった。また、昇温脱離ガス分析によって試料から脱離する水分子はほぼ５００℃で脱離しきっているため、定量に用いた試料表面の温度範囲はＲＴ〜５００℃とした。
図１１は、ＳｎＧａ組成比の異なるＳＧＺＯ膜の昇温脱離ガス分析の測定結果を示す図である。
図１１から見てわかるとおり、Ｇａ組成比が高い試料では試料から放出されるＨ２Ｏが減少することが確認された。上記結果から、図１１で示した熱処理過程における振る舞いの違いは、膜中からの水の脱離に伴うキャリアの発生が要因であると考えられる。Ｇａ組成比の高い試料においては、膜中水分量がそもそも少ないため、熱処理過程における水の脱離も少なく、膜中キャリア量も大きく変化しないため、熱処理過程後の膜の抵抗率はほぼ変わらず初期値に戻ってくるのに対して、Ｇａ組成比が少なくＳｎ組成比の高い試料においては、膜中に多量の水分を含むため、熱処理過程において水が多量に脱離し、キャリアが大量に発生するため、急激に低抵抗化が進み、加えて室温まで冷却しても低抵抗のまま保持される。
実施例１及び比較例１の試料（成膜後で熱処理前）の全体の膜中水分量は上記ＴＤＳ分析結果から各々、４．２×１０２０個／ｃｍ３、４．９×１０２０個／ｃｍ３であり、また、室温から２００℃までの水分脱離量は、実施例1で１．４×１０２０個／ｃｍ３、比較例1で１．５×１０２０個／ｃｍ３であった。
したがって、実施例１及び比較例１の試料の全体の膜中水分量から、室温から２００℃までの水分脱離量を差し引いて、２００℃アニール後の膜中水分量は実施例1では２．８×１０２０個／ｃｍ３であり、比較例1では３．４×１０２０個／ｃｍ３であることがわかる。このことから、アニール後の膜中水分量が２．８×１０２０個／ｃｍ３以下となるようなＳＧＺＯ膜を用いればアニールに伴う低抵抗化が抑えられることがわかる。
次に、上記同様のＴＤＳ分析を比較例３としてのＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）膜についても行った。
（比較例３）
比較例３における酸化物半導体薄膜の成膜条件は以下の通りである。なお、他の条件は実施例１と同様とした。
カチオン組成比 Ｉｎ:Ｇａ:Ｚｎ＝１．０:１．０:１．０
Ｏ２流量 ０．１５ｓｃｃｍ
図１２は、実施例１及び比較例３の昇温・降温過程での温度と抵抗率の関係を示す図である。また、図１３は、実施例１のＳＧＺＯ膜及び比較例３のＩＧＺＯ膜における昇温脱離ガス分析の測定結果を示す図である。
同じ１:１:１組成比であっても、ＩＧＺＯ膜に比べてＳＧＺＯ膜は膜中の水分量が小さいことがわかる（ＩＧＺＯ膜は５.１×１０２０個／ｃｍ３であった)。即ち、ＩＧＺＯ膜に比べてＳＧＺＯ膜は膜中に水分を取り込みづらく、アニール時の水分脱離に伴う電気特性の変化量が小さくなり、膜中水分量の違いによる特性バラツキが起こらず、再現性が高く、大面積に均一な特性を有する酸化物半導体薄膜が得易いことを意味している。
＜検証実験２：Ｚｎ組成比の異なるＳＧＺＯ膜のＩｎ−ｓｉｔｕ電気測定＞
次に、Ｚｎ組成比の異なるＳＧＺＯ膜のポストアニール温度と電気特性の関係について評価を行った（実施例２，実施例３，比較例４）。
実施例２，実施例３，比較例４では、実施例１と同様の手法でＺｎ組成比の異なる試料を作製、評価を併せて行った。カチオン組成比が変化すると膜の初期抵抗値が変化してしまい比較が困難となるため、成膜時の酸素流量を任意に調整し、膜の初期抵抗率が１０＋０〜１０＋５Ωｃｍの範囲内に収まるようにした。
（実施例２）
実施例２における酸化物半導体薄膜の成膜条件は以下の通りである。なお、他の条件は実施例１と同様とした。
カチオン組成比 Ｓｎ:Ｇａ:Ｚｎ＝１．０:１．０:２．０
Ｏ２流量 ０．１２ｓｃｃｍ
（実施例３）
実施例３における酸化物半導体薄膜の成膜条件は以下の通りである。なお、他の条件は実施例１と同様とした。
カチオン組成比 Ｓｎ:Ｇａ:Ｚｎ＝１．０:１．０:５．５
Ｏ２流量 ０．１５ｓｃｃｍ
（比較例４）
比較例４における酸化物半導体薄膜の成膜条件は以下の通りである。なお、他の条件は実施例１と同様とした。
カチオン組成比 Ｓｎ:Ｇａ:Ｚｎ＝１．０:１．０:０
Ｏ２流量 ０．１２ｓｃｃｍ
上記３種の試料について、上述した装置を用い、昇温・降温過程での抵抗率の変化を測定した。チャンバー内の雰囲気はＡｒ：１６０ｓｃｃｍ、Ｏ２：４０ｓｃｃｍとし、１０℃／ｍｉｎで２００℃まで昇温、２００℃で１０分保持後、炉冷で室温まで冷却を行った。
図１４は、実施例１,２,３及び比較例４の昇温・降温過程での温度と抵抗率の関係を示す図である。
図１４から、Ｚｎを全く含まない比較例４においては低抵抗化が起こり、Ｚｎを含む実施例１,２,３については昇温・降温過程後に膜の抵抗率は初期値に戻ることが確認された。
＜検証実験３：Ｓｎ,Ｇａ,Ｚｎ組成比の異なるＳＧＺＯ膜のＩｎ−ｓｉｔｕ電気測定＞
Ｓｎ,Ｇａ,Ｚｎ組成比の異なるＳＧＺＯ膜のポストアニール温度と電気特性の関係について、以下のような実施例４及び比較例５の試料を作製し、評価を行った。
実施例４及び比較例５では、実施例1と同様の手法で試料を作製、評価を行った。カチオン組成比が変化すると膜の初期抵抗値が変化してしまい比較が困難となるため、成膜時の酸素流量を任意に調整し、膜の初期抵抗率が１０＋０〜１０＋５Ωｃｍの範囲内に収まるようにした。
（実施例４）
実施例４における酸化物半導体薄膜の成膜条件は以下の通りである。なお、他の条件は実施例１と同様とした。
カチオン組成比 Ｓｎ:Ｇａ:Ｚｎ＝２．０:０:５．５
Ｏ２流量 ０．５ｓｃｃｍ
（比較例５）
比較例５における酸化物半導体薄膜の成膜条件は以下の通りである。なお、他の条件は実施例１と同様とした。
カチオン組成比 Ｓｎ:Ｇａ:Ｚｎ＝１．０:０:２．０
Ｏ２流量 １．０ｓｃｃｍ
上記２種の試料について、雰囲気を制御でき、且つ熱処理をしながら電気抵抗測定が可能な装置を用い、昇温・降温過程での抵抗率の変化を測定した。チャンバー内の雰囲気はＡｒ：１６０ｓｃｃｍ、Ｏ２：４０ｓｃｃｍとし、１０℃／ｍｉｎで２００℃まで昇温、２００℃で１０分保持後、炉冷で室温まで冷却を行った。
図１５は、実施例４及び比較例５の昇温・降温過程での温度と抵抗率の関係を示す図である。
比較例５に関しては低抵抗化が起こり、実施例４に関しては抵抗率が昇降温過程後に初期値に戻ることが確認された。
＜まとめ＞
以上の結果から、実施例１〜４の組成比では満たし比較例１〜５の組成比では除かれる条件、即ち、酸化物半導体薄膜がＳｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素としており、前記構成元素の組成比をＳｎ:Ｇａ:Ｚｎ＝ａ:ｂ:ｃとした場合、前記組成比が、ａ＋ｂ＝２、且つ１≦ａ≦２、且つ１≦ｃ≦１１／２、且つｃ≧−７ｂ／４＋１１／４を満たせば、熱処理後の膜の抵抗率が熱処理前の抵抗率と同等になることが明らかとなった。一方、比較例１〜５については昇温過程時に急激な低抵抗化が起こり、その後、降温過程においても抵抗率は熱処理前の値にはもどらず、熱処理前後の抵抗率が大きく変化していることが確認された。
大面積の半導体薄膜を製造する場合、面内全域に亘って温度を均一に保つことは困難であり、一般にはアニールに際して面内に温度ムラが生じる。比較例１〜５のように、温度上昇に伴い抵抗値が変化し、温度下降させた後に温度上昇前の抵抗値に戻らない場合、面内における温度ムラにより、面内に抵抗値のムラすなわち電気特性のムラが生じる。これに対して、実施例１〜４のように、昇温・降温過程において抵抗値に履歴がほとんどない場合には、アニール時に面内に温度ムラが生じても、面内の電気特性のムラに繋がることはなく、電気特性の面内均一性の高い半導体薄膜を得ることができるといえる。
なお、上記検証実験１、２における各実施例および比較例におけるカチオン組成比は成膜後の膜の組成比を示すものである。成膜後の膜の組成比は、蛍光Ｘ線分析装置（Ｐａｎａｌｙｔｉｃａｌ製Ａｘｉｏｓ）を用いて評価した。また、各例のいずれについても、Ｘ線回折測定の結果、結晶構造を示すピークが確認されず、いずれも非晶質であった。
図１６は、実施例１〜４、比較例１〜５（比較例３は除く）のＳＧＺＯ膜の組成比を三元相図にプロットしたものである。三元相図中には、本実施形態で規定している組成範囲と、これまでに報告がなされているＳＧＺＯの組成比を規定した各参考文献１〜３（参考文献１：Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．, ９２ (２００８) ２２２１０３、参考文献２：特開２００７−１２３６９８、参考文献３：特表２００６−５２８８４３）及び上述した特許文献１について規定されている組成範囲とを併せて示している。図１６中において、実施例１〜４の組成比で囲まれる本実施形態のＳＧＺＯ膜の組成範囲を範囲Ａで示している。なお、この範囲Ａは、上述した、条件式（ａ＋ｂ＝２、且つ１≦ａ≦２、且つ１≦ｃ≦１１／２、且つｃ≧−７ｂ／４＋１１／４）によって表される。
各参考文献及び特許文献においては、ＴＦＴとして用いた際の移動度やＳ値といった観点から様々な組成範囲の報告がなされているが、ポストアニールした際の電気特性安定性、膜中に水分量に関して最適な組成を検討した報告例はない。本実施例の詳細な研究の結果、特定の組成範囲Ａが最適であることが明らかとなった。
なお、この組成範囲Ａには、特許文献１に記載の組成も入るが、特許文献１では、３００℃以上の高温アニールをしているため、本発明と課題の前提が異なる。本実施形態では、３００℃未満の低温アニールによる低抵抗化が起こらず、成膜時の抵抗値と低温アニール後の抵抗値が同等となる組成を明らかとし、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適したＳＧＺＯ系酸化物半導体薄膜の製造方法を提供することを目的とするものである。また、本発明は面内における特性バラツキの少ない電界効果型トランジスタ、電界効果型トランジスタを備えた表示装置及びセンサを提供することを目的とするものである。
本発明者による詳細な研究の結果、特定の組成範囲Ａ内のＳＧＺＯ膜が、電気特性の安定性の観点からは最適であることが明らかとなった。この範囲Ａとすることにより、膜中水分量が低減され、膜中水分量バラツキによる電気特性バラツキを極めて小さく抑えることができる。本実施形態の範囲Ａの組成であれば、膜中水分量バラツキを抑える効果に加えて、高い移動度を示すためトランジスタの活性層として好適であることが明らかになった。
＜検証実験４：ＳＧＺＯ−ＴＦＴ特性評価＞
各種組成の異なるＳＧＺＯ膜を用いたＴＦＴ特性評価を行った。
図１７（Ａ）は実施例及び比較例のＴＦＴの平面図であり、図１７（Ｂ）は図１７（Ａ）に示すＴＦＴのＡ−Ａ線矢視断面図である。
（実施例ＴＦＴ１）
実施例ＴＦＴ１の簡易型ＴＦＴ６００は次のようにして作製した。
図１７に示すように、１００ｎｍの熱酸化膜６０２を表面に備えたｐ型Ｓｉ １ｉｎｃｈ角の基板６０２上に実施例１の成膜条件にてＳＧＺＯ膜６０４を５０ｎｍ、３ｍｍ×４ｍｍのパターン成膜を行った。続いて雰囲気を制御可能な電気炉にて、ポストアニール処理を施した。ポストアニール雰囲気はＡｒ：１６０ｓｃｃｍ、Ｏ２：４０ｓｃｃｍとし、１０℃／ｍｉｎで２００℃まで昇温、２００℃で１０分保持後、炉冷で室温まで冷却を行った。
その後、ＳＧＺＯ膜６０４上にソース・ドレイン電極６０８,６１０をスパッタにより成膜した。ソース・ドレイン電極成膜はメタルマスクを用いたパターン成膜にて作製した。Ｔｉを１０ｎｍ成膜後、Ａｕを４０ｎｍ成膜したものをソース・ドレイン電極６０８,６１０とした。ソース・ドレイン電極サイズは各々１ｍｍ角とし、電極間距離は０．２ｍｍとした。
（実施例ＴＦＴ２）
ＳＧＺＯ膜を実施例３の成膜条件にて成膜した以外は実施例ＴＦＴ１と同様にしてTFTを作製した。
（実施例ＴＦＴ３）
ＳＧＺＯ膜を実施例４の成膜条件にて成膜した以外は実施例ＴＦＴ１と同様にしてTFTを作製した。
上記で得られた各簡易型ＴＦＴ６００について、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用い、トランジスタ特性(Ｖｇ−Ｉｄ特性)及び移動度μの測定を行った。Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）を５Ｖに固定し、ゲート電圧（Ｖｇ）を−１５Ｖ〜＋４０Ｖの範囲内で変化させ、各ゲート電圧（Ｖｇ）におけるドレイン電流（Ｉｄ）を測定することにより行った。
図１８は、実施例ＴＦＴ１のＶｇ−Ｉｄ特性を示す図である。図１９は、実施例ＴＦＴ２のＶｇ−Ｉｄ特性を示す図である。図２０は、実施例ＴＦＴ３のＶｇ−Ｉｄ特性を示す図である。
Ｏｆｆ電流は全て１０−１０Ａ以下であり、且つＯｎ／Ｏｆｆ比は〜１０７の値が得られ、ノーマリ・オフ型で駆動し、低温形成で且つアモルファスシリコンに比べて十分高い移動度を有する良好なトランジスタ特性を示した。
＜検証実験５：ＳＧＺＯ−ＴＦＴとＩＧＺＯ−ＴＦＴとの比較＞
次に、ＳＧＺＯ−ＴＦＴとＩＧＺＯ−ＴＦＴとの比較について検証した。
（比較ＴＦＴ１）
活性層としてのＩＧＺＯ膜を比較例３の成膜条件にて成膜した以外は実施例ＴＦＴ１と同様にして比較ＴＦＴ１を作製した。
そして、実施例ＴＦＴ１のＳＧＺＯ−ＴＦＴと比較ＴＦＴ１のＩＧＺＯ−ＴＦＴのＶｇ−Ｉｄ特性を比較した。その結果、実施例ＴＦＴ１のＳＧＺＯ−ＴＦＴはポストアニール前後で閾値シフトが１Ｖ以下であるのに対して、比較ＴＦＴ１のＩＧＺＯ−ＴＦＴでは１０Ｖ程度の閾値シフトがあることを確認した。
１０、１０ａ、１０ｂ、２０、３０、４０、５０ ＴＦＴ（電界効果型トランジスタ）
１２ 基板
１４ 活性層
１００ 液晶表示装置（表示装置）
２００ 有機ＥＬ表示装置（表示装置）
３００ Ｘ線センサ（センサ）
６０２ 基板
６００ 簡易型ＴＦＴ（薄膜トランジスタ）
６０６ ＳＧＺＯ膜（活性層）

Claims (8)

  1. Ｓｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素としており、前記構成元素の組成比をＳｎ:Ｇａ:Ｚｎ＝ａ:ｂ:ｃとした場合、前記組成比が、ａ＋ｂ＝２、且つ１≦ａ≦２、且つ１≦ｃ≦１１／２、且つｃ≧−７ｂ／４＋１１／４を満たす酸化物半導体薄膜を基板上に成膜する成膜工程と、
    前記成膜工程後、酸化性雰囲気中で１００℃以上３００℃未満の熱処理を施して、昇温脱離ガス分析により水分子として観測される脱離ガスが２．８×１０ ２０ 個／ｃｍ ３ 以下の酸化物半導体薄膜を得る熱処理工程と、
    を有する酸化物半導体薄膜の製造方法。
  2. 前記基板は、樹脂基板であり、
    前記熱処理工程では、前記熱処理の温度を１００℃以上２００℃以下とする、
    請求項１に記載の酸化物半導体薄膜の製造方法。
  3. 前記熱処理工程では、前記酸化物半導体薄膜の周囲の相対湿度を５０％以下とする、
    請求項１又は請求項２に記載の酸化物半導体薄膜の製造方法。
  4. 前記成膜工程では、前記酸化物半導体薄膜を、スパッタリングによって成膜する、
    請求項１〜請求項３の何れか１項に記載の酸化物半導体薄膜の製造方法。
  5. 前記成膜工程では、前記酸化物半導体薄膜を、非晶質となる温度領域で成膜する、
    請求項１〜請求項４の何れか１項に記載の酸化物半導体薄膜の製造方法。
  6. 請求項１〜請求項５の何れか１項に記載の酸化物半導体薄膜の製造方法により製造した酸化物半導体薄膜を活性層として有する、
    電界効果型トランジスタ。
  7. 請求項６に記載の電界効果型トランジスタを備えた表示装置。
  8. 請求項６に記載の電界効果型トランジスタを備えたセンサ。
JP2011055560A 2011-03-14 2011-03-14 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ Active JP5657434B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011055560A JP5657434B2 (ja) 2011-03-14 2011-03-14 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
PCT/JP2012/052783 WO2012124408A1 (ja) 2011-03-14 2012-02-07 酸化物半導体薄膜の製造方法
KR1020137016844A KR101578590B1 (ko) 2011-03-14 2012-02-07 산화물 반도체 박막의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011055560A JP5657434B2 (ja) 2011-03-14 2011-03-14 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ

Publications (2)

Publication Number Publication Date
JP2012191132A JP2012191132A (ja) 2012-10-04
JP5657434B2 true JP5657434B2 (ja) 2015-01-21

Family

ID=46830486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011055560A Active JP5657434B2 (ja) 2011-03-14 2011-03-14 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ

Country Status (3)

Country Link
JP (1) JP5657434B2 (ja)
KR (1) KR101578590B1 (ja)
WO (1) WO2012124408A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200088330A (ko) * 2017-11-28 2020-07-22 에이지씨 가부시키가이샤 박막 트랜지스터
KR20220002309A (ko) * 2019-04-25 2022-01-06 에이지씨 가부시키가이샤 나노 입자의 집합체, 나노 입자의 분산액, 잉크, 박막, 유기 발광 다이오드, 및 나노 입자의 집합체의 제조 방법
CN114930537A (zh) * 2020-02-12 2022-08-19 索尼集团公司 成像元件、层叠型成像元件、固态成像装置和无机氧化物半导体材料

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US8193045B2 (en) * 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP5269501B2 (ja) * 2008-07-08 2013-08-21 出光興産株式会社 酸化物焼結体及びそれからなるスパッタリングターゲット
JPWO2010018707A1 (ja) * 2008-08-11 2012-01-26 出光興産株式会社 酸化ガリウム−酸化スズ系酸化物焼結体及び酸化物膜
WO2011001879A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2012124408A1 (ja) 2012-09-20
JP2012191132A (ja) 2012-10-04
KR101578590B1 (ko) 2015-12-17
KR20130140809A (ko) 2013-12-24

Similar Documents

Publication Publication Date Title
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
TWI580048B (zh) 場效電晶體的製造方法
JP5701539B2 (ja) 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
KR101891828B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5679417B2 (ja) 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
TW201207953A (en) Method for producing field-effect transistor, method for producing display device, method for producing X-ray imaging device, and method for producing optical sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141126

R150 Certificate of patent or registration of utility model

Ref document number: 5657434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250