JP5647860B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5647860B2
JP5647860B2 JP2010242126A JP2010242126A JP5647860B2 JP 5647860 B2 JP5647860 B2 JP 5647860B2 JP 2010242126 A JP2010242126 A JP 2010242126A JP 2010242126 A JP2010242126 A JP 2010242126A JP 5647860 B2 JP5647860 B2 JP 5647860B2
Authority
JP
Japan
Prior art keywords
film
gate insulating
insulating film
active layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010242126A
Other languages
English (en)
Other versions
JP2012094757A (ja
JP2012094757A5 (ja
Inventor
文彦 望月
文彦 望月
真宏 高田
真宏 高田
雅司 小野
雅司 小野
田中　淳
淳 田中
鈴木　真之
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010242126A priority Critical patent/JP5647860B2/ja
Priority to KR1020167014266A priority patent/KR20160075763A/ko
Priority to PCT/JP2011/074289 priority patent/WO2012057020A1/ja
Priority to KR1020137010637A priority patent/KR20130139950A/ko
Publication of JP2012094757A publication Critical patent/JP2012094757A/ja
Publication of JP2012094757A5 publication Critical patent/JP2012094757A5/ja
Priority to US13/871,305 priority patent/US20130234135A1/en
Application granted granted Critical
Publication of JP5647860B2 publication Critical patent/JP5647860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Description

本発明は、アモルファス酸化物半導体を活性層に用いた薄膜トランジスタおよびその製造方法に関し、特に、水分に起因するＴＦＴ特性の変化を抑制した、薄膜トランジスタおよびその製造方法に関する。
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）として幅広い分野で用いられている。
電界効果型トランジスタの半導体チャネル層（活性層）としては、シリコン半導体やその化合物が多く用いられており、高速動作が必要な高周波増幅素子、集積回路等には単結晶シリコン、低速動作で十分であるが、ディスプレイ用途等大面積化への対応が要求される液晶駆動装置用にはアモルファスシリコンが用いられている。
ディスプレイ分野では、近年、軽量かつ曲げられるフレキシブルディスプレイが注目を浴びている。かかるフレキシブルデバイスには、可撓性の高い樹脂基板が主に用いられるが、樹脂基板は、その耐熱温度が通常１５０〜２００℃、耐熱性の高いポリイミド系樹脂でも３００℃程度とガラス基板等の無機基板に比して低い。
アモルファスシリコンは、その製造工程において３００℃を超える高温の加熱処理が通常必要とされていることから、耐熱性の低い、現在のディスプレイにおけるフレキシブル基板等の支持基板には用いることが難しい。
一方、室温にて成膜可能であり、かつアモルファスでも半導体としての性能を出すことが可能なＩｎ−Ｇａ−Ｚｎ−Ｏ系（以下、単にＩＧＺＯという）の酸化物半導体が東工大細野らにより発見され、次世代ディスプレイ用のＴＦＴ材料として有望視されている（非特許文献１、２）。ＩＧＺＯの酸化物半導体膜は、室温成膜が可能、かつＴＦＴとしても動作するため注目を浴びているものの、特に電気特性安定性や大面積で均一に特性を制御することは容易ではない。
しかしながら、ＩＧＺＯの酸化物半導体を活性層に用いた場合、この活性層は、水分や酸素等の影響によって変動しやすく、結果としてＴＦＴ動作が不安定になる場合がある。このようなことから、ＩＧＺＯの酸化物半導体を活性層に用いたＴＦＴにおいて、水分や酸素等の影響を抑制したＴＦＴが種々提案されている（例えば、特許文献１〜３参照）。
特許文献１には、ＩＧＺＯへの外部から水分影響を排除するために、保護膜を設けることが記載されている。これは、ＩＧＺＯ膜は内部および外部に限らず、水分量に電気特性が影響することを意味している。特許文献１には、素子構成として、ボトムゲート型ＴＦＴが開示されており、このＴＦＴに用いられるゲート絶縁膜は、酸化シリコン、酸化窒化シリコン、窒化シリコン膜、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムまたは酸化タンタルの単層または積層で構成することができ、スパッタ法で形成することが記載されている（［００４２］参照）。
また、特許文献１には、絶縁膜またはゲート絶縁膜を緻密な膜で形成することにより、基板側から酸化物半導体層に水分や酸素が侵入することを防止できることが記載されている（［００４３］参照）。
特許文献１の目的は、ゲート絶縁膜としての機能と外部からの水分／酸素、Ｎａ等の混入の防止である。しかしながら、例えば、ＳｉＯ２をゲート絶縁膜として、スパッタ法で形成した場合、ＳｉＯ２内に水分が混入してしまう。特許文献１には、２００〜６００℃、代表的には３００〜５００℃で熱処理することが記載されており（［０１５２］参照）、この温度であれば、ＳｉＯ２内の水分も十分に除去することは可能で有る。しかしながら、ＰＥＮ、ＰＥＳ等のフレキシブル基板の場合には、最高温度が約２００℃の熱プロセスに耐えることができないため、ＳｉＯ２内の水分の影響を排除することは困難であり、ゲート絶縁膜内に存在する水分量を減少させる必要がある。
また、特許文献２には、保護層が、活性層の少なくともソース電極とドレイン電極との電極間に対応する領域を覆うように配置され、バンドギャップが活性層より大きい電界効果型トランジスタが記載されている。この特許文献２には、電界効果型トランジスタにおいて、保護層を設けると共に保護層のバンドギャップを活性層より大きくすることにより、活性層への水分や酸素の影響が抑制されると共に閾値シフトが改善されることが記載されている。
さらに、特許文献３には、活性層がＩｎ、Ｇａ、Ｚｎの内、少なくとも１つを含む酸化物からなり、この活性層は昇温脱離分析により水分子として観測される脱離ガスが１．４個／ｎｍ３以下である絶縁ゲート型トランジスタが記載されている。
特許文献３においては、活性層に水分を含有することで、ヒステリシスを示さず、しきい値電圧が安定し、かつ、再現性の良好なＴＦＴ特性を有する酸化物半導体薄膜を実現することができることが記載されており、成膜後に水分を含有させる方法として、例えば、水蒸気中でのアニールや、Ｈ２Ｏの打ち込み等であることが記載されている。
特開２０１０−１３３５７７０号公報 特開２０１０−１８６８６０号公報 特開２００８−２８３０４６号公報
Ｋ．Ｎｏｍｕｒａｅｔａｌ，Ｓｃｉｅｎｃｅ，３００（２００３）１２６９． Ｋ．Ｎｏｍｕｒａｅｔａｌ，Ｎａｔｕｒｅ，４３２（２００４）４８８
上述のように、ＩＧＺＯの酸化物半導体を活性層に用いた場合、この活性層は、水分や酸素等の影響によって変動しやすいものである。例えば、活性層に、ゲート絶縁膜または絶縁層からの水分の影響があった場合には、当然ながら、ＩＧＺＯ膜からなる活性層の電気特性に影響を与える懸念があり、ＩＧＺＯ膜からなる活性層に接するゲート絶縁膜、絶縁層内からの影響を排除する必要がある。
しかしながら、特許文献１には、絶縁膜またはゲート絶縁膜を緻密な膜で形成することにより、基板側から酸化物半導体層に水分や酸素が侵入することを防止できることが記載されているものの、絶縁膜またはゲート絶縁膜から酸化物半導体層への水分や酸素等の不純物の混入については何ら考慮されていない。
また、特許文献２においても、保護層のバンドギャップを活性層より大きくすることにより、活性層への水分や酸素の影響が抑制されることが記載されているものの、ゲート絶縁膜から活性層に水分や酸素等が取り込まれることについて何ら考慮されていない。
さらに、特許文献３においても、ヒステリシスを示さず、しきい値電圧が安定し、かつ、再現性の良好なＴＦＴ特性を実現するために酸化物半導体薄膜の水分の含有量を１．４個／ｎｍ３以下に規定するものの、絶縁層から活性層に水分や酸素等が取り込まれることについて何ら考慮されていない。
このように、特許文献１〜３のいずれにおいても、ＩＧＺＯ膜からなる活性層に接するゲート絶縁膜、絶縁層内からの水分や酸素等の影響を排除することについて何ら考慮されていない。
本発明の目的は、前記従来技術に基づく問題点を解消し、特に、水分に起因するＴＦＴ特性の変化を抑制した薄膜トランジスタおよびその製造方法を提供することにある。
上記目的を達成するために、本発明の第１の態様は、基板上に、少なくともゲート電極、ゲート絶縁膜、活性層、ソース電極、およびドレイン電極が設けられ、前記活性層上に前記ソース電極および前記ドレイン電極が形成された薄膜トランジスタの製造方法であって、前記活性層は、アモルファス酸化物半導体により構成されるものであり、前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を熱処理する工程とを有し、前記ゲート絶縁膜内に存在する第１の水分量を前記活性層に存在する第２の水分量よりも少なくすることを特徴とする薄膜トランジスタの製造方法を提供するものである。
この場合、前記ゲート絶縁膜形成後に熱処理する工程の後、前記ゲート絶縁膜上に、前記活性層を形成する工程を有することが好ましい。
また、前記ゲート絶縁膜形成する工程の前に、前記基板上に前記活性層を形成し、前記ソース電極および前記ドレイン電極を前記活性層の一部を覆うように前記基板上に形成する工程を有することが好ましい。
また、前記ゲート絶縁膜形成後に熱処理する工程の後、前記ゲート絶縁膜上に、前記ゲート電極を形成する工程を有することが好ましい。
前記各工程は、例えば、２００℃以下の温度でなされる。前記基板は、可撓性基板であることが好ましい。
前記アモルファス酸化物半導体は、例えば、Ｉｎ、ＧａおよびＺｎのうち、少なくとも１つを含むものである。
本発明の第２の態様は、基板上に、少なくともゲート電極、ゲート絶縁膜、活性層、ソース電極、およびドレイン電極が設けられ、前記活性層上に前記ソース電極および前記ドレイン電極が形成された薄膜トランジスタであって、前記活性層は、アモルファス酸化物半導体により構成されており、前記ゲート絶縁膜内に存在する第１の水分量が、前記活性層に存在する第２の水分量よりも少ないことを特徴とする薄膜トランジスタを提供するものである。
前記アモルファス酸化物半導体は、Ｉｎ、ＧａおよびＺｎのうち、少なくとも１つを含むものであることが好ましい。
また、前記ゲート絶縁膜は、ＳｉＯ ２ 膜、ＳｉＮ膜、ＳｉＯＮ膜、Ａｌ ２ Ｏ ３ 膜、ＨｆＯ ２ 膜およびＧａ ２ Ｏ ３ 膜のうち、いずれかの単層からなるか、またはこれらを積層してなるものであることが好ましい。
さらに、前記基板は、可撓性基板であることが好ましい。
さらにまた、前記ゲート絶縁膜は、温度２００℃までに放出される水分量が１．５３×１０ ２０ 個／ｃｍ ３ 以下であることが好ましい。
また、前記基板は、樹脂フィルムで構成されるものであり、かつ前記樹脂フィルムに更に平坦化膜、または平坦化膜および無機保護膜が形成されたものであることが好ましい。
本発明によれば、アモルファス酸化物半導体により構成された活性層の水分に起因するＴＦＴ特性の変化を抑制することができ、これにより、活性層の電気特性制御及び安定性を向上させることできる。このため、薄膜トランジスタのＴＦＴ特性制御の安定性が向上し、更にはＴＦＴ特性を安定させることができる。
（ａ）は、本発明の第１の実施形態に係る薄膜トランジスタを示す模式的断面図であり、（ｂ）は、本発明の第１の実施形態に係る薄膜トランジスタの他の例を示す模式的断面図である。 （ａ）〜（ｇ）は、図１（ａ）に示す薄膜トランジスタの製造方法を工程順に示す模式的断面図である。 本発明の第２の実施形態に係る薄膜トランジスタを示す模式的断面図である。 （ａ）〜（ｇ）は、図３に示す薄膜トランジスタの製造方法を工程順に示す模式的断面図である。 電気特性の把握とＨ２Ｏデガス量の算出に用いられる第１のサンプルを示す模式的断面図である。 第１のサンプルにおけるアニール温度とシート抵抗との関係を示すグラフである。 第１のサンプルにおけるＩＧＺＯ膜の表面温度とデガス強度との関係を示すグラフである。 第１のサンプルにおけるＩＧＺＯ膜の表面温度とＨ２Ｏ量との関係を示すグラフである。 電気特性の把握とＨ２Ｏデガス量の算出に用いられる第２のサンプルを示す模式的断面図である。 第２のサンプルにおけるアニール温度とシート抵抗との関係と、第１のサンプルにおけるアニール温度とシート抵抗との関係を示すグラフである。 第２のサンプルにおけるＳｉＯ２膜の表面温度とデガス強度との関係を示すグラフである。 第２のサンプルにおけるＳｉＯ２膜の表面温度とデガス強度との関係と、第２のサンプルのＳｉＯ２膜の製造条件を変えて作製したもののＳｉＯ２膜の表面温度とデガス強度との関係を示すグラフである。 第２のサンプルにおけるＳｉＯ２膜と、第２のサンプルで製造条件を変えて作製したＳｉＯ２膜とのＯＨ基のピーク波長付近の赤外吸収スペクトルを示すグラフである。 第２のサンプルのＳｉＯ２膜の製造条件を変えて作製したものにおけるアニール温度とシート抵抗との関係と、第１のサンプルにおけるアニール温度とシート抵抗との関係を示すグラフである。 ゲート絶縁膜がＳｉＮ膜と、ゲート絶縁膜がＧａ２Ｏ３膜とのアニール温度とシート抵抗との関係と、第１のサンプルにおけるアニール温度とシート抵抗との関係を示すグラフである。 各種の膜におけるＨ２Ｏ量を示すグラフである。 （ａ）〜（ｅ）は、実験例２〜実験例５のトランジスタの製造方法を工程順に示す模式的断面図である。 （ａ）、（ｂ）は、実験例１のトランジスタの製造方法を工程順に示す模式的断面図である。 （ａ）〜（ｆ）は、実験例１〜６のトランジスタのＶｇ−Ｉｇ特性を示すグラフである。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の薄膜トランジスタおよびその製造方法を詳細に説明する。
図１（ａ）は、本発明の第１の実施形態に係る薄膜トランジスタを示す模式的断面図であり、（ｂ）は、本発明の第１の実施形態に係る薄膜トランジスタの他の例を示す模式的断面図である。
図１（ａ）に示す薄膜トランジスタ（以下、単に、トランジスタという）１０は、電界効果型トランジスタの一種であり、一般的にボトムゲート型トランジスタと呼ばれるものである。
図１（ａ）に示すトランジスタ１０は、基板１２と、基板１２上に設けられた平坦化膜１４と、この平坦化膜１４上に設けられた無機表面保護膜１６と、ゲート電極１８と、ゲート絶縁膜２０と、チャネル層として機能する活性層２２と、チャネル保護層として機能するキャップ層２４と、ソース電極２６と、ドレイン電極２８と、絶縁膜３０と、ドレイン電極２８に接続される電極３２とを有するものである。このトランジスタ１０は、ゲート電極１８に電圧を印加して、活性層２２のチャネル領域（図示せず）に流れる電流を制御し、ソース電極２６とドレイン電極２８間の電流をスイッチングする機能を有するアクティブ素子である。
トランジスタ１０においては、基板１２上の無機表面保護膜１６の表面１６ａにゲート電極１８が形成されており、このゲート電極１８を覆うようにして無機表面保護膜１６の表面１６ａにゲート絶縁膜２０が形成されている。このゲート絶縁膜２０の表面２０ａに活性層２２が形成されている。この活性層２２の表面２２ａに、活性層２２のチャネル領域を覆うキャップ層２４が設けられている。活性層２２の表面２２ａにキャップ層２４を介在させてソース電極２６およびドレイン電極２８が形成されている。
活性層２２の表面２２ａの一部を覆うようにしてゲート絶縁膜２０の表面２０ａにソース電極２６が形成されている。また、このソース電極２６と対をなすドレイン電極２８が、活性層２２の表面２２ａおよびキャップ層２４の表面２４ａの一部を覆うようにしてゲート絶縁膜２０の表面２０ａに、ソース電極２６と対向して形成されている。すなわち、ソース電極２６およびドレイン電極２８は、キャップ層２４の表面２４ａの上方をあけて、活性層２２の表面２２ａおよびキャップ層２４の表面２４ａの一部を覆うようにして形成されている。ソース電極２６、キャップ層２４およびドレイン電極２８を覆うようにして絶縁膜３０が形成されている。
この絶縁膜３０には、ドレイン電極２８に達するコンタクトホール３０ａが形成されている。このコンタクトホール３０ａを埋めるようにして電極３２が絶縁膜３０の表面３０ｂに形成されている。
トランジスタ１０において、基板１２は、特に限定されるものではなく、Ｓｉ基板、ガラス基板、各種フレキシブル基板等、用途に応じて適宜選択すればよい。
トランジスタ１０の製造方法は、各工程が、好ましくは２００℃以下の低温プロセスにより実施されるため、耐熱性が低い樹脂基板も好適に用いることができる。
基板１２には、例えば、ガラスおよびＹＳＺ（ジルコニア安定化イットリウム）等の無機材料を用いることができる。また、基板１２には、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルフォン（ＰＥＳ）、ポリアリレート、アリルジグリコールカーボネート、ポリイミド（ＰＩ）、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等、液晶ポリマ（ＬＣＰ）の有機材料も用いることができる。
基板１２に、ガラスを用いる場合、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。なお、基板１２に、ソーダライムガラスを用いる場合には、シリカ等のバリアコートを施したものを使用することが好ましい。
また、基板１２に、有機材料を用いた場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等が優れていることが好ましい。
基板１２には、可撓性基板（フレキシブル基板）を用いることもできる。この可撓性基板は、厚さを５０μｍ〜５００μｍとすることが好ましい。これは、可撓性基板の厚さが５０μｍ未満では、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚さが５００μｍを超えると、基板自体の可撓性が乏しくなり、基板自体を自由に曲げることが困難になるためである。
基板１２には、可撓性基板として、以下に示す材料および構成の有機系基板および金属系基板を用いることができる。
可撓性基板としては、例えば、ポリビニルアルコール系樹脂，ポリカーボネート誘導体（帝人（株）：ＷＲＦ），セルロース誘導体（セルローストリアセテート，セルロースジアセテート），ポリオレフィン系樹脂（日本ゼオン（株）：ゼオノア、ゼオネックス），ポリサルホン系樹脂（ポリエーテルサルホン，ポリサルホン），ノルボルネン系樹脂（ＪＳＲ（株）：アートン），ポリエステル系樹脂（ＰＥＴ，ＰＥＮ，架橋フマル酸ジエステル）ポリイミド系樹脂，ポリアミド系樹脂，ポリアミドイミド系樹脂，ポリアリレート系樹脂，アクリル系樹脂，エポキシ系樹脂，エピスルフィド系樹脂，フッ素系樹脂，シリコーン系樹脂フィルム，ポリベンズアゾ−ル系樹脂，シアネート系樹脂，芳香族エーテル系樹脂（ポリエーテルケトン），マレイミド−オレフィン系樹脂等の樹脂基板、液晶ポリマー基板、また、これら樹脂基板中に酸化ケイ素粒子，金属ナノ粒子，無機酸化物ナノ粒子，無機窒化物ナノ粒子，金属系・無機系のナノファイバー又はマイクロファイバー，カーボン繊維，カーボンナノチューブ，ガラスフェレーク，ガラスファイバー，ガラスビーズ，粘土鉱物、雲母派生結晶構造を含んだ複合樹脂基板、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＯｘＮｙ等の無機層と有機層（上記）を交互に積層することで少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板、またはステンレスと異種金属を積層した金属多層基板、アルミニウム基板、更には表面に酸化処理として、例えば、陽極酸化処理を施すことで、表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板等を挙げることができる。
基板１２にプラスチックフィルム等を用いた場合、電気絶縁性が不十分であれば、絶縁層を形成して用いられる。
平坦化膜１４は、基板１２の平坦性を向上させるためのものである。この平坦化膜１４の形成には、例えば、樹脂が用いられる。
無機表面保護膜１６は、基板１２から水蒸気および酸素の透過を防止するために設けられるものであり、透湿防止層（ガスバリア層）として機能するものである。
無機表面保護膜１６の透湿防止層（ガスバリア層）の材料としては、ＳｉＮｘ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３等の無機物が好適に用いられる。さらには、透湿防止層（ガスバリア層）としては、上記無機物の膜とアクリル樹脂やエポキシ樹脂等の有機膜との交互積層の構造としてもよい。透湿防止層（ガスバリア層）は、例えば、ＲＦスパッタ法等により形成することができる。
ゲート電極１８は、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属もしくはそれらの合金、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の金属酸化物導電物質、ポリアニリン、ポリチオフェン、ポリピロ−ル等の有機導電性化合物、またはこれらの混合物を用いて形成される。ゲート電極１８としては、ＴＦＴ特性の信頼性という観点から、Ｍｏ、Ｍｏ合金またはＣｒを用いることが好ましい。このゲート電極１８の厚さは、例えば、１０ｎｍ〜１０００ｎｍである。ゲート電極１８の厚さは、より好ましくは、２０ｎｍ〜５００ｎｍであり、さらに好ましくは４０ｎｍ〜１００ｎｍである。
ゲート電極１８の形成方法は、特に限定されるものではない。ゲート電極１８は、例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタ法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等を用いて形成される。これらの中から、ゲート電極１８を構成する材料との適性を考慮して適宜形成方法が選択される。例えば、ＭｏまたはＭｏ合金を用いてゲート電極１８を形成する場合、ＤＣスパッタ法が用いられる。また、ゲート電極１８に、有機導電性化合物を用いる場合、湿式製膜法が利用される。
ゲート絶縁膜２０は、例えば、ＳｉＯ２膜、ＳｉＮｘ膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、もしくはＨｆＯ２膜、Ｇａ２Ｏ３膜等を単体またはこれらを積層してなるものである。
ゲート絶縁膜２０の厚さは、１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜２０は、リーク電流を減らすため、電圧耐性を上げるために、ある程度膜厚を厚くする必要がある。しかしながら、ゲート絶縁膜２０の膜厚を厚くすると、トランジスタ１０の駆動電圧の上昇を招く。このため、ゲート絶縁膜２０の厚さは、無機絶縁体の場合、５０ｎｍ〜１０００ｎｍであることがより好ましい。
なお、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜２０に用いた場合、膜厚を厚くしても、低電圧でのトランジスタの駆動が可能であるため、ゲート絶縁膜２０には、高誘電率絶縁体を用いることが特に好ましい。
ソース電極２６およびドレイン電極２８は、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属もしくはこれらの合金、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の金属酸化物導電物質を用いて形成される。なお、ＩＴＯについては、アモルファスＩＴＯでも、結晶化ＩＴＯでもよい。
ソース電極２６およびドレイン電極２８としては、ＴＦＴ特性の信頼性という観点から、ＭｏまたはＭｏ合金を用いることが好ましい。なお、ソース電極２６およびドレイン電極２８の厚さは、例えば、１０ｎｍ〜１０００ｎｍである。
ソース電極２６およびドレイン電極２８は、例えば、メタルマスクを用いてスパッタ法により形成される。
なお、ソース電極２６およびドレイン電極２８の形成方法は特に限定されるものではない。例えば、印刷方式、コ−ティング方式等の湿式方式、フォトリソグラフィー法、真空蒸着法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等を用いて形成される。
活性層２２は、チャネル層として機能するものであり、耐熱性が低いプラスチックフィルムに形成することができるアモルファス酸化物半導体により構成される。活性層２２を構成するアモルファス酸化物半導体は、Ｉｎ、ＧａおよびＺｎのうち、少なくとも１つ含むものである。
このアモルファス酸化物半導体としては、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、ＣｄＯ，Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＺＯ）、Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ（ＩＴＯ）、Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＧＺＯ）、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｏｘｉｄｅ（ＩＧＯ）、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＧＺＯ）が用いられる。
活性層２２を構成するアモルファス酸化物半導体としては、（Ｉｎ２−ｘＧａｘ）Ｏ３・（ＺｎＯ）ｍで表されるＩｎＧａＺｎＯ４（ＩＧＺＯ）等のホモロガス化合物が一例として挙げられる。ただし、０≦ｘ≦２、かつｍは自然数である。
なお、活性層２２は、その厚さが、１ｎｍ〜１００ｎｍであることが好ましく、より好ましくは２．５ｎｍ〜５０ｎｍである。
また、活性層２２は、後述するように内部に含まれる水分の量により、その電気特性が変わってしまう。このため、トランジスタ１０においては、ゲート絶縁膜２０内に存在する第１の水分の量が活性層２２に存在する第２の水分の量よりも少ない。
キャップ層２４は、活性層２２のチャネル領域を覆って、保護するものである。このキャップ層２４は、例えば、ＳｉＮｘ膜、ＳｉＯ２膜、またはＧａ酸化物膜により構成されるものである。このＧａ酸化物膜は、例えば、Ｇａ２Ｏ３である。
絶縁膜３０は、キャップ層２４、ソース電極２６およびドレイン電極２８を大気による劣化を保護する目的、トランジスタ上に作製される電子デバイスと絶縁する目的のために形成されるものである。
本実施形態の絶縁膜３０は、例えば、感光性アクリル樹脂が窒素雰囲気で加熱硬化処理されて形成されたものである。この感光性アクリル樹脂は、例えば、ＪＳＲ社製 ＰＣ４０５Ｇが用いられる。
絶縁膜３０は、上述の感光性アクリル樹脂以外に、例えば、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、またはＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、またはＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等を用いることもできる。
絶縁膜３０の形成方法は、特に限定されるものではない。絶縁膜３０は、例えば、真空蒸着法、スパッタ法、反応性スパッタ法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、ＣＶＤ法、コーティング法、印刷法、または転写法を適用できる。
電極３２は、ソース電極２６とドレイン電極２８との間に流れる電流を外部に取り出すためのものである。この電極３２は、例えば、ソース電極２６とドレイン電極２８と同様に構成されるものである。
なお、本実施形態のトランジスタ１０は、無機表面保護膜１６を設ける構成としたが、これに限定されるものではない。基板１２からの水分、酸素等を平坦化膜１４だけで、無機表面保護膜１６と同様に防ぐことができれば、図１（ｂ）に示すトランジスタ１０ａのように無機表面保護膜１６を設けなくてもよい。このように、無機表面保護膜１６を設けないことにより、製造工程を簡略化することができるため、好ましい。
次に、図１（ａ）に示すトランジスタ１０の製造方法について、図２（ａ）〜（ｇ）に基づいて説明する。
まず、図２（ａ）に示すように、基板１２として、例えば、ＰＥＮフィルムを用意する。次に、基板１２に対して、基板用洗浄剤、例えば、ＢＥＸ社製ＧＣ６８００Ｆ（登録商標）を用いて超音波洗浄を行なう。その後、例えば、１５０℃、３０分、リンス乾燥する。
次に、基板１２の表面に、例えば、ＪＳＲ社製、ＪＭ５３１を、スピンコータを用いて塗布し、その後、温度８０℃、３０分で乾燥させた後、更に強度１４０ｍＪのｉ線（波長３６５ｎｍ）を用いて露光する。そして、温度２００℃、１時間でベークする。これにより、図２（ｂ）に示すように、平坦化膜１４が形成される。
次に、平坦化膜１４上に、例えば、真空蒸着法を用いて、厚さが２００ｎｍのＳｉＯＮ膜を形成する。これにより、図２（ｃ）に示すように、無機保護膜１６が形成される。
次に、ゲート電極１８のパターン状に開口部が形成されたメタルマスク（図示せず）を無機保護膜１６の表面１６ａ上に配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、ゲート電極１８となるモリブデン膜を、無機保護膜１６の表面１６ａに、例えば、５０ｎｍの厚さに形成する。これにより、図２（ｄ）に示すように、ゲート電極１８が形成される。
次に、ゲート絶縁膜２０のパターン状に開口部が形成されたメタルマスク（図示せず）を、ゲート電極１８が形成された無機保護膜１６の表面１６ａ上に配置する。その後、ＲＦスパッタ法を用いて、メタルマスクの上方から、ゲート絶縁膜２０となるＳｉＮ膜を、ゲート電極１８を覆うようにして、無機保護膜１６の表面１６ａに、例えば、１００ｎｍの厚さに形成する。これにより、図２（ｅ）に示すように、ゲート絶縁膜２０が形成される。
次に、ゲート絶縁膜２０に対して、例えば、温度２００℃以下で、アニール処理を行う。これにより、ゲート絶縁膜２０内に存在する第１の水分量を減らすことができる。ゲート絶縁膜２０においては、温度２００℃までに放出される水分量が１．５３×１０２０個／ｃｍ３以下であることが好ましい。本発明においては、温度２００℃までに放出される水分量で、ゲート絶縁膜２０の水分量を規定することができる。ゲート絶縁膜２０の第１の水分量がこの程度であれば、活性層２２に与える水分の影響を小さくすることができ、ＴＦＴ特性の変化を抑制することができる。
次に、活性層２２のパターン状に開口部が形成されたメタルマスク（図示せず）を、ゲート絶縁膜２０の表面２０ａ上に配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、活性層２２となるＩＧＺＯ膜（アモルファス酸化物半導体膜）を、例えば、５０ｎｍの厚さに形成する。これにより、図２（ｆ）に示すように、活性層２２が形成される。このＩＧＺＯ膜の組成は、例えば、ＩｎＧａＺｎＯ４である。
なお、ＤＣスパッタは、例えば、ターゲットにＩｎＧａＺｎＯ４の組成を有する多結晶焼結体を用い、スパッタガスにＡｒガスとＯ２ガスを用いて行う。
次に、ソース電極２６およびドレイン電極２８のパターン状に開口部が形成されたメタルマスク（図示せず）を、活性層２２が形成されたゲート絶縁膜２０の表面２０ａ上に配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、ソース電極２６およびドレイン電極２８となるＭｏ膜を、ゲート絶縁膜２０の表面２０ａに、ゲート電極１８の上方をあけて形成する。これにより、図２（ｇ）に示すように、ソース電極２６およびドレイン電極２８が形成される。
次に、ソース電極２６とドレイン電極２８との間で露出している活性層２２の表面２２ａに、活性層２２のチャネル領域を覆うようにして、キャップ層２４を形成する。この場合、例えば、キャップ層２４のパターンに開口部が形成されたメタルマスク（図示せず）を用いて、キャップ層２４となるＧａ酸化物膜を、例えば、４０ｎｍの厚さに、ＲＦスパッタ法により成膜する。これにより、図１（ａ）に示すように、キャップ層２４が形成される。
なお、ＲＦスパッタは、ターゲットに酸化ガリウム（Ｇａ２Ｏ３）を用い、スパッタガスにＡｒガスとＯ２ガスを用いて行う。
次に、キャップ層２４、ソース電極２６およびドレイン電極２８を覆うように、例えば、感光性アクリル樹脂として、ＪＳＲ社製ＰＣ−４０５Ｇを、１．５μｍの厚さにスピンコータを用いて塗布し、その後、プリベークを行う。
そして、フォトリソグラフィー法を用いて、アクリル樹脂膜をパターン形成する。次に、例えば、温度１８０℃で、ポストベークを１時間行う。これにより、絶縁膜３０が形成される。
なお、アクリル樹脂膜をパターン形成する際に、ドレイン電極２８に達するコンタクトホール３０ａを形成することが好ましい。これにより、製造工程を簡素化することができる。
次に、コンタクトホール３０ａを埋めるように、電極３２となる導電膜として、例えば、Ｍｏ膜を絶縁膜３０の表面３０ｂに形成する。その後、例えば、フォトリソグラフィー法を用いて、電極３２をパターン形成する。以上のようにして、図１（ａ）に示すトランジスタ１０を形成することができる。
本実施形態においては、基板１２は、上述のように、ＰＥＮ等のプラスチックシートに限定されるものではない。基板に、例えば、合成石英（商品名Ｔ−４０４０）を用いることもできる。この場合、合成石英は、平坦性、および絶縁性が優れているため、平坦化膜１４および無機保護膜１６が不要である。このように、基板に、合成石英基板を用いることにより、平坦化膜１４および無機保護膜１６をより簡素化することができる。
本実施形態においては、ゲート絶縁膜２０内に存在する第１の水分の量が活性層２２に存在する第２の水分の量よりも少なくすることにより、活性層２２に対する水分の影響を小さくすることができ、活性層２２の電気特性制御および電気特性の安定性が向上する。これにより、特に、水分に起因するトランジスタのＴＦＴ特性制御の安定性が向上し、トランジスタ１０のＴＦＴ特性を安定させることができる。
次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２の実施形態に係る薄膜トランジスタを示す模式的断面図である。
なお、本実施形態においては、図１（ａ）および（ｂ）に示す第１の実施形態のトランジスタ１０と同一構成物には同一符号を付して、その詳細な説明は省略する。
図３に示す本実施形態のトランジスタ１０ｂは、一般的に、トップゲート型と呼ばれるものである。このトランジスタ１０ｂは、図１（ａ）に示すトランジスタ１０に比して、ゲート電極１８の配置位置とキャップ層２４がない点、活性層２２ならびにソース電極２６およびドレイン電極２８の配置位置とが上下で逆になっており、かつこれらの活性層２２ならびにソース電極２６およびドレイン電極２８がゲート絶縁膜２０で覆われている点が異なり、それ以外の構成は図１に示すトランジスタ１０と同様の構成である。
図３に示すトランジスタ１０ｂにおいて、ゲート絶縁膜２０に含まれる第１の水分の量および無機保護膜１６に含まれる第３の水分の量は、活性層２２に含まれる第２の水分の量よりも少ない。これにより、第１の実施形態のトランジスタ１０と同様に、活性層２２の電気特性制御の安定性および電気特性の安定性が向上する。このため、トランジスタ１０ｂのＴＦＴ特性制御の安定性が向上し、更にはＴＦＴ特性が安定する。
次に、本実施形態のトランジスタ１０ｂの製造方法について説明する。
図４（ａ）〜（ｆ）は、図３に示すトランジスタ１０ｂの製造方法を工程順に示す模式的断面図である。
なお、本実施形態においては、図４（ａ）〜（ｃ）の工程は、上述の第１の実施形態の図２（ａ）〜（ｃ）と同一の工程であるため、その詳細な説明は省略する。このため、図４（ｄ）の工程から説明する。
先ず、無機保護膜１６に対して、例えば、温度２００℃以下で、アニール処理を行う。これにより、無機保護膜１６内に存在する第３の水分量を減らすことができる。この無機保護膜１６においても、ゲート絶縁膜２０と同様に、温度２００℃までに放出される水分量が１．５３×１０２０個／ｃｍ３以下であることが好ましい。この程度であれば、活性層２２に与える水分の影響を小さくすることができ、ＴＦＴ特性の変化を抑制することができる。
次に、活性層２２のパターン状に開口部が形成されたメタルマスク（図示せず）を、無機保護膜１６の表面１６ａ上に配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、活性層２２となるＩＧＺＯ膜を、例えば、５０ｎｍの厚さに形成する。これにより、図４（ｄ）に示すように、無機保護膜１６の表面１６ａに活性層２２が形成される。このＩＧＺＯ膜の組成は、例えば、ＩｎＧａＺｎＯ４である。
次に、ソース電極２６およびドレイン電極２８のパターン状に開口部が形成されたメタルマスク（図示せず）を、活性層２２が形成された無機保護膜１６の表面１６ａ上に配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、ソース電極２６およびドレイン電極２８となるＭｏ膜を、５０ｎｍの厚さに無機保護膜１６の表面１６ａに、活性層２２の上方をあけて形成する。これにより、図４（ｅ）に示すように、ソース電極２６およびドレイン電極２８が形成される。
次に、ゲート絶縁膜２０のパターン状に開口部が形成されたメタルマスク（図示せず）を、活性層２２ならびにソース電極２６およびドレイン電極２８が形成された無機保護膜１６の表面１６ａ上に配置する。その後、ＲＦスパッタ法を用いて、メタルマスクの上方から、例えば、ゲート絶縁膜２０となるＳｉＮ膜を、活性層２２ならびにソース電極２６およびドレイン電極２８を覆うようにして、無機保護膜１６の表面１６ａに、例えば、１００ｎｍの厚さに形成する。これにより、図４（ｆ）に示すように、ゲート絶縁膜２０が形成される。
次に、ゲート絶縁膜２０に対して、例えば、温度２００℃以下で、アニール処理を行う。これにより、ゲート絶縁膜２０内に存在する第１の水分量を減らすことができ、活性層２２に与える水分の影響を小さくすることができ、ＴＦＴ特性の変化を抑制することができる。
次に、ゲート電極１８のパターン状に開口部が形成されたメタルマスク（図示せず）をゲート絶縁膜２０の表面２０ａ上に配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、ゲート電極１８となるモリブデン膜を、ゲート絶縁膜２０の表面２０ａに、例えば、５０ｎｍの厚さに形成する。これにより、図４（ｇ）に示すように、活性層２２の上方、かつチャネル領域に相当する位置にゲート電極１８が形成される。
次に、ゲート電極１８およびゲート絶縁膜２０を覆うように、例えば、感光性アクリル樹脂として、ＪＳＲ社製ＰＣ−４０５Ｇを、１．５μｍの厚さにスピンコータを用いて塗布し、その後、プリベークを行う。
そして、フォトリソグラフィー法を用いて、アクリル樹脂膜をパターン形成する。次に、例えば、温度１８０℃で、ポストベークを１時間行う。これにより、絶縁膜３０が形成される。
なお、アクリル樹脂膜をパターン形成する際に、ゲート絶縁膜２０を経てドレイン電極２８に達するコンタクトホール３０ａを形成することが好ましい。これにより、製造工程を簡素化することができる。
次に、コンタクトホール３０ａを埋めるように、電極３２となる導電膜として、例えば、Ｍｏ膜を絶縁膜３０の表面３０ｂに形成する。その後、例えば、フォトリソグラフィー法を用いて、電極３２をパターン形成する。以上のようにして、図３に示すトランジスタ１０ｂを形成することができる。
本発明は、基本的に以上のように構成されるものである。以上、本発明の薄膜トランジスタおよびその製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
以下、本発明において、ゲート絶縁膜内に存在する第１の水分の量が活性層に存在する第２の水分の量よりも少なくすることによる効果について詳細に説明する。
最初に、酸化物半導体層ＩＧＺＯの単膜の電気特性の把握と昇温脱離分析によるＨ２Ｏデガス量を算出した。
上記電気特性の把握とＨ２Ｏデガス量を算出には、図５に示すように、合成石英基板からなる成膜基板４０上に、厚さが約５０ｎｍのＩＧＺＯ膜４２が形成された試験基板５０を用いた。
ＩＧＺＯ膜４２の成膜手法は、ＤＣスパッタ法を用いた。スパッタ条件は、到達真空度を約３×１０−６Ｐａとし、ＤＣパワーを５０Ｗとし、Ａｒガスの流量を３０ＳＣＣＭとし、Ｏ２ガスの流量を０．３ＳＣＣＭとし、成膜圧力を０．４Ｐａとし、成膜時間を約１８分とした。また、成膜基板４０は加熱することなく室温（ＲＴ）とした。
なお、ターゲットには、ＩＧＺＯ（組成Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、豊島製作所製）を用いた。成膜したＩＧＺＯ膜４２の組成比はＩｎ：Ｇａ：Ｚｎ＝１：０．９：０．７であった。
成膜したＩＧＺＯ膜４２に、ＲＴ〜２００℃の温度範囲でアニール処理を施した後、ＩＧＺＯ膜４２の電気特性として、シート抵抗（Ω／□）を計測した。このシート抵抗は、三菱化学アナリテック社製ハイレスタＭＣＰ−ＨＴ４５０で計測した。
アニール処理は、ホットプレートで１０分温度を保持した後、室温まで降温させた。
図６に示す曲線β１はアニール温度とシート抵抗との関係を示しており、ＩＧＺＯ特性のアニールによるシート抵抗の変化を示している。アニール温度が１５０℃を超えてから低抵抗化が進んでいる。上述の成膜条件でＩＧＺＯ膜の成膜を行い、アニール処理を施すと図６のようになる。この図６に示すＩＧＺＯ特性を、先ず、ＩＧＺＯ単独の電気特性と定義する。
また、図５に示す成膜基板４０にＩＧＺＯ膜４２を上述の成膜条件で形成した後、ＩＧＺＯ膜４２について、昇温度脱離ガス分析（ＴＤＳ）を用いて、Ｈ２Ｏ（ｍ／ｚ１８）のデガス強度を計測した。その結果を図７のα３に示す。また、図８には、Ｈ２Ｏ積算量を示す。
昇温度脱離ガス分析には、電子科学社製ＥＭＤ−ＷＡ１０００Ａを用いた。また、ｍ／ｚ１７（図３のα１）とｍ／ｚ１６（図３のα２）はｍ／ｚ１８（図３のα３）からのフラグメントであり、ｍ／ｚ１８がＨ２Ｏであることを示している。これにより、６００℃までのＨ２Ｏ量は、約６×１０２０個／ｃｍ３で、また、ＲＴ（室温）〜２００℃までは１．４×１０２０個／ｃｍ３であり、ＩＧＺＯ膜の電気特性と高い相関がある。つまり、ＩＧＺＯ膜の電気特性はＨ２Ｏ量により変化することになる。
次に、図１（ａ）に示すボトムゲート型のトランジスタ１０のように、活性層２２がＩＧＺＯ膜であり、活性層２２直下にゲート絶縁膜２０があるものについて、ゲート絶縁膜からの水分の影響を確かめるため、図９に示す構成の試験基板５２を用いて電気特性とデガス分析を行った。
図９に示す試験基板５２は、成膜基板４０に合成石英基板を用いたものであり、この成膜基板４０上にゲート絶縁膜４４としてＳｉＯ２膜を形成し、更にこのゲート絶縁膜４４上にＩＧＺＯ膜４２を形成したものである。
なお、ＩＧＺＯ膜４２については、図５に示すＩＧＺＯ膜４２と同じ成膜条件で、厚さ５０ｎｍ形成した。
ゲート絶縁膜４４としては、ＲＦスパッタ法を用いて、ＳｉＯ２膜を厚さ１００ｎｍ成膜した。
成膜条件は、到達真空度を約５×１０−６Ｐａとし、ＲＦパワーを２００Ｗとし、Ａｒガスの流量を３０ＳＣＣＭとし、Ｏ２ガスの流量を０．３ＳＣＣＭ／１ＳＣＣＭとし、成膜圧力を０．４Ｐａとし、成膜時間を６０ｍｉｎとした。また、成膜基板は加熱することなく室温（ＲＴ）とした。
ターゲットには、ＳｉＯ２（純度５Ｎ）を用いた。また、ＳｉＯ２膜とＩＧＺＯ膜とは、真空搬送し、連続成膜した。
図９に示す試験基板５２について、アニール処理を施した後、電気特性として、シート抵抗を求めた。この結果を図１０に示す。なお、アニール処理は、上述の図５の試験基板５０と同様にして行い、シート抵抗は、上述の装置を用いて計測した。
図１０に示す曲線β２はアニール温度とシート抵抗との関係を示しており、ＩＧＺＯ特性のアニールによるシート抵抗の変化を示している。なお、図１０には、図６の曲線β１を合わせて示している。
図１１には、成膜基板４０に合成石英基板を用い、この成膜基板４０上にＳｉＯ２膜だけを形成した試験基板（図示せず）を用い、これについて昇温度脱離ガス分析（ＴＤＳ）を用いて、Ｈ２Ｏ（ｍ／ｚ１８）のデガス強度を計測した。昇温度脱離ガス分析には、上述の電子科学社製ＥＭＤ−ＷＡ１０００Ａを用いた。その結果を図１１に示す。
図１０に示すように、曲線β２で示される図９のＳｉＯ２膜とＩＧＺＯ膜とを有する試験基板５２の方が、曲線β１で示される図５のＩＧＺＯ膜だけを有する試験基板５０よりも、高抵抗側にシート抵抗が変化している。曲線β１と曲線β２とはＩＧＺＯ特性カーブは似ているものの、高抵抗側にシフトしている様子が分かる。
図１１は、ＳｉＯ２膜からのＨ２Ｏデガス成分のデータであるが、温度を上げるにつれて、Ｈ２Ｏが放出されており、ＳｉＯ２膜からのＨ２Ｏの放出がＩＧＺＯ膜の電気特性に影響している様子が良くわかる。
昇温度脱離ガス分析（ＴＤＳ）により算出したＳｉＯ２膜からの６００℃までの全積算Ｈ２Ｏ量は、約３．１×１０２１個／ｃｍ３で、２００℃までの積算Ｈ２Ｏ量は約４×１０２０個／ｃｍ３であった。図７に示すＩＧＺＯ膜からのＨ２Ｏ量が１．４×１０２０個／ｃｍ３であったため、ＳｉＯ２膜からＨ２Ｏデガス量の方が多いことが明らかになり、十分にＩＧＺＯ特性に影響を与えてしまう。従って、少なくともＩＧＺＯ膜内のＨ２Ｏ量よりＳｉＯ２膜内、すなわち、ゲート絶縁膜２０内のＨ２Ｏ量（デガス量）を小さくする必要がある。
ゲート絶縁膜から熱によりもしくは経時、素子動作時により水分が放出される、すなわち、ＩＧＺＯ膜へ注入されるＨ２Ｏ量を低減させるには具体的施策としては、ゲート絶縁膜２０（ＳｉＯ２成膜）時または、ゲート絶縁膜２０（ＳｉＯ２成膜）成膜後、かつ活性層２２（ＩＧＺＯ膜）の成膜前に事前に、２００℃までの熱を予め加えて、水分を放出させた状態にした後、ＩＧＺＯ膜を成膜することが挙げられる。この場合の雰囲気は、例えば、１×１０−７Ｐａ台以上の高真空であることが好ましい。
ＳｉＯ２膜（ゲート絶縁膜２０）へのＨ２Ｏの混入は真空チャンバの真空度、概ねＨ２Ｏ分圧に等価に相当するＨ２Ｏ、プラズマのイオン等によるチャンバ壁からのデガスがＳｉＯ２膜（ゲート絶縁膜２０）内に混入されている。Ｏ２ガス流量を上げてＳｉＯ２膜（ゲート絶縁膜２０）を成膜することにより、Ｏ２で終端すれば、Ｈ２Ｏの割合が減少する。
図１２に図１１上に１ＳＣＣＭフローして形成したＳｉＯ２膜のデガス強度（図１２のα５）と、図１３にＦＴ−ＩＲデータを示す。なお、図１３において、γ１は、Ｏ２ガス流量が上述の成膜条件の結果を示すものであり、γ２は、Ｏ２ガス流量が１ＳＣＣＭの結果を示すものである。
図１２に示すようにＳｉＯ２膜（ゲート絶縁膜２０）成膜時のＯ２ガス流量を多くすることにより、Ｈ２Ｏデガス量が減少している。
また、図１３からＯＨ伸縮振動（３３００±３００ｃｍ−１）は、Ｏ２ガス流量が１ＳＣＣＭの方が小さいのがわかる。図１２に示すＴＤＳの結果からＯ２ガス流量が１ＳＣＣＭ条件で成膜したＳｉＯ２膜の６００℃までのＨ２Ｏ量は約１．４×１０２１個／ｃｍ３であり、２００℃までは、約１．９９×１０２０個／ｃｍ３であり、約１／２に減少している。
ＳｉＯ２膜のＨ２Ｏは成膜時のＯ２ガス流量で制御可能であるが、Ｏ２ガス流量を増大させるとそれにつれて、成膜レートは減少してしまうため、ＳｉＯ２膜成膜時または成膜後（ＩＧＺＯ成膜前）に事前に熱を加えて、予め、水分を放出させてしまう方が好ましい。
また、図９に示す試験基板５２について、成膜基板４０上にゲート絶縁膜２０としてＳｉＯ２膜を厚さ１００ｎｍに、Ｏ２ガス流量を１ＳＣＣＭとした以外は、上述の成膜条件にて形成した。成膜後に真空下（４×１０−６Ｐａ）で温度２００℃、３０分、アニール処理を施した。その後、成膜基板４０およびＳｉＯ２膜を室温まで冷却させた後、ＩＧＺＯ膜を上述の成膜条件で厚さ５０ｎｍ成膜した。
その後、電気特性として、シート抵抗を上述のようにして測定した。その結果を図１４に示す。図１４に示す曲線β３はアニール温度とシート抵抗との関係を示しており、ＩＧＺＯ特性のアニールによるシート抵抗の変化を示している。なお、図１４には、図５に示す試験基板５０のシート抵抗（曲線β１）を合わせて示す。
図１４に示すように、ＳｉＯ２膜を、温度２００℃でアニールした場合の電気特性は、ＩＧＺＯ膜の電気特性に近づく。全体的に若干高抵抗側であるが、アニール時間を長くすれば、更にＩＧＺＯ膜の電気特性に近づく。このように、ゲート絶縁膜２０として、ＳｉＯ２膜を形成した後、アニール処理することによる効果が得られる。
ＳｉＯ２膜以外にも、ＳｉＯ２膜と同様に、ゲート絶縁膜２０として用いられるＳｉＮ膜、Ｇａ２Ｏ３膜について電気特性とデガス分析を行った。ＳｉＮ膜、Ｇａ２Ｏ３膜に関しては、膜質を分光エリプソ計測にて、ボイドが最低になるように条件出しを行い、ボイドが最低になる下記表１に示す成膜条件で成膜した。ＳｉＮ膜の屈折率は、波長５００ｎｍで２であり、Ｇａ２Ｏ３膜の屈折率は、５００ｎｍで１．９である。
ＳｉＮ膜を有する試験基板（図示せず）、Ｇａ２Ｏ３膜を有する試験基板（図示せず）について、電気特性として、シート抵抗を上述のようにして測定し、その結果を図１５に示す。さらには昇温度脱離ガス分析（ＴＤＳ）を用いて、Ｈ２Ｏ量を求めた。その結果を図１６に示す。なお、図１５において、曲線β４はＳｉＮ膜を有する試験基板の結果を示し、曲線β５はＧａ２Ｏ３膜を有する試験基板（図示せず）の結果を示す。さらに、図１５には、図５に示す試験基板５０のシート抵抗（曲線β１）を合わせて示す。
Figure 0005647860
図１５に示すように、ＳｉＮ膜を有する試験基板、Ｇａ２Ｏ３膜を有する試験基板はいずれも図５に示す試験基板５０の特性と概ね等価であった。
図１６には、昇温度脱離ガス分析（ＴＤＳ）により算出した、ＳｉＮ膜、Ｇａ２Ｏ３膜から放出されたＨ２Ｏ量を示す。なお、図１６には、活性層（ＩＧＺＯ膜）、Ｏ２ガス流量が１ＳＣＣＭであり、かつアニール処理していないＳｉＯ２膜、ＳｉＯＮ膜についても示している。
図１６に示すように、ＳｉＮ膜、Ｇａ２Ｏ３膜は、アニール処理していないＳｉＯ２膜よりもＨ２Ｏ量の放出量が少なく、Ｈ２Ｏ量を少なくすれば活性層（ＩＧＺＯ膜）へ影響を低減すること、ひいては影響を排除することが可能である。
また、ゲート絶縁膜として、ＳｉＮ膜の成膜時にＯ２ガスをフローすることでＳｉＯＮ膜を形成することができる。このＳｉＯＮ膜でも、Ｈ２Ｏ量を少なくすれば活性層（ＩＧＺＯ膜）へ影響を低減すること、ひいては影響を排除することが可能である。同様にＧａ２Ｏ３膜の成膜時にＮ２ガスをフローすることによりＧａＯＮ膜を形成することができる。このＧａＯＮ膜でもＨ２Ｏ量を少なくすれば活性層（ＩＧＺＯ膜）へ影響を低減すること、ひいては影響を排除することが可能である。
ゲート絶縁膜として、Ａｌ２Ｏ３膜およびＨｆＯ２膜についても同様に言える。また、ゲート絶縁膜の成膜直後にＨ２Ｏが混在していた場合でもアニール処理にて、水分の放出処理（デガス処理）を予め行えば良い。
ゲート絶縁膜としての性能について、ＳｉＯ２膜、ＳｉＮ膜、Ｇａ２Ｏ３膜は電界強度が５ＭＶ／ｃｍであり、リーク電流は共に１×１０−９〜１×１０−１０Ａ／ｃｍ２の範囲であってゲート絶縁膜としては使用することができる。なお、ＳｉＯ２の熱酸化膜は、リーク電流が同条件で、実測値で３×１０−１０Ａ／ｃｍ２であった。
次に、下記表２に示すように、ゲート絶縁膜の膜種を変えてトランジスタを作製し、ＴＦＴ特性について比較を行った。
ＴＦＴ特性の測定には、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いた。ＴＦＴ特性の測定項目は、トランジスタ特性を表すＶｇ−Ｉｇ特性を測定した。
トランジスタ特性の測定条件は、ドレイン電圧（Ｖｄ）を５Ｖに固定し、ゲート電圧（Ｖｇ）を−１５Ｖ〜＋１５Ｖの範囲内で変化させ、各ゲート電圧（Ｖｇ）におけるドレイン電流（Ｉｄ）を測定した。なお、作製したサンプルは、図１（ａ）に示すボトムゲート型ＴＦＴ（チャネル長は１８０μｍ、チャネル幅は１ｍｍ）とした。
図１７（ａ）〜（ｅ）に実験例２〜実験例５のトランジスタの製造方法を示す。また、図１８（ａ）、（ｂ）に実験例１のトランジスタの製造方法を示す。
まず、図１７（ａ）に示すように、基板６０として、合成石英基板（商品名Ｔ−４０４０）を用意し、アルカリ超音波洗浄した後に、純水リンスを行い、その後、温度１００℃で１０分間乾燥させる。
次に、基板６０の表面６０ａの上方にゲート電極１８のパターン状に開口部が形成されたメタルマスク（図示せず）を配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、ゲート電極１８となるモリブデン膜を、基板６０の表面６０ａに、５０ｎｍの厚さに形成する。これにより、図１７（ｂ）に示すように、ゲート電極１８が形成される。
次に、ゲート絶縁膜２０のパターン状に開口部が形成されたメタルマスク（図示せず）を、ゲート電極１８が形成された基板６０の表面６０ａ上に配置する。その後、ＲＦスパッタ法を用いて、メタルマスクの上方から、ゲート絶縁膜２０となる膜種に応じて、ＳｉＯ２膜、ＳｉＮ膜、またはＧａ２Ｏ３膜を、ゲート電極１８を覆うようにして、基板６０の表面６０ａに、１００ｎｍの厚さに形成する。これにより、図１７（ｃ）に示すように、ゲート絶縁膜２０が形成される。
なお、ゲート絶縁膜２０については、膜種に応じて、下記２に示す反応性ガスを適宜供給する。
次に、活性層２２のパターン状に開口部が形成されたメタルマスク（図示せず）を、ゲート絶縁膜２０の表面２０ａ上に配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、活性層２２となるＩＧＺＯ膜（アモルファス酸化物半導体膜）を、５０ｎｍの厚さに形成する。これにより、図１７（ｄ）に示すように、活性層２２が形成される。
なお、ＤＣスパッタは、例えば、ターゲットにＩｎＧａＺｎＯ４の組成を有する多結晶焼結体を用い、スパッタガスにＡｒガスとＯ２ガスを用いて行う。
次に、ソース電極２６およびドレイン電極２８のパターン状に開口部が形成されたメタルマスク（図示せず）を、活性層２２が形成されたゲート絶縁膜２０の表面２０ａ上に配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、ソース電極２６およびドレイン電極２８となるＭｏ膜を、５０ｎｍの厚さに、ゲート絶縁膜２０の表面２０ａに、ゲート電極１８の上方をあけて形成する。これにより、図１７（ｅ）に示すように、ソース電極２６およびドレイン電極２８が形成される。その後、ホットプレートを用いて、大気中で温度２００℃で１０分のアニール処理を行った。
なお、本実施例では、素子動作環境をドライエアー状態とするため、水分の影響を排除できる。このため、活性層２２、ソース電極２６およびドレイン電極２８を保護する絶縁膜は形成しない。このように、図１７（ｅ）に示す構成のものについて素子動作確認を行った。
実験例３は、ゲート絶縁膜形成後に、ホットプレートを用いて、大気中で温度２００℃で１０分のアニール処理を行った。
また、基板６２にＰ型のシリコン基板を用いた場合には、基板６２を熱酸化させて、図１８（ａ）に示すように、基板６２の表面６２ａにゲート絶縁膜６４として、ＳｉＯ２膜（熱酸化膜）を形成する。
このゲート絶縁膜６４の表面６４ａの上方に、活性層２２のパターン状に開口部が形成されたメタルマスク（図示せず）を配置する。その後、上述のように、ＤＣスパッタ法を用いて、メタルマスクの上方から、活性層２２となるＩＧＺＯ膜を、５０ｎｍの厚さに形成する。これにより、図１８（ａ）に示すように活性層２２が形成される。
次に、ソース電極２６およびドレイン電極２８のパターン状に開口部が形成されたメタルマスク（図示せず）を、活性層２２が形成されたゲート絶縁膜６４の表面６４ａ上に配置する。その後、ＤＣスパッタ法を用いて、メタルマスクの上方から、ソース電極２６およびドレイン電極２８となるＭｏ膜を、５０ｎｍの厚さに、ゲート絶縁膜６４の表面６４ａに、ゲート電極１８の上方をあけて形成する。これにより、図１８（ｂ）に示すように、ソース電極２６およびドレイン電極２８が形成される。その後、ホットプレートを用いて、大気中で温度２００℃で１０分のアニール処理を行った。
実験例１も、素子動作環境をドライエアー状態とするため、活性層２２、ソース電極２６およびドレイン電極２８を保護する絶縁膜は形成しない。このように、図１８（ｂ）に示す構成のものについて素子動作確認を行った。なお、実施例１では、図１８（ｂ）に示すＰ型のシリコン基板（基板６２）がゲート電極となる。
実験例６は、基板１２にＰＥＮフィルムを用い、平坦化膜１４にＪＳＲ社製、ＪＭ５３１を用い、無機保護膜１６にＳｉＯＮを用いて、図２（ａ）〜（ｇ）に示す工程で作製されたものである。この実験例６においても、素子動作環境をドライエアー状態とするため、活性層２２、ソース電極２６およびドレイン電極２８を保護する絶縁膜は形成しない。このように、図２（ｇ）に示す構成のものについて素子動作確認を行った。
Figure 0005647860
図１９（ａ）〜（ｆ）は、実験例１〜実験例６の結果を示すグラフである。図１９（ａ）に示す実験例１（図１８（ｂ）の構成）がリファレンスとなるものである。
図１９（ｂ）に示す実験例２は、キャリア減少により、実験例１（リファレンス）に比して＋（プラス）側にシフトした。これは、実験例２では、ゲート絶縁膜内の水分が、アニールによりＩＧＺＯ膜側（活性層側）にシフト（影響）したためと考えられる。
図１９（ｃ）に示す実験例３は、キャリア減少により、実験例１（リファレンス）に比して若干＋（プラス）側にシフトしたが許容範囲である。実験例３は、ゲート絶縁膜形成後、活性層形成前にアニール処理をしたために、ゲート絶縁膜の第１の水分量が活性層の第２の水分量よりも少ないためと考えられる。
図１９（ｄ）に示す実験例４は、キャリアに変化がなく、実験例１（リファレンス）と略同じであった。図１９（ｅ）に示す実験例５は、キャリア増加により、実験例１（リファレンス）に比して若干−（マイナス）側にシフトしたが許容範囲である。
図１９（ｆ）に示す実験例６は、実験例１（リファレンス）に比して若干−（マイナス）側にシフトしたが許容範囲である。
実験例４〜６は、ゲート絶縁膜がＳｉＮ膜またはＧａ２Ｏ３膜である。ＳｉＮ膜およびＧａ２Ｏ３膜は、図１６に示すように、水分量が、活性層の第２の水分量よりも少ないため、許容範囲のものになったと考えられる。
１０ 薄膜トランジスタ（トランジスタ）
１２、６０、６２ 基板
１４ 平坦化膜
１６ 無機表面保護膜
１８ ゲート電極
２０、４４、６４ ゲート絶縁膜
２２ 活性層
２４ キャップ層
２６ ソース電極
２８ ドレイン電極
３０ 絶縁膜
３２ 電極
４０ 成膜基板
４２ ＩＧＺＯ膜
５０、５２ 試験基板

Claims (11)

  1. 樹脂基板上に、少なくともゲート電極、ゲート絶縁膜、活性層、ソース電極、およびドレイン電極が設けられ、前記活性層上に前記ソース電極および前記ドレイン電極が形成された薄膜トランジスタの製造方法であって、
    前記活性層は、アモルファス酸化物半導体により構成されるものであり、
    前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を熱処理する工程とを有し、
    前記各工程は、２００℃以下の温度でなされ、
    前記ゲート絶縁膜内に存在する第１の水分量を前記活性層に存在する第２の水分量よりも少なくし、前記ゲート絶縁膜は、温度２００℃までに放出される水分量が１．５３×１０ ２０ 個／ｃｍ ３ 以下であることを特徴とする薄膜トランジスタの製造方法。
  2. 前記ゲート絶縁膜形成後に熱処理する工程の後、前記ゲート絶縁膜上に、前記活性層を形成する工程を有する請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記ゲート絶縁膜形成する工程の前に、前記基板上に前記活性層を形成し、前記ソース電極および前記ドレイン電極を前記活性層の一部を覆うように前記基板上に形成する工程を有する請求項１に記載の薄膜トランジスタの製造方法。
  4. 前記ゲート絶縁膜形成後に熱処理する工程の後、前記ゲート絶縁膜上に、前記ゲート電極を形成する工程を有する請求項３に記載の薄膜トランジスタの製造方法。
  5. 前記樹脂基板は、可撓性基板である請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法。
  6. 前記アモルファス酸化物半導体は、Ｉｎ、ＧａおよびＺｎのうち、少なくとも１つを含むものである請求項１〜５のいずれか１項に記載の薄膜トランジスタの製造方法。
  7. 樹脂基板上に、少なくともゲート電極、ゲート絶縁膜、活性層、ソース電極、およびドレイン電極が設けられ、前記活性層上に前記ソース電極および前記ドレイン電極が形成された薄膜トランジスタであって、
    前記活性層は、アモルファス酸化物半導体により構成されており、
    前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を熱処理する工程は、２００℃以下の温度でなされ、
    前記ゲート絶縁膜内に存在する第１の水分量が、前記活性層に存在する第２の水分量よりも少なく、前記ゲート絶縁膜は、温度２００℃までに放出される水分量が１．５３×１０ ２０ 個／ｃｍ ３ 以下であることを特徴とする薄膜トランジスタ。
  8. 前記アモルファス酸化物半導体は、Ｉｎ、ＧａおよびＺｎのうち、少なくとも１つを含むものである請求項７に記載の薄膜トランジスタ。
  9. 前記ゲート絶縁膜は、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、ＨｆＯ２膜およびＧａ２Ｏ３膜のうち、いずれかの単層からなるか、またはこれらを積層してなるものである請求項７または８に記載の薄膜トランジスタ。
  10. 前記樹脂基板は、可撓性基板である請求項７〜９のいずれか１項に記載の薄膜トランジスタ。
  11. 前記樹脂基板は、樹脂フィルムで構成されるものであり、かつ前記樹脂フィルムに更に平坦化膜、または平坦化膜および無機保護膜が形成されたものである請求項７〜１０のいずれか１項に記載の薄膜トランジスタ。
JP2010242126A 2010-10-28 2010-10-28 薄膜トランジスタおよびその製造方法 Active JP5647860B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010242126A JP5647860B2 (ja) 2010-10-28 2010-10-28 薄膜トランジスタおよびその製造方法
KR1020167014266A KR20160075763A (ko) 2010-10-28 2011-10-21 박막 트랜지스터 및 그 제조 방법
PCT/JP2011/074289 WO2012057020A1 (ja) 2010-10-28 2011-10-21 薄膜トランジスタおよびその製造方法
KR1020137010637A KR20130139950A (ko) 2010-10-28 2011-10-21 박막 트랜지스터 및 그 제조 방법
US13/871,305 US20130234135A1 (en) 2010-10-28 2013-04-26 Thin film transistor and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010242126A JP5647860B2 (ja) 2010-10-28 2010-10-28 薄膜トランジスタおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2012094757A JP2012094757A (ja) 2012-05-17
JP2012094757A5 JP2012094757A5 (ja) 2012-09-27
JP5647860B2 true JP5647860B2 (ja) 2015-01-07

Family

ID=45993730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010242126A Active JP5647860B2 (ja) 2010-10-28 2010-10-28 薄膜トランジスタおよびその製造方法

Country Status (4)

Country Link
US (1) US20130234135A1 (ja)
JP (1) JP5647860B2 (ja)
KR (2) KR20160075763A (ja)
WO (1) WO2012057020A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683424B (zh) 2012-04-28 2013-08-07 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
WO2014002920A1 (en) 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5936568B2 (ja) * 2013-03-08 2016-06-22 富士フイルム株式会社 酸化物半導体薄膜トランジスタ用基板およびその基板を用いた半導体装置
EP2853383A1 (en) * 2013-09-27 2015-04-01 Bayer MaterialScience AG System and Method for Continuous Manufacturing of Composite Films
JP6322380B2 (ja) 2013-10-17 2018-05-09 株式会社ジャパンディスプレイ 表示装置
KR102270823B1 (ko) 2013-10-22 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
WO2019081996A1 (en) * 2017-10-26 2019-05-02 Sabic Global Technologies B.V. LOW TEMPERATURE TRANSISTOR PROCESSING
JP2022147359A (ja) * 2021-03-23 2022-10-06 日新電機株式会社 シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132185A (ja) * 2000-10-26 2002-05-09 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法、それを用いたｔｆｔアレイ、液晶表示装置、ｅｌ表示装置
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130138352A (ko) 2008-11-07 2013-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5371467B2 (ja) 2009-02-12 2013-12-18 富士フイルム株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2010098101A1 (ja) * 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
KR102256492B1 (ko) * 2009-06-30 2021-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102377866B1 (ko) * 2009-10-21 2022-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
WO2011074408A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
CN106340542A (zh) * 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
JP5656049B2 (ja) * 2010-05-26 2015-01-21 ソニー株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP2012094757A (ja) 2012-05-17
US20130234135A1 (en) 2013-09-12
WO2012057020A1 (ja) 2012-05-03
KR20160075763A (ko) 2016-06-29
KR20130139950A (ko) 2013-12-23

Similar Documents

Publication Publication Date Title
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5496745B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
KR101792258B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
US20110042668A1 (en) Amorphous oxide semiconductor material, field-effect transistor, and display device
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
WO2012124434A1 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
WO2014084051A1 (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
US20230387242A1 (en) Thin film transistor and method of manufactruting thin film transistor
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
JP5844030B2 (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
JP5523896B2 (ja) 薄膜トランジスタおよびその製造方法
JP5548500B2 (ja) 薄膜電界効果型トランジスタの製造方法
JP5679417B2 (ja) 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
WO2012124408A1 (ja) 酸化物半導体薄膜の製造方法
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120814

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141110

R150 Certificate of patent or registration of utility model

Ref document number: 5647860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250