TWI485775B - 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法 - Google Patents

非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法 Download PDF

Info

Publication number
TWI485775B
TWI485775B TW100116767A TW100116767A TWI485775B TW I485775 B TWI485775 B TW I485775B TW 100116767 A TW100116767 A TW 100116767A TW 100116767 A TW100116767 A TW 100116767A TW I485775 B TWI485775 B TW I485775B
Authority
TW
Taiwan
Prior art keywords
film
heat treatment
amorphous oxide
resistivity
igzo
Prior art date
Application number
TW100116767A
Other languages
English (en)
Other versions
TW201207942A (en
Inventor
Takeshi Hama
Satoko Yamada
Kenichi Umeda
Fumihiko Mochizuki
Atsushi Tanaka
Masayuki Suzuki
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201207942A publication Critical patent/TW201207942A/zh
Application granted granted Critical
Publication of TWI485775B publication Critical patent/TWI485775B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法
本發明係有關非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法。
近年來，含有In、Ga及Zn的氧化物薄膜(以下稱為IGZO)因不僅呈透明，還可於室溫下採用濺鍍使非晶質的IGZO成膜等原因，故將該非晶質IGZO用於活性層或閘極絕緣膜等的電場效果型電晶體的開發係持續進行中。
含有此種非晶質IGZO的電場效果型電晶體主要係考量其作為驅動有機EL或液晶顯示器等FPD(Flat-Panel display)的元件的應用，惟，由電場效果型電晶體的特性變動、長期可靠度(long term reliability)及載子/電阻率的控制等觀點而言，係認為需於非晶質IGZO形成後經過熱處理的步驟。
例如，專利文獻1中報導有一種電場效果型電晶體之製造方法，其係對具備含有InMO3 (ZnO)m (M為In、Fe、Ga或Al原子，m為1以上且小於50的整數)之活性層的電場效果型電晶體於氧化性氣體中在200℃以上600℃以下實施熱處理。
又，專利文獻2中報導有一種電場效果型電晶體之製造方法，其係於形成含有非晶質IGZO的活性層後，在含氧的氣體環境下、250℃以上450℃以下實施熱處理。
先前技術文獻 專利文獻
專利文獻1　日本特開2007-311404號公報
專利文獻2　日本特開2008-53356號公報
然而，專利文獻1及專利文獻2中雖記載由熱處理來提高可靠度，卻仍留有由熱處理來控制非晶質IGZO的電阻率的課題。具體而言，本發明者等人在大氣中進行IGZO膜的熱處理的結果發現：即便因組成比而異，但例如當非晶質IGZO中的Ga的莫耳比(Ga/(In+Ga))為0.9時，施加100℃至400℃的熱處理溫度會使電阻率大幅度地增減。因此，在此等熱處理溫度條件下會有因熱處理步驟時的溫度不均而引起非晶質IGZO的電阻率或載子濃度等特性的變動之虞，例如有因面內變動等而引起特性不良之虞。
反之，若欲使熱處理溫度為400℃以上來抑制特性變動，則無法獲得例如10-6 Ω‧cm，特別是10-7 Ω‧cm以上的高電阻率非晶質IGZO。又，例如使熱處理溫度為400℃以上亦無法充分抑制特性的變動。
本發明之目的在於提供一種可抑制熱處理步驟時的溫度不均所導致之電阻率等特性的變動，並可控制成高電阻率的非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法。
本發明之上述課題係由下述方式來解決：
＜1＞一種非晶質氧化物薄膜之製造方法，其具有：成膜步驟，使含有In、Ga及Zn，且相對於前述In及前述Ga的總和之前述Ga的莫耳比滿足0.50＜Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜於基板上；及熱處理步驟，當前述非晶質氧化物薄膜之前述Ga的莫耳比滿足0.50＜Ga/(In+Ga)＜0.75的關係時，於前述成膜步驟後在100℃以上150℃以下或350℃以上600℃以下的溫度下對前述非晶質氧化物薄膜實施熱處理，當前述非晶質氧化物薄膜之前述Ga的莫耳比滿足0.75≦Ga/(In+Ga)的關係時，則於前述成膜步驟後在100℃以上200℃以下或350℃以上600℃以下的溫度下對前述非晶質氧化物薄膜實施熱處理。
＜2＞如＜1＞之非晶質氧化物薄膜之製造方法，前述成膜步驟中，係使前述Ga的莫耳比滿足0.65≦Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜。
＜3＞如＜2＞之非晶質氧化物薄膜之製造方法，前述成膜步驟中，係使前述Ga的莫耳比滿足0.70≦Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜。
＜4＞一種電場效果型電晶體之製造方法，其係在基板上至少具備閘極、閘極絕緣膜、活性層、源極及汲極的電場效果型電晶體之製造方法，其特徵為具有藉由＜1＞～＜3＞中任一項之非晶質氧化物薄膜之製造方法來形成前述非晶質氧化物薄膜作為前述閘極絕緣膜的步驟。
根據本發明可提供一種可抑制熱處理步驟時的溫度不均所導致之電阻率等特性的變動，並可控制成高電阻率的非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法。
以下一面參照附圖，一面對非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法具體進行說明。此外，在圖中對具有相同或對應功能的構件(構成要素)附加相同的符號並適當地省略說明。
(第1實施方式) -非晶質氧化物薄膜之製造方法-
第1圖為表示本發明第1實施方式之非晶質氧化物薄膜之製造方法的製造程序。
首先，如第1(A)圖所示準備基板10。基板10的種類並未特別限定，惟成膜於基板10上的膜係為非晶質，故後述熱處理溫度較低時，亦可使用具可撓性的樹脂基板等耐熱性低的基板。
次之，如第1(B)圖所示進行使含有In、Ga及Zn，且相對於前述In及前述Ga的總和之前述Ga的莫耳比(以下稱為Ga比)滿足0.50＜Ga/(In+Ga)的關係的非晶質氧化物薄膜12A成膜於基板10上的成膜步驟。由所謂提高電阻率(絕緣性)之觀點而言，前述Ga較佳為滿足0.65≦Ga/(In+Ga)的關係，更佳為滿足0.70≦Ga/(In+Ga)的關係。特佳為當Zn的莫耳比為1.00時滿足上述Ga比的關係。又，較佳為使不含In、Ga及Zn以外的雜質且僅含有In、Ga及Zn的非晶質氧化物薄膜12A成膜。
此外，Ga比的上限值只要小於1則未特別限定，例如為0.80以下。
非晶質氧化物薄膜12A的成膜係按照考量到與所使用之材料的適合度而由例如印刷方式、塗布方式等濕式方式；真空蒸鍍法、濺鍍法、離子鍍覆(ion plating)法等物理方式；CVD或電漿CVD法等化學方式等當中適當選擇的方法來進行。
所形成之非晶質氧化物薄膜12A的膜厚可考量擬應用之裝置來適當決定。例如用作電場效果型電晶體的活性層或閘極絕緣膜時，活性層的厚度較佳為1nm以上100nm以下，更佳為2.5nm以上50nm以下。用作閘極絕緣膜時，閘極絕緣膜的厚度則較佳為10nm以上10μm以下，更佳為50nm以上1000nm以下。
成膜時的極限真空度(ultimate vacuum)並未特別限定，可設為例如1×10-6 Pa以上1×10-3 Pa以下。
此外，所形成的膜是否為非晶質可由X光繞射測定來確認。即，藉由X光繞射測定而未檢測出表示結晶構造之明確的峰時，即可判斷所形成的膜為非晶質。
又，該成膜並未限於在基板10上直接成膜的場合，亦可在形成有其他層的基板10上，即隔著其他層而成膜於基板10上。
次之，如第1(C)圖所示於上述成膜步驟後，在350℃以上600℃以下的溫度下進行對非晶質氧化物薄膜12A實施熱處理的熱處理步驟。又，亦可進行以下熱處理步驟：當非晶質氧化物薄膜12A的Ga比滿足0.50＜Ga/(In+Ga)＜0.75的關係時，於成膜步驟後在100℃以上150℃以下的溫度下對非晶質氧化物薄膜12A實施熱處理，當非晶質氧化物薄膜12A的Ga比滿足0.75≦Ga/(In+Ga)的關係時，則於成膜步驟後在100℃以上200℃以下的溫度下對非晶質氧化物薄膜12A實施熱處理。
經過如以上所述的成膜步驟及熱處理步驟，即可製得本發明第1實施方式的非晶質氧化物薄膜12B。
此外，此種熱處理步驟只要於成膜步驟後進行即可，不僅可在剛剛將非晶質氧化物薄膜12A成膜之後，還可在使其他膜成膜於非晶質氧化物薄膜12A上成膜後進行。
又，就熱處理的氣體環境而言，並未特別限定，惟較佳在含氧的氣體環境中實施熱處理。特別是在350℃以上600℃以下的溫度下對非晶質氧化物薄膜實施熱處理時，由所謂抑制缺氧(oxygen deficiency)的觀點而言較佳在充分供給氧的狀態下實施熱處理。
又，熱處理時間並未特別限定，惟由所謂提高後述電阻率的穩定性的觀點而言，較佳為5分鐘以上。
又，就熱處理方法而言可例舉對基板10進行加熱的方法、將基板10置入電爐或高溫爐(馬弗爐,muffle oven)內加熱的方法、由燈或雷射加熱的方法、由加熱板(hot plate)加熱的方法等，係按照考量與所使用之材料的適合度而適當選擇的方法來進行。
-效果-
以上根據本發明第1實施方式之非晶質氧化物薄膜12B之製造方法，當非晶質氧化物薄膜12A中的Ga比滿足0.50＜Ga/(In+Ga)的關係時，在350℃以上600℃以下的溫度下對非晶質氧化物薄膜12A實施熱處理。又當非晶質氧化物薄膜12A的Ga比滿足0.50＜Ga/(In+Ga)＜0.75的關係時，於成膜步驟後在100℃以上150℃以下的溫度下對非晶質氧化物薄膜12A實施熱處理，當非晶質氧化物薄膜12A的Ga比滿足0.75≦Ga/(In+Ga)的關係時，則於成膜步驟後在100℃以上200℃以下的溫度下對非晶質氧化物薄膜12A實施熱處理。
其結果可使所得之非晶質氧化物薄膜12B的電阻率或載子濃度大致保持一定。因此，熱處理步驟時即便有溫度不均，亦可將電阻率或載子濃度控制成任意值，並可抑制非晶質氧化物薄膜12B的特性變動。此外，上述「一定」係指例如在350℃以上600℃以下的溫度範圍內即使熱處理溫度變化，電阻率差仍僅止於1位數的範圍內。
此處將熱處理溫度設為350℃以上的原因係因欲使非晶質氧化物薄膜12B的電阻率或載子濃度大致為一定；設為600℃以下的原因則是欲防止非晶質氧化物薄膜12B結晶化而使得特性改變之故。此時，亦可提高非晶質氧化物薄膜12B的長期可靠度(經年未劣化)。
又，將熱處理溫度設為100℃以上150℃以下或100℃以上200℃以下的原因亦因欲使所得之非晶質氧化物薄膜12B的電阻率或載子濃度大致為一定。此時，由於可於低溫下實施熱處理，故可將耐熱性低的樹脂基板等用作基板10。
進一步使Ga比(Ga/(In+Ga))超過0.50的原因在於將非晶質氧化物薄膜12B的電阻率控制成高達例如10-6 Ω‧cm以上，特別是10-7 Ω‧cm以上。如此，藉由選擇適當值作為Ga比，便可將非晶質氧化物薄膜12B用作絕緣膜。此外，絕緣膜係指以電阻率為107 Ω‧cm以上之材料構成的膜。
此外，非晶質氧化物薄膜12B的電阻率根據成膜時的極限真空度及其後的熱處理溫度(例如100℃～350℃)，亦有Ga比即使為0.50以下仍可提高電阻率的情形，該情形下，在熱處理步驟時若有溫度不均則無法抑制特性變動。又Ga比即使為0.50以下，但只要是350℃以上，特別是400℃以上可一定程度上抑制特性電阻率的變動，但卻無法充分抑制且未達高電阻率。
(第2實施方式) -電場效果型電晶體之製造方法-
次之，就第2實施方式而言，係對使用第1實施方式之非晶質氧化物薄膜之製造方法所得的電場效果型電晶體之製造方法進行說明。
本發明第2實施方式之電場效果型電晶體為一種主動元件(active element)，其至少具有閘極、閘極絕緣膜、活性層、源極及汲極，且具有對閘極施加電壓來控制流通於活性層的電流並切換源極與汲極間的電流的功能。
就電場效果型電晶體的元件構造而言，可為基於閘極位置之所謂的逆交錯(inverse staggered)構造(亦稱為底部閘極型)及交錯構造(亦稱為頂部閘極型)的任一種形態。又，基於活性層與源極及汲極(適當稱為「源-汲極」)的接觸部分，亦可為所謂的頂部接觸型、底部接觸型的任一種形態。
此外，頂部閘極型係指閘極絕緣膜的上側配置有閘極、閘極絕緣膜的下側形成有活性層的形態，底部閘極型則指閘極絕緣膜的下側配置有閘極、閘極絕緣膜的上側形成有活性層的形態。又，底部接觸型係指源-汲極較活性層先形成而使活性層的底面與源-汲極接觸的形態，頂部接觸型則指活性層較源-汲極先形成而使活性層的表面與源-汲極接觸的形態。
第2圖為表示本發明第2實施方式之電場效果型電晶體，即具頂部閘極構造之頂部接觸型之電場效果型電晶體的一例的示意圖。電場效果型電晶體100其結構為：基板10的表面上積層有活性層102，源極104及汲極106彼此隔離地設置於活性層102上，且此等電極上依序積層有閘極絕緣膜108與閘極110。
又，第3圖為表示本發明實施方式之電場效果型電晶體，即具底部閘極構造之頂部接觸型之電場效果型電晶體的一例的示意圖。電場效果型電晶體200其結構為：基板10上依序積層而具有閘極202、閘極絕緣膜204、活性層206，且源極208及汲極210彼此隔離地設置於活性層206的表面上。
此外，本發明第2實施方式之電場效果型電晶體除上述以外還可形成各種結構，其亦可為適當在活性層上具備保護層或在基板上具備絕緣層等的結構。
次之，對本發明實施方式之電場效果型電晶體之製造方法，以如第3圖所示之具底部閘極構造的頂部接觸型之電場效果型電晶體200為例進行說明。
＜基板＞
第1步驟係準備供形成電場效果型電晶體200的基板10。
本第2實施方式的支撐基板10除例如YSZ(釔穩定氧化鋯)、玻璃等無機材料以外，還可列舉飽和聚酯系樹脂、聚對苯二甲酸乙二酯(PET)系樹脂、聚萘二甲酸乙二酯(PEN)系樹脂、聚對苯二甲酸丁二酯系樹脂、聚苯乙烯、聚環烯烴、降冰片烯樹脂、聚(氯三氟乙烯)、交聯富馬酸二酯系樹脂、聚碳酸酯(PC)系樹脂、聚醚碸(PES)樹脂、聚碸(PSF、PSU)樹脂、聚芳酯(PAR)樹脂、碳酸烯丙基二乙二醇酯，環狀聚烯烴(COP、COC)樹脂、纖維素系樹脂、聚醯亞胺(PI)樹脂、聚醯胺醯亞胺(PAI)樹脂、馬來醯亞胺-烯烴樹脂、聚醯胺(Pa)樹脂、丙烯酸樹脂、氟樹脂、環氧樹脂、聚矽氧樹脂薄膜、聚苯并吡咯系樹脂、環氧硫化物、液晶聚合物(LCP)、氰酸酯系樹脂、芳香族醚系樹脂等有機材料等。其他亦可使用與氧化矽粒子的複合塑膠材料、與金屬奈米粒子/無機氧化物奈米粒子/無機氮化物奈米粒子等的複合塑膠材料、與金屬系/無機系的奈米纖維及/或微纖維的複合塑膠材料、與碳纖維/奈米碳管的複合塑膠材料、與玻璃碎片/玻璃纖維/玻璃珠的複合塑膠材料、與具有黏土礦物或雲母衍生結晶構造的粒子的複合塑膠材料、藉由交替積層在薄玻璃與上述單一有機材料之間至少具有一次接合界面的積層塑膠材料或無機層(例如SiO2 、Al2 O3 、SiOx Ny )與由上述材料構成的有機層，而具備至少具有一次以上接合界面之阻隔(barrier)性能的複合材料、積層有不鏽鋼或與不鏽鋼相異之金屬的金屬積層材料、鋁基板或在表面上實施氧化處理(例如陽極氧化處理)來提高表面絕緣性之附有氧化覆膜的鋁基板。前述有機材料的情況下，係以尺寸穩定性、耐溶劑性(solvent resistance)、電絕緣性、加工性、低通氣性或低吸濕性等優良者為佳。
本第2實施方式中特佳使用具可撓性的樹脂基板。就樹脂基板的材料而言，較佳為穿透率高的有機塑膠薄膜，可使用例如上述合成樹脂。又，薄膜狀塑膠基板在絕緣性不充分時較佳為具備絕緣層、供防止水分或氧氣穿透的氣體阻隔層、供提高薄膜狀塑膠基板的平坦性，抑或與電極或活性層的密接性的底塗層等。
於此，樹脂基板的厚度較佳設為50μm以上500μm以下。此因樹脂基板的厚度小於50μm時，基板本身將難以保持充分的平坦性之故。又因使樹脂基板的厚度厚於500μm時，則難以自由地彎撓基板本身，即缺乏基板本身的可撓性之故。
並未對基板10的形狀、構造、大小等特別予以限制，可視目的等來適當選擇之。一般基板10的形狀，由處理特性或TFT的形成難易度等觀點而言較佳為板狀。基板10的構造可為單層構造，亦可為積層構造；又基板10能以單一構件構成，亦能以兩個以上構件構成。
＜閘極＞
第2步驟係於基板10上形成閘極202。
閘極係使用具導電性者，可採用例如Al、Mo、Cr、Ta、Ti、Au、Ag等金屬；Al-Nd、APC等合金；氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜等來形成，並按照考量到與所使用之材料的適合度而由例如印刷方式、塗布方式等濕式方式；真空蒸鍍法、濺鍍法、離子鍍覆法等物理方式；CVD或電漿CVD法等化學方式等當中適當選擇的方法來成膜於基板上。閘極的厚度較佳設為10nm以上1000nm以下。
成膜後，以光微影(photolithography)法予以圖案化成既定形狀。此時，較佳為同時將閘極及閘極配線圖案化。
＜閘極絕緣膜＞
第3步驟係於基板10及閘極202上形成閘極絕緣膜204。
為形成閘極絕緣膜204，係採用上述第1實施方式的非晶質氧化物薄膜之製造方法。具體而言，係採用使含有In、Ga及Zn，且前述Ga比滿足0.50＜Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜於基板上的成膜步驟、及於前述成膜步驟後，在350℃以上600℃以下的溫度下對前述非晶質氧化物薄膜實施熱處理的熱處理步驟來形成閘極絕緣膜204。
又採用使含有In、Ga及Zn，且前述Ga比滿足0.50＜Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜於基板上的成膜步驟、及當前述非晶質氧化物薄膜的前述Ga比滿足0.50＜Ga/(In+Ga)＜0.75的關係時，於前述成膜步驟後在100℃以上150℃以下的溫度下對前述非晶質氧化物薄膜實施熱處理，當前述非晶質氧化物薄膜的前述Ga比滿足0.75≦Ga/(In+Ga)的關係時，則於前述成膜步驟後在100℃以上200℃以下的溫度下對前述非晶質氧化物薄膜實施熱處理的熱處理步驟來形成閘極絕緣膜204。
於前述成膜步驟中，較佳為使前述Ga比滿足0.65≦Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜，更佳使前述Ga比滿足0.70≦Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜。
上述成膜步驟中，係按照考量到與所使用之材料的適合度而由印刷方式、塗布方式等濕式方式；真空蒸鍍法、濺鍍法、離子鍍覆法等物理方式；CVD或電漿CVD法等化學方式等當中適當選擇的方法來成膜於基板10上，並視需求以光微影法予以圖案化成既定形狀。
又，成膜時的極限真空度並未特別限定，惟可設為例如1×10-6 Pa以上1×10-3 Pa以下。
又，就熱處理的氣體環境而言並未特別限定，惟較佳在含氧的氣體環境中實施熱處理。特別是在350℃以上600℃以下的溫度下對非晶質氧化物薄膜實施熱處理時，由所謂抑制缺氧的觀點而言較佳在充分供給氧的狀態下實施熱處理。
又，熱處理時間並未特別限定，惟由所謂提高後述電阻率的穩定性的觀點而言，較佳為5分鐘以上。
又，就熱處理方法而言可例舉對基板10進行加熱的方法、將基板10置入電爐或高溫爐內加熱的方法、由燈或雷射加熱的方法、由加熱板加熱的方法等，係按照考量與所使用之材料的適合度而適當選擇的方法來進行。
更且，上述熱處理步驟亦可於形成後述活性層206後或完成電場效果型電晶體100後實施。
此外，閘極絕緣膜204需具有供降低漏電流並提高電壓耐受性的厚度，另一方面若厚度過大則會導致驅動電壓上升。此亦與閘極絕緣膜204的材質有關，而閘極絕緣膜204的厚度較佳為10nm～10μm，更佳為50nm～1000nm。
＜活性層＞
第4步驟係於閘極絕緣膜204上形成活性層206。
活性層206的構成材料可為矽等半導體、氮化鎵等化合物半導體、氧化物半導體或有機物半導體，可為結晶狀態、非晶質，亦可為結晶質。
就氧化物半導體而言係包含以往習知者，除例如In、Ti、Nb、Sn、Zn、Gd、Cd、Zr、Y、La、Ta等過渡金屬的氧化物之外，還可列舉SrTiO3 、CaTiO3 、ZnO‧Rh2 O3 、CuGaO2 、SrCu2 O2 ，MgO等氧化物等。
如此，就活性層206所採用的氧化物半導體而言並未特別限定，惟較佳為含有In、Sn、Zn、Ga及Mg中的至少一種的氧化物，更佳為含有In、Zn、Ga及Mg中的至少一種的氧化物，再更佳為含有In、Ga及Zn中的至少一種的氧化物(例如In-O系)。
尤其較佳為含有In、Ga及Zn中的至少兩種的氧化物(例如In-Zn-O系、In-Ga-O系、Ga-Zn-O系)，更佳為全部含有In、Ga及Zn的氧化物。就In-Ga-Zn-O系氧化物半導體而言，較佳為結晶狀態下的組成為以InGaO3 (ZnO)m (m為小於6的自然數)表示的氧化物半導體，尤其更佳為InGaZnO4 (以下亦稱為「IGZO」)。該組成之氧化物半導體的特徵顯示出隨著導電度增加電子遷移率增加的趨勢。
惟，IGZO的組成比嚴格說來毋需為In：Ga：Zn=1：1：1。又，活性層206只要含有上述氧化物半導體作為主成分即可，其他亦可含有雜質等。此處「主成分」係指構成活性層206的構成成分中含有最多的成分。
就活性層206的成膜方法而言，較佳為以氧化物半導體的多結晶燒結體為靶材(target)並使用氣相成膜法。氣相成膜法當中，適合者為濺鍍法、脈衝雷射蒸鍍法(PLD法)。更且，由量產性觀點而言較佳為濺鍍法。例如係以射頻磁控濺鍍蒸鍍法並控制真空度及氧氣流量來成膜。
此外，成膜後係適當藉由蝕刻等來進行圖案化或熱處理。
活性層206的層構造亦可由2層以上構成，並以活性層206由低電阻層及高電阻層形成、低電阻層與閘極絕緣膜204接觸且高電阻層與源極208及汲極210的至少一者電性接觸為佳。
活性層206的厚度較佳為1nm以上100nm以下，更佳為2.5nm以上50nm以下。
＜源-汲極＞
第5步驟係於活性層206及閘極絕緣膜204上形成供形成源-汲極208、210的金屬膜。
金屬膜係具有作為電極及配線用的導電性，其只要形成為以下形態即可：以可採用蝕刻進行圖案加工的金屬來被覆活性層206。具體而言可列舉Al、Mo、Cr、Ta、Ti、Au、Ag等金屬；Al-Nd、APC等合金；氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜；聚苯胺、聚噻吩、聚吡咯等有機導電性化合物；或其等的混合物。
特別是由成膜性、導電性、圖案化特性等觀點而言，係以分別採用濺鍍、蒸鍍等方法使以下的層成膜並予以積層為佳：以Al或Al為主成分並含有Nd、Y、Zr、Ta、Si、W及Ni的至少一種的金屬所構成的層(Al系金屬膜)，或是自氧化物半導體膜側起，以Al或Al為主成分並含有Nd、Y、Zr、Ta、Si、W及Ni的至少一種的金屬所構成的第1層；及以Mo或Ti為主成分的第2層。此處「主成分」係指構成金屬膜的成分中含量(質量比)最高的成分，其較佳為50質量%以上，更佳為90質量%以上。
頂部接觸型的場合由於既已形成有活性層206，故金屬膜的厚度並無如在源-汲極208、210之後形成活性層206的場合般的限制，可形成較厚。考量到成膜性、根據蝕刻的圖案加工性、導電性(低電阻化)等，則源-汲極208、210及與其連接的配線所形成的金屬膜的總厚度較佳設為10nm以上1000nm以下。
又，積層Al系金屬膜(第1層)及以Mo或Ti為主成分的Mo系金屬膜或Ti系金屬膜(第2層)時，第1層的厚度較佳設為10nm以上1000nm以下，第2層的厚度則較佳設為1nm以上300nm以下。
次之，對金屬膜進行蝕刻、圖案加工來形成與活性層206接觸的源極208及汲極210。於此，在殘留有金屬膜的部分以光微影法形成光阻罩幕(resist mask)，例如採用磷酸及硝酸中添加有醋酸或硫酸的酸溶液進行蝕刻來形成源極及汲極的至少一者。由簡化步驟等觀點而言，係以同時對源-汲極及連接於此等電極的配線(資料配線等)進行圖案加工為佳。此外，本發明並未限於上述實施方式。例如，雖已說明對金屬膜進行濕式蝕刻、圖案加工的情形，惟亦可採用乾式蝕刻來進行圖案加工，又可使用陰影罩幕(shadow mask)來形成源-汲極208、210。
經以上第1步驟～第5步驟即可製造如第3圖所示的電場效果型電晶體200。
此種電場效果型電晶體200亦可適用於有機EL顯示裝置、X光攝影裝置、光感測器、致動器(actuator)等。更且，使用電場效果型電晶體200的有機EL顯示裝置可應用於包含行動電話顯示器、個人數位助理器(Personal Digital Assistant,PDA)、電腦顯示器、汽車之資訊顯示器、電視螢幕或一般照明的廣泛領域中。
-效果-
以上，根據本發明第2實施方式之電場效果型電晶體之製造方法，當由非晶質氧化物薄膜構成的閘極絕緣膜的Ga比滿足0.50＜Ga/(In+Ga)的關係時，在350℃以上600℃以下的溫度下對閘極絕緣膜實施熱處理。又當閘極絕緣膜的Ga比滿足0.50＜Ga/(In+Ga)＜0.75的關係時，於成膜步驟後在100℃以上150℃以下的溫度下對閘極絕緣膜實施熱處理，當閘極絕緣膜的Ga比滿足0.75≦Ga/(In+Ga)的關係時，則於成膜步驟後在100℃以上200℃以下的溫度下對閘極絕緣膜實施熱處理。
其結果可使所得之閘極絕緣膜的電阻率或載子濃度大致保持一定。因此，熱處理步驟時即便有溫度不均，亦可將電阻率或載子濃度控制成任意值，並可抑制電場效果型電晶體的特性變動。
[實施例]
以下透過實施例對本發明之非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法進行說明，惟本發明並未受此等實施例任何限制。
＜IGZO膜＞
與本發明實施例1～4及比較例1相關的IGZO膜係以採用各種靶材In2 O3 、Ga2 O3 、ZnO的共濺鍍法而製作於25mm四方形石英玻璃上。與比較例2相關的IGZO膜則是以採用InGaZnO4 靶材的濺鍍法而製作於25mm四方形石英玻璃(1mm厚，T-4040合成石英基板)上。此外，In2 O3 靶材及Ga2 O3 靶材係採用射頻濺鍍，InGaZnO4 靶材、ZnO靶材則是採用DC濺鍍來進行成膜。
表1係表示本發明實施例1～4及比較例1～2之IGZO膜的組成比或成膜條件。此外，以與比較例2之IGZO膜及各實施例1～4相同的方法製作之與比較例2組成相同的IGZO膜其電阻率的熱處理相依性係顯示出相同的結果，經確認根據成膜方法熱處理溫度相依性並無差異後，便著手進行改變組成比之IGZO膜的製作。
＜熱處理＞
各IGZO膜的熱處理係於大氣中以加熱板進行。將IGZO膜置於加熱至既定溫度的加熱板上加熱5分鐘後取出，於大氣中冷卻後進行電阻測定。即使熱處理時間延長為5分鐘以上亦無法確認電阻率發生變化，故以5分鐘進行熱處理便足夠。熱處理溫度係設定為100℃、150℃、200℃、250℃、300℃、350℃、400℃、500℃、550℃或600℃。
＜薄膜特性＞
針對各IGZO膜評定其電阻值(電阻率)、組成/膜厚。電阻率係以Hiresta(三菱化學製，MCP-HT450(探針型URS))，組成/膜厚則以XRF(X光螢光分析)來進行測定。由XRF測定結果可明瞭各IGZO膜為所要的組成比，且膜厚為約50nm。根據XRD則可明瞭各IGZO膜為非晶質。
第6圖為表示改變極限真空度而成膜之比較例2之IGZO膜的電阻率的熱處理溫度相依性的圖。表2係表示第6圖所示之各熱處理溫度下的比較例2的IGZO膜的電阻率值。惟，第6圖及表2中的25℃的電阻率為熱處理前之IGZO膜的電阻率。
由第6圖及表2可知，比較例2之Ga比為約0.47的IGZO膜的電阻率在低於400℃的熱處理溫度區域中，係與極限真空度無關而大幅度地變化。又觀察極限真空度不同之IGZO膜彼此的電阻率，則可知其差異甚大，例如300℃的熱處理溫度下極限真空度為6×10-6 Pa的IGZO膜與300℃的熱處理溫度下的2×10-3 Pa的IGZO膜其電阻率有約9位數的差異。
另一方面，可知在400℃以上的熱處理溫度區域中，該IGZO膜的電阻率與極限真空度無關而收斂。然而，在400℃以上亦顯示出隨著熱處理溫度增加電阻率減少的趨勢，故極限真空度相同的IGZO膜若在400℃以上的範圍內改變熱處理溫度，則相較於在低於400℃的範圍內改變的情形可抑制電阻率的變動，但未能充分抑制電阻率的變動。例如，可知極限真空度雖同為5×10-4 Pa，但熱處理溫度為400℃的IGZO膜與熱處理溫度為550℃的IGZO膜卻有一位數以上的電阻率差，並未充分抑制電阻率的變動。
又，為抑制電阻率的變動而將熱處理溫度設為400℃以上時，並無法獲得106 Ω‧cm，特別是107 Ω‧cm的高電阻IGZO膜。
第7圖為表示改變氧氣流量而成膜之比較例2之IGZO膜的電阻率的熱處理溫度相依性的圖。表3係表示第7圖所示之各熱處理溫度下的比較例2的IGZO膜的電阻率值。惟，第7圖及表3中的25℃的電阻率為熱處理前之IGZO膜的電阻率。此外，以概略計算，氧氣流量為0.25sccm的氧氣分壓為6.61×10-3 Pa，氧氣流量為0.33sccm的氧氣分壓為8.70×10-3 Pa，氧氣流量為0.40sccm的氧氣分壓則為1.05×10-2 Pa。
由第7圖及表3可知比較例2的IGZO膜的電阻率與氧氣流量無關，在250℃以上的熱處理溫度區域收斂，在400℃以上的熱處理溫度區域可抑制電阻率的增減。惟，在400℃以上亦顯示出隨著熱處理溫度增加電阻率減少的趨勢，故氧氣流量相同的IGZO膜若在400℃以上的範圍內改變熱處理溫度，則相較於在低於400℃的範圍內改變的情形可抑制電阻率的變動，但未能充分抑制電阻率的變動。例如，氧氣流量雖同為0.33sccm，但熱處理溫度為400℃的IGZO膜與熱處理溫度為550℃的IGZO膜卻有一位數以上的電阻率差，並未充分抑制電阻率的變動。
又，為抑制電阻率的變動而將熱處理溫度設為400℃以上時，並無法獲得106 Ω‧cm，特別是107 Ω‧cm的高電阻IGZO膜。
由以上第6圖、第7圖、表2及表3的結果可知，由於350℃以上的熱處理後的電阻率係大致呈收斂，故僅以IGZO的成膜條件(真空度、氣體環境)可謂難以控制IGZO膜之熱處理後的電阻率。
次之，第4圖係表示改變組成比之比較例1及實施例1～3之IGZO膜的電阻率的熱處理溫度相依性。又，表4係表示第4圖所示之各熱處理溫度下的比較例1及實施例1～3之IGZO膜的電阻率值。惟，第4圖及表4中的25℃的電阻率為熱處理前之IGZO膜的電阻率。
由第4圖及表4可知比較例1及實施例1～3之IGZO膜的電阻率與其Ga比無關，在350℃以上550℃以下的熱處理溫度區域電阻率呈穩定。又可知在350℃以上550℃以下實施熱處理之比較例1及實施例1～3的IGZO膜其350℃以上550℃以下之範圍內的電阻率變動為1位數以內，且Zn量雖有差異，然相較於第6圖或第7圖所示之在400℃以上實施熱處理的比較例2的IGZO膜，卻可充分抑制電阻率的變動。進一步可明瞭：使Ga比高於0.50，在可充分抑制電阻率變動的350℃以上550℃以下的範圍內亦可控制電阻率。此外，第4圖及表4中雖未表示熱處理溫度為550℃以上600℃以下之範圍，但為與上述相同的結果。又，Ga比超過0.75而低於1時，亦形成與上述相同的結果。
同樣可知，當非晶質氧化物薄膜的Ga比為0.50＜Ga/(In+Ga)＜0.75時，在100℃以上150℃以下的熱處理溫度區域電阻率亦呈穩定。又已知當非晶質氧化物薄膜的Ga比為0.75≦Ga/(In+Ga)時，在100℃以上200℃以下的熱處理溫度區域電阻率亦呈穩定。此外，關於比較例1之IGZO膜(Ga比為0.50)或比較例2之IGZO膜(Ga比為約0.47)，如第4圖、第6圖及第7圖所示，在100℃以上200℃以下的熱處理溫度區域電阻率並不穩定(由溫度變化導致的電阻率變化甚大)。
其結果，藉由製作增大Ga比的IGZO膜可抑制熱處理步驟時的溫度不均所導致的電阻率等的特性變動，並可製作高電阻率的IGZO膜。例如0.50＜Ga/(In+Ga)，特別是0.65≦Ga/(In+Ga)的實施例1～3之IGZO膜其電阻率高並可用作絕緣膜。
第5圖係表示改變極限真空度而成膜之實施例4之富含Ga的IGZO膜(In：Ga：Zn=0.50：1.5：1.0)的電阻率的熱處理溫度相依性。又，表5係表示第5圖所示之各熱處理溫度下的實施例4的IGZO膜的電阻率值。惟，第5圖及表5中的25℃的電阻率為熱處理前之IGZO膜的電阻率。
由第5圖及表5可確認富含Ga的IGZO膜由350℃以上的熱處理便與成膜時的極限真空度無關，電阻率呈穩定並收斂。又可知相較於第6圖之比較例2之Ga稀少(Ga比為約0.47)的IGZO膜，其電阻率更為穩定。
10．．．基板
12A．．．非晶質氧化物薄膜
12B．．．非晶質氧化物薄膜
100．．．電場效果型電晶體
102．．．活性層
104．．．源極
106．．．汲極
108．．．閘極絕緣膜
110．．．閘極
200．．．電場效果型電晶體
202．．．閘極
204．．．閘極絕緣膜
206．．．活性層
208．．．源極
210．．．汲極
第1(A)~(C)圖為表示本發明第1實施方式之非晶質氧化物薄膜之製造方法的製造程序的圖。
第2圖為表示本發明第2實施方式之電場效果型電晶體，即具頂部閘極構造之頂部接觸型之電場效果型電晶體的一例的示意圖。
第3圖為表示本發明實施方式之電場效果型電晶體，即具底部閘極構造之頂部接觸型之電場效果型電晶體的一例的示意圖。
第4圖係表示改變組成比之比較例1及實施例1～3之IGZO膜的電阻率的熱處理溫度相依性。
第5圖係表示改變極限真空度而成膜之實施例4之富含Ga的IGZO膜(In：Ga：Zn=0.50：1.5：1)的電阻率的熱處理溫度相依性。
第6圖為表示改變極限真空度而成膜之比較例2之IGZO膜的電阻率的熱處理溫度相依性的圖。
第7圖為表示改變氧氣流量而成膜之比較例2之IGZO膜的電阻率的熱處理溫度相依性的圖。

Claims (4)

  1. 一種非晶質氧化物薄膜之製造方法，其具有：成膜步驟，使含有In、Ga及Zn，且相對於前述In及前述Ga的總和之前述Ga的莫耳比滿足0.50＜Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜於基板上；及熱處理步驟，當前述非晶質氧化物薄膜之前述Ga的莫耳比滿足0.50＜Ga/(In+Ga)＜0.75的關係時，於前述成膜步驟後在100℃以上150℃以下或350℃以上600℃以下的溫度下對前述非晶質氧化物薄膜實施熱處理，當前述非晶質氧化物薄膜之前述Ga的莫耳比滿足0.75≦Ga/(In+Ga)的關係時，則於前述成膜步驟後在100℃以上200℃以下或350℃以上600℃以下的溫度下對前述非晶質氧化物薄膜實施熱處理。
  2. 如申請專利範圍第1項之非晶質氧化物薄膜之製造方法，其中前述成膜步驟中，係使前述Ga的莫耳比滿足0.65≦Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜。
  3. 如申請專利範圍第2項之非晶質氧化物薄膜之製造方法，其中前述成膜步驟中，係使前述Ga的莫耳比滿足0.70≦Ga/(In+Ga)的關係的非晶質氧化物薄膜成膜。
  4. 一種電場效果型電晶體之製造方法，其係在基板上至少具備閘極、閘極絕緣膜、活性層、源極及汲極的電場效果型電晶體之製造方法，其特徵為：具有藉由如申請專利範圍第1至3項中任一項之非晶質氧化物薄膜之製造方法來形成前述非晶質氧化物薄膜作為前述閘極絕緣膜的步驟。
TW100116767A 2010-05-28 2011-05-13 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法 TWI485775B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010123448A JP5627929B2 (ja) 2010-05-28 2010-05-28 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW201207942A TW201207942A (en) 2012-02-16
TWI485775B true TWI485775B (zh) 2015-05-21

Family

ID=45414546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116767A TWI485775B (zh) 2010-05-28 2011-05-13 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法

Country Status (3)

Country Link
JP (1) JP5627929B2 (zh)
KR (1) KR101523125B1 (zh)
TW (1) TWI485775B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034911B1 (ko) * 2012-01-25 2019-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2016006297A1 (ja) * 2014-07-07 2016-01-14 ソニー株式会社 電子デバイス及びその製造方法、固体撮像装置、並びに、絶縁材料
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073311A (ja) * 2005-09-06 2007-03-22 Canon Inc 発光素子
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
US8455371B2 (en) * 2008-05-22 2013-06-04 Idemitsu Kosan Co., Ltd. Sputtering target, method for forming amorphous oxide thin film using the same, and method for manufacturing thin film transistor
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073311A (ja) * 2005-09-06 2007-03-22 Canon Inc 発光素子
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ

Also Published As

Publication number Publication date
KR20110131091A (ko) 2011-12-06
KR101523125B1 (ko) 2015-05-26
JP5627929B2 (ja) 2014-11-19
TW201207942A (en) 2012-02-16
JP2011249691A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
KR101803793B1 (ko) 비정질 산화물 반도체 재료, 전계 효과형 트랜지스터 및 표시장치
JP4981283B2 (ja) アモルファス酸化物層を用いた薄膜トランジスタ
KR101516034B1 (ko) 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
TWI485775B (zh) 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
TWI517409B (zh) 薄膜電晶體及其製造方法
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP2013030681A (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
JP2011124360A (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5507133B2 (ja) ボトムゲート構造の薄膜トランジスタの製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
TWI520224B (zh) 場效電晶體的製造方法、顯示裝置的製造方法、ｘ射線攝影裝置的製造方法以及光感測器的製造方法
JP5478963B2 (ja) 電子素子及び電子素子の製造方法
JP2011216605A (ja) 薄膜トランジスタおよびその製造方法
JP2012191132A (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
JP5557595B2 (ja) 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法
JP2015037164A (ja) 半導体膜、薄膜トランジスタ、およびこれらの製造方法