TWI517409B - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TWI517409B
TWI517409B TW100118451A TW100118451A TWI517409B TW I517409 B TWI517409 B TW I517409B TW 100118451 A TW100118451 A TW 100118451A TW 100118451 A TW100118451 A TW 100118451A TW I517409 B TWI517409 B TW I517409B
Authority
TW
Taiwan
Prior art keywords
film
active layer
layer
channel protective
protective layer
Prior art date
Application number
TW100118451A
Other languages
English (en)
Other versions
TW201218384A (en
Inventor
小糸直希
油屋吉宏
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201218384A publication Critical patent/TW201218384A/zh
Application granted granted Critical
Publication of TWI517409B publication Critical patent/TWI517409B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

薄膜電晶體及其製造方法
本發明係有關於一種薄膜電晶體及其製造方法，特別是有關於一種信賴性及再現性優良，同時產率高且生產性優良之薄膜電晶體及其製造方法。
目前，薄膜電晶體特別是電場效果型電晶體，係被廣泛地使用作為半導體記憶積體電路、高頻信號增幅元件等。
又，作為液晶顯示裝置(LCD)、電激發光顯示裝置(EL)、場發射顯示器(Field Emission Display: FED)等的平面薄型影像顯示裝置(Flat Panel Display: FPD)的開關元件，電場效果型電晶體之中，能夠使用薄膜電晶體(以下亦稱為TFT)。在平面薄型影像顯示裝置(以下亦稱為FPD)所使用的TFT係在玻璃基板上形成非晶質矽薄膜或多晶矽薄膜作為活性層。
在活性層使用上述非晶矽薄膜或多晶矽薄膜之TFT，係需要比較高溫的熱步驟。因此，雖然能夠使用玻璃基板，但是使用耐熱性低之樹脂製的基板係困難的。
又，關於FPD，被要求進一步薄型化、輕量化、耐破損性，亦研討使用輕量且具有撓性之樹脂製的基板來代替玻璃基板。因此，能夠在低溫成膜之非晶質氧化物半導體、例如In-Ga-Zn-O系的非晶氧化物之TFT的開發係活躍地進行中(例如參照專利文獻1、2)。
在專利文獻1，係揭示一種薄膜裝置(thinfilm device)，其係具備將第1絕緣體、含有至少Zn、Ga、In中的至少一元素之非晶質氧化物之氧化物半導體膜、第2絕緣體依照該順序具有之積層構造，且使用氧化物半導體膜構成活性層。在該專利文獻，氧化物半導體膜，其位於與第1絕緣體的界面之部分亦即第1界面層、及位於與第2絕緣體的界面之部分亦即第2界面層之中的至少任一方的氧空孔密度，係比在氧化物半導體膜之第1及第2界面層以外的部分亦即主體層的氧氣空孔密度低。又，專利文獻1係揭示第1界面層及第2界面層的氧空孔密度係比主體層的氧氣空孔密度低。
而且，在專利文獻1，係揭示一種方法，其係藉由在第1絕緣體上進行形成氧化物半導體膜之步驟及在氧化物半導體膜上形成第2絕緣體上之步驟，來製造具備含有第1絕緣體、氧化物半導體膜及第2絕緣體且使用氧化物半導體膜構成活性層之薄膜裝置之方法。在該專利文獻1，係除了第1絕緣體、第2絕緣體及氧化物半導體膜的成膜步驟以外，藉由進行氧化性處理，來使在氧化物半導體膜之位於與前述第1絕緣體的界面之部分亦即第1界面層、及位於與第2絕緣體的界面之部分亦即第2界面層之中的至少任一方的氧空孔密度，比在氧化物半導體膜之第1及第2界面層以外的部分亦即主體層的氧氣空孔密度低。
又，在專利文獻1，薄膜裝置的積層構造係藉由將閘極金屬膜、作為第1絕緣體的閘極絕緣膜、氧化物半導體膜、源極‧汲極金屬膜、作為第2絕緣體的保護絕緣膜依照該順序成膜而形成者。在形成該薄膜裝置的積層構造時，係在閘極絕緣膜成膜後，不暴露在大氣中而依照順序進行氧化性處理及氧化物半導體膜的成膜。
在專利文獻2，係揭示一種電場效果型電晶體，其係在具有含有In或Zn之非晶氧化物膜的通道層之電場效果型電晶體，其中非晶氧化物膜係含有1016/cm3以上1020/cm3以下的氫原子或氘原子。
該電場效果型電晶體係例如能夠藉由下列等步驟來製造：形成閘極電極之步驟；形成閘極絕緣層之步驟；形成源極電極及汲極電極之步驟；及邊將含氫原子之氣體(但是，水蒸氣除外)及氧氣以預定分壓導入成膜裝置內、邊形成由非晶氧化物所構成之通道層之步驟。
[先前技術文獻] [專利文獻]
[專利文獻1]　特開2008-42088號公報
[專利文獻2]　特開2007-103918號公報
[非專利文獻]
[非專利文獻1]　APPLIED PHYSICS LETTERS(應用物理學著述)90,192101 2007年
[非專利文獻2]　APPLIED PHYSICS LETTERS(應用物理學著述)92,072104 2008年
在專利文獻1，構成活性層之氧化物半導體膜的成膜後，係在大氣開放後進行圖案化成為所需要的形狀。此時，活性層的背後通道係被暴露在大氣中，且圖案化時係被暴露在蝕刻液等。因此，背後通道有吸附水分、吸附氧或混入污染不純物等元素的可能性之問題。如此，在背後通道的表面吸附有氧、水分等時，已知電晶體特性會產生變化(參照非專利文獻1、2)。因此，專利文獻1有信賴性及再現性差之問題。
又，專利文獻2係具有1016/cm3以上、1020/cm3以下的氫原子或氘原子的非晶氧化物膜，藉此來減低遲滯(hysteresis)。但是，在專利文獻2，為了在非晶氧化物膜(通道層)添加氫，必須以預定的分壓將含氫原子的氣體(但是，水蒸氣除外)及氧氣導入至成膜裝置，而有步驟麻煩、同時增加步驟數之問題點。
為了消除基於前述先前技術之問題點，本發明之目的係提供一種信賴性及再現性優良、同時產率高且生產性優良之薄膜電晶體及其製造方法。
為了達成上述目的，本發明的第1態樣係提供一種薄膜電晶體之製造方法，其中該薄膜電晶體係在基板上至少設置閘極電極、閘極絕緣層、作為通道層的功能之活性層、覆蓋前述活性層的通道區域之通道保護層、源極電極及汲極電極而成；其特徵在於具備：在前述基板上形成前述閘極電極之步驟；覆蓋前述閘極電極而在前述基板上形成第1絕緣膜，且在前述第1絕緣膜上形成氧化物半導體膜，並且在前述氧化物半導體膜上形成第2絕緣膜而得到由前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣 膜所構成之積層體之步驟；將前述積層體的前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣膜圖案化而各自形成前述閘極絕緣層、前述活性層及前述通道保護層之步驟；及形成前述源極電極及前述汲極電極之步驟；前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣膜係不暴露於大氣中而連續地被形成。
在本發明，形成前述通道保護層、前述活性層及前述閘極絕緣層之步驟，較佳是具備：將前述積層體的前述第2絕緣膜圖案化而形成前述通道保護層之步驟；將前述第1絕緣膜圖案化而形成前述閘極絕緣層之步驟；及將前述氧化物半導體膜圖案化而形成前述活性層之步驟。
又，形成前述源極電極及前述汲極電極之步驟，較佳是具備：在前述基板上形成導電膜且在前述導電膜上形成光阻圖案，並且將前述通道保護層作為蝕刻阻止層(etching stopper)，使用酸的蝕刻液將前述導電膜蝕刻之步驟。
而且，前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣膜較佳是使用濺鍍法形成。
並且，前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣膜較佳是在背壓為10×10-4Pa以下形成。
又，前述第2絕緣膜較佳是在氧氣與氬的混合比為0.1%以上且小於10%的條件下形成。
而且，較佳是前述第2絕緣膜係由Ga的氧化物膜所構成，且形成前述通道保護層之步驟係具備形成前述Ga 的氧化物膜之步驟；在該前述Ga的氧化物膜上形成光阻膜之步驟；使在前述光阻膜之至少前述通道區域的一部分成為圖案部而使其他部分成為非圖案部之步驟；及使用鹼溶液將前述非圖案部除去而形成圖案之步驟；在前述圖案形成步驟，將前述非圖案部除去時，前述非圖案部的下方之前述Ga的氧化物膜係被前述鹼溶液除去而形成前述通道保護層。
本發明的第2態樣係在基板上至少設置閘極電極、閘極絕緣層、作為通道層的功能之活性層、覆蓋前述活性層的通道區域之通道保護層、源極電極及汲極電極，其特徵在於：在前述活性層上形成前述通道保護層，前述通道保護層及前述活性層內的氫濃度係從前述通道保護層朝向前述活性層而減少，且前述通道保護層與前述活性層之前述界面附近的氫濃度輪廓係具有極小值與極大值，在前述通道保護層與前述活性層之界面附近，前述氫濃度輪廓的微分值係從負變化為正，同時在前述界面附近之前述微分值的差異係1×1020以上。
此時，較佳是前述活性層內的前述氫濃度為1021atoms/cm3以上。
又，較佳是在前述活性層上使前述通道保護層介於中間而形成前述源極電極及汲極電極。
而且，較佳是前述活性層係將非晶質半導體作為主成分，此時，較佳是前述活性層係由含有In、Ga及Zn之非晶氧化物半導體所構成。
依照本發明的薄膜電晶體之製造方法，藉由將作為閘極絕緣層之第1絕緣膜、作為活性層之氧化物半導體膜及作為通道保護層之第2絕緣膜，不暴露於大氣中而連續地形成，能夠抑制不純物進入活性層與通道保護層之界面，能夠抑制在活性層之水分、氧、不純物等的影響，能夠抑制臨限值(threshold value)的位移。藉此，能夠再現性良好且以高產率製造具有良好特性之薄膜電晶體。
依照本發明的薄膜電晶體，通道保護層及活性層內的氫濃度係從通道保護層朝向活性層而減少，通道保護層與活性層之界面附近的氫濃度輪廓係具有極小值及極大值，且在通道保護層與活性層之界面附近，氫濃度輪廓的微分值係由負變化為正，同時藉由在界面附近的微分值之差異為1×1020以上，能夠顯示良好的TFT特性且提高長期信賴性。
 [用以實施發明之形態]
以下，基於在附加圖式所表示之較佳實施形態而詳細地說明本發明的薄膜電晶體及其製造方法。
第1圖係顯示本發明的第1實施形態之薄膜電晶體之模式性剖面圖。
第1圖所表示之薄膜電晶體(以下亦簡稱為電晶體)10係電場效果型電晶體之一種，具有：基板12；閘極電極14；閘極絕緣層16；作為通道層的功能之活性層18；通道保護層20；源極電極22；汲極電極24及平坦化層26。該電晶體10係對閘極電極14施加電壓而控制在活性層18的通道區域C流動的電流，且具有進行開關源極電極22及汲極電極24之間的電流的功能之主動性元件。第1圖所表示之電晶體10係通常被稱為下閘極上接觸(bottom gate top contact)構造者。
在電晶體10，係在基板12的表面12a形成閘極電極14，且以覆蓋該閘極電極14的方式在基板12的表面12a形成閘極絕緣層16。在該閘極絕緣層16的表面16a形成活性層18。在該活性層18的表面18a設置覆蓋活性層18的通道區域C之通道保護層20。在活性層18的表面18a使通道保護層20介於之間而形成源極電極22及汲極電極24。
以覆蓋活性層18的表面18a及通道保護層20的表面20a的一部分之方式在閘極絕緣膜16的表面16a形成源極電極22。又，與該源極電極22成一對之汲極電極24係以覆蓋活性層18的表面18a及通道保護層20的表面20a的一部分之方式在閘極絕緣膜16的表面16a，與源極電極22相向而形成。亦即，源極電極22與汲極電極24係敞開通道保護層20的表面20a的上方而以覆蓋活性層18的表面18a及通道保護層20的表面20a的一部分之方式形成。以覆蓋源極電極22、通道保護層20及汲極電極24的方式形成平坦化層26。
在電晶體10，基板12係沒有特別限定。在基板12，係能夠使用例如玻璃及YSZ(氧化鋯安定化銦)等的無機材料。又，基板12亦能夠使用聚對酞酸乙二酯(PET)、聚對酞酸丁二酯(PBT)、聚萘二甲酸乙二酯(PEN)等的聚酯、聚苯乙烯、聚碳酸酯、聚醚碸(PES)、聚芳香酯、烯丙基二甘醇碳酸酯、聚醯亞胺(PI)、聚環烯烴、降莰烯樹脂、聚(氯三氟乙烯)等的合成樹脂等液晶聚合物(LCP)的有機材料。
在基板12，使用玻璃時，為了減少從玻璃溶出離子，以使用無鹼玻璃為佳。又，在基板12，使用鹼石灰玻璃時，以使用經施行二氧化矽等的阻障塗覆者為佳。
又，在基板12使用有機材料時，以耐熱性、尺寸安定性、耐溶劑性、電絕緣性、加工性、低通氣性及低吸濕性等優良為佳。
在基板12，亦能夠使用撓性基板。該撓性基板係較佳是使厚度為50μm~500μm。這是因為撓性基板的厚度小於50μm時，基板本身難以保持充分的平坦性之緣故。又，撓性基板的厚度超過500μm時，因為基板本身的撓性變為缺乏，致使基板本身難以自由地彎曲之緣故。
在此，在本發明，所謂撓性基板係指如以下所表示的材料及構成之有機系基板及金屬系基板。
作為構成撓性基板之有機系基板，可使用例如飽和聚酯(PET)系樹脂基板、聚萘二甲酸乙二酯(PEN)樹脂基板、交聯反丁烯二酸二酯系樹脂基板、聚碳酸酯(PC)系樹脂基板、聚醚碸(PES)樹脂基板、聚碸(PSF,PSU)樹脂基板、聚芳香酯(PAR)樹脂基板、環狀聚烯烴(COP、COC)樹脂基板、纖維素系樹脂基板、聚醯亞胺(PI)樹脂基板、聚醯胺醯亞胺(PAI)樹脂基板、順丁烯二醯亞胺-烯烴樹脂基板、聚醯胺(PA)樹脂基板、丙烯酸系樹脂基板、氟系樹脂基板、環氧系樹脂基板、聚矽氧系樹脂薄膜基板、聚苯并唑(polybenzazole)系樹脂基板、環硫化物化合物之基板、液晶聚合物(LCP)基板、氰酸酯系樹脂基板、芳香族系樹脂基板。
而且，有機系基板亦包含以下所表示之複合材料的塑膠基板。作為該複合材料的塑膠基板，係能夠使用例如與氧化矽粒子之複合材料；與金屬奈米粒子、無機氧化物奈米粒子、無機氮化物奈米粒子等之複合材料；與金屬系。無機系的奈米纖維及微纖維之複合材料；與碳纖維、奈米碳管之複合材料；與玻璃碎片、玻璃纖維、玻璃珠之複合材料；與具有黏土礦物或雲母衍生結晶構造的粒子之複合材料；及在薄玻璃與作為上述有機系基板所舉出之構成上述樹脂基板的有機材料之間，具有至少1次的接合界之複合材料。
又，作為構作成撓性基板之金屬系基板，能夠使用例如不鏽鋼基板、或藉由積層不同金屬而施加抑制熱膨脹的辦法之金屬多層基板。而且，作為金屬系基板，能夠使用鋁基板、或藉由在表面施行氧化處理、例如陽極氧化處理而提升表面的絕緣性之附有氧化被膜的鋁基板。
在基板12使用塑膠薄膜等時，電絕緣性不充分時，可形成絕緣層而使用。
在基板12，使用撓性基板時，亦可進而按照必要而設置硬塗層、底塗層等。又，亦可設置用以防止水蒸氣及氧的透過而在其表面或背面設置防透濕層(氣體阻障層)。
作為防透濕層(氣體阻障層)的材料，可適合使用氮化矽、氧化矽、氧化鋁等的無機物。而且，與丙烯酸樹脂和環氧樹脂等的有機膜之交替積層的構造亦可。防透濕層(氣體阻障層)係能夠使用例如高頻濺鍍法等來形成。
閘極電極14係例如能夠使用Al、Mo、Cr、Ta、Ti、Au、或Ag等的金屬或該等的合金、Al-Nd、APC等的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等的金屬氧化物導電物質、聚苯胺、聚噻吩、聚吡咯等的有機導電性化合物或該等的混合物來形成。作為閘極電極14，就TFT特性的信賴性之觀點，以使用Mo、Mo合金或Cr為佳。該閘極電極14的厚度，如10nm~1000nm。閘極電極14的厚度係以20nm~500nm為較佳，以40nm~100nm為更佳。
閘極電極14的形成方法係沒有特別限定。閘極電極14係例如能夠使用印刷方式、塗布方式等的濕式方式、真空蒸鍍法、濺鍍法、離子噴鍍法等的物理方式；及CVD、電漿CVD法等的化學方式等來形成。該等之中，能夠考慮構成閘極電極14的適合性而選擇適當的形成方法。例如使用Mo或Mo合金來形成閘極電極14時，能夠使用DC濺鍍法。又，在閘極電極14使用有機導電性化合物時，能夠利用濕式製膜法。
在閘極絕緣層16，能夠使用至少含有二種以上之。SiO2、SiNx、SiON、Al2O3、YsO3、Ta2O5、或HfO2等的絕緣體或該等的化合物。又，如聚醯亞胺的高分子絕緣體亦能夠使用在閘極絕緣層16。
閘極絕緣層16的厚度係以10nm~10μm為佳。閘極絕緣層16係為了減少漏洩電流，必須提高電壓耐性，有必要某種程度增加膜厚度。但是，增加閘極絕緣層6的膜厚度時，會造成電晶體10的驅動電壓上升。因此，無機絕緣體時，閘極絕緣層16的厚度係以50nm~1000nm為較佳，高分子絕緣體的場合，以0.5μm~5μm為更佳。
又，因為將如HfO2的高介電常數絕緣體使用在閘極絕緣層16時，即便增加膜厚度亦以能夠低電壓驅動閘極絕緣層16，在閘極絕緣層16，以使用高介電常數絕緣體為佳。
源極電極22及汲極電極24係例如能夠使用Al、Mo、Cr、Ta、Ti、Au、或Ag等的金屬或該等的合金、Al-Nd、APC等的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等的金屬氧化物導電物質來形成。又，關於ITO係可以是非晶亦可以是結晶化ITO。
作為源極電極22及汲極電極24，從TFT特性的信賴性之觀點，以使用Mo或Mo合金為佳。又，源極電極22及汲極電極24的厚度係例如10nm~1000nm。
源極電極22及汲極電極24，係能夠藉由形成上述組成的導電膜且使用微影術法而在該膜形成光阻圖案，而且藉由使用酸的蝕刻液將該導電膜蝕刻來形成。
又，構成源極電極22及汲極電極24之上述組成的導電膜的形成方法，係沒有特別限定。上述組成的導電膜係例如能夠使用印刷方式、塗布方式等的濕式方式、真空蒸鍍法、濺鍍法、離子噴鍍法等的物理方式、CVD、電漿CVD法等的化學方式等來形成。
例如使用Mo或Mo合金、非晶ITO形成源極電極22及汲極電極24時，例如能夠形成Mo膜或Mo合金膜或非晶ITO膜。
然後，使用微影術法在Mo膜或Mo合金膜或非晶ITO膜形成光阻圖案，並且使用酸的蝕刻液將Mo膜或Mo合金膜或非晶ITO膜蝕刻而形成源極電極22及汲極電極24。
在源極電極22及汲極電極24使用Mo膜或Mo合金膜時，作為蝕刻液，能夠使用被稱為磷硝乙酸水之磷酸、硝酸及乙酸的混合水溶液。磷硝乙酸水係通常作為PAN液(PAN:Phosphoric-Acetic-Nitric-acid)而被知道，有按照目的用途之各式各樣的調配組成者，磷硝乙酸水的各成分之比率係任意。又，作為磷硝乙酸水，例如能夠使用關東化學公司製的混酸Al蝕刻液、林純藥工業公司製的Mo用蝕刻劑TSL。
又，在源極電極22及汲極電極24使用非晶ITO時，作為蝕刻液，能夠使用草酸。作為該草酸，例如能夠使用關東化學公司製的ITO-06N。
活性層18係作為通道層的功能者，能夠使用氧化物半導體來構成。作為構成活性層18之氧化物半導體，例如能夠使用In2O3、ZnO、SnO2、CdO、Indium-Zinc-Oxide(銦-鋅-氧；IZO)、Indium-Tin-Oxide(銦-錫-氧；ITO)、Gallium-Zinc-Oxide(鎵-鋅-氧；GZO)、Indium-Gallium-Oxide(銦-鎵-氧；IGO)、Indium-Gallium-Zinc-Oxide(銦-鎵-鋅-氧；IGZO)。
活性層18係以將非晶質半導體作為主成分為佳。而且，在活性層18，氧化物半導體之中，以使用能夠在耐熱性低的塑膠薄膜形成之非晶質氧化物半導體來構成為佳。如此，作為能夠在低溫製造之良好的非晶質氧化物半導體，係至少含有In及Zn之非晶質氧化物半導體。作為在此種活性層18所使用之非晶質氧化物半導體，係以含有In-Ga-Zn-O而構成且在結晶狀態之組成為以InGaO3(ZnO)m(m係小於6的自然數)表示之非晶質氧化物半導體為佳，特別是以InGaZnO4表示之非晶質氧化物半導體為更佳。作為該組成的非晶質氧化物半導體之特徵，係顯示隨著導電率增加，電子移動度增加之傾向。又，控制導電率係能夠藉由成膜中的氧分壓來控制。
又，活性層18的厚度係以1nm~100nm為佳，以2.5nm~50nm為更佳。
而且，將構成活性層18之In-Ga-Zn-O系的非晶質氧化物膜，亦簡稱為IGZO膜。
在此，第2圖(a)係在縱軸採用氫濃度且在橫軸採用深度而顯示在閘極絕緣層、活性層及通道保護層之氫濃度的分布之圖表，(b)係顯示將第2圖(a)的重要部位放大之圖表，而(c)係顯示在第2圖(a)之曲線的微分值之圖表。第2圖(a)~(c)的橫軸之深度係將通道保護層20的表面設作零。
又，在第2圖(a)~(c)所表示之D1係對應通道保護層20者，第2圖(a)~(c)所表示之D2係對應活性層18者，在第2圖(a)~(c)所表示之D3係對應閘極絕緣層16者。
第2圖(a)、(b)所表示之曲線A係顯示本實施形態的電晶體10的氫濃度輪廓的一個例子，且顯示後述實施例1的電晶體之測定結果。又，在第2圖(c)所表示之曲線E顯示本實施形態的電晶體10的微分值的一個例子，且顯示後述實施例1的電晶體之測定結果。又，氫濃度係使用SIMS(二次離子質量分析法)而求得。
在本實施形態的電晶體10，如在第2圖(a)、(b)所表示之曲線A，通道保護層20(區域D1)及活性層18(區域D2)內的氫濃度，係從通道保護層20朝向活性層18而減少。如第2圖(b)所表示之曲線A，通道保護層20與活性層18的界面α附近、亦即活性層18的表面18a附近的氫濃度輪廓係具有極小值β1及極大值β2。
而且，如在第2圖(a)、(b)所表示之曲線(B)，係顯示先前的電晶體的氫濃度之一個例子，且顯示後述比較例1的電晶體的氫濃度。在先前的電晶體，雖然區域D1(通道保護層)及區域D2(活性層)內的氫濃度係從區域D1(通道保護層)朝向區域D2(活性層)而減少，但是沒有極值。
又，在本實施形態的電晶體10，如第2圖(c)的曲線E所表示，在通道保護層20與活性層18的界面α附近，氫濃度輪廓的微分值係由負變為正，同時在界面α附近之微分值的差異為1×1020以上。亦即，在第2圖(c)的曲線E之界面α附近的微分值的極小值γ1與極大值γ2的差異為1×1020以上。例如第2圖(c)的曲線E係在界面α附近的微分值之差異為2.85×1020。
又，第2圖(c)的曲線F係顯示先前的電晶體的微分值之一個例子，且顯示後述比較例1的電晶體的微分值。先前的電晶體係例如第2圖(c)的曲線F所表示，雖然在界面α附近的氫濃度輪廓的微分值係由負變為正，但是界面α附近的微分值的差異為8.59×1019，微分值的差異小。又，微分值的差異為1×1020以上時，能夠抑制臨限值的位移。
在本實施形態的電晶體10，如第2圖(a)、(b)的區域D2所表示，活性層18內的氫濃度為1021atoms/cm3以上。該活性層18內的氫濃度係藉由後面詳述的製造方法能夠成為1021atoms/cm3以上。
在此，構成活性層18之非晶氧化物的載體濃度，係能夠藉由各種手段來調整為所需要的數值。該非晶氧化物的載體濃度係沒有特別限定，以1×1015/cm3以上的高區域為佳。以1×1015/cm3~1×1021/cm3為更佳。
非晶氧化物的載體濃度係能夠藉由在以下詳述之利用氧缺陷的調整手段、利用組成比的調整手段、利用不純物的調整手段及利用氧化物半導體材料的調整手段之各種調整手段來調整。而且，關於非晶氧化物的載體濃度的調整，可單獨使用各種調整手段，亦可適當地組合各種調整手段。
首先，在利用氧缺陷之調整手段，已知在氧化物半導體產生氧缺陷時，活性層的載體濃度增加，使得導電率變大。藉此，利用調整氧缺陷量，能夠控制氧化物半導體的載體濃度。作為控制氧缺陷量之具體方法，有成膜中的氧分壓、成膜後之後處理時的氧濃度及處理時間等。在此，所謂後處理，具體上有100℃以上的熱處理、氧氣電漿處理、UV臭氧處理。該等方法之中，從生產性的觀點，以控制成膜中的氧分壓之方法為佳。藉由調整成膜中的氧分壓，能夠控制氧化物半導體的載體濃度。
又，在利用組成比之調整手段，已知藉由變更氧化物半導體的金屬組成比，載體濃度會產生變化。例如在、InGaZn1-XMgXO4，Mg的比率增加時，載體濃度會變小。又，在(In2O3)1-X(ZnO)X的氧化物系，Zn/In比為10%以上時，隨著Zn比率的增加，載體濃度會變小。作為變更該等組成比之具體方法，例如在利用濺鍍之成膜方法，係使用組成比不同的標靶。又，藉由利用多元的標靶，進行共濺鍍且個別地調整其濺鍍速度，能夠改組膜的組成比。
又，在利用不純物之調整手段，藉由在氧化物半導體Li,Na,Mn,Ni,Pd,Cu,Cd,C,N,或P等的元素作為不純物，能夠減少載體濃度。作為添加不純物之方法，有藉由將氧化物半導體與不純物元素共濺鍍來進行，及藉由在已成膜之氧化物半導體摻雜不純物元素的離子之離子摻雜法等來進行。
上述載體濃度的調整手段，係在同一氧化物半導體系之載體濃度的調整方法。但是，藉由變更氧化物半導體材料，能夠改變載體濃度。
在利用該氧化物半導體之調整手段，例如相較於In2O3系氧化物半導體，已知通常的SnO2系氧化物半導體係載體濃度較小。如此，藉由變更氧化物半導體材料，能夠調整載體濃度。
由非晶氧化物所構成之活性層18，係能夠藉由將氧化物半導體的多晶燒結體使用作為標靶，且使用氣相成膜法來形成。氣相成膜法之中，濺鍍法、脈衝雷射蒸鍍法(PLD法)係適合於形成活性層18，而且，從大量生產性之觀點，乃是較佳。活性層18係能夠藉由可控制真空度及氧流量、例如使用RF磁控管濺鍍法來形成。又，氧流量越多，能夠使活性層18的導電率變為越小。
通道保護層20，其功能係作為在形成源極電極22及汲極電極24時，保護活性層18、特別是通道區域C而不會被蝕刻之蝕刻阻止層(etching stopper)。該通道保護層20係以至少覆蓋活性層18的通道區域C之方式設置。又，通道保護層20係使用Ga的氧化物所構成。該Ga的氧化物係例如Ga2O3。
而且，通道保護層20的厚度係以1nm~100nm為佳，以5nm~10nm為更佳。
平坦化層26係為了保護通道保護層20、源極電極22及汲極電極24避免大氣引起的劣化之目的、且為了將在電晶體上所製造的電子元件絕緣之目的而形成者。
本實施形態的平坦化層26係感光性丙烯酸樹脂在氮氣環境下經加熱硬化處理而形成者。該感光性丙烯酸樹脂係能夠使用例如JSR公司製PC405G。
平坦化層26係除了上述的感光性丙烯酸樹脂以外，亦能夠使用例如MgO、SiO、SiO2、Al2O3、GeO、NiO、CaO、BaO、Fe2O3、Y2O3、或TiO2等的金屬氧化物；SiNx、SiNxOy等的金屬氮化物；MgF2、LiF、AlF3、或CaF2等的金屬氟化物；聚乙烯；聚丙烯；聚甲基丙烯酸甲酯；聚二氯二氟乙烯、一氯三氟乙烯與二氯二氟乙烯的共聚物；使含有四氟乙烯與至少1種的共聚單體之單體混合物而得到之共聚物；在共聚合主鏈含有環狀構造之含氟共聚物；吸水率1%以上的吸水性物質；吸水率為0.1%以下的防濕性物質等。
平坦化層26的形成方法係沒有特別限定。平坦化層26係能夠應用例如真空蒸鍍法、濺鍍法、反應性濺鍍法、MBE(分子射線磊晶)法、簇離子射束(cluster ion beam)法、離子噴鍍法、電漿聚合法(高頻激發離子噴鍍法)、電漿CVD法、雷射CVD法、熱CVD法、氣體源CVD法、塗覆法、印刷法、或轉印法。
在本實施形態的電晶體10，如第2圖(c)的曲線E所表示，藉由在通道保護層20與活性層18的界面α附近之氫濃度輪廓的微分值係由負變為正，同時在界面α附近之微分值的差異為1×1020以上，臨限值不會往負值位移，而能夠顯示良好的TFT特性且提高電晶體10之長期信賴性。
其次，基於第3圖(a)~(g)來說明本實施形態的電晶體10之製造方法。
首先，作為基板12，係例如準備無鹼玻璃板。
其次，例如依照順序使用純水15分鐘、使用丙酮15分鐘、使用純水15分鐘，對基板12進行超音波洗淨。
其次，對基板12的表面12a，使用DC磁控管濺鍍法形成厚度為40nm的鉬膜(未圖示)。又，DC磁控管濺鍍法係例如使用Ar氣為濺鍍氣體，且在導入Ar氣時之壓力係以0.2Pa的條件進行。
其次，在鉬膜上形成光阻膜(未圖示)，且使用微影術法曝光成為所需要的圖案，而且藉由顯像來形成光阻圖案。
其次，作為酸的蝕刻液，係例如使用磷硝乙酸水而蝕刻鉬膜。隨後，將光阻剝離。藉此，如第3圖(a)，能夠在基板12的表面12a形成由鉬所構成之閘極電極14。
其次，如第3圖(b)所表示，以覆蓋閘極電極14的方式在基板12的表面12a的全面，例如使用RF濺鍍法以200nm的厚度形成當作閘極絕緣層16的SiO2膜(第1絕緣膜)15。又，RF濺鍍法係例如使用SiO2為標靶，且使用Ar氣及O2氣為濺鍍氣體而進行，此時，例如Ar氣的流量為40sccm、O2氣的流量為4.5sccm、Ar氣及O2氣導入時的壓力為0.16Pa。
其次，不進行大氣釋放、亦即不破真空，而在SiO2膜15的表面15a，例如以50nm的厚度使用DC濺鍍法形成當作活性層18的IGZO膜(氧化物半導體膜)17。該IGZO膜17的組成係例如InGaZnO4。
又，DC濺鍍法係使用具有InGaZnO4的組成之多晶燒結體為標靶，且使用Ar氣及O2氣為濺鍍氣體而進行。此時Ar氣的流量為97sccm、O2氣的流量為4.2sccm、Ar氣及O2氣導入時的壓力為0.37Pa。
其次，不進行大氣釋放、亦即不破真空，而在IGZO膜17的表面17a，例如以40nm的厚度使用RF濺鍍法形成當作通道保護層20的Ga氧化物膜(第2絕緣膜)19。
又，RF濺鍍係使用氧化鎵(Ga2O3)為標靶，且使用Ar氣及O2氣為濺鍍氣體而進行。例如Ar氣的流量為97sccm、O2氣的流量為5.0sccm、Ar氣及O2氣導入時的壓力為0.4Pa。
如此，不進行大氣釋放、亦即不破真空，而將SiO2膜15、IGZO膜17及Ga氧化物膜19依照其順序在基板12上連續地形成，如第3圖(b)所表示，得到由SiO2膜15、IGZO膜17及Ga氧化物膜19所構成之積層體23。
其次，如第3圖(c)所表示，在Ga氧化物膜19的表面19a，例如形成光阻膜40。然後，使用微影術法，在光阻膜40，以覆蓋IGZO膜17的通道區域C(參照第1圖)的至少一部分之部分成為圖案部42、且其他的部分成為非圖案部44的方式將光阻膜40曝光而形成圖案部42及非圖案部44。
其次，將曝光後之光阻膜40的非圖案部44，在顯像液中，例如使用氫氧化四甲銨水溶液作為鹼性溶液而除去。作為該鹼性溶液，係例如能夠使用TMAH 2.38%(商品名、多摩化學工業公司製)。
在本實施形態，除去非圖案部44時，因為Ga氧化物膜19係能夠溶解於鹼性溶液，所以在該Ga氧化物膜19，使用圖案部42作為遮罩而非圖案部的下方之Ga氧化物膜19係與非圖案部44同時被鹼性溶液除去。藉此，圖案部42及在該圖案部42的下方之Ga氧化物膜19係殘留。隨後，將圖案部42剝離。藉此，能夠形成如第3圖(d)所表示之通道保護層20。如此，能夠在相同的步驟，同時完成用以形成光阻膜40的圖案部42之顯像步驟及Ga氧化物膜19的蝕刻步驟。
又，光阻膜係只要能夠在相當於在IGZO膜17之活性層18的通道區域C(參照第1圖)的部分形成圖案部，正型或負型均可。
其次，在IGZO膜17的表面17a形成光阻膜(未圖示)，且使用微影術法形成光阻圖案。然後，例如使用草酸水將IGZO膜17蝕刻。隨後，將光阻膜剝離。藉此，能夠形成如第3圖(e)所表示之活性層18。
其次，以覆蓋通道保護層20及活性層18的方式在SiO2膜15的表面15a形成光阻膜(未圖示)，且使用微影術法形成光阻圖案。然後，例如使用緩衝氫氟酸(buffered hydrofluoric acid)將SiO2膜15蝕刻，來形成閘極電極取出用接觸洞。隨後，將光阻膜剝離。如此進行而在SiO2膜15形成接觸洞，能夠形成如第3圖(e)所表示之閘極絕緣膜16。
其次，如第3圖(f)所表示，以覆蓋通道保護層20的方式在活性層18的表面18a及閘極絕緣層16的表面16a，例如使用DC磁控管濺鍍法以100nm的厚度形成鉬膜21作為導電膜。
又，DC磁控管濺鍍係例如使用Ar氣為濺鍍氣體且將成膜壓力使用0.2Pa來進行。
其次，在鉬膜21的表面21a形成光阻膜(未圖示)且使用微影術法，例如對能夠得到第1圖所表示的源極電極22及汲極電極24之圖案進行曝光且顯像，來形成光阻圖案。
其次，例如使用磷硝乙酸水為酸的蝕刻液，且將光阻圖案作為遮罩而將鉬膜21蝕刻。此時，因為使用Ga氧化物所形成之通道保護層20，係非常難以溶解於磷硝乙酸水，其功能係作為對磷硝乙酸水之蝕刻阻止層，能夠防止對於相當於在活性層20之通道區域C的部分進行蝕刻，又，因為閘極絕緣層16亦使用SiO2膜形成，所以不會被蝕刻。藉此，如第3圖(g)所表示，能夠在活性層18的表面18a，夾住通道保護層20而形成源極電極22及汲極電極24。
其次，以覆蓋通道保護層20、源極電極22及汲極電極24的方式，例如使用旋轉塗布機以1.5μm的厚度塗布JSR公司製PC-405G作為感光性丙烯酸樹脂，隨後，進行預烘烤。
然後，使用微影術法圖案形成丙烯酸樹脂膜。其次，例如於溫度180℃進行後烘烤1小時。藉此，能夠形成平坦化層26。如以上進行，能夠形成第1圖所表示之電晶體10。
如上述，先前係形成構成活性層之氧化物半導體膜之後，進行大氣釋放後，圖案化成為所需要的形狀。此時，由於活性層係被暴露於大氣中，或是在圖案化時被暴露在蝕刻液等。但是，在本實施形態，藉由不進行大氣釋放、亦即不破真空，而將SiO2膜15、IGZO膜17及Ga氧化物膜19依照其順序在基板12上連續地形成，能夠不將活性層18與通道保護層20的界面暴露在大氣中而進行製造。因能夠抑制水分、氧氣、不純物等進入活性層18與通道保護層20的界面，能夠抑制在活性層18之水分、氧氣、不純物等的影響，而能夠抑制臨限值的位移。藉此，能夠再現性良好且以高產率形成具有良好特性之薄膜電晶體10。如此，能夠得到信賴性優良之電晶體10。
又，依照本實施形態的電晶體10之製造方法，如第2圖(a)、(b)所表示之曲線A，通道保護層20(區域D1)及活性層18(區域D2)內的氫濃度，係從通道保護層20朝向活性層18而減少，同時通道保護層20與活性層18的界面α附近，亦即活性層18的表面18a附近的氫濃度輪廓係能夠得到具有極小值β1及極大值β2之氫濃度輪廓。
而且，依照本實施形態的電晶體10之製造方法，如第2圖(c)的曲線E所表示，在通道保護層20與活性層18的界面α附近，氫濃度輪廓的微分值係由負變為正，同時在界面α附近之微分值的差異為1×1020以上。亦即，在第2圖(c)的曲線E之界面α附近的微分值的極小值γ1與極大值γ2的差異為1×1020以上。
而且，依照本實施形態的電晶體10之製造方法，雖然沒有用以添加氫之特別的步驟，亦能夠使活性層18內的氫濃度成為1021atoms/cm3以上。如此，在本實施形態，能夠減少步驟數，能夠將步驟簡略化。藉此，亦能夠降低電晶體10的製造成本，且電晶體10亦能夠價廉。
又，在本實施形態的電晶體10之製造方法，藉由將通道保護層20設作Ga氧化物，在除去光阻膜的非圖案部時，藉由使用鹼性溶液的顯像液，能夠除去通道保護層20以外的Ga氧化物膜19。因此，除去Ga氧化物膜19之步驟係不需要。藉此，能夠進一步減少步驟數，能夠進一步將步驟簡略化，亦能夠進一步降低製造成本。而且，使用SIN膜、SiO2膜作為通道保護層且嘗試濕式蝕刻情況，有必要使用氫氟酸(hydrofluoric acid)，但是本實施形態，因為不必使用氫氟酸，能夠更安全地形成通道保護層20。
又，在本實施形態的電晶體10之製造方法，藉由SiO2膜(第1絕緣膜)15、IGZO膜(氧化物半導體膜)17及Ga氧化物膜(第2絕緣膜)19，成膜時的背壓為10×10-4Pa以下時，成膜時的水分量變少，能夠抑制對活性層的影響。因此，成膜時的背壓係以10×10-4Pa以下為佳。
而且，Ga氧化物膜(第2絕緣膜)19係以使用氧氣與氬氣的混合比為0.1%以上小於10%的條件形成為佳。
在本實施形態的電晶體10之製造方法，光阻膜的形成、光阻圖案的形成、各種膜的形成、平坦化層26的形成，係任一者均在溫度為200℃以下進行。如此，因為各步驟均在200℃以下的溫度進行，能夠使用耐熱性低、例如PET、PEN、PI、LCP、PES等為基板。因為該等PET、PEN、PI、LCP、PES係具有撓性者，能夠得到具撓性之電晶體。
其次，說明本發明的第2實施形態。
第4圖係顯示本發明的第2實施形態之薄膜電晶體之模式性剖面圖。又，在本實施形態，與第1圖所表示之第1實施形態的電晶體10相同構成物係賦予相同符號而省略其詳細的說明。
相較於第1圖所表示之電晶體10，第4圖所表示之電晶體10a係通道保護層28與活性層18相同形狀方面，及通道區域C係較廣闊方面為不同，其他的構造係與第1圖所表示之電晶體10相同的構造。第4圖所表示之電晶體10a係以覆蓋通道保護層28的表面28a的一部分之方式在閘極絕緣層16的表面16a形成源極電極22。又，因為通道保護層28係除了形狀以外，與第1實施形態的通道保護層20為相同，所以省略其詳細的說明。
在本實施形態的電晶體10a，與第1實施形態同樣地，如第2圖(a)、(b)所表示之曲線A，通道保護層28(相當於區域D1)及活性層18(相當於區域D2)內的氫濃度，係從通道保護層28朝向活性層18而減少，同時通道保護層28與活性層18的界面α附近，亦即活性層18的表面18a附近的氫濃度輪廓係具有極小值β1及極大值β2。
而且，在本實施形態的電晶體10a，如第2圖(c)的曲線E所表示，在通道保護層28與活性層18的界面附近，氫濃度輪廓的微分值係由負變為正，同時在界面附近之微分值的差異為1×1020以上。而且，活性層18內的氫濃度為1021atoms/cm3以上。
又，因為在本實施形態的電晶體10a，係只有通道保護層28的形狀不同，所以能夠得到與第1實施形態的電晶體10同樣的效果。因此，在本實施形態的電晶體10a，其臨限值亦不會往負值位移，而成為顯示良好的TFT特性且長期信賴性高者。
其次，說明本實施形態10a的製造方法。
第5圖(a)~(f)係依照步驟順序顯示本發明的第2實施形態之薄膜電晶體的製造方法之模式性剖面圖。
又，在電晶體10a的製造方法，關於與第3圖(a)~(g)所表示之第1實施形態的電晶體10的製造方法相同步驟，係省略其詳細的說明。
本實施形態的電晶體10a之製造方法係除了通道保護層28的形成步驟為與第1實施形態的電晶體10之製造方法不同以外，與第1實施形態的電晶體10之製造方法係基本上為同樣的製造方法。
在本實施形態，第5圖(a)、(b)所表示之步驟，因為係與第1實施形態的第3圖(a)、(b)所表示之步驟為同樣的製造方法，省略其詳細的說明。因此，從第5圖(c)的步驟說明。
如第5圖(c)所表示，在Ga氧化物膜19的表面19a，例如形成光阻膜40a。然後，使用微影術法，以在IGZO膜17形成與活性層18大致相同大小之保護層28、且與活性層18匹配的部分係成為圖案部42a、且其他部分係成為非圖案部44a的方式，將光阻膜40a曝光而形成圖案部42a及非圖案部44a。
其次，將曝光之光阻膜40a的非圖案部44a，在顯像液中例如使用氫氧化四甲銨水溶液作為鹼性溶液而除去。作為該鹼性溶液，係例如能夠使用TMAH 2.38%(商品名、多摩化學工業公司製)。
在本實施形態，除去非圖案部44a時，因為Ga氧化物膜19亦是能夠溶解於鹼性溶液，所以在該Ga氧化物膜19，使用圖案部42a作為遮罩而非圖案部44a的下方之Ga氧化物膜19係與非圖案部44a同時被鹼性溶液除去。藉此，圖案部42a及在該圖案部42a的下方之Ga氧化物膜19係殘留。而且，光阻膜係與第1實施形態同樣地，正型或負型均可。
其次，不將圖案部42a剝離，例如使用草酸將IGZO膜17蝕刻。隨後，將光阻膜40a剝離。藉此，形成第5圖(d)所表示之活性層18。隨後與第1實施形態同樣地進行，在SiO2膜15形成接觸洞，且形成如第5圖(d)所表示之閘極絕緣膜16。
其次，與第1實施形態同樣地進行，如第5圖(e)所表示，以覆蓋通道保護層28的方式在閘極絕緣層16的表面16a形成鉬膜21，隨後，如第5圖(f)所表示，使通道保護層28介於之間而形成源極電極22及汲極電極24。其次，與第1實施形態同樣地進行而形成平坦化層26。如以上進行，能夠形成如第4圖所表示之電晶體10a。
相較於第1實施形態的電晶體10之製造方法，在本實施形態的電晶體10a之製造方法，因為係只有變更通道保護層28的大小而形成方面、及形成活性層時省略了形成光阻圖案方面不同，能夠得到與第1實施形態的電晶體10之製造方法同樣的效果。
因此，在本實施形態，亦是藉由不進行大氣釋放、亦即不破真空，而將SiO2膜15、IGZO膜17及Ga氧化物膜19依照其順序在基板12上連續地形成，能夠抑制水分、氧氣、不純物等進入活性層18與通道保護層28的界面，能夠抑制在活性層18之水分、氧氣、不純物等的影響，而能夠抑制臨限值的位移。藉此，能夠再現性良好且以高產率形成具有良好特性之薄膜電晶體10a。如此，能夠得到信賴性優良之電晶體10a。
又，在本實施形態，在通道保護層28與活性層18內的氫濃度，亦是從通道保護層28朝向活性層18而減少，在通道保護層28與活性層18的界面附近，亦即，活性層18的表面18a的附近之氫濃度輪廓係與第2圖(b)所表示之曲線A同樣地，能夠得到具有極小值β1及極大值β2之氫濃度輪廓。
而且，在本實施形態，亦與第2圖(c)所表示之曲線E同樣地，在通道保護層28與活性層18的界面附近，氫濃度輪廓的微分值係由負變為正，同時在界面附近之微分值的差異為1×1020以上。亦即，界面附近的微分值的極小值γ1與極大值γ2的差異為1×1020以上。
又，依照本實施形態的電晶體10a之製造方法，雖然沒有用以添加氫之特別的步驟，亦能夠使活性層18內的氫濃度成為1021atoms/cm3以上。如此，在本實施形態，能夠減少步驟數，能夠將步驟簡略化。藉此，亦能夠降低電晶體10a的製造成本，且電晶體10a亦能夠價廉。
而且，在本實施形態的電晶體10a之製造方法，藉由使通道保護層28與活性層18同一形狀，能夠使用相同光罩所形成的光阻圖案而形成通道保護層28及活性層18。藉此，能夠減少形成光阻圖案所必要的光罩數量，能夠降低成本，同時能夠將步驟簡略化。藉此，亦能夠使生產效率提升。
又，本實施形態亦與第1實施形態同樣地，能夠除去當作通道保護層28的Ga氧化物膜19以外之物。因此，能夠進一步減少步驟數，能夠進一步將步驟簡略化，亦能夠進一步降低製造成本。而且，在本實施形態亦與第1實施形態同樣地，使用SIN膜、SiO2膜作為通道保護層且嘗試濕式蝕刻情況，有必要使用氫氟酸(hydrofluoric acid)，但是本實施形態，亦是因為不必使用氫氟酸，能夠更安全地形成通道保護層28。
又，在電晶體10a的製造步驟，光阻膜的形成、光阻圖案的形成、各種膜的形成、平坦化層26的形成，係任一者亦均在溫度為200℃以下進行。如此，因為各步驟均在200℃以下的溫度進行，能夠使用如PET、PEN等耐熱性低的基板12。藉此，能夠得到具撓性之電晶體。
其次，說明本發明的第3實施形態。
第6圖係顯示本發明的第3實施形態之薄膜電晶體之模式性剖面圖。
又，在本實施形態，與第1圖所表示之第1實施形態的電晶體10相同構成物係賦予相同符號而省略其詳細的說明。
第6圖所表示之電晶體10b係通常被稱為上閘極上接觸(top gate top contact)構造者。相較於第1圖所表示之電晶體10，該電晶體10b係除了閘極電極14的配置位置與通道保護層20及活性層18、和與源極電極22及汲極電極24的配置位置係上下相反方面不同，其他的構造係與第1圖所表示之電晶體10相同的構造。
如第6圖所表示之電晶體10b係在基板12的表面12a形成活性層18。在該活性層18的表面18a係形成有通道保護層20。以覆蓋活性層18的表面18a及通道保護層20的表面20a的一部分之方式在基板12的表面12a形成源極電極22。又，與該源極電極22成一對之汲極電極24係以覆蓋活性層18的表面18a及通道保護層20的表面20a的一部分之方式在基板12的表面12a，與源極電極22相向而形成。以覆蓋通道保護層20及活性層18和源極電極22及汲極電極24的方式在基板12上形成絕緣膜30。在該絕緣膜30的表面30a形成閘極電極14。以覆蓋該閘極電極14的方式在該絕緣膜30的表面30a形成平坦化層26。
又，絕緣膜30係用以將通道保護層20及活性層18和源極電極22及汲極電極24與閘極電極14絕緣者。因為絕緣膜30係與第1圖所表示之電晶體10的閘極絕緣層16同樣的結構，省略其詳細的說明。
在該電晶體10b亦是與第1實施形態同樣地，如第2圖(a)、(b)所表示之曲線A，通道保護層20(相當於區域D1)及活性層18(相當於區域D2)內的氫濃度，係從通道保護層20朝向活性層18而減少，同時通道保護層20與活性層18的界面附近，亦即活性層18的表面18a附近的氫濃度輪廓係具有極小值β1及極大值β2。
而且，在本實施形態的電晶體10b，如第2圖(c)的曲線E所表示，在通道保護層20與活性層18的界面附近，氫濃度輪廓的微分值係由負變為正，同時在界面附近之微分值的差異為1×1020以上。而且，活性層18內的氫濃度為1021atoms/cm3以上。
又，在本實施形態的電晶體10b，因為活性層18及通道保護層20的構造，氫濃度及在界面附近之微分值的差異係與第1實施形態的電晶體10同樣，所以能夠得到與第1實施形態的電晶體10同樣的效果。因此，在本實施形態的電晶體10b，其臨限值亦不會往負值位移，而成為顯示良好的TFT特性且長期信賴性高者。
其次，說明第4實施形態。
第7圖係顯示本發明的第4實施形態之薄膜電晶體之模式性剖面圖。
又，在本實施形態，與第6圖所表示之第3實施形態的電晶體10b相同構成物係賦予相同符號而省略其詳細的說明。
相較於第6圖所表示之電晶體10b，第7圖所表示之電晶體10c，因為除了通道保護層28與活性層18為相同形狀方面不同，其他的構造係與第6圖所表示之電晶體10b相同的構造，省略其詳細說明。又，通道保護層28係除了形狀不同以外，與第3實施形態的通道保護層20係相同。
在本實施形態的電晶體10c，與第3實施形態係只有通道保護層28的大小不同。因此，在本實施形態10c亦能夠得到與第3實施形態同樣、且與第1實施形態同樣地，如第2圖(a)、(b)所表示之曲線A，通道保護層28(相當於區域D1)及活性層18(相當於區域D2)內的氫濃度，係從通道保護層28朝向活性層18而減少，同時通道保護層28與活性層18的界面附近，亦即活性層18的表面18a附近的氫濃度輪廓係具有極小值β1及極大值β2。
而且，在本實施形態的電晶體10c，如第2圖(c)的曲線E所表示，在通道保護層28與活性層18的界面附近，氫濃度輪廓的微分值係由負變為正，同時在界面附近之微分值的差異為1×1020以上。而且，活性層18內的氫濃度為1021atoms/cm3以上。
在本實施形態的電晶體10c，因為與第3實施形態係只有通道保護層28的大小不同，能夠得到與第1實施形態的電晶體10同樣的效果。因此，在本實施形態的電晶體10c，其臨限值亦不會往負值位移，而成為顯示良好的TFT特性且長期信賴性高者。
又，上述任一實施形態的電晶體10、10a~10c係能夠使用作為使用液晶、EL元件之影像顯示裝置、特別是作為FPD的開關元件、驅動元件。而且，使用上述任一實施形態的電晶體10、10a~10c之影像顯示裝置係能夠應用在包含行動電話顯示器、個人數位助理(PDA：Personal Digital Assistant)、電腦顯示器、汽車資訊顯示器、TV用監控器或通常的照明之範圍廣闊的領域。而且，亦能夠將上述任一實施形態的電晶體10、10a~10c的基板作為塑膠薄膜等的撓性基板而應用於IC卡或ID標籤等。
本發明係基本上如以上所述者。以上詳細說明了本發明的薄膜電晶體及其製造方法，但是本發明係不被上述的實施形態限定，在不脫離本發明的主旨之範圍，當然亦可進行各種改良或變更。
[實施例1]
以下，具體地說明本發明的薄膜電晶體之實施例。
在本實施例，係製造以下所表示之實施例1的電晶體及比較例1的電晶體，且對各實施例1的電晶體及比較例1的電晶體進行評價經時變化。
實施例1的電晶體與第1圖所表示之第1實施形態的電晶體10係相同構造，且使用在第3圖(a)~(g)所表示之上述的第1實施形態的電晶體10之製造方法所製成者。
比較例1的電晶體與第8圖(g)所表示的電晶體100係相同構造，且係使用第8圖(a)~(g)所表示之製造方法所製成者。又，在第8圖(g)所表示的電晶體100與第1圖所表示的電晶體10，係除了製造方法以外為同樣的構造。
在實施例1的電晶體，係在基板12使用無鹼玻璃。
如第3圖(a)所表示，係在該基板12上如以下進行而形成閘極電極14。首先，藉由DC磁控管濺鍍法且使用Ar氣為濺鍍氣體，而且以Ar氣的流量為15sccm、Ar氣導入時的壓力為0.2Pa的條件，在基板12上形成厚度為40nm的鉬膜。然後，在該鉬膜使用微影術法形成光阻圖案，且使用Mo用蝕刻劑TSL(林純藥工業(股)製)以液溫為25℃的條件將鉬膜蝕刻而形成閘極電極14。
其次，將第3圖(b)所表示之當作閘極絕緣層16的SiO2膜15，以覆蓋閘極電極14的方式使用RF濺鍍法以200nm厚度形成在基板12的表面12a之全面。又，RF濺鍍法係使用SiO2為標靶，且使Ar氣的流量為40sccm，使O2氣的流量為4.5sccm，而且使Ar氣及O2氣導入時的壓力為0.16Pa而進行。
其次，不進行大氣釋放而在SiO2膜15的表面15a，以50nm的厚度使用DC濺鍍法形成第3圖(b)所表示之當作活性層18之IGZO膜17。又，DC濺鍍係使用具有InGaZnO4的組成之多晶燒結體為標靶，且使Ar氣的流量為97sccm，使O2氣的流量為4.2sccm，而且使Ar氣及O2氣導入時的壓力為0.37Pa而進行。
其次，不進行大氣釋放而在IGZO膜17的表面17a，以40nm的厚度使用RF濺鍍法形成第3圖(b)所表示之當作通道保護層20之Ga氧化物膜19。又，RF濺鍍係使用氧化鎵(Ga2O3)為標靶，且使Ar氣的流量為97sccm，使O2氣的流量為5.0sccm，而且使Ar氣及O2氣導入時的壓力為0.4Pa而進行。如此進行，不進行大氣釋放而形成第3圖(b)所表示之積層體23。
其次，如第3圖(c)所表示，在Ga氧化物膜19的表面19a形成光阻膜40。然後，使用微影術法以形成上述圖案部42及非圖案部44的方式進行曝光。
其次，將曝光後之光阻膜40的非圖案部44，使用TMAH 2.38%(商品名、多摩化學工業公司製)除去，隨後，亦將圖案部42除去而形成第3圖(d)所表示之通道保護層20。
其次，在IGZO膜17的表面17a，使用微影術法形成光阻圖案。然後，使用草酸水(ITO-06N(關東化學公司製))，於液溫35℃將IGZO膜17蝕刻，而形成第3圖(e)所表示之活性層18。
其次，以覆蓋通道保護層20及活性層18的方式進行而在SiO2膜15的表面15a形成光阻膜(未圖示)，且使用微影術法形成光阻圖案。然後，使用將緩衝氫氟酸以水稀釋而成之HF濃度為6質量%者，於液溫25℃將SiO2膜15蝕刻而形成閘極電極取出用接觸洞。如此進行而形成第3圖(e)所表示之閘極絕緣膜16。
其次，以覆蓋通道保護層20的方式在活性層18的表面18a及閘極絕緣層16的表面16a，使用DC磁控管濺鍍法以100nm的厚度形成第3圖(f)所表示之鉬膜21。DC磁控管濺鍍法係使用Ar氣為濺鍍氣體，且使Ar氣的流量為15sccm，使Ar氣導入時的壓力為0.2Pa而進行。
其次，在鉬膜21的表面21a，使用微影術法形成光阻圖案。
其次，使用酸的蝕刻液(Mo用蝕刻劑TSL(林純藥工業(股)製))，以液溫為25℃的條件將鉬膜21蝕刻而形成如第3圖(g)所表示之源極電極22及汲極電極24。
其次，以覆蓋通道保護層20、源極電極22及汲極電極24的方式，使用旋轉塗布器以1.5μm的厚度塗布JSR公司製PC-405G，而且進行預烘烤。然後，使用微影術法將丙烯酸樹脂膜形成圖案。其次，於溫度180℃進行後烘烤1小時而形成平坦化層26(參照第1圖)。如以上進行而形成實施例1的電晶體。
關於實施例1的電晶體，使用SIMS測定氫濃度時，能夠得到上述第2圖(a)~(c)所表示之曲線A、曲線E的結果。
相較於上述實施例1的電晶體之製造方法，比較例1的電晶體之製造方法係形成第8圖(a)所表示之閘極電極14，且形成當作閘極絕緣層16之SiO2膜15，隨後，至不暴露於大氣中而連續地形成當作活性層18之IGZO膜17為止之步驟，因為係與實施例1的電晶體之製造方法同樣，省略其詳細的說明。
在比較例1的電晶體之製造方法，其次，係在IGZO膜17的表面17a，使用微影術法而形成光阻圖案。然後，使用將緩衝氫氟酸以水稀釋而成之HF濃度為6質量%者，於液溫25℃將SiO2膜15蝕刻而形成如第8圖(b)所表示之閘極絕緣膜16。
其次，在IGZO膜17的表面17a，使用微影術法形成光阻圖案。然後，使用草酸水(ITO-06N(關東化學公司製))，於液溫35℃將IGZO膜17蝕刻，而形成第8圖(b)所表示之活性層18。
其次，如第8圖(c)所表示，以覆蓋活性層18的方式在閘極絕緣膜16的表面16a，使用RF濺鍍法以40nm的厚度形成當作通道保護層20之Ga氧化物膜19。該RF濺鍍法係使用氧化鎵(Ga2O3)為標靶，且使Ar氣的流量為97sccm，使O2氣的流量為5.0sccm，而且使Ar氣及O2氣導入時的壓力為0.4Pa而進行。
其次，使用與實施例1的電晶體之製造方法同樣的方法，將Ga氧化物膜19加工而形成如第8圖(d)所表示之活性層20。
其次，與實施例1的電晶體之製造方法同樣地進行，形成第8圖(e)所表示之鉬膜21，且隨後，形成第8圖(f)所表示之源極電極22及汲極電極24。
其次，與實施例1的電晶體之製造方法同樣地進行，形成第8圖(g)所表示之平坦化層26。如此進行而得到比較例1的電晶體。關於比較例1的電晶體，使用SIMS測定氫濃度時，能夠得到上述第2圖(a)~(c)所表示之曲線B、曲線F的結果。
對實施例1的電晶體及比較例1的電晶體，進行測定初期的臨限值(初期Vth)。隨後，將實施例1的電晶體及比較例1的電晶體各自保管在乾燥器(23℃、相對濕度為60%)內，且各自測定2星期後之臨限值及1個月後之臨限值。將上述各臨限值的測定結果顯示在下述表1。
而且，下述表1所表示之初期臨限值(初期Vth)係對於100mm□內的9點，使Vds(源極汲極間電壓)為10V且使Vg(閘電壓)為-10V~-15V並且進行掃描而求得的值之平均值。
又，下述表1所表示之2星期後的臨限值及1個月後的臨限值亦是各自對於於100mm□內的9點，使Vds(源極汲極間電壓)為10V且使Vg(閘電壓)為-10V~-15V並且進行掃描而求得的值之平均值。
如上述表1所表示，實施例1的電晶體係經過1個月後之臨限值的變化小而長期信賴性高。
另一方面，比較例的電晶體係臨限值的變化大，時間經過之同時，臨限值係往負值側位移，長期信賴性低。認為這是因為比較例1的電晶體係與實施例1的電晶體不同，其未採用不破真空來連續地形成當作活性層之IGZO膜、當作通道保護層之GA氧化物膜，致使污染不純物混入活性層的表面之緣故。
10、10a、10b、10c、100．．．薄膜電晶體(電晶體)
12．．．基板
12a．．．基板的表面
14．．．閘極電極
15．．．SiO2膜
15a．．．SiO2膜的表面
16．．．閘極絕緣膜
16a．．．閘極絕緣膜的表面
17．．．IZGO膜
17a．．．IZGO膜的表面
18．．．活性層
18a．．．活性層的表面
19．．．Ga氧化物膜
19a．．．Ga氧化物膜的表面
20、28．．．通道保護層
20a、28a．．．通道保護層的表面
22．．．源極電極
23．．．積層體
24．．．汲極電極
26．．．平坦化層
30．．．絕緣膜
30a．．．絕緣膜的表面
40．．．光阻膜
40a．．．光阻膜的表面
42．．．圖案部
42a．．．圖案部的表面
44．．．非圖案部
44a．．．非圖案部的表面
C．．．通道區域
第1圖係顯示本發明的第1實施形態之薄膜電晶體之模式性剖面圖。
第2圖(a)係在縱軸採用氫濃度且在橫軸採用深度而顯示在閘極絕緣層、活性層及通道保護層之氫濃度的分布之圖表，(b)係顯示將第2圖(a)的重要部位放大之圖表，而(c)係顯示在第2圖(b)之曲線的微分值之圖表。
第3圖(a)~(g)係依照步驟順序顯示本發明的第1實施形態之薄膜電晶體的製造方法之模式性剖面圖。
第4圖係顯示本發明的第2實施形態之薄膜電晶體之模式性剖面圖。
第5圖(a)~(f)係依照步驟順序顯示本發明的第2實施形態之薄膜電晶體的製造方法之模式性剖面圖。
第6圖係顯示本發明的第3實施形態之薄膜電晶體之模式性剖面圖。
第7圖係顯示本發明的第4實施形態之薄膜電晶體之模式性剖面圖。
第8圖(a)~(g)係依照步驟順序顯示本發明的比較例1之薄膜電晶體的製造方法之模式性剖面圖。
12．．．基板
12a．．．基板的表面
14．．．閘極電極
15．．．SiO2膜
15a．．．SiO2膜的表面
16．．．閘極絕緣膜
16a．．．閘極絕緣膜的表面
17．．．IZGO膜
17a．．．IZGO膜的表面
18．．．活性層
18a．．．活性層的表面
19．．．Ga氧化物膜
19a．．．Ga氧化物膜的表面
20．．．通道保護層
20a．．．通道保護層的表面
22．．．源極電極
23．．．積層體
24．．．汲極電極
40．．．光阻膜
42．．．圖案部
44．．．非圖案部

Claims (11)

  1. 一種薄膜電晶體之製造方法，其中該薄膜電晶體係在基板上至少設置閘極電極、閘極絕緣層、作為通道層的功能之活性層、覆蓋前述活性層的通道區域之通道保護層、源極電極及汲極電極而成；其特徵在於具備：在前述基板上形成前述閘極電極之步驟；覆蓋前述閘極電極而在前述基板上形成第1絕緣膜，且在前述第1絕緣膜上形成氧化物半導體膜，並且在前述氧化物半導體膜上形成第2絕緣膜而得到由前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣膜所構成之積層體之步驟；將前述積層體的前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣膜圖案化而各自形成前述閘極絕緣層、前述活性層及前述通道保護層之步驟；及形成前述源極電極及前述汲極電極之步驟；前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣膜係不暴露於大氣中而連續地被形成，前述第2絕緣膜係在氧氣與氬的混合比為0.1%以上且小於10%的條件下形成。
  2. 如申請專利範圍第1項之薄膜電晶體之製造方法，其中形成前述通道保護層、前述活性層及前述閘極絕緣層之步驟，係具備：將前述積層體的前述第2絕緣膜圖案化而形成前述通道保護層之步驟；將前述第1絕緣膜圖案化而形成前述閘極絕緣層之步驟；及將前述 氧化物半導體膜圖案化而形成前述活性層之步驟。
  3. 如申請專利範圍第1項之薄膜電晶體之製造方法，其中形成前述源極電極及前述汲極電極之步驟，係具備：在前述基板上形成導電膜且在前述導電膜上形成光阻圖案，並且將前述通道保護層作為蝕刻阻止層(etching stopper)，使用酸的蝕刻液將前述導電膜蝕刻之步驟。
  4. 如申請專利範圍第1項之薄膜電晶體之製造方法，其中前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣膜係使用濺鍍法形成。
  5. 如申請專利範圍第4項之薄膜電晶體之製造方法，其中前述第1絕緣膜、前述氧化物半導體膜及前述第2絕緣膜係在背壓為10×10-4Pa以下形成。
  6. 如申請專利範圍第2至5項中任一項之薄膜電晶體之製造方法，其中前述第2絕緣膜係由Ga的氧化物膜所構成，而且形成前述通道保護層之步驟係具備形成前述Ga的氧化物膜之步驟；在該前述Ga的氧化物膜上形成光阻膜之步驟；使在前述光阻膜之至少前述通道區域的一部分成為圖案部而使其他部分成為非圖案部之步驟；及使用鹼溶液將前述非圖案部除去而形成圖案之步驟；在前述圖案形成步驟，將前述非圖案部除去時，前述非圖案部的下方之前述Ga的氧化物膜係被前述鹼溶液除去而形成前述通道保護層。
  7. 一種薄膜電晶體，其係在基板上至少設置閘極電極、閘極絕緣層、作為通道層的功能之活性層、覆蓋前述活性層的通道區域之通道保護層、源極電極及汲極電極，其特徵在於：在前述活性層上形成前述通道保護層，前述通道保護層及前述活性層內的氫濃度係從前述通道保護層朝向前述活性層而減少，且前述通道保護層與前述活性層之前述界面附近的氫濃度輪廓係具有極小值與極大值，在前述通道保護層與前述活性層之界面附近，前述氫濃度輪廓的微分值係從負變化為正，同時在前述界面附近之前述微分值的差異係1×1020以上，前述第2絕緣膜係在氧氣與氬的混合比為0.1%以上且小於10%的條件下形成。
  8. 如申請專利範圍第7項之薄膜電晶體，其中前述活性層內的前述氫濃度為1021atoms/cm3以上。
  9. 如申請專利範圍第7或8項之薄膜電晶體，其中在前述活性層上使前述通道保護層介於中間而形成前述源極電極及前述汲極電極。
  10. 如申請專利範圍第7項之薄膜電晶體，其中前述活性層係將非晶質半導體作為主成分。
  11. 如申請專利範圍第10項之薄膜電晶體，其中前述活性層係由含有In、Ga及Zn之非晶氧化物半導體所構成。
TW100118451A 2010-05-28 2011-05-26 薄膜電晶體及其製造方法 TWI517409B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010123207A JP2011249674A (ja) 2010-05-28 2010-05-28 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
TW201218384A TW201218384A (en) 2012-05-01
TWI517409B true TWI517409B (zh) 2016-01-11

Family

ID=45414534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118451A TWI517409B (zh) 2010-05-28 2011-05-26 薄膜電晶體及其製造方法

Country Status (3)

Country Link
JP (1) JP2011249674A (zh)
KR (1) KR101792258B1 (zh)
TW (1) TWI517409B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
WO2013111725A1 (ja) 2012-01-26 2013-08-01 シャープ株式会社 半導体装置およびその製造方法
JP6236792B2 (ja) * 2013-02-07 2017-11-29 凸版印刷株式会社 薄膜トランジスタとその製造方法及び画像表示装置
JP5960626B2 (ja) * 2013-03-08 2016-08-02 富士フイルム株式会社 薄膜トランジスタを備えた半導体装置の製造方法
JP5936568B2 (ja) * 2013-03-08 2016-06-22 富士フイルム株式会社 酸化物半導体薄膜トランジスタ用基板およびその基板を用いた半導体装置
JP6501385B2 (ja) * 2014-10-22 2019-04-17 日本放送協会 薄膜トランジスタおよびその製造方法
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
US20190081182A1 (en) * 2016-02-29 2019-03-14 Sumitomo Metal Mining Co., Ltd. Oxide semiconductor thin film, manufacturing method for oxide semiconductor thin film, and thin film transistor using oxide semiconductor thin film
KR102071768B1 (ko) * 2016-05-09 2020-01-31 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
JP7030285B2 (ja) * 2016-09-14 2022-03-07 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP7055285B2 (ja) * 2016-09-14 2022-04-18 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
KR102308097B1 (ko) 2017-04-24 2021-10-05 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
KR102217043B1 (ko) 2018-10-30 2021-02-18 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
CN102165570A (zh) * 2008-08-29 2011-08-24 株式会社爱发科 场效应晶体管的制造方法和制造装置
JP5274165B2 (ja) * 2008-09-08 2013-08-28 富士フイルム株式会社 薄膜電界効果型トランジスタ及びその製造方法
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法

Also Published As

Publication number Publication date
KR20110131120A (ko) 2011-12-06
JP2011249674A (ja) 2011-12-08
KR101792258B1 (ko) 2017-11-20
TW201218384A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
TWI517409B (zh) 薄膜電晶體及其製造方法
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
KR101811257B1 (ko) 박막 전계 효과형 트랜지스터 및 그 제조방법
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
US20120175607A1 (en) Thin film transistor structure and manufacturing method thereof
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
KR20130139950A (ko) 박막 트랜지스터 및 그 제조 방법
JP2010186861A (ja) 薄膜トランジスタ及びその製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP5523896B2 (ja) 薄膜トランジスタおよびその製造方法
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
KR20160137129A (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
JP5548500B2 (ja) 薄膜電界効果型トランジスタの製造方法
KR101578590B1 (ko) 산화물 반도체 박막의 제조 방법
JP2011146525A (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法
KR100944808B1 (ko) 박막 트랜지스터 및 그의 제조방법
WO2014103323A1 (ja) 薄膜電界効果型トランジスタ
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2010045243A (ja) 薄膜電界効果型トランジスタ及びその製造方法