KR100944808B1 - 박막 트랜지스터 및 그의 제조방법 - Google Patents

박막 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR100944808B1
KR100944808B1 KR1020080045497A KR20080045497A KR100944808B1 KR 100944808 B1 KR100944808 B1 KR 100944808B1 KR 1020080045497 A KR1020080045497 A KR 1020080045497A KR 20080045497 A KR20080045497 A KR 20080045497A KR 100944808 B1 KR100944808 B1 KR 100944808B1
Authority
KR
South Korea
Prior art keywords
layer
transparent semiconductor
substrate
semiconductor layer
thin film
Prior art date
Application number
KR1020080045497A
Other languages
English (en)
Other versions
KR20090119446A (ko
Inventor
정재경
신현수
모연곤
이헌정
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020080045497A priority Critical patent/KR100944808B1/ko
Publication of KR20090119446A publication Critical patent/KR20090119446A/ko
Application granted granted Critical
Publication of KR100944808B1 publication Critical patent/KR100944808B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 및 그의 제조방법으로, 기판; 상기 기판 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 투명 반도체층; 상기 투명 반도체층 상의 일부에 위치하는 식각 보호막; 및 상기 식각 보호막의 일부를 노출시키며 상기 보호막 상에 위치하며, 상기 투명 반도체층의 양쪽 엣지 부분과 연결되는 소스/드레인 전극을 특징으로 하는 박막 트랜지스터에 관한 것이다.
또한, 기판을 제공하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 게이트 전극을 형성하고, 상기 기판 전면에 걸쳐 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 투명 반도체 물질로 형성된 막을 형성하고, 상기 기판 전면에 걸쳐 보호막을 형성하고, 상기 보호막을 패터닝하여 식각 보호막을 형성하고, 상기 투명 반도체 물질로 형성된 막을 패터닝하여 투명 반도체층을 형성하고, 상기 보호막 상에 위치하되 보호막의 일부를 노출시키고, 상기 투명 반도체층과 일부가 연결되도록 건식식각하여 소스/드레인 전극을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법에 관한 것이다.
투명 반도체층, 박막 트랜지스터

Description

박막 트랜지스터 및 그의 제조방법 {Thin Film Transistor and Fabricating Method Of Thin Film Transistor}
본 발명은 박막 트랜지스터 및 그의 제조방법과 상기 박막트랜지스터를 구비하는 평판표시장치 및 그의 제조방법에 관한 것으로, 더 자세하게는 투명 반도체층 상에 식각 보호막을 구비하여 소스/드레 전극 형성시 반도체층의 손상을 방지하는 박막 트랜지스터 및 그를 구비하는 평판표시 장치에 관한 것이다.
최근에 고도 정보화 사회의 도래에 수반되어, 퍼스널 컴퓨터, 카 네비게이션 시스템(Car navigation System), 휴대 정보 단말기, 정보 통신 기기 혹은 이들 복합 제품의 수요가 증대하고 있다. 이들 제품은 시인성이 좋은 것, 넓은 시각특성을 갖는 것, 고속 응답으로 동화상을 표시할 수 있는 것 등의 특성을 요구하는데, 평판표시장치가 이에 적합하여 향후 차세대 디스플레이로 주목받고 있다.
일반적으로 박막트랜지스터(Thin Film Transistor)는 유기전계 발광표시장치(OLED:Organic Light Emitting Display Device) 또는 액정표시장치(LCD:Liquid Crystal Display Device)등의 표시장치에서 각각의 화소(Pixel)를 동작시키는 스위칭 소자로써 광범위하게 사용되고 있다. 이에 따라 박막트랜지스터의 제조에 많은 관심이 기울여지고 있으며, 더 특성이 우수하며 효율적인 박막 트랜지스터를 이용한 평판표시장치 및 그 구동방법들이 고안되고 있다.
상기 박막트랜지스터는 반도체층을 포함한 게이트 전극과 소스 및 드레인 전극은 불투명한 물질로 형성되어 있으며, 특히, 반도체층은 아몰포스 실리콘이나 다결정 실리콘등으로 사용하고 있으나, 이들의 재료는 투명하지 않기 때문에, 유기전계발광표시장치나 평판표시장치의 스위칭 소자로 불투명한 박막트랜지스터가 사용될 경우 불투명한 반도체층의 특성으로 인하여 채널의 폭을 넓히는데 한계가 있다. 따라서, 채널에 대전류가 흐르지 못하여 박막트랜지스터에 높은 전압을 인가해야 하며, 이로 인하여, 종래의 유기 발광표시장치의 발광소자가 열화되고, 소비전력이 증대되는 문제점이 있다.
그러므로 투명소자에 대한 연구가 계속되고 있으며, 상기 투명소자를 제조하기 위하여 기판으로서 플렉서블하며 투명한 플라스틱 기판이 많이 사용되고 있다. 또한 반도체층도 투명성이 우수한 ZnO, ZnSnO, CdSnO, GaSnO, TISnO, InGaZnO, CuAlO, SrCuO, LaCuOS의 산화물 계열을 사용하여 투명 반도체층을 형성하고 있다.
그러나 상기 플라스틱 기판은 고온특성에 약하기 때문에 이를 고려하여 수증기(H2O) 또는 오존(O3) 등을 이용하여 저온에서 공정을 시행할 수 있는 원자막증착법(atomic layer deposition) 등을 이용하여 상기 반도체층 등을 형성하여 투명소자를 제조할 수 있다.
그러나 상기와 같은 투명 반도체층은 산과 염기에 매우 약하므로, 상기 투명 반도체층은 습식식각에 의해 형성하기 어려우며, 소스/드레인 전극을 건식식각하는 경우에는 식각공정시 발생하는 플라즈마에 의해 ZnO와 같은 투명반도체층의 표면의 산소가 없어지므로(deficiency), 전기전도도가 급증된다는 문제점이 있다.
상기 문제점을 해결하기 위해 본원발명에서는 투명 반도체층을 구비하는 박막 트랜지스터를 제조할 때, 건식식각 공정에 의한 투명 반도체층의 손상을 최소한으로 줄이기 위하여 상기 투명 반도체층 상에 식각 보호막을 형성하는 것을 특징으로 하는 박막 트랜지스터 및 그의 제조방법을 제공하고자 한다.
본 발명은 상기 문제점을 해결하기 위하여 박막 트랜지스터 및 그의 제조방법으로, 기판 상기 기판 상에 위치하는 게이트 전극 상기 게이트 전극 상에 위치하는 게이트 절연막 상기 게이트 절연막 상에 위치하는 투명 반도체층 상기 투명 반도체층 상의 일부에 위치하는 식각 보호막 및 상기 식각 보호막의 일부를 노출시키며 상기 보호막 상에 위치하며, 상기 투명 반도체층과 연결되는 소스/드레인 전극을 특징으로 하는 박막 트랜지스터를 제공한다.
또한, 기판을 제공하고 상기 기판 상에 버퍼층을 형성하고 상기 버퍼층 상에 게이트 전극을 형성하고 상기 기판 전면에 걸쳐 게이트 절연막을 형성하고 상기 게이트 절연막 상에 투명 반도체 물질로 형성된 막을 형성하고 상기 기판 전면에 걸쳐 보호막을 형성하고 상기 보호막을 패터닝하여 식각 보호막을 형성하고 상기 투명 반도체 물질로 형성된 막을 패터닝하여 투명 반도체층을 형성하고 상기 보호막 상에 위치하되 보호막의 일부를 노출시키고, 상기 투명 반도체층과 일부가 연결되도록 건식식각하여 소스/드레인 전극을 형성하는 것을 특징으로 하는 박막 트랜지 스터의 제조방법을 제공한다.
상기와 같이, 본원발명은 박막트랜지스터에 관한 것으로, 바텀게이트 구조를 가지는 박막트랜지스터에 있어서, 투명 반도체층 상에 식각 보호막을 형성함으로써 식각과정에 의한 투명 반도체층의 손상을 줄일 수 있는 효과가 있다. 또한, 식각 보호막을 형성하는 과정에 있어서, 반도체층과 식각 보호막을 동시에 패터닝하여 공정 시간을 단축할 수 있는 효과가 있다.
본 발명에 있어서, 설명을 간략히 하기 위해 「투명」이라는 개념에는 「투명 또는 투과성을 갖는」이라는 개념이 포함되는 것으로 한다. 또한, 본 발명에서는 설명의 편의상, 유기 발광표시장치(OLED)를 이용한 발광 패널에 연결되는 조절부를 설명하였으나, LCD(Liquid Crystal Display), FED(Field Emission Display), PDP(Plasma Display Panel), ELD(Elector Luminescent Display) 및 VFD(Vacuum Fluorescent Display)등에도 응용되어 적용될 수 있다.
도 1a 및 도 1b는 본원발명의 제 1 실시예에 따른 박막트랜지스터에 관한 것이다.
도 1a를 참조하면, 기판(100)을 제공한다. 상기 기판(100)은 단결정 실리콘, 유리, 플라스틱, 사파이어 또는 석영기판일 수 있다. 바람직하게 상기 기판(100)은 투명성을 가지는 것이 바람직하다. 상기 기판(100) 상에 기판으로 불순물이 침투하는 것을 막기 위하여 버퍼층(105)을 형성한다.
그리고 나서, 상기 버퍼층(105) 상에 게이트 전극(110)을 형성한 후, 상기 기판 전면에 걸쳐 게이트 절연막(120)을 형성한다. 상기 게이트 절연막(120)은 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막일 수 있다. 그리고 나서, 상기 게이트 절연막(120) 상에 투명 반도체 물질을 도포하여 기판 전체에 막을 형성한다. 그리고 나서 상기 기판 전면에 걸쳐 보호막을 형성한다. 그 후에 상기 보호막 상에 포토레지스트를 도포한 후 상기 게이트 전극(110)을 상부에서 UV를 조사하여 마스크로 하여 노광처리한 후 패터닝하여 식각 보호막(140)을 형성한다. 그리고 나서 상기 투명 반도체 물질을 패터닝 하여 투명 반도체층(130)을 형성한다.
도 1b를 참조하면, 상기와 같이 형성된 투명 반도체층(130)과 식각 보호막(140)막 상에 기판 전면에 걸쳐 소스/드레인 전극 물질을 도포한 후, 건식식각과정을 통하여 패터닝한다. 그래서 상기 식각 보호막(140)의 일부를 노출시키며 상기 투명 반도체층(130)의 양쪽 에지부분에 연결되는 소스/드레인 전극(150a,150b)를 형성한다.
이때, 상기 소스/드레인 전극(150a,150b)은 건식식각을 하여 형성한다. 그 이유는 상기 투명 반도체층(130)은 산화아연계열로 산과 염기에 매우 약하기 때문에 습식식각으로 소스/드레인 전극(150a,150b)을 형성할 때에 상기 투명 반도체층(130)이 손상을 입을 수 있다. 그러나 상기 건식식각으로 소스/드레인 전극(150a,150b)을 형성할 때에는 반도체층이 비정질 실리콘인 경우에는 별다른 문제는 없으나, 본원발명과 같이 투명 반도체층(130)인 경우에는 상기 투명 반도체층(130)의 표면의 산소가 없어지므로(deficiency) 전기전도도가 급증하는 문제점이 생긴다. 그러므로 상기 소스/드레인 전극(150a,150b)은 건식식각으로 패터닝하되, 본원발명과 같이 상기 투명 반도체층(130) 상에 식각 보호막(140)막을 형성함으로써 상기 투명 반도체층(140)을 보호할 수 있게 해야 한다.
또한, 상기 투명 반도체층(130)은 투명성을 띠는 물질로 형성될 수도 있는데, 바람직하게 ZnO, ZnSnO, ZnlnO, ZnGaO, ZnlnGaO, ZnSnO 등과 같은 아연(Zn) 산화물 계열 중 어느 하나의 물질로 형성할 수 있다.
상기 게이트 전극(130)과 상기 소스/드레인 전극(150a,150b)은 투명하거나 반투명한 재료로 형성되는데, 전도성과 투명성이 양호한 금속인 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 및 반투명 금속 등으로 형성되며, 이에 한정되지는 않는다.
그리고 본원발명에서는 식각 보호막(140)을 형성하는 것에 의의가 있으며, 바람직하게 상기 식각 보호막(140)은 무기막으로 많이 형성되며 폴리이미드계 수지 등과 같은 절연성 유기물로도 형성될 수 있고, 상기 물질들 중 2 이상의 조합으로 이루어진 다층 구조도 가능하다. 두께는 300 내지 3000Å으로 통상적인 보호막의 두께 정도로 형성한다
또한, 상기 게이트 절연막(120)은 산화막, 질화막 또는 투명 절연성 재료 등으로 형성되며, 이에 한정되지는 않는다.
상기와 같은 방법으로 본 발명의 제 1 실시예에 따른 박막트랜지스터를 완성하였다.
도 2a 및 도 2b는 본발명의 제 2 실시예에 따른 박막트랜지스터에 관한 것이다.
도 2a를 참조하면, 기판(100)을 제공한다. 상기 기판(100)은 단결정 실리콘, 유리, 플라스틱, 사파이어 또는 석영기판일 수 있다. 바람직하게 상기 기판(100)은 투명성을 가지는 것이 바람직하다. 상기 기판(100) 상에 기판으로 불순물이 침투하는 것을 막기 위하여 버퍼층(105)을 형성한다.
그리고 나서, 상기 버퍼층(105) 상에 게이트 전극(110)을 형성한 후, 상기 기판 전면에 걸쳐 게이트 절연막(120)을 형성한다. 상기 게이트 절연막(120)은 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막일 수 있다. 그리고 나서, 상기 게이트 절연막(120) 상에 투명 반도체 물질을 도포하여 기판 전체에 막(130a)을 형성한다. 그리고 나서 상기 기판 전면에 걸쳐 보호막(140a)을 형성한다. 그 후에 상기 보호막 상에 포토레지스트(20)를 도포한 후, 상기 게이트 전극(110)을 마스크로 하여 기판 아래에서 UV를 조사하여, 노광처리를 실시한다.
도 2b를 참조하면, 상기와 같이 노광처리한 보호막을 패터닝하여 식각 보호막(140)을 형성한다. 그리고 나서 상기 투명 반도체 물질을 패터닝 하여 투명 반도체층(130)을 형성한다.
그 후에 상기와 같이 형성된 투명 반도체층(130)과 식각 보호막(140)막 상에 기판 전면에 걸쳐 소스/드레인 전극 물질을 도포한 후, 건식식각과정을 통하여 패터닝한다. 그래서 상기 식각 보호막(140)의 일부를 노출시키며 상기 투명 반도체층(130)의 양쪽 에지부분에 연결되는 소스/드레인 전극(150a,150b)를 형성한다.
이때, 상기 소스/드레인 전극(150a,150b)은 건식식각을 하여 형성한다. 그 이유는 상기 실시예 1에서와 같이, 동일한 이유로 상기 소스/드레인 전극(150a,150b)은 건식식각으로 패터닝하되, 본원발명과 같이 상기 투명 반도체층(130) 상에 식각 보호막(140)막을 형성함으로써 상기 투명 반도체층(140)을 보호할 수 있게 해야한다.
또한, 상기 투명 반도체층(130)은 투명성을 띠는 물질로 형성될 수도 있는데, 바람직하게 ZnO, ZnSnO, ZnlnO, ZnGaO, ZnlnGaO, ZnSnO 등과 같은 아연(Zn) 산화물 계열 중 어느 하나의 물질로 형성할 수 있다.
상기 게이트 전극(130)과 상기 소스/드레인 전극(150a,150b)은 투명하거나 반투명한 재료로 형성되는데, 전도성과 투명성이 양호한 금속인 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 및 반투명 금속 등으로 형성되며, 이에 한정되지는 않는다.
그리고 본원발명에서는 식각 보호막(140)을 형성하는 것에 의의가 있으며, 바람직하게 상기 식각 보호막(140)은 무기막으로 많이 형성되며 폴리이미드계 수지 등과 같은 절연성 유기물로도 형성될 수 있고, 상기 물질들 중 2 이상의 조합으로 이루어진 다층 구조도 가능하다. 두께는 300 내지 3000Å으로 통상적인 보호막의 두께 정도로 형성한다
또한, 상기 게이트 절연막(120)은 산화막, 질화막 또는 투명 절연성 재료 등으로 형성되며, 이에 한정되지는 않는다.
상기와 같은 방법으로 본 발명의 제 2 실시예에 따른 박막트랜지스터를 완성 하였다.
도 3a 및 도 3b는 본 발명의 제 3실시예에 따른 박막트랜지스터의 제조방법이다.
도 3a를 참조하면, 상기 기판(100) 상에 기판으로부터 불순물이 침투하는 것을 방지하기 위하여 버퍼층(105)을 형성한다.그 후에, 게이트 전극(110)을 형성하고, 기판 전면에 걸쳐 게이트 절연막(120)을 형성한다.그 후에 제 1실시예와 동일한 방법으로 상기 게이트 절연막(120) 상에 투명 반도체 물질을 도포하여 기판 전체에 막(130a)을 형성한다. 그리고 나서 상기 기판 전면에 걸쳐 보호막(140a)을 형성한다. 그 후에 상기 보호막 상에 포토레지스트(20)를 도포한 후, 하프-톤 마스크(200)를 사용하여 노광처리를 실시한다.
도 3b를 참조하면, 상기와 같이 노광처리 한 후, 패터닝하여 투명 반도체층(130)을 형성하고, 제 1 실시예에서 언급한 이유와 동일한 이유로 식각 보호막(140)을 형성한다. 또한 상기 투명 반도체층(130)과 식각 보호막(140)은 하프-톤 마스크(200)에 의해 동시에 형성할 수 있다.
상기와 같이 투명 반도체층(130)과 식각 보호막(140)을 형성한 후, 기판 전면에 걸쳐 소스/드레인 전극 물질을 도포한 후 건식식각과정을 통하여 패터닝한다. 이러한 이유는 상기 실시예 1 및 2와 동일하므로 중복을 피하기 위하여 생략한다.
그리고 나서, 상기 식각 보호막(140)의 일부를 노출시키며 상기 투명 반도체층(130) 의 양쪽 에지부분에 연결되는 소스/드레인 전극(150a,150b)을 형성한다.
또한, 상기 투명 반도체층(130)은 투명성을 띠는 물질로 형성될 수도 있는데, 바람직하게 ZnO, ZnSnO, ZnlnO, ZnGaO, ZnlnGaO, ZnSnO 등과 같은 아연(Zn) 산화물 계열 중 어느 하나의 물질로 형성할 수 있다.
상기 게이트 전극(110)과 상기 소스/드레인 전극(150a,150b)은 투명하거나 반투명한 재료로 형성되는데, 전도성과 투명성이 양호한 금속인 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 및 반투명 금속 등으로 형성되며, 이에 한정되지는 않는다.
본원발명에서는 식각 보호막(140)을 형성하는 것에 의의가 있으며, 바람직하게 상기 식각 보호막(140)은 무기막으로 많이 형성되며 폴리이미드계 수지 등과 같은 절연성 유기물로도 형성될 수 있고, 상기 물질들 중 2 이상의 조합으로 이루어진 다층 구조도 가능하다. 두께는 300 내지 3000Å으로 통상적인 보호막의 두께 정도로 형성한다.
또한, 상기 게이트 절연막(120)은 산화막, 질화막 또는 투명 절연성 재료 등으로 형성되며, 이에 한정되지는 않는다. 상기와 같은 방법으로 본 발명의 제 3 실시예에 따른 박막트랜지스터를 완성하였다.
이어서, 상기 표 1을 참조하여 더 자세히 설명한다.
표 1은 본원발명에 실시예 1에 따라 형성된 박막트랜지스터의 전자 이동도(mobility), 문턱전압(threshold voltage), S팩터(S factor), Ion/Ioff 를 나타낸 표로서, 실시예1은 본원발명에 따른 식각 보호막이 형성되어 있는 박막트랜지스 터에 관한 데이터이고, 비교예는 실시예1과 동일한 방법으로 형성되기는 하나 식각 보호막은 형성하지 않은 구조의 박막트랜지스터에 관한 데이터이다.
[표 1]
전자이동도(㎠/v.s) 문턱전압(V) S 팩터 Ion/Ioff
실시예1 4.35 2.2 2.2 1.03×105
비교예 1.1 11.6 3.5 8.02×104
상기 표1을 참조하면, 실시예1의 전자이동도는 4.35㎠/v.s이고, 비교예의 전자이동도는 1.1㎠/v.s로써,실시예1의 값이 훨씬 더 우수함으로써, 본원발명의 식각 보호막을 구비한 박막트랜지스터가 전자 이동도가 식각 보호막을 구비하지 않은 박막트랜지스터 보다 훨씬 우수한 것을 알 수 있다. 그리고 문턱전압은 실시예1의 값이 2.2V이고 비교예가 11.6V로써, 식각보호막이 형성되어 있는 박막트랜지스터의 문턱전압이 더 낮은 것을 알 수 있어 본원발명에 의한 박막트랜지스터가 훨씬 더 우수함을 알 수 있다. 또한, S 팩터도 실시예1은 2.2 이고 비교예는 3.5로써 실시예1의 값이 더 작고, Ion/Ioff 값도 실시예1은 1.03×105A이고, 비교예는 8.02×104A인 것으로 실시예1의 값이 더 작은 것을 알 수 있다.
그러므로 상기 데이터를 비교하였을 때 본 발명에 따른 실시예1의 데이터가 더 우수함으로써, 본원발명에 따라 형성된 식각보호막이 형성된 박막트랜지스터의 경우 식각보호막이 형성되지 않은 박막트랜지스터보다 소자의 성능이 훨씬 더 우수함을 알 수 있다.
참고로, 본 발명은 세가지의 실시예를 제시하고 있으나, 상기 세가지의 실시예는 본 발명을 잘 설명하기 위한 것일 뿐, 본원발명이 상기 실시예에 국한되는 것은 아니다.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 단면도이고,
도 2a 및 도 2b는 본 발명의 제 2 실시예에 따른 단면도이고,
도 3a 및 도 3b는 본 발명의 제 3 실시예에 따른 단면도이다.

Claims (10)

  1. 기판;
    상기 기판 상에 위치하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치하는 투명 반도체층;
    상기 투명 반도체층 상의 일부에 위치하는 식각 보호막; 및
    상기 식각 보호막의 일부를 노출시키며 상기 보호막 상에 위치하며, 상기 투명 반도체층의 양쪽 엣지 부분과 연결되는 소스/드레인 전극을 특징으로 하는 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 기판은 단결정 실리콘, 유리, 플라스틱, 사파이어 또는 석영기판 중 어느 하나로 이루어진 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 투명 반도체층은 ZnO, ZnSnO, ZnlnO, ZnGaO, ZnlnGaO, ZnSnO 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1항에 있어서,
    상기 식각 보호막은 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층인 것 을 특징으로 하는 박막 트랜지스터.
  5. 기판을 제공하고,
    상기 기판 상에 버퍼층을 형성하고,
    상기 버퍼층 상에 게이트 전극을 형성하고,
    상기 기판 전면에 걸쳐 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 투명 반도체 물질로 형성된 막을 형성하고,
    상기 기판 전면에 걸쳐 보호막을 형성하고,
    상기 보호막을 패터닝하여 식각 보호막을 형성하고,
    상기 투명 반도체 물질로 형성된 막을 패터닝하여 투명 반도체층을 형성하고,
    상기 보호막 상에 위치하되 보호막의 일부를 노출시키고, 상기 투명 반도체층과 일부가 연결되도록 건식식각하여 소스/드레인 전극을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제 5항에 있어서,
    상기 패터닝은 포토리소그래피 공정을 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제 5항에 있어서,
    상기 포토리소그래피 과정은 백노광 공정을 포함하는 것을 특징으로 하는 박 막 트랜지스터의 제조방법.
  8. 제 5항에 있어서,
    상기 식각 보호막과 상기 투명 반도체층은 하프-톤 마스크를 사용하여 동시에 형성하는 것을 포함하는 박막 트랜지스터의 제조방법.
  9. 제 5항에 있어서,
    상기 투명 반도체층은 스퍼터링, 화학증착법 또는 원자막증착법에 의해 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제 5항에 있어서,
    상기 식각 보호막은 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020080045497A 2008-05-16 2008-05-16 박막 트랜지스터 및 그의 제조방법 KR100944808B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080045497A KR100944808B1 (ko) 2008-05-16 2008-05-16 박막 트랜지스터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080045497A KR100944808B1 (ko) 2008-05-16 2008-05-16 박막 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090119446A KR20090119446A (ko) 2009-11-19
KR100944808B1 true KR100944808B1 (ko) 2010-02-26

Family

ID=41603148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080045497A KR100944808B1 (ko) 2008-05-16 2008-05-16 박막 트랜지스터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100944808B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543867A (zh) * 2012-03-08 2012-07-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体管阵列基板的制造方法
US8614443B2 (en) 2011-02-17 2013-12-24 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980058416A (ko) * 1996-12-30 1998-10-07 김영환 액정 표시 소자의 제조방법
KR20070040523A (ko) * 2005-10-12 2007-04-17 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR20080001505A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980058416A (ko) * 1996-12-30 1998-10-07 김영환 액정 표시 소자의 제조방법
KR20070040523A (ko) * 2005-10-12 2007-04-17 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR20080001505A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614443B2 (en) 2011-02-17 2013-12-24 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN102543867A (zh) * 2012-03-08 2012-07-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体管阵列基板的制造方法

Also Published As

Publication number Publication date
KR20090119446A (ko) 2009-11-19

Similar Documents

Publication Publication Date Title
US11183597B2 (en) Semiconductor device and manufacturing method thereof
JP6534473B2 (ja) 表示装置
KR101684853B1 (ko) 반도체장치, 게이트선 구동회로, 표시장치 및 전자기기
TWI476915B (zh) 半導體裝置及其製造方法
TWI423436B (zh) 有機發光顯示裝置和製造其之方法
TWI515907B (zh) 半導體裝置及其製造方法
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR20090098033A (ko) 박막 트랜지스터 및 그 제조방법
CN108172595A (zh) 薄膜晶体管基底
US20140110702A1 (en) Oxide Thin Film Transistor And Method For Manufacturing The Same, Array Substrate, And Display Apparatus
KR20140135655A (ko) 반도체 장치
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
KR100944808B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR100959109B1 (ko) 박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치
KR20130101750A (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
CN116249393A (zh) 显示背板及其制作方法和显示面板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 11