TWI515907B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI515907B
TWI515907B TW098137298A TW98137298A TWI515907B TW I515907 B TWI515907 B TW I515907B TW 098137298 A TW098137298 A TW 098137298A TW 98137298 A TW98137298 A TW 98137298A TW I515907 B TWI515907 B TW I515907B
Authority
TW
Taiwan
Prior art keywords
electrode
thin film
oxide semiconductor
film transistor
layer
Prior art date
Application number
TW098137298A
Other languages
English (en)
Other versions
TW201034202A (en
Inventor
山崎舜平
坂田淳一郎
丸山哲紀
井本裕己
淺野裕治
肥塚純一
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201034202A publication Critical patent/TW201034202A/zh
Application granted granted Critical
Publication of TWI515907B publication Critical patent/TWI515907B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置及其製造方法
本發明係有關將氧化物半導體膜用於通道形成區的半導體裝置及其製造方法。例如，本發明係有關薄膜電晶體，或安裝有以含有薄膜電晶體的液晶顯示面板為代表的電光裝置作為部件之電子裝置或具有包含有機發光元件的發光顯示裝置的電子裝置。
在此說明中，"半導體裝置"是指能夠藉由利用半導體特性而作用的裝置，因此電光裝置、半導體電路以及應用半導體元件的電子裝置都是半導體裝置。
近年來，對在配置為矩陣狀的每個顯示像素中設置由薄膜電晶體(以下稱為TFT)構成的切換元件的主動矩陣型顯示裝置(諸如，液晶顯示裝置及發光顯示裝置或電泳顯示裝置)的研究開發日益火熱。由於主動矩陣型顯示裝置在各個像素(或每個點)中設置切換元件，從而在增加像素數的情況下，與單純矩陣方式相比，能夠以低電壓進行驅動而具有優勢。
另外，將氧化物半導體用於通道形成區來形成薄膜電晶體(TFT)等，並且將其應用於電子裝置或光裝置的技術受到關注。例如，可以舉出將ZnO用於通道形成區的薄膜電晶體、將包含銦、鎵和鋅的氧化物用於通道形成區的薄膜電晶體。另外，在專利文獻1和專利文獻2等中揭示有如下技術：將上述將氧化物半導體用於通道形成區的薄膜電晶體形成在透光基板上，並將它應用於影像顯示裝置的切換元件等。
專利文獻1日本專利申請公開2007-123861號公報
專利文獻2日本專利申請公開2007-096055號公報
對於將氧化物半導體用於通道形成區的薄膜電晶體，要求操作速度快，製造程序相對簡單，並且具有充分的可靠性。
在形成薄膜電晶體時，包含源極電極及汲極電極的導電層使用低電阻的金屬材料。尤其是，在製造用來進行大面積顯示的顯示裝置時，起因於佈線的電阻的信號遲延問題較為顯著。所以，佈線或電極的材料較佳使用電阻值低的金屬材料。但是，當薄膜電晶體採用由金屬材料構成的源極電極及汲極電極與氧化物半導體層直接接觸的結構時，有可能導致接觸電阻增大。另外，可以認為以下原因是導致接觸電阻增大的主要原因之一：在源極電極及汲極電極與氧化物半導體層的接觸面上形成肖特基接面。
本發明的實施例的目的之一在於提供一種降低了通道形成區域的氧化物半導體層與源極電極及汲極電極的接觸電阻的半導體裝置及其製造方法。
另外，本發明的實施例的目的之一還在於減少使用氧化物半導體的半導體裝置的電特性的變動。例如，在液晶顯示裝置和使用有機發光元件的顯示裝置中，有可能發生起因於其半導體裝置的電晶體特性的變動的顯示變動。尤其是在具有發光元件的顯示裝置中，當以向像素電極導通一定的電流的方式設置的TFT(配置在驅動電路中的TFT或向像素中的發光元件供應電流的TFT)的導通電流(Ion)的變動性較大時，有可能發生配置在像素中的發光元件的發光亮度的變動。如上所述，本發明的實施例的目的在於解決上述問題的至少一個。
以InMO3(ZnO)m(m>0)表示在本發明說明中使用的氧化物半導體的一個例子。藉由將由該氧化物半導體構成的薄膜用於通道形成區，以製造薄膜電晶體。另外，M表示從Ga、Fe、Ni、Mn和Co選出的一種金屬元素或多種金屬元素。例如，作為M，有時採用Ga，有時包含Ga以外的上述金屬元素諸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半導體中，有不僅包含作為M的金屬元素，而且還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物的氧化物半導體。在本發明說明中，將該薄膜也稱為包含銦、鎵和鋅的氧化物半導體或In-Ga-Zn-O類非單晶膜。另外，在In-Ga-Zn-O類非單晶膜中含有的鈉(Na)的濃度為5×1018/cm3以下，較佳為1×1018/cm3以下。
另外，能夠使用如下方法形成優良的導電膜：在包含氮氣的氛圍中濺射以包含銦、鎵和鋅的氧化物為成分的靶材，以形成包含銦、鎵和鋅的氧氮化物膜，並且對該氧氮化物膜進行加熱處理。
因此，只要將包含銦、鎵和鋅的氧化物半導體層用於通道形成區，並且在該氧化物半導體層與源極電極及汲極電極之間插入含有包含銦、鎵和鋅的氧氮化物的緩衝層，以降低薄膜電晶體的接觸電阻，即可。
另外，至於在包含氮氣的氛圍中濺射以包含銦、鎵和鋅的氧化物為成分的靶材而形成的包含銦、鎵和鋅的氧氮化物膜，沉積氛圍中的氮氣濃度越高，在該氧氮化物膜的成分中佔有的氮的比率越高而氧的比率越低。由此可知，氮原子主要取代氧原子，並且價數不同的氮原子取代氧原子而呈現導電性。
本發明的半導體裝置的實施例是一種具有包含銦、鎵和鋅的氧化物半導體層的半導體裝置，該方式包括在半導體層與源極電極及汲極電極之間設置有包含銦、鎵、鋅、氧和氮的緩衝層的薄膜電晶體及其製造方法。
根據本發明的電施例的薄膜電晶體是一種薄膜電晶體，包括：閘極電極；覆蓋閘極電極的閘極絕緣膜；中間夾著閘極絕緣膜與閘極電極重疊的氧化物半導體層；以及在氧化物半導體層上端部與閘極電極重疊的第一電極及第二電極，其中在氧化物半導體層與第一電極之間接觸它們地設置有第一緩衝層，而在氧化物半導體層與第二電極之間接觸它們地設置有第二緩衝層，並且第一緩衝層及第二緩衝層包含銦、鎵、鋅、氧和氮。
根據本發明的實施的薄膜電晶體是一種薄膜電晶體，包括：覆蓋閘極電極的閘極絕緣膜；在閘極絕緣膜例上端部與閘極電極重疊的第一電極及第二電極；第一電極上的第一緩衝層；第二電極上的第二緩衝層；以及與第一電極及第二電極的端部重疊的氧化物半導體層，其中氧化物半導體層接觸第一電極及第二電極的側表面和第一緩衝層及第二緩衝層的上表面及側表面，並且第一緩衝層及第二緩衝層包含銦、鎵、鋅、氧和氮。
另外，本發明的實施例是上述薄膜電晶體，其中相對於緩衝層含有的氧(O)的氮(N)的比率(N/O)為5原子%以上且80原子%以下。
另外，本發明的實施例是上述薄膜電晶體，其中氧化物半導體層包含銦、鎵和鋅。
另外，本發明的實施例是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在閘極電極上形成閘極絕緣膜；在閘極絕緣膜上形成與閘極電極重疊之包含銦、鎵和鋅的氧化物半導體層；在氧化物半導體層上形成緩衝層；以及在緩衝層上形成第一電極及第二電極，其中緩衝層藉由在包含氮氣的氛圍中濺射以包含銦、鎵和鋅的氧化物為成分的靶材而形成。
另外，本發明的實施例是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在閘極電極上形成閘極絕緣膜；在閘極絕緣膜上形成其端部與閘極電極重疊的第一電極及第二電極；在第一電極及第二電極上形成緩衝層；以及在緩衝層上形成包含銦、鎵和鋅的氧化物半導體層，其中緩衝層藉由在包含氮氣的氛圍中濺射以包含銦、鎵和鋅的氧化物為成分的靶材而形成。
根據本發明的實施例，能夠得到一種寄生電阻小並且開關(on/off)比高的薄膜電晶體。因此，可以提供電氣特性高且可靠性良好的半導體裝置。
以下，參照附圖詳細地說明本發明的實施例。但是，本發明不局限於以下的說明，所屬技術領域的技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施模式所記載的內容中。注意，在以下所說明的本發明的結構中，在不同的附圖中共同使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略其重複說明。
實施例1
在本電施例中，說明半導體裝置的薄膜電晶體及其製造程序。具體地說，說明具有薄膜電晶體的顯示裝置的像素部的製造程序。
圖1A和1B示出本實施例的薄膜電晶體。圖1A是俯視圖，而圖1B是沿圖1A的A1-A2及B1-B2的剖面圖。
圖1A和1B所示的薄膜電晶體150的氧化物半導體層113設置為在彼此相對的第一電極115a及第二電極115b下隔著閘極絕緣膜覆蓋閘極電極111。就是說，氧化物半導體層113設置為與閘極電極111重疊並接觸閘極絕緣膜102的上表面部和緩衝層(114a及114b)的下表面部。這裏，緩衝層114a層疊在第一電極115a與氧化物半導體層113之間，與此同樣，緩衝層114b層疊在第二電極115b與氧化物半導體層113之間。
氧化物半導體層由In-Ga-Zn-O類非單晶膜構成。In-Ga-Zn-O類非單晶膜的組成比率隨沉積條件而變化。使用金屬氧化物的組成比率為In2O3：Ga2O3：ZnO=1：1：1的靶材(金屬元素的組成比率為In：Ga：Zn=1：1：0.5)，藉由濺射法進行沉積。這裏，以氬氣流量40sccm的沉積條件為條件1，而以氬氣流量10sccm及氧流量5sccm的沉積條件為條件2。
在使用電感耦合電漿質譜法(ICP-MS)測定在不同的沉積條件下形成的氧化物半導體膜的組成比率的情況下，典型的氧化物半導體膜的組成比率為：在條件1下沉積的情況下，InGa0.95，Zn0.41，O3.33；在條件2下沉積的情況下，InGa0.94，Zn0.40，O3.31。
另外，將測定方法轉換為盧瑟福背向散射分析法(RBS)而量化的典型的氧化物半導體膜的組成比率為：在條件1下沉積的情況下，InGa0.93，Zn0.44，O3.49；在條件2下沉積的情況下，InGa0.92，Zn0.45，O3.86。
另外，對藉由濺射法形成的氧化物半導體膜進行200℃至500℃，典型為300℃至400℃的熱處理10分鐘至100分鐘。藉由進行X射線繞射法(XRD)的分析，能夠觀察到非晶結構，而得到非單晶膜。
在氧化物半導體層113與第一電極115a之間接觸它們地設置有緩衝層114a，而在氧化物半導體層113與第二電極115b之間接觸它們地設置有緩衝層114b。另外，緩衝層(114a及114b)由包含銦、鎵和鋅的氧氮化物構成，其導電率高於氧化物半導體層113。因此，在本實施例的薄膜電晶體150中，緩衝層(114a及114b)發揮與電晶體的源極區及汲極區相同的功能。
如上所述，藉由在氧化物半導體層113與第一電極115a之間及所述氧化物半導體層113與第二電極115b之間設置其導電率高於氧化物半導體層的緩衝層(114a及114b)，能夠使薄膜電晶體150穩定地操作。另外，接面洩漏下降，從而能夠提高薄膜電晶體150的特性。
以下，參照圖2A至3C說明圖1A和1B所示的薄膜電晶體150的製造方法。
在圖2A中，作為基板100，可以使用藉由熔化法或浮法製造的無鹼玻璃基板例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等；或陶瓷基板，還可以使用具有可耐受本製造程序的處理溫度的耐熱性的塑膠基板等。例如，較佳使用作為成分比氧化鋇(BaO)的含量多於硼酸(B2O3)的含量，應變點為730℃以上的玻璃基板。這是因為即使在700℃左右的高溫下對氧化物半導體層進行熱處理，玻璃基板不會彎曲的緣故。
此外，還可以使用在不銹鋼合金等金屬基板表面上設置絕緣膜的基板。在基板100為母玻璃的情況下，基板100的尺寸可以採用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。
此外，也可以在基板100之上形成用作基底膜的絕緣膜。作為基底膜，藉由CVD法或濺射法等形成氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜的單層或疊層，即可。
接著，形成用作包括閘極電極111的閘極佈線、電容器佈線和端子部的導電膜。導電膜可以使用鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)等。尤其是，該導電膜較佳由鋁(Al)和銅(Cu)等低電阻導電材料形成，然而，當僅採用鋁單質時耐熱性很低且有容易腐蝕等問題，所以較佳與耐熱性導電材料組合來形成導電膜。
作為導電膜，較佳使用添加有鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、碳(C)或矽(Si)等元素的以鋁為主要成分的膜、以這些元素為主要成分的合金材料或添加有化合物的鋁合金。
另外，還可以在低電阻導電膜上層疊由耐熱導電材料構成的導電膜而使用。作為耐熱導電材料，使用從鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)選出的元素、以所述元素為成分的合金、組合所述元素的合金膜、或以所述元素為成分的氮化物而形成。
另外，還可以使用透明導電膜，作為其材料還可以使用氧化銦氧化錫合金(In2O3-SnO2，簡稱為ITO)、含有矽或氧化矽的銦錫氧化物、銦鋅氧化物、氧化鋅等。
藉由濺射法或真空蒸鍍法，形成50nm以上且300nm以下厚的用作閘極電極111的導電膜。藉由將用作閘極電極111的導電膜的厚度設定為300nm以下，能夠防止以後形成的半導體膜和佈線的斷路。另外，藉由將用作閘極電極111的導電膜的厚度設定為50nm以上，可以降低閘極電極111的電阻，並可以實現大面積化。
在本電施例中，在基板100的整個表面上藉由濺射法層疊以鋁為第一成分的膜和鈦膜作為導電膜。
接著，使用抗蝕劑掩罩，該抗蝕劑掩罩使用本實施例中的第一光罩而形成，藉由蝕刻去除形成在基板100上的導電膜的不需要的部分，以形成佈線和電極(包括閘極電極111的閘極佈線、電容器佈線和端子)。此時，藉由蝕刻，至少將閘極電極111的端部形成為錐形。
接著，形成閘極絕緣膜102。作為用作閘極絕緣膜102的絕緣膜的例子，可以舉出氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧化鎂膜、氧化釔膜、氧化鉿膜、氧化鉭膜。
在此，氧氮化矽膜是指具有如下組成的膜：氧的含量比氮的含量多，並且，在55原子%至65原子%的濃度範圍內包含氧，在1原子%至20原子%的濃度範圍內包含氮，在25原子%至35原子%的濃度範圍內包含矽，在0.1原子%至10原子%的濃度範圍內包含氫。另外，氮氧化矽膜為在其組成中氮含量高於氧含量的膜，其中以15原子%至30原子%的濃度範圍包含氧，以20原子%至35原子%的範圍包含氮，以25原子%至35原子%的範圍包含矽，以15原子%至25原子%的範圍包含氫。
閘極絕緣膜102既可由單層構成，又可由兩層或三層的絕緣膜的疊層構成。例如，在使用氮化矽膜或氮氧化矽膜形成接觸基板的閘極絕緣膜102的情況下，能夠提高基板100與閘極絕緣膜102的黏合力，另外，能夠防止來自基板100的雜質擴散到氧化物半導體層113，再者，能夠防止包括閘極電極111的導電層的氧化。也就是說，能夠防止膜剝離，並能夠提高之後形成的薄膜電晶體的電特性。
另外，閘極絕緣膜102的厚度為50nm至250nm。藉由將閘極絕緣膜的厚度設定為50nm以上，能夠覆蓋包括閘極電極111的導電層的凹凸不平，因此是較佳的。
在本實施例中，藉由電漿CVD法或濺射法，形成100nm厚的氧化矽膜作為閘極絕緣膜102。圖2A示出此時的剖面圖。
接著，還可以對形成氧化物半導體膜之前的閘極絕緣膜102進行電漿處理。在本實施例中，將氧氣和氬氣引入到搬入了基板的濺射裝置，產生電漿，並且對露出的閘極絕緣膜102的表面進行反向濺射(reverse sputtering)，來照射氧自由基、氧等。像這樣，去除附著於表面的灰塵。
在被進行了電漿處理的閘極絕緣膜102不暴露於空氣的狀態下在其上形成氧化物半導體膜。從避免灰塵和水分附著於閘極絕緣膜102與氧化物半導體膜的介面的觀點來看，在被進行了電漿處理的閘極絕緣膜102不暴露於空氣的狀態下形成氧化物半導體膜是有效的。另外，氧化物半導體膜的沉積既可使用與先進行反向濺射的處理室同一處理室，又可使用與先進行反向濺射的處理室不同的處理室，只要在不暴露於空氣的狀態下被沉積。
在本實施例中，使用直徑8英寸的包含In、Ga以及Zn的氧化物半導體靶材(作為組成比率，In2O3：Ga2O3：ZnO=1：1：1)來沉積氧化物半導體膜。使用濺射法作為沉積方法，將基板和靶材之間的距離設定為170mm，將壓力設定為0.4Pa，將直流(DC)電源設定為0.5kW，並且在氬或氧氛圍中實施沉積。另外，藉由使用脈衝直流(DC)電源，能夠減少灰塵，並且膜厚度的分佈也均勻，因此是較佳的。將氧化物半導體膜的厚度設定為5nm至200nm。在本實施例中，氧化物半導體膜的厚度為100nm。
緩衝層使用包含銦、鎵和鋅的導電氧氮化物。用作緩衝層的包含銦、鎵和鋅的導電氧氮化物中的相對於氧(O)的氮(N)的比率(N/O)在5原子%以上且80原子%以下的範圍，較佳在10原子%以上且50原子%以下的範圍。用作緩衝層的包含銦、鎵和鋅的導電氧氮化物膜藉由如下方法形成：在包含氮的氛圍中使用以包含銦、鎵和鋅的氧化物為成分的靶材藉由濺射法來實施沉積，並且進行加熱處理。
在本實施例中，使用將包含銦、鎵和鋅的氧化物燒結而形成的直徑12英寸的靶材(In2O3：Ga2O3：ZnO=1：1：1)，將基板和靶材之間的距離設定為60mm，將壓力設定為0.4Pa，將直流(DC)電源設定為0.5kW，並且在氬與氮的混合氣體氛圍中實施沉積。氧氮化物膜的厚度為2nm至100nm。將混合氣體的總流量設定為40sccm，並混合1sccm至40sccm的氮氣來實施沉積。在本實施例中，用作緩衝層的導電氧氮化物膜的厚度為5nm。
另外，較佳地是，在沉積氧化物半導體膜之後，將它不暴露於空氣地連續沉積氧氮化物膜。在本實施例中，說明使用多個沉積室由裝載鎖定室分離並藉由搬運室連接的多室型濺射裝置在不同的沉積室中來沉積氧化物半導體膜和氧氮化物膜的方式。另外，還可以在同一個沉積室中改變沉積氛圍來沉積氧化物半導體膜和氧氮化物膜。具體地說，可以在氬或包含氧的氛圍中沉積氧化物半導體膜，並且在氬與氮的混合氣體氛圍中沉積導電氧氮化物膜。另外，還可以在不同的沉積氛圍中濺射具有同一個成分的靶材，以分別形成氧化物半導體膜和氧氮化物膜。如果在同一個沉積室中改變沉積氛圍來分別形成氧化物半導體膜和氧氮化物膜，不需要將基板搬運到另一沉積室，從而不僅能夠縮短製造時間，而且還能夠使用小型沉積裝置。另外，藉由使用脈衝直流(DC)電源，能夠減少灰塵，並且膜厚度的分佈也均勻，因此是較佳的。
如果包含銦、鎵和鋅的氧氮化物含有的氮的比率過低，即使進行加熱處理也會導致載子產生的不足，從而不能充分提高導電率。另一方面，如果包含銦、鎵和鋅的氧氮化物含有的氮的比率過高，即使進行加熱處理也會導致缺陷的增加，從而不能充分提高導電率。根據上述理由，用作緩衝層的包含銦、鎵和鋅的氧氮化物膜中的相對於氧(O)的氮(N)的比率(N/O)應該在適當的範圍。
在形成包含銦、鎵和鋅的氧氮化物膜之後，需要對該氧氮化物膜進行加熱處理，以提高導電率。較佳進行200℃至600℃，典型為300℃至500℃的加熱處理。在本實施例中，將包含銦、鎵和鋅的氧氮化物膜放在爐中，在氮氛圍中或空氣氛圍中進行350℃的熱處理1小時。藉由進行該熱處理，構成氧氮化物膜的In-Ga-Zn-O-N類非單晶膜的原子級重新排列。由於藉由該熱處理釋放阻擋載子的遷移的應變，因此在此進行的熱處理(還包括光退火)很重要。另外，只要是形成導電氧氮化物膜之後的步驟，就能夠在任一步驟中進行對導電氧氮化物膜的熱處理。例如，既可以以之後進行的對氧化物半導體膜的加熱處理作為對導電氧氮化物膜的熱處理，又可以在以下形成像素電極128之後進行對導電氧氮化物膜的熱處理。
接著，使用抗蝕劑掩罩131，該抗蝕劑掩罩使用第二光罩而形成，藉由蝕刻去除氧化物半導體膜和用作緩衝層114的氧氮化物膜的不需要的部分。在本實施例中，藉由進行使用ITO07N(日本關東化學株式會社製造)的濕式蝕刻去除不需要的部分。另外，對氧化物半導體膜和用作緩衝層114的氧氮化物膜的蝕刻不局限於濕式蝕刻，還可以採用乾式蝕刻。圖2B示出此時的剖面圖。
接著，在緩衝層114和閘極絕緣膜102上藉由濺射法或真空蒸鍍法形成導電膜105。作為導電膜105的材料，可以使用與關於閘極電極111的記載相同的材料。另外，在進行200℃至600℃的熱處理的情況下，較佳使導電膜具有承受該熱處理的耐熱性。
在本實施例中，作為導電膜105，採用Ti膜、層疊在該Ti膜之上的包含Nd的鋁(Al-Nd)膜和形成在其之上的Ti膜的三層結構。另外，作為導電膜105，可以採用兩層結構，還可以在以鋁為第一成分的膜之上層疊鈦膜。另外，作為導電膜105，還可以採用由含有矽的以鋁為第一成分的膜構成的單層結構或由鈦膜構成的單層結構。圖2C示出此時的剖面圖。
接著，使用抗蝕劑掩罩132，該抗蝕劑掩罩使用第三光罩而形成，藉由蝕刻去除導電膜105的不需要的部分，以形成佈線和電極(信號線、電容器佈線、包括第一電極115a及第二電極115b的電極和端子)(參照圖3A)。作為此時的蝕刻方法，採用濕式蝕刻或乾式蝕刻。在本實施例中，藉由以SiCl4、Cl2與BCl3的混合氣體為反應氣體的乾式蝕刻，蝕刻依次層疊Al膜和Ti膜的導電膜來形成第一電極115a及第二電極115b。
接著，使用與蝕刻導電膜105的步驟相同的抗蝕劑掩罩132蝕刻緩衝層114。在本實施例中，在蝕刻導電膜之後，繼續進行乾式蝕刻來去除不需要的部分，以形成緩衝層114a及114b。另外，此時的蝕刻不局限於乾式蝕刻，而還可以使用濕式蝕刻。在採用濕式蝕刻的情況下，例如可以使用ITO07N(日本關東化學株式會社製造)。另外，在對緩衝層114的蝕刻步驟中，氧化物半導體層113的露出區域隨蝕刻條件而部分地被蝕刻。因此，氧化物半導體層113之不與緩衝層114a及緩衝層114b重疊的一部分如圖3A所示那樣成為厚度薄的區域。
接著，對露出的氧化物半導體層113進行電漿處理。藉由進行電漿處理，能夠恢復在氧化物半導體層113中產生的蝕刻導致的損傷。在O2氛圍中、N2O氛圍中，較佳在包含氧的N2、包含氧的He或包含氧的Ar氛圍中，進行電漿處理。另外，還可以在對上述氛圍添加Cl2、CF4的氛圍中進行電漿處理。另外，較佳在無偏壓的狀態下進行電漿處理。
接著，較佳進行200℃至600℃，典型為300℃至500℃的熱處理。在本實施例中，將氧化物半導體膜放在爐中，在氮氛圍中或空氣氛圍中進行350℃的熱處理1小時。藉由進行該熱處理，構成氧化物半導體膜的In-Ga-Zn-O類非單晶膜的原子級重新排列。由於藉由該熱處理釋放阻擋載子的遷移的應變，因此在此進行的熱處理(還包括光退火)很重要。另外，只要是形成氧化物半導體膜之後的步驟，就能夠在任一步驟中進行熱處理。例如，可以在以下形成像素電極128之後進行熱處理。
藉由上述步驟，能夠製造以氧化物半導體層113為通道形成區的薄膜電晶體150。
接著，形成覆蓋薄膜電晶體150的層間絕緣膜109。作為層間絕緣膜109，可以使用藉由濺射法等而得到的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氧化鉭膜等。
接著，使用抗蝕劑掩罩，該抗蝕劑掩罩使用本實施例中的第四光罩而形成，蝕刻層間絕緣膜109，來形成到達佈線和第二電極115b的接觸孔(124及125)。另外，較佳地是，使用同一個抗蝕劑掩罩進一步蝕刻閘極絕緣膜102，而形成到達佈線118的接觸孔126。圖3B示出此時的剖面圖。
接著，在去除抗蝕劑掩罩之後，形成用作像素電極128的透明導電膜。作為透明導電膜的材料，使用氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2、簡稱為ITO)等利用濺射法、真空蒸鍍法等形成。這種材料的蝕刻處理使用鹽酸類溶液來進行。然而，由於尤其是ITO的蝕刻容易產生殘渣，所以為了改善蝕刻處理性，也可以使用氧化銦氧化鋅合金(In2O3-ZnO)。
接著，使用抗蝕劑掩罩，該抗蝕劑掩罩使用第五光罩而形成，蝕刻透明導電膜，去除不需要的部分，以形成像素電極128。另外，還可以以閘極絕緣膜102和層間絕緣膜109作為電介質而由電容器佈線123和像素電極128形成儲存電容器部。另外，在端子部中保留透明導電膜，來形成用來連接於FPC的電極或佈線、用作源極佈線的輸入端子的連接用端子電極。圖3C示出此時的剖面圖。
像這樣，藉由在薄膜電晶體上形成像素電極，能夠製造具有n通道薄膜電晶體的顯示裝置的像素部。本實施例所示的薄膜電晶體具有中間夾著其導電率高於氧化物半導體層的使用包含銦、鎵和鋅的導電氧氮化物的緩衝層電連接氧化物半導體層與第一電極及第二電極的結構，從而能夠進行穩定操作。因此，能夠提高顯示裝置的功能，並能夠實現操作的穩定化。就是說，根據本實施例所示的步驟，能夠製造提高顯示裝置的功能並實現操作的穩定化的主動矩陣型顯示裝置用基板。
實施例2
在本實施例中，說明半導體裝置的薄膜電晶體及其製造程序。具體地說，說明具有薄膜電晶體的顯示裝置的像素部的製造程序。
圖4A和4B示出本實施例的薄膜電晶體。圖4A是平面圖，而圖4B是沿圖4A的A1-A2及B1-B2的剖面圖。
圖4A和4B所示的薄膜電晶體151，在基板100上形成有閘極電極111，在閘極電極111上形成有閘極絕緣膜102，並且在閘極絕緣膜102上形成有其端部與閘極電極111重疊之用作源極電極及汲極電極的第一電極115a及第二電極115b。氧化物半導體層113設置為與閘極電極111重疊並接觸閘極絕緣膜102、第一電極115a及第二電極115b的側表面部、形成在第一電極115a及第二電極115b上的緩衝層(114a及114b)的側表面部及上表面部。
換句話說，在包括薄膜電晶體151的所有區域中存在著閘極絕緣膜102，並且在閘極絕緣膜102與基板100之間設置有閘極電極111。在閘極絕緣膜102上設置有用作源極電極及汲極電極的第一電極115a及第二電極115b和佈線，在第一電極115a及第二電極115b上設置有氧化物半導體層113，在氧化物半導體層113與第一電極115a之間設置有緩衝層114a，在氧化物半導體層113與第二電極115b之間設置有緩衝層114b，並且佈線延伸在氧化物半導體層的周圍部的外側。
在本實施例中，薄膜電晶體151的源極區及汲極區具有如下結構：從閘極絕緣膜102側層疊有第一電極115a、緩衝層114a和氧化物半導體層113的結構；從閘極絕緣膜102側層疊有第二電極115b、緩衝層114b和氧化物半導體層113的結構。
以下，參照圖5A至5C及6A至6C說明圖4A和4B所示的薄膜電晶體151的製造方法。
作為在本實施例中使用的基板100，可以使用與實施例1相同的基板。另外，還可以形成絕緣膜作為基底膜。
用作閘極電極111的導電膜使用與實施例1相同的方法而形成。在本實施例中，使用藉由濺射法層疊以鋁為第一成分的膜和鈦膜而形成的導電膜作為用作閘極電極111的導電膜。接著，使用抗蝕劑掩罩，該抗蝕劑掩罩使用本實施例中的第一光罩而形成，藉由蝕刻去除形成在基板100上的導電膜的不需要的部分，以形成佈線和電極(包括閘極電極111的閘極佈線、電容器佈線和端子)。此時，藉由蝕刻，至少將閘極電極111的端部形成為錐形。
本實施例的閘極絕緣膜102使用與實施例1相同的方法而形成。在本實施例中，藉由電漿CVD法或濺射法，形成100nm厚的氧化矽膜作為閘極絕緣膜102。
用作佈線和電極的導電膜105使用與實施例1相同的導電材料。用作源極電極及汲極電極的導電膜的厚度較佳為50nm以上且500nm以下。藉由將該導電膜的厚度設定為500nm以下，對防止之後形成的半導體膜和佈線的斷路有效。另外，導電膜105藉由濺射法或真空蒸鍍法而形成。在本實施例中，作為導電膜105，採用Ti膜、層疊在該Ti膜之上的包含Nd的鋁(Al-Nd)膜和形成在其之上的Ti膜的三層結構。
接著，形成用作緩衝層的導電氧氮化物膜104。較佳地是，不將沉積後的導電膜105暴露於空氣地連續沉積用作緩衝層的導電氧氮化物膜104。藉由連續沉積，能夠防止導電膜與用作緩衝層的導電氧氮化物膜104的介面被空氣污染。
在本實施例中，用作緩衝層的導電氧氮化物膜104藉由如下方法形成：在與實施例1相同的條件下濺射將包含銦、鎵和鋅的氧化物燒結而形成的靶材(In2O3：Ga2O3：ZnO=1：1：1)，以形成導電氧氮化物膜。在本實施例中，用作緩衝層的導電氧氮化物膜的厚度為10nm。圖5A示出此時的剖面圖。
在形成包含銦、鎵和鋅的氧氮化物膜之後，需要對該氧氮化物膜進行加熱處理，以提高導電率。較佳進行200℃至600℃，典型為300℃至500℃的加熱處理。在本實施例中，將包含銦、鎵和鋅的氧氮化物膜放在爐中，在氮氛圍中或空氣氛圍中進行350℃的熱處理1小時。藉由進行該熱處理，構成氧氮化物膜的In-Ga-Zn-O-N類非單晶膜的原子級重新排列。由於藉由該熱處理釋放阻擋載子的遷移的應變，因此在此進行的熱處理(還包括光退火)很重要。另外，只要是形成導電氧氮化物膜之後的步驟，就能夠在任一步驟中進行對導電氧氮化物膜的熱處理。例如，既可以以之後進行的對氧化物半導體膜的加熱處理作為對導電氧氮化物膜的熱處理，又可以在以下形成像素電極128之後進行對導電氧氮化物膜的熱處理。
接著，使用本實施例的第二光罩在用作緩衝層的導電氧氮化物膜104上形成抗蝕劑掩罩131。使用抗蝕劑掩罩131選擇性地去除導電氧氮化物膜104的不需要的部分，以形成緩衝層(114a及114b)(參照圖5B)。作為此時的蝕刻方法，採用濕式蝕刻或乾式蝕刻。在本實施例中，使用ITO07N(日本關東化學株式會社製造)進行濕式蝕刻來形成緩衝層(114a及114b)。
接著，使用同一個抗蝕劑掩罩131去除導電膜105的不需要的部分，以形成第一電極115a及第二電極115b。在本實施例中，藉由以SiCl4、Cl2與BCl3的混合氣體為反應氣體的乾式蝕刻，蝕刻依次層疊Al膜和Ti膜的導電膜來形成第一電極115a及第二電極115b。另外，此時的蝕刻不局限於乾式蝕刻，而還可以使用濕式蝕刻。圖5B示出此時的剖面圖。
另外，還可以在形成氧化物半導體膜103之前對緩衝層(114a及114b)和閘極絕緣膜102進行電漿處理。在本實施例中，將氧氣和氬氣引入到載入了基板的濺射裝置，以產生電漿，並且對露出的閘極絕緣膜102的表面進行反向濺射，來照射氧自由基和氧等。像這樣，能夠去除附著於表面的灰塵。
在進行電漿處理的情況下，不將處理表面暴露於空氣地沉積包含銦、鎵和鋅的氧化物半導體膜103。從避免灰塵附著於緩衝層(114a及114b)與氧化物半導體膜103的介面或閘極絕緣膜102與氧化物半導體膜103的介面的觀點來看，在進行電漿處理後不暴露於空氣地沉積氧化物半導體膜103是有效的。另外，氧化物半導體膜103的沉積既可使用與先進行反向濺射的處理室同一處理室，又可使用與先進行反向濺射的處理室不同的處理室，只要在不暴露於空氣的狀態下被沉積。
沉積氧化物半導體膜103。在本實施例中，使用直徑8英寸的包含In、Ga和Zn的氧化物半導體靶材(組成比率In2O3：Ga2O3：ZnO=1：1：1)，將基板和靶材之間的距離設定為170mm，將壓力設定為0.4Pa，將直流(DC)電源設定為0.5kW，並且在氬或氧氛圍中實施沉積。另外，藉由使用脈衝直流(DC)電源，能夠減少灰塵，並且膜厚度的分佈也均勻，因此是較佳的。將氧化物半導體膜的厚度設定為5nm至200nm。在本實施例中，氧化物半導體膜的厚度為100nm。圖5C示出此時的剖面圖。
接著，使用抗蝕劑掩罩132，該抗蝕劑掩罩使用第三光罩而形成，藉由蝕刻去除氧化物半導體膜103和用緩衝層(114a及114b)的不需要的部分。在本實施例中，藉由進行使用ITO07N(日本關東化學株式會社製造)的濕式蝕刻去除不需要的部分。另外，對氧化物半導體膜103和緩衝層(114a及114b)的蝕刻不局限於濕式蝕刻，還可以採用乾式蝕刻。圖6A示出此時的剖面圖。
接著，與實施例1同樣地對氧化物半導體層113進行電漿處理。藉由進行電漿處理，能夠恢復氧化物半導體層113的背面通道部的損傷。
接著，較佳地是，與實施例1同樣地進行200℃至600℃，典型為300℃至500℃的熱處理。另外，只要是形成氧化物半導體膜之後的步驟，就能夠在任一步驟中進行熱處理。例如，可以在以下形成像素電極128之後進行熱處理。
藉由上述步驟，能夠製造以氧化物半導體層113為通道形成區的薄膜電晶體151。
接著，與實施例1同樣地形成覆蓋薄膜電晶體151的層間絕緣膜109。
接著，使用抗蝕劑掩罩，該抗蝕劑掩罩使用本實施例中的第四光罩而形成，蝕刻層間絕緣膜109，來形成到達佈線和第二電極115b的接觸孔(124及125)。另外，較佳地是，使用同一個抗蝕劑掩罩進一步蝕刻閘極絕緣膜102，而形成到達佈線118的接觸孔126。圖6B示出此時的剖面圖。
接著，與電施例1同樣地在去除抗蝕劑掩罩之後，形成用作像素電極128的透明導電膜。
接著，與實施例1同樣地使用抗蝕劑掩罩，該抗蝕劑掩罩使用第五光罩而形成，蝕刻透明導電膜，去除不需要的部分，以形成像素電極128。另外，形成儲存電容器部和端子電極。圖6C示出此時的剖面圖。
像這樣，藉由在薄膜電晶體上形成像素電極，能夠製造具有n通道薄膜電晶體的顯示裝置的像素部。本實施例所示的薄膜電晶體具有中間夾著其導電率高於氧化物半導體層的使用包含銦、鎵和鋅的導電氧氮化物膜的緩衝層電連接氧化物半導體層與第一電極及第二電極的結構，從而能夠進行穩定操作。因此，能夠提高顯示裝置的功能，並能夠實現操作的穩定化。就是說，根據本實施例所示的步驟，能夠製造提高顯示裝置的功能並實現操作的穩定化的主動矩陣型顯示裝置用基板。
實施例3
以下，說明作為本發明的實施例使用與實施例2相同的方法而製造的兩個n通道薄膜電晶體構成反相器電路的例子。
使用反相器電路、電容器、電阻器等構成用來驅動像素部的驅動電路。有組合兩個n通道TFT形成反相器電路的情況、組合強化型電晶體和空乏型電晶體形成反相器電路的情況(以下稱為"EDMOS電路")、使用強化型TFT形成反相器電路的情況(以下稱為"EEMOS電路")。注意，在n通道TFT的臨界電壓是正的情況下，定義為強化型電晶體，而在n通道TFT的臨界電壓是負的情況下，定義為空乏型電晶體。在本發明說明中按照該定義進行描述。
將像素部和驅動電路形成在同一基板上，並且在像素部中，使用配置為矩陣狀的強化型電晶體切換對像素電極的電壓施加的導通及截止。這種配置在像素部的強化型電晶體是使用氧化物半導體的本發明的實施例的薄膜電晶體，在其電特性中，當閘極電壓是±20V時，導通截止比(on/off ratio)是109以上，所以洩漏電流少且可以實現低耗電量驅動。
圖24A示出驅動電路的反相器電路的剖面結構。在圖24A中，在基板400上設置第一閘極電極401及第二閘極電極402。可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料，以它們的單層或疊層形成第一閘極電極401及第二閘極電極402。
例如，作為應用於第一閘極電極401及第二閘極電極402的導電膜，較佳採用在鋁層上層疊鉬層的兩層結構、在銅層上層疊鉬層的兩層結構、在銅層上層疊氮化鈦層或氮化鉭層的兩層結構、層疊氮化鈦層和鉬層的兩層結構。另外，作為三層的疊層結構，較佳採用鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的疊層。
另外，在覆蓋第一閘極電極401及第二閘極電極402的閘極絕緣膜403上設置有第一佈線409、第二佈線410和第三佈線411，並且在第二佈線410藉由形成在閘極絕緣膜403的接觸孔404與第二閘極電極402直接連接。
另外，在與第一閘極電極401重疊的位置和與第二閘極電極402重疊的位置分別設置有第一氧化物半導體層405和第二氧化物半導體層407，該第一氧化物半導體層405隔著緩衝層(406a及406b)接觸第一佈線409和第二佈線410上，而該第二氧化物半導體層407隔著緩衝層(408a及408b)接觸第二佈線410和第三佈線411上。
另外，在形成第一氧化物半導體層405或第二氧化物半導體層407之前，較佳對包含銦、鎵、鋅、氧和氮的緩衝層的表面和閘極絕緣膜403露出的表面進行電漿處理。例如，較佳藉由在使用濺射法形成氧化物半導體膜之前進行引入氬氣來產生電漿的反向濺射，去除附著到閘極絕緣膜403露出的表面及接觸孔404的底面的灰塵。反向濺射是指一種方法，其中不對靶材側施加電壓而在氬氛圍下使用RF電源對基板側施加電壓來將電漿形成於基板，從而對表面進行修改。另外，也可以使用氮、氦等代替氬氛圍。此外，也可以在對氬氛圍添加氧、氫、N2O等的氛圍下進行反向濺射。另外，也可以在對氬氛圍添加Cl2、CF4等的氛圍下進行反向濺射。另外，如圖24A所示，被進行了反向濺射處理的閘極絕緣膜403和緩衝層(406a、406b、408a和408b)的表面有時會被削掉而稍微變薄，或者，使其端部具有略圓形狀。
第一薄膜電晶體430具有第一閘極電極401和隔著閘極絕緣膜403而與第一閘極電極401重疊的第一氧化物半導體層405，並且第一佈線409是接地電位的電源線(接地電源線)。該接地電位的電源線也可以是被施加負電壓VDL的電源線(負電源線)。
此外，第二薄膜電晶體431具有第二閘極電極402和隔著閘極絕緣膜403與第二閘極電極402重疊的第二氧化物半導體層407，並且第三佈線411是被施加正電壓VDD的電源線(正電源線)。
如圖24A所示那樣，電連接到第一氧化物半導體層405和第二氧化物半導體層407兩者的第二佈線410藉由形成在閘極絕緣膜403的接觸孔404與第二薄膜電晶體431的第二閘極電極402直接連接。藉由使第二佈線410和第二閘極電極402直接連接，可以獲得良好的接觸並減少接觸電阻。與藉由其他導電膜，例如透明導電膜連接第二閘極電極402和第二佈線410的情況相比，可以謀求接觸孔數的減少、借助於接觸孔數的減少的佔有面積的縮小。
此外，圖24C示出驅動電路的反相器電路的俯視圖。在圖24C中，沿著虛線Z1-Z2截斷的剖面相當於圖24A。
另外，圖24B示出EDMOS電路的等效電路。圖24A及圖24C所示的電路連接相當於圖24B，並且它是第一薄膜電晶體430是強化型n通道電晶體，而第二薄膜電晶體431是空乏型n通道電晶體的例子。
作為在同一基板上製造強化型n通道電晶體和空乏型n通道電晶體的方法，例如使用不同的材料及不同的沉積條件來形成第一氧化物半導體層405和第二氧化物半導體層407。此外，也可以在氧化物半導體層的上下設置閘極電極控制臨界值，對閘極電極施加電壓以使得其中一個TFT成為常導通狀態(normally-on)，並使得另一個TFT成為常截止狀態(normally-off)而構成EDMOS電路。
本實施例的反相器電路使用降低接觸電阻的薄膜電晶體，並且藉由減少接觸孔數使接觸電阻變低，因此能夠實現優良的操作特性。另外，藉由減少接觸孔數，能夠縮小佔有面積。
實施例4
在本實施例中，作為本發明的半導體裝置的一個例子的顯示裝置示出電子紙的例子。
在圖7中，作為應用本發明的實施例的顯示裝置的例子示出主動矩陣型電子紙。可以與實施例1所示的薄膜電晶體同樣地製造用於顯示裝置的薄膜電晶體581，並且該薄膜電晶體581是源極電極層及汲極電極層與氧化物半導體層的接觸電阻小且其操作穩定性優良的薄膜電晶體。
圖7的電子紙是採用扭轉球顯示方式的顯示裝置的例子。扭轉球顯示方式是指一種方法，其中將一個半球表面為黑色而另一半球表面為白色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
薄膜電晶體581的源極電極層或汲極電極層藉由形成在絕緣層585中的開口接觸於第一電極層587，由此電連接到第一電極層587。在第一電極層587和第二電極層588之間設置有具有黑色區590a和白色區590b，且其周圍包括充滿了液體的空洞594的球形粒子589，並且球形粒子589的周圍充滿有樹脂等的填料595(參照圖7)。另外，圖7還示出基板580、層間絕緣膜583、保護膜584和基板596。
此外，還可以使用電泳元件來代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。對於設置在第一電極層和第二電極層之間的微囊，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，其耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不給顯示部供應電源，也能夠保持顯示過一次的影像。因此，例如，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離成為電源供應源的電波發射源，也能夠儲存顯示過的影像。
藉由上述步驟，可以製造安裝有其操作穩定性優良的薄膜電晶體的電子紙。因為本實施例的電子紙安裝有其操作穩定性優良的薄膜電晶體，所以該電子紙的可靠性高。
本實施例可以與實施例1或2所記載的結構適當地組合而實施。
實施例5
在本實施例中，以下參照圖8A至圖13說明作為本發明的半導體裝置的一個例子的顯示裝置在同一基板上至少製造驅動電路的一部分和配置在像素部中的薄膜電晶體的例子。
配置在同一基板上的薄膜電晶體例如與實施例1或2同樣地形成。此外，形成的薄膜電晶體是n通道TFT，所以將驅動電路中的可以由n通道TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
圖8A示出本發明的半導體裝置的一個例子的主動矩陣型液晶顯示裝置的方塊圖的一個例子。圖8A所示的顯示裝置包括：在基板5300上具備顯示元件的具有多個像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對被選擇了的像素的視頻信號輸入的信號線驅動電路5303。
像素部5301藉由從信號線驅動電路5303在行方向上延伸地配置的多個信號線S1-Sm(未圖示出)與信號線驅動電路5303連接，並且藉由從掃描線驅動電路5302在列方向上延伸地配置的多個掃描線G1-Gn(未圖示出)與掃描線驅動電路5302連接，並具有對應於信號線S1-Sm以及掃描線G1-Gn配置為矩陣形的多個像素(未圖示出)。並且，各個像素與信號線Sj(信號線S1-Sm中的任一者)、掃描線Gi(掃描線G1-Gn中的任一者)連接。
此外，能夠使用與實施例1或2相同的方法而形成的薄膜電晶體是n通道TFT，參照圖9說明由n通道TFT構成的信號線驅動電路。
圖9所示的信號線驅動電路的一個例子包括：驅動器IC5601；開關群5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關群5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關群5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關群5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線。例如，第J行的佈線5621_J(佈線5621_1至佈線5621_M中的任一個)分別藉由開關群5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1。
另外，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
另外，驅動器IC5601較佳形成在單晶基板上。再者，開關群5602_1至5602_M較佳形成在與像素部同一基板上。因此，較佳藉由FPC等連接驅動器IC5601和開關群5602_1至5602_M。
接著，參照圖10的時序圖說明圖9所示例的信號線驅動電路的操作。另外，圖10的時序圖示出選擇第i列掃描線Gi時的時序圖。再者，第i列掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖9的信號線驅動電路在其他列的掃描線被選擇的情況下也進行與圖10相同的操作。
另外，圖10的時序圖示出第J行佈線5621_J藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1的情況。
另外，圖10的時序圖示出第i列掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通‧截止的時序5703a、第二薄膜電晶體5603b的導通‧截止的時序5703b、第三薄膜電晶體5603c的導通‧截止的時序5703c及輸入到第J行佈線5621_J的信號5721_J。
另外，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，對佈線5621_1至佈線5621_M分別輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj-1，在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj，在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj+1。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-1、Data_j、Data_j+1。
如圖10所示，在第一子選擇期間T1中，第一薄膜電晶體5603a導通，而第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，而第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，而第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，圖9的信號線驅動電路藉由將一個閘極選擇期間分割為三個而可以在一個閘極選擇期間中將視頻信號從一個佈線5621輸入到三個信號線。因此，圖9的信號線驅動電路可以將形成有驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3，圖9的信號線驅動電路可以提高可靠性、成品率等。
另外，只要能夠如圖9所示，將一個閘極選擇期間分割為多個子選擇期間，並在多個子選擇期間的每一個中從某一個佈線分別將視頻信號輸入到多個信號線，就不限制薄膜電晶體的配置、數量及驅動方法等。
例如，當在三個以上的子選擇期間的每一個中從一個佈線將視頻信號分別輸入到三個以上的信號線時，追加薄膜電晶體及用於控制薄膜電晶體的佈線，即可。但是，當將一個選擇期間分割為四個以上的子選擇期間時，子選擇期間變短。因此，較佳將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一個例子，也可以如圖11的時序圖所示，將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖11的時序圖示出選擇第i列掃描線Gi的時序、第一薄膜電晶體5603a的導通/截止的時序5803a、第二薄膜電晶體5603b的導通‧截止的時序5803b、第三薄膜電晶體5603c的導通/截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖11所示，在預充電期間Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-1、信號線Sj、信號線Sj+1。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通、第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，因為應用圖11的時序圖的圖9的信號線驅動電路可以藉由在子選擇期間之前提供預充電選擇期間來對信號線進行預充電，所以可以高速地對像素進行視頻信號的寫入。另外，在圖11中，使用相同的附圖標記來表示與圖10相同的部分，而省略對於相同的部分或具有相同的功能的部分的詳細說明。
此外，說明掃描線驅動電路的結構的一個例子。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準偏移器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，產生選擇信號。所產生的選擇信號在緩衝器中被緩衝放大，並供應到對應的掃描線。掃描線連接有一條線上的像素的電晶體的閘極電極層。而且，由於需要將一條線上的像素的電晶體同時導通，因此使用能夠產生大電流的緩衝器。
參照圖12和圖13說明用於掃描線驅動電路的一部分的移位暫存器的一個模式。
圖12示出移位暫存器的電路結構。圖12所示的移位暫存器由正反器5701_i至5701_n這些多個正反器(正反器5701_1至5701_n)構成。此外，輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重設信號來進行操作。
說明圖12的移位暫存器的連接關係。在圖12的移位暫存器的第i級正反器5701_i(正反器5701_1至5701_n中的任一個)中，圖13所示的第一佈線5501連接到第七佈線5717_i-1，圖13所示的第二佈線5502連接到第七佈線5717_i+1，圖13所示的第三佈線5503連接到第七佈線5717_i，並且圖13所示的第六佈線5506連接到第五佈線5715。
此外，圖13所示的第四佈線5504在奇數級的正反器中連接到第二佈線5712，在偶數級的正反器中連接到第三佈線5713，並且圖13所示的第五佈線5505連接到第四佈線5714。
但是，第一級正反器5701_1的圖13所示的第一佈線5501連接到第一佈線5711，而第n級正反器5701_n的圖13所示的第二佈線5502連接到第六佈線5716。
另外，第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，圖13示出圖12所示的正反器的詳細結構。圖13所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。另外，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道電晶體，並且當閘極‧源極之間的電壓(Vgs)超過臨界電壓(Vth)時成為導通狀態。
接著，以下示出圖13所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極或汲極電極的其中一者)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源極電極或汲極電極的另一者)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極層，並且第三薄膜電晶體5573的閘極電極層連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極層，並且第四薄膜電晶體5574的閘極電極層連接到第一薄膜電晶體5571的閘極電極層。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極層，並且第五薄膜電晶體5575的閘極電極層連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極層，並且第六薄膜電晶體5576的閘極電極層連接到第二薄膜電晶體5572的閘極電極層。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極層，並且第七薄膜電晶體5577的閘極電極層連接到第二佈線5502。第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極層，並且第八薄膜電晶體5578的閘極電極層連接到第一佈線5501。
另外，將第一薄膜電晶體5571的閘極電極層、第四薄膜電晶體5574的閘極電極層、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部作為節點5543。再者，將第二薄膜電晶體5572的閘極電極層、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極層以及第八薄膜電晶體5578的第二電極的連接部作為節點5544。
另外，第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
此外，也可以僅使用能夠使用與實施例1或2相同的方法而形成的n通道TFT製造信號線驅動電路及掃描線驅動電路。因為能夠使用與實施例1或2相同的方法而形成的n通道TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。例如，由於可以使使用能夠使用與實施例1或2相同的方法而形成的n通道TFT的掃描線驅動電路進行高速操作，因此可以提高框框頻率或實現黑色影像的插入等。
再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的框頻率。在配置多個掃描線驅動電路的情況下，藉由將用來使偶數行的掃描線驅動的掃描線驅動電路配置在一側，並將用來使奇數行的掃描線驅動的掃描線驅動電路配置在其相反一側，可以實現框頻率的提高。另外，在使用多個掃描線驅動電路將信號輸出到同一個掃描線的情況下，有利於顯示裝置的大型化。
此外，在製造應用本發明的半導體裝置的一個例子的主動矩陣型發光顯示裝置的情況下，在至少一個像素中配置多個薄膜電晶體，因此較佳配置多個掃描線驅動電路。圖8B示出主動矩陣型發光顯示裝置的方塊圖的一個例子。
圖8B所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
當將輸入到圖8B所示的發光顯示裝置的像素的視頻信號設定為數位方式的情況下，根據電晶體的導通和截止的切換，像素變成發光或非發光狀態。因此，可以採用面積比灰度法或時間比灰度法進行灰度的顯示。面積比灰度法是一種驅動法，其中藉由將一個像素分割為多個子像素並使各子像素分別根據視頻信號驅動，來進行灰度的顯示。此外，時間比灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度的顯示。
發光元件的反應速度比液晶元件等高，所以與液晶元件相比適合時間比灰度法。在具體上採用時間比灰度法進行顯示的情況下，將一個框期間分割為多個子框期間。然後，根據視頻信號，在各子框期間中使像素的發光元件處於發光或非發光狀態。藉由分割為多個子框期間，可以利用視頻信號控制像素在一個框期間中實際上發光的期間的總長度，並顯示灰度。
另外，在圖8B所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個切換TFT時，使用第一掃描線驅動電路5402產生輸入到一個切換TFT的閘極佈線的第一掃描線的信號，使用第二掃描線驅動電路5404產生輸入到另一個切換TFT的閘極佈線的第二掃描線的信號。但是，也可以共同使用一個掃描線驅動電路產生輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的切換TFT的數量，可能會在各像素中設置多個用來控制切換元件的操作的掃描線。在此情況下，既可以使用一個掃描線驅動電路產生輸入到多個掃描線的所有信號，也可以使用多個掃描線驅動電路分別產生輸入到多個掃描線的信號。
此外，在發光顯示裝置中也可以將驅動電路中的能夠由n通道TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外，也可以僅使用能夠使用與實施例1或2相同的方法而形成的n通道TFT製造信號線驅動電路及掃描線驅動電路。
此外，上述驅動電路除了液晶顯示裝置及發光顯示裝置之外還可以用於利用與切換元件電連接的元件來使電子墨水驅動的電子紙。電子紙也被稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、耗電量比其他的顯示裝置小、可形成為薄而輕的形狀。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊施加電場使微囊中的粒子互相向反方向移動，以僅顯示集合在一方的粒子的顏色。另外，第一粒子或第二粒子包含染料，且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電電泳效應的顯示器。在該介電電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器不需要使用液晶顯示裝置所需的偏振片和對置基板，從而可以使其厚度和重量減少一半。
將在其中分散有上述微囊的溶劑稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，在主動矩陣基板上適當地佈置多個上述微囊，使得微囊夾在兩個電極之間而完成主動矩陣型顯示裝置，藉由對微囊施加電場可以進行顯示。例如，可以使用根據能夠使用與實施例1或2相同的方法而形成的薄膜電晶體而獲得的主動矩陣基板。
此外，作為微囊中的第一粒子及第二粒子，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。
根據上述步驟，藉由設置其導電率高於氧化物半導體層的導電氧氮化物層，能夠製造安裝有提高其功能並實現穩定化的薄膜電晶體的高可靠性顯示裝置。
本實施例可以與其他的實施例中所記載的結構適當地組合而實施。
實施例6
在本實施例中，作為本發明的半導體裝置的一個例子，能夠將與實施例1或2同樣地形成的薄膜電晶體應用於像素部和驅動電路來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。另外，可以將與電施例1或2同樣地形成的薄膜電晶體的驅動電路的一部分或整體一體形成在與像素部同一個基板上，來形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範圍內包括利用電流或電壓控制亮度的元件，具體而言，包括無機電致發光(EL)元件、有機EL元件等。此外，也可以應用電子墨水等的對比度因電作用而變化的顯示介質。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，本發明的實施例係有關一種元件基板，該元件基板相當於製造該顯示裝置的過程中的顯示元件完成之前的一個模式，並且其在多個像素中分別具備用於將電流供應到顯示元件的單元。具體而言，元件基板既可以是只形成有顯示元件的像素電極層的狀態，又可以是形成成為像素電極層的導電膜之後且藉由蝕刻形成像素電極層之前的狀態，或其他任何狀態。
另外，本發明說明中的顯示裝置是指影像顯示裝置、顯示裝置、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器諸如FPC(可撓性印刷電路)、捲帶式自動接合(TAB)帶或帶載封裝(TCP)的模組；將印刷線路板設置於TAB帶或TCP之端部的模組；藉由玻璃上晶片(COG)方式將積體電路(IC)直接安裝到顯示元件上的模組。
在本實施例中，參照圖14A1及A2和14B說明相當於本發明的半導體裝置的一個模式的液晶顯示面板的外觀及剖面。圖14A1及A2是一種面板的俯視圖，其中使用密封材料4005將與實施例2同樣地形成在第一基板4001之上的薄膜電晶體4010及4011和液晶元件4013密封在第一基板4001與第二基板4006之間。圖14B相當於沿著圖14A1及A2的M-N的剖面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在分開準備的基板上。
另外，對於另外形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、打線接合方法或TAB方法等。圖14A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖14A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖14B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。薄膜電晶體4010、4011上設置有絕緣層4020、4021。
例如，薄膜電晶體4010、4011可以使用實施例1或2所示的薄膜電晶體。在本實施例中，薄膜電晶體4010、4011是n通道薄膜電晶體。
另外，液晶元件4013具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外，像素電極層4030、對置電極層4031分別設置有用作配向膜的絕緣層4032、4033，且隔著絕緣層4032、4033夾有液晶層4008。
另外，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用纖維強化塑膠(FRP)板、聚氟乙烯(PVF)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾置在PVF薄膜或聚酯薄膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔件，並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。另外，還可以使用球狀間隔件。另外，對置電極層4031藉由導電粒子而與與薄膜電晶體4010設置在同一基板上的共同電位線電連接。另外，導電粒子包含在密封材料4005中。
另外，還可以使用不使用配向膜的顯示為藍相的液晶。藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而使用混合有5重量%以上的手性試劑的液晶組成物形成液晶層4008。包含顯示為藍相的液晶和手性試劑的液晶組成物的反應速度短，即為10μs至100μs，並且由於其具有光學各向同性而不需要配向處理從而視角依賴小。
另外，雖然本實施例為用於透射型液晶顯示裝置的例子，但是本發明的一個模式既可以用於反射型液晶顯示裝置也可以用於半透射型液晶顯示裝置。
另外，雖然在本實施例的液晶顯示裝置中示出在基板的外側(可見側)設置偏振片，並在內側依次設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏振片。另外，偏振片和著色層的疊層結構也不局限於本實施例的結構，只要根據偏振片和著色層的材料或製造程序條件適當地設定即可。另外，還可以設置用作黑色矩陣的遮光膜。
另外，在本實施例中，使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋根據實施例2得到的薄膜電晶體，以降低薄膜電晶體的表面凹凸不平並提高薄膜電晶體的可靠性。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入，所以較佳採用緻密的膜。使用濺射法並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜，即可。雖然在本實施例中示出使用濺射法來形成保護膜的例子，但是並不局限於此而可以使用各種方法形成。
在本實施例中，作為保護膜形成疊層結構的絕緣層4020。在本實施例中，使用濺射法形成氧化矽膜作為絕緣層4020的第一層。當使用氧化矽膜作為保護膜時，有防止用作源極電極層和汲極電極層的鋁膜的小丘的效果。
另外，在本實施例中，使用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等的可動離子侵入到半導體區中而TFT的電特性變化。
另外，還可以在形成保護膜之後對包含銦、鎵和鋅的氧化物半導體層進行退火(300℃至400℃)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(低-k材料)、矽氧烷基樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)等。矽氧烷基樹脂還可以使用有機基(例如，烷基或芳基)和氟基作為取代基。另外，有機基還可以具有氟基。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層4021。
另外，矽氧烷基樹脂相當於以矽氧烷基材料為起始材料而形成的包含Si-O-Si鍵的樹脂。
至於絕緣層4021的形成方法並沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮刀法、輥塗法、簾塗法、刮刀塗布法等來形成。在使用材料液形成絕緣層4021的情況下，還可以在進行烘烤步驟的同時，對包含銦、鎵和鋅的氧化物半導體層進行退火(300℃至400℃)。藉由將對絕緣層4021的焙燒步驟兼用作對包含銦、鎵和鋅的氧化物半導體層的退火步驟，能夠高效地製造半導體裝置。
另外，像素電極層4030和對置電極層4031可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
另外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030和對置電極層4031。使用導電性組成物而形成的像素電極層較佳薄片電阻為10000Ω/口以下，且波長為550nm時的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率較佳為0.1Ω‧cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供應給另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC 4018供應的。
在本實施例中，連接端子4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且佈線4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子4015隔著各向異性導電膜4019電連接到FPC 4018所具有的端子。
此外，雖然在圖14A1及A2和14B中示出另外形成信號線驅動電路4003並將其安裝在第一基板4001的例子，但是本實施例不局限於該結構。既可以另外形成掃描線驅動電路而安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖15示出使用應用本發明的實施例所製造的TFT基板2600來構成用作半導體裝置的液晶顯示模組的一個例子。
圖15是液晶顯示模組的一個例子，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏振片2606、偏振片2607、漫射片2613。光源係由冷陰極管2610和反射板2611所構成，電路基板2612利用可撓性線路板2609與TFT基板2600的佈線電路部2608連接，且其中組裝有控制電路及電源電路等的外部電路。此外，還可以在偏振片和液晶層之間夾有相位差板的狀態下進行層疊。
液晶顯示模組可以採用TN(扭轉向列)模式、IPS(平面內切換)模式、FFS(邊緣電場切換)模式、MVA(多象限垂直配向)模式、PVA(圖案化垂直配向)模式、ASM(軸對稱排列微胞)模式、OCB(光學補償雙折射)模式、FLC(鐵電性液晶)模式、AFLC(反鐵電性液晶)模式等。
藉由上述步驟，可以製造安裝有其操作穩定性優良的薄膜電晶體的顯示裝置。因為本實施例的液晶顯示裝置安裝有其操作穩定性優良的薄膜電晶體，所以該液晶顯示裝置的可靠性高。
本實施例可以與其他實施例所示的結構適當地組合而實施。
實施例7
在本實施例中，示出發光顯示裝置作為本發明的半導體裝置的一個例子。在本實施例中，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對置電極分別注入到包含發光有機化合物的層，以產生電流。然後，由於這些載子(電子和電洞)重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，藉以發光。根據這種機制，該發光元件被稱為電流激發型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機制是利用施體能級和受體能級的施體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該發光層的結構，且其發光機制是利用金屬離子的內層電子躍遷(transition)的侷限型發光。另外，在本實施例中使用有機EL元件作為發光元件而進行說明。
圖16示出可以使用數位時間灰度驅動的像素結構的一個例子作為使用有本發明的實施例的半導體裝置的例子。
對可以使用數位時間灰度驅動的像素的結構以及像素的操作進行說明。在本實施例中，示出在一個像素中使用實施例1或2所示的兩個將包含銦、鎵和鋅的氧化物半導體層用作通道形成區的n通道電晶體的例子。
像素6400包括切換電晶體6401、驅動電晶體6402、發光元件6404以及電容器6403。在切換電晶體6401中，閘極與掃描線6406連接，第一電極(源極電極以及汲極電極的其中一者)與信號線6405連接，第二電極(源極電極以及汲極電極的另一者)與驅動電晶體6402的閘極連接。在驅動電晶體6402中，閘極藉由電容器6403與電源線6407連接，第一電極與電源線6407連接，第二電極與發光元件6404的第一電極(像素電極層)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外，低電源電位是指，以電源線6407所設定的高電源電位為基準滿足低電源電位<高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使發光元件6404產生流過以使發光元件6404發光，以高電源電位與低電源電位的電位差為發光元件6404的正向臨界電壓以上的方式分別設定其電位。
另外，還可以使用驅動電晶體6402的閘極電容器代替電容器6403而省略電容器6403。至於驅動電晶體6402的閘極電容器，可以在通道形成區與閘極電極層之間形成電容器。
這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入能夠使驅動電晶體6402充分成為導通或截止的兩個狀態的視頻信號。即，驅動電晶體6402在線形區域進行操作。由於驅動電晶體6402在線形區域進行操作，將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極上。另外，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)以上的電壓。
另外，當進行類比灰度驅動來代替數位時間灰度驅動時，藉由使信號的輸入不同，可以使用與圖16相同的像素結構。
當進行類比灰度驅動時，對驅動電晶體6402的閘極施加發光元件6404的正向電壓+驅動電晶體6402的Vth以上的電壓。發光元件6404的正向電壓是指，設定為所希望的亮度時的電壓，至少包含正向臨界電壓。另外，藉由輸入使驅動電晶體6402在飽和區域操作的視頻信號，可以在發光元件6404中產生電流。為了使驅動電晶體6402在飽和區域進行操作，將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為類比方式，可以在發光元件6404中產生根據視頻信號的電流，而進行類比灰度驅動。
另外，圖16所示的像素結構不局限於此。例如，還可以對圖16所示的像素添加開關、電阻器、電容器、電晶體或邏輯電路等。
接著，參照圖17A至17C說明發光元件的結構。在本實施例中，以驅動TFT是n型的情況為例子來說明像素的剖面結構。用於圖17A至17C的半導體裝置的驅動用TFT 7001、7011、7021可以與實施例1所示的薄膜電晶體同樣地製造。
為了取出發光，發光元件的陽極或陰極的至少其中一者是透明的即可。而且，在基板上形成薄膜電晶體及發光元件，並且有如下結構的發光元件，即從與基板相反的面取出發光的頂部發射、從基板側的面取出發光的底部發射以及從基板側的面及與基板相反的面取出發光的雙面發射。本發明的實施例的像素結構可以應用於任何發射結構的發光元件。
參照圖17A說明頂部發射結構的發光元件。
在圖17A中示出當驅動TFT 7001為n型且從發光元件7002發射的光相對於發光層7004穿過到陽極7005側(與基板相反的一側)時的像素的剖面圖。在圖17A中，發光元件7002的陰極7003和驅動TFT 7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如，較佳採用Ca、Al、CaF、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在由多層構成時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。另外，不需要設置所有這種層。使用透射光的具有透光性的導電材料形成陽極7005，例如也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖17A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005側。
接著，參照圖17B說明底部發射結構的發光元件。示出在驅動TFT 7011是n型，且從發光元件7012發射的光相對於發光層發射到陰極7013側(基板側)的情況下的像素的剖面圖。在圖17B中，在與驅動TFT 7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。另外，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用來反射光或遮光的遮光膜7016。與圖17A的情況同樣地，至於陰極7013，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透射光的程度(較佳為5nm至30nm左右)。例如，可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖17A同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透射光，但是可以與圖17A同樣地使用具有透光性的導電材料形成。並且，雖然遮光膜7016例如可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖17B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013側。
接著，參照圖17C說明雙面發射結構的發光元件。在圖17C中，在與驅動TFT 7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，在陰極7023上按順序層疊有發光層7024、陽極7025。與圖17A的情況同樣地，至於陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透射光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖17A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖17A同樣地使用透射光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖17C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025側和陰極7023側兩者。
另外，雖然在本實施例中描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
另外，在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
另外，本實施例所示的半導體裝置不局限於圖17A至17C所示的結構而可以根據本發明的技術思想進行各種變形。
接著，參照圖18A和18B說明相當於本發明的半導體裝置的實施例的發光顯示面板(也稱為發光面板)的外觀及剖面。圖18A是一種面板的俯視圖，其中利用密封材料將與實施例1同樣地形成在第一基板上的使用包含銦、鎵和鋅的氧化物半導體層的薄膜電晶體及發光元件密封在第一基板與第二基板之間。圖18B相當於沿著圖18A的H-I的剖面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣為了不暴露於大氣，較佳由氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線硬化樹脂薄膜等)或覆蓋材料來進行封裝(密封)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖18B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510是n通道薄膜電晶體，可以應用實施例1所示的薄膜電晶體。
另外，發光元件4511所具有的作為像素電極層的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。另外，雖然發光元件4511的結構為第一電極層4517、電致發光層4512和第二電極層4513的疊層結構，但其不局限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等適當地改變發光元件4511的結構。
分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而形成。特別佳的是，以如下條件形成分隔壁4520：使用感光性的材料，並在第一電極層4517上形成開口部，且使該開口部的側壁成為具有連續曲率的傾斜面。
電致發光層4512既可以由單層構成，又可以由多層的疊層構成。
為了不使氧、氫、水分、二氧化碳等侵入到發光元件4511，可以在第二電極層4513以及分隔壁4520上形成保護膜。可以形成氮化矽膜、氮氧化矽膜、DLC膜等作為保護膜。
另外，供應到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC 4518a、4518b供應的。
在本實施例中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層和汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC 4518a所具有的端子。
位於從發光元件4511的取出光的方向上的第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)等。在本實施例中，使用氮作為填料4507。
另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏振片、圓偏振片(包括橢圓偏振片)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏振片或圓偏振片上設置抗反射膜。例如，可以進行抗眩光處理，該處理利用表面的凹凸不平來擴散反射光並降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在分開準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外，也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本電施例不局限於圖18A和18B的結構。
藉由上述步驟，可以製造安裝有其操作穩定性優良的薄膜電晶體的顯示裝置。因為本實施例的發光顯示裝置(顯示面板)安裝有其操作穩定性優良的薄膜電晶體，所以該發光顯示裝置的可靠性高。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例8
本發明的實施例的顯示裝置可以應用於電子紙。電子紙可以用於用來顯示資訊的所有領域的電子裝置。例如，可以將電子紙應用於電子書籍(電子書)、海報、電車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖19A和19B以及20示出電子裝置的一個例子。
圖19A示出使用電子紙製造的海報2631。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換，但是如果使用應用本發明的實施例的電子紙，則可以在短時間內改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的影像。另外，海報也可以採用以無線的方式收發資訊的結構。
此外，圖19B示出電車等的交通工具的車廂廣告2632。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換，但是如果使用應用本發明的實施例的電子紙，則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的影像。另外，車廂廣告也可以採用以無線的方式收發資訊的結構。
另外，圖20示出電子書籍2700的一個例子。例如，電子書籍2700係由兩個殼體，亦即殼體2701及殼體2703所構成。殼體2701及殼體2703係藉由軸部2711而被形成為一體，且可以以該軸部2711做為軸來進行開閉動作。藉由採用這種結構，可以進行如紙的書籍那樣的動作。
殼體2701係組裝有顯示部2705，而殼體2703係組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示一個畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖20中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖20中的顯示部2707)中可以顯示影像。
此外，在圖20中示出殼體2701具備操作部等的例子。例如，在殼體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與殼體的顯示部同一個面上具備鍵盤、指向裝置等的結構。另外，也可以採用在殼體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC轉接器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以具有電子詞典的功能。
此外，電子書籍2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
藉由上述步驟，可以製造安裝有其操作穩定性優良的薄膜電晶體的顯示裝置。安裝有其操作穩定性優良的薄膜電晶體的顯示裝置的可靠性高。
實施例9
根據本發明的實施例的半導體裝置可以應用於各種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、移動式電話機(也稱為移動式電話、移動式電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再生裝置、小鋼珠遊戲機等的大型遊戲機等。
圖21A示出電視裝置9600的一個例子。在電視裝置9600中，殼體9601係組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在本實施例中示出利用支架9605來支撐殼體9601的結構。
可以藉由利用殼體9601所配備的操作開關、另外提供的遙控器9610進行電視裝置9600的操作。藉由利用遙控器9610所配備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的影像進行操作。此外，也可以採用在遙控器9610中設置顯示從該遙控器9610輸出的資訊的顯示部9607的結構。
另外，電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖21B示出數位相框9700的一個例子。例如，在數位相框9700中，殼體9701係組裝有顯示部9703。顯示部9703可以顯示各種影像，例如藉由顯示使用數位相機等拍攝的影像資料，可以發揮與一般的相框同樣的功能。
另外，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝到與顯示部同一個面，但是藉由將其設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有使用數位相機拍攝的影像資料的記憶體並提取影像資料，然後可以將所提取的影像資料顯示於顯示部9703。
此外，數位相框9700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式提取所想要的影像資料並進行顯示的結構。
圖22A示出一種可攜式遊戲機，其係由殼體9881和殼體9891的兩個殼體所構成，並且藉由連結部分9893可以開閉地連接。殼體9881係安裝有顯示部9882，並且殼體9891係安裝有顯示部9883。另外，圖22A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不局限於上述結構，只要採用至少具備根據本發明的實施例的半導體裝置的結構即可，且可以採用適當地設置有其他附屬裝置的結構。圖22A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖22A所示的可攜式遊戲機所具有的功能不局限於此，而可以具有各種各樣的功能。
圖22B示出大型遊戲機的一種的拉霸機(slot machine)9900的一個例子。在拉霸機9900的殼體9901中安裝有顯示部9903。另外，拉霸機9900還具備如起動桿或停止開關等的操作單元、投幣口、揚聲器等。當然，拉霸機9900的結構不局限於此，只要採用至少具備根據本發明的實施例的半導體裝置的結構即可，且可以採用適當地設置有其他附屬裝置的結構。
圖23示出移動式電話機1000的一個例子。移動式電話機1000除了安裝在殼體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖23所示的移動式電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入等的操作。
顯示部1002的畫面主要有三個模式。第一是以影像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩個模式混合的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的畫面的大部分中顯示鍵盤或號碼按鈕。
此外，藉由在移動式電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，來判斷移動式電話機1000的方向(豎向還是橫向)，從而可以對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對殼體1001的操作按鈕1003進行操作，切換畫面模式。還可以根據顯示在顯示部1002上的影像種類切換畫面模式。例如，當顯示在顯示部上的影像信號為移動影像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的影像信號為文字資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式來進行控制。
還可以將顯示部1002用作影像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
藉由上述步驟，可以製造安裝有其操作穩定性優良的薄膜電晶體的顯示裝置。因為上述電子裝置安裝有其操作穩定性優良的薄膜電晶體，所以該電子裝置的可靠性高。
實施例10
在本實施例中，說明在製造將氧化物半導體用作半導體層的薄膜電晶體的情況下使用在對氧化物半導體膜進行圖案化時產生的蝕刻廢液再生氧化物半導體而再利用的方法。
圖25和圖26A至26G示出再利用過程。
首先，在圖25的步驟1(7101)中，藉由濺射法或脈衝雷射蒸鍍法(雷射脈衝蒸鍍法)形成氧化物半導體膜。圖26A和26B示出沉積時的具體例子。在圖26A中，在基板7201上已形成有閘極電極7202和閘極絕緣膜7203，並且在閘極絕緣膜7203上藉由濺射法形成氧化物半導體膜7205(圖26B)。此時使用的靶材7204是包含In、Ga和Zn的氧化物半導體靶材，例如可以使用組成比率為In：Ga：Zn=1：1：0.5的靶材。
接著，在圖25的步驟2(7102)中，對氧化物半導體膜進行圖案化。如圖26C所示，使用抗蝕劑掩罩7206，該抗蝕劑掩罩7206使用光罩而形成，藉由濕式蝕刻法去除氧化物半導體膜7205的不需要的部分。另外，還可以同時進行本發明說明中的對緩衝層的蝕刻處理。藉由上述步驟，能夠得到所希望的形狀的氧化物半導體膜7207。
接著，在圖25的步驟3(7103)中，回收在步驟2(7102)中產生的蝕刻廢液7208(圖26E)。另外，在回收蝕刻廢液時，還可以預先使蝕刻廢液中和。這是因為如下緣故：考慮到操作的方便，在對得到中和的蝕刻廢液進行處理時，安全性更高而較佳。
接著，在圖25的步驟4(7104)中，藉由進行從蝕刻廢液去除水分的固體化處理，得到固體物7209(圖26F)。另外，只要加熱蝕刻廢液，以去除水分，即可。另外，在得到固體物7209後，先進行組成分析等再追加不足成分等來調整組成比率，以將在之後步驟中再生的靶材的組成比率設定為所希望的組成比率。
接著，在圖25的步驟5(7105)中，將固體物7209放在所希望的形狀的鑄模，並進行加壓處理和焙燒處理，以得到燒結體7210。再者，使用黏合劑將燒結體7210貼合在支撐板7211上，以形成靶材7212(參照圖26G)。但是，焙燒溫度較佳為700℃以上。另外，較佳將厚度設定為5nm以上且10nm以下。因為在圖25的步驟4(7104)中調整了In、Ga和Zn的組成比率，所以能夠得到具有所希望的組成比率的靶材7212。
另外，可以在進行圖25的步驟1(7101)中的沉積處理時使用得到的靶材7212。
如上所述，在製造將氧化物半導體用作半導體層的薄膜電晶體的情況下能夠使用蝕刻廢液再生氧化物半導體而再利用的方法。
一般來說，氧化物半導體含有的銦和鎵是稀有金屬。因此，藉由使用本實施例所示的再利用方法，在節省資源的同時能夠實現使用氧化物半導體而形成的產品的成本降低。
本發明說明根據2008年11月7日在日本專利局受理的日本專利申請編號2008-287051而製作，所申請內容包括在本發明說明中。
100．．．基板
102．．．閘極絕緣膜
111．．．閘極電極
113．．．氧化物半導體層
114,114a,114b．．．緩衝層
115a．．．第一電極
115b．．．第二電極
150．．．薄膜電晶體
131．．．抗蝕劑掩罩
105．．．導電膜
132．．．抗蝕劑掩罩
109．．．層間絕緣膜
124,125,126．．．接觸孔
128．．．像素電極
123．．．電容器佈線
151．．．薄膜電晶體
118．．．佈線
400．．．基板
401．．．第一閘極電極
402．．．第二閘極電極
409．．．第一佈線
410．．．第二佈線
411．．．第三佈線
403．．．閘極絕緣膜
404．．．接觸孔
405．．．第一氧化物半導體層
406a,406b．．．緩衝層
407．．．第二氧化物半導體層
408a,408b．．．緩衝層
430．．．第一薄膜電晶體
431．．．第二薄膜電晶體
581．．．薄膜電晶體
584．．．保護膜
583．．．層間絕緣膜
585．．．絕緣膜
587．．．第一電極層
588．．．第二電極層
589．．．球形粒子
590a．．．黑色區
590b．．．白色區
594．．．空腔
595．．．填料
596．．．基板
5300．．．基板
5301．．．像素部分
5302．．．掃描線驅動電路
5303．．．信號線驅動電路
5601．．．驅動IC
5602_1 to 5602_M．．．開關群
5603a．．．第一薄膜電晶體
5603b．．．第二薄膜電晶體
5603c．．．第三薄膜電晶體
5611．．．第一佈線
5612．．．第二佈線
5613．．．第三佈線
5621_1 to 5621_M．．．佈線
5703a,5703b,5703c．．．時序
5803a,5803b,5803c．．．時序
5701_1 to 5701_n．．．正反器
5711．．．第一佈線
5712．．．第二佈線
5713．．．第三佈線
5714．．．第四佈線
5715．．．第五佈線
5716．．．第六佈線
5717_1,5717_2,5717_3．．．第七佈線
5571．．．第一薄膜電晶體
5572．．．第二薄膜電晶體
5573．．．第三薄膜電晶體
5574．．．第四薄膜電晶體
5575．．．第五薄膜電晶體
5576．．．第六薄膜電晶體
5577．．．第七薄膜電晶體
5578．．．第八薄膜電晶體
5501．．．第一佈線
5502．．．第二佈線
5503．．．第三佈線
5504．．．第四佈線
5505．．．第五佈線
5506．．．第六佈線
5400．．．基板
5401．．．像素部分
5402．．．第一掃描線驅動電路
5403．．．信號線驅動電路
5404．．．第二掃描線驅動電路
4001．．．第一基板
4002．．．像素部分
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封劑
4006．．．第二基板
4008．．．液晶
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．對置電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．柱狀間隔件
4015．．．連接端子電極
4018．．．可撓性印刷電路
4016．．．端子電極
4019．．．各向異性導電膜
2600．．．TFT基板
2601．．．對置基板
2602．．．密封劑
2603．．．像素部分
2604．．．顯示元件
2605．．．著色層
2606．．．偏振片
2607．．．偏振片
2608．．．佈線電路部分
2609．．．可撓性線路板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路基板
2613．．．擴散板
6400．．．基板
6401．．．切換電晶體
6402．．．驅動電晶體
6403．．．電容器
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共用電極
7001．．．驅動TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．遮光膜
7017．．．透光導電薄膜
7021．．．驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．透光導電薄膜
4501．．．第一基板
4502．．．像素部分
4503a,4503b．．．信號線驅動電路
4504a,4504b．．．掃描線驅動電路
4505．．．密封劑
4506．．．第二基板
4507．．．填充物
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．第二電極層
4517．．．第一電極層
4520．．．分隔壁
4515．．．連接端子電極
4516．．．端子電極
4518a,4518b．．．可撓性印刷電路
4519．．．各向異性導電膜
2631．．．海報
2632．．．廣告
2700．．．電子書閱讀器
2701．．．殼體
2703．．．殼體
2711．．．鉸鏈
2705．．．顯示部分
2707．．．顯示部分
2721．．．電源開關
2723．．．操作鍵
2724．．．揚聲器
9600．．．電視機
9601．．．殼體
9603．．．顯示部分
9605．．．機座
9607．．．顯示部分
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．殼體
9703．．．顯示部分
9881．．．殼體
9882．．．顯示部分
9883．．．顯示部分
9884．．．揚聲器部分
9885．．．操作鍵
9886．．．記錄媒體插入部分
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．殼體
9893．．．連結部分
9900．．．拉霸機
9901．．．殼體
9903．．．顯示部分
1000．．．移動式電話手機
1001．．．殼體
1002．．．顯示部分
1003．．．操作按鈕
1004．．．外部連接部分
1005．．．揚聲器
1006．．．麥克風
9400．．．通信裝置
7201．．．基板
7202．．．閘極電極
7203．．．閘極絕緣膜
7204．．．靶材
7205．．．氧化物半導體膜
7206．．．抗蝕劑掩罩
7207．．．氧化物半導體膜
7208．．．蝕刻廢液
7209．．．固體物
7210．．．燒結體
7211．．．支撐板
7212．．．靶材
在附圖中：
圖1A和1B是說明本發明實施例的半導體裝置的俯視圖及剖面圖；
圖2A至2C是說明本發明實施例的半導體裝置的製造程序的剖面圖；
圖3A至3C是說明本發明實施例的半導體裝置的製造程序的剖面圖；
圖4A和4B是說明本發明實施例的半導體裝置的俯視圖及剖面圖；
圖5A至5C是說明本發明實施例的半導體裝置的製造程序的剖面圖；
圖6A至6C是說明本發明電施例的半導體裝置的製造程序的剖面圖；
圖7是本發明實施例的電子紙的剖面圖；
圖8A和8B是說明本發明實施例的半導體裝置的方塊圖；
圖9是說明信號線驅動電路的結構的視圖；
圖10是說明信號線驅動電路的操作的時序圖；
圖11是說明信號線驅動電路的操作的時序圖；
圖12是說明移位暫存器的結構的視圖；
圖13是說明圖11所示的正反器的連接結構的視圖；
圖14A1及A2和14B是說明本發明實施例的半導體裝置的俯視圖及剖面圖；
圖15是說明本發明實施例的半導體裝置的剖面圖；
圖16是說明本發明實施例的半導體裝置的像素等效電路的視圖；
圖17A至17C是說明本發明實施例的半導體裝置的視圖；
圖18A和18B是說明本發明實施例的半導體裝置的俯視圖及剖面圖；
圖19A和19B是說明電子紙的使用樣式的例子的視圖；
圖20是示出電子書籍的一例的外觀圖；
圖21A和21B是示出電視裝置及數位相框的例子的外觀圖；
圖22A和22B是示出遊戲機的例子的外觀圖；
圖23是示出移動式電話機的一例的外觀圖；
圖24A是本發明實施例的半導體裝置的剖面圖，圖24B是等效電路圖，並且圓24C是俯視圖；
圖25是說明蝕刻廢液含有的氧化物半導體的再利用循環的視圖；
圖26A至26G是說明蝕刻廢液含有的氧化物半導體的再利用步驟的視圖。
102．．．閘極絕緣膜
109．．．層間絕緣膜
111．．．閘極電極
113．．．氧化物半導體層
114a．．．緩衝層
114b．．．緩衝層
115a．．．電極
115b．．．電極
128．．．像素電極
150．．．薄膜電晶體

Claims (14)

  1. 一種薄膜電晶體，包括：閘極電極；覆蓋該閘極電極的閘極絕緣膜；氧化物半導體層，與該閘極電極重疊，且該閘極絕緣膜插置於其間；該氧化物半導體層之上的第一電極及第二電極，該第一電極的端部及該第二電極的端部與該閘極電極重疊；第一緩衝層，該第一緩衝層與該氧化物半導體層和該第一電極相接觸並被插置在該氧化物半導體層與該第一電極之間；以及第二緩衝層，該第二緩衝層與該氧化物半導體層和該第二電極相接觸並被插置在該氧化物半導體層與該第二電極之間，其中，該第一緩衝層及該第二緩衝層包含銦、鎵、鋅、氧和氮。
  2. 如申請專利範圍第1項所述的薄膜電晶體，其中，該第一緩衝層及該第二緩衝層中所含有的氮(N)對氧(O)的比率(N/O)係大於或等於5原子%且小於或等於80原子%。
  3. 如申請專利範圍第1項所述的薄膜電晶體，其中，該氧化物半導體層含有銦、鎵和鋅。
  4. 一種薄膜電晶體，包括：閘極電極； 覆蓋該閘極電極的閘極絕緣膜；第一電極及第二電極，該第一電極的端部及該第二電極的端部與該閘極電極重疊且該閘極絕緣膜插置於其間；該第一電極之上的第一緩衝層；該第二電極之上的第二緩衝層；以及與該第一電極的該端部及該第二電極的該端部重疊的氧化物半導體層，其中，該氧化物半導體層與該第一電極及該第二電極的側表面和該第一緩衝層及該第二緩衝層的上表面及側表面相接觸，並且其中，該第一緩衝層及該第二緩衝層含有銦、鎵、鋅、氧和氮。
  5. 如申請專利範圍第4項所述的薄膜電晶體，其中，該第一緩衝層及該第二緩衝層中所包含的氮(N)對氧(O)的比率(N/O)係大於或等於5原子%且小於或等於80原子%。
  6. 如申請專利範圍第4項所述的薄膜電晶體，其中，該氧化物半導體層含有銦、鎵和鋅。
  7. 一種半導體裝置的製造方法，包括：在基板之上形成閘極電極；在該閘極電極之上形成閘極絕緣膜；在該閘極絕緣膜之上形成氧化物半導體層，該氧化物半導體層含有銦、鎵和鋅並且與該閘極電極重疊；在該氧化物半導體層之上形成緩衝層；以及 在該等緩衝層之上形成第一電極及第二電極，其中，該等緩衝層係在包含氮氣的氛圍中以包含含有銦、鎵和鋅的氧化物作為成分的靶材濺射之方式而被形成。
  8. 一種半導體裝置的製造方法，包括：在基板之上形成閘極電極；在該閘極電極之上形成閘極絕緣膜；在該閘極絕緣膜之上形成第一電極及第二電極，該第一電極及第二電極的端部與該閘極電極重疊；在該第一電極及該第二電極之上形成緩衝層；以及在該等緩衝層之上形成含有銦、鎵和鋅的氧化物半導體層，其中，該等緩衝層係在包含氮氣的氛圍中以包含含有銦、鎵和鋅的氧化物作為成分的靶材濺射之方式而被形成。
  9. 一種包括薄膜電晶體的半導體裝置，該薄膜電晶體包括：閘極電極；覆蓋該閘極電極的閘極絕緣膜；氧化物半導體層，與該閘極電極重疊且該閘極絕緣膜插置於其間；該氧化物半導體層之上的第一電極及第二電極，該第一電極的端部及該第二電極的端部與該閘極電極重疊；第一緩衝層，該第一緩衝層與該氧化物半導體層和該 第一電極相接觸並被插置在該氧化物半導體層與該第一電極之間；以及第二緩衝層，該第二緩衝層與該氧化物半導體層和該第二電極相接觸並被插置在該氧化物半導體層與該第二電極之間，其中，該第一緩衝層及該第二緩衝層包含銦、鎵、鋅、氧和氮。
  10. 如申請專利範圍第9項所述的半導體裝置，其中，該第一緩衝層及該第二緩衝層中所包含的氮(N)對氧(O)的比率(N/O)係大於或等於5原子%且小於或等於80原子%。
  11. 如申請專利範圍第9項所述的半導體裝置，其中，該氧化物半導體層含有銦、鎵和鋅。
  12. 一種包括薄膜電晶體的半導體裝置，該薄膜電晶體包括：閘極電極；覆蓋該閘極電極的閘極絕緣膜；第一電極及第二電極，該第一電極的端部及該第二電極的端部與該閘極電極重疊且該閘極絕緣膜插置於其間；該第一電極之上的第一緩衝層；該第二電極之上的第二緩衝層；以及與該第一電極的該端部及該第二電極的該端部重疊的氧化物半導體層，其中，該氧化物半導體層與該第一電極及該第二電極 的側表面和該第一緩衝層及該第二緩衝層的上表面及側表面相接觸，並且其中，該第一緩衝層及該第二緩衝層含有銦、鎵、鋅、氧和氮。
  13. 如申請專利範圍第12項所述的半導體裝置，其中，該第一緩衝層及該第二緩衝層中所包含的氮(N)對氧(O)的比率(N/O)係大於或等於5原子%且小於或等於80原子%。
  14. 如申請專利範圍第12項所述的半導體裝置，其中，該氧化物半導體層含有銦、鎵和鋅。
TW098137298A 2008-11-07 2009-11-03 半導體裝置及其製造方法 TWI515907B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008287051 2008-11-07

Publications (2)

Publication Number Publication Date
TW201034202A TW201034202A (en) 2010-09-16
TWI515907B true TWI515907B (zh) 2016-01-01

Family

ID=41718620

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137298A TWI515907B (zh) 2008-11-07 2009-11-03 半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US8338827B2 (zh)
EP (1) EP2184783B1 (zh)
JP (2) JP5530701B2 (zh)
KR (2) KR101683187B1 (zh)
CN (1) CN101740632B (zh)
TW (1) TWI515907B (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
KR101150142B1 (ko) * 2006-04-06 2012-06-11 어플라이드 머티어리얼스, 인코포레이티드 대형 기판 상에 아연 산화물 투명 전도성 산화물의 반응성 스퍼터링
JP5718052B2 (ja) 2007-08-02 2015-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜半導体材料を用いる薄膜トランジスタ
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5889791B2 (ja) 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR101820973B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101056250B1 (ko) 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
EP2497115A4 (en) * 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101049003B1 (ko) * 2009-12-01 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101101087B1 (ko) * 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011089844A1 (en) * 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2011129227A1 (ja) * 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
TWI401750B (zh) * 2010-05-17 2013-07-11 Au Optronics Corp 薄膜電晶體及其製造方法
WO2011148538A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 表示パネル及び薄膜トランジスタ基板
US9142573B1 (en) * 2010-05-24 2015-09-22 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535014B (zh) 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8461630B2 (en) 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8519397B2 (en) * 2010-12-10 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, photoelectric conversion circuit, and display device
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
KR101789236B1 (ko) * 2010-12-24 2017-10-24 삼성디스플레이 주식회사 박막 트랜지스터 및 평판 표시 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120084940A (ko) 2011-01-21 2012-07-31 서울대학교산학협력단 박막 트랜지스터 및 그 제조 방법
US9431400B2 (en) * 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
US8541781B2 (en) 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
CN102655165B (zh) 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6104522B2 (ja) 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
US8802493B2 (en) * 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI605597B (zh) 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014159033A1 (en) * 2013-03-13 2014-10-02 Applied Materials, Inc. Vth control method of multiple active layer metal oxide semiconductor tft
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103715268B (zh) * 2013-12-27 2016-04-06 合肥京东方光电科技有限公司 氧化物薄膜晶体管及显示装置
CN104183605A (zh) * 2014-08-06 2014-12-03 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN104362180B (zh) * 2014-10-15 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板和显示装置
US9704839B2 (en) * 2015-11-18 2017-07-11 Infineon Technologies Ag Semiconductor devices for integration with light emitting chips and modules thereof
CN110223989A (zh) * 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN110828579B (zh) 2019-10-29 2021-08-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型结构有源层为igzo的tft器件及其制作方法

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US672522A (en) * 1900-11-01 1901-04-23 Library Bureau Device for handling several card-trays togetgher.
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4146062B2 (ja) 2000-05-12 2008-09-03 健吉郎 小林 ｐ型酸化物半導体およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
DE10209478A1 (de) * 2002-03-05 2003-09-18 Bayer Cropscience Gmbh Herbizid-Kombinationen mit speziellen Sulfonylharnstoffen
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7002179B2 (en) 2003-03-14 2006-02-21 Rohm Co., Ltd. ZnO system semiconductor device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
WO2005041311A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
US7273773B2 (en) 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
WO2005124710A1 (en) * 2004-06-21 2005-12-29 Burke Anthony John Smoke detecctor
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CN101032027B (zh) 2004-09-02 2010-10-13 卡西欧计算机株式会社 薄膜晶体管及其制造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5110785B2 (ja) * 2004-10-08 2012-12-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US20060108336A1 (en) * 2004-11-23 2006-05-25 Northrop Grumman Corporation Fabrication process for large-scale panel devices
US7582904B2 (en) 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7368045B2 (en) 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
WO2006089533A2 (de) * 2005-02-22 2006-08-31 Dieter Faude Kreuzgelenk
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7795050B2 (en) 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
KR100753152B1 (ko) 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP5385614B2 (ja) 2005-12-16 2014-01-08 三星ディスプレイ株式會社 光学素子およびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR100801961B1 (ko) * 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101157854B (zh) 2007-07-02 2010-10-13 北京宇极科技发展有限公司 一种氮氧化合物发光材料、其制备方法及其应用
US8334537B2 (en) 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
JP2010135774A (ja) 2010-06-17
EP2184783B1 (en) 2012-10-03
JP2014195084A (ja) 2014-10-09
CN101740632B (zh) 2014-08-20
US20100117073A1 (en) 2010-05-13
KR20100051544A (ko) 2010-05-17
KR101758311B1 (ko) 2017-07-26
US8716061B2 (en) 2014-05-06
CN101740632A (zh) 2010-06-16
US20130130438A1 (en) 2013-05-23
JP5809318B2 (ja) 2015-11-10
KR20140143731A (ko) 2014-12-17
JP5530701B2 (ja) 2014-06-25
EP2184783A1 (en) 2010-05-12
US8338827B2 (en) 2012-12-25
KR101683187B1 (ko) 2016-12-20
TW201034202A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
TWI515907B (zh) 半導體裝置及其製造方法
KR102293971B1 (ko) 반도체 장치 및 그 제작 방법
JP6324453B2 (ja) 表示装置
KR101862542B1 (ko) 반도체 장치 및 그 제조 방법
JP6220412B2 (ja) 半導体装置
TWI424506B (zh) 半導體裝置的製造方法
TWI509766B (zh) 顯示裝置
TWI502703B (zh) 顯示裝置及其製造方法
TWI596781B (zh) 半導體裝置
TWI500159B (zh) 半導體裝置和其製造方法
TWI545778B (zh) 顯示裝置