TWI502703B - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI502703B
TWI502703B TW098131097A TW98131097A TWI502703B TW I502703 B TWI502703 B TW I502703B TW 098131097 A TW098131097 A TW 098131097A TW 98131097 A TW98131097 A TW 98131097A TW I502703 B TWI502703 B TW I502703B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
oxide semiconductor
thin film
conductive layer
Prior art date
Application number
TW098131097A
Other languages
English (en)
Other versions
TW201023315A (en
Inventor
Shunpei Yamazaki
Kengo Akimoto
Shigeki Komori
Hideki Uochi
Rihito Wada
Yoko Chiba
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201023315A publication Critical patent/TW201023315A/zh
Application granted granted Critical
Publication of TWI502703B publication Critical patent/TWI502703B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

顯示裝置及其製造方法
本發明關於一種使用氧化物半導體的顯示裝置及其製造方法。
以液晶顯示裝置為代表的形成在玻璃基板等的平板上的薄膜電晶體使用非晶矽、多晶矽製造。使用非晶矽的薄膜電晶體具有如下特性：雖然其場效應遷移率低，但是可以形成於大的玻璃基板上。另一方面，使用多晶矽的薄膜電晶體具有如下特性：雖然其場效應遷移率高，但是需要進行雷射退火等的晶化程序，因此其不一定適合於形成於大的玻璃基板上。
另一方面，使用氧化物半導體製造薄膜電晶體，並將其應用於電子裝置和光裝置的技術受到注目。例如，專利文獻1及專利文獻2公開作為氧化物半導體膜使用氧化鋅、In-Ga-Zn-O類氧化物半導體來製造薄膜電晶體，並將其用於圖像顯示裝置的開關元件等的技術。
[專利文獻1]日本專利申請公開2007-123861號公報
[專利文獻2]日本專利申請公開2007-96055號公報
在通道形成區中使用氧化物半導體的薄膜電晶體可以實現比使用非晶矽的薄膜電晶體更高的場效應遷移率。作為氧化物半導體膜，可以利用濺射法等在300℃以下的溫度下形成，其製造程序比使用多晶矽的薄膜電晶體的製造程序簡單。
使用這些氧化物半導體在玻璃基板、塑膠基板等上形成薄膜電晶體，並可以期待將其應用於液晶顯示器、電致發光顯示器或電子紙等。
然而，為了發揮使用有工作特性優良且可以在低溫下製造的氧化物半導體的薄膜電晶體的特性，不僅需要對元件的結構和製造條件進行最優化，還需要顧慮到信號的輸入和輸出所必要的佈線結構和連接結構。即使氧化物半導體膜可以在低溫下形成，但是當形成佈線或電極的金屬等的薄膜、層間絕緣膜等的絕緣膜出現剝離現象時，則造成產品缺陷。另外，還存在當設置在顯示面板的元件基板一側的共同連接部的電極的連接電阻較大時，顯示幕出現斑點且亮度降低的問題。
本發明的一實施例的目的之一在於提供一種適用於設置在顯示面板中的共同連接部的結構。
本發明的一實施例的目的之一在於：在除了氧化物半導體之外，還層疊絕緣膜及導電膜而製造的各種用途的顯示裝置中，防止薄膜的剝落造成的缺陷。
本發明的一實施例的顯示裝置，包括：掃描線與信號線交叉且具有以矩陣形狀排列的像素電極的像素部；對應於該像素電極而設置並該像素部中層疊氧的含量不同的至少兩種氧化物半導體層而構成的薄膜電晶體。該顯示裝置中的像素部的外側區域包括共同連接部，包括：構成掃描線、信號線或共同電位線的導電層；使用與包括在薄膜電晶體中的氧化物半導體層相同的材料形成的半導體層；以及共同電極，該共同電極電連接到相對於像素電極的電極。
本發明的典型的一實施例的顯示裝置，包括：包括連接到像素電極的薄膜電晶體的像素部；以及，共同電極和相對於像素電極的電極電連接的共同連接部，並且，包括以下結構。
像素部，其中掃描線和信號線交叉，像素電極以矩陣形狀排列。
在對應於像素電極而設置的薄膜電晶體中，第一氧化物半導體層作為通道形成區，並且包括：連接到掃描線的閘極電極；覆蓋該閘極電極的閘極絕緣層；連接到信號線並接觸於第一氧化物半導體層，並且層疊有第二氧化物半導體層(也稱為源區)和導電層(也稱為源極電極層)的第一佈線層；以及連接到像素電極並接觸於第一氧化物半導體層，並且具有與第一佈線層相同的疊層結構的第二佈線層。
設置在像素部的外側區域的共同連接部具有在使用與閘極絕緣層相同的層形成的絕緣層上層疊有使用與第二氧化物半導體層相同的層形成的氧化物半導體層和使用與像素部中的導電層相同的層形成的導電層(也稱為共同電位線)的結構。導電層藉由設置在第一氧化物半導體層上的層間絕緣層的開口連接到共同電極，並且相對於像素電極的電極藉由導電粒子(對塑膠粒子表面進行了鍍金處理的粒子等)電連接到共同電極。
注意，相對於像素電極的電極是指設置在對置基板上的對置電極。
本發明的典型的一實施例作為設置在像素部的外側區域的共同連接部的其他結構包括：層疊有使用與閘極電極相同的層形成的第一導電層；與閘極絕緣層相同的絕緣層上的使用與第二氧化物半導體層相同的層形成的氧化物半導體層；以及使用與上述像素部中的導電層相同的層形成的第二導電層(也稱為共同電位線)。第一導電層及第二導電層藉由設置在第一氧化物半導體層上的層間絕緣層的多個開口電連接到共同電極，並且共同電極藉由配置在與第一導電層的區域重疊的導電粒子電連接到相對於像素電極的電極。
在此，第一氧化物半導體層的氧濃度高於第二氧化物半導體層的氧濃度。就是說，第一氧化物半導體層是氧過剩型，第二氧化物半導體層是氧缺乏型。第二氧化物半導體層顯示n型導電率，第一氧化物半導體層的電導率低於第二氧化物半導體層的電導率。第二氧化物半導體層可以用作薄膜電晶體的源區或汲區。第一氧化物半導體層是非晶結構，第二氧化物半導體層有時在非晶結構中包括晶粒(奈米晶)。注意，第二氧化物半導體層是非單晶半導體層，並且至少含有非晶成分。
另外，在本說明書中為方便起見附加第一、第二等序數詞。因此，它們不表示特定發明的步驟順序或層疊順序。
將在其表面上具有像素電極及與該像素電極電連接的薄膜電晶體的基板使用被稱為密封材料的黏結材料固定到對置基板。
在液晶顯示裝置中，使用密封材料和兩個基板來密封液晶材料。
向密封材料混入多個導電粒子(對塑膠粒子表面進行了鍍金處理的粒子等)，以電連接設置在對置基板上的對置電極(也稱為共同電極)與設置在另一基板上的共同電極或共同電位線。
可以在與薄膜電晶體的程序相同的程序以及在同一的基板上製造共同電位線。
另外，有時將共同電位線與密封材料的導電粒子重疊的部分稱為共同連接部，也可以認為在共同電位線中與導電粒子重疊的部分為共同電極。
在與薄膜電晶體同一基板上形成的共同電位線也可以認為是當使液晶交流驅動時供給成為基準的參考電壓的線。
另外，除了連接到對置電極的共同電位線之外，連接到儲存電容器的一個電極的電容器佈線也稱為共同電位線的一種，同樣地也可以設置在與薄膜電晶體同一基板上。
另外，在使用電泳顯示元件的也被稱為電子紙的顯示裝置中，在一對基板之間具有以下結構，即：容納帶有不同極性的白色粒子、黑色粒子以及使它們分散的分散介質(氣體或液體)。並且，設置在一對基板中的一個基板上的電極是共同電極。在另一個基板上相對於該共同電極地設置有像素電極，並且在該基板上設置有多個電連接到像素電極的薄膜電晶體。例如，作為使用該電泳顯示元件的顯示裝置的驅動方法，對於想使其白色顯示變成黑色顯示的像素電極，對施加到共同電極的共同電位施加正的電壓，而對想使其黑色顯示變成白色顯示的像素電極，對施加到共同電極的共同電位施加負的電壓，至於不使其發生變化的像素電極，將其設定為與共同電極相同的電位。
在與薄膜電晶體同一基板上形成的共同電位線也可以認為是當使電泳顯示元件驅動時供給成為基準的參考電壓的線。
另外，作為使用電泳顯示元件的顯示裝置，由一對基板及在其間設置的分隔壁設置有以一定的尺寸形成的多個獨立空間，一個獨立空間變為單位像素而顯示圖像的部分。至於一個獨立空間是指容納有帶有不同極性的電的多個白色粒子、多個黑色粒子以及使它們分散的分散介質(氣體或液體)的空間。
在使用電泳顯示元件的顯示裝置中，帶有不同極性的電的多個有色粒子以及使它們分散的分散介質也被密封材料和兩個基板密封。另外，在使用電泳顯示元件的顯示裝置中，設置在一個基板上的共同電極與形成在另一個基板上的共同電位線也在共同連接部藉由導電粒子進行連接。
另外，在使用液晶顯示裝置或電泳顯示元件的顯示裝置中，雖然還根據處理溫度，但是作為使用的一對基板的材料還可以使用塑膠薄膜。
根據本發明的一實施例，在設置在像素部的外側區域的共同連接部中，藉由採用層疊氧化物半導體層和導電層的結構，可以防止由於薄膜的剝落造成的缺陷。
另外，藉由採用層疊氧化物半導體層和導電層的結構共同連接部被厚膜化，可以實現低電阻化，而可以具有牢固的結構。
對於本發明的實施例，下面進行說明。
實施例1
這裏，在第一基板和第二基板之間封入有液晶層的液晶顯示裝置中，示出將用於電連接到設置在第二基板上的對置電極的共同連接部形成在第一基板上的例子。注意，在第一基板上形成有用作開關元件的薄膜電晶體，並且藉由使共同連接部的製造程序與像素部的開關元件的製造程序共同化，可以不使程序複雜形成。
共同連接部配置於與用於黏接第一基板和第二基板的密封材料重疊的位置，並藉由密封材料所含有的導電粒子與對置電極電連接。或者，在不與密封材料重疊的位置(除了像素部)設置共同連接部，以與共同連接部重疊的方式將含有導電粒子的膏劑與密封材料另行設置，而與對置電極電連接。
圖1A是示出在同一基板上製造薄膜電晶體和共同連接部的半導體裝置的截面結構圖的圖。注意，圖1A所示的薄膜電晶體是一種例子，其中在閘極絕緣層102上隔著源區106a及汲區106b設置有源極電極層105a及汲極電極層105b，並且在源極電極層105a及汲極電極層105b上設置有IGZO半導體層103。IGZO半導體層103是包含In、Ga、Zn及O的非單晶半導體層，至少含有非晶成分。另外，源區106a及汲區106b是包含In、Ga、Zn及O的氧化物層，並在與IGZO半導體層103的成膜條件不同的成膜條件下形成，其包含的氧濃度低於IGZO半導體層103所包含的氧濃度，是低電阻的氧化物層。源區106a及汲區106b具有n型導電率，其活化能(ΔE)為0.01eV以上且0.1eV以下，也稱為n+ 區。注意，源區106a及汲區106b是非單晶半導體層，至少含有非晶成分。
另外，圖1B是示出共同連接部的俯視圖的一個例子的圖，圖中的虛線D1-D2相當於圖1A的共同連接部的截面。另外，在圖1B中與圖1A同一部分使用相同的符號進行說明。
氧化物半導體層186設置在閘極絕緣層102上，並使用與源區106a及汲區106b相同的材料及藉由相同的程序製造。
共同電位線185設置在氧化物半導體層186上，並使用與源極電極層105a及汲極電極層105b相同的材料及藉由相同的程序製造。
另外，共同電位線185由保護絕緣膜107覆蓋，保護絕緣膜107在與共同電位線185重疊的位置中具有多個開口。該開口藉由與連接汲極電極層105b和像素電極層110的接觸孔相同的程序而形成。
另外，在此由於其面積的尺寸差異很大，所以將其區分稱為像素部中的接觸孔和共同連接部的開口。另外，在圖1A中，像素部和共同連接部不是使用相同的縮尺來圖示的，例如共同連接部的虛線D1-D2的長度為500μm左右，而薄膜電晶體的寬度小於50μm，雖然實際上面積尺寸是其10倍以上，但是為了容易理解，在圖1A中分別改變像素部和共同連接部的縮尺而進行圖示。
另外，共同電極190設置在保護絕緣膜107上，並使用與像素部的像素電極110相同的材料和藉由相同的程序而形成。
如此與像素部的開關元件的製造程序共同地進行共同連接部的製造程序。
並且，使用密封材料固定設置有像素部和共同連接部的第一基板和具有對置電極的第二基板。
當密封材料包含導電粒子時，對一對的基板進行位置對準以使密封材料和共同連接部重疊。例如，在小型的液晶面板中，在像素部的對角等上與密封材料重疊地配置兩個共同連接部。另外，在大型的液晶面板中，與密封材料重疊地配置四個以上的共同連接部。
另外，共同電極190是與包含在密封材料中的導電粒子接觸的電極，與第二基板的對置電極電連接。
當使用液晶注入法時，在使用密封材料固定一對基板之後，將液晶注入到一對基板之間。另外，當使用液晶滴落法時，在第二基板或第一基板上塗畫密封材料，在使液晶滴落後，在減壓下對一對基板進行貼合。
另外，在本實施例中，雖然示出與對置電極電連接的共同連接部的例子，但是本發明不局限於此。本發明還可以用於與其他的佈線連接的連接部或與外部連接端子等連接的連接部。
例如，當製造發光顯示裝置時，其與液晶顯示裝置不同而沒有用於與對置電極連接的連接部分，但是其具有將發光元件的陰極與共同佈線連接的部分，可以將該部分形成為與圖1A所示的連接結構相同的結構。發光元件的陰極在每個像素中設置用來連接的連接部即可，或者在像素部和驅動電路部之間設置連接部分。
實施例2
在此，圖2A和2B示出作為共同電位線，使用與閘極佈線相同的材料以及藉由相同的程序形成的佈線製造共同連接部的例子。
圖2B是示出共同連接部的俯視圖的一個例子的圖，圖中的虛線E1-E2相當於圖2A的共同連接部的截面。
另外，如圖2A所示實施例1和像素部的薄膜電晶體的結構相同，所以與圖1A相同的部分使用相同的符號，而在這裏省略其詳細說明。
共同電位線181設置在基板100上，並使用與閘極電極層101相同的材料以及藉由相同的程序來製造。
另外，共同電位線181由閘極絕緣層102和保護絕緣膜107覆蓋，閘極絕緣層102和保護絕緣膜107在與共同電位線181重疊的位置中具有多個開口。該開口與實施例1不同，而成為相當於兩層絕緣膜厚的深的開口。另外，在藉由與連接汲極電極層105b和像素電極110的接觸孔相同的程序進行蝕刻之後，進一步對閘極絕緣層進行選擇性的蝕刻而製造該開口。
另外，共同電極190設置在保護絕緣膜107上，並使用與像素部的像素電極110相同的材料以及藉由相同的程序來製造。
如此，與像素部的開關元件的製造程序共同地進行共同連接部的製造程序。
使用密封材料固定設置有像素部和共同連接部的第一基板100和具有對置電極的第二基板。
當密封材料中包含導電粒子時，對一對的基板進行位置對準以使密封材料和共同連接部重疊。
另外，共同電極190是與包含在密封材料中的導電粒子接觸的電極，與第二基板的對置電極電連接。
當使用液晶注入法時，在使用密封材料固定一對基板之後，將液晶注入到一對基板之間。另外，當使用液晶滴落法時，在第二基板或第一基板上塗畫密封材料，在使液晶滴落後，在減壓下對一對基板進行貼合。
另外，在本實施例中，雖然示出與對置電極電連接的共同連接部的例子，但是本發明不局限於此。本發明還可以用於與其他的佈線連接的連接部或與外部連接端子等連接的連接部。
實施例3
在此，圖3A和3B示出製造共同連接部的例子，其中使用與閘極佈線相同的材料及藉由相同的程序而形成電極，並使用與源極電極層相同材料及藉由相同的程序設置閘極佈線，於該電極上作為共同電位線。
圖3B是示出共同連接部的俯視圖的一個例子的圖，圖中的虛線F1-F2相當於圖3A的共同連接部的截面。
另外，如圖3A所示實施例1與像素部的薄膜電晶體的結構相同，所以與圖1A相同的部分使用相同的符號，而在這裏省略其詳細說明。
連接電極191設置在基板100上，並使用與閘極電極101相同的材料以及藉由相同的程序而製造。
另外，連接電極191由閘極絕緣層102和保護絕緣膜107覆蓋，閘極絕緣層102和保護絕緣膜107在與共同電極190重疊的位置中具有開口。該開口與實施例1不同，而成為相當於兩層絕緣膜厚的深的開口。另外，在藉由與連接汲極電極層105b和像素電極層110的接觸孔相同的程序進行蝕刻之後，進一步對閘極絕緣層進行選擇性的蝕刻而製造該開口。
另外，氧化物半導體層186設置在閘極絕緣層102上，並使用源區106a及汲區106b相同的材料以及藉由相同的程序來製造。
另外，共同電位線185設置在氧化物半導體層186上，並使用源極電極層105a及汲極電極層105b相同的材料及藉由相同的程序來製造。
另外，共同電位線185由保護絕緣膜107覆蓋，保護絕緣膜107在與共同電位線185重疊的位置中具有多個開口。該開口藉由與連接汲極電極層105b和像素電極層110的接觸孔相同的程序而形成。
另外，共同電極190設置在保護絕緣膜107上，並使用與像素部的像素電極110相同的材料及藉由相同的程序而形成。
如此與像素部的開關元件的製造程序共同地進行共同連接部的製造程序。
並且，使用密封材料固定設置有像素部和共同連接部的第一基板100和具有對置電極的第二基板。
另外，在本實施例中，僅在閘極絕緣層的開口中選擇性地設置多個導電粒子。即，在共同電極190與連接電極191接觸的區域中設置多個導電粒子。與連接電極191和共同電位線185的兩者接觸的共同電極190是與導電粒子接觸的電極，並與第二基板的對置電極電連接。
當使用液晶注入法時，在使用密封材料固定一對基板之後，將液晶注入到一對基板之間。另外，當使用液晶滴落法時，在第二基板或第一基板上塗畫密封材料，在使液晶滴落後，在減壓下對一對基板進行貼合。
另外，在本實施例中，雖然示出與對置電極電連接的共同連接部的例子，但是本發明不局限於此。本發明還可以用於與其他的佈線連接的連接部或與外部連接端子等連接的連接部。
實施例4
在本實施例中，對圖1A、圖2A及圖3A示出的薄膜電晶體170、連接部、端子部及它們的製造程序進行說明。
在圖4A中，作為具有透光性的基板100，可以使用以康寧公司的#7059玻璃或#1737玻璃等為代表的鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等的玻璃基板。
接著，在基板100的整個表面上形成導電層，然後進行第一光刻程序，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分來形成佈線及電極(包括閘極電極101的閘極佈線、電容器佈線108及第一端子121)。此時，進行蝕刻以至少閘極電極101的端部被形成為錐形形狀。圖4A示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖6。
包括閘極電極101的閘極佈線、電容器佈線108及端子部的第一端子121較佳使用鋁(Al)及銅(Cu)等的低電阻導電材料形成，但是因為當使用Al單體時有耐熱性低並且容易腐蝕等問題，所以與耐熱性導電材料組合而形成。作為耐熱性導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜、或以上述元素為成分的氯化物。
接著，在閘極電極101的整個表面上形成閘極絕緣層102。藉由濺射法等，形成50nm至250nm厚的閘極絕緣層102。
例如，藉由濺射法並使用氧化矽膜來形成100nm厚的閘極絕緣層102。當然，閘極絕緣層102不局限於這種氧化矽膜，而使用氧氮化矽膜、氮化矽膜、氧化鋁膜、氧化鉭膜等的其他絕緣膜來形成由這些材料構成的單層或疊層結構作為閘極絕緣層102。
接著，藉由濺射法在閘極絕緣層102上形成第一IGZO膜。在此，使用設定為In2 O3 ：Ga2 O3 ：ZnO=1：1：1的靶材並在如下成膜條件下進行濺射成膜：壓力為0.4Pa；電力為500W；成膜溫度為室溫；所引入的氬氣體流量為40sccm。雖然意圖性地使用設定為In2 O3 ：Ga2 O3 ：ZnO=1：1：1的靶材，但有時形成剛成膜之後包括尺寸為1nm至10nm的晶粒的IGZO膜。另外，可以說藉由適當地調整靶材的成分比、成膜壓力(0.1Pa至2.0Pa)、電力(250W至3000W：8英寸Φ)、溫度(室溫至100℃)、反應性濺射的成膜條件等，可以調整晶粒的有無及晶粒的密度，還可以將直徑尺寸調整為1nm至10nm的範圍內。將第一IGZO膜的膜厚度設定為5nm至20nm。當然，當在膜中包括晶粒時，所包括的晶粒的尺寸不超過膜厚度。在本實施例中，將第一IGZO膜的膜厚度設定為5nm。
接著，藉由濺射法、真空蒸鍍法在第一IGZO膜上形成由金屬材料構成的導電膜。作為導電膜的材料，可舉出選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，在進行200℃至600℃的熱處理的情況下，較佳使導電膜具有承受該熱處理的耐熱性。當僅採用鋁單質時耐熱性很低並有容易腐蝕等問題，所以與耐熱導電材料組合來形成導電膜。作為與鋁組合的耐熱導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或者以上述元素為成分的氯化物，而形成導電膜。在此，作為導電膜採用三層結構，其中在Ti膜上層疊包含釹的鋁(Al-Nd)膜，而且在其上還形成Ti膜。此外，導電膜也可以採用兩層結構，即也可以在鋁膜上層疊鈦膜。此外，作為導電膜，還可以採用包含矽的鋁膜的單層結構、鈦膜的單層結構。
藉由採用濺射法並適當地切換引入到處理室中的氣體或設置的靶材，可以以不接觸大氣的方式連續形成閘極絕緣層、第一IGZO膜及導電膜。藉由以不接觸大氣的方式連續形成，可以防止雜質的混入。在以不接觸大氣的方式連續形成的情況下，較佳使用多室製造裝置。
接著，進行第二光刻程序，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分來形成源極電極層105a及汲極電極層105b。作為此時的蝕刻方法，採用濕蝕刻或乾蝕刻。在此，藉由以SiCl4 、Cl2 和BCl3 的混合氣體為反應氣體的乾蝕刻，蝕刻按順序層疊Ti膜、Al膜和Ti膜而成的導電膜來形成源極電極層105a及汲極電極層105b。
此外，在該第二光刻程序中，將使用與源極電極層105a及汲極電極層105b相同的材料的第二端子122殘留在端子部。另外，第二端子122與源極佈線(包括源極電極層105a的源極佈線)電連接。
接著，以源極電極層105a及汲極電極層105b為掩模自對準地蝕刻第一IGZO膜。在此，藉由使用ITO07N(由關東化學公司製造)的濕蝕刻，去除不需要的部分來形成源區106a及汲區106b。另外，在此的蝕刻不局限於濕蝕刻，而還可以採用乾蝕刻。圖4B示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖7。
此外，在電容器部中，與電容器佈線108重疊的第一IGZO膜被去除。另外，在端部存在於第二端子122的下方並與第二端子122重疊的第一IGZO膜130殘留。
接著，在去除抗蝕劑掩模之後進行電漿處理。圖4C示出這個步驟的截面圖。在此，藉由進行引入氬氣體來產生電漿的反濺射，來去除附著於表面的碎屑。如此，去除附著於表面的碎屑(蝕刻劑掩模等的蝕刻殘渣等)。另外，不局限於僅使用氬的電漿處理，既可以採用使用N2 O氣體或氧氣體的電漿，又可以在包含氧的氮氣氛下、包含氧的He氣氛下、包含氧的Ar氣氛下進行電漿處理。包含氧的Ar氣氛下的電漿處理是指引入氬氣體和氧氣體而產生電漿來進行薄膜表面的修改。藉由施加電場而產生有放電電漿的反應空間中的Ar原子(Ar)被放電電漿中的電子(e)激發或電離而成為氬自由基(Ar* )、氬離子(Ar+ )或電子(e)。氬自由基(Ar* )處於能量高的準穩定狀態，並與其周圍的同種或異種原子起反應而使該原子激發或電離以回到穩定狀態時如雪崩那樣起反應。此時，若在其周圍存在著氧，則使氧原子(O)激發或電離而成為氧自由基(O* )、氧離子(O+ )或氧(O)。進行一種電漿處理，其中該氧自由基(O* )與被處理物的薄膜表面的材料起反應來對表面進行修改，並與存在於表面上的有機物起反應來去除有機物。另外，與反應性氣體的自由基相比，惰性氣體(He及氬)的自由基在長時間維持準穩定狀態，從而通常使用惰性氣體以產生電漿。另外，對閘極絕緣層的表面進行氧自由基處理而使其表面成為氧過剩區域是對如下方面上有效的：在為了提高後面的程序的可靠性的熱處理(200℃至600℃)中，製造用於使IGZO半導體層介面修改的氧氣的供給源。既可利用包含氧的氣體由電漿產生裝置供給氧自由基，又可由臭氧產生裝置供給氧自由基。藉由將所供給的氧自由基或氧照射到薄膜，能夠對膜表面進行修改。
接著，在進行電漿處理之後，以不暴露於大氣的方式形成第二IGZO膜。從防止塵屑及水分附著到閘極絕緣層和半導體膜的介面的點來看，在進行電漿處理之後以不暴露於大氣的方式形成第二IGZO膜是有效的。在此，使用直徑為8英寸的包含In、Ga及Zn的氧化物半導體靶材(In2 O3 ：Ga2 O3 ：ZnO=1：1：1)，以如下條件形成第二IGZO膜：基板和靶材之間的距離為170mm，壓力為0.4Pa，直流(DC)電源為0.5kW，並且在氬或氧氣氛下。另外，藉由使用脈衝直流(DC)電源，可以減輕塵屑且膜厚度分佈也變均勻，所以是較佳的。將第二IGZO膜的膜厚度設定為5nm至200nm。在本實施例中，將第二IGZO膜的膜厚度設定為100nm。
藉由使第二IGZO膜的成膜條件不同於第一IGZO膜的成膜條件，使第二IGZO膜中包含多於第一IGZO膜中的氧。例如，設定為如下條件：與第一IGZO膜的成膜條件中的氧氣體流量的比率相比，第二IGZO膜的成膜條件中的氧氣體比率多。具體而言，第一IGZO膜的成膜條件為在稀有氣體(氬或氦等)氣氛下(或氧氣體為10%以下，氬氣體為90%以上)，而第二IGZO膜的成膜條件為氧氣氛下(或氬氣體流量等於或小於氧氧氣體流量率)。藉由使第二IGZO膜中包含許多氧，可以使其電導率低於第一IGZO膜的電導率。此外，藉由使第二IGZO膜中包含許多氧，可以謀求實現截止電流的減少，從而可以得到開關比高的薄膜電晶體。
至於第二IGZO膜的成膜，也可以使用與預先進行反濺射的處理室同一處理室。只要能夠以不暴露於大氣的方式進行成膜，就還可以使用與預先進行反濺射的處理室不同的處理室進行成膜。
接著，較佳的是，以200℃至600℃，典型地以300℃至500℃進行熱處理。在此在爐中，在氮氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行IGZO膜的原子級的重新排列。由於借助於該熱處理而釋放阻礙載子遷移的應變能，所以在此的熱處理(還包括光退火)是重要的。另外，進行熱處理的時序只要在形成第二IGZO膜之後，就沒有特別的限制，例如也可以在形成像素電極之後進行。
接著，進行第三光刻程序，形成抗蝕劑掩模，並藉由蝕刻去除不需要的部分，來形成IGZO半導體層103。然後，去除蝕刻劑掩模。藉由上述程序，可以製造以IGZO半導體層103為通道形成區的薄膜電晶體170。圖5A示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖8。在此，藉由使用ITO07N(由關東化學公司製造)的濕蝕刻，去除第二IGZO膜來形成IGZO半導體層103。另外，由於對第一IGZO膜的蝕刻和第二IGZO膜的蝕刻使用相同的蝕刻劑，因此藉由在此的蝕刻去除第一IGZO膜。由此，雖然保護被第二IGZO膜覆蓋的第一IGZO膜的側面，但是如圖5A所示，第一IGZO膜的另一側面露出，並且稍微受到蝕刻有形狀變化。另外，對IGZO半導體層103的蝕刻不局限於濕蝕刻，而還可以採用乾蝕刻。
接著，在去除抗蝕劑掩模之後，形成覆蓋IGZO半導體層103的保護絕緣膜107。作為保護絕緣膜107，可以使用藉由濺射法等得到的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉭膜等。另外，較佳在形成保護絕緣膜107之前對IGZO半導體層103表面進行氧自由基處理。作為IGZO半導體層103表面的氧自由基處理，進行電漿處理，例如反濺射等即可。反濺射是指一種方法，其中不對靶材一側施加電壓地在氧或氧及氬的氣氛下對基板一側施加電壓並在基板上產生電漿來對基板上的薄膜表面進行修改。藉由在IGZO半導體層103表面進行氧自由基處理，可以使薄膜電晶體170的臨界值電壓成為正，來實現所謂常關閉型(normally off)的開關元件。對顯示裝置來說，較佳的是以薄膜電晶體的閘極電壓儘量近於0V的正的臨界值電壓形成通道。注意，當薄膜電晶體的臨界值電壓值為負時，容易成為所謂常開啟型(normally on)，就是即使閘極電壓為0V，也在源極電極和汲極電極之間電流流過。
接著，進行第四光刻程序，形成抗蝕劑掩模，並藉由對保護絕緣膜107的蝕刻來形成到達汲極電極層105b的接觸孔125。此外，藉由在此的蝕刻，還形成到達第二端子122的接觸孔127。另外，為了縮減掩模數，較佳使用相同的抗蝕劑掩模還蝕刻閘極絕緣層，以形成到達閘極電極的接觸孔126。圖5B示出這個步驟的截面圖。
接著，在去除抗蝕劑掩模之後，形成透明導電膜。藉由濺射法或真空蒸鍍法等使用氧化銦(In2 O3 )或氧化銦氧化錫合金(In2 O3 -SnO2 、縮寫為ITO)等以形成透明導電膜。使用鹽酸之類的溶液進行對這些材料的蝕刻處理。然而，由於對ITO的蝕刻特別容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2 O3 -ZnO)，以便改善蝕刻處理性。
接著，進行第五光刻程序，形成抗蝕劑掩模，並藉由蝕刻去除透明導電膜的不需要的部分，來形成像素電極110。
此外，在該第五光刻程序中，以電容器部中的閘極絕緣層102及保護絕緣膜107為電介質並使用電容器佈線108和像素電極110形成儲存電容器(storage capacitor)。
另外，在該第五光刻程序中，使用抗蝕劑掩模覆蓋第一端子及第二端子並使形成在端子部的透明導電膜128、129殘留。透明導電膜128、129成為用來與FPC連接的電極或佈線。形成在第二端子122上的透明導電膜129是用作源極佈線的輸入端子的連接用端子電極。
接著，去除抗蝕劑掩模。圖5C示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖9。
此外，圖10A1和圖10A2分別示出這個步驟的閘極佈線端子部的俯視圖及截面圖。圖10A1相當於沿著圖10A2中的C1-C2線的截面圖。在圖10A1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外，在圖10A1中，在端子部使用與閘極佈線相同的材料形成的第一端子151和使用與源極佈線相同的材料形成的連接電極153隔著閘極絕緣層152重疊，利用透明導電膜155導通。此外，圖5C所示的透明導電膜128和第一端子121接觸的部分對應於圖10A1的透明導電膜155和第一端子151接觸的部分。另外，在閘極絕緣層152和連接電極153之間設置有第一IGZO膜157。
另外，圖10B1及圖10B2分別示出與圖5C所示的源極佈線端子部不同的源極佈線端子部的截面圖及俯視圖。此外，圖10B1相當於沿著圖10B2中的G1-G2線的截面圖。在圖10B中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的連接用端子電極。另外，在圖10B1中，在端子部使用與閘極佈線相同的材料形成的電極156隔著閘極絕緣層152重疊於與源極佈線電連接的第二端子150的下面。電極156不與第二端子150電連接，藉由將電極156設定為與第二端子150不同的電位，例如浮動狀態、GND、0V等，可以形成作為對防止雜波的措施的電容器或作為對防止靜電的措施的電容器。此外，第二端子150隔著保護絕緣膜154與透明導電膜155電連接。另外，在閘極絕緣層152和第二端子150之間設置有第一IGZO膜158。
根據像素密度設置多個閘極佈線、源極佈線及電容器佈線。此外，在端子部排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極佈線相同的電位的第二端子、多個具有與電容器佈線相同的電位的第三端子等。各端子的數量可以是任意的，而實施者適當地決定各端子的數量，即可。
像這樣，藉由五次的光刻程序，使用五個光掩模來可以完成包括底閘型的n通道型的薄膜電晶體170的像素薄膜電晶體部、以及儲存電容器。而且，藉由對應於每一個像素將該像素薄膜電晶體部、儲存電容器配置為矩陣狀來構成像素部，用來製造主動矩陣型顯示裝置的一個基板。在本說明書中，為方便起見將這種基板稱為主動矩陣基板。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層，固定主動矩陣基板和對置基板。另外，在主動矩陣基板上設置與設置在對置基板的對置電極電連接的共同電極，在端子部設置與共同電極電連接的第四端子。該第四端子是用來將共同電極設定為固定電位例如GND、0V等的端子。
此外，本發明的一個實施例不局限於圖9的像素結構。圖11示出與圖9不同的俯視圖的例子。圖11示出一個例子，其中不設置電容器佈線，並隔著保護絕緣膜及閘極絕緣層重疊像素電極和相鄰的像素的閘極佈線來形成儲存電容器。在此情況下，可以省略電容器佈線及與電容器佈線連接的第三端子。另外，在圖11中，使用相同的附圖標記說明與圖9相同的部分。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在螢幕上形成顯示圖案。詳細地說，藉由在被選擇的像素電極和對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極和對置電極之間的液晶層的光學調變，該光學調變被觀察者認為顯示圖案。
當液晶顯示裝置顯示動態圖像時，由於液晶分子本身的響應慢，所以有產生餘像或動態圖像的模糊的問題。有一種所謂被稱為黑插入的驅動技術，其中為了改善液晶顯示裝置的動態圖像特性，而在每隔一框進行整個表面的黑顯示。
此外，還有所謂被稱為倍速驅動的驅動技術，其中藉由將垂直週期設定為經常的垂直週期的1.5倍以上(較佳為或2倍以上)，改善動態圖像特性。
另外，還有如下驅動技術：為了改善液晶顯示裝置的動態圖像特性，而作為背光燈使用多個LED(發光二極體)光源或多個EL光源等構成面光源，並使構成面光源的各光源獨立地在一個框內進行間歇發光驅動。作為面光源，可以使用三種以上的LED或白色發光的LED。由於可以獨立地控制多個LED，因此也可以按照液晶層的光學調變的切換時序使LED的發光時序同步。因為在這種驅動技術中可以部分地關斷LED，所以特別在進行一個螢幕中的黑色顯示區所占的比率高的圖像顯示的情況下，可以得到耗電量的減少效果。
藉由組合這些驅動技術，與現有的液晶顯示裝置的動態圖像特性等的顯示特性相比，進一步進行改善。
由於根據本實施例而得到的n通道型電晶體將IGZO半導體層用於通道形成區並具有良好的動態特性，因此可以組合這些驅動技術。
此外，在製造發光顯示裝置的情況下，因為將有機發光元件的一個電極(也稱為陰極)設定為低電源電位，例如GND、0V等，所以在端子部設置用來將陰極設定為低電源電位，例如GND、0V等的第四端子。此外，在製造發光顯示裝置的情況下，除了源極佈線及閘極佈線之外還設置電源供給線。由此，在端子部設置與電源供給線電連接的第五端子。
本實施例可以與實施例1、實施例2、或實施例3組合。
實施例5
圖12A至12C、圖13A至13C以及圖14A至14C示出在同一基板上設置與實施例1至實施例3所示的薄膜電晶體170不同的結構的薄膜電晶體171及共同連接部的例子。
圖12A是在與薄膜電晶體同一基板上製造與實施例1相同的共同連接部的例子。其與實施例1的不同之處僅在於薄膜電晶體的結構相異，所以在與圖1A和1B相同的部分使用相同的符號。
另外，圖12B是在與薄膜電晶體同一基板上製造與實施例2相同的共同連接部的例子。其與實施例2的不同之處僅在於薄膜電晶體的結構相異，所以在與圖2A和2B相同的部分使用相同的符號。
另外，圖12C是在與薄膜電晶體同一基板上製造與實施例3相同的共同連接部的例子。其與實施例3的不同之處僅在於薄膜電晶體的結構相異，所以在與圖3A和3B相同的部分使用相同的符號。
在設計共同連接部的情況下，在上述三種共同連接部中選擇一種而使用。
下面示出在與共同連接部同一基板上形成的薄膜電晶體171的製造程序。
雖然在實施例1至實施例3中示出在源極電極層或汲極電極層的下方設置源區或汲區的例子，但是在本實施例中，在源極電極層或汲極電極層的上下設置源區或汲區。
由於本實施例僅與實施例4的一部分不同，所以在與圖4A至圖11相同的部分使用相同的符號，省略相同程序的重複說明並下面進行說明。
首先，與實施例4同樣，在基板100上形成導電層之後，進行第一光刻程序，形成蝕刻劑掩模，藉由蝕刻去除不需要的部分來形成佈線及電極(包含閘極電極101的閘極佈線、電容器佈線108以及第一端子121)。這個步驟的截面圖為圖13A，圖13A與圖4A同一。因此，圖6的俯視圖對應於圖13A。
接著，與實施例4同樣，在閘極電極101的整個表面上形成閘極絕緣層102。藉由濺射法等，形成50nm至250nm厚的閘極絕緣層102。例如，藉由濺射法並使用氧化矽膜來形成100nm厚的閘極絕緣層102。
接著，與實施例4同樣，藉由濺射法在閘極絕緣層102上形成第一IGZO膜。
接著，與實施例4同樣，藉由濺射法或真空蒸鍍法在第一IGZO膜上形成由金屬材料構成的導電膜。在此採用Ti膜、包含Nd的鋁膜、Ti膜的三層結構。
接著，藉由濺射法在導電膜上形成第二IGZO膜。該第二IGZO膜可以使用與第一IGZO膜相同的成膜條件而形成。在本實施例中，將第二IGZO膜的厚度設定為5nm。
接著，進行第二光刻程序，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分來形成源極電極層105a及汲極電極層105b。作為此時的蝕刻方法，採用濕蝕刻或乾蝕刻。在此，作為Ti膜的蝕刻劑過氧化氫氨水(過氧化氫：氨水：水=5：2：2)，並且作為包含Nd的鋁膜的蝕刻使用將磷酸、醋酸及硝酸混合的溶液分別進行蝕刻。藉由該濕蝕刻，蝕刻按順序層疊Ti膜、Al-Nd膜和Ti膜而成的導電膜來形成源極電極層105a及汲極電極層105b。注意，藉由使用氨水和過氧化氫可以對第一IGZO膜及第二IGZO膜進行濕蝕刻，而形成第一源區106a及第一汲區106b、作為第二IGZO膜的IGZO層111a、111b。圖13B示出這個步驟的截面圖。
另外，在電容器部中，與電容器佈線108重疊的第一IGZO膜及第二IGZO膜被去除。
另外，在端子部中，在第二端子122上殘留有作為第二IGZO膜的IGZO層123。另外，存在於第二端子122的下方並與第二端子122重疊的第一IGZO膜130殘留。
接著，在去除抗蝕劑掩模之後進行電漿處理。圖13C示出這個步驟的截面圖。在此，藉由進行引入氧氣體和氬氣體來產生電漿的反濺射，對露出的閘極絕緣層照射氧自由基或氧。
另外，由於在源極電極層105a及汲極電極105b上分別形成作為第二IGZO膜的IGZO層111a、111b，所以減少電漿損壞。
接著，在進行電漿處理之後，以不暴露於大氣的方式形成第三IGZO膜。從防止塵屑及水分附著到閘極絕緣層和半導體膜的介面的點來看，在進行電漿處理之後以不暴露於大氣的方式形成第三IGZO膜是有效的。將第三IGZO膜的膜厚度設定為5nm至200nm。在本實施例中，將第三IGZO膜的膜厚度設定為100nm。
藉由使第三IGZO膜的成膜條件不同於第一及第二IGZO膜的成膜條件，使第三IGZO膜中包含多於第一及第二IGZO膜中的氧。例如，設定為如下條件：與第一及第二IGZO膜的成膜條件中的氧氣體流量和氬氣體流量的比相比，第三IGZO膜的成膜條件中的氧氣體流量所占的比多。
具體而言，第一及第二IGZO膜的成膜條件為在稀有氣體(氬或氦等)氣氛下(或氧氣體為10%以下，氬氣體為90%以上)，而第三IGZO膜的成膜條件為氧氣氛下(或氬氣體流量等於或小於氧氣體流量率)。
至於第三IGZO膜的成膜，也可以使用與預先進行反濺射的處理室同一處理室。只要能夠以不暴露於大氣的方式進行成膜，就還可以使用與預先進行反濺射的處理室不同的處理室進行成膜。
接著，較佳的是，以200℃至600℃，典型地以300℃至500℃進行熱處理。在此在爐中，在氮氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行IGZO膜的原子級的重新排列。由於借助於該熱處理而釋放阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，進行熱處理的時序只要在形成第三IGZO膜之後，就沒有特別的限制，例如也可以在形成像素電極之後進行。
接著，進行第三光刻程序，形成抗蝕劑掩模，並藉由蝕刻去除不需要的部分，來形成IGZO半導體層103。藉由上述程序，可以製造以IGZO半導體層103為通道形成區的薄膜電晶體171。圖14A示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖8。另外，由於在蝕刻程序中第一IGZO膜、第二IGZO膜及第三IGZO膜選擇性地被去除，因此藉由在此的蝕刻去除第一IGZO膜的一部及第二IGZO膜的一部。被第三IGZO膜覆蓋並殘留的第二IGZO膜分別成為第二源區104a及第二汲區104b。另外，雖然保護被第三IGZO膜覆蓋的第一IGZO膜的側面，但是如圖14A所示，第一IGZO膜的另一側面露出，並且稍微受到蝕刻而有形狀變化。
另外，由於在此的蝕刻，在端子部中，設置在第二端子122上的作為第二IGZO膜的IGZO層123被去除。
接著，與實施例4同樣，形成覆蓋IGZO半導體層103的保護絕緣膜107。由於之後的程序與實施例4同一，所以在此僅簡單地說明。
在形成保護絕緣膜107之後，接著，進行第四光刻程序，形成抗蝕劑掩模，並藉由對保護絕緣膜107的蝕刻來形成接觸孔125、126及127。圖14B示出這個步驟的截面圖。
接著，在去除抗蝕劑掩模之後，形成透明導電膜。接著，進行第五光刻程序，形成抗蝕劑掩模，並藉由蝕刻去除不需要的部分，來形成像素電極110，而使形成在端子部的透明導電膜128、129殘留。接著，去除抗蝕劑掩模。圖14C示出這個步驟的截面圖。另外，這個步驟的俯視圖相當於圖9。
像這樣，藉由五次的光刻程序，使用五個光掩模來可以完成包括底閘型的n通道型薄膜電晶體的薄膜電晶體171的像素薄膜電晶體部、儲存電容器。
本實施例所示的n通道型薄膜電晶體171設置有多個源區、多個汲區，可以將其導通電流大於實施例4的導通電流。
注意，本實施例可以與實施例4自由地組合。
實施例6
圖15A、15B及15C示出在同一基板上設置與實施例1至實施例5所示的薄膜電晶體不同的結構的薄膜電晶體172及共同連接部的例子。
注意，圖15A、15B及15C示出的薄膜電晶體172是在源極電極層105a及汲極電極層105b上隔著源區104a及汲區104b設置有IGZO半導體層103的薄膜電晶體的例子。
圖15A是在與薄膜電晶體同一基板上製造與實施例1相同的共同連接部的例子。其與實施例1的不同之處僅在於如下兩點：薄膜電晶體的結構；在共同連接部中不存在氧化物半導體層185。因此，在與圖1A和1B相同的部分使用相同的符號。
另外，圖15B是在與薄膜電晶體同一基板上製造與實施例2相同的共同連接部的例子。其與實施例2的不同之處僅在於如下兩點：薄膜電晶體的結構；在共同連接部中不存在氧化物半導體層185。因此，在與圖2A和2B相同的部分使用相同的符號。
另外，圖15C是在與薄膜電晶體同一基板上製造與實施例3相同的共同連接部的例子。其與實施例3的不同之處僅在於如下兩點：薄膜電晶體的結構；在共同連接部中不存在氧化物半導體層185。因此，在與圖3A和3B相同的部分使用相同的符號。
實施例7
圖16A、16B及16C示出在同一基板上設置與實施例1至實施例6所示的薄膜電晶體不同的結構的薄膜電晶體173及共同連接部的例子。
注意，圖16A、16B及16C所示的薄膜電晶體173是在源極電極層105a及汲極電極層105b上直接接觸地設置有IGZO半導體層103的薄膜電晶體的例子。注意，在圖16A、16B及16C所示的薄膜電晶體173中，也較佳在形成IGZO半導體層103之前進行電漿處理。在此，在氬氣氛下對基板一側施加電壓而產生電漿，來對基板上的薄膜表面進行修改。可以去除附著於露出的閘極絕緣層102、源極電極層105a及汲極電極層105b上的碎屑。另外，在圖16A、16B及16C所示的薄膜電晶體173中，也較佳在形成保護絕緣膜之前對IGZO半導體層103表面進行氧自由基處理。作為IGZO半導體層103表面的氧自由基處理，進行電漿處理，例如反濺射即可。反濺射是指一種方法，其中不對靶材一側施加電壓地在氧或氧及氬的氣氛下對基板一側施加電壓並在基板上產生電漿來對基板上的薄膜表面進行修改。藉由對IGZO半導體層103表面進行氧自由基處理，可以使薄膜電晶體173的臨界值電壓成為正，來實現所謂常關閉型的開關元件。對顯示裝置來說，較佳的是以薄膜電晶體的閘極電壓儘量近於0V的正的臨界值電壓形成通道。注意，當薄膜電晶體的臨界值電壓值為負時，容易成為所謂常開啟型，就是即使閘極電壓為0V，也在源極電極和汲極電極之間電流流過。
圖16A是在與薄膜電晶體同一基板上製造與實施例1相同的共同連接部的例子。其與實施例1的不同之處僅在於如下兩點：薄膜電晶體的結構；在共同連接部中不存在氧化物半導體層185。因此，在與圖1A和1B相同的部分使用相同的符號。
另外，圖16B是在與薄膜電晶體同一基板上製造與實施例2相同的共同連接部的例子。其與實施例2的不同之處僅在於如下兩點：薄膜電晶體的結構；在共同連接部中不存在氧化物半導體層185。因此，在與圖2A和2B相同的部分使用相同的符號。
另外，圖16C是在與薄膜電晶體同一基板上製造與實施例3相同的共同連接部的例子。其與實施例3的不同之處僅在於如下兩點：薄膜電晶體的結構；在共同連接部中不存在氧化物半導體層185。因此，在與圖3A和3B相同的部分使用相同的符號。
實施例8
在本實施例中，作為本發明的一個實施例的半導體裝置示出電子紙的例子。
圖17示出主動矩陣型電子紙作為應用本發明的一個實施例的半導體裝置的例子。可以與實施例4所示的薄膜電晶體170同樣製造用於半導體裝置的薄膜電晶體581，並且它是一種電特性高的薄膜電晶體，其包括閘極絕緣層、分別形成在源區及汲區上的源極電極層及汲極電極層、且該閘極絕緣層、該源極電極層及該汲極電極層上的IGZO半導體層。
圖17的電子紙是採用旋轉球顯示系統的顯示裝置的例子。旋轉球顯示系統是指一種方法，其中使用一個半球表面為黑色而另一半球表面為白色的球形粒子，並且配置在電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
密封在基板580和基板596之間的薄膜電晶體581是底閘結構的薄膜電晶體，並且它在形成在絕緣層585中的開口利用源極電極層或汲極電極層與第一電極層587接觸並電連接。在第一電極層587和第二電極層588之間設置有具有球形粒子589，該球形粒子589具有黑色區590a和白色區590b，且其周圍包括充滿了液體的空洞594，並且球形粒子589的周圍充滿有樹脂等的填料595(參照圖17)。在本實施例中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。第二電極層588電連接到設置在與薄膜電晶體581同一基板上的共同電位線。使用實施例1至實施例3所示的任一個共同連接部，並透過配置在一對基板之間的導電粒子第二電極層588與共同電位線電連接。
此外，還可以使用電泳元件來代替旋轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。對於設置在第一電極層和第二電極層之間的微囊，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，其耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的圖像，因此，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離電波發射源，也能夠儲存顯示過的圖像。
藉由上述程序，可以製造電特性高的電子紙作為半導體裝置。
本實施例可以與實施例1至實施例3中的任一個所記載的共同連接部適當地組合而實施。
實施例9
在本實施例中，下面說明在本發明的一個實施例的半導體裝置的一例的顯示裝置中在同一基板上至少製造驅動電路的一部分和配置在像素部的薄膜電晶體的例子。
根據實施例4形成配置在像素部的薄膜電晶體。此外，由於實施例4所示的薄膜電晶體170是n通道型TFT，因此將驅動電路中的可以由n通道型TFT構成的一部分形成在與像素部的薄膜電晶體同一基板上。
圖18A示出本發明的一個實施例的半導體裝置的一個例子的主動矩陣型液晶顯示裝置的方塊圖的一個例子。圖18A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對被選擇了的像素的視頻信號的輸入的信號線驅動電路5303。
此外，實施例4所示的薄膜電晶體170是n通道型TFT，參照圖19說明由n通道型TFT構成的信號線驅動電路。
圖19所示的信號線驅動電路包括：驅動器IC5601；開關群5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關群5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
像素部5301藉由從信號線驅動電路5303在列方向上延伸地配置的多個信號線S1-Sm(未圖示)與信號線驅動電路5303連接，並且藉由從掃描線驅動電路5302在行方向上延伸地配置的多個掃描線G1-Gn(未圖示)與掃描線驅動電路5302連接，並具有對應於信號線S1-Sm以及掃描線G1-Gn配置為矩陣形的多個像素(未圖示)。並且，各個像素與信號線Sj(信號線S1-Sm中任一)、掃描線Gi(掃描線G1-Gn中任一)連接。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關群5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關群5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線。例如，第J列的佈線5621_J(佈線5621_1至5621_M中任一)分別藉由開關群5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1。
另外，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
另外，驅動器IC5601較佳形成在單晶基板上。再者，開關群5602_1至5602_M較佳形成在與像素部同一基板上。因此，較佳藉由FPC等連接驅動器IC5601和開關群5602_1至560_2M。
接著，參照圖20的時序圖說明圖19所示的信號線驅動電路的工作。另外，圖20的時序圖示出選擇第i行掃描線Gi時的時序圖。再者，第i行掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖19的信號線驅動電路在其他行的掃描線被選擇的情況下也進行與圖20相同的工作。
另外，圖20的時序圖示出第J列佈線5621_J藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1的情況。
另外，圖20的時序圖示出第i行掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通‧截止的時序5703a、第二薄膜電晶體5603b的導通‧截止的時序5703b、第三薄膜電晶體5603c的導通‧截止的時序5703c及輸入到第J列佈線5621_J的信號5721_J。
另外，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，對佈線5621_1至佈線5621_M分別輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj_1，在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj，在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj+1。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-1、Data_j、Data_j+1。
如圖20所示，在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，圖19的信號線驅動電路藉由將一個閘極選擇期間分割為三個來可以在一個閘極選擇期間中將視頻信號從一個佈線5621輸入到三個信號線。因此，圖19的信號線驅動電路可以將形成有驅動器IC5601的基板和形成有像素部的基板之間的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3，圖19的信號線驅動電路可以提高可靠性、成品率等。
另外，只要能夠如圖19所示，將一個閘極選擇期間分割為多個子選擇期間，並在多個子選擇期間的每一個中從某一個佈線分別將視頻信號輸入到多個信號線，就對薄膜電晶體的配置、數量及驅動方法等沒有限制。
例如，當在三個以上的子選擇期間的每一個中從一個佈線將視頻信號分別輸入到三個以上的信號線時，追加薄膜電晶體及用來控制薄膜電晶體的佈線，即可。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間變短。因此，較佳將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一個例子，也可以如圖21的時序圖所示，將一個閘極選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖21的時序圖示出選擇第i行掃描線Gi的時序、第一薄膜電晶體5603a的導通‧截止的時序5803a、第二薄膜電晶體5603b的導通‧截止的時序5803b、第三薄膜電晶體5603c的導通‧截止的時序5803c以及輸入到第J列佈線5621_J的信號5821_J。如圖21所示，在預充電期間Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-1、信號線Sj、信號線Sj+1。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通、第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，因為應用圖21的時序圖的圖19的信號線驅動電路藉由在子選擇期間之前設置預充電期間來可以對信號線進行預充電，所以可以高速地對像素進行視頻信號的寫入。另外，在圖21中，使用相同的附圖標記來表示與圖20相同的部分，而省略對於同一部分或具有相同的功能的部分的詳細說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準轉移器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，產生選擇信號。所產生的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接有一條線上的像素的電晶體的閘極電極。而且，由於需要將一條線上的像素的電晶體同時導通，因此使用能夠產生大電流的緩衝器。
參照圖22和圖23說明用於掃描線驅動電路的一部分的移位暫存器的一個實施例。
圖22示出移位暫存器的電路結構。圖22所示的移位暫存器由多個正反器(正反器5701_1至5701_n)構成。此外，輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重定信號來進行工作。
說明圖22的移位暫存器的連接關係。在圖22的移位暫存器的第i級正反器5701_i(正反器5701_1至5701_n中任一)中，圖23所示的第一佈線5501連接到第七佈線5717_i-1，圖23所示的第二佈線5502連接到第七佈線5717_i+1，圖23所示的第三佈線5503連接到第七佈線5717_i，並且圖23所示的第六佈線5506連接到第五佈線5715。
此外，圖23所示的第四佈線5504在奇數級的正反器中連接到第二佈線5712，在偶數級的正反器中連接到第三佈線5713，並且圖23所示的第五佈線5505連接到第四佈線5714。
但是，第一級正反器5701_1的圖23所示的第一佈線5501連接到第一佈線5711，而第n級正反器5701_n的圖23所示的第二佈線5502連接到第六佈線5716。
另外，第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，圖23示出圖22所示的正反器的詳細結構。圖23所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。另外，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體，並且當閘極‧源極之間的電壓(Vgs)超過臨界值電壓(Vth)時成為導通狀態。
接著，下面示出圖23所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極及汲極電極中的一個)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源極電極及汲極電極中的另一個)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極，第三薄膜電晶體5573的閘極電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第四薄膜電晶體5574的閘極電極連接到第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第五薄膜電晶體5575的閘極電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第六薄膜電晶體5576的閘極電極連接到第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第七薄膜電晶體5577的閘極電極連接到第二佈線5502。第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第八薄膜電晶體5578的閘極電極連接到第一佈線5501。
另外，將第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部作為節點5543。再者，將第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極以及第八薄膜電晶體5578的第二電極的連接部為節點5544。
另外，第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
此外，也可以僅使用實施例4所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為實施例4所示的n通道型TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。另外，由於實施例4所示的n通道型TFT利用是包含銦、鎵及鋅的缺乏氧的氧化物半導體層的源區或汲區來減少寄生電容，因此頻率特性(被稱為f特性)高。例如，由於使用實施例4所示的n通道型TFT的掃描線驅動電路可以進行高速工作，因此可以提高框頻率或實現黑屏插入等。
再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的框頻率。在配置多個掃描線驅動電路的情況下，藉由將用來使偶數行的掃描線驅動的掃描線驅動電路配置在一側，並將用來使奇數行的掃描線驅動的掃描線驅動電路配置在其相反一側，可以實現框頻率的提高。
此外，在製造本發明的半導體裝置的一個例子的主動矩陣型發光顯示裝置的情況下，在至少一個像素中配置多個薄膜電晶體，因此較佳配置多個掃描線驅動電路。圖18B示出主動矩陣型發光顯示裝置的方塊圖的一個例子。
圖18B所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
當將輸入到圖18B所示的發光顯示裝置的像素的視頻信號設定為數位方式的情況下，藉由將薄膜電晶體切換為導通狀態或截止狀態，像素變成發光或非發光狀態。因此，可以採用面積灰度法或時間灰度法進行灰度顯示。面積灰度法是一種驅動法，其中藉由將一個像素分割為多個子像素並驅動各子像素分別根據視頻信號，來進行灰度顯示。此外，時間灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度顯示。
發光元件的回應速度比液晶元件等高，所以與液晶元件相比適合時間灰度法。具體地，在採用時間灰度法進行顯示的情況下，將一個框期間分割為多個子框期間。然後，根據視頻信號，在各子框期間中使像素的發光元件處於發光或非發光狀態。藉由分割為多個子框期間，可以利用視頻信號控制像素在一個框期間中實際上發光的期間的總長度，並顯示灰度。
另外，在圖18B所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個TFT，即開關TFT和電流控制TFT時，使用第一掃描線驅動電路5402產生輸入到作為開關TFT的閘極佈線的第一掃描線的信號，使用第二掃描線驅動電路5404產生輸入到作為電流控制TFT的閘極佈線的第二掃描線的信號。但是，也可以使用一個掃描線驅動電路產生輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據開關元件所具有的各電晶體的數量，可能會在各像素中設置多個用來控制開關元件的工作的第一掃描線。在此情況下，既可以使用一個掃描線驅動電路產生輸入到多個第一掃描線的所有信號，也可以使用多個掃描線驅動電路分別產生輸入到多個第一掃描線的信號。
此外，在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外，也可以僅使用實施例4所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
此外，上述驅動電路除了液晶顯示裝置及發光顯示裝置之外還可以用於利用與開關元件電連接的元件來驅動電子墨水的電子紙。電子紙也被稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：具有與紙相同的易讀性、其耗電量比其他的顯示裝置小、可形成為薄且輕的形狀。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊施加電場使微囊中的粒子互相向相反的方向移動，以僅顯示集合在一側的粒子的顏色。另外，第一粒子或第二粒子包含染料，且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電電泳效應的顯示器。在該介電電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器不需要使用液晶顯示裝置所需的偏光板和對置基板，從而可以使其厚度和重量減少一半。
將在其中分散有上述微囊的溶劑稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，在主動矩陣基板上適當地配置多個上述微囊，使得微囊夾在兩個電極之間而完成主動矩陣型顯示裝置，藉由對微囊施加電場可以進行顯示。例如，可以使用根據實施例4所示的薄膜電晶體而獲得的主動矩陣基板。
此外，作為微囊中的第一粒子及第二粒子，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。
根據上述程序可以製造作為半導體裝置的可靠性高的顯示裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例10
製造本發明的一個實施例的薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路來可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，使用本發明的一個實施例的薄膜電晶體將驅動電路的一部分或整體一體形成在與像素部同一基板上來可以形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示裝置)。在發光元件的範圍內包括由電流或電壓控制亮度的元件，具體而言，包括無機EL(Electro Luminescence；電致發光)、有機EL等。此外，也可以應用電子墨水等的對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，本發明的一個實施例關於一種元件基板，該元件基板相當於製造該顯示裝置的過程中的顯示元件完成之前的一個實施例，並且其在多個像素中分別具備用來將電流供給到顯示元件的單元。具體而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，或其他任何狀態。
另外，本說明書中的顯示裝置是指圖像顯示器件、顯示器件、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器諸如FPC(Flexible Printed Circuit；撓性印刷電路)、TAB(Tape Automated Bonding；載帶自動鍵合)帶或TCP(Tape Carrier Package；載帶封裝)的模組；將印刷線路板設置於TAB帶或TCP端部的模組；藉由COG(Chip On Glass；玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在本實施例中，參照圖24A1至24B說明相當於本發明的半導體裝置的一個實施例的液晶顯示面板的外觀及截面。圖24A1和24A2是一種面板的俯視圖，其中利用密封材料4005將薄膜電晶體4010、4011以及液晶元件4013密封在第一基板4001和第二基板4006之間，該薄膜電晶體4010、4011包括形成在第一基板4001上的閘極絕緣層、分別形成在源區及汲區上的源極電極層及汲極電極層、且該閘極絕緣層、該源極電極層及該汲極電極層上的IGZO半導體層，並且電特性高。圖24B相當於沿著圖24A1和24A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在與第一基板4001上的由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另外準備的基板上。
另外，對於另外形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線鍵合方法或TAB方法等。圖24A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖24A2.是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖24B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
薄膜電晶體4010、4011相當於包括閘極絕緣層、分別形成在源區及汲區上的源極電極層及汲極電極層、且該閘極絕緣層、該源極電極層及該汲極電極層上的IGZO半導體層的電特性高的薄膜電晶體，並可以應用實施例4所示的薄膜電晶體170。在本實施例中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外，像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033，且隔著絕緣層4032、4033夾有液晶層4008。
另外，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF薄膜或聚酯薄膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。另外，還可以使用球狀間隔物。另外，對置電極層4031電連接到設置在與薄膜電晶體4010同一基板上的共同電位線。利用實施例1至實施例3所示的任一個共同連接部，透過配置在一對基板之間的導電粒子對置電極層4031和共同電位線電連接。注意，導電粒子包含在密封材料4005。
另外，還可以使用不使用對準膜的顯示藍相(blue phase)的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了擴大溫度範圍而將使用混合有5重量%以上的手性試劑的液晶組成物用於液晶層4008。包含顯示為藍相的液晶和手性試劑的液晶組成物的回應速度短，即為10μs至100μs，並且由於其具有光學各向同性而不需要取向處理從而視角依賴小。
另外，雖然本實施例是透射型液晶顯示裝置的例子，但是可以應用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
此外，雖然在本實施例的液晶顯示裝置中示出在基板的外側(可見一側)設置偏光板，在基板的內側按順序設置著色層、用於顯示元件的電極層的例子，但是也可以將偏光板設置在基板的內側。另外，偏光板和著色層的疊層結構不局限於本實施例的結構，而根據偏光板及著色層的材料及製造程序條件適當地設定，即可。此外，還可以設置用作黑矩陣的遮光膜。
另外，在本實施例中，使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋藉由實施例4得到的薄膜電晶體，以降低薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入，所以較佳採用緻密的膜。使用濺射法等並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜，即可。雖然在本實施例中示出藉由濺射法形成保護膜的例子，但是並沒有限制而採用各種方法形成，即可。
在此，形成具有疊層結構的絕緣層4020作為保護膜，並且作為絕緣層4020的第一層，藉由濺射法形成氧化矽膜。藉由使用氧化矽膜作為保護膜，對防止在用作源極電極層及汲極電極層的鋁膜中產生的小丘，發揮效果。
此外，形成絕緣層作為保護膜的第二層。在此，作為絕緣層4020的第二層，藉由濺射法形成氮化矽膜。藉由作為保護膜形成氮化矽膜，可以抑制鈉等的離子侵入到半導體區中改變TFT的電特性。
另外，也可以在形成保護膜之後進行IGZO半導體層的退火(300℃至400℃)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。矽氧烷類樹脂除了氫之外還可以具有氟、烷基和芳烴中的至少一種作為取代基。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層4021。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷類樹脂除了氫以外，還可以具有氟、烷基和芳香烴中的至少一種作為取代基。
對於絕緣膜4021的形成方法沒有特別的限制，而可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗布機等。在使用材料液形成絕緣層4021的情況下，也可以在進行焙燒的步驟中同時進行IGZO半導體層的退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒步驟和IGZO半導體層的退火，可以高效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030、對置電極層4031。使用導電組成物形成的像素電極的薄層電阻較佳為10000Ω/□以下，並且其波長為550nm時的透光率較佳為70%以上。另外，導電組成物所包含的導電高分子的電阻率較佳為0.1Ω‧cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例中，連接端子電極4015使用與液晶元件4013所具有的像素電極層4030相同的導電膜形成，端子電極4016使用與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖24A1至24B中示出另外形成信號線驅動電路4003並將其安裝在第一基板4001的例子，但是本實施例不局限於該結構。既可以另外形成掃描線驅動電路而安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖25示出使用應用本發明的一個實施例製造的TFT基板2600來構成用作半導體裝置的液晶顯示模組的一個例子。
圖25是液晶顯示模組的一個例子，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604和著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、漫射片2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，且其中組裝有控制電路及電源電路等的外部電路。此外，還可以在偏光板和液晶層之間具有相位差板的狀態下進行層疊。
液晶顯示模組可以採用TN(扭曲向列；Twisted Nematic)模式、IPS(平面內轉換；In-Plane-Switching)模式、FFS(邊緣電場轉換；Fringe Field Switching)模式、MVA(多疇垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向構型；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲；Optical Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；Anti Ferroelectric Liquid Crystal )模式等。
藉由上述程序，可以製造可靠性高的液晶顯示面板作為半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例11
在本實施例中，示出發光顯示裝置的例子作為本發明的一個實施例的半導體裝置。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對置電極分別注入到包含發光有機化合物的層，以產生電流。然後，由於這些載子(電子和電洞)重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機理，該發光元件被稱為電流激發型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該發光層的結構，且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此使用有機EL元件作為發光元件而進行說明。
圖26示出可應用數字時間灰度驅動的像素結構的一例作為應用本發明的一個實施例的半導體裝置的例子。
以下說明可應用數字時間灰度驅動的像素的結構及像素的工作。在此，示出在一個像素中使用兩個將IGZO半導體層用於通道形成區的n通道型電晶體的例子。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404及電容器6403。在開關電晶體6401中，閘極連接到掃描線6406，第一電極(源極電極及汲極電極中的一個)連接到信號線6405，第二電極(源極電極及汲極電極中的另一個)連接到驅動電晶體6402的閘極。在驅動電晶體6402中，閘極藉由電容器6403連接到電源線6407，第一電極連接到電源線6407，第二電極連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極相當於共同電極6408。共同電極6408電連接到形成在同一基板上的共同電位線，該連接部分作為共同連接部，以圖1A、圖2A或圖3A所示的結構即可。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。注意，低電源電位是指以設定於電源線6407的高電源電位為標準滿足低電源電位<高電源電位的電位。作為低電源電位，例如可以設定GND、0V等。將該高電源電位和低電源電位的電位差施加到發光元件6404並在發光元件6404中產生電流來使發光元件6404發光，將高電源電位和低電源電位分別設定為其間的電位差成為發光元件6404的正向臨界值電壓以上。
此外，也可以代替使用驅動電晶體6402的閘極電容而省略電容器6403。至於驅動電晶體6402的閘極電容，也可以在通道區和閘極電極之間形成電容。
在此，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入將驅動電晶體6402成為充分導通或截止的狀態的視頻信號。也就是，使驅動電晶體6402在線性區工作。由於使驅動電晶體6402在線性區工作，對驅動電晶體6402的閘極施加比電源線6407的電壓高的電壓。另外，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)以上的電壓。
此外，在進行類比灰度驅動而代替數位時間灰度驅動的情況下，藉由使信號的輸入不同，可以使用與圖26相同的像素結構。
在進行類比灰度驅動的情況下，對驅動電晶體6402的閘極施加發光元件6404的正向電壓+驅動電晶體6402的Vth以上的電壓。發光元件6404的正向電壓是指在設定為所希望的亮度時的電壓，至少包括正向臨界值電壓。注意，藉由輸入使驅動電晶體6402在飽和區中進行工作的視頻信號，可以在發光元件6404產生電流。為了使驅動電晶體6402在飽和區工作，將電源線6407的電位高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為類比方式，可以在發光元件6404中產生根據視頻信號的電流來進行類比灰度驅動。
注意，圖26所示的像素結構不局限於此。例如，在圖26所示的像素中重新追加開關、電阻元件、電容器、電晶體或邏輯電路等。
接著，參照圖27A至27C說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例4所示的薄膜電晶體同樣製造用於圖27A、27B和27C的半導體裝置的作為驅動TFT的TFT7001、7011、7021，並且這些TFT是分別包括如下的可靠性高的薄膜電晶體：閘極絕緣層；源極電極層；汲極電極層；該閘極絕緣層、該源極電極層及該汲極電極層上的具有氧過剩氧化物半導體層；以及，用作源區及汲區的氧缺乏氧化物半導體層。
為了取出發光，發光元件的陽極或陰極的至少一個是透明的即可。而且，在基板上形成薄膜電晶體及發光元件，並且有如下結構的發光元件，即從與基板相反的面取出發光的頂部發射、從基板一側的面取出發光的底部發射以及從基板一側及與基板相反的面取出發光的雙面發射。像素結構可以應用於任何發射結構的發光元件。
參照圖27A說明頂部發射結構的發光元件。
在圖27A中示出當驅動TFT的TFT7001為n型且從發光元件7002發射的光穿過到共同電極(陽極7005)一側時的像素的截面圖。在圖27A中，發光元件7002的陰極7003和驅動TFT的TFT7001電連接，在像素電極(陰極7003)上按順序層疊有發光層7004、陽極7005。至於陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如，較佳採用Ca、Al、CaF、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在由多層構成時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。另外，不需要設置所有這種層。使用透過光的具有透光性的導電材料形成陽極7005，例如也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，也表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖27A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖27B說明底部發射結構的發光元件。圖27B示出驅動TFT7011是n通道型電晶體，且從發光元件7012發射的光發射到像素電極(陰極7013)一側的情況下的像素的截面圖。在圖27B中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、共同電極(陽極7015)。另外，在陽極7015具有透光性的情況下，也可以覆蓋陽極7015上地形成有用來反射光或遮光的遮罩膜7016。與圖27A的情況同樣，至於陰極7013，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度(較佳為5nm至30nm左右)。例如，可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖27A同樣，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光，但是可以與圖27A同樣使用具有透光性的導電材料形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖27B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖27C說明雙面發射結構的發光元件。在圖27C中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的像素電極(陰極7023)，在陰極7023上按順序層疊有發光層7024、共同電極(陽極7025)。與圖27A的情況同樣，可以使用功函數小的各種導電材料形成陰極7023。但是，將其厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖27A同樣，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖27A同樣使用透過光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖27C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側兩者。
另外，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
另外，雖然在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
另外，本實施例所示的半導體裝置不局限於圖27A至27C所示的結構而可以根據本發明的技術思想進行各種變形。
接著，參照圖28A和28B說明相當於本發明的半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀及截面。圖28A是一種面板的俯視圖，其中利用密封材料將電特性高的薄膜電晶體及發光元件密封在與第二基板之間，該薄膜電晶體包括形成在第一基板上的閘極絕緣層、分別形成在源區及汲區上的源極電極層和汲極電極層、且該閘極絕緣層、該源極電極層和該汲極電極層上的IGZO半導體層。圖28B相當於沿著圖28A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣，較佳使用氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)及覆蓋材料封裝(封入)像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖28B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510相當於包括閘極絕緣層、分別形成在源區及汲區上的源極電極層及汲極電極層、且該閘極絕緣層、該源極電極層及該汲極電極層上的IGZO半導體層的電特性高的薄膜電晶體，並可以應用實施例4所示的薄膜電晶體170。在本實施例中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。另外，發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構，但是不局限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別較佳的是，使用感光材料，在第一電極層4517上形成開口，並將其開口的側壁形成為具有連續的曲率的傾斜面。
電場發光層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例中，連接端子電極4515使用與發光元件4511所具有的第一電極層4517相同的導電膜形成，端子電極4516使用與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於從發光元件4511的取出光的方向上的第二基板需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)等。在本實施例中，作為填料4507使用氮。
另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理利用表面的凹凸來擴散反射光並降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外，也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例不局限於圖28A和28B的結構。
藉由上述程序，可以製造作為半導體裝置的可靠性高的發光顯示裝置(顯示面板)。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例12
本發明的一個實施例的半導體裝置可以應用於電子紙。電子紙可以用於用來顯示資料的所有領域的電子設備。例如，可以將電子紙應用於電子書籍(電子書)、招貼、電車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖29A和29B以及圖30示出電子設備的一個例子。
圖29A示出使用電子紙製造的招貼2631。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換，但是如果使用應用本發明的一個實施例的電子紙，則可以在短時間內改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的圖像。另外，招貼也可以採用以無線的方式收發資料的結構。
此外，圖29B示出電車等的交通工具的車廂廣告2632。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換，但是如果使用應用本發明的一個實施例的電子紙，則在短時間內不需要許多人手地改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的圖像。另外，廣告也可以採用以無線的方式收發資料的結構。
另外，圖30示出電子書籍2700的一個例子。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏續的螢幕的結構，又可以是顯示不同的螢幕的結構。藉由採用顯示不同的螢幕的結構，例如在右邊的顯示部(圖30中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖30中的顯示部2707)中可以顯示圖像。
此外，在圖30中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一個面具備鍵盤、指向裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以具有電子詞典的功能。
此外，電子書籍2700也可以採用以無線的方式收發資料的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
實施例13
根據本發明的一個實施例的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於計算機等的監視器、數位相機、數位攝像機、數位相框、移動電話機(也稱為移動電話、移動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖31A示出電視裝置9600的一個例子。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示圖像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另外提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的映射進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資料的顯示部9607的結構。
另外，電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資料通信。
圖31B示出數位相框9700的一個例子。例如，在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
另外，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝到與顯示部同一個面，但是藉由將其設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有使用數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700也可以採用以無線的方式收發資料的結構。還可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖32A示出一種可攜式遊戲機，其由框體9881和框體9891的兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖24A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不局限於上述結構，只要採用至少具備包括根據本發明的一個實施例的半導體裝置的結構，且可以採用適當地設置有其他附屬設備的結構。圖32A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖32A所示的可攜式遊戲機所具有的功能不局限於此，而可以具有各種各樣的功能。
圖32B示出大型遊戲機的一種的自動賭博機9900的一個例子。在自動賭博機9900的框體9901中安裝有顯示部9903。另外，自動賭博機9900還具備如起動杆或停止開關等的操作單元、投幣口、揚聲器等。當然，自動賭博機9900的結構不局限於此，只要採用至少具備包括根據本發明的一個實施例的半導體裝置的結構，且可以採用適當地設置有其他附屬設備的結構。
圖33示出移動電話機1000的一個例子。移動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖33所示的移動電話機1000可以用手指等觸摸顯示部1002來輸入資料。此外，可以用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入等的操作。
顯示部1002的螢幕主要有三個模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資料的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩個模式混合的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在螢幕上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的螢幕的大部分中顯示鍵盤或號碼按鈕。
此外，藉由在移動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，來判斷移動電話機1000的方向(豎向還是橫向)，從而可以對顯示部1002的螢幕顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換螢幕模式。還可以根據顯示在顯示部1002上的圖像種類切換螢幕模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將螢幕模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將螢幕模式切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，也可以以將螢幕模式從輸入模式切換成顯示模式的方式來進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
本申請基於2008年9月19日在日本專利局申請的日本專利申請序列號2008-241557，在此引用其全部內容作為參考。
100‧‧‧基板
101‧‧‧閘極電極
102‧‧‧閘極絕緣層
103‧‧‧IGZO半導體層
104a‧‧‧源區
104b‧‧‧汲區
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
106a‧‧‧源區
106b‧‧‧汲區
107‧‧‧保護絕緣膜
108‧‧‧電容器佈線
110‧‧‧像素電極
111a、111b．．．IGZO層
121．．．第一端子
122．．．第二端子
123．．．IGZO層
125．．．接觸孔
126．．．接觸孔
127．．．接觸孔
128．．．透明導電膜
129．．．透明導電膜
130．．．第一IGZO膜
150．．．第二端子
151．．．第一端子
152．．．閘極絕緣層
153．．．連接電極
154．．．保護絕緣膜
155．．．透明導電膜
156．．．電極
157．．．第一IGZO膜
158．．．第一IGZO膜
170至173．．．薄膜電晶體
181．．．共同電位線
185．．．共同電位線
186．．．氧化物半導體層
190．．．共同電極
191．．．連接電極
580．．．基板
581．．．薄膜電晶體
585．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球形粒子
590a．．．黑色區
590b．．．白色區
594．．．空洞
595．．．填料
596．．．基板
1000．．．移動電話機
1001．．．框體
1002．．．顯示部
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．麥克風
2600．．．TFT基板
2601．．．對置基板
2602．．．密封材料
2603．．．像素部
2604．．．顯示元件
2605．．．著色層
2606．．．偏光板
2607．．．偏光板
2608．．．佈線電路部
2609．．．撓性線路板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路基板
2613．．．漫射板
2631．．．招貼
2632．．．車廂廣告
2700．．．電子書籍
2701．．．框體
2703．．．框體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．對置電極層
4032．．．絕緣層
4033．．．絕緣層
4501．．．基板
4502．．．像素部
4503a、4503b．．．信號線驅動電路
4504a、4504b．．．掃描線驅動電路
4505．．．密封材料
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電場發光層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4519．．．各向異性導電膜
4520．．．分隔壁
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動電路
5303．．．信號線驅動電路
5400．．．基板
5401．．．像素部
5402．．．掃描線驅動電路
5403．．．信號線驅動電路
5404．．．掃描線驅動電路
5501．．．第一佈線
5502．．．第二佈線
5503．．．第三佈線
5504．．．第四佈線
5505．．．第五佈線
5506．．．第六佈線
5543．．．節點
5544．．．節點
5571．．．第一薄膜電晶體
5572．．．第二薄膜電晶體
5573．．．第三薄膜電晶體
5574．．．第四薄膜電晶體
5575．．．第五薄膜電晶體
5576．．．第六薄膜電晶體
5577．．．第七薄膜電晶體
5578．．．第八薄膜電晶體
5601．．．驅動器IC
5602．．．開關群
5603a．．．第一薄膜電晶體
5603b．．．第二薄膜電晶體
5603c．．．第三薄膜電晶體
5611．．．第一佈線
5612．．．第二佈線
5613．．．第三佈線
5621_1~5621_M．．．佈線
5701_1~5701_n．．．正反器
5701_i．．．正反器
5703a．．．第一薄膜電晶體的導通‧截止的時序
5703b．．．第二薄膜電晶體的導通‧截止的時序
5703c．．．第三薄膜電晶體的導通‧截止的時序
5803a．．．第一薄膜電晶體的導通‧截止的時序
5803b．．．第二薄膜電晶體的導通‧截止的時序
5803c．．．第三薄膜電晶體的導通‧截止的時序
5711．．．第一佈線
5712．．．第二佈線
5713．．．第三佈線
5714．．．第四佈線
5715．．．第五佈線
5716．．．第六佈線
5717．．．第七佈線
5721．．．信號
5821．．．信號
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容器
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共同電極
7001．．．驅動TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．遮罩膜
7017．．．導電膜
7021．．．驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．導電膜
9600．．．電視裝置
9601．．．框體
9603．．．顯示部
9605．．．支架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控操作機
9700．．．數位相框
9701．．．框體
9703．．．顯示部
9881．．．框體
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．記錄媒體插入部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．框體
9893．．．連接部
9900．．．自動賭博機
9901．．．框體
9903．．．顯示部
圖1A和1B是表示本發明實施例的半導體裝置的截面圖及俯視圖的圖；圖2A和2B是表示本發明實施例的半導體裝置的截面圖及俯視圖的圖；圖3A和3B是表示本發明實施例的半導體裝置的截面圖及俯視圖的圖；圖4A至4C是本發明實施例的半導體裝置的製造程序的截面圖；圖5A至5C是本發明實施例的半導體裝置的製造程序的截面圖；圖6是本發明實施例的半導體裝置的俯視圖；圖7是本發明實施例的半導體裝置的俯視圖；圖8是本發明實施例的半導體裝置的俯視圖；圖9是本發明實施例的半導體裝置的俯視圖；圖10A1、10A2、10B1和10B2是本發明實施例的半導體裝置的端部的俯視圖及截面圖；圖11是本發明實施例的半導體裝置的像素的俯視圖；圖12A至12C是本發明實施例的半導體裝置的截面圖；圖13A至13C是本發明實施例的半導體裝置的製造程序的截面圖；圖14A至14C是本發明實施例的半導體裝置的製造程 序的截面圖；圖15A至15C是本發明實施例的半導體裝置的截面圖；圖16A至16C是本發明實施例的半導體裝置的截面圖；圖17是本發明實施例的電子紙的截面圖；圖18A和18B是說明本發明實施例的半導體裝置的方塊圖的圖；圖19是說明本發明實施例的信號線驅動電路的結構的圖；圖20是說明信號線驅動電路的工作的時序圖；圖21是說明信號線驅動電路的工作的時序圖；圖22是說明移位暫存器的結構的圖；圖23是說明圖22所示的正反器的連接結構的圖；圖24A1、24A2和24B是說明本發明實施例的半導體裝置的俯視圖及截面圖；圖25是說明本發明實施例的半導體裝置的截面圖；圖26是說明本發明實施例的半導體裝置的像素等效電路的圖；圖27A至27C是說明本發明實施例的半導體裝置的圖；圖28A和28B是說明本發明實施例的半導體裝置的俯視圖及截面圖；圖29A和29B是說明本發明實施例的電子紙的使用方 式的例子的圖；圖30是表示本發明實施例的電子書籍的一例的外觀圖；圖31A和31B是表示本發明實施例的電視裝置及數位相框的例子的外觀圖；圖32A和32B是表示本發明實施例的遊戲機的例子的外觀圖；圖33是表示本發明實施例的移動電話機的一例的外觀圖。
100．．．基板
101．．．閘極電極
102．．．閘極絕緣層
103．．．IGZO半導體層
105a．．．源極電極層
105b．．．汲極電極層
106a．．．源區
106b．．．汲區
107．．．保護絕緣膜
110．．．像素電極
170．．．薄膜電晶體
185．．．共同電位線
186．．．氧化物半導體層
190．．．共同電極

Claims (6)

  1. 一種顯示裝置，包括：包括像素部和共同連接部的第一基板；包括第一導電層的第二基板；以及該第一基板和該第二基板之間的導電粒子，其中，該像素部包括：該第一基板上的閘極電極；該閘極電極上的第一絕緣層；該第一絕緣層上的第一氧化物半導體層和第二氧化物半導體層；該第一氧化物半導體層上的第二導電層；該第二氧化物半導體層上的第三導電層；該第二導電層及該第三導電層和該第一絕緣層上的第三氧化物半導體層；包括形成在該第三導電層上的第一接觸孔的第二絕緣層，該第二絕緣層在該第二導電層及該第三導電層和該第三氧化物半導體層上；以及該第二絕緣層上並透過該第一接觸孔電連接到該第三導電層的第四導電層，其中，該共同連接部包括：該第一基板上的第三絕緣層，該第三絕緣層使用與該第一絕緣層相同的材料形成；該第三絕緣層上的第四氧化物半導體層，該第四氧化物半導體層使用與該第一氧化物半導體層及該第二氧 化物半導體層相同的材料形成；該第四氧化物半導體層上的第五導電層，該第五導電層使用與該第二導電層及該第三導電層相同的材料形成；包括形成在該第五導電層上的第二接觸孔的第四絕緣層，該第四絕緣層使用與該第二絕緣層相同的材料形成；以及該第四絕緣層上並透過該第二接觸孔電連接到該第五導電層的第六導電層，該第六導電層使用與該第四導電層相同的材料形成，其中，該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層包含銦、鎵及鋅中至少一個，並且其中，該共同連接部中的該第六導電層透過該導電粒子電連接到該第一導電層。
  2. 一種顯示裝置，包括：包括像素部和共同連接部的第一基板；包括第一導電層的第二基板；以及該第一基板和該第二基板之間的導電粒子，其中，該像素部包括：該第一基板上的閘極電極；該閘極電極上的第一絕緣層；該第一絕緣層上的第一氧化物半導體層和第二氧化物半導體層； 該第一氧化物半導體層上的第二導電層；該第二氧化物半導體層上的第三導電層；該第二導電層及該第三導電層和該第一絕緣層上的第三氧化物半導體層；包括形成在該第三導電層上的第一接觸孔的第二絕緣層，該第二絕緣層在該第二導電層及該第三導電層和該第三氧化物半導體層上；以及該第二絕緣層上並透過該第一接觸孔電連接到該第三導電層的第四導電層，其中，該共同連接部包括：該第一基板上的第五導電層，該第五導電層使用與該閘極電極相同的材料形成；該第五導電層上的第三絕緣層，該第三絕緣層使用與該第一絕緣層相同的材料形成；該第三絕緣層上的第四絕緣層，該第四絕緣層使用與該第二絕緣層相同的材料形成，且該第三絕緣層及該第四絕緣層包括形成在該第五導電層上的第二接觸孔；以及該第四絕緣層上並透過該第二接觸孔電連接到該第五導電層的第六導電層，該第六導電層使用與該第四導電層相同的材料形成，其中，該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層包含銦、鎵及鋅中至少一個，並且 其中，該共同連接部中的該第六導電層透過該導電粒子電連接到該第一導電層。
  3. 一種顯示裝置，包括：包括像素部和共同連接部的第一基板；包括第一導電層的第二基板；以及該第一基板和該第二基板之間的導電粒子，其中，該像素部包括：該第一基板上的閘極電極；該閘極電極上的第一絕緣層；該第一絕緣層上的第一氧化物半導體層和第二氧化物半導體層；該第一氧化物半導體層上的第二導電層；該第二氧化物半導體層上的第三導電層；該第二導電層及該第三導電層和該第一絕緣層上的第三氧化物半導體層；包括形成在該第三導電層上的第一接觸孔的第二絕緣層，該第二絕緣層在該第二導電層及該第三導電層和該第三氧化物半導體層上；以及該第二絕緣層上並透過該第一接觸孔電連接到該第三導電層的第四導電層，其中，該共同連接部包括：該第一基板上的第五導電層，該第五導電層使用與該閘極電極相同的材料形成；該第五導電層上的第三絕緣層，該第三絕緣層使 用與該第一絕緣層相同的材料形成；該第三絕緣層上的第四氧化物半導體層，該第四氧化物半導體層使用與該第一氧化物半導體層及該第二氧化物半導體層相同的材料形成；該第四氧化物半導體層上的第六導電層，該第六導電層使用與該第二導電層及該第三導電層相同的材料形成；包括形成在該第六導電層上的第二接觸孔的第四絕緣層，該第四絕緣層使用與該第二絕緣層相同的材料形成；以及該第四絕緣層上並透過該第二接觸孔電連接到該第六導電層的第七導電層，該第七導電層使用與該第四導電層相同的材料形成，其中，該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層包含銦、鎵及鋅中至少一個，並且其中，該共同連接部中的該第七導電層透過該導電粒子電連接到該第一導電層。
  4. 如申請專利範圍第1、2、3項中任一項的顯示裝置，其中該第三氧化物半導體層的氧濃度高於該第一氧化物半導體層及該第二氧化物半導體層的氧濃度。
  5. 如申請專利範圍第1、2、3項中任一項的顯示裝置，其中該第三氧化物半導體層的電導率低於該第一氧化物半導體層及該第二氧化物半導體層的電導率。
  6. 如申請專利範圍第1、2、3項中任一項的顯示裝置，其中該第三氧化物半導體層是氧過剩型，並且該第一氧化物半導體層及該第二氧化物半導體層是氧缺乏型。
TW098131097A 2008-09-19 2009-09-15 顯示裝置及其製造方法 TWI502703B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008241557 2008-09-19

Publications (2)

Publication Number Publication Date
TW201023315A TW201023315A (en) 2010-06-16
TWI502703B true TWI502703B (zh) 2015-10-01

Family

ID=42036715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098131097A TWI502703B (zh) 2008-09-19 2009-09-15 顯示裝置及其製造方法

Country Status (6)

Country Link
US (1) US8427595B2 (zh)
JP (11) JP5288625B2 (zh)
KR (6) KR101911386B1 (zh)
CN (2) CN104134673B (zh)
TW (1) TWI502703B (zh)
WO (1) WO2010032639A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102187427B1 (ko) * 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101218090B1 (ko) * 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20180031077A (ko) * 2009-09-24 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043162A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101928402B1 (ko) 2009-10-30 2018-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102652356B (zh) 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP5947000B2 (ja) * 2010-07-01 2016-07-06 株式会社半導体エネルギー研究所 電界駆動型表示装置
WO2012011217A1 (ja) * 2010-07-21 2012-01-26 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
JP5899220B2 (ja) * 2010-09-29 2016-04-06 ポスコ ロール状の母基板を利用したフレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
TWI525614B (zh) * 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI446545B (zh) 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN105514174B (zh) 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2835685B1 (en) * 2012-03-30 2019-05-08 Sharp Kabushiki Kaisha Liquid crystal display panel
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
WO2014013959A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102016206922A1 (de) * 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Touchscreen
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR102440559B1 (ko) * 2015-06-03 2022-09-06 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 제조 방법
CN106558620B (zh) * 2015-09-29 2021-09-07 联华电子股份有限公司 半导体元件及其形成方法
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
WO2017145941A1 (ja) * 2016-02-26 2017-08-31 シャープ株式会社 表示パネル用基板の製造方法
JP2017168548A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
US10715868B2 (en) * 2016-06-07 2020-07-14 Maxell, Ltd. Broadcast receiving apparatus
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN110400754B (zh) * 2018-04-25 2022-03-08 南京京东方显示技术有限公司 一种氧化物半导体薄膜晶体管的制造方法
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600524B1 (en) * 1999-10-05 2003-07-29 Hitachi, Ltd. Active matrix type liquid crystal display apparatus with silicon oxide at different portions
US20060121745A1 (en) * 2004-10-08 2006-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20070139600A1 (en) * 2005-12-20 2007-06-21 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
TW200733398A (en) * 2005-11-15 2007-09-01 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687466B2 (ja) * 1988-07-13 1994-11-02 株式会社精工舎 シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP3272873B2 (ja) * 1994-08-15 2002-04-08 株式会社東芝 液晶表示装置
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09244055A (ja) * 1996-03-14 1997-09-19 Hitachi Ltd 液晶表示装置
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JPH1195255A (ja) * 1997-09-24 1999-04-09 Toshiba Corp 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置
JP3536639B2 (ja) * 1998-01-09 2004-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3916349B2 (ja) * 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4963140B2 (ja) 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP2001343659A (ja) * 2000-06-02 2001-12-14 Casio Comput Co Ltd アクティブマトリクス型液晶表示パネルおよびその製造方法
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3838047B2 (ja) * 2000-12-06 2006-10-25 セイコーエプソン株式会社 電気光学装置、および、その製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003069028A (ja) 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100878265B1 (ko) * 2001-11-21 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6630685B1 (en) * 2002-06-24 2003-10-07 Micron Technology, Inc. Probe look ahead: testing parts not currently under a probehead
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100951351B1 (ko) 2003-04-22 2010-04-08 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치
KR100598737B1 (ko) 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP3884024B2 (ja) 2004-03-30 2007-02-21 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100686345B1 (ko) * 2004-10-27 2007-02-22 삼성에스디아이 주식회사 평판표시소자 및 그 제조방법
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006178426A (ja) 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5091391B2 (ja) * 2005-07-21 2012-12-05 株式会社ジャパンディスプレイセントラル 表示装置及びその製造方法
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR20070070382A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR20070071324A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5103742B2 (ja) 2006-01-23 2012-12-19 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015472B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008003118A (ja) 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101365673B1 (ko) * 2006-11-24 2014-02-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4785721B2 (ja) 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP2008145768A (ja) 2006-12-11 2008-06-26 Sharp Corp アクティブマトリクス基板
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102094683B1 (ko) * 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR102187427B1 (ko) * 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600524B1 (en) * 1999-10-05 2003-07-29 Hitachi, Ltd. Active matrix type liquid crystal display apparatus with silicon oxide at different portions
US20060121745A1 (en) * 2004-10-08 2006-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW200733398A (en) * 2005-11-15 2007-09-01 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US20070139600A1 (en) * 2005-12-20 2007-06-21 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置

Also Published As

Publication number Publication date
JP2014134804A (ja) 2014-07-24
KR20140110106A (ko) 2014-09-16
TW201023315A (en) 2010-06-16
CN104134673A (zh) 2014-11-05
JP2015200892A (ja) 2015-11-12
JP5476501B2 (ja) 2014-04-23
KR20160055964A (ko) 2016-05-18
KR101760341B1 (ko) 2017-07-21
JP2019207416A (ja) 2019-12-05
JP2023174660A (ja) 2023-12-08
KR20180077301A (ko) 2018-07-06
WO2010032639A1 (en) 2010-03-25
KR101622981B1 (ko) 2016-05-20
JP6258455B2 (ja) 2018-01-10
US20100072469A1 (en) 2010-03-25
KR101681882B1 (ko) 2016-12-05
JP2013178577A (ja) 2013-09-09
CN104134673B (zh) 2017-04-12
JP5288625B2 (ja) 2013-09-11
JP7352707B2 (ja) 2023-09-28
KR101622978B1 (ko) 2016-05-20
KR101911386B1 (ko) 2018-12-19
KR20170086130A (ko) 2017-07-25
KR20160137684A (ko) 2016-11-30
KR20110076916A (ko) 2011-07-06
US8427595B2 (en) 2013-04-23
JP5739555B2 (ja) 2015-06-24
JP2021092799A (ja) 2021-06-17
JP2017078867A (ja) 2017-04-27
JP2018077484A (ja) 2018-05-17
JP5903514B2 (ja) 2016-04-13
KR101874327B1 (ko) 2018-07-05
JP2022184917A (ja) 2022-12-13
CN102160105B (zh) 2014-06-11
JP2010097212A (ja) 2010-04-30
CN102160105A (zh) 2011-08-17
JP2016167059A (ja) 2016-09-15
JP7141476B2 (ja) 2022-09-22
JP6058841B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
TWI502703B (zh) 顯示裝置及其製造方法
TWI550859B (zh) 半導體裝置和其製造方法
TWI545755B (zh) 半導體裝置
TWI453885B (zh) 顯示裝置
TWI481036B (zh) 半導體裝置及半導體裝置的製造方法
TWI582935B (zh) 顯示裝置
TWI502739B (zh) 半導體裝置及其製造方法
TWI489608B (zh) 顯示裝置及其製造方法
TWI467698B (zh) 顯示裝置