CN110718561A - 阵列基板的制作方法及阵列基板 - Google Patents

阵列基板的制作方法及阵列基板 Download PDF

Info

Publication number
CN110718561A
CN110718561A CN201911013106.4A CN201911013106A CN110718561A CN 110718561 A CN110718561 A CN 110718561A CN 201911013106 A CN201911013106 A CN 201911013106A CN 110718561 A CN110718561 A CN 110718561A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
electrode
barrier layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911013106.4A
Other languages
English (en)
Inventor
刘翔
孙学军
李广圣
马群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN201911013106.4A priority Critical patent/CN110718561A/zh
Publication of CN110718561A publication Critical patent/CN110718561A/zh
Priority to US16/758,430 priority patent/US20210126024A1/en
Priority to PCT/CN2020/080722 priority patent/WO2021077674A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板的制作方法及阵列基板，阵列基板的制作方法包括：在衬底基板上沉积栅金属层，通过第一次光刻工艺，使栅金属层形成栅极；依次沉积栅极绝缘层、第一半导体层、第二半导体层、第一阻挡层、第二阻挡层和源漏金属层，通过第二次光刻工艺，使第一半导体层和第二半导体层形成有源岛，同时源漏金属层形成源极、漏极；沉积钝化层，通过第三次光刻工艺，在漏极上方的钝化层上形成导电过孔；沉积透明导电层，通过第四次光刻工艺，使透明导电层形成像素电极并使像素电极与漏极通过导电过孔连通。本发明提供的阵列基板的制作方法和阵列基板，仅需四次光刻工艺即可实现阵列基板的制作，工艺简单，制作成本低。

Description

阵列基板的制作方法及阵列基板
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制作方法及阵列基板。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，简称LCD)等平面显示装置因具有高画质、省电、机身薄、无辐射等优点，而被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。液晶显示面板一般由相对设置的阵列基板、彩膜基板以及夹持在阵列基板和彩膜基板之间的液晶分子层组成。通过在阵列基板和彩膜基板之间施加驱动电压，可控制液晶分子旋转，从而使背光模组的光线折射出来产生画面。
现有技术提供的阵列基板的制造方法包括六次光刻工艺，包括：第一步：在玻璃衬底基板上沉积金属层，进行第一次光刻，形成栅极；第二步，依次沉积栅极绝缘层和铟镓锌氧化物IGZO半导体层，进行第二次光刻，以形成有源岛图形；第三步，沉积刻蚀阻挡层，并进行第三次光刻；第四步，沉积源漏极金属层，并进行第四次光刻，以形成源极和漏极；第五步，沉积钝化层和平坦化层，并进行第五次光刻，以形成导电过孔；第六步，沉积透明导电薄膜，并进行第六次光刻，以形成像素电极以及导电过孔和像素电极的连通图形。
上述现有技术提供的六次光刻工艺，工艺复杂，制作成本高。
发明内容
本发明提供一种阵列基板的制作方法及阵列基板，仅需四次光刻工艺即可实现阵列基板的制作，工艺简单，制作成本低。
本发明一方面提供一种阵列基板的制作方法，包括：
在衬底基板上沉积栅金属层，通过第一次光刻工艺，使所述栅金属层形成栅极；
依次沉积栅极绝缘层、第一半导体层、第二半导体层、第一阻挡层、第二阻挡层和源漏金属层，通过第二次光刻工艺，使所述第一半导体层和所述第二半导体层形成有源岛，同时所述源漏金属层形成源极、漏极，所述第一阻挡层和所述第二阻挡层形成位于所述源极与所述第二半导体层之间的双层阻挡层以及位于所述漏极与所述第二半导体层之间的双层阻挡层；
沉积钝化层，通过第三次光刻工艺，在所述漏极上方的所述钝化层上形成导电过孔；
沉积透明导电层，通过第四次光刻工艺，使所述透明导电层形成像素电极并使所述像素电极与所述漏极通过所述导电过孔连通。
如上所述的制作方法，所述第二次光刻工艺包括一次灰色调掩膜版工艺或半色调掩膜版工艺。
如上所述的制作方法，所述第二次光刻工艺具体包括：
通过掩膜版曝光显影，形成完全透光区域、部分透光区域和不透光区域，所述不透光区域对应于所述源极和所述漏极，所述部分透光区域对应于位于所述源极和所述漏极之间的沟道区，所述完全透光区域对应于除所述部分透光区域和所述不透光区域之外的区域；
进行第一次刻蚀，刻蚀掉所述完全透光区域的所述源漏金属层、所述第二阻挡层、所述第一阻挡层、所述第二半导体层和所述第一半导体层；
进行一次光刻灰化工艺，去除掉部分透光区域的光刻胶；进行第二次刻蚀，刻蚀掉所述部分透光区域内的所述源漏金属层、所述第二阻挡层和所述第一阻挡层，以形成所述沟道区；
保留所述不透光区域内的源漏金属层，以形成所述源极、所述漏极。
如上所述的制作方法，所述第二次光刻工艺还包括：
在进行所述第二次刻蚀时，刻蚀掉对应于所述部分透光区域的所述第二半导体层，保留对应于所述部分透光区域的部分所述第一半导体层，以形成所述沟道区。
如上所述的制作方法，所述第二次光刻工艺还包括：
在完成所述第二次刻蚀后，使用一氧化二氮对所述沟道区内的第一半导体层的表面进行一次处理，以修复所述第二次刻蚀对所述第一半导体层的损伤和污染。
如上所述的制作方法，所述第一半导体层和所述第二半导体层均为金属氧化物半导体层，包括非晶铟镓锌氧化物。
如上所述的制作方法，所述第一半导体层的含氧量低于所述第二半导体层的含氧量。
如上所述的制作方法，所述第一阻挡层为钛金属氮化物，所述第二阻挡层为钛或钛合金。
如上所述的制作方法，所述第一阻挡层的厚度为
Figure BDA0002244793330000031
所述第二阻挡层的厚度为
Figure BDA0002244793330000032
本发明实施例提供的阵列基板的制作方法，采用金属氧化物薄膜晶体管结构，在第二次光刻工艺中使用一次半色调或灰色调掩膜版同时形成金属氧化物半导体层图案、源漏金属电极、数据扫描线以及源漏极之间的沟道区，节省了2次光刻工艺，提升了生产效率；同时巧妙地设计了双层金属氧化物半导体层结构，上层为高导电率的金属氧化物半导体层，下层为低导电率的金属氧化物半导体层，同时设计了双层的阻挡结构，防止金属氧化物半导体层中的氧扩散到外部，从根本上避免了金属氧化物半导体层失氧问题，这样的设计可以减少工艺难度，提升薄膜晶体管的稳定性和性能。进一步地，在进行钝化层沉积之前，进行沟道区金属氧化物半导体层的处理，修复形成沟道区时对金属氧化物半导体层的损伤和污染，提升了薄膜晶体管的性能。
本发明另一方面提供一种阵列基板，所述阵列基板通过如上所述的制作方法制作而成，所述阵列基板包括所述阵列基板包括衬底基板以及依次设置在所述衬底基板上的栅极、栅极绝缘层、第一半导体层、第二半导体层、第一阻挡层、第二阻挡层、源漏极层、钝化层和像素电极，所述源漏极层包括源极和漏极，所述源极和所述漏极之间具有沟道区；
所述第一半导体层和所述第二半导体层均为金属氧化物半导体层，且所述第一半导层的含氧量低于所述第二半导体层的含氧量；
所述第一阻挡层为钛金属氮化物，所述第二阻挡层为钛或钛合金；
所述钝化层上具有导电过孔，所述像素电极通过所述导电过孔与所述漏极连通。
本发明实施例提供的阵列基板采用双层金属氧化物半导体层和双层阻挡结构，上层的金属氧化物半导体层为高导电率的金属氧化物半导体层，下层的金属氧化物半导体层为低导电率的金属氧化物半导体层，双层阻挡结构能够防止金属氧化物半导体中的氧扩散，可以很好地保护金属氧化物半导体层中氧的平衡能力，这样设计使得金属氧化物半导体层、源漏金属电极、数据线和沟道区在同一次光刻工艺中形成，节省了2次光刻工艺，减少了工艺难度，也提升了薄膜晶体管的稳定性及其性能。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的平面图；
图2为本发明实施例提供的阵列基板的制作方法的流程图；
图3为本发明实施例提供的阵列基板完成第一次光刻工艺后的沿AB方向的结构示意图；
图4为本发明实施例提供的阵列基板完成第二次光刻工艺中的曝光显影后的沿AB方向的结构示意图；
图5为本发明实施例提供的阵列基板完成第二次光刻工艺中的第一次刻蚀后的沿AB方向的结构示意图；
图6为本发明实施例提供的阵列基板完成第二次光刻工艺中的灰化后的沿AB方向的结构示意图；
图7为本发明实施例提供的阵列基板完成第二次光刻工艺后的沿AB方向的结构示意图；
图8为本发明实施例提供的阵列基板完成第三次光刻工艺后的沿AB方向的结构示意图；
图9为本发明实施例提供的阵列基板完成第四次光刻工艺后的沿AB方向的结构示意图。
附图标记：
11-衬底基板；
12-栅极；
13-栅极绝缘层；
141-第一半导体层；
142-第二半导体层；
151-第一阻挡层；
152-第二阻挡层；
16-源漏金属层；
161-源极；
162-漏极；
17-光刻胶；
18-完全透光区域；
19-不透光区域；
20-部分透光区域；
21-沟道区；
22-钝化层；
23-导电过孔；
24-像素电极；
25-扫描线；
26-数据线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要理解的是，传统的液晶显示面板是由一片薄膜晶体管阵列基板(Thin FilmTransistor Array Substrate，简称TFT Array Substrate)和一片彩膜基板(ColorFilter Substrate，简称CF Substrate)贴合而成，分别在阵列基板和彩膜基板上形成像素电极和公共电极，并在阵列基板和彩膜基板之间灌入液晶，其工作原理是通过在像素电极与公共电极之间施加驱动电压，利用像素电极与公共点击之间形成的电场来控制液晶层内的液晶分子的旋转，将背光模组的光线折射出来产生画面。
掩模版(Mask)，也称为光罩(Photo Mask)，是光刻工艺所使用的图形母版，是由不透光的遮光薄膜(金属铬)在透明衬底基板上形成掩模图形，通过光刻工艺(Photolithography)将图形转印到玻璃衬底基板的薄膜上。曝光(Exposure)过程，就是紫外线(Ultraviolet)通过掩模版照射光刻胶(Photo Resist)，使掩模版上的图形转印到光刻胶上的过程。在阵列工程中，光刻胶起到掩膜的作用，通过曝光形成的光刻胶图形，在刻蚀工艺中，光刻胶图形对应的基板上的薄膜层被保留下来，其他区域被刻蚀掉，最后去除光刻胶，掩模版上的图形就转移到了基板上，这个过程称为光刻(Photolithography)，每一个光刻工艺过程都经过薄膜沉积、光刻胶涂布、曝光、显影、刻蚀和光刻胶剥离这几个工艺步骤。
可以理解的是，光刻工艺步骤的次数，既影响面板的产能，又影响着面板的制造成本，因此光刻工艺的次数越少越好。
下面参考附图并结合具体的实施例来描述本发明。
实施例一
图1为本发明实施例提供的阵列基板的平面图，参考图1所示，本发明实施例提供的阵列基板，包括源极161、漏极162、钝化层22、导电过孔23、像素电极24、扫描线25和数据线26，其中像素电极24通过导电过孔23与漏极162连通，扫描线25与栅极12连通且两者在同一光刻工艺中形成，数据线26与源极161连通且两者在同一光刻工艺中形成，应当注意的是，图1为阵列基板的平面图，由于视图角度的原因，阵列基板的部分结构并没有在图1中显示，因此在此处并没有介绍。
图2为本发明实施例提供的阵列基板的制作方法的流程图，如图2所示，本发明实施例提供的阵列基板的制作方法包括：
S101：在衬底基板11上沉积栅金属层，通过第一次光刻工艺，使栅金属层形成栅极12。
具体地，在衬底基板11上采用溅射或热蒸发的方法沉积厚度约为
Figure BDA0002244793330000061
的栅金属层，栅金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。图3为本发明实施例提供的阵列基板完成第一次光刻工艺后的沿AB方向的结构示意图，如图3所示，通过第一次光刻工艺，使得栅金属层形成栅极12。
S102：依次沉积栅极绝缘层13、第一半导体层141、第二半导体层142、第一阻挡层151、第二阻挡层152和源漏金属层16，通过第二次光刻工艺，使第一半导体层141和第二半导体层142形成有源岛，同时使源漏金属层16形成源极161、漏极162，并使第一阻挡层151和第二阻挡层152形成位于源极161与第二半导体层142之间的双层阻挡层以及位于漏极162与第二半导体层142之间的双层阻挡层。
具体地，在完成S101的衬底基板11上通过等离子体增强化学气相沉积(PECVD)方法连续沉积厚度为
Figure BDA0002244793330000071
的栅极绝缘层13，栅极绝缘层13可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。
然后通过溅射方法连续沉积厚度为
Figure BDA0002244793330000072
的第一半导体层141和厚度为
Figure BDA0002244793330000073
的第二半导体层142，第一半导体层141和第二半导体层142均为为金属氧化物半导体，可以采用非晶铟镓锌氧化物IGZO、HIZO、IZO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物；在沉积金属氧化物半导体层时通过控制氧的含量可以有效地控制金属氧化物半导体的导电性，沉积金属氧化物半导体层薄膜中氧的含量高，则该金属氧化物半导体薄膜的导电性好，接近导体；沉积金属氧化物半导体层薄膜中氧的含量低，则该金属氧化物半导体薄膜的导电性不好，为半导体导体；通过控制第一半导体层141和第二半导体层142的氧含量，使第一半导体层141中的氧的含量低，为含氧量低的金属氧化物半导体层，同时使第二半导体层142中的氧的含量高，为含氧量高的金属氧化物半导体层，这样，从而使得第一半导体层141的导电率低，第二半导体层142的导电率高；低导电率的第一半导体层141直接与栅极绝缘层13接触，其位于源漏极之间的沟道区21，使薄膜晶体管的性能更稳定，高导电率的第二半导体层142直接与源极161和漏极162接触，可以减少金属氧化物半导体层与源漏极的接触电阻，提升金属氧化物薄膜晶体管的开态电流。
接着再通过溅射或热蒸发连续沉积厚度约为
Figure BDA0002244793330000074
的第一阻挡层151、厚度约为
Figure BDA0002244793330000076
的第二阻挡层152和厚度约为
Figure BDA0002244793330000075
的源漏金属层16。第一阻挡层151为钛金属氮化物TiNx，TiNx是一种组成范围较宽的缺位式固溶体，其稳定范围为TiN0.37-TiN1.2，当N含量较低时为N缺位固溶体，一般表现出更多的金属性，当Ti含量较少时为Ti缺位固溶体，表现出较多的共价化合物特性。第二阻挡层152为钛或钛合金，源漏金属层16为铜Cu，其中，TiNx对氧有很好的阻隔能力，可以防止金属氧化物半导体层中的氧扩散到外部或被外部的钛夺取，可以很好地保护金属氧化半导体层中氧的平衡能力，第一阻挡层TiNx可以进一步阻止Cu离子的扩散。
具体地，第二次光刻通过半色调掩膜版工艺或者一次灰色调掩膜版工艺进行。其中，半色调掩模版(Half-tone Mask，简称HTM)工艺，是利用掩模版上的半透膜，将光阻不完全曝光的工艺。灰色调掩膜版(Gray-tone Mask)工艺,是利用掩模版上的灰阶区域挡光条，将光阻不完全曝光的工艺。
第二次光刻工艺具体包括：
图4为本发明实施例提供的阵列基板通过第二次光刻工艺中的曝光显影后的沿AB方向的结构示意图，如图4所示，通过掩膜版曝光显影后，形成完全透光区域18、不透光区域19和部分透光区域20，不透光区域19对应于源漏极和数据线26，部分透光区域20对应于源漏极之间的沟道区21，完全透光区域18对应于除不透光区域19和部分透光区域20之外的区域。
图5为本发明实施例提供的阵列基板通过第二次光刻工艺中的第一次刻蚀后的沿AB方向的结构示意图，如图5所示，接着进行第一次刻蚀，通过刻蚀工艺去除掉完全透光区域18内的源漏金属层16、第二阻挡层152、第一阻挡层151、第二半导体层142和第一半导体层141。
图6为本发明实施例提供的阵列基板通过第二次光刻工艺中的灰化后的沿AB方向的结构示意图，如图6所示，接着进行一次光刻灰化工艺，去除掉部分透光区域20内的光刻胶17。
图7为本发明实施例提供的阵列基板通过第二次光刻工艺后的沿AB方向的结构示意图，如图7所示，接着进行第二次刻蚀，通过刻蚀工艺刻蚀掉部分透光区域20内的源漏金属层16、第二阻挡层152、第一阻挡层151，从而形成源漏极之间的沟道区21，左侧未被刻蚀掉的源漏金属层16形成源极161，右侧未被刻蚀掉的源漏金属层16则形成漏极162。
优选地，第二次光刻工艺中，在进行第二次刻蚀时，通过控制刻蚀工艺，使得在刻蚀部分透光区域20内的源漏金属层16、第二阻挡层152和第一阻挡层151时，同时刻蚀掉全部的位于部分透光区域20内的第二半导体层142，从而形成源漏极之间的沟道区21。为了提升薄膜晶体管的性能，再对沟道区21内的第一半导体层141的表面进行一次处理，如使用N2O进行处理，修复第二次刻蚀时对第一半导体层141的损伤和污染。具体地，将一氧化二氮气体通入反应器，然后在反应器内产生等离子体，绝大部分的有机化合物被去除，达到修复第一半导体层141的目的。去除有机化合物的步骤也被称为“回蚀”工艺。
S103：沉积钝化层22，通过第三次光刻工艺，在漏极162上方的钝化层22之上形成导电过孔23。
图8为本发明提供实施例的阵列基板完成第三次光刻工艺后的沿AB方向的结构示意图，如图8所示，具体地，在完成S102的衬底基板11上通过等离子体增强化学气相沉积方法连续沉积厚度为
Figure BDA0002244793330000091
的钝化层22，钝化层22可以选用氧化物、氮化物或者氧氮化合物，可以是单层也可以是多层，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。通过第三次光刻工艺，形成具有导电过孔23的钝化层图形，导电过孔23位于漏极162的上方。
S104：沉积透明导电层，通过第四次光刻工艺，使透明导电层形成像素电极24并使像素电极24与漏极162通过导电过孔23连通。
图9为本发明实施例提供的阵列基板完成第四次光刻工艺后的沿AB方向的结构示意图，如图9所示，具体地，在完成S103的衬底基板11上通过溅射或热蒸发的方法连续沉积上厚度约为
Figure BDA0002244793330000092
的透明导电层，透明导电层可以是氧化铟锡ITO或氧化铟锌IZO，或者其他的透明金属氧化物。通过第四光刻工艺，使透明导电层形成像素电极24，并使像素电极24与漏极162通过导电过孔23连通。
本发明实施例提供的阵列基板的制作方法，采用金属氧化物薄膜晶体管结构，在第二次光刻工艺中使用一次半色调或灰色调掩膜版同时形成金属氧化物半导体层图案、源漏金属电极、数据扫描线以及源漏极之间的沟道区，节省了2次光刻工艺，提升了生产效率；同时巧妙地设计了双层金属氧化物半导体层结构和双层阻挡结构，上层的金属氧化物半导体层为高导电率的金属氧化物半导体，直接与源漏极接触，提升薄膜晶体管的开态电流，下层的金属氧化物半导体层为低导电率的半导体，直接与栅极绝缘层接触，其位于源漏极之间的沟道区，提升薄膜晶体管的性能；双层阻挡结构能够防止金属氧化半导体层中的氧向外扩散或被外部的Ti或Cu夺取，保护金属氧化物半导体层中氧的平衡能力，这样的设计可以减少工艺难度，提升薄膜晶体管的稳定性和性能，另一方面，在进行钝化层沉积之前，进行沟道区金属氧化物半导体层的处理，修复形成沟道区时对金属氧化物半导体层的损伤和污染，进一步提升了薄膜晶体管的性能。
实施例二
本发明实施例提供一种阵列基板，该阵列基板通过实施例一所述的方法制作而成，如图1和图9所示，该阵列基板包括：衬底基板11以及依次设置在衬底基板11上的栅极12、栅极绝缘层13、第一半导体层141、第二半导体层142、第一阻挡层151、第二阻挡层152、源漏金属层、钝化层22和像素电极24，源漏金属层包括源极161、漏极162，源极161和漏极162之间具有沟道区21；其中，第一半导体层141为低含氧量金属氧化物半导体，第二半导体层142为高含氧量金属氧化物半导体；钝化层22上具有导电过孔23，像素电极24通过导电过孔23与漏极162连通。该阵列基板还包括扫描线25和数据线26，扫描线25与栅极12连通且两者在同一光刻工艺中形成，数据线26与源极161连通且两者在同一光刻工艺中形成。
其中，栅极12的厚度约为
Figure BDA0002244793330000101
可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。
栅极绝缘层13的厚度为
Figure BDA0002244793330000102
可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。
第一半导体层141的厚度为第二半导体层142的厚度为
Figure BDA0002244793330000104
第一半导体层141和第二半导体层142均为金属氧化物半导体，可以采用非晶铟镓锌氧化物IGZO、HIZO、IZO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物；在沉积金属氧化物半导体层时通过控制氧的含量可以有效地控制金属氧化物半导体的导电性，沉积金属氧化物半导体层薄膜中氧的含量高，则该金属氧化物半导体薄膜的导电性好，接近导体；沉积金属氧化物半导体层薄膜中氧的含量低，则该金属氧化物半导体薄膜的导电性不好，为半导体导体；通过控制沉积第一半导体层141和第二半导体层142时氧的含量，使第一半导体层141中的氧的含量低，为含氧量低的金属氧化物半导体层，同时使第二半导体层142中的氧的含量高，为含氧量高的金属氧化物半导体层，这样，从而使得第一半导体层141的导电率低，第二半导体层142的导电率高；低导电率的第一半导体层141直接与栅极绝缘层13接触，其位于源漏极之间的沟道区21，使薄膜晶体管的性能更稳定，高导电率的第二半导体层142直接与源极161和漏极162接触，可以减少源金属氧化物半导体层与源漏极的接触电阻，提升金属氧化物薄膜晶体管的开态电流。
第一阻挡层151的厚度约为
Figure BDA0002244793330000105
第二阻挡层152的厚度约为
Figure BDA0002244793330000106
源漏金属层16的厚度约为
Figure BDA0002244793330000107
第一阻挡层151为钛金属氮化物TiNx，第二阻挡层152为金属钛Ti或钛合金，源漏金属层16为金属铜Cu，其中，TiNx对氧有很好的阻隔能力，可以防止金属氧化物半导体层中的氧扩散到外部或被外部的钛夺取，可以很好地保护金属氧化半导体层中氧的平衡能力。
钝化层22厚度为
Figure BDA0002244793330000111
可以选用氧化物、氮化物或者氧氮化合物，可以是单层也可以是多层，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。
本发明实施例提供的阵列基板采用双层金属氧化物半导体层结构，本发明实施例提供的阵列基板采用双层金属氧化物半导体层和双层阻挡结构，上层的金属氧化物半导体层为高导电率的金属氧化物半导体层，下层的金属氧化物半导体层为低导电率的金属氧化物半导体层，双层阻挡结构能够防止金属氧化物半导体中的氧扩散，可以很好地保护金属氧化物半导体层中氧的平衡能力，这样设计使得金属氧化物半导体层、源漏金属电极、数据线和沟道区在同一次光刻工艺中形成，节省了2次光刻工艺，减少了工艺难度，也提升了薄膜晶体管的稳定性及其性能。
在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上沉积栅金属层，通过第一次光刻工艺，使所述栅金属层形成栅极；
依次沉积栅极绝缘层、第一半导体层、第二半导体层、第一阻挡层、第二阻挡层和源漏金属层，通过第二次光刻工艺，使所述第一半导体层和所述第二半导体层形成有源岛，同时所述源漏金属层形成源极、漏极，所述第一阻挡层和所述第二阻挡层形成位于所述源极与所述第二半导体层之间的双层阻挡层以及位于所述漏极与所述第二半导体层之间的双层阻挡层；
沉积钝化层，通过第三次光刻工艺，在所述漏极上方的所述钝化层上形成导电过孔；
沉积透明导电层，通过第四次光刻工艺，使所述透明导电层形成像素电极并使所述像素电极与所述漏极通过所述导电过孔连通。
2.根据权利要求1所述的制作方法，其特征在于，所述第二次光刻工艺包括一次灰色调掩膜版工艺或半色调掩膜版工艺。
3.根据权利要求2所述的制作方法，其特征在于，所述第二次光刻工艺具体包括：
通过掩膜版曝光显影，形成完全透光区域、部分透光区域和不透光区域，所述不透光区域对应于所述源极和所述漏极，所述部分透光区域对应于位于所述源极和所述漏极之间的沟道区，所述完全透光区域对应于除所述部分透光区域和所述不透光区域之外的区域；
进行第一次刻蚀，刻蚀掉所述完全透光区域的所述源漏金属层、所述第二阻挡层、所述第一阻挡层、所述第二半导体层和所述第一半导体层；
进行一次光刻灰化工艺，去除掉部分透光区域的光刻胶；进行第二次刻蚀，刻蚀掉所述部分透光区域内的所述源漏金属层、所述第二阻挡层和所述第一阻挡层，以形成所述沟道区；
保留所述不透光区域内的源漏金属层，以形成所述源极、所述漏极。
4.根据权利要求3所述的制作方法，其特征在于，所述第二次光刻工艺还包括：
在进行所述第二次刻蚀时，刻蚀掉对应于所述部分透光区域的所述第二半导体层，保留对应于所述部分透光区域的部分所述第一半导体层，以形成所述沟道区。
5.根据权利要求4所述的制作方法，其特征在于，所述第二次光刻工艺还包括：
在完成所述第二次刻蚀后，使用一氧化二氮对所述沟道区内的第一半导体层的表面进行一次处理，以修复所述第二次刻蚀对所述第一半导体层的损伤和污染。
6.根据权利要求1所述的制作方法，其特征在于，所述第一半导体层和所述第二半导体层均为金属氧化物半导体层，包括非晶铟镓锌氧化物。
7.根据权利要求6所述的制作方法，其特征在于，所述第一半导体层的含氧量低于所述第二半导体层的含氧量。
8.根据权利要求1所述的制作方法，其特征在于，所述第一阻挡层为钛金属氮化物，所述第二阻挡层为钛或钛合金。
9.根据权利要求8所述的制作方法，其特征在于，所述第一阻挡层的厚度为所述第二阻挡层的厚度为
Figure FDA0002244793320000022
10.一种阵列基板，其特征在于，所述阵列基板通过如权利要求1-9任一项所述的制作方法制作而成，所述阵列基板包括衬底基板以及依次设置在所述衬底基板上的栅极、栅极绝缘层、第一半导体层、第二半导体层、第一阻挡层、第二阻挡层、源漏极层、钝化层和像素电极，所述源漏极层包括源极和漏极，所述源极和所述漏极之间具有沟道区；
所述第一半导体层和所述第二半导体层均为金属氧化物半导体层，且所述第一半导层的含氧量低于所述第二半导体层的含氧量；
所述第一阻挡层为钛金属氮化物，所述第二阻挡层为钛或钛合金；
所述钝化层上具有导电过孔，所述像素电极通过所述导电过孔与所述漏极连通。
CN201911013106.4A 2019-10-23 2019-10-23 阵列基板的制作方法及阵列基板 Pending CN110718561A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911013106.4A CN110718561A (zh) 2019-10-23 2019-10-23 阵列基板的制作方法及阵列基板
US16/758,430 US20210126024A1 (en) 2019-10-23 2020-03-23 Manufacturing Method for Array Substrate and Array Substrate
PCT/CN2020/080722 WO2021077674A1 (zh) 2019-10-23 2020-03-23 阵列基板的制作方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911013106.4A CN110718561A (zh) 2019-10-23 2019-10-23 阵列基板的制作方法及阵列基板

Publications (1)

Publication Number Publication Date
CN110718561A true CN110718561A (zh) 2020-01-21

Family

ID=69213198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911013106.4A Pending CN110718561A (zh) 2019-10-23 2019-10-23 阵列基板的制作方法及阵列基板

Country Status (2)

Country Link
CN (1) CN110718561A (zh)
WO (1) WO2021077674A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103245A (zh) * 2020-09-22 2020-12-18 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
WO2021077674A1 (zh) * 2019-10-23 2021-04-29 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160105A (zh) * 2008-09-19 2011-08-17 株式会社半导体能源研究所 显示装置及其制造方法
CN102751240A (zh) * 2012-05-18 2012-10-24 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN103107200A (zh) * 2011-11-11 2013-05-15 株式会社半导体能源研究所 半导体装置
CN103872141A (zh) * 2008-10-24 2014-06-18 株式会社半导体能源研究所 半导体装置及其制造方法
CN107968097A (zh) * 2017-11-24 2018-04-27 深圳市华星光电半导体显示技术有限公司 一种显示设备、显示基板及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20140132878A (ko) * 2013-05-08 2014-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104681626A (zh) * 2015-03-03 2015-06-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板
KR102531650B1 (ko) * 2016-03-24 2023-05-11 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160105A (zh) * 2008-09-19 2011-08-17 株式会社半导体能源研究所 显示装置及其制造方法
CN103872141A (zh) * 2008-10-24 2014-06-18 株式会社半导体能源研究所 半导体装置及其制造方法
CN103107200A (zh) * 2011-11-11 2013-05-15 株式会社半导体能源研究所 半导体装置
CN102751240A (zh) * 2012-05-18 2012-10-24 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN107968097A (zh) * 2017-11-24 2018-04-27 深圳市华星光电半导体显示技术有限公司 一种显示设备、显示基板及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021077674A1 (zh) * 2019-10-23 2021-04-29 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN112103245A (zh) * 2020-09-22 2020-12-18 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN112103245B (zh) * 2020-09-22 2023-08-11 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置
CN114185209B (zh) * 2022-02-17 2022-05-27 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
WO2021077674A1 (zh) 2021-04-29

Similar Documents

Publication Publication Date Title
US8842231B2 (en) Array substrate and manufacturing method thereof
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US8289463B2 (en) Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
JP5688909B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US8426259B2 (en) Array substrate and method for manufacturing the same
US8193534B2 (en) Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US8179506B2 (en) Method for fabricating a pixel structure and the pixel structure
JP4808654B2 (ja) アレイ回路基板の製造方法
CN110718561A (zh) 阵列基板的制作方法及阵列基板
WO2021077673A1 (zh) 阵列基板的制作方法及阵列基板
CN210325749U (zh) 一种阵列基板及显示面板
CN110620080A (zh) 阵列基板的制造方法、阵列基板及显示面板
TWI424507B (zh) 薄膜電晶體陣列基板的製造方法
WO2019196191A1 (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN110707105A (zh) 阵列基板的制作方法及阵列基板
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
CN210272363U (zh) 阵列基板及显示面板
CN110610949A (zh) 阵列基板的制作方法及阵列基板
CN211554588U (zh) 阵列基板及液晶显示面板
CN210272362U (zh) 阵列基板及显示面板
CN110729250A (zh) 阵列基板的制造方法及阵列基板
CN110648965A (zh) 阵列基板的制造方法及阵列基板
US20210126024A1 (en) Manufacturing Method for Array Substrate and Array Substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200121