CN110707105A - 阵列基板的制作方法及阵列基板 - Google Patents
阵列基板的制作方法及阵列基板 Download PDFInfo
- Publication number
- CN110707105A CN110707105A CN201911013984.6A CN201911013984A CN110707105A CN 110707105 A CN110707105 A CN 110707105A CN 201911013984 A CN201911013984 A CN 201911013984A CN 110707105 A CN110707105 A CN 110707105A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- array substrate
- electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 119
- 238000000034 method Methods 0.000 claims abstract description 98
- 230000008569 process Effects 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 238000001259 photo etching Methods 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 22
- 229910044991 metal oxide Inorganic materials 0.000 claims description 42
- 150000004706 metal oxides Chemical group 0.000 claims description 42
- 238000000206 photolithography Methods 0.000 claims description 37
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000011787 zinc oxide Substances 0.000 claims description 15
- 238000005260 corrosion Methods 0.000 claims description 11
- 230000007797 corrosion Effects 0.000 claims description 11
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 9
- 239000002253 acid Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000008439 repair process Effects 0.000 claims description 3
- 230000002378 acidificating effect Effects 0.000 claims description 2
- 238000011221 initial treatment Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 157
- 238000010586 diagram Methods 0.000 description 14
- 239000010409 thin film Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- -1 respectively Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229940071182 stannate Drugs 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板的制作方法及阵列基板，阵列基板的制作方法包括：在衬底基板上沉积栅金属层，通过第一次光刻工艺，使栅金属层形成栅极；依次沉积栅极绝缘层、第一半导体层、第二半导体层、源漏金属层，通过第二次光刻工艺，使第一半导体层和第二半导体层形成有源岛，同时源漏金属层形成源极、漏极；沉积钝化层，通过第三次光刻工艺，在漏极上方的钝化层上形成导电过孔；沉积透明导电层，通过第四次光刻工艺，使透明导电层形成像素电极并使像素电极与漏极通过导电过孔连通。本发明提供的阵列基板的制作方法和阵列基板，仅需四次光刻工艺即可实现阵列基板的制作，工艺简单，制作成本低。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制作方法及阵列基板。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，简称LCD)等平面显示装置因具有高画质、省电、机身薄、无辐射等优点，而被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。液晶显示面板一般由相对设置的阵列基板、彩膜基板以及夹持在阵列基板和彩膜基板之间的液晶分子层组成。通过在阵列基板和彩膜基板之间施加驱动电压，可控制液晶分子旋转，从而使背光模组的光线折射出来产生画面。
现有技术提供的阵列基板的制造方法包括六次光刻工艺，包括：第一步：在玻璃衬底基板上沉积金属层，进行第一次光刻，形成栅极；第二步，依次沉积栅极绝缘层和铟镓锌氧化物IGZO半导体层，进行第二次光刻，以形成有源岛图形；第三步，沉积刻蚀阻挡层，并进行第三次光刻；第四步，沉积源漏极金属层，并进行第四次光刻，以形成源极和漏极；第五步，沉积钝化层和平坦化层，并进行第五次光刻，以形成导电过孔；第六步，沉积透明导电薄膜，并进行第六次光刻，以形成像素电极以及导电过孔和像素电极的连通图形。
上述现有技术提供的六次光刻工艺，工艺复杂，制作成本高。
发明内容
本发明提供一种阵列基板的制作方法及阵列基板，仅需四次光刻工艺即可实现阵列基板的制作，工艺简单，制作成本低。
本发明一方面提供一种阵列基板的制作方法，包括：
在衬底基板上沉积栅金属层，通过第一次光刻工艺，使所述栅金属层形成栅极；
依次沉积栅极绝缘层、第一半导体层、第二半导体层、源漏金属层，通过第二次光刻工艺，使所述第一半导体层和所述第二半导体层形成有源岛，同时所述源漏金属层形成源极、漏极；
沉积钝化层，通过第三次光刻工艺，在所述漏极上方的所述钝化层上形成导电过孔；
沉积透明导电层，通过第四次光刻工艺，使所述透明导电层形成像素电极并使所述像素电极与所述漏极通过所述导电过孔连通。
如上所述的制作方法，所述第二次光刻工艺包括一次灰色调掩膜版工艺或半色调掩膜版工艺。
如上所述的制作方法，所述第二次光刻工艺具体包括：
通过掩膜版曝光显影，形成完全透光区域、部分透光区域和不透光区域，所述不透光区域对应于所述源极和所述漏极，所述部分透光区域对应于位于所述源极和所述漏极之间的沟道区；
进行第一次刻蚀，刻蚀掉所述完全透光区域对应的所述源漏金属层、所述第二半导体层和所述第一半导体层；
进行一次光刻灰化工艺，去除掉部分透光区域的光刻胶；进行第二次刻蚀，刻蚀掉所述部分透光区域对应的所述源漏金属层，以形成所述沟道区；
保留不透光区域对应的源漏金属层，以形成所述源极、所述漏极。
如上所述的制作方法，还包括：
在完成所述第二次刻蚀后，使用一氧化二氮对所述沟道区内的第二半导体层的表面进行一次处理，以修复所述第二次刻蚀对所述第二半导体层的损伤和污染。
如上所述的制作方法，所述第一半导体层为金属氧化物半导体层，包括非晶铟镓锌氧化物。
如上所述的制作方法，所述第二半导体层为抗酸性刻蚀液腐蚀的金属氧化物半导体层，包括多晶铟镓锌氧化物。
如上所述的制作方法，所述第一半导体层的厚度为所述第二半导体层的厚度的2-10倍。
如上所述的制作方法，所述第一半导体层的厚度为
所述第二半导体层的厚度为
如上所述的制作方法，所述第一半导体层和所述第二半导体层均采用溅射方法沉积形成。
本发明实施例提供的阵列基板的制作方法，采用金属氧化物薄膜晶体管结构，在第二次光刻工艺中使用一次半色调或灰色调掩膜版同时形成金属氧化物半导体层图案、源漏金属电极、数据扫描线以及源漏极之间的沟道区，节省了2次光刻工艺，提升了生产效率；同时巧妙地设计了双层金属氧化物半导体层结构，上层的金属氧化物半导体层保护下层的金属氧化物半导体层不被腐蚀，这样的设计可以减少工艺难度，提升薄膜晶体管的稳定性，在进行钝化层沉积之前，进行沟道区金属氧化物半导体层的处理，修复形成沟道区时对金属氧化物半导体层的损伤和污染，提升了薄膜晶体管的性能。
本发明另一方面提供一种阵列基板，所述阵列基板通过如上所述的制作方法制作而成，所述阵列基板包括衬底基板以及依次设置在所述衬底基板上的栅极、栅极绝缘层、第一半导体层、第二半导体层、源漏极层、钝化层和像素电极，所述源漏极层包括源极、漏极，所述源极和所述漏极之间具有沟道区；
所述第一半导体层为金属氧化物半导体层，所述第二半导体层为抗酸性刻蚀液腐蚀的金属氧化物半导体层；
所述钝化层上具有导电过孔，所述像素电极通过所述导电过孔与所述漏极连通。
本发明实施例提供的阵列基板采用双层金属氧化物半导体层结构，上层的金属氧化物半导体层能够保护下层的金属氧化物半导体层不被腐蚀，这样设计使得金属氧化物半导体层、源漏金属电极、数据线和沟道区在同一次光刻工艺中形成，节省了2次光刻工艺，减少了工艺难度，也提升了薄膜晶体管的稳定性。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的平面图；
图2为本发明实施例提供的阵列基板的制作方法的流程图；
图3为本发明实施例提供的阵列基板完成第一次光刻工艺后的沿AB方向的结构示意图；
图4为本发明实施例提供的阵列基板完成第二次光刻工艺中的曝光显影后的沿AB方向的结构示意图；
图5为本发明实施例提供的阵列基板完成第二次光刻工艺中的第一次刻蚀后的沿AB方向的结构示意图；
图6为本发明实施例提供的阵列基板完成第二次光刻工艺中的灰化后的沿AB方向的结构示意图；
图7为本发明实施例提供的阵列基板完成第二次光刻工艺后的沿AB方向的结构示意图；
图8为本发明实施例提供的阵列基板完成第三次光刻工艺后的沿AB方向的结构示意图；
图9为本发明实施例提供的阵列基板完成第四次光刻工艺后的沿AB方向的结构示意图。
附图标记：
11-衬底基板；
12-栅极；
13-栅极绝缘层；
14-第一半导体层；
15-第二半导体层；
16-源漏金属层；
161-源极；
162-漏极；
17-光刻胶；
18-完全透光区域；
19-不透光区域；
20-部分透光区域；
21-沟道区；
22-钝化层；
23-导电过孔；
24-像素电极；
25-扫描线；
26-数据线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要理解的是，传统的液晶显示面板是由一片薄膜晶体管阵列基板(Thin FilmTransistor Array Substrate，简称TFT Array Substrate)和一片彩膜基板(ColorFilter Substrate，简称CF Substrate)贴合而成，分别在阵列基板和彩膜基板上形成像素电极和公共电极，并在阵列基板和彩膜基板之间灌入液晶，其工作原理是通过在像素电极与公共电极之间施加驱动电压，利用像素电极与公共点击之间形成的电场来控制液晶层内的液晶分子的旋转，将背光模组的光线折射出来产生画面。
掩模版(Mask)，也称为光罩(Photo Mask)，是光刻工艺所使用的图形母版，是由不透光的遮光薄膜(金属铬)在透明衬底基板上形成掩模图形，通过光刻工艺(Photolithography)将图形转印到玻璃衬底基板的薄膜上。曝光(Exposure)过程，就是紫外线(Ultraviolet)通过掩模版照射光刻胶(Photo Resist)，使掩模版上的图形转印到光刻胶上的过程。在阵列工程中，光刻胶起到掩膜的作用，通过曝光形成的光刻胶图形，在刻蚀工艺中，光刻胶图形对应的基板上的薄膜层被保留下来，其他区域被刻蚀掉，最后去除光刻胶，掩模版上的图形就转移到了基板上，这个过程称为光刻(Photolithography)，每一个光刻工艺过程都经过薄膜沉积、光刻胶涂布、曝光、显影、刻蚀和光刻胶剥离这几个工艺步骤。
可以理解的是，光刻工艺步骤的次数，既影响面板的产能，又影响着面板的制造成本，因此光刻工艺的次数越少越好。
下面参考附图并结合具体的实施例来描述本发明。
实施例一
图1为本发明实施例提供的阵列基板的平面图，参考图1所示，本发明实施例提供的阵列基板，包括源极161、漏极162、钝化层22、导电过孔23、像素电极24、扫描线25和数据线26，其中像素电极24通过导电过孔23与漏极162连通，扫描线25与栅极12连通且两者在同一光刻工艺中形成，数据线26与源极161连通且两者在同一光刻工艺中形成，应当注意的是，图1为阵列基板的平面图，由于视图角度的原因，阵列基板的部分结构并没有在图1中显示，因此在此处并没有介绍。
图2为本发明实施例提供的阵列基板的制作方法的流程图，如图2所示，本发明实施例提供的阵列基板的制作方法包括：
S101：在衬底基板上沉积栅金属层，通过第一次光刻工艺，使栅金属层形成栅极12。
具体地，在衬底基板11上采用溅射或热蒸发的方法沉积厚度约为
的栅金属层，栅金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。图3为本发明实施例提供的阵列基板完成第一次光刻工艺后的沿AB方向的结构示意图，如图3所示，通过第一次光刻工艺，使得栅金属层形成栅极2。
S102：依次沉积栅极绝缘层13、第一半导体层14、第二半导体层15、源漏金属层16，通过第二次光刻工艺，使第一半导体层14和第二半导体层15形成有源岛，同时使源漏金属层16形成源极161、漏极162。
具体地，在完成S101的衬底基板11上通过等离子体增强化学气相沉积(PECVD)方法连续沉积厚度为的栅极绝缘层13，栅极绝缘层13可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。
然后通过溅射方法连续沉积厚度为
的第一半导体层14和厚度为
的第二半导体层15，第一半导体层14为金属氧化物半导体，可以是非晶氧化物半导体，也可以是多晶氧化物半导体，例如非晶铟镓锌氧化物a-IGZO、氢化铟锌氧化物HIZO、铟锌氧化物IZO(InZnO)、氟掺杂的氧化锌ZnO:F、a-InZnO、锡掺杂三氧化铟In2O3:Sn、钼掺杂三氧化铟In2O3:Mo、锡酸镉Cd2SnO4、铝掺杂氧化锌ZnO:Al、铌掺杂二氧化钛TiO2:Nb、Cd-Sn-O或其他金属氧化物，其优选厚度为
第二半导体层15是高导电率且抗酸性刻蚀液腐蚀的金属氧化物半导体，如Ln-ZTO、ITZO、IGO、多晶铟镓锌氧化物IGZO、CAAC-IGZO等耐腐蚀型金属氧化物，其优选厚度为
且第一半导体层14的厚度是第二半导体层15的厚度的2-10倍。
接着再通过溅射或热蒸发沉积厚度为
的源漏金属层16，源漏金属层16可以选用Cr、W、Ti、Ta、Mo等金属和合金，可以是单层也可以是多层。
具体地，第二次光刻通过半色调掩膜版工艺或者一次灰色调掩膜版工艺进行。其中，半色调掩模版(Half-tone Mask，简称HTM)，是利用掩模版上的半透膜，将光阻不完全曝光的工艺。灰色调掩膜版(Gray-tone Mask),是利用掩模版上的灰阶区域挡光条，将光阻不完全曝光的工艺。
第二次光刻工艺具体包括：
图4为本发明实施例提供的阵列基板通过第二次光刻工艺中的曝光显影后的沿AB方向的结构示意图，如图4所示，通过掩膜版曝光显影后，形成完全透光区域18、不透光区域19和部分透光区域20，不透光区域19对应于源漏极和数据线26，部分透光区域20对应于源漏极之间的沟道区21，完全透光区域18对应于除不透光区域19和部分透光区域20之外的区域。
图5为本发明实施例提供的阵列基板通过第二次光刻工艺中的第一次刻蚀后的沿AB方向的结构示意图，如图5所示，接着进行第一次刻蚀，通过刻蚀工艺去除掉完全透光区域18内的源漏金属层16、第二半导体层15和第一半导体层14，使得完全透光区域18内只保留栅极绝缘层13及其以下的部分。刻蚀完成后，第一半导体层14和第二半导体层15形成了有源岛，有源岛上方的源漏金属层16保留，有源岛以外的第一半导体层14、第二半导体层15和源漏金属层16均被刻蚀掉。
图6为本发明实施例提供的阵列基板通过第二次光刻工艺中的灰化后的沿AB方向的结构示意图，如图6所示，接着进行一次光刻灰化工艺，去除掉部分透光区域20内的光刻胶17。
图7为本发明实施例提供的阵列基板通过第二次光刻工艺后的沿AB方向的结构示意图，如图7所示，接着进行第二次刻蚀，通过刻蚀工艺刻蚀掉部分透光区域20内的源漏金属层16，从而形成源漏极之间的沟道区21，左侧未被刻蚀掉的源漏金属层16形成源极161，右侧未被刻蚀掉的源漏金属层16则形成漏极162。由于第二半导体层15是耐酸性刻蚀液腐蚀的金属氧化物半导体，在使用湿法刻蚀工艺刻蚀掉部分透光区域20内的源漏金属层15时，第二半导体层15不会被腐蚀，同时也保护其下方的第一半导体层14不受腐蚀，这样设计可以减少工艺难度，提升薄膜晶体管的稳定性。
为了提升薄膜晶体管的性能，在完成第二次刻蚀之后，再对沟道区21内的第二半导体层15的表面进行一次处理，如使用一氧化二氮N2O进行处理，修复第二次刻蚀时对第二半导体层15的损伤和污染。具体地，将一氧化二氮气体通入反应器，然后在反应器内产生等离子体，绝大部分的有机化合物被去除，达到修复第二半导体层15的目的。去除有机化合物的步骤也被称为“回蚀”工艺。
S103：沉积钝化层22，通过第三次光刻工艺，在漏极162上方的钝化层22之上形成导电过孔23。
图8为本发明提供实施例的阵列基板完成第三次光刻工艺后的沿AB方向的结构示意图，如图8所示，具体地，在完成S102的衬底基板11上通过等离子体增强化学气相沉积方法连续沉积厚度为
的钝化层22，钝化层22可以选用氧化物、氮化物或者氧氮化合物，可以是单层也可以是多层，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。通过第三次光刻工艺，形成具有导电过孔23的钝化层图形，导电过孔23位于漏极162的上方。
S104：沉积透明导电层，通过第四次光刻工艺，使透明导电层形成像素电极24并使像素电极24与漏极162通过导电过孔23连通。
图9为本发明实施例提供的阵列基板完成第四次光刻工艺后的沿AB方向的结构示意图，如图9所示，具体地，在完成S103的衬底基板11上通过溅射或热蒸发的方法连续沉积上厚度约为
的透明导电层，透明导电层可以是氧化铟锡ITO或氧化铟锌IZO，或者其他的透明金属氧化物。通过第四光刻工艺，使透明导电层形成像素电极24，并使像素电极24与漏极162通过导电过孔23连通。
本发明实施例提供的阵列基板的制作方法，采用金属氧化物薄膜晶体管结构，在第二次光刻工艺中使用一次半色调或灰色调掩膜版同时形成金属氧化物半导体层图案、源漏金属电极、数据扫描线以及源漏极之间的沟道区，节省了2次光刻工艺，提升了生产效率；同时巧妙地设计了双层金属氧化物半导体层结构，上层的金属氧化物半导体层保护下层的金属氧化物半导体层不被腐蚀，这样的设计可以减少工艺难度，提升薄膜晶体管的稳定性，在进行钝化层沉积之前，进行沟道区金属氧化物半导体层的处理，修复形成沟道区时对金属氧化物半导体层的损伤和污染，提升了薄膜晶体管的性能。
实施例二
本发明实施例提供一种阵列基板，该阵列基板通过实施例一所述的方法制作而成，如图1和图9所示，该阵列基板包括：衬底基板11以及依次设置在衬底基板11上的栅极12、栅极绝缘层13、第一半导体层14、第二半导体层15、源漏极层、钝化层22和像素电极24，源漏极层包括源极161、漏极162，源极161和漏极162之间具有沟道区21；其中，第一半导体层14为金属氧化物半导体，第二半导体层15为抗酸性刻蚀液腐蚀的金属氧化物半导体；钝化层22上具有导电过孔23，像素电极24通过导电过孔23与漏极162连通。该阵列基板还包括扫描线25和数据线26，扫描线25与栅极12连通且两者在同一光刻工艺中形成，数据线26与源极161连通且两者在同一光刻工艺中形成。
其中，栅极12的厚度约为
可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。
栅极绝缘层13的厚度为
可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。第一半导体层14的厚度为
第二半导体层15的厚度为
第一半导体层14为金属氧化物半导体，可以是非晶氧化物半导体，也可以是多晶氧化物半导体，例如非晶铟镓锌氧化物IGZO、HIZO、IZO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物，其优选厚度为
第二半导体层15是抗酸性刻蚀液腐蚀的金属氧化物半导体，如Ln-ZTO、ITZO、IGO、多晶铟镓锌氧化物IGZO、CAAC-IGZO等耐腐蚀型金属氧化物，其优选厚度为
且第一半导体层14的厚度是第二半导体层15的厚度的2-10倍；源漏金属层16的厚度为
可以选用Cr、W、Ti、Ta、Mo等金属和合金，可以是单层也可以是多层。
钝化层厚度为
可以选用氧化物、氮化物或者氧氮化合物，可以是单层也可以是多层，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。
本发明实施例提供的阵列基板采用双层金属氧化物半导体层结构，上层的金属氧化物半导体层能够保护下层的金属氧化物半导体层不被腐蚀，这样设计使得金属氧化物半导体层、源漏金属电极、数据线和沟道区在同一次光刻工艺中形成，节省了2次光刻工艺，减少了工艺难度，也提升了薄膜晶体管的稳定性。
在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上沉积栅金属层，通过第一次光刻工艺，使所述栅金属层形成栅极；
依次沉积栅极绝缘层、第一半导体层、第二半导体层、源漏金属层，通过第二次光刻工艺，使所述第一半导体层和所述第二半导体层形成有源岛，同时所述源漏金属层形成源极、漏极；
沉积钝化层，通过第三次光刻工艺，在所述漏极上方的所述钝化层上形成导电过孔；
沉积透明导电层，通过第四次光刻工艺，使所述透明导电层形成像素电极并使所述像素电极与所述漏极通过所述导电过孔连通。
2.根据权利要求1所述的制作方法，其特征在于，所述第二次光刻工艺包括一次灰色调掩膜版工艺或半色调掩膜版工艺。
3.根据权利要求2所述的制作方法，其特征在于，所述第二次光刻工艺具体包括：
通过掩膜版曝光显影，形成完全透光区域、部分透光区域和不透光区域，所述不透光区域对应于所述源极和所述漏极，所述部分透光区域对应于位于所述源极和所述漏极之间的沟道区；
进行第一次刻蚀，刻蚀掉所述完全透光区域对应的所述源漏金属层、所述第二半导体层和所述第一半导体层；
进行一次光刻灰化工艺，去除掉部分透光区域的光刻胶；进行第二次刻蚀，刻蚀掉所述部分透光区域对应的所述源漏金属层，以形成所述沟道区；
保留不透光区域对应的源漏金属层，以形成所述源极、所述漏极。
4.根据权利要求3所述的制作方法，其特征在于，还包括：
在完成所述第二次刻蚀后，使用一氧化二氮对所述沟道区内的第二半导体层的表面进行一次处理，以修复所述第二次刻蚀对所述第二半导体层的损伤和污染。
5.根据权利要求1所述的制作方法，其特征在于，所述第一半导体层为金属氧化物半导体层，包括非晶铟镓锌氧化物。
6.根据权利要求1所述的制作方法，其特征在于，所述第二半导体层为抗酸性刻蚀液腐蚀的金属氧化物半导体层，包括多晶铟镓锌氧化物。
7.根据权利要求1所述的制作方法，其特征在于，所述第一半导体层的厚度为所述第二半导体层的厚度的2-10倍。
8.根据权利要求7所述的制作方法，其特征在于，所述第一半导体层的厚度为
所述第二半导体层的厚度为
9.根据权利要求1所述的制作方法，其特征在于，所述第一半导体层和所述第二半导体层均采用溅射方法沉积形成。
10.一种阵列基板，其特征在于，所述阵列基板通过如权利要求1-9任一项所述的制作方法制作而成，所述阵列基板包括衬底基板以及依次设置在所述衬底基板上的栅极、栅极绝缘层、第一半导体层、第二半导体层、源漏极层、钝化层和像素电极，所述源漏极层包括源极和漏极，所述源极和所述漏极之间具有沟道区；
所述第一半导体层为金属氧化物半导体层，所述第二半导体层为抗酸性刻蚀液腐蚀的金属氧化物半导体层；
所述钝化层上具有导电过孔，所述像素电极通过所述导电过孔与所述漏极连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911013984.6A CN110707105A (zh) | 2019-10-23 | 2019-10-23 | 阵列基板的制作方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911013984.6A CN110707105A (zh) | 2019-10-23 | 2019-10-23 | 阵列基板的制作方法及阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110707105A true CN110707105A (zh) | 2020-01-17 |
Family
ID=69201137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911013984.6A Pending CN110707105A (zh) | 2019-10-23 | 2019-10-23 | 阵列基板的制作方法及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110707105A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112309970A (zh) * | 2020-10-30 | 2021-02-02 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法以及阵列基板 |
| CN114023699A (zh) * | 2021-10-29 | 2022-02-08 | 北海惠科光电技术有限公司 | 阵列基板的制备方法及其阵列基板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915379A (zh) * | 2014-03-24 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管阵列基板的制造方法 |
| US20160322395A1 (en) * | 2015-04-30 | 2016-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the same, or display device including the same |
| CN106783737A (zh) * | 2017-04-07 | 2017-05-31 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| CN107919365A (zh) * | 2017-11-21 | 2018-04-17 | 深圳市华星光电半导体显示技术有限公司 | 背沟道蚀刻型tft基板及其制作方法 |
| CN107968097A (zh) * | 2017-11-24 | 2018-04-27 | 深圳市华星光电半导体显示技术有限公司 | 一种显示设备、显示基板及其制作方法 |
| CN110098126A (zh) * | 2019-05-22 | 2019-08-06 | 成都中电熊猫显示科技有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 |
-
2019
- 2019-10-23 CN CN201911013984.6A patent/CN110707105A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915379A (zh) * | 2014-03-24 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管阵列基板的制造方法 |
| US20160322395A1 (en) * | 2015-04-30 | 2016-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the same, or display device including the same |
| CN106783737A (zh) * | 2017-04-07 | 2017-05-31 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| CN107919365A (zh) * | 2017-11-21 | 2018-04-17 | 深圳市华星光电半导体显示技术有限公司 | 背沟道蚀刻型tft基板及其制作方法 |
| CN107968097A (zh) * | 2017-11-24 | 2018-04-27 | 深圳市华星光电半导体显示技术有限公司 | 一种显示设备、显示基板及其制作方法 |
| CN110098126A (zh) * | 2019-05-22 | 2019-08-06 | 成都中电熊猫显示科技有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112309970A (zh) * | 2020-10-30 | 2021-02-02 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法以及阵列基板 |
| CN114023699A (zh) * | 2021-10-29 | 2022-02-08 | 北海惠科光电技术有限公司 | 阵列基板的制备方法及其阵列基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8289463B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| US8842231B2 (en) | Array substrate and manufacturing method thereof | |
| US8379162B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| CN106960881B (zh) | 薄膜晶体管及其制备方法 | |
| US20130175552A1 (en) | Array substrate and manufacturing method | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| US8193534B2 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
| US20160013210A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
| US9053988B2 (en) | TFT array substrate, manufacturing method of the same and display device | |
| CN110718561A (zh) | 阵列基板的制作方法及阵列基板 | |
| WO2021077673A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| CN210272363U (zh) | 阵列基板及显示面板 | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| CN110707105A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN110620080A (zh) | 阵列基板的制造方法、阵列基板及显示面板 | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| CN110729250A (zh) | 阵列基板的制造方法及阵列基板 | |
| CN110610949A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
| CN211554588U (zh) | 阵列基板及液晶显示面板 | |
| CN210272362U (zh) | 阵列基板及显示面板 | |
| CN110707104B (zh) | 阵列基板的制造方法、阵列基板及显示面板 | |
| CN110648965A (zh) | 阵列基板的制造方法及阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200117 |