CN110098126A - 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 - Google Patents
一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 Download PDFInfo
- Publication number
- CN110098126A CN110098126A CN201910431451.3A CN201910431451A CN110098126A CN 110098126 A CN110098126 A CN 110098126A CN 201910431451 A CN201910431451 A CN 201910431451A CN 110098126 A CN110098126 A CN 110098126A
- Authority
- CN
- China
- Prior art keywords
- tft
- thin film
- film transistor
- source
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 176
- 239000007789 gas Substances 0.000 claims description 62
- 239000011241 protective layer Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 27
- 230000008569 process Effects 0.000 abstract description 26
- 230000007547 defect Effects 0.000 abstract description 23
- 230000032683 aging Effects 0.000 abstract description 20
- 238000007788 roughening Methods 0.000 abstract description 7
- 210000002381 plasma Anatomy 0.000 description 64
- 238000012360 testing method Methods 0.000 description 61
- 230000000694 effects Effects 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000005286 illumination Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000003851 corona treatment Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005713 exacerbation Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000005433 ionosphere Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
本发明提供一种薄膜晶体管的制作方法及薄膜晶体管和显示装置，该薄膜晶体管的制作方法包括：在衬底上形成栅极层；在栅极层上形成栅极绝缘层；在栅极绝缘层上形成有源层；在所述有源层上形成源/漏极层；对形成有源/漏极层的所述有源层表面进行等离子体轰击处理，等离子体轰击处理时控制气体流量为(4K sccm～70K sccm)、压力为(600mottor～1200mottor)、功率(4KW～12KW)、处理时间为(10s～60s)，本发明解决了现有TFT器件中由于IGZO表面在刻蚀过程中表面损伤和粗糙化，导致IGZO表面缺陷增加，从而造成的TFT器件特性负方向严重偏移以及老化等产品信赖性不良问题。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管的制作方法及薄膜晶体管和显示装置。
背景技术
液晶显示面板具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，在平板显示领域中占主导地位。液晶显示面板通常包括阵列基板、彩膜基板、及夹设于阵列基板与彩膜基板之间的液晶层。对于传统的垂直配向(Vertical Alignment，简称：VA)型液晶显示面板，其阵列基板上通常设置呈矩阵式排列的薄膜晶体管(Thin FilmTransistor，简称：TFT)，其中，TFT作为有源阵列液晶显示屏(AMLCD)和有源矩阵有机发光二级管(AMOLED)的像素驱动部件在实现大面积、高清晰度、高帧频显示中起到重要作用。
目前，TFT主要由有源层、绝缘层和金属电极等组成，其中，TFT根据半导体有源层材料的种类主要分为非晶硅(a-Si：H)TFT、低温多晶硅(LTPS)TFT、有机TFT和氧化物TFT，其中，氧化物TFT中的有源层材料可以为IGZO，同时根据有源层之上是否有刻蚀阻挡层可分为刻蚀阻挡层(ESL)结构和背沟道刻蚀(Back Channel–etched，简称：BCE)结构，其中背沟道刻蚀(BCE)结构是指直接在有源层上刻蚀S/D电极形成的TFT器件结构，其中，BCE结构的氧化物铟镓锌(IGZO)TFT制作时，具体工艺步骤为：衬底上形成栅极(Gate)，在栅极上形成栅极绝缘层，在栅极绝缘层上形成有源层(即IGZO)，有源层上经过BCE刻蚀形成S/D极。
然而，上述工艺制得的TFT中，刻蚀过程中，刻蚀液易对IGZO表面造成损坏和表面粗糙度增大，使得IGZO背沟道状况不佳影响更加显著，容易造成在TFT器件进行测试时，容易受到负偏压和光照的影响，特性负方向严重偏移，同时器件容易老化失效，对产品品质造成极大的影响。
发明内容
本发明提供一种薄膜晶体管的制作方法及薄膜晶体管和显示装置，以解决现有TFT器件中由于IGZO表面在刻蚀过程中损坏和粗糙度增大而造成TFT器件特性负方向严重偏移以及易老化的问题。
第一方面，本发明实施例提供一种薄膜晶体管的制作方法，所述方法包括：
在衬底上形成栅极层；
在所述栅极层上形成栅极绝缘层；
在所述栅极绝缘层上形成有源层；
在所述有源层上形成源/漏极层；
对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且等离子体轰击处理时控制气体流量为(4K sccm～70K sccm)、压力为(600mottor～1200mottor)、功率(4KW～12KW)、处理时间为(10s～60s)。
如上述所述的薄膜晶体管的制作方法，可选的，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2中的至少一种气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，控制气体流量为(4K sccm～70K sccm)、压力为(600mottor～1200mottor)、功率(4KW～12KW)、处理时间为(10s～60s)。
如上述所述的薄膜晶体管的制作方法，可选的，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2中的其中一种气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量为(30K sccm～70K sccm)、压力为(600mottor～1200mottor)、功率(4KW～12KW)、处理时间为(10s～40s)。
如上述所述的薄膜晶体管的制作方法，可选的，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2中的两种气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量为(4K sccm～8K sccm)、压力为(600mottor～1200mottor)、功率(3KW～9KW)、处理时间为(10s～60s)。
如上述所述的薄膜晶体管的制作方法，可选的，所述N2O、O2、Ar和N2中的两种气体的气体流量比例介于1:4～4:1。
如上述所述的薄膜晶体管的制作方法，可选的，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2中的三种气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量为(4K sccm～8K sccm)、压力为(600mottor～1200mottor)、功率(3KW～9KW)、处理时间为(10s～60s)。
如上述所述的薄膜晶体管的制作方法，可选的，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2的混合气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量(4K sccm～8K sccm)、压力为(600mottor～1200mottor)、功率(3KW～9KW)、处理时间为(10s～60s)。
如上任一所述的薄膜晶体管的制作方法，可选的，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理之后，还包括：
在形成有所述源/漏极层的所述有源层上以及所述源/漏极层的顶面上设置保护层。
第二方面，本发明提供一种由上述任一方法制备而成的薄膜晶体管。
第三方面，本发明还提供一种显示装置，至少包括上述任一所述的薄膜晶体管。
本发明提供的薄膜晶体管的制作方法及薄膜晶体管和显示装置，通过在薄膜晶体管的制作过程中，首先在在衬底上形成栅极层，其次在所述栅极层上形成栅极绝缘层，接着在所述栅极绝缘层上形成有源层，在所述有源层上形成源/漏极层，最后对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，通过等离子体对形成有所述源/漏极层的所述有源层表面进行轰击处理，能够抹平IGZO背沟道表面和降低IGZO背沟道表面缺陷，优化IFT器件特性，进而使的IFT器件特性表现更加稳定；因此，本发明实施例提供的薄膜晶体管的制作方法及薄膜晶体管和显示装置解决了现有TFT器件中由于IGZO表面在刻蚀过程中表面损伤和粗糙化，导致IGZO表面缺陷增加，从而造成的TFT器件特性负方向严重偏移以及易老化等产品信赖性不良的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有的一种TFT器件LNBT老化测试结果图；
图2是本发明实施例一提供的一种薄膜晶体管的制作方法的流程示意图；
图3是本发明实施例一提供的一种薄膜晶体管的LNBT老化测试结果图；
图4是本发明实施例二提供的一种薄膜晶体管的LNBT老化测试结果图；
图5是本发明实施例三提供的一种薄膜晶体管的LNBT老化测试结果图；
图6是本发明实施例提供的一种薄膜晶体管与现有技术Δμ测试结果对比图；
图7是本发明实施例提供的一种薄膜晶体管与现有技术ΔS测试结果对比图；
图8是本发明实施例提供的一种薄膜晶体管与现有技术ΔHysteresis测试结果对比图；
图9是本发明实施例四提供的一种薄膜晶体管的制作方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术所述，现有的BCE结构的氧化物铟镓锌(IGZO)TFT制作时，具体工艺步骤为：衬底上形成栅极(Gate)，在栅极上形成栅极绝缘层，在栅极绝缘层上形成有源层(即IGZO)，有源层上经过BCE刻蚀形成S/D极。然而，采用上述工艺制得的TFT，在刻蚀过程中，刻蚀液易对IGZO表面造成损坏和表面粗糙度增大，使得IGZO背沟道状况不佳影响更加显著，容易造成在TFT器件进行BT测试时，容易受到负偏压合光照的影响，特性shift严重恶化，同时器件容易老化失效，对产品品质造成极大的影响。为了解决了现有TFT器件中由于IGZO表面在刻蚀过程中表面损伤和粗糙化，导致IGZO表面缺陷增加，从而造成的TFT器件特性负方向严重偏移以及易老化等产品信赖性不良的问题，本发明实施例提供了一种薄膜晶体管的制作方法及薄膜晶体管和显示装置。
实施例一
图2是本发明实施例一提供的一种薄膜晶体管的制作方法的流程示意图，图3是本发明实施例一提供的一种薄膜晶体管的LNBT测试结果图。
本实施例提供的一种薄膜晶体管的制作方法可以用于薄膜晶体管的制作，尤其适用于背沟道刻蚀(BCE)结构的薄膜晶体管的制作，本实施例提供的一种薄膜晶体管的制作方法解决了现有TFT器件中由于IGZO表面在刻蚀过程中损坏和粗糙度增大而造成TFT器件特性shift严重恶化以及易老化的问题。本发明实施例提供的一种薄膜晶体管的制作方法，如图1所示：方法包括：
步骤101：在衬底上形成栅极层；
步骤102：在栅极层上形成栅极绝缘层；
步骤103：在栅极绝缘层上形成有源层；
步骤104：在有源层上形成源/漏极层；
步骤105：对形成有源/漏极层的有源层表面进行等离子体轰击处理。
具体的，控制气体流量为(4K sccm～70K sccm)、压力为(600mottor～1200mottor)、功率(4KW～12KW)、处理时间为(10s～60s)。
其中，在本实施例中，需要说明的是，等离子体是物质的一种存在状态，通常物质以固态、液态、气态三种状态存在，但在一些特殊的情况下有第四中状态存在，如地球大气中电离层中的物质。等离子体状态中存在下列物质：处于高速运动状态的电子；处于激活状态的中性原子、分子、原子团(自由基)；离子化的原子、分子；未反应的分子、原子等，但物质在总体上仍保持电中性状态。等离子轰击处理技术是等离子体特殊性质的具体应用。由于产生等离子体的装置是在密封容器中设置两个电极形成电场，用真空泵实现一定的真空度，随着气体愈来愈稀薄，分子间距及分子或离子的自由运动距离也愈来愈长，受电场作用，它们发生碰撞而形成等离子体，由于这些等离子体的活性很高，其能量足以破坏几乎所有的化学键，在任何暴露的表面引起化学反应，而且不同气体的等离子体具有不同的化学性能，如氧气的等离子体具有很高的氧化性，能氧化光刻胶反应生成气体，从而达到清洗的效果；腐蚀性气体的等离子体具有很好的各向异性，这样就能满足刻蚀的需要。所以，本发明实施例提供的一种薄膜晶体管的制作方法中通过对形成有源/漏极层的有源层表面进行等离子体轰击处理，能够使得被处理的材料(即IGZO)表面的微观层面活性增强，不仅能尽量降低IGZO表面在刻蚀过程中的损坏和导致粗糙度的增大，使得IGZO表面质量得到保证，而且能够明显改善涂覆效果。
其中，在本实施例中，需要说明的是，由于本实施例提供的一种薄膜晶体管的制作方法中使用了等离子体进行轰击处理，因此该制备方法除能够尽量降低IGZO表面在刻蚀过程中的损坏和导致粗糙度的增大外，还具有如下优点：
1)、等离子体轰击处理过程容易采用数控技术进行自动化控制，使得本发明提供的薄膜晶体管的制作方法的自动化程度较高；
2)、由于等离子体轰击处理具有高精度的控制装置，因此该制作方法中时间控制的精度很高；
3)、由于是在真空中进行，不污染环境，保证IGZO表面不被二次污染。
进一步的，在本实施例的基础上，本实施例中对形成有源/漏极层的有源层表面进行等离子体轰击处理，该等离子轰击处理具体包括以下步骤：
采用N2O、O2、Ar和N2中的至少一种气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，具体的，本实施例中，可以采用N2O、O2、Ar和N2中的其中一种气体对形成有源/漏极层的有源层表面进行等离子体轰击处理，其中等离子轰击处理过程中的工艺参数为控制气体流量为(30K sccm～70K sccm)、压力为(600mottor～1200mottor)、功率(4KW～12KW)、处理时间为(10s～40s)。或者可以N2O、O2、Ar和N2中的两种气体对形成有源/漏极层的有源层表面进行等离子体轰击处理，或者可以采用N2O、O2、Ar和N2中的三种气体对形成有源/漏极层的有源层表面进行等离子体轰击处理，或者，可以采用N2O、O2、Ar和N2中的四种气体对形成有源/漏极层的有源层表面进行等离子体轰击处理，其中，本实施例中，采用N2O、O2、Ar和N2中的三种或四种气体对形成有源/漏极层的有源层表面进行等离子体轰击处理时，具体的控制气体流量(4K sccm～8K sccm)、压力为(600mottor～1200mottor)、功率(3KW～9KW)、处理时间为(10s～60s)。
其中，本实施例中，需要说明的是，由于等离子体的活性很高，其能量足以破坏几乎所有的化学键，在任何暴露的表面引起化学反应，而且不同气体的等离子体具有不同的化学性能，如氧气的等离子体具有很高的氧化性，能氧化光刻胶反应生成气体，从而达到清洗的效果，因此，本发明实施例通过对形成有源/漏极层的有源层表面进行等离子体轰击处理，能够使得被处理的材料(即IGZO)表面的微观层面活性增强，不仅能尽量降低IGZO表面在刻蚀过程中的损坏和导致粗糙度的增大，使得IGZO表面质量得到保证，而且能够明显改善涂覆效果，从而有效解决了现有TFT器件中由于IGZO表面在刻蚀过程中表面损伤和粗糙化，导致IGZO表面缺陷增加，从而造成的TFT器件特性负方向严重偏移以及易老化等产品信赖性不良的问题。
进一步的，在本实施例中，本发明实施例中提供的薄膜晶体管的制作方法，在IGZO刻蚀后将形成有源/漏极层的TFT器件置于化学气相沉积(Chemical Vapor Deposition，简称：CVD)设备或干法刻蚀(DRY)设备中进行等离子体轰击处理，其中，干法刻蚀设备(DRY)对IGZO(即有源层)表面的轰击处理能力优于CVD设备对IGZO(即有源层)表面的轰击处理能力，其中，本实施例中，也可以采用其他可能够对形成有源/漏极层的有源层表面进行等离子体轰击处理的设备，本实施例中，只要能保证能够对形成有源/漏极层的有源层表面进行等离子体轰击处理的设备即可。
进一步的，在本实施例中，为了进一步的验证本实施例提供的一种薄膜晶体管的制作方法的有益效果，具体采用N2O对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，控制气体流量(60K sccm)、压力为(900mottor)、功率(6KW)、处理时间为(30s)，并将制备的TFT器件和现有的TFT器件进行LNBT老化测试，测试时，如图3、图1、图4和图5所示，选用的测试参数分别为10V(0s)和10V(7200s)，其中，测试参数为10V(0s)时，表示选择的TFT器件在10V电压下工作0s，测试参数为10V(7200s)时，表示TFT器件在10V电压下已经工作7200s，即对10V电压下工作7200s的TFT器件进行老化测试，且每次测试时，对TFT器件进行正向和负向两次测量，正向测试具体为栅极电压Vg从图3中的-30V到30V的方向变化时对应的电流Id值，负向测试为栅极电压Vg从30V到-30V的方向变化时对应的电流Id值，本实施例中，如图3和图1所示，图3中的曲线101为测试参数在10V(0s)条件下的TFT器件的正向测试结果，图3中的曲线102为测试参数在10V(0s)条件下的TFT器件的负向测试结果，相应的，图3中的曲线201为测试参数在10V(7200s)条件下的TFT器件的正向测试结果，图3中的曲线202为测试参数在10V(7200s)条件下的TFT器件的负向测试结果，与图1中的测试结果相比，当电流Id为10-9A时，图3中正向测试的曲线201对应的栅极电压Vg小于图1中正向测试的曲线201对应的栅极电压Vg(参见图1和图3中的虚线)，相应的，图3中正向测试的曲线101对应的栅极电压Vg小于图1中正向测试的曲线101对应的栅极电压Vg(参见图1和图3中的虚线)所以，与现有技术相比，本实施例中，TFT器件特性负方向偏移减少。
同时，对采用N2O处理后制得的TFT器件进行其他老化测试，测试结构如图6-图8所示，其中，图6-图8中的方案一对应的为采用N2O处理后制得的TFT器件的测试结果，从图6中可以看出，经过N2O对IGZO表面进行等离子体轰击处理后，本发明的TFT器件的迁移率μ较现有的TFT器件迁移率μ升高0.02，相应的，如图7所示，本发明的TFT器件的亚阈值摆幅S较现有的TFT器件的亚阈值摆幅升高0.02，如图8所示，本发明的TFT器件的磁滞变化Hysteresis(即阈值电压Vth(reverse)-Vth(forward)的差值)较现有的TFT器件的磁滞变化Hysteresis下降0.11，综上，可以看出，采用N2O处理后制得的TFT器件表现出更加稳定的特性，即等离子处理有利于TFT器件中IGZO背沟道特性的优化。
其中，进行LNBT测试时，需要进行加光照和负偏压测试，而现有的IGZO蚀刻后表面状态较差，IGZO残留部分杂质，和表面的缺陷态较多，同时因为水和H+夺取IGZO表面的氧空位，在进行光照和偏压环境下进行老化测试的时候容易激发出新的缺陷态，在负偏压时向IGZO前沟道跃迁，导致IGZO特性负偏，缺陷越多，负偏越严重，而本发明中采用O2和Ar对IGZO表面等离子体处理时，一方面Ar气在处理IGZO表面粗糙度时表现出了良好的效果，另一方面通过O2等离子体对IGZO表面的作用，使得IGZO背沟道缺陷得到有效的抑制，氧空位减少，在进行光照和负偏压测试时因为IGZO背沟道缺陷和氧空位较少，表现出更加稳定的特性。
进一步的，在本实施例中，由于N2O为腐蚀性气体，而腐蚀性气体的等离子体具有很好的各向异性，能够较好的满足刻蚀的需要，而O2的等离子体具有很高的氧化性，能氧化光刻胶反应生成气体，因此，本实施例优选采用O2或N2O对形成有源/漏极层的有源层表面进行等离子体轰击处理用于解决了现有TFT器件中由于IGZO表面在刻蚀过程中损坏和粗糙度增大而造成TFT器件特性shift严重恶化以及易老化的问题。
因此，本发明实施例提供的薄膜晶体管的制作方法，通过在薄膜晶体管的制作过程中，首先在在衬底上形成栅极层，其次在栅极层上形成栅极绝缘层，接着在栅极绝缘层上形成有源层，在有源层上形成源/漏极层，最后对形成有源/漏极层的有源层表面进行等离子体轰击处理，通过等离子体对形成有源/漏极层的有源层表面进行轰击处理，能够抹平IGZO背沟道表面和降低IGZO背沟道表面缺陷，优化IFT器件特性，进而使的IFT器件特性表现更加稳定；所以，本发明实施例提供的薄膜晶体管的制作方法解决了现有TFT器件中由于IGZO表面在刻蚀过程中表面损伤和粗糙化，导致IGZO表面缺陷增加，从而造成的TFT器件特性负方向严重偏移以及易老化等产品信赖性不良的问题。
实施例二
图4是本发明实施例二提供的一种薄膜晶体管的LNBT老化测试结果图。
进一步的，在上述实施例的基础上，与实施例一不同之处在于：本实施例的薄膜晶体管的制作方法，对形成有源/漏极层的有源层表面进行等离子体轰击处理，该等离子轰击处理具体包括以下步骤：
采用N2O、O2、Ar和N2中的两种气体对形成有源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量(4K sccm～8K sccm)、压力为(600mottor～1200mottor)、功率(3KW～9KW)、处理时间为(10s～60s)，本实施例中，例如可以采用N2O和O2，或者采用O2和Ar，或者还可以采用Ar和N2进行等离子体轰击处理，其中，本实施例中，N2O、O2、Ar和N2中的任意两种可以组合对IGZO表面进行等离子体轰击。
其中，本实施例中，需要说明的是，本实施例对形成有源/漏极层的所述有源层表面进行等离子体轰击处理的两种气体优选Ar和O2的混合气体，利用上述的等离子体处理系统混合对形成有源/漏极层的有源层表面进行等离子体轰击处理。
进一步的，在本实施例中，O2和Ar的气体流量比例介于1:4～4:1。
进一步的，在本实施例中，为了进一步的验证本实施例提供的一种薄膜晶体管的制作方法的有益效果，具体采用O2和Ar对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，并控制气体流量(5K sccm)、压力为(700mottor)、功率(8KW)、处理时间为(50s)，Ar和O2的气体流量比例为2：3，并将制备的TFT器件进行LNBT老化测试，测试结构如图4所示：图4中可以看出，当电流Id为10-9A时，图4中正向测试的曲线201对应的栅极电压Vg小于图1中正向测试的曲线201对应的栅极电压Vg，相应的，图4中正向测试的曲线101对应的栅极电压Vg小于图1中正向测试的曲线101对应的栅极电压Vg，所以，与现有技术相比，本实施例中，TFT器件特性负方向偏移减少。
同时，O2和Ar处理后制得的TFT器件的进行其他老化测试，测试结构图6-图8中的方案二所示，从图6中可以看出，经过O2和Ar对IGZO表面进行等离子体轰击处理后，本发明的TFT器件的迁移率μ较现有的TFT器件迁移率μ升高了0.07，相应的，如图7所示，本发明的TFT器件的亚阈值摆幅S较现有技术下降了0.07，如图8所示，本发明的TFT器件的磁滞变化ΔHysteresis(即阈值电压Vth(reverse)-Vth(forward)的差值)较现有技术下降0.26，综上，可以看出，采用O2和Ar处理后制得的TFT器件表现出更加稳定的特性，原因为进行LNBT测试时，需要进行加光照和负偏压测试，而现有的IGZO蚀刻后表面状态较差，IGZO残留部分杂质，和表面的缺陷态较多，同时因为水和H+夺取IGZO表面的氧空位，在进行光照和偏压环境下进行老化测试的时候容易激发出新的缺陷态，在负偏压时向IGZO前沟道跃迁，导致IGZO特性负偏，缺陷越多，负偏越严重，而本发明通过用O2和Ar处理的IGZO表面，一方面Ar气在处理IGZO表面粗糙度时表现出了良好的效果，另一方面通过O2等离子体对IGZO表面的作用，使得IGZO背沟道缺陷得到有效的抑制，氧空位减少，在进行光照和负偏压测试时因为IGZO背沟道缺陷和氧空位较少，表现出更加稳定的特性；即等离子处理有利于TFT器件中IGZO背沟道特性的优化。
实施例三
图5是本发明实施例三提供的一种薄膜晶体管的LNBT老化测试结果图。
进一步的，在上述实施例的基础上，与实施例二不同之处在于：本实施例对形成有源/漏极层的有源层表面进行等离子体轰击处理的两种气体优选N2O和N2的混合气体，利用上述的等离子体处理系统混合对形成有源/漏极层的有源层表面进行等离子体轰击处理。其中，本实施例中，等离子轰击处理过程中控制气体流量(4K sccm～8K sccm)、压力为(600mottor～1200mottor)、功率(3KW～9KW)、处理时间为(10s～60s)，进一步的，在本实施例中，N2O和N2中的气体流量比例介于1：4～4：1。
进一步的，在本实施例中，为了进一步的验证本实施例提供的一种薄膜晶体管的制作方法的有益效果，具体采用N2O和N2对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，并控制气体流量(5K sccm)、压力为(600mottor)、功率(9KW)、处理时间为(35s)，N2O和N2中的气体流量比例为4：1，并将制备的TFT器件进行LNBT老化测试，测试结构如图5所示：当电流Id为10-9A时，图5中正向测试的曲线201对应的栅极电压Vg小于图1中正向测试的曲线201对应的栅极电压Vg，相应的，图5中正向测试的曲线101对应的栅极电压Vg小于图1中正向测试的曲线101对应的栅极电压Vg，所以，与现有技术相比，本实施例中，TFT器件特性负方向偏移减少.。
同时，N2O和N2处理后制得的TFT器件的进行其他老化测试，测试结构图6-图8中的方案二所示，从图6中可以看出，经过N2O和N2对IGZO表面进行等离子体轰击处理后，本发明的TFT器件的迁移率μ较现有的TFT器件迁移率μ升高0.22，相应的，如图7所示，本发明的TFT器件的亚阈值摆幅S较现有技术下降0.06，如图8所示，本发明的TFT器件的磁滞变化ΔHysteresis(即阈值电压Vth(reverse)-Vth(forward)的差值)较现有技术下降0.22，综上，可以看出，采用N2O和N2处理后制得的TFT器件表现出更加稳定的特性，原因为通过用N2O和N2处理的IGZO表面，一方面N2气在处理IGZO表面粗糙度时表现出了良好的效果，另一方面通过N2O等离子体对IGZO表面的作用，使得IGZO背沟道缺陷得到有效的抑制，氧空位减少，同时N20的等离子体处理IGZO背沟道表面在抑制IGZO缺陷有更好的效果，因此在进行光照和负偏压测试时IGZO背沟道缺陷和氧空位更少，表现出更加稳定的特性。
图6是本发明实施例提供的一种薄膜晶体管与现有技术Δμ测试结果对比图，图7是本发明实施例提供的一种薄膜晶体管与现有技术ΔS测试结果对比图，图8是本发明实施例提供的一种薄膜晶体管与现有技术ΔHysteresis测试结果对比图。
需要说明的是，如图6至图8所示，由此可见，实施例二和实施例三最佳工艺条件对TFT器件特性LNBT改善有显著作用，具体的，实施案例三比对现有工艺特性负方向偏移降低8V，说明此工艺对IGZO表面在刻蚀过程中的损坏和粗糙度改善有较好的效果，进而提高了IGZO表面质量，从而有效解决了现有TFT器件中由于IGZO表面在刻蚀过程中表面损伤和粗糙化，导致IGZO表面缺陷增加，从而造成的TFT器件特性负方向严重偏移以及易老化等产品信赖性不良的问题。除此之外，本发明实施例三最佳工艺条件下ΔS值和ΔHysteresis值表现较优，较现有工艺均表现降低趋势，因此表明本发明实施例提供的一种薄膜晶体管的制作方法有利于IGZO背沟道特性优化，能够在一定程度上提升TFT器件特性稳定。
实施例四
图9是本发明实施例四提供的一种薄膜晶体管的制作方法的流程示意图。
进一步的，在本实施例中，为了对薄膜晶体管起到更好的保护作用，对形成有源/漏极层的有源层表面进行等离子体轰击处理之后，还包括：
步骤106：在形成有源/漏极层的有源层上以及源/漏极层的顶面上设置保护层。
其中，在本实施例中，需要说明的是，在形成有源/漏极层的有源层上以及源/漏极层的顶面上设置保护层后能够对器件的电学性能起到一定的保护作用，具体的，当保护层制作后短期内可维持器件的电学特性基本不变。
进一步的，在本实施例中，在形成有源/漏极层的有源层上以及源/漏极层的顶面上涂覆不同类型的光刻胶形成TFT器件的保护层，对TFT器件起到一定的保护作用，需要说明的是，本发明实施例还可采用其他能够维持TFT器件电学特性基本不变的材料涂覆在形成有源/漏极层的有源层上以及源/漏极层的顶面上形成保护层。
实施例五
本发明实施例提供一种由上述任一方法制备而成的薄膜晶体管。
其中，在本实施例中，需要说明的是，薄膜晶体管能够解决了现有TFT器件中由于IGZO表面在刻蚀过程中表面损伤和粗糙化，导致IGZO表面缺陷增加，从而造成的TFT器件特性负方向严重偏移以及易老化等产品信赖性不良的问题。
实施例六
本发明还提供一种显示装置，包括上述实施例中的薄膜晶体管，该显示装置具体可以为显示面板，或者其他包含薄膜晶体管的显示装置，如：液晶显示装置、OLED显示装置、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例提供的显示装置，由于包含上述薄膜晶体管，薄膜晶体管的负方向偏移减轻，特性稳定，不易老化，解决了现有TFT器件中由于IGZO表面在刻蚀过程中表面损伤和粗糙化，导致IGZO表面缺陷增加，从而造成的TFT器件特性负方向严重偏移以及易老化等产品信赖性不良的问题。
在本发明的描述中，需要理解的是，本文中使用的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于：所述方法包括：
在衬底上形成栅极层；
在所述栅极层上形成栅极绝缘层；
在所述栅极绝缘层上形成有源层；
在所述有源层上形成源/漏极层；
对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且等离子体轰击处理时控制气体流量为(4K sccm～70K sccm)、压力为(600mottor～1200mottor)、功率(4KW～12KW)、处理时间为(10s～60s)。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2中的至少一种气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量为(4K sccm～70K sccm)、压力为(600mottor～1200mottor)、功率(4KW～12KW)、处理时间为(10s～60s)。
3.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2中的其中一种气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量为(30K sccm～70K sccm)、压力为(600mottor～1200mottor)、功率(4KW～12KW)、处理时间为(10s～40s)。
4.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2中的两种气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量(4K sccm～8K sccm)、压力为(600mottor～1200mottor)、功率(3KW～9KW)、处理时间为(10s～60s)。
5.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，所述N2O、O2、Ar和N2中的两种气体的气体流量比例介于1:4～4:1。
6.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2中的三种气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量(4K sccm～8K sccm)、压力为(600mottor～1200mottor)、功率(3KW～9KW)、处理时间为(10s～60s)。
7.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，
所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，包括：
采用N2O、O2、Ar和N2的混合气体对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理，且控制气体流量(4K sccm～8K sccm)、压力为(600mottor～1200mottor)、功率(3KW～9KW)、处理时间为(10s～60s)。
8.根据权利要求1-7任一所述的薄膜晶体管的制作方法，其特征在于，所述对形成有所述源/漏极层的所述有源层表面进行等离子体轰击处理之后，还包括：
在形成有所述源/漏极层的所述有源层上以及所述源/漏极层的顶面上设置保护层。
9.一种采用上述权利要求1-8任一所述的方法制成的薄膜晶体管。
10.一种显示装置，其特征在于，至少包括上述权利要求9所述的薄膜晶体管。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910431451.3A CN110098126A (zh) | 2019-05-22 | 2019-05-22 | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 |
| US16/756,934 US11069723B2 (en) | 2019-05-22 | 2020-03-23 | Method for manufacturing thin film transistor, thin film transistor, and display apparatus |
| PCT/CN2020/080724 WO2020233220A1 (zh) | 2019-05-22 | 2020-03-23 | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910431451.3A CN110098126A (zh) | 2019-05-22 | 2019-05-22 | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110098126A true CN110098126A (zh) | 2019-08-06 |
Family
ID=67448976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910431451.3A Pending CN110098126A (zh) | 2019-05-22 | 2019-05-22 | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11069723B2 (zh) |
| CN (1) | CN110098126A (zh) |
| WO (1) | WO2020233220A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110707105A (zh) * | 2019-10-23 | 2020-01-17 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
| WO2020233220A1 (zh) * | 2019-05-22 | 2020-11-26 | 成都中电熊猫显示科技有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115449749B (zh) * | 2022-09-30 | 2023-06-06 | 西安工程大学 | 优化室温沉积铟镓锌氧薄膜晶体管阈值电压稳定性的方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003759A (ko) * | 1999-06-25 | 2001-01-15 | 김영환 | 박막 트랜지스터의 제조방법 |
| CN101640221A (zh) * | 2008-07-31 | 2010-02-03 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
| US20130005081A1 (en) * | 2011-06-30 | 2013-01-03 | Applied Materials, Inc. | METHOD OF IGZO AND ZNO TFT FABRICATION WITH PECVD SiO2 PASSIVATION |
| CN103311130A (zh) * | 2013-05-14 | 2013-09-18 | 广州新视界光电科技有限公司 | 一种非晶金属氧化物薄膜晶体管及其制备方法 |
| CN103745978A (zh) * | 2014-01-03 | 2014-04-23 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN105140271A (zh) * | 2015-07-16 | 2015-12-09 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制造方法及显示装置 |
| CN105702742A (zh) * | 2016-02-25 | 2016-06-22 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制备方法 |
| CN109713043A (zh) * | 2017-10-25 | 2019-05-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、电子装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273920A (en) * | 1992-09-02 | 1993-12-28 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface |
| US5281546A (en) * | 1992-09-02 | 1994-01-25 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface |
| CN103887344A (zh) * | 2014-02-28 | 2014-06-25 | 上海和辉光电有限公司 | Igzo薄膜晶体管及改善igzo薄膜晶体管电学性能的方法 |
| US10224432B2 (en) * | 2017-03-10 | 2019-03-05 | Applied Materials, Inc. | Surface treatment process performed on devices for TFT applications |
| CN110098126A (zh) * | 2019-05-22 | 2019-08-06 | 成都中电熊猫显示科技有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 |
-
2019
- 2019-05-22 CN CN201910431451.3A patent/CN110098126A/zh active Pending
-
2020
- 2020-03-23 US US16/756,934 patent/US11069723B2/en active Active
- 2020-03-23 WO PCT/CN2020/080724 patent/WO2020233220A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003759A (ko) * | 1999-06-25 | 2001-01-15 | 김영환 | 박막 트랜지스터의 제조방법 |
| CN101640221A (zh) * | 2008-07-31 | 2010-02-03 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
| US20130005081A1 (en) * | 2011-06-30 | 2013-01-03 | Applied Materials, Inc. | METHOD OF IGZO AND ZNO TFT FABRICATION WITH PECVD SiO2 PASSIVATION |
| CN103311130A (zh) * | 2013-05-14 | 2013-09-18 | 广州新视界光电科技有限公司 | 一种非晶金属氧化物薄膜晶体管及其制备方法 |
| CN103745978A (zh) * | 2014-01-03 | 2014-04-23 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN105140271A (zh) * | 2015-07-16 | 2015-12-09 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制造方法及显示装置 |
| CN105702742A (zh) * | 2016-02-25 | 2016-06-22 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制备方法 |
| CN109713043A (zh) * | 2017-10-25 | 2019-05-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、电子装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020233220A1 (zh) * | 2019-05-22 | 2020-11-26 | 成都中电熊猫显示科技有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 |
| CN110707105A (zh) * | 2019-10-23 | 2020-01-17 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11069723B2 (en) | 2021-07-20 |
| WO2020233220A1 (zh) | 2020-11-26 |
| US20210082965A1 (en) | 2021-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202487581U (zh) | 一种柔性igzo薄膜晶体管 | |
| CN110098126A (zh) | 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置 | |
| CN106298879B (zh) | 顶栅和垂直结构tft的制作方法 | |
| KR20120090783A (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| CN106783871B (zh) | 一种阵列基板、显示面板及制作方法 | |
| KR20090009612A (ko) | 스퍼터링을 통한 무기절연막 형성방법 | |
| CN103730414B (zh) | 薄膜晶体管基板的制造方法 | |
| CN105470195B (zh) | Tft基板的制作方法 | |
| CN202957251U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| CN110416087A (zh) | 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法 | |
| CN104916546A (zh) | 阵列基板的制作方法及阵列基板和显示装置 | |
| CN104022079A (zh) | 薄膜晶体管基板的制造方法 | |
| CN104037233A (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| CN103236402B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN107369719B (zh) | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 | |
| KR20200070703A (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
| CN106057679A (zh) | 氧化物半导体薄膜晶体管的制作方法 | |
| CN107221563A (zh) | 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法 | |
| CN109103105A (zh) | 薄膜晶体管及其制备方法、显示装置 | |
| CN101740397B (zh) | ZnO基薄膜晶体管的金属有机化学气相沉积制备方法 | |
| CN107768307A (zh) | 背沟道蚀刻型tft基板及其制作方法 | |
| US10332989B2 (en) | Back-channel-etched TFT substrate and manufacturing method thereof | |
| US20190157429A1 (en) | Back-channel-etched tft substrate and manufacturing method thereof | |
| CN105185715B (zh) | 一种tft基板、tft开关管及其制造方法 | |
| CN112701046B (zh) | 钝化层及其制备方法、柔性薄膜晶体管及其制备方法、阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190806 |
|
| RJ01 | Rejection of invention patent application after publication |