CN110610949A - 阵列基板的制作方法及阵列基板 - Google Patents
阵列基板的制作方法及阵列基板 Download PDFInfo
- Publication number
- CN110610949A CN110610949A CN201911013090.7A CN201911013090A CN110610949A CN 110610949 A CN110610949 A CN 110610949A CN 201911013090 A CN201911013090 A CN 201911013090A CN 110610949 A CN110610949 A CN 110610949A
- Authority
- CN
- China
- Prior art keywords
- region
- electrode
- layer
- drain
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 98
- 230000008569 process Effects 0.000 claims abstract description 82
- 238000005530 etching Methods 0.000 claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 36
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 36
- 238000001259 photo etching Methods 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 238000000206 photolithography Methods 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000000926 separation method Methods 0.000 claims description 17
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 7
- 239000011787 zinc oxide Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000002207 thermal evaporation Methods 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 135
- 239000010408 film Substances 0.000 description 22
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 8
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 239000012495 reaction gas Substances 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Chemical group 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- -1 respectively Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板的制作方法及阵列基板，所述制作方法包括：在衬底基板上沉积栅金属膜，通过第一次光刻工艺，使栅金属膜形成栅极；依次沉积栅极绝缘层、金属氧化物半导体层和刻蚀阻挡层，通过第二次光刻工艺，使金属氧化物半导体层分别形成位于阵列开关区的有源层和位于像素区的像素电极，并在像素电极上方的刻蚀阻挡层上形成导电过孔；沉积源漏金属膜，通过第三次光刻工艺，使源漏金属膜形成源极和漏极，并使漏极通过导电过孔与像素电极连通；沉积钝化层，通过第四次光刻工艺，形成钝化层图形。本发明提供的阵列基板的制作方法及阵列基板，只需四次光刻工艺，制作工艺简单，可以提升生产效率，有着很高的使用价值。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制作方法及阵列基板。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
现有技术中制作金属氧化物TFT一般采用六次光刻工艺，主要是因为在刻蚀源漏金属电极时会腐蚀掉金属半导体层，因此一般在金属半导体层上面增加一次刻蚀阻挡层，保护金属半导体层不被源漏金属的刻蚀液腐蚀，因此一般采用六次光刻工艺。
现有技术中的六次光刻工艺制作方法，工艺复杂，生产效率低，制作成本高。
发明内容
本发明提供一种阵列基板的制作方法及阵列基板，仅需进行四次光刻工艺即可完成阵列基板的制作，减少了两次光刻工艺，制作工艺简单，可以提升生产效率，有着很高的使用价值。
本发明一方面提供一种阵列基板的制作方法，包括：
在衬底基板上沉积栅金属膜，通过第一次光刻工艺，使所述栅金属膜形成栅极；
依次沉积栅极绝缘层、金属氧化物半导体层和刻蚀阻挡层，通过第二次光刻工艺，使所述金属氧化物半导体层分别形成位于阵列开关区的有源层和位于像素区的像素电极，并在所述像素电极上方的所述刻蚀阻挡层上形成导电过孔；
沉积源漏金属膜，通过第三次光刻工艺，使所述源漏金属膜形成源极和漏极，并使所述漏极通过所述导电过孔与所述像素电极连通；
沉积钝化层，通过第四次光刻工艺，形成钝化层图形。
如上所述的制作方法，所述第二次光刻工艺具体包括：
通过掩模版曝光显影，形成不透光区域、完全透光区域和部分透光区域，所述完全透光区域对应于所述阵列开关区和所述像素区之间的分离区以及相邻两个所述像素区之间的分离区，所述部分透光区域对应于源极接触区、漏极接触区和导电过孔，不透光区域对应于除所述完全透光区域和所述不透光区域以外的区域；
进行第一次刻蚀，刻蚀掉所述完全透光区域的所述刻蚀阻挡层和所述金属氧化物半导体层，以形成所述阵列开关区和所述像素区之间的分离区、相邻两个所述像素区之间的分离区；
去除所述部分透光区域的光刻胶，进行第二次刻蚀，刻蚀掉所述部分透光区域的所述刻蚀阻挡层，以形成所述源极接触区、所述漏极接触区和所述导电过孔；
去除所述不透光区域的光刻胶，以形成具有所述像素电极和所述刻蚀阻挡层的像素区图形。
如上所述的制作方法，所述第二次光刻工艺包括半色调掩膜版工艺或者一次灰色调掩模版工艺。
如上所述的制作方法，所述第三次光刻工艺具体包括：
通过掩模版曝光显影，形成不曝光区域和完全曝光区域，所述不曝光区域对应于所述源极和所述漏极，所述完全曝光区域对应于除所述不曝光区域以外的区域；
刻蚀掉所述完全曝光区域内的所述源漏金属膜，以形成所述源极和所述漏极之间的沟道区；
去除所述不曝光区域内的光刻胶，以在所述源极接触区和漏极接触区上分别形成所述源极、所述漏极，并形成所述漏极和所述导电过孔的连通图形。
如上所述的制作方法，所述金属氧化物半导体层包括非晶铟镓锌氧化物a-IGZO。
如上所述的制作方法，所述刻蚀阻挡层包括氧化物、氮化物和氮氧化合物中的至少一种。
如上所述的制作方法，所述刻蚀阻挡层的厚度为
如上所述的制作方法，所述钝化层包括氧化硅、氮化硅和氮氧化硅中的至少一种。
如上所述的制作方法，所述栅金属膜和源漏金属膜均通过溅射或热蒸发的方法沉积形成。
本发明实施例提供的阵列基板的制作方法，在第二次光刻工艺中，连续沉积栅极绝缘层、金属氧化物半导体层以及刻蚀阻挡层，这样有利于金属氧化物半导体层与刻蚀阻挡层之间形成良好的界面，提升薄膜晶体管的性能；然后通过一次光刻工艺形成源漏金属电极的接触区域及半导体的分离区，形成有源层图案及像素电极图案，这样设计可以避免大面积的刻蚀阻挡层的刻蚀工艺，有利于提高生产效率，同时由于通过第二次光刻工艺形成了有源层图案、刻蚀阻挡层图案及像素电极图案，与六次光刻工艺相比，减少了二次光刻工艺，简化了阵列基板的制作工艺。
本发明另一方面提供了一种阵列基板，所述阵列基板通过上述制作方法制作而成，其中，所述阵列基板包括：衬底基板、栅极、栅极绝缘层、有源层、像素电极、刻蚀阻挡层、源极和漏极；
所述栅极覆盖在所述衬底基板上，所述栅极绝缘层覆盖在所述栅极和所述衬底基板上，所述有源层和所述像素电极均覆盖在所述栅极绝缘层上，所述有源层和所述像素电极断开设置，所述有源层位于所述栅极的上方；所述有源层和所述像素电极由金属氧化物半导体层在同一次光刻工艺中形成；
所述源极和所述漏极均覆盖在所述有源层上，所述源极和所述漏极之间具有沟道区，所述刻蚀阻挡层覆盖在所述像素电极上以及位于所述沟道区内的所述有源层上；
覆盖在所述像素电极上的刻蚀阻挡层上具有导电过孔，所述漏极通过所述导电过孔与所述像素电极连通。
本发明提供的阵列基板，采用刻蚀阻挡层保护金属半导体层不被源漏金属的刻蚀液腐蚀，同时通过巧妙地设计金属氧化物薄膜晶体管的结构，利用一次光刻工艺形成刻蚀阻挡层、有源层和像素电极的图案，与六次光刻工艺相比，减少了二次光刻工艺，制作工艺简单，可以提升生产效率，有着很高的使用价值。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的平面图；
图2为本发明实施例提供的阵列基板的制作方法的流程图；
图3为本发明实施例提供的阵列基板完成第一光刻工艺之后的沿AB方向的结构示意图；
图4为本发明实施例提供的阵列基板完成第二次光刻工艺中的曝光显影之后的沿AB方向的结构示意图；
图5为本发明实施例提供的阵列基板完成第二次光刻工艺中的第一次刻蚀之后的沿AB方向的结构示意图；
图6为本发明实施例提供的阵列基板完成第二次光刻工艺中的灰化之后的沿AB方向的结构示意图；
图7为本发明实施例提供的阵列基板完成第二次光刻工艺中的第二次刻蚀之后的沿AB方向的结构示意图；
图8为本发明实施例提供的阵列基板完成第三次光刻工艺之后的沿AB方向的结构示意图；
图9为本发明实施例提供的阵列基板完成第四次光刻工艺之后的沿AB方向的结构示意图。
附图标记：
11-衬底基板；
12-栅极；
13-栅极绝缘层；
14-金属氧化物半导体层；
141-有源层；
142-像素电极；
15-刻蚀阻挡层；
16-源极；
17-漏极；
18-钝化层；
19-导电过孔；
20-光刻胶；
21-沟道区；
22-完全透光区域；
23-不透光区域；
24-部分透光区域；
25-扫描线；
26-数据线；
27-像素区；
28-阵列开关区。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要理解的是，传统的液晶显示面板是由一片薄膜晶体管阵列基板(Thin FilmTransistor Array Substrate，简称TFT Array Substrate)和一片彩膜基板(ColorFilter Substrate，简称CF Substrate)贴合而成，分别在阵列基板和彩膜基板上形成像素电极和公共电极，并在阵列基板和彩膜基板之间灌入液晶，其工作原理是通过在像素电极与公共电极之间施加驱动电压，利用像素电极与公共点击之间形成的电场来控制液晶层内的液晶分子的旋转，将背光模组的光线折射出来产生画面。
掩模版(Mask)，也称为光罩(Photo Mask)，是光刻工艺所使用的图形母版，是由不透光的遮光薄膜(金属铬)在透明基板上形成掩模图形，通过光刻工艺(Photolithography)将图形转印到玻璃基板的薄膜上。曝光(Exposure)过程，就是紫外线(Ultraviolet)通过掩模版照射光刻胶(Photo Resist)，使掩模版上的图形转印到光刻胶上的过程。在阵列工程中，光刻胶起到掩膜的作用，通过曝光形成的光刻胶图形，在刻蚀工艺中，光刻胶图形对应的基板上的薄膜层被保留下来，其他区域被刻蚀掉，最后去除光刻胶，掩模版上的图形就转移到了基板上，这个过程称为光刻(Photolithography)，每一个光刻工艺过程都经过薄膜沉积、光刻胶涂布、曝光、显影、刻蚀和光刻胶剥离这几个工艺步骤。
可以理解的是，光刻工艺步骤的次数，既影响面板的产能，又影响着面板的制作成本，因此光刻工艺的次数越少越好。
下面参考附图并结合具体的实施例来描述本发明。
实施例一
图1为本发明实施例提供的阵列基板的平面图，如图1所示，阵列基板包括阵列开关区28和像素区27，像素区27内的像素电极通过导电过孔19与漏极17相连，阵列基板还包括扫描线25和数据线26，其中数据线26与源极16相连且在同一光刻工艺中形成，扫描线25与栅极相连且在同一光刻工艺中形成。
图2为本发明实施例提供的阵列基板的制作方法的流程图，如图2所示，本发明实施例提供的阵列基板的制作方法包括：
S101、在衬底基板11上沉积栅金属膜，通过第一次光刻工艺，形成栅极12。
图3为本发明实施例提供的阵列基板完成第一光刻工艺之后的沿AB方向的结构示意图，如图3所示，通过一次光刻工艺后，栅金属膜形成栅极12。
具体地，沉积栅极金属膜采用溅射或热蒸发的方法，栅极金属膜的厚度约为栅极金属膜可以选用Cr、W、Cu、Ti、Ta、Mo等金属或合金，由多层金属组成的栅极金属层也能满足需要。
S102、依次沉积栅极绝缘层13、金属氧化物半导体层14和刻蚀阻挡层15，通过第二次光刻工艺，使金属氧化物半导体层14分别形成位于阵列开关区28的有源层141和位于像素区27的像素电极142，并在像素电极142上方的刻蚀阻挡层15上形成导电过孔19。
具体地，在完成S101的衬底基板11上通过等离子体增强化学气相沉积(PECVD)方法连续沉积厚度为的栅极绝缘层13，栅极绝缘层13可以选用氧化物、氮化物或者氧氮化合物，上述PECVD方法中形成氧化物对应的反应气体采用SiH4，N2O；形成氮化物或氧氮化合物对应的气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2。
然后再通过溅射或热蒸发的方法沉积上厚度约为的金属氧化物半导体层14，金属氧化物半导体层14可以是采用非晶铟镓锌氧化物a-IGZO、HIZO、IZO、a-InZnO、ZnO：F、In2O3：Sn、In2O3：Mo、Cd2SnO4、ZnO：Al、TiO2：Nb、Cd-Sn-O或者其他金属氧化物制成。
接着再通过PECVD方法沉积厚度为的刻蚀阻挡层15，刻蚀阻挡层15可以选用氧化物、氮化物或者氧氮化合物，厚度约为其中，硅的氧化物对应的反应气体可以为SiH4、N2O；氮化物或者氧氮化合物对应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。刻蚀阻挡层15也可以使用Al2O3，或者双层的阻挡结构。
具体地，第二次光刻通过半色调掩膜版工艺或者一次灰色调掩膜版工艺进行。其中，半色调掩模版(Half-tone Mask，简称HTM)工艺，是利用掩模版上的半透膜，将光阻不完全曝光的工艺。灰色调掩膜版(Gray-tone Mask)工艺,是利用掩模版上的灰阶区域挡光条，将光阻不完全曝光的工艺。
图4为本发明实施例提供的阵列基板完成第二次光刻工艺中的曝光显影之后的沿AB方向的结构示意图，如图4所示，第二次光刻工艺具体包括：
通过掩膜版曝光和显影液显影后，形成完全透光区域22、不透光区域23和部分透光区域24，部分透光区域24对应于有源极接触区、漏极接触区和导电过孔19，完全透光区域22对应于阵列开关区28与像素区27之间的分离区以及相邻像素区之间的分离区，不透光区域23对应于除部分透光区域24和完全透光区域22以外的区域，在该区域内，金属氧化物半导体层14上覆盖有刻蚀阻挡层15，保护该区域内的金属氧化物半导体层14不被腐蚀。其中，源极接触区指的是有源层141上用于和源极16接触的区域，漏极接触区指的是有源层141上用于和漏极17接触的区域，导电过孔19指的是像素电极142上用于和漏极17接触的区域。
图5为本发明实施例提供的阵列基板完成第二次光刻工艺中的第一次刻蚀之后的沿AB方向的结构示意图，如图5所示，进行第一次刻蚀，通过刻蚀工艺刻蚀掉完全透光区域22内的刻蚀阻挡层15和金属氧化物半导体层14，以形成阵列开关区28和像素区27之间的分离区、相邻两个所述像素区27之间的分离区。由于完全透光区域22只分布在薄膜晶体管周围(如阵列开关区28和像素区27之间的分离区、扫描线25和数据线26与像素区27之间的分离区等)及每个像素的分离区，这样完全透光区域22的面积只占整张基板的很小一部分，有效地解决了刻蚀阻挡层刻蚀速率过低的问题，同时又可以保证每个像素与相邻的像素分开。刻蚀完成后形成像素电极142及有源层141的图形，左右两侧未被刻蚀的金属氧化物半导体层14形成像素电极142，中间未被刻蚀的金属氧化物半导体层14形成有源层141。
图6为本发明实施例提供的阵列基板完成第二次光刻工艺中的灰化之后的沿AB方向的结构示意图，如图6所示，接着进行一次光刻胶的灰化工艺，去除部分透光区域24的光刻胶20。
图7为本发明实施例提供的阵列基板完成第二次光刻工艺中的第二次刻蚀之后的沿AB方向的结构示意图，如图7所示，接着再进行第二次刻蚀，通过刻蚀工艺刻蚀掉部分透光区域的刻蚀阻挡层15，以形成源极接触区、漏极接触区和导电过孔19。
最后，去除不透光区域23的光刻胶20，形成具有像素电极142和刻蚀阻挡层15的像素区图形，像素区图形如图7所示，包括像素电极142以及覆盖在其上方的刻蚀阻挡层15，像素电极142和有源层141断开设置。
S103、沉积源漏金属膜，通过第三次光刻工艺，使源漏金属膜形成源极16和漏极17，并使漏极17通过导电过孔19与像素电极142连通。
具体地，图8为本发明实施例提供的阵列基板完成第三次光刻工艺之后的沿AB方向的结构示意图，如图8所示，在完成S102的衬底基板11上采用溅射或热蒸发的方法依次沉积厚度为的源漏金属膜，源漏金属膜可以选用Cr、W、Cu、Ti、Ta、Mo等金属或合金，由多层金属组成的金属层也可以满足需要；通过第三次光刻工艺后形成源极16、漏极17和沟道区21，并使漏极17和导电过孔19连通。
具体地，第三次光刻工艺包括：
通过掩模版曝光和显影液显影，形成不曝光区域和完全曝光区域；不曝光区域对应于源极16、漏极17和数据线26，完全曝光区域对应于不曝光区域以外的区域，刻蚀掉完全曝光区域内的所述源漏金属膜，以形成位于源极16和漏极17之间的沟道区21；去除不曝光区域内的光刻胶，以在源极接触区和漏极接触区上分别形成源极16、漏极17，并形成漏极17和导电过孔19的连通图形，使得漏极17通过导电过孔19与像素电极142连通。
S104、沉积钝化层18，通过第四次光刻工艺，形成钝化层图形。
图9为本发明实施例提供的阵列基板完成第四次光刻工艺之后的沿AB方向的结构示意图，如图9所示，具体地，在完成S103的衬底基板11上通过PECVD方法沉积厚度为的钝化层18，钝化层18可以选用单层的氧化硅或氮化硅与氧化硅的复合结构、或者氮化硅/氮氧化硅/氧化硅的三层结构，氧化硅、氮氧化硅、氮化硅对应的反应气体可以为N2O，SiH4；N2O，SiH4，NH3,N2；SiH4，NH3，N2或SiH2Cl2，NH3，N2；通过第四次光刻工艺后，形成钝化层图形。
本发明实施例提供的阵列基板的制作方法，在第二次光刻工艺中，连续沉积栅极绝缘层、金属氧化物半导体层以及刻蚀阻挡层，这样有利于金属氧化物半导体层与刻蚀阻挡层之间形成良好的界面，提升薄膜晶体管的性能；然后通过一次光刻工艺形成源漏金属电极的接触区域及半导体的分离区，形成有源层图案及像素电极图案，这样设计可以避免大面积的刻蚀阻挡层的刻蚀工艺，有利于提高生产效率，同时由于通过第二次光刻工艺形成了有源层图案、刻蚀阻挡层图案及像素电极图案，与六次光刻工艺相比，减少二次光刻工艺，简化了阵列基板的制作工艺。
实施例二
本发明实施例提供的阵列基板根据实施例一所述的方法制作而成，如图9所示，该阵列基板包括：衬底基板11、栅极12、栅极绝缘层13、有源层141、像素电极142、刻蚀阻挡层15、源极16、漏极17；其中，栅极12覆盖在衬底基板11上方，栅极绝缘层13覆盖在栅极12和衬底基板11上，有源层141和像素电极142均覆盖在栅极绝缘层13上，有源层141和像素电极142断开设置，有源层141位于栅极12的上方，有源层141和像素电极142之上均覆盖有刻蚀阻挡层15；
源极16和漏极17均覆盖在有源层141上，源极16和漏极17之间具有沟道区21，覆盖在有源层141上的刻蚀阻挡层15位于沟道区21内。
有源层141和像素电极142由金属氧化物半导体层14在同一次光刻工艺中形成。
覆盖在像素电极142上的刻蚀阻挡层15上具有导电过孔19，漏极17通过导电过孔19与像素电极142连通。
优选地，本发明实施例提供的阵列基板还包括钝化层18，钝化层18覆盖在刻蚀阻挡层15、栅极绝缘层13、源极16、漏极17上。
其中，栅极12的厚度约为栅极12的金属可以选用Cr、W、Cu、Ti、Ta、Mo等金属或合金，由多层金属组成的栅金属层也能满足需要。
栅极绝缘层13的厚度约为栅极绝缘层13可以选用氧化物、氮化物或者氧氮化合物，其中，形成氧化物所对应的反应气体采用SiH4，N2O；形成氮化物或氧氮化合物对应的气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2。
金属氧化物半导体层14的厚度约为金属氧化物半导体层14可以采用非晶IGZO、HIZO、IZO、a-InZnO、ZnO：F、In2O3：Sn、In2O3：Mo、Cd2SnO4、ZnO：Al、TiO2：Nb、Cd-Sn-O或者其他金属氧化物制成。金属氧化物半导体层14在一次光刻工艺中分别形成为有源层141和像素电极142。
刻蚀阻挡层15可以选用氧化物、氮化物或者氧氮化合物，厚度约为其中，硅的氧化物对应的反应气体可以为SiH4、N2O；氮化物或者氧氮化合物对应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。刻蚀阻挡层15也可以使用Al2O3，或者双层的阻挡结构。
源极16和漏极17可以选用Cr、W、Cu、Ti、Ta、Mo等金属或合金，由多层金属组层的金属层也能满足要求，厚度约为
钝化层18可以选用单层的氧化硅或氮化硅与氧化硅的复合结构、或者氮化硅/氮氧化硅/氧化硅的三层结构，氧化硅、氮氧化硅、氮化硅对应的反应气体可以为N2O，SiH4；N2O，SiH4，NH3,N2；SiH4，NH3，N2或SiH2Cl2，NH3，N2。
本发明实施例提供的金属氧化物薄膜晶体管阵列基板，采用刻蚀阻挡层保护金属半导体层不被源漏金属的刻蚀液腐蚀，同时通过巧妙地设计金属氧化膜晶体管的结构，利用一次光刻工艺形成刻蚀阻挡层、有源层和像素电极的图案，与六次光刻工艺相比，减少了二次光刻工艺，制作工艺简单，可以提升生产效率，有着很高的使用价值。
在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上沉积栅金属膜，通过第一次光刻工艺，使所述栅金属膜形成栅极；
依次沉积栅极绝缘层、金属氧化物半导体层和刻蚀阻挡层，通过第二次光刻工艺，使所述金属氧化物半导体层分别形成位于阵列开关区的有源层和位于像素区的像素电极，并在所述像素电极上方的所述刻蚀阻挡层上形成导电过孔；
沉积源漏金属膜，通过第三次光刻工艺，使所述源漏金属膜形成源极和漏极，并使所述漏极通过所述导电过孔与所述像素电极连通；
沉积钝化层，通过第四次光刻工艺，形成钝化层图形。
2.根据权利要求1所述的制作方法，其特征在于，所述第二次光刻工艺具体包括：
通过掩模版曝光显影，形成不透光区域、完全透光区域和部分透光区域，所述完全透光区域对应于所述阵列开关区和所述像素区之间的分离区以及相邻两个所述像素区之间的分离区，所述部分透光区域对应于源极接触区、漏极接触区和导电过孔，不透光区域对应于除所述完全透光区域和所述不透光区域以外的区域；
进行第一次刻蚀，刻蚀掉所述完全透光区域的所述刻蚀阻挡层和所述金属氧化物半导体层，以形成所述阵列开关区和所述像素区之间的分离区、相邻两个所述像素区之间的分离区；
去除所述部分透光区域的光刻胶，进行第二次刻蚀，刻蚀掉所述部分透光区域的所述刻蚀阻挡层，以形成所述源极接触区、所述漏极接触区和所述导电过孔；
去除所述不透光区域的光刻胶，以形成具有所述像素电极和所述刻蚀阻挡层的像素区图形。
3.根据权利要求2所述的制作方法，其特征在于，所述第二次光刻工艺包括半色调掩膜版工艺或者一次灰色调掩模版工艺。
4.根据权利要求2所述的制作方法，其特征在于，所述第三次光刻工艺具体包括：
通过掩模版曝光显影，形成不曝光区域和完全曝光区域，所述不曝光区域对应于所述源极和所述漏极，所述完全曝光区域对应于除所述不曝光区域以外的区域；
刻蚀掉所述完全曝光区域内的所述源漏金属膜，以形成所述源极和所述漏极之间的沟道区；
去除所述不曝光区域内的光刻胶，以在所述源极接触区和漏极接触区上分别形成所述源极、所述漏极，并形成所述漏极和所述导电过孔的连通图形。
5.根据权利要求1所述的制作方法，其特征在于，所述金属氧化物半导体层包括非晶铟镓锌氧化物a-IGZO。
6.根据权利要求1所述的制作方法，其特征在于，所述刻蚀阻挡层包括氧化物、氮化物和氮氧化合物中的至少一种。
7.根据权利要求6所述的制作方法，其特征在于，所述刻蚀阻挡层的厚度为
8.根据权利要求1所述的制作方法，其特征在于，所述钝化层包括氧化硅、氮化硅和氮氧化硅中的至少一种。
9.根据权利要求1所述的制作方法，其特征在于，所述栅金属膜和源漏金属膜均通过溅射或热蒸发的方法沉积形成。
10.一种阵列基板，其特征在于，所述阵列基板通过权利要求1-9任一项所述的制作方法制作而成，所述阵列基板包括：衬底基板、栅极、栅极绝缘层、有源层、像素电极、刻蚀阻挡层、源极和漏极；
所述栅极覆盖在所述衬底基板上，所述栅极绝缘层覆盖在所述栅极和所述衬底基板上，所述有源层和所述像素电极均覆盖在所述栅极绝缘层上，所述有源层和所述像素电极断开设置，所述有源层位于所述栅极的上方；所述有源层和所述像素电极由金属氧化物半导体层在同一次光刻工艺中形成；
所述源极和所述漏极均覆盖在所述有源层上，所述源极和所述漏极之间具有沟道区，所述刻蚀阻挡层覆盖在所述像素电极上以及位于所述沟道区内的所述有源层上；
覆盖在所述像素电极上的刻蚀阻挡层上具有导电过孔，所述漏极通过所述导电过孔与所述像素电极连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911013090.7A CN110610949A (zh) | 2019-10-23 | 2019-10-23 | 阵列基板的制作方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911013090.7A CN110610949A (zh) | 2019-10-23 | 2019-10-23 | 阵列基板的制作方法及阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110610949A true CN110610949A (zh) | 2019-12-24 |
Family
ID=68895031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911013090.7A Pending CN110610949A (zh) | 2019-10-23 | 2019-10-23 | 阵列基板的制作方法及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110610949A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111045266A (zh) * | 2019-12-31 | 2020-04-21 | 成都中电熊猫显示科技有限公司 | 阵列基板及其制作方法 |
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
| CN114334813A (zh) * | 2021-12-29 | 2022-04-12 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制造方法及显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709239A (zh) * | 2012-04-20 | 2012-10-03 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN102790012A (zh) * | 2012-07-20 | 2012-11-21 | 京东方科技集团股份有限公司 | 阵列基板的制造方法及阵列基板、显示装置 |
| US20130302939A1 (en) * | 2012-01-13 | 2013-11-14 | Boe Technology Group Co., Ltd. | Manufacturing method of tft array substrate |
| CN104269414A (zh) * | 2014-09-25 | 2015-01-07 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105226015A (zh) * | 2015-09-28 | 2016-01-06 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
| CN210272362U (zh) * | 2019-10-23 | 2020-04-07 | 成都中电熊猫显示科技有限公司 | 阵列基板及显示面板 |
-
2019
- 2019-10-23 CN CN201911013090.7A patent/CN110610949A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130302939A1 (en) * | 2012-01-13 | 2013-11-14 | Boe Technology Group Co., Ltd. | Manufacturing method of tft array substrate |
| CN102709239A (zh) * | 2012-04-20 | 2012-10-03 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN102790012A (zh) * | 2012-07-20 | 2012-11-21 | 京东方科技集团股份有限公司 | 阵列基板的制造方法及阵列基板、显示装置 |
| CN104269414A (zh) * | 2014-09-25 | 2015-01-07 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105226015A (zh) * | 2015-09-28 | 2016-01-06 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
| CN210272362U (zh) * | 2019-10-23 | 2020-04-07 | 成都中电熊猫显示科技有限公司 | 阵列基板及显示面板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
| CN111045266A (zh) * | 2019-12-31 | 2020-04-21 | 成都中电熊猫显示科技有限公司 | 阵列基板及其制作方法 |
| CN114334813A (zh) * | 2021-12-29 | 2022-04-12 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制造方法及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563980B2 (en) | Array substrate and manufacturing method | |
| JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP5079392B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法 | |
| US8289463B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| JP5564464B2 (ja) | Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 | |
| JP5324111B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| KR20020083249A (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| US20110299004A1 (en) | Array substrate and manufacturing method thereof | |
| US8853066B2 (en) | Method for manufacturing pixel structure | |
| CN110610949A (zh) | 阵列基板的制作方法及阵列基板 | |
| JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| CN110729238A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN110718561A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN211554588U (zh) | 阵列基板及液晶显示面板 | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| CN210272362U (zh) | 阵列基板及显示面板 | |
| CN110729250A (zh) | 阵列基板的制造方法及阵列基板 | |
| CN110707105A (zh) | 阵列基板的制作方法及阵列基板 | |
| WO2016145814A1 (zh) | 掩膜版和利用掩膜版制备薄膜晶体管的方法 | |
| CN110648965A (zh) | 阵列基板的制造方法及阵列基板 | |
| CN113467141A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN111045266A (zh) | 阵列基板及其制作方法 | |
| KR100848110B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |