JP2001343659A

JP2001343659A - アクティブマトリクス型液晶表示パネルおよびその製造方法

Info

Publication number: JP2001343659A
Application number: JP2000165516A
Authority: JP
Inventors: Tatsuya Miyagawa; 達也宮川
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2000-06-02
Filing date: 2000-06-02
Publication date: 2001-12-14

Abstract

(57)【要約】【課題】薄膜トランジスタを備えたアクティブマトリ
クス型液晶表示装置において、製造工程数を少なくす
る。【解決手段】チャネル保護膜３３ａ、３３をドライエ
ッチングにより形成する。すると、半導体膜３２に欠陥
があっても、ゲート絶縁膜３１にピンホールが形成され
ることはない。このため、ゲート電極Ｇを含む走査信号
ライン９等を、表面に陽極酸化膜を有しないＡｌ系金属
膜のみによって形成しても、ゲート絶縁膜３１の絶縁耐
圧が低下しないようにすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はアクティブマトリ
クス型液晶表示パネルおよびその製造方法に関する。

【０００２】

【従来の技術】アクティブマトリクス型液晶表示パネル
を製造する場合、生産性の向上を図るために、液晶表示
パネルのベースとなるガラス等からなる透明基板とし
て、液晶表示パネル複数個分に対応する大きさのものを
用意し、そして所定の工程までは複数個分を一括して製
造し、その後各単体に分断して製造している。また、ス
イッチング素子として薄膜トランジスタを備えた液晶表
示パネルを製造する場合、薄膜トランジスタのゲート電
極を含むゲートライン（走査信号ライン）等の表面に陽
極酸化膜を形成し、絶縁耐圧の向上を図っている。さら
に、各単体に分断する前においては例えば配向膜をラビ
ング処理するときに発生する静電気により、各単体に分
断した後においては例えば静電気等の高電圧を帯びた他
の物体と接触することにより、薄膜トランジスタに絶縁
破壊が生じたり、薄膜トランジスタの電圧−電流特性が
変化したりすることがあり、したがってこのようなこと
を防止するために静電気対策を行っている。

【０００３】図２７はこのような従来例を説明するため
に示すもので、液晶表示パネル複数個分に対応する大き
さのガラス基板上に画素電極等が形成された状態におけ
る等価回路的平面図を示したものである。液晶表示パネ
ル複数個分に対応する大きさのガラス基板１は、最終的
には一点鎖線で示すカットライン２に沿って切断される
ことにより、各単体に分断されるようになっている。こ
の場合、カットライン２で囲まれた領域はパネル形成領
域３となっており、その周囲はパネル非形成領域４とな
っている。また、パネル形成領域３のうち二点鎖線で囲
まれた領域は表示領域５となっており、その周囲は非表
示領域６となっている。

【０００４】表示領域５内には、マトリクス状に配置さ
れた複数の画素電極７と、これらの画素電極７にそれぞ
れ接続された複数の薄膜トランジスタ８と、行方向に配
置され、薄膜トランジスタ８に走査信号を供給する複数
の走査信号ライン９と、列方向に配置され、薄膜トラン
ジスタ８にデータ信号を供給する複数のデータ信号ライ
ン１０と、行方向に配置され、画素電極７との間で補助
容量部Ｃｓを形成する複数の補助容量ライン１１と、複
数の画素電極７の周囲に配置されたジャンパ線１２を含
む保護リング１３と、保護リング１３の外側において保
護リング１３と各走査信号ライン９との間にそれぞれ介
在された２つずつの保護用薄膜トランジスタからなる複
数の走査信号ライン側の保護素子１４と、保護リング１
３の外側において保護リング１３と各データ信号ライン
１０との間にそれぞれ介在された２つずつの保護用薄膜
トランジスタからなる複数のデータ信号ライン側の保護
素子１５とが設けられている。パネル非形成領域４には
給電ライン１６が格子状に設けられている。

【０００５】各走査信号ライン９の左端部は、非表示領
域６の点線で示す半導体チップ搭載領域１７内に設けら
れた出力側の接続パッド１８を介して給電ライン１６に
接続されている。各データ信号ライン１０の上端部は、
非表示領域６の点線で示す半導体チップ搭載領域１９内
に設けられた出力側の接続パッド２０を介して給電ライ
ン１６に接続されている。半導体チップ搭載領域１７、
１９内に設けられた入力側の接続パッド２１、２２は、
非表示領域６の所定の箇所に設けられた外部接続端子２
３に配線２４を介して接続されている。外部接続端子２
３は給電ライン１６に接続されている。各補助容量ライ
ン１１の右端部は、保護リング１３の右辺部の外側に配
置された共通ライン２５および接続パッド２６を介して
給電ライン１６に接続されている。なお、共通ライン２
５が保護リング１３に接続されている場合もある。

【０００６】走査信号ライン側の保護素子１４のうち上
側の保護用薄膜トランジスタのゲート電極Ｇおよびソー
ス電極Ｓは共に走査信号ライン９に接続され、ドレイン
電極Ｄは保護リング１３に接続されている。走査信号ラ
イン側の保護素子１４のうち下側の保護用薄膜トランジ
スタのゲート電極Ｇおよびソース電極Ｓは共に保護リン
グ１３に接続され、ドレイン電極Ｄは走査信号ライン９
に接続されている。データ信号ライン側の保護素子１５
のうち左側の保護用薄膜トランジスタのゲート電極Ｇお
よびソース電極Ｓは共に保護リング１３に接続され、ド
レイン電極Ｄはデータ信号ライン１０に接続されてい
る。データ信号ライン側の保護素子１５のうち右側の保
護用薄膜トランジスタのゲート電極Ｇおよびソース電極
Ｓは共にデータ信号ライン１０に接続され、ドレイン電
極Ｄは保護リング１３に接続されている。

【０００７】次に、この液晶表示パネルの製造方法につ
いて、図２８に示す製造工程を参照して説明する。ま
ず、図２８の１層成膜工程Ｓ１において、図示していな
いが、ガラス基板の上面にＡｌやＡｌ合金等からなるＡ
ｌ系金属膜を成膜し、次いで図２８の第１のフォトレジ
スト形成工程Ｓ２において、Ａｌ系金属膜の上面に第１
のフォトレジスト膜を形成し、次いで図２８の走査信号
ライン等形成工程Ｓ３において、第１のフォトレジスト
膜をマスクとしてＡｌ系金属膜をエッチングし、次いで
第１のフォトレジスト膜を剥離する。

【０００８】すると、図２９に示すように、ガラス基板
１の上面に、Ａｌ系金属膜からなる、薄膜トランジスタ
８のゲート電極Ｇ、走査信号ライン９、補助容量ライン
１１、保護リング１３の一部１３ａ（この場合、図２７
に示す保護リング１３の上辺部、下辺部および右辺部、
以下、下部保護リング１３ａという。）、下層接続パッ
ド１８ａが形成される。また、図２７に示す給電ライン
１６、接続パッド２１、２２、外部接続端子２３、配線
２４、共通ライン２５、接続パッド２６等が形成され
る。なお、保護素子１４、１５の保護用薄膜トランジス
タの形成は薄膜トランジスタ８の形成とほぼ同じである
ので、その説明を省略する。

【０００９】次に、図２８の第２のフォトレジスト形成
工程Ｓ４において、図２９に示すように、下層接続パッ
ド１８ａ上に第２のフォトレジスト膜２９ａを形成する
とともに、下部保護リング１３ａの接続部（図２７のジ
ャンパ線１２と接続される部分）上に第２のフォトレジ
スト膜２９ｂを形成する。次に、図２８の陽極酸化工程
Ｓ５において、図２７に示す給電ライン１６を一方の電
極として陽極酸化を行うと、図３０に示すように、薄膜
トランジスタ８のゲート電極Ｇ、走査信号ライン９、補
助容量ライン１１等の表面に陽極酸化膜３０が形成さ
れ、第２のフォトレジスト膜２９ａ、２９ｂによって覆
われた下層接続パッド１８ａの表面および下部保護リン
グ１３ａの接続部の表面には陽極酸化膜は形成されな
い。この後、第２のフォトレジスト膜２９ａ、２９ｂを
剥離する。

【００１０】次に、図２８の３層成膜工程Ｓ６におい
て、図３１に示すように、窒化シリコンからなるゲート
絶縁膜３１、真性アモルファスシリコンからなる半導体
膜３２、窒化シリコンからなるチャネル保護膜形成用膜
３３を連続して成膜する。次に、図２８の第３のフォト
レジスト形成工程Ｓ７において、チャネル保護膜形成用
膜３３の上面に第３のフォトレジスト膜を塗布し、次い
で裏面側からゲート電極Ｇ等をマスクとして露光を行う
とともに、表面側から図示しないフォトマスクを用いて
露光を行い、次いで現像する。すると、図３１に示すよ
うに、薄膜トランジスタ８のゲート電極Ｇ上におけるチ
ャネル保護膜形成用膜３３の上面に第３のフォトレジス
ト膜３４ａが形成される。また、両ライン９、１０交差
領域におけるチャネル保護膜形成用膜３３の上面に第３
のフォトレジスト膜３４ｂが形成される。

【００１１】次に、図２８のチャネル保護膜形成工程Ｓ
８において、第３のフォトレジスト膜３４ａ、３４ｂを
マスクとしてチャネル保護膜形成用膜３３をウェットエ
ッチングする。すると、図３２に示すように、第３のフ
ォトレジスト膜３４ａ、３４ｂの各下にチャネル保護膜
３３ａ、３３ｂが形成される。この場合、チャネル保護
膜３３ｂは、両ライン９、１０交差領域における絶縁耐
圧の向上を図るためのものである。この後、第３のフォ
トレジスト膜３４ａ、３４ｂを剥離する。

【００１２】ここで、チャネル保護膜形成用膜３３をウ
ェットエッチングするとき、半導体膜３２に欠陥がある
場合、エッチング液が半導体膜３２に染み込んでゲート
絶縁膜３１に到達し、ゲート絶縁膜３１にピンホールが
形成されることがある。しかし、ゲート電極Ｇを含む走
査信号ライン９等の表面には陽極酸化膜３０が形成され
ているので、ゲート絶縁膜３１の実質的な絶縁耐圧が低
下しないようにすることができる。

【００１３】次に、図２８のｎ型アモルファスシリコン
成膜工程Ｓ９において、図３３に示すように、ｎ型アモ
ルファスシリコン膜３５を成膜する。次に、図２８の３
層成膜工程Ｓ１０において、図３３に示すように、Ｃｒ
膜３６、Ａｌ系金属膜３７、Ｃｒ膜３８を連続して成膜
する。

【００１４】次に、図２８の第４のフォトレジスト形成
工程Ｓ１１において、図３３に示すように、上層のＣｒ
膜３８の上面の各所定の箇所に第４のフォトレジスト膜
３９ａ〜３９ｄを形成する。この場合、第４のフォトレ
ジスト膜３９ａ、３９ｂは、薄膜トランジスタ８のドレ
イン電極Ｄおよびソース電極Ｓ等を形成するためのもの
である。第３のフォトレジスト膜３９ｃは、データ信号
ライン１０および下層接続パッドを形成するためのもの
である。第４のフォトレジスト膜３９ｄは、保護リング
１３の残りの部分、つまり図２７に示す保護リング１３
の左辺部を形成するためのものである。

【００１５】次に、図２８のデータ信号ライン等形成工
程Ｓ１２において、第４のフォトレジスト膜３９ａ〜３
９ｄをマスクとしてＣｒ膜３８、Ａｌ系金属膜３７、Ｃ
ｒ膜３６をエッチングし、次いで図２８のデバイスエリ
ア形成工程Ｓ１３において、第４のフォトレジスト膜３
９ａ〜３９ｄをマスクとしてｎ型アモルファスシリコン
膜３５および半導体膜３２をエッチングする。

【００１６】すると、図３４に示すように、データ信号
ライン１０および下層接続パッド２０ａが形成される。
この場合、データ信号ライン１０および下層接続パッド
２０ａは、下から順に、半導体膜３２、ｎ型アモルファ
スシリコン膜３５、Ｃｒ膜３６、Ａｌ系金属膜３７、Ｃ
ｒ膜３８の５層構造となる。

【００１７】また、薄膜トランジスタ８等形成領域にお
いては、ゲート絶縁膜３１の上面の所定の箇所に半導体
膜３２ａが形成されるとともに、チャネル保護膜３３ａ
の上面両側および半導体膜３２ａの上面両側にドレイン
電極Ｄおよびソース電極Ｓが形成される。この場合、ド
レイン電極Ｄおよびソース電極Ｓは、下から順に、ｎ型
アモルファスシリコン膜３５、Ｃｒ膜３６、Ａｌ系金属
膜３７、Ｃｒ膜３８の４層構造となる。

【００１８】さらに、保護リング１３の残りの部分１３
ｂ、つまり図２７に示す保護リング１３の左辺部が形成
される。この場合、保護リング１３の残りの部分１３ｂ
（以下、上部保護リング１３ｂという。）は、下から順
に、半導体膜３２、ｎ型アモルファスシリコン膜３５、
Ｃｒ膜３６、Ａｌ系金属膜３７、Ｃｒ膜３８の５層構造
となる。この後、第４のフォトレジスト膜３９ａ〜３９
ｄを剥離する。

【００１９】次に、図２８のオーバーコート成膜工程Ｓ
１４において、窒化シリコンからなるオーバーコート膜
４１（図３５参照）を成膜し、次いで図２８の第５のフ
ォトレジスト形成工程Ｓ１５において、オーバーコート
膜４１の上面に第５のフォトレジスト膜（図示せず）を
形成し、次いで図２８のコンタクトホール形成工程Ｓ１
６において、第５のフォトレジスト膜をマスクとしてオ
ーバーコート膜４１およびゲート絶縁膜３１の各所定の
箇所にコンタクトホールを形成し、次いで第５のフォト
レジスト膜を剥離する。

【００２０】すると、図３５に示すように、薄膜トラン
ジスタ８等形成領域においては、ソース電極Ｓに対応す
る部分におけるオーバーコート膜４１にコンタクトホー
ル４２が形成される。また、保護リング１３のジャンパ
線１２形成領域においては、下部保護リング１３ａの接
続部に対応する部分におけるオーバーコート膜４１およ
びゲート絶縁膜３１にコンタクトホール４３が形成され
るとともに、上部保護リング１３ｂの接続部に対応する
部分におけるオーバーコート膜４１にコンタクトホール
４４が形成される。また、接続パッド２０形成領域にお
いては、下層接続パッド２０ａに対応する部分における
オーバーコート膜４１にコンタクトホール４５が形成さ
れる。さらに、接続パッド１８形成領域においては、下
層接続パッド１８ａに対応する部分におけるオーバーコ
ート膜４１およびゲート絶縁膜３１にコンタクトホール
４６が形成される。

【００２１】次に、図２８のＩＴＯ成膜工程Ｓ１７にお
いて、図３６に示すように、ＩＴＯ膜４７を成膜する。
次に、図２８の第６のフォトレジスト形成工程Ｓ１８に
おいて、図３６に示すように、ＩＴＯ膜４７の上面の各
所定の箇所に第６のフォトレジスト膜４８ａ〜４８ｄを
形成する。この場合、第６のフォトレジスト膜４８ａ
は、画素電極７を形成するためのものである。第６のフ
ォトレジスト膜４８ｂは、保護リング１３のジャンパ線
１２を形成するためのものである。第６のフォトレジス
ト膜４８ｃ、４８ｄは、上層接続パッドを形成するため
のものである。

【００２２】次に、図２８の画素電極等形成工程Ｓ１９
において、第６のフォトレジスト膜４８ａ〜４８ｄをマ
スクとしてＩＴＯ膜４７をエッチングし、次いで第６の
フォトレジスト膜４８ａ〜４８ｄを剥離する。すると、
図３７に示すように、薄膜トランジスタ８等形成領域に
おいては、オーバーコート膜４１の上面の所定の箇所に
ＩＴＯ膜からなる画素電極７がコンタクトホール４２を
介してソース電極Ｓに接続されて形成される。また、保
護リング１３のジャンパ線１２形成領域においては、オ
ーバーコート膜４１の上面の所定の箇所にＩＴＯ膜から
なるジャンパ線１２が形成される。この場合、ジャンパ
線１２の一端部はコンタクトホール４３を介して下部保
護リング１３ａに接続され、他端部はコンタクトホール
４４を介して上部保護リング１３ｂに接続される。

【００２３】また、接続パッド２０形成領域において
は、オーバーコート膜４１の上面の所定の箇所にＩＴＯ
膜からなる上層接続パッド２０ｂがコンタクトホール４
５を介して下層接続パッド２０ａに接続されて形成され
る。さらに、接続パッド１８形成領域においては、オー
バーコート膜４１の上面の所定の箇所にＩＴＯ膜からな
る上層接続パッド１８ｂがコンタクトホール４６を介し
て下層接続パッド１８ａに接続されて形成される。この
場合、接続パッド１８をＡｌ系金属膜からなる下層接続
パッド１８ａのみによって形成すると、その表面が開口
部（コンタクトホール４６）から露出されて酸化されて
しまうが、その上にＩＴＯ膜からなる上層接続パッド１
８ｂを形成しているので、そのようなことはない。かく
して、図２７に示す液晶表示パネルが得られる。このよ
うにして得られた液晶表示パネルでは、画素電極７を構
成するＩＴＯが薄膜トランジスタ８のトップ側に位置し
ているため、ＴＯＰ−ＩＴＯ構造といわれることがあ
る。

【００２４】ここで、この液晶表示パネルを製造する際
に、カットライン２に沿って切断する前の状態において
例えば配向膜をラビング処理するときに静電気が発生し
た場合について説明する。この場合には、バネル形成領
域３内のすべての配線がパネル非形成領域４の給電ライ
ン１６に接続されているので、給電ライン１６を接地し
ておくと、発生した静電気を速やかに除去することがで
きる。

【００２５】次に、この液晶表示パネルを製造する際
に、カットライン２に沿って切断した後において例えば
静電気を帯びた他の物体と接触した場合について簡単に
説明する。この場合には、保護素子１４、１５の保護用
薄膜トランジスタが適宜にオン状態となることにより、
保護リング１３、すべての走査信号ライン９およびすべ
てのデータ信号ライン１０が同電位となる。なお、保護
素子１４、１５の保護用薄膜トランジスタは、この液晶
表示パネルを備えた液晶表示装置の正規の表示駆動に悪
影響を及ぼすことはない。

【００２６】

【発明が解決しようとする課題】ところで、上述した従
来の液晶表示パネルの製造方法では、特に、図２８の第
２のフォトレジスト形成工程Ｓ４および陽極酸化工程Ｓ
５において、第２のフォトレジスト膜２９ａ、２９ｂを
形成し、陽極酸化処理し、第２のフォトレジスト膜２９
ａ、２９ｂを剥離しているので、製造工程数が多くなっ
てしまうという問題があった。また、図３７に示すよう
に、接続パッド１８をＡｌ系金属膜からなる下層接続パ
ッド１８ａ上にＩＴＯ膜からなる上層接続パッド１８ｂ
を設けたものによって形成しているので、Ａｌ系金属膜
とＩＴＯ膜とのコンタクト特性が悪い関係から、下層接
続パッド１８ａと上層接続パッド１８ｂとのコンタクト
特性が悪くなってしまうという問題があった。この発明
の課題は、製造工程数を少なくし、また複数層からなる
接続パッドのコンタクト特性を良好とすることである。

【００２７】

【課題を解決するための手段】請求項１に記載の発明
は、マトリクス状に配置された複数の画素電極と、これ
らの画素電極にそれぞれ接続された複数のスイッチング
素子と、行方向に配置され、前記スイッチング素子に走
査信号を供給する複数の走査信号ラインと、列方向に配
置され、前記スイッチング素子にデータ信号を供給する
複数のデータ信号ラインとを具備し、前記走査信号ライ
ンを、表面に陽極酸化膜を有しないＡｌ系金属膜によっ
て形成し、該走査信号ラインの接続パッドを、Ａｌ系金
属膜上に、該Ａｌ系金属膜よりも酸化還元電位の高い金
属材料からなる金属膜を設けたものによって形成したも
のである。請求項２に記載の発明は、請求項１に記載の
発明において、前記走査信号ラインを、Ａｌ系金属膜上
に、該Ａｌ系金属膜よりも酸化還元電位の高い金属材料
からなる金属膜を設けたものによって形成したものであ
る。請求項３に記載の発明は、請求項２に記載の発明に
おいて、前記走査信号ラインの接続パッドを、Ａｌ系金
属膜上に、該Ａｌ系金属膜よりも酸化還元電位の高い金
属材料からなる金属膜および前記画素電極の材料である
透明金属酸化物からなる金属膜を設けたものによって形
成したものである。請求項４に記載の発明は、請求項２
または３に記載の発明において、前記Ａｌ系金属膜上の
前記金属膜をメッキ膜によって形成したものである。請
求項５に記載の発明は、請求項１〜４のいずれかに記載
の発明において、前記データ信号ラインをＡｌ系金属膜
によって形成したものである。請求項６に記載の発明
は、請求項５に記載の発明において、前記データ信号ラ
インの接続パッドを、Ａｌ系金属膜上に、該Ａｌ系金属
膜よりも酸化還元電位の高い金属材料からなる金属膜お
よび前記画素電極の材料である透明金属酸化物からなる
金属膜を設けたものによって形成したものである。請求
項７に記載の発明は、請求項１〜４のいずれかに記載の
発明において、前記データ信号ラインを、Ａｌ系金属膜
上に、該Ａｌ系金属膜よりも酸化還元電位の高い金属材
料からなる金属膜を設けたものによって形成したもので
ある。請求項８に記載の発明は、請求項７に記載の発明
において、前記データ信号ラインの前記Ａｌ系金属膜上
の前記金属膜をメッキ膜によって形成したものである。
請求項９に記載の発明は、請求項１〜８のいずれかに記
載の発明において、少なくとも前記画素電極を除く前記
各要素をオーバーコート膜によって覆い、該オーバーコ
ート膜上に前記画素電極を設けたものである。請求項１
０に記載の発明は、請求項９に記載の発明において、前
記スイッチング素子が薄膜トランジスタからなり、前記
画素電極を、前記オーバーコート膜に形成されたコンタ
クトホールを介して露出された前記薄膜トランジスタの
Ａｌ系金属膜からなるソース電極に、該Ａｌ系金属膜よ
りも酸化還元電位の高い金属材料からなる金属膜を介し
て接続したものである。請求項１１に記載の発明は、請
求項１０に記載の発明において、前記画素電極下に、前
記Ａｌ系金属膜よりも酸化還元電位の高い金属材料から
なる金属膜を設けたものである。請求項１２に記載の発
明は、請求項１１に記載の発明において、前記画素電極
下の前記金属膜の膜厚を５０Å程度としたものである。
請求項１３に記載の発明は、マトリクス状に配置された
複数の画素電極と、これらの画素電極にそれぞれ接続さ
れた複数の薄膜トランジスタと、行方向に配置され、前
記薄膜トランジスタに走査信号を供給する複数の走査信
号ラインと、列方向に配置され、前記薄膜トランジスタ
にデータ信号を供給する複数のデータ信号ラインとを具
備するアクティブマトリクス型液晶表示パネルの製造に
際し、前記走査信号ラインを、表面に陽極酸化膜を有し
ない低抵抗金属膜によって形成し、前記薄膜トランジス
タのチャネル保護膜をドライエッチングにより形成する
ようにしたものである。請求項１４に記載の発明は、請
求項１３に記載の発明において、前記走査信号ライン
を、前記低抵抗金属膜上に、該低抵抗金属膜よりも酸化
還元電位の高い金属材料からなる金属膜が設けられたも
のによって形成するようにしたものである。請求項１５
に記載の発明は、請求項１３に記載の発明において、前
記走査信号ラインの接続パッドを、前記低抵抗金属膜上
に、該低抵抗金属膜よりも酸化還元電位の高い金属材料
からなる金属膜および前記画素電極の材料である透明金
属酸化物からなる金属膜が設けられたものによって形成
するようにしたものである。請求項１６に記載の発明
は、請求項１４または１５に記載の発明において、前記
低抵抗金属膜上の前記金属膜を電解メッキにより形成す
るようにしたものである。請求項１７に記載の発明は、
請求項１３〜１６のいずれかに記載の発明において、前
記データ信号ラインを低抵抗金属膜によって形成するよ
うにしたものである。請求項１８に記載の発明は、請求
項１３〜１７のいずれかに記載の発明において、前記デ
ータ信号ラインの接続パッドを、低抵抗金属膜上に、該
低抵抗金属膜よりも酸化還元電位の高い金属材料からな
る金属膜および前記画素電極の材料である透明金属酸化
物からなる金属膜が設けられたものによって形成するよ
うにしたものである。請求項１９に記載の発明は、請求
項１３〜１６のいずれかに記載の発明において、前記デ
ータ信号ラインを、低抵抗金属膜上に、該低抵抗金属膜
よりも酸化還元電位の高い金属材料からなる金属膜が設
けられたものによって形成するようにしたものである。
請求項２０に記載の発明は、請求項１３〜１９のいずれ
かに記載の発明において、前記データ信号ラインの接続
パッドを、低抵抗金属膜上に、該低抵抗金属膜よりも酸
化還元電位の高い金属材料からなる金属膜が設けられた
ものによって形成するようにしたものである。請求項２
１に記載の発明は、請求項１３〜２０のいずれかに記載
の発明において、少なくとも前記画素電極を除く前記各
要素をオーバーコート膜によって覆い、該オーバーコー
ト膜上に前記画素電極を形成するようにしたものであ
る。請求項２２に記載の発明は、請求項２１に記載の発
明において、前記画素電極を、前記オーバーコート膜に
形成されたコンタクトホールを介して露出された前記薄
膜トランジスタの低抵抗金属膜からなるソース電極に、
前記低抵抗金属膜よりも酸化還元電位の高い金属材料か
らなる金属膜を介して接続するようにしたものである。
請求項２３に記載の発明は、請求項２２に記載の発明に
おいて、前記オーバーコート膜上に、前記低抵抗金属膜
よりも酸化還元電位の高い金属材料からなる金属膜およ
び画素電極形成用膜を成膜し、前記画素電極形成用膜に
より前記画素電極を形成するとともに、該画素電極下に
前記金属膜を残存させるようにしたものである。請求項
２４に記載の発明は、請求項２３に記載の発明におい
て、前記画素電極形成用膜下の前記金属膜を成膜する前
に、前記オーバーコート膜に前記コンタクトホールを形
成し、次いでウェット処理、ドライ処理を行うようにし
たものである。請求項２５に記載の発明は、請求項２４
に記載の発明において、前記画素電極下の前記金属膜の
膜厚を５０Å程度とするようにしたものである。そし
て、請求項１または１３に記載の発明によれば、走査信
号ラインを、表面に陽極酸化膜を有しないＡｌ系金属膜
もしくは低抵抗金属膜によって形成しているので、陽極
酸化工程が不要となり、製造工程数を少なくすることが
できる。また、走査信号ラインの接続パッドを、Ａｌ系
金属膜上に、該Ａｌ系金属膜よりも酸化還元電位の高い
金属材料からなる金属膜を設けたものによって形成して
いるので、複数層からなる接続パッドのコンタクト特性
を良好とすることができる。

【００２８】

【発明の実施の形態】（第１実施形態）図１はこの発明
の第１実施形態におけるアクティブマトリクス型液晶表
示パネルの製造工程を示し、図２〜図９はそれぞれその
各製造工程における断面図を示したものである。なお、
この第１実施形態において、液晶表示パネル複数個分に
対応する大きさのガラス基板上に画素電極等が形成され
た状態における等価回路的平面図は図２７に示す従来の
場合と同じであるので、説明の便宜上、図２〜図９にお
いて、図２７等と同一名称のものには同一の符合を付し
て説明することとする。

【００２９】この第１実施形態において液晶表示パネル
を製造する場合には、まず図１の１層成膜工程Ｓ１にお
いて、図示していないが、ガラス基板の上面にＡｌやＡ
ｌ合金等からなるＡｌ系金属膜（低抵抗金属膜）を成膜
し、次いで図１の第１のフォトレジスト形成工程Ｓ２に
おいて、Ａｌ系金属膜の上面に第１のフォトレジスト膜
を形成し、次いで図１の走査信号ライン等形成工程Ｓ３
において、第１のフォトレジスト膜をマスクとしてＡｌ
系金属膜をエッチングし、次いで第１のフォトレジスト
膜を剥離する。

【００３０】すると、図２に示すように、ガラス基板１
の上面に、Ａｌ系金属膜からなる、薄膜トランジスタ８
のゲート電極Ｇ、走査信号ライン９、補助容量ライン１
１、保護リング１３の一部１３ａ（この場合、図２７に
示す保護リング１３の上辺部、下辺部および右辺部、以
下、上部保護リング１３ａという。）、下層接続パッド
１８ａが形成される。また、図２７に示す給電ライン１
６、接続パッド２１、２２、外部接続端子２３、配線２
４、共通ライン２５、接続パッド２６等が形成される。
なお、この場合も、保護素子１４、１５の保護用薄膜ト
ランジスタの形成は薄膜トランジスタ８の形成とほぼ同
じであるので、その説明を省略する。

【００３１】次に、図１の３層成膜工程Ｓ４において、
図３に示すように、窒化シリコンからなるゲート絶縁膜
３１、真性アモルファスシリコンからなる半導体膜３
２、窒化シリコンからなるチャネル保護膜形成用膜３３
を連続して成膜する。次に、図１の第２のフォトレジス
ト形成工程Ｓ５において、チャネル保護膜形成用膜３３
の上面に第２のフォトレジスト膜を塗布し、次いで裏面
側からゲート電極Ｇ等をマスクとして露光を行うととも
に、表面側から図示しないフォトマスクを用いて露光を
行い、次いで現像する。すると、図３に示すように、薄
膜トランジスタ８のゲート電極Ｇ上におけるチャネル保
護膜形成用膜３３の上面に第２のフォトレジスト膜３４
ａが形成される。また、両ライン９、１０交差領域にお
けるチャネル保護膜形成用膜３３の上面に第２のフォト
レジスト膜３４ｂが形成される。

【００３２】次に、図１のチャネル保護膜形成工程Ｓ６
において、第２のフォトレジスト膜３４ａ、３４ｂをマ
スクとしてチャネル保護膜形成用膜３３をドライエッチ
ングする。すると、図４に示すように、第２のフォトレ
ジスト膜３４ａ、３４ｂの各下にチャネル保護膜３３
ａ、３３ｂが形成される。この場合、ドライエッチング
であるので、半導体膜３２に欠陥があっても、ゲート絶
縁膜３１にピンホールが形成されることがない。このた
め、ゲート電極Ｇを含む走査信号ライン９等を、表面に
陽極酸化膜を有しないＡｌ系金属膜のみによって形成し
ても、ゲート絶縁膜３１の絶縁耐圧が低下しないように
することができる。また、チャネル保護膜３３ｂは、両
ライン９、１０交差領域における絶縁耐圧の向上を図る
ためのものである。この後、第２のフォトレジスト膜３
４ａ、３４ｂを剥離する。

【００３３】次に、図１のｎ型アモルファスシリコン成
膜工程Ｓ７において、図５に示すように、ｎ型アモルフ
ァスシリコン膜３５を成膜する。次に、図１の１層成膜
工程Ｓ８において、図５に示すように、Ａｌ系金属膜３
７を成膜する。次に、図１の第３のフォトレジスト形成
工程Ｓ９において、図５に示すように、Ａｌ系金属膜３
７の上面の各所定の箇所に第３のフォトレジスト膜３９
ａ〜３９ｄを形成する。この場合、第３のフォトレジス
ト膜３９ａ、３９ｂは、薄膜トランジスタ８のドレイン
電極Ｄおよびソース電極Ｓ等を形成するためのものであ
る。第３のフォトレジスト膜３９ｃは、データ信号ライ
ン１０および下層接続パッドを形成するためのものであ
る。第３のフォトレジスト膜３９ｄは、保護リング１３
の残りの部分、つまり図２７に示す保護リング１３の左
辺部を形成するためのものである。

【００３４】次に、図１のデータ信号ライン等形成工程
Ｓ１０において、第３のフォトレジスト膜３９ａ〜３９
ｄをマスクとしてＡｌ系金属膜３７をエッチングし、次
いで図１のデバイスエリア形成工程Ｓ１１において、第
３のフォトレジスト膜３９ａ〜３９ｄをマスクとしてｎ
型アモルファスシリコン膜３５および半導体膜３２をエ
ッチングする。

【００３５】すると、図６に示すように、データ信号ラ
イン１０および下層接続パッド２０ａが形成される。こ
の場合、データ信号ライン１０および下層接続パッド２
０ａは、下から順に、半導体膜３２、ｎ型アモルファス
シリコン膜３５、Ａｌ系金属膜３７の３層構造となる。

【００３６】また、薄膜トランジスタ８等形成領域にお
いては、ゲート絶縁膜３１の上面の所定の箇所に半導体
膜３２ａが形成されるとともに、チャネル保護膜３３ａ
の上面両側および半導体膜３２ａの上面両側にドレイン
電極Ｄおよびソース電極Ｓが形成される。この場合、ド
レイン電極Ｄおよびソース電極Ｓは、下から順に、ｎ型
アモルファスシリコン膜３５およびＡｌ系金属膜３７の
２層構造となる。

【００３７】さらに、保護リング１３の残りの部分１３
ｂ、つまり図２７に示す保護リング１３の左辺部が形成
される。この場合、保護リング１３の残りの部分１３ｂ
（以下、上部保護リング１３ｂという。）は、下から順
に、半導体膜３２、ｎ型アモルファスシリコン膜３５、
Ａｌ系金属膜３７の３層構造となる。この後、第３のフ
ォトレジスト膜３９ａ〜３９ｄを剥離する。

【００３８】次に、図１のオーバーコート成膜工程Ｓ１
２において、窒化シリコンからなるオーバーコート膜４
１（図７参照）を成膜し、次いで図１の第４のフォトレ
ジスト形成工程Ｓ１３において、オーバーコート膜４１
の上面に第４のフォトレジスト膜（図示せず）を形成
し、次いで図１のコンタクトホール形成工程Ｓ１４にお
いて、第４のフォトレジスト膜をマスクとしてオーバー
コート膜４１およびゲート絶縁膜３１の各所定の箇所に
コンタクトホールを形成し、次いで第４のフォトレジス
ト膜を剥離する。

【００３９】すると、図７に示すように、薄膜トランジ
スタ８等形成領域においては、ソース電極Ｓに対応する
部分におけるオーバーコート膜４１にコンタクトホール
４２が形成される。また、保護リング１３のジャンパ線
１２形成領域においては、下部保護リング１３ａの接続
部に対応する部分におけるオーバーコート膜４１および
ゲート絶縁膜３１にコンタクトホール４３が形成される
とともに、上部保護リング１３ｂの接続部に対応する部
分におけるオーバーコート膜４１にコンタクトホール４
４が形成される。また、接続パッド２０形成領域におい
ては、下層接続パッド２０ａに対応する部分におけるオ
ーバーコート膜４１にコンタクトホール４５が形成され
る。さらに、接続パッド１８形成領域においては、下層
接続パッド１８ａに対応する部分におけるオーバーコー
ト膜４１およびゲート絶縁膜３１にコンタクトホール４
６が形成される。

【００４０】次に、図１の１層成膜工程Ｓ１５におい
て、図８に示すように、Ａｌ系金属膜よりも酸化還元電
位が高いＣｒやＣｒＯｘ（Ｃｒ酸化物）等からなるＣｒ
系金属膜６１を成膜する。このＣｒ系金属膜６１は、Ａ
ｌとＩＴＯとのコンタクト特性を改善するためのもので
ある。なお、Ｃｒ系金属膜６１は、Ｃｒ系に限らずＷや
Ｍｏ等を用いることもできるものであり、その膜厚は、
後述する画素電極７の部分における光透過性を良好とす
るために、５０Å程度が好ましい。

【００４１】次に、図１のＩＴＯ成膜工程Ｓ１６におい
て、図８に示すように、ＩＴＯ膜４７を成膜する。次
に、図１の第５のフォトレジスト形成工程Ｓ１７におい
て、図８に示すように、ＩＴＯ膜４７の上面の各所定の
箇所に第５のフォトレジスト膜４８ａ〜４８ｄを形成す
る。この場合、第５のフォトレジスト膜４８ａは、画素
電極７を形成するためのものである。第５のフォトレジ
スト膜４８ｂは、保護リング１３のジャンパ線１２を形
成するためのものである。第５のフォトレジスト膜４８
ｃ、４８ｄは、上層接続パッドを形成するためのもので
ある。

【００４２】次に、図１の画素電極等形成工程Ｓ１８に
おいて、第５のフォトレジスト膜４８ａ〜４８ｄをマス
クとしてＩＴＯ膜４７およびＣｒ系金属膜６１をエッチ
ングし、次いで第５のフォトレジスト膜４８ａ〜４８ｄ
を剥離する。すると、図９に示すように、薄膜トランジ
スタ８等形成領域においては、オーバーコート膜４１の
上面の所定の箇所にＩＴＯ膜からなる画素電極７（その
下に形成されたＣｒ系金属膜６１を含む）がコンタクト
ホール４２を介してソース電極Ｓに接続されて形成され
る。また、保護リング１３のジャンパ線１２形成領域に
おいては、オーバーコート膜４１の上面の所定の箇所に
ＩＴＯ膜からなるジャンパ線１２（その下に形成された
Ｃｒ系金属膜６１を含む）が形成される。この場合、ジ
ャンパ線１２の一端部はコンタクトホール４３を介して
下部保護リング１３ａに接続され、他端部はコンタクト
ホール４４を介して上部保護リング１３ｂに接続され
る。

【００４３】また、接続パッド２０形成領域において
は、オーバーコート膜４１の上面の所定の箇所にＩＴＯ
膜からなる上層接続パッド２０ｂ（その下に形成された
Ｃｒ系金属膜６１を含む）がコンタクトホール４５を介
して下層接続パッド２０ａに接続されて形成される。さ
らに、接続パッド１８形成領域においては、オーバーコ
ート膜４１の上面の所定の箇所にＩＴＯ膜からなる上層
接続パッド１８ｂ（その下に形成されたＣｒ系金属膜６
１を含む）がコンタクトホール４６を介して下層接続パ
ッド１８ａに接続されて形成される。かくして、第１実
施形態における液晶表示パネルが得られる。

【００４４】以上のように、第１実施形態における液晶
表示パネルの製造方法では、ゲート電極Ｇを含む走査信
号ライン９等を、表面に陽極酸化膜を有しないＡｌ系金
属膜によって形成しているので、陽極酸化工程が不要と
なり、製造工程数を少なくすることができる。また、走
査信号ライン９の接続パッド１８を、Ａｌ系金属膜から
なる下層接続パッド１８ａ上に、Ｃｒ系金属膜（画素電
極７の材料であるＩＴＯ（透明金属酸化物）よりも酸化
還元電位の高い金属材料からなる金属膜）およびＩＴＯ
膜からなる上層接続パッド１８ｂを設けたものによって
形成しているので、つまりＡｌ系金属膜とＩＴＯ膜との
間にこの両者に対するコンタクト特性が良好なＣｒ系金
属膜を介在させているので、３層からなる接続パッド１
８のコンタクト特性を良好とすることができる。このよ
うなことは、画素電極７とソース電極Ｓとのコンタクト
特性、５層からなる接続パッド２０のコンタクト特性、
ジャンパ線１２の接続部のコンタクト特性についても同
様である。

【００４５】ところで、例えば図３８（Ａ）に示すよう
に、ガラス基板６１上にＡｌ系金属膜６２およびＣｒ膜
６３を成膜し、Ｃｒ膜６３上に形成したフォトレジスト
膜６４をマスクとしてＣｒ膜６３をエッチングした後に
その下のＡｌ系金属膜６２をエッチングすると、図３８
（Ｂ）に示すように、Ａｌ系金属膜６２がサイドエッチ
ングされることにより、Ａｌ系金属膜６２の上面の両サ
イドにＣｒ膜６３のひさし６３ａが形成される。したが
って、フォトレジスト膜６４を剥離し、その上面に絶縁
膜（図３７に示す従来例の場合、オーバーコート膜４
１）を成膜すると、ステップカバレッジが悪化し、絶縁
膜の信頼性が低下してしまう。

【００４６】これに対して、上記第１実施形態の場合に
は、図１の１層成膜工程Ｓ１５において、図８に示すよ
うに、コンタクトホール４２〜４６内のＡｌ系金属膜の
表面にＣｒ系金属膜６１を成膜し、図１の画素電極等形
成工程Ｓ１８において、Ｃｒ系金属膜６１をエッチング
しているので、コンタクトホール４２〜４６内のＡｌ系
金属膜がサイドエッチングされることがなく、その上面
の両サイドにＣｒ系金属膜６１のひさしが形成されるこ
ともない。したがって、ステップカバレッジを改善する
ことができ、オーバーコート膜４１の信頼性を向上する
ことができる。

【００４７】なお、上記第１実施形態では、図１のコン
タクトホール形成工程Ｓ１４後の１層成膜工程Ｓ１５に
おいて、図８に示すように、Ｃｒ系金属膜６１を成膜し
ているが、コンタクトホール４２〜４６が６μｍ角であ
る場合、コンタクト抵抗が１００ｋΩのオーダーとな
り、比較的高抵抗となってしまう。そこで、図７に示す
コンタクトホール４２〜４６を形成した後に、まず希塩
酸等を用いてウェット処理を行い、次いでＡｒガス等を
用いたリアクティブイオンエッチング装置等を用いてド
ライ処理を行う。すると、コンタクトホール４２〜４６
が６μｍ角である場合、コンタクト抵抗を１ｋΩのオー
ダーまで低減することができる。

【００４８】（第２実施形態）図１０はこの発明の第２
実施形態におけるアクティブマトリクス型液晶表示パネ
ルの製造工程を示し、図１１〜図２０はそれぞれその各
製造工程における断面図を示したものである。なお、こ
の第２実施形態においても、液晶表示パネル複数個分に
対応する大きさのガラス基板上に画素電極等が形成され
た状態における等価回路的平面図は図２７に示す従来の
場合と同じであるので、説明の便宜上、図１１〜図２０
において、図２７等と同一名称のものには同一の符合を
付して説明することとする。

【００４９】この第２実施形態において液晶表示パネル
を製造する場合には、まず図１０の１層成膜工程Ｓ１に
おいて、図示していないが、ガラス基板の上面にＡｌや
Ａｌ合金等からなるＡｌ系金属膜を成膜し、次いで図１
０の第１のフォトレジスト形成工程Ｓ２において、Ａｌ
系金属膜の上面に第１のフォトレジスト膜を形成し、次
いで図１０の走査信号ライン等形成工程Ｓ３において、
第１のフォトレジスト膜をマスクとしてＡｌ系金属膜を
エッチングし、次いで第１のフォトレジスト膜を剥離す
る。

【００５０】すると、図１１に示すように、ガラス基板
１の上面に、Ａｌ系金属膜からなる、薄膜トランジスタ
８のゲート電極Ｇ、走査信号ライン９、補助容量ライン
１１、保護リング１３の一部１３ａ（この場合、図２７
に示す保護リング１３の上辺部、下辺部および右辺部、
以下、下部保護リング１３ａという。）、下層接続パッ
ド１８ａが形成される。また、図２７に示す給電ライン
１６、接続パッド２１、２２、外部接続端子２３、配線
２４、共通ライン２５、接続パッド２６等が形成され
る。なお、この場合も、保護素子１４、１５の保護用薄
膜トランジスタの形成は薄膜トランジスタ８の形成とほ
ぼ同じであるので、その説明を省略する。

【００５１】次に、図１０の電解メッキ工程Ｓ４におい
て、図２７に示す給電ライン１６をメッキ電流路として
Ａｌ系金属膜よりも酸化還元電位の高いＣｒの電解メッ
キを行うことにより、図１２に示すように、ゲート電極
Ｇ、走査信号ライン９、補助容量ライン１１、下部保護
リング１３ａ、下層接続パッド１８ａ等の表面にＣｒメ
ッキ膜５１を形成する。したがって、ゲート電極Ｇ、走
査信号ライン９、補助容量ライン１１、下部保護リング
１３ａ、下層接続パッド１８ａ等は、実質的には、Ａｌ
系金属膜とその表面に形成されたＣｒメッキ膜５１との
２層構造となる。そこで、以下において、説明の都合
上、これらの２層構造のものをゲート電極Ｇ、走査信号
ライン９、補助容量ライン１１、下部保護リング１３
ａ、下層接続パッド１８ａということとする。なお、Ｃ
ｒメッキ膜５１は、Ｃｒに限らずＷやＭｏ等を用いても
よく、また、無電解メッキにより形成するようにしても
よい。

【００５２】次に、図１０の３層成膜工程Ｓ５におい
て、図１３に示すように、窒化シリコンからなるゲート
絶縁膜３１、真性アモルファスシリコンからなる半導体
膜３２、窒化シリコンからなるチャネル保護膜形成用膜
３３を連続して成膜する。次に、図１０の第２のフォト
レジスト形成工程Ｓ６において、チャネル保護膜形成用
膜３３の上面に第２のフォトレジスト膜を塗布し、次い
で裏面側からゲート電極Ｇ等をマスクとして露光を行う
とともに、表面側から図示しないフォトマスクを用いて
露光を行い、次いで現像する。すると、図１３に示すよ
うに、薄膜トランジスタ８のゲート電極Ｇ上におけるチ
ャネル保護膜形成用膜３３の上面に第２のフォトレジス
ト膜３４ａが形成される。また、両ライン９、１０交差
領域におけるチャネル保護膜形成用膜３３の上面に第２
のフォトレジスト膜３４ｂが形成される。

【００５３】次に、図１０のチャネル保護膜形成工程Ｓ
７において、第２のフォトレジスト膜３４ａ、３４ｂを
マスクとしてチャネル保護膜形成用膜３３をドライエッ
チングする。すると、図１４に示すように、第２のフォ
トレジスト膜３４ａ、３４ｂの各下にチャネル保護膜３
３ａ、３３ｂが形成される。この場合も、ドライエッチ
ングであるので、半導体膜３２に欠陥があっても、ゲー
ト絶縁膜３１にピンホールが形成されることがない。こ
のため、ゲート電極Ｇを含む走査信号ライン９等を、表
面に陽極酸化膜を有しないＡｌ系金属膜等によって形成
しても、ゲート絶縁膜３１の絶縁耐圧が低下しないよう
にすることができる。また、チャネル保護膜３３ｂは、
両ライン９、１０交差領域における絶縁耐圧の向上を図
るためのものである。この後、第２のフォトレジスト膜
３４ａ、３４ｂを剥離する。

【００５４】次に、図１０のｎ型アモルファスシリコン
成膜工程Ｓ８において、図１５に示すように、ｎ型アモ
ルファスシリコン膜３５を成膜し、必要に応じてｎ型ア
モルファスシリコン膜３５の表面にシリサイド化抑制の
ための処理を施す。次に、図１０の２層成膜工程Ｓ９に
おいて、図１５に示すように、Ｃｒ膜３６およびＡｌ系
金属膜３７を連続して成膜する。

【００５５】次に、図１０の第３のフォトレジスト形成
工程Ｓ１０において、図１５に示すように、Ａｌ系金属
膜３７の上面の各所定の箇所に第３のフォトレジスト膜
３９ａ〜３９ｄを形成する。この場合、第３のフォトレ
ジスト膜３９ａ、３９ｂは、薄膜トランジスタ８のドレ
イン電極Ｄおよびソース電極Ｓ等を形成するためのもの
である。第３のフォトレジスト膜３９ｃは、データ信号
ライン１０および下層接続パッドを形成するためのもの
である。第３のフォトレジスト膜３９ｄは、保護リング
１３の残りの部分、つまり図２７に示す保護リング１３
の左辺部を形成するためのものである。

【００５６】次に、図１０のデータ信号ライン等形成工
程Ｓ１１において、第３のフォトレジスト膜３９ａ〜３
９ｄをマスクとしてＡｌ系金属膜３７およびＣｒ膜３６
をエッチングし、次いで図１０のデバイスエリア形成工
程Ｓ１２において、第３のフォトレジスト膜３９ａ〜３
９ｄをマスクとしてｎ型アモルファスシリコン膜３５お
よび半導体膜３２をエッチングする。

【００５７】すると、図１６に示すように、データ信号
ライン１０および下層接続パッド２０ａが形成される。
この場合、データ信号ライン１０および下層接続パッド
２０ａは、下から順に、半導体膜３２、ｎ型アモルファ
スシリコン膜３５、Ｃｒ膜３６、Ａｌ系金属膜３７の４
層構造となる。

【００５８】また、薄膜トランジスタ８等形成領域にお
いては、ゲート絶縁膜３１の上面の所定の箇所に半導体
膜３２ａが形成されるとともに、チャネル保護膜３３ａ
の上面両側および半導体膜３２ａの上面両側にドレイン
電極Ｄおよびソース電極Ｓが形成される。この場合、ド
レイン電極Ｄおよびソース電極Ｓは、下から順に、ｎ型
アモルファスシリコン膜３５、Ｃｒ膜３６、Ａｌ系金属
膜３７の３層構造となる。

【００５９】さらに、保護リング１３の残りの部分１３
ｂ、つまり図２７に示す保護リング１３の左辺部が形成
される。この場合、保護リング１３の残りの部分１３ｂ
（以下、上部保護リング１３ｂという。）は、下から順
に、半導体膜３２、ｎ型アモルファスシリコン膜３５、
Ｃｒ膜３６、Ａｌ系金属膜３７の４層構造となる。この
後、第３のフォトレジスト膜３９ａ〜３９ｄを剥離す
る。

【００６０】次に、図１０の電解メッキ工程Ｓ１３にお
いて、図２７に示す給電ライン１６をメッキ電流路とし
てＣｒの電解メッキを行うことにより、図１７に示すよ
うに、ドレイン電極Ｄ、ソース電極Ｓ、データ信号ライ
ン１０、上部保護リング１３ｂ、下層接続パッド２０ａ
等の表面にＣｒメッキ膜５２を形成する。したがって、
ドレイン電極Ｄ、ソース電極Ｓ、データ信号ライン１
０、上部保護リング１３ｂ、下層接続パッド２０ａ等
は、実質的には、Ａｌ系金属膜３７の表面にＣｒメッキ
膜５１が設けられた構造となる。そこで、以下におい
て、説明の都合上、これらの構造のものをドレイン電極
Ｄ、ソース電極Ｓ、データ信号ライン１０、上部保護リ
ング１３ｂ、下層接続パッド２０ａということとする。
なお、Ｃｒメッキ膜５２は、Ｃｒに限らずＷやＭｏ等を
用いてもよく、また、無電解メッキにより形成するよう
にしてもよい。

【００６１】次に、図１０のオーバーコート成膜工程Ｓ
１４において、窒化シリコンからなるオーバーコート膜
４１（図１８参照）を成膜し、次いで図１０の第４のフ
ォトレジスト形成工程Ｓ１５において、オーバーコート
膜４１の上面に第４のフォトレジスト膜（図示せず）を
形成し、次いで図１０のコンタクトホール形成工程Ｓ１
６において、第４のフォトレジスト膜をマスクとしてオ
ーバーコート膜４１およびゲート絶縁膜３１の各所定の
箇所にコンタクトホールを形成し、次いで第４のフォト
レジスト膜を剥離する。

【００６２】すると、図１８に示すように、薄膜トラン
ジスタ８等形成領域においては、ソース電極Ｓに対応す
る部分におけるオーバーコート膜４１にコンタクトホー
ル４２が形成される。また、保護リング１３のジャンパ
線１２形成領域においては、下部保護リング１３ａの接
続部に対応する部分におけるオーバーコート膜４１およ
びゲート絶縁膜３１にコンタクトホール４３が形成され
るとともに、上部保護リング１３ｂの接続部に対応する
部分におけるオーバーコート膜４１にコンタクトホール
４４が形成される。また、接続パッド２０形成領域にお
いては、下層接続パッド２０ａに対応する部分における
オーバーコート膜４１にコンタクトホール４５が形成さ
れる。さらに、接続パッド１８形成領域においては、下
層接続パッド１８ａに対応する部分におけるオーバーコ
ート膜４１およびゲート絶縁膜３１にコンタクトホール
４６が形成される。

【００６３】次に、図１０のＩＴＯ成膜工程Ｓ１７にお
いて、図１９に示すように、ＩＴＯ膜４７を成膜する。
次に、図１０の第５のフォトレジスト形成工程Ｓ１８に
おいて、図１９に示すように、ＩＴＯ膜４７の上面の各
所定の箇所に第５のフォトレジスト膜４８ａ〜４８ｄを
形成する。この場合、第５のフォトレジスト膜４８ａ
は、画素電極７を形成するためのものである。第５のフ
ォトレジスト膜４８ｂは、保護リング１３のジャンパ線
１２を形成するためのものである。第５のフォトレジス
ト膜４８ｃ、４８ｄは、上層接続パッドを形成するため
のものである。

【００６４】次に、図１０の画素電極等形成工程Ｓ１９
において、第５のフォトレジスト膜４８ａ〜４８ｄをマ
スクとしてＩＴＯ膜４７をエッチングし、次いで第５の
フォトレジスト膜４８ａ〜４８ｄを剥離する。すると、
図２０に示すように、薄膜トランジスタ８等形成領域に
おいては、オーバーコート膜４１の上面の所定の箇所に
画素電極７がコンタクトホール４２を介してソース電極
Ｓに接続されて形成される。また、保護リング１３のジ
ャンパ線１２形成領域においては、オーバーコート膜４
１の上面の所定の箇所にＩＴＯ膜からなるジャンパ線１
２が形成される。この場合、ジャンパ線１２の一端部は
コンタクトホール４３を介して下部保護リング１３ａに
接続され、他端部はコンタクトホール４４を介して上部
保護リング１３ｂに接続される。

【００６５】また、接続パッド２０形成領域において
は、オーバーコート膜４１の上面の所定の箇所にＩＴＯ
膜からなる上層接続パッド２０ｂがコンタクトホール４
５を介して下層接続パッド２０ａに接続されて形成され
る。さらに、接続パッド１８形成領域においては、オー
バーコート膜４１の上面の所定の箇所にＩＴＯ膜からな
る上層接続パッド１８ｂがコンタクトホール４６を介し
て下層接続パッド１８ａに接続されて形成される。かく
して、第２実施形態における液晶表示パネルが得られ
る。

【００６６】以上のように、第２実施形態における液晶
表示パネルの製造方法では、ゲート電極Ｇを含む走査信
号ライン９等を、表面に陽極酸化膜を有しないＡｌ系金
属膜等によって形成しているので、陽極酸化工程が不要
となり、製造工程数を少なくすることができる。また、
走査信号ライン９の接続パッド１８を、Ａｌ系金属膜お
よびＣｒメッキ膜（画素電極７の材料であるＩＴＯ（透
明金属酸化物）よりも酸化還元電位の高い金属材料から
なる金属膜）からなる下層接続パッド１８ａ上に、ＩＴ
Ｏ膜からなる上層接続パッド１８ｂを設けたものによっ
て形成しているので、つまりＡｌ系金属膜とＩＴＯ膜と
の間にこの両者に対するコンタクト特性が良好なＣｒメ
ッキ膜を介在させているので、３層からなる接続パッド
１８のコンタクト特性を良好とすることができる。この
ようなことは、画素電極７とソース電極Ｓとのコンタク
ト特性、６層からなる接続パッド２０のコンタクト特
性、ジャンパ線１２の接続部のコンタクト特性について
も同様である。

【００６７】また、図１０の電解メッキ工程Ｓ４におい
て、図１２に示すように、Ａｌ系金属膜の表面にＣｒメ
ッキ膜５１を形成し、また図１０の電解メッキ工程Ｓ１
３において、図１７に示すように、Ａｌ系金属膜３７の
表面にＣｒメッキ膜５２を形成しているので、Ａｌ系金
属膜３７等がサイドエッチングされることがなく、Ａｌ
系金属膜３７等の上面の両サイドにＣｒメッキ膜５１、
５２のひさしが形成されることもない。したがって、ス
テップカバレッジを改善することができ、オーバーコー
ト膜４１およびゲート絶縁膜３１の信頼性を向上するこ
とができる。

【００６８】（第１および第２実施形態の変形例）上記
第１実施形態において、図２１に示すように、ゲート電
極Ｇ、走査信号ライン９、補助容量ライン１１、下部保
護リング１３ａ、下層接続パッド１８ａ等を、Ａｌ系金
属膜とその表面に形成されたＣｒメッキ膜７１との２層
構造としてもよい。この場合、Ｃｒメッキ膜７１の形成
は、電解メッキ、無電解メッキのいずれであってもよ
い。

【００６９】また、上記第１実施形態において、図２２
に示すように、ゲート電極Ｇ、走査信号ライン９、補助
容量ライン１１、下部保護リング１３ａ、下層接続パッ
ド１８ａ等を、下から順に、Ａｌ系金属膜およびＣｒ膜
７２の２層構造としてもよい。この場合、ガラス基板１
上にＡｌ系金属膜およびＣｒ膜を連続して成膜し、図１
の走査信号ライン等形成工程Ｓ３において、Ｃｒ膜およ
びＡｌ系金属膜をパターニングすればよい。

【００７０】さらに、上記第１実施形態において、図２
３に示すように、データ信号ライン１０、上部保護リン
グ１３ｂおよび下層接続パッド２０ａを、下から順に、
半導体膜、ｎ型アモルファスシリコン膜、Ｃｒ膜、Ａｌ
系金属膜の４層構造とし、ドレイン電極Ｄおよびソース
電極Ｓを、下から順に、ｎ型アモルファスシリコン膜、
Ｃｒ膜、Ａｌ系金属膜の３層構造としてもよい。

【００７１】また、上記第２実施形態の図１９に示す工
程において、フォトレジスト膜４８ｃ、４８ｄを形成せ
ず、図２４に示すように、接続パッド１８、２０を下層
接続パッド１８ａ、２０ａのみによって形成するように
してもよい。このようにしても、下層接続パッド１８
ａ、２０ａのうち、Ａｌ系金属膜がその上のＣｒメッキ
膜によって覆われるので、当該Ａｌ系金属膜の表面が酸
化されることはない。

【００７２】また、上記第２実施形態において、図２５
に示すように、ゲート電極Ｇ、走査信号ライン９、補助
容量ライン１１、下部保護リング１３ａ、下層接続パッ
ド１８ａ等を、下から順に、Ａｌ系金属膜およびＣｒ膜
７３の２層構造としてもよい。この場合、ガラス基板１
上にＡｌ系金属膜およびＣｒ膜を連続して成膜し、図１
０の走査信号ライン等形成工程Ｓ３において、Ｃｒ膜お
よびＡｌ系金属膜をパターニングすればよい。

【００７３】さらに、上記第２実施形態において、図２
６に示すように、データ信号ライン１０、上部保護リン
グ１３ｂおよび下層接続パッド２０ａを、下から順に、
半導体膜、ｎ型アモルファスシリコン膜、Ａｌ系金属
膜、Ｃｒメッキ膜の４層構造とし、ドレイン電極Ｄおよ
びソース電極Ｓを、下から順に、ｎ型アモルファスシリ
コン膜、Ａｌ系金属膜、Ｃｒメッキ膜の３層構造として
もよい。

【００７４】加えて、上記第１および第２実施形態で
は、薄膜トランジスタ８のソース・ドレイン領域となる
ｎ型アモルファスシリコン膜領域を、図１または図１０
のｎ型アモルファスシリコン成膜工程Ｓ７またはＳ８に
示すプラズマＣＶＤ法等による成膜により形成した場合
について説明したが、これに限らず、イオンドーピング
法によりチャネル保護膜３３ａ、３３ｂをマスクとして
半導体膜３２にリンイオン等のｎ型イオンをドーピング
して形成するようにしてもよい。

【００７５】また、上記実施形態においては、走査信号
ライン９の接続パッド１８はＡｌ系金属膜上に該Ａｌ系
金属膜よりも酸化還元電位が高い金属膜を設けた積層構
造を有するものであるが、接続パッド１８上に半導体チ
ップを直接フェースダウンボンディングする場合など
は、金で形成されたバンプ電極とのコンタクト抵抗を低
く抑えることができるから、Ａｌ系金属膜の単層として
もよい。また、データ信号ライン１０は、該データ信号
ラインの長さが短い場合には、画素電極７の材料である
ＩＴＯとのコンタクト抵抗が小さいＣｒ等の単層とする
こともできる。

【００７６】

【発明の効果】以上説明したように、請求項１または１
３に記載の発明によれば、走査信号ラインを、表面に陽
極酸化膜を有しないＡｌ系金属膜もしくは低抵抗金属膜
によって形成しているので、陽極酸化工程が不要とな
り、製造工程数を少なくすることができる。また、走査
信号ラインの接続パッドを、Ａｌ系金属膜上に、該Ａｌ
系金属膜よりも酸化還元電位の高い金属材料からなる金
属膜を設けたものによって形成しているので、複数層か
らなる接続パッドのコンタクト特性を良好とすることが
できる。

【図面の簡単な説明】

【図１】この発明の第１実施形態における液晶表示パネ
ルの製造工程を示す図。

【図２】図１の当初の工程を示す断面図。

【図３】図２に続く工程を示す断面図。

【図４】図３に続く工程を示す断面図。

【図５】図４に続く工程を示す断面図。

【図６】図５に続く工程を示す断面図。

【図７】図６に続く工程を示す断面図。

【図８】図７に続く工程を示す断面図。

【図９】図８に続く工程を示す断面図。

【図１０】この発明の第２実施形態における液晶表示パ
ネルの製造工程を示す図。

【図１１】図１０の当初の工程を示す断面図。

【図１２】図１１に続く工程を示す断面図。

【図１３】図１２に続く工程を示す断面図。

【図１４】図１３に続く工程を示す断面図。

【図１５】図１４に続く工程を示す断面図。

【図１６】図１５に続く工程を示す断面図。

【図１７】図１６に続く工程を示す断面図。

【図１８】図１７に続く工程を示す断面図。

【図１９】図１８に続く工程を示す断面図。

【図２０】図１９に続く工程を示す断面図。

【図２１】上記第１実施形態の第１の変形例を示す断面
図。

【図２２】上記第１実施形態の第２の変形例を示す断面
図。

【図２３】上記第１実施形態の第３の変形例を示す断面
図。

【図２４】上記第２実施形態の第１の変形例を示す断面
図。

【図２５】上記第２実施形態の第２の変形例を示す断面
図。

【図２６】上記第２実施形態の第３の変形例を示す断面
図。

【図２７】従来例を説明するために示すもので、液晶表
示パネル複数個分に対応する大きさのガラス基板上に画
素電極等が形成された状態における等価回路的平面図。

【図２８】図２７に示す液晶表示パネルの製造工程を示
す図。

【図２９】図２８の当初の工程を示す断面図。

【図３０】図２９に続く工程を示す断面図。

【図３１】図３０に続く工程を示す断面図。

【図３２】図３１に続く工程を示す断面図。

【図３３】図３２に続く工程を示す断面図。

【図３４】図３３に続く工程を示す断面図。

【図３５】図３４に続く工程を示す断面図。

【図３６】図３５に続く工程を示す断面図。

【図３７】図３６に続く工程を示す断面図。

【図３８】（Ａ）および（Ｂ）は従来例の問題点の１つ
を説明するために示す断面図。

【符号の説明】

１ガラス基板７画素電極８薄膜トランジスタ９走査信号ライン１０データ信号ライン１１補助容量ライン１３保護リング１４、１５保護素子１６給電ライン１８、２０接続パッド３１ゲート絶縁膜４１オーバーコート膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｄ 21/336 Ｆターム(参考） 2H092 JA26 JA46 JB24 JB57 JB79 KA05 KA07 KA12 KA24 KB04 KB14 MA11 MA18 MA42 NA14 NA27 NA28 5C094 AA43 BA03 BA43 CA19 EA04 EA05 EA10 EB02 HA08 5F110 AA16 AA30 BB01 CC07 CC08 DD02 EE03 EE04 EE06 EE41 FF03 GG02 GG15 GG35 HJ01 HJ12 HK03 HK04 HK09 HK16 HK22 HK31 HK35 HL03 NN12 NN24 NN72 NN73 QQ09 5G435 AA00 AA17 BB12 HH12 HH20 KK05

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配置された複数の画素電
極と、これらの画素電極にそれぞれ接続された複数のス
イッチング素子と、行方向に配置され、前記スイッチン
グ素子に走査信号を供給する複数の走査信号ラインと、
列方向に配置され、前記スイッチング素子にデータ信号
を供給する複数のデータ信号ラインとを具備し、前記走
査信号ラインは、表面に陽極酸化膜を有しないＡｌ系金
属膜からなり、該走査信号ラインの接続パッドは、Ａｌ
系金属膜上に、該Ａｌ系金属膜よりも酸化還元電位の高
い金属材料からなる金属膜が設けられたものからなるこ
とを特徴とするアクティブマトリクス型液晶表示パネ
ル。
【請求項２】請求項１に記載の発明において、前記走
査信号ラインは、Ａｌ系金属膜上に、該Ａｌ系金属膜よ
りも酸化還元電位の高い金属材料からなる金属膜が設け
られたものからなることを特徴とするアクティブマトリ
クス型液晶表示パネル。
【請求項３】請求項２に記載の発明において、前記走
査信号ラインの接続パッドは、Ａｌ系金属膜上に、該Ａ
ｌ系金属膜よりも酸化還元電位の高い金属材料からなる
金属膜および前記画素電極の材料である透明金属酸化物
からなる金属膜が設けられたものからなることを特徴と
するアクティブマトリクス型液晶表示パネル。
【請求項４】請求項２または３に記載の発明におい
て、前記Ａｌ系金属膜上の前記金属膜はメッキ膜である
ことを特徴とするアクティブマトリクス型液晶表示パネ
ル。
【請求項５】請求項１〜４のいずれかに記載の発明に
おいて、前記データ信号ラインはＡｌ系金属膜からなる
ことを特徴とするアクティブマトリクス型液晶表示パネ
ル。
【請求項６】請求項５に記載の発明において、前記デ
ータ信号ラインの接続パッドは、Ａｌ系金属膜上に、該
Ａｌ系金属膜よりも酸化還元電位の高い金属材料からな
る金属膜および前記画素電極の材料である透明金属酸化
物からなる金属膜が設けられたものからなることを特徴
とするアクティブマトリクス型液晶表示パネル。
【請求項７】請求項１〜４のいずれかに記載の発明に
おいて、前記データ信号ラインは、Ａｌ系金属膜上に、
該Ａｌ系金属膜よりも酸化還元電位の高い金属材料から
なる金属膜が設けられたものからなることを特徴とする
アクティブマトリクス型液晶表示パネル。
【請求項８】請求項７に記載の発明において、前記デ
ータ信号ラインの前記Ａｌ系金属膜上の前記金属膜はメ
ッキ膜であることを特徴とするアクティブマトリクス型
液晶表示パネル。
【請求項９】請求項１〜８のいずれかに記載の発明に
おいて、少なくとも前記画素電極を除く前記各要素はオ
ーバーコート膜によって覆われ、該オーバーコート膜上
に前記画素電極が設けられていることを特徴とするアク
ティブマトリクス型液晶表示パネル。
【請求項１０】請求項９に記載の発明において、前記
スイッチング素子は薄膜トランジスタからなり、前記画
素電極は、前記オーバーコート膜に形成されたコンタク
トホールを介して露出された前記薄膜トランジスタのＡ
ｌ系金属膜からなるソース電極に、該Ａｌ系金属膜より
も酸化還元電位の高い金属材料からなる金属膜を介して
接続されていることを特徴とするアクティブマトリクス
型液晶表示パネル。
【請求項１１】請求項１０に記載の発明において、前
記画素電極下に、前記Ａｌ系金属膜よりも酸化還元電位
の高い金属材料からなる金属膜が設けられていることを
特徴とするアクティブマトリクス型液晶表示パネル。
【請求項１２】請求項１１に記載の発明において、前
記画素電極下の前記金属膜の膜厚は５０Å程度であるこ
とを特徴とするアクティブマトリクス型液晶表示パネ
ル。
【請求項１３】マトリクス状に配置された複数の画素
電極と、これらの画素電極にそれぞれ接続された複数の
薄膜トランジスタと、行方向に配置され、前記薄膜トラ
ンジスタに走査信号を供給する複数の走査信号ライン
と、列方向に配置され、前記薄膜トランジスタにデータ
信号を供給する複数のデータ信号ラインとを具備するア
クティブマトリクス型液晶表示パネルの製造に際し、前
記走査信号ラインを、表面に陽極酸化膜を有しない低抵
抗金属膜によって形成し、前記薄膜トランジスタのチャ
ネル保護膜をドライエッチングにより形成することを特
徴とするアクティブマトリクス型液晶表示パネルの製造
方法。
【請求項１４】請求項１３に記載の発明において、前
記走査信号ラインを、前記低抵抗金属膜上に、該低抵抗
金属膜よりも酸化還元電位の高い金属材料からなる金属
膜が設けられたものによって形成することを特徴とする
アクティブマトリクス型液晶表示パネルの製造方法。
【請求項１５】請求項１３に記載の発明において、前
記走査信号ラインの接続パッドを、前記低抵抗金属膜上
に、該低抵抗金属膜よりも酸化還元電位の高い金属材料
からなる金属膜および前記画素電極の材料である透明金
属酸化物からなる金属膜が設けられたものによって形成
することを特徴とするアクティブマトリクス型液晶表示
パネルの製造方法。
【請求項１６】請求項１４または１５に記載の発明に
おいて、前記低抵抗金属膜上の前記金属膜を電解メッキ
により形成することを特徴とするアクティブマトリクス
型液晶表示パネルの製造方法。
【請求項１７】請求項１３〜１６のいずれかに記載の
発明において、前記データ信号ラインを低抵抗金属膜に
よって形成することを特徴とするアクティブマトリクス
型液晶表示パネルの製造方法。
【請求項１８】請求項１３〜１７のいずれかに記載の
発明において、前記データ信号ラインの接続パッドを、
低抵抗金属膜上に、該低抵抗金属膜よりも酸化還元電位
の高い金属材料からなる金属膜および前記画素電極の材
料である透明金属酸化物からなる金属膜が設けられたも
のによって形成することを特徴とするアクティブマトリ
クス型液晶表示パネルの製造方法。
【請求項１９】請求項１３〜１６のいずれかに記載の
発明において、前記データ信号ラインを、低抵抗金属膜
上に、該低抵抗金属膜よりも酸化還元電位の高い金属材
料からなる金属膜が設けられたものによって形成するこ
とを特徴とするアクティブマトリクス型液晶表示パネル
の製造方法。
【請求項２０】請求項１３〜１９のいずれかに記載の
発明において、前記データ信号ラインの接続パッドを、
低抵抗金属膜上に、該低抵抗金属膜よりも酸化還元電位
の高い金属材料からなる金属膜が設けられたものによっ
て形成することを特徴とするアクティブマトリクス型液
晶表示パネルの製造方法。
【請求項２１】請求項１３〜２０のいずれかに記載の
発明において、少なくとも前記画素電極を除く前記各要
素をオーバーコート膜によって覆い、該オーバーコート
膜上に前記画素電極を形成することを特徴とするアクテ
ィブマトリクス型液晶表示パネルの製造方法。
【請求項２２】請求項２１に記載の発明において、前
記画素電極を、前記オーバーコート膜に形成されたコン
タクトホールを介して露出された前記薄膜トランジスタ
の低抵抗金属膜からなるソース電極に、前記低抵抗金属
膜よりも酸化還元電位の高い金属材料からなる金属膜を
介して接続することを特徴とするアクティブマトリクス
型液晶表示パネルの製造方法。
【請求項２３】請求項２２に記載の発明において、前
記オーバーコート膜上に、前記低抵抗金属膜よりも酸化
還元電位の高い金属材料からなる金属膜および画素電極
形成用膜を成膜し、前記画素電極形成用膜により前記画
素電極を形成するとともに、該画素電極下に前記金属膜
を残存させることを特徴とするアクティブマトリクス型
液晶表示パネルの製造方法。
【請求項２４】請求項２３に記載の発明において、前
記画素電極形成用膜下の前記金属膜を成膜する前に、前
記オーバーコート膜に前記コンタクトホールを形成し、
次いでウェット処理、ドライ処理を行うことを特徴とす
るアクティブマトリクス型液晶表示パネルの製造方法。
【請求項２５】請求項２４に記載の発明において、前
記画素電極下の前記金属膜の膜厚を５０Å程度とするこ
とを特徴とするアクティブマトリクス型液晶表示パネル
の製造方法。