CN1321914A - 制造具有沟道区保护膜的薄膜晶体管面板的方法 - Google Patents

制造具有沟道区保护膜的薄膜晶体管面板的方法 Download PDF

Info

Publication number
CN1321914A
CN1321914A CN01115548A CN01115548A CN1321914A CN 1321914 A CN1321914 A CN 1321914A CN 01115548 A CN01115548 A CN 01115548A CN 01115548 A CN01115548 A CN 01115548A CN 1321914 A CN1321914 A CN 1321914A
Authority
CN
China
Prior art keywords
film
display panel
signal line
film transistor
transistor display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01115548A
Other languages
English (en)
Inventor
东俊明
宫川达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000129661A external-priority patent/JP2001313283A/ja
Priority claimed from JP2000165516A external-priority patent/JP2001343659A/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1321914A publication Critical patent/CN1321914A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

利用干蚀刻处理形成一种保护薄膜晶体管的沟道区的保护膜。因此,即使半导体膜中有缺陷,也不会在栅极绝缘膜中形成针孔。于是,即使包括栅极的扫描信号线等仅由具有未在表面上形成阳极氧化膜的A基金属膜形成,栅极绝缘膜的击穿电压也不会降低。

Description

制造具有沟道区保护膜的薄膜晶体管面板的方法
本发明基于并主张2000年4月28日提交的在先日本专利申请2000-129661和2000年6月2日提交的2000-165516权益，这里引入其全文。
本发明涉及一种制造用于例如有源矩阵类型液晶显示装置中的薄膜晶体管面板的方法，特别是，涉及一种可降低具有沟道区保护膜的薄膜晶体管的制造成本的制造薄膜晶体管面板的方法。
在制造应用于有源矩阵类型液晶显示装置的薄膜晶体管面板中，制备-透明衬底，例如由玻璃构成并提供薄膜晶体管面板的基底。为了提高生产率，制备一具有对应于多个薄膜晶体管面板的尺寸的大的透明衬底，并且将对应于多个面板的部分共同地准备到一预定的制造步骤，之后将大的透明衬底分成单独的面板，以用于随后的制造步骤。另外，在制造具有作为开关元件的薄膜晶体管的薄膜晶体管面板的情况下，在例如一包括薄膜晶体管的栅电极的栅极线(扫描信号线)的表面上形成一阳极氧化膜，以提高击穿电压。此外，在薄膜晶体管中发生绝缘击穿，或者，由例如在大的透明衬底被分成单独的面板之前的定向膜所经历的摩擦处理产生的静电、或由分开后的接触由例如静电的高电压所充电的另一物质的单独面板来改变薄膜晶体管的电压-电流特性。此时，进行对静电的测量。
说明已有技术的图20是表示在具有对应于多个薄膜晶体管面板的尺寸的玻璃衬底上形成像素电极等的状态下的薄膜晶体管面板的等效电路的平面图。具有对应于多个薄膜晶体管面板的尺寸的玻璃衬底1沿点划线所示的分割线2分割，以被分割成单独的面板。这种情况下，由分割线2包围的区域形成面板形成区3，包围面板形成区3的区域形成面板非形成区4。另外，由双点划线包围的面板形成区3的区域形成显示区5，包围显示区5的区域形成非显示区6。
在显示区5内布置有布置成矩阵的多个像素电极7，与这些像素电极7相连接的多个薄膜晶体管8，布置在行方向上的向薄膜晶体管8提供扫描信号的多个扫描信号线9，布置在列方向上的向薄膜晶体管8提供数据信号的多个数据信号线10，布置在行方向上并在像素电极7和辅助电容线11之间形成一辅助电容部Cs的多个辅助电容线11，包括布置来包围多个像素电极7的跨接线12的保护环13，布置在保护环13的外面的多个保护元件14，每个保护元件由两个彼此面对的其间插入扫描信号线9的保护薄膜晶体管组成，和布置在保护环3的外面的多个保护元件15，每个保护元件由两个彼此面对的其间插入数据信号线10的保护薄膜晶体管组成。此外，布置有电源线16以在面板非形成区4中形成一格子(lattice)。
每个扫描信号线的左边缘部分通过布置在由非显示区6内的虚线所表示的半导体芯片安装区17中的输出侧上的连接垫(扫描电极端子)18连接到电源线16上。每个数据信号线10的上部边缘部分通过布置在由非显示区6内的虚线所表示的半导体芯片安装区19中的输出侧上的连接垫(扫描电极端子)20连接到电源线16上。输入侧上的连接垫21、22分别布置在半导体芯片安装区17、19内，通过接线24连接于形成在非显示区6内的预定位置上的外部连接端子23。这些外部连接端子23连接于电源线16。每个辅助电容线11的左边缘部分通过布置在保护环13的右侧部分的外部上的一公用线25和一连接垫26连接于电源线16。顺便提及，公用线25有时连接于保护环13。
包含于布置在扫描信号线侧上的保护元件14内的上侧的保护薄膜晶体管的栅极G和源极S与扫描信号线9相连接，特定保护薄膜晶体管的漏极连接于保护线13上。另一方面，包含于扫描信号线侧上的保护元件14内的下侧的保护薄膜晶体管的栅极G和源极S与保护环13相连接，特定薄膜晶体管的漏极D连接于扫描信号线9上。此外，包含于数据信号线侧上的保护电路15内的左侧的保护薄膜晶体管的栅极G和源极S与保护环13相连接，特定薄膜晶体管的漏极D连接于数据信号线10上。另外，包含于布置在数据信号线侧上的保护元件15内的右侧的保护薄膜晶体管的栅极G和源极S与数据信号线10相连接，特定薄膜晶体管的漏极D连接于保护环13上。
现参照图21来描述上述构造的薄膜晶体管面板的制造方法。在图21所示的第一层形成步骤S1中，在玻璃衬底的上表面上形成如Al膜或Al合金膜等Al基金属膜(未图示)。接着，在图21所示的光刻胶形成步骤S2中，在Al基金属膜上的上表面上形成第一光刻胶膜。另外，在图21所示的扫描信号线形成步骤S3中，将第一光刻胶用作掩膜来蚀刻该Al基金属膜，然后剥离第一保护膜。
结果，在玻璃衬底1的上表面上形成的是薄膜晶体管的栅极G、扫描信号线9、辅助电容线11、下部保护环13a和下层连接垫18，其中，每一个都由Al基金属膜组成，如图22所示。顺便提及，上面提到的“下部保护环13a”代表图20中所示的保护环13的上侧部分、下侧部分和右侧部分。还形成有电源线16、连接垫21、22、外部连接端子23、接线24、公用线25、连接垫26等等。顺便提及，包含于每个保护元件14和15中的保护薄膜晶体管以基本上与形成薄膜晶体管8的相同方式形成，这样，省略了对应于上述的保护薄膜晶体管的形成的描述。
接着，在图21所示的第二光刻胶形成步骤S4中，在下层连接垫18a上形成第二光刻胶层29a，并在如图20所示的下保护部13a连接于跨接线12处的下部保护环13a的连接部上形成第二光刻胶膜29b，如图22所示。另外，在图21所示的阳极氧化步骤S5中，图20所示的一个电源线16的电极经历阳极氧化以在薄膜晶体管8的栅极G、扫描信号线9、辅助电容线11等的表面上形成阳极氧化膜30，如图23所示。此时，在分别覆盖有第二光刻胶膜29a、29b的下层连接垫18a和下部保护环13a的连接部的表面上不形成阳极氧化膜。然后，剥离第二光刻胶膜29a、29b。
接着，在图21所示的三层形成步骤S6中，如图24所示，接连形成由氮化硅组成的栅极绝缘膜31、由本征非晶体硅组成的半导体膜32和由氮化硅构成的保护膜-形成膜33。此外，在图21所示的第三光刻胶形成步骤S7中，用一第三光刻胶膜覆盖保护膜-形成膜33的上表面，然后将该栅极G等用作掩膜施加来自背表面的曝光。与此同时，通过使用光掩膜(未图示)从前表面来施加曝光。然后，应用显影处理。结果，在薄膜晶体管8的栅极G上的保护膜-形成膜33的上表面上形成一第三光刻胶膜34a，如图24所示。并且，在线9和10的交叉区域内的保护膜-形成膜33的上表面上形成光刻胶膜34b。
接着，在图21所示的保护膜形成步骤S8中，利用第三光刻胶膜34a、34b作为掩膜来对保护膜-形成膜33进行湿蚀刻。结果，分别在第三光刻胶膜34a、34b的下面形成保护膜33a、33b，如图25所示。然后，剥离第三光刻胶膜34a、34b。此时，保护膜33b可用于提高线9和10的交叉区内的击穿电压。并且，保护膜33a可用于保护半导体膜32的沟道区。下面将结合薄膜晶体管的制造过程来详细描述保护膜33a。
当保护膜-形成膜33经历湿蚀刻时，半导体膜32具有如针孔等缺陷，蚀刻剂渗入半导体膜32以到达栅极绝缘膜31，因此在栅级绝缘膜31中形成针孔，或损坏了半导体膜32。然而，因为在包括栅极G的扫描信号线9等的表面上形成阳极氧化膜30，所以防止了栅极30和源极S之间或栅极30和漏极D之间的短路。还能够防止栅极绝缘膜31的击穿电压下降很多。
然后，在图21所示的n型非晶体硅膜形成步骤S9中，如图26所示形成一n型非晶体硅膜35。此外，在图21所示的三个导电层形成步骤S10中，如图26所示，接连形成一Cr膜36、一Al基金属膜37和一Cr膜38。
在如图21所示的第四光刻胶形成步骤S11的随后步骤中，如图26所示，在上Cr膜38的上表面上的预定位置中形成第四光刻胶膜39a至39d。此时，该第四光刻胶膜39a和39b分别用来形成薄膜晶体管8的漏极D和源极S。第三光刻胶膜39c用来形成数据信号线10和下层连接垫。此外，第四光刻胶膜39d用来形成保护环13的剩余部分，即，用来形成图20中所示的保护环13上的左侧部分。
接着，在图21所示的形成数据信号线等的步骤S12中，将第四光刻胶膜39a至39d用作掩膜来蚀刻Cr膜38、Al基金属膜37和Cr膜36。此外，在图21所示的装置区形成步骤S13中，将第四光刻胶膜39a至39d用作掩膜来蚀刻n型非晶体硅膜35和半导体膜32。
结果，如图27所示形成数据信号线10和下层连接垫20a。此时，每个数据信号线10和下层连接垫20a都是由按从下往上看的顺序分层的半导体膜32、n型非晶体硅膜35、Cr膜36、Al基金属膜37和Cr膜38组成的层状结构。
并且，在形成薄膜晶体管8等的区域中，在栅极绝缘膜31的上表面上的预定位置中形成半导体膜32a。并且，在保护膜33a的上表面上的两侧上和半导体膜32a上的两侧上形成漏极D和源极S。此时，每个漏极D和源极S都是由按从下往上看的顺序分层的n型非晶体硅膜35、Cr膜36、Al基金属膜37和Cr膜38组成的层状结构。值得注意的是，保护膜33a可用来防止由非晶体硅制成的半导体膜32a在蚀刻薄膜晶体管8的沟道区上的n型非晶体膜35的步骤中被蚀刻。结果，防止了薄膜晶体管的特征被变差。
此外，形成保护环13的剩余部13b，即图20中所示的保护环13的左侧部分。此时，在下文中被称为“上部保护环13”的保护环13的剩余部13b是由按从下往上看的顺序分层的半导体膜32、n型非晶体硅膜35、Cr膜36、Al基金属膜37和Cr膜38组成的层状结构。接着，剥离第四光刻胶膜39a至39d。
接着，在图21所示的外涂层膜形成步骤S14中，形成由氮化硅组成的外涂层(overcoat)膜41(参见图28)。此外，在图21所示的第五光刻胶形成步骤S15中，在外涂层膜(上绝缘膜)41的上表面上形成第五光刻胶膜(未图示)。另外，在图21所示的接触孔形成步骤S16中，将第五光刻胶膜作为掩膜，在外涂层膜41和栅极绝缘膜31的预定位置上形成接触孔，然后剥离该第五光刻胶膜。
结果，在形成薄膜晶体管8等的区域中，如图28所示，在对应于源极S的外涂层膜41的区域中形成接触孔42。另一方面，在形成保护环13的跨接线12的区域中，在对应于下部保护环13a的连接部的外涂层膜41和栅极绝缘膜31的部分中形成接触孔43。并且，在对应于上部保护环13b的连接部的外涂层膜41的该部分中形成接触孔44。此外，在形成连接垫20的区域中，在对应于下层连接垫20a的外涂层膜41的该部分中形成接触孔45。另外，在形成连接垫18的区域中，在对应于下层连接垫18a的外涂层膜41和栅极绝缘膜31的该些部分中形成接触孔46。
接着，在图21所示的ITO(铟锡氧化物)膜形成步骤S17中，如图29所示形成ITO膜47。另外，在图21所示的第六光刻胶形成步骤S18中，如图29所示，在ITO膜47的上表面的预定位置内形成第六光刻胶膜48a至48d。此时，第六光刻胶膜48a用来形成像素电极7。第六光刻胶膜48b用来形成保护环13的跨接线12。此外，第六光刻胶膜48c和48d用来形成上层连接垫。
接着，在图21所示的形成像素电极等的步骤S19中，将第六光刻胶48a至48d用作掩膜来蚀刻ITO膜47，随后剥离该第六光刻胶膜48a至48d。结果，在形成薄膜晶体管8等的区域中，如图30所示，在外涂层膜41的上表面的预定位置中以通过接触孔42与源极S连接的方式形成由ITO膜组成的像素电极7。并且，在形成保护环13的跨接线12的区域中，由ITO膜组成的跨接线12形成于外涂层膜41的上表面上的预定位置中。此时，跨接线12的一端部通过接触孔43连接于下部保护环13a，该跨接线12的另一端部通过接触孔44连接于上部保护环13b。
并且，在形成连接垫20的区域中，在外涂层膜41的上表面的预定位置中以通过接触孔45与下层连接垫20 a连接的方式形成由ITO膜组成的上层连接垫20b。此外，在形成连接垫18的区域中，在外涂层膜41的上表面的预定位置中以通过接触孔46与下层连接垫18a连接的方式形成由ITO膜组成的上层连接垫18b。此时，如果连接垫18仅由Al基金属层组成的下层连接垫18a形成时，连接垫18的表面在接触孔46中暴露在外面，所以被氧化。然而在本发明中，因为由ITO膜组成的上层连接垫18b形成于下层连接垫18a的表面上，所以不会产生这种问题。可从上述步骤中得到如图20所示的薄膜晶体管面板。在这样获得的薄膜晶体管面板中，构成像素电极7的ITO膜位于薄膜晶体管8的顶侧，所以有时被称为TOP-ITO结构。
值得注意的是，在制造薄膜晶体管面板中，当例如面板沿分割线2被分割之前，定向膜经历摩擦处理时会产生静电。然而，因为所有面板形成区3内的接线都连接于面板非形成区4内的电源线16，所以如果电源线接地时可快速地去除产生的静电。
在薄膜晶体管面板的制造过程中沿分割线2分割薄膜晶体管面板后，分割的面板可能与由静电充电的另一物质相接触。此时，保护环13、所有的扫描信号线9和所有的数据信号线10都有可能通过适当地接通包含在保护元件14和15中的保护薄膜晶体管而承受相同的电位。顺便提及，包含在保护元件14和15中的保护薄膜晶体管不会反过来影响配置有该薄膜晶体管面板的液晶显示装置的正常显示驱动器。
在上述的常规的薄膜晶体管面板的制造方法中，特别是，在图21所示的第二光刻胶形成步骤S4和阳极氧化步骤S5中，形成第二光刻胶膜29a、29b，经历阳极氧化处理后，剥离该第二光刻胶膜29a、29，从而导致制造步骤的数量增加。
值得注意的是，如图30所示，如果通过将由ITO膜组成的上层连接垫18b设置在由Al基金属膜组成的下层连接垫18a上来形成连接垫18，则Al基金属膜和ITO膜之间的接触特性变差。如果去除由Al基金属膜组成的下层连接垫18a上的ITO膜以克服上述提到的问题时，曝露的Al基金属膜溶解于ITO膜蚀刻剂中。并且，如果Al基膜与ITO膜接触，则Al基金属膜被ITO膜蚀刻剂氧化，导致ITO膜减少，从而导致Al基金属膜和ITO膜被所谓的“电解反应”腐蚀的问题的产生。
本发明的一个目的是提供一种制造薄膜晶体管面板的方法，该方法可减少制造步骤的数量，并防止产生电解反应，从而改善了与连接垫的接触特性。
根据本发明，提供了一种制造薄膜晶体管面板的方法，包括以下步骤：形成包括一连接垫和一栅极区的扫描信号线，其整个区域包括在衬底上由导电金属膜构成的表面；在衬底和扫描信号线上形成栅极绝缘膜；在栅极绝缘膜上形成一半导体膜；在半导体膜上形成一保护膜-形成膜；通过干蚀刻来形成保护膜-形成膜的图案以在对应于栅极区的半导体膜区域内形成保护膜；形成从保护膜的两侧连接于曝露在外面的半导体膜的一个区域的漏极和形成连接于另一区域的源极；形成一上绝缘膜以覆盖漏极、源极和栅极绝缘膜；和形成一连接于上绝缘膜上的源极的透明电极。
本发明的其它目的和优点将由下述的描述中给出，并可从该描述可部分地变明显，或通过实践本发明来得知。通过下面特别指出的手段和结合可实现并获得本发明的目的和优点。
引入并构成说明书一部分的下述附图说明本发明当前的最佳实施例，与上述给出的概述和下面给出的最佳实施例的详细描述，可用来解释本发明的原理。
图1是表示根据本发明的第一实施例的薄膜晶体管面板的制造过程的流程图；
图2是表示薄膜晶体管面板的放大部分的剖面图，用来解释图1中所示的薄膜晶体管面板的制造过程的初始步骤；
图3是表示薄膜晶体管面板的放大部分的剖面图，用来解释图2中所示步骤的下一步骤；
图4是表示薄膜晶体管面板的放大部分的剖面图，用来解释图3中所示步骤的下一步骤；
图5是表示薄膜晶体管面板的放大部分的剖面图，用来解释图4中所示步骤的下一步骤；
图6是表示薄膜晶体管面板的放大部分的剖面图，用来解释图5中所示步骤的下一步骤；
图7是表示薄膜晶体管面板的放大部分的剖面图，用来解释图6中所示步骤的下一步骤；
图8是表示薄膜晶体管面板的放大部分的剖面图，用来解释图7中所示步骤的下一步骤；
图9是表示薄膜晶体管面板的放大部分的剖面图，用来解释图8中所示步骤的下一步骤；
图10是表示薄膜晶体管面板的放大部分的剖面图，用来解释根据本发明的第二实施例的薄膜晶体管面板的制造过程；
图11是表示薄膜晶体管面板的放大部分的剖面图，用来解释图10中所示步骤的下一步骤；
图12是表示薄膜晶体管面板的放大部分的剖面图，用来解释根据本发明的第三实施例的薄膜晶体管面板的制造过程；
图13是表示薄膜晶体管面板的放大部分的剖面图，用来解释根据本发明的第四实施例的薄膜晶体管面板的制造过程；
图14示意地表示形成薄膜晶体管面板的透明电极的设备，即，反应离子蚀刻(RIE)设备的构造；
图15是表示氦气体与碘化氢气体(He/HI)的流率比和蚀刻速度之间的关系和所述流率比和使用图14中所示的透明电极形成设备蚀刻透明电极的情况下的蚀刻速度均匀性之间的关系的图；
图16是解释图14中所示的透明电极形成设备的下电极的第一实例的平面图；
图17是解释图14中所示的透明电极形成设备的下电极的第二实例的平面图；
图18是表示使用图16中所示的下电极的情况下的衬底温度随时间改变的图；
图19是表示使用图17中所示的下电极的情况下的衬底温度随时间改变的图；
图20是针对已有技术的，表示在像素电极等形成于具有对应于多个薄膜晶体管面板的尺寸的玻璃衬底上的状态下的等效电路的平面图；
图21是表示图20中所示的薄膜晶体管面板的制造过程的流程图；
图22是表示薄膜晶体管面板的放大部分的剖面图，用来解释图21中所示的薄膜晶体管面板的制造过程的初始步骤；
图23是表示薄膜晶体管面板的放大部分的剖面图，用来解释图22中所示步骤的下一步骤；
图24是表示薄膜晶体管面板的放大部分的剖面图，用来解释图23中所示步骤的下一步骤；
图25是表示薄膜晶体管面板的放大部分的剖面图，用来解释图24中所示步骤的下一步骤；
图26是表示薄膜晶体管面板的放大部分的剖面图，用来解释图25中所示步骤的下一步骤；
图27是表示薄膜晶体管面板的放大部分的剖面图，用来解释图26中所示步骤的下一步骤；
图28是表示薄膜晶体管面板的放大部分的剖面图，用来解释图27中所示步骤的下一步骤；
图29是表示薄膜晶体管面板的放大部分的剖面图，用来解释图28中所示步骤的下一步骤；
图30是表示薄膜晶体管面板的放大部分的剖面图，用来解释图29中所示步骤的下一步骤。
(第一实施例)
图1是表示根据本发明的第一实施例的、应用于有源矩阵类型液晶显示装置的薄膜晶体管面板的制造过程的流程图，图2至9的每一个是表示薄膜晶体管面板的制造过程中的薄膜晶体管面板的放大部分的剖面图。顺便提及，表示根据第一实施例的像素电极等形成于具有对应于多个薄膜晶体管面板尺寸的玻璃衬底上的状态下的等效电路的平面图等同于图20中所示的常规情况，所以，关于薄膜晶体管面板的对应部件，在图2和9中使用与图20中相同的参考数字来简化描述。
在根据本发明的第一实施例制造薄膜晶体管面板中，在图1所示的第一层形成步骤S1中在玻璃衬底的表面上形成由例如Al膜或Al合金膜组成的Al基金属膜，即低电阻导电金属膜(未图示)。接着，在图1所示的第一光刻胶形成步骤S2中，在Al基金属膜的上表面上形成第一光刻胶膜。此外，在图1所示的扫描信号线形成步骤S3中，将第一光刻胶膜作为掩膜来蚀刻Al基金属膜，随后剥离该第一光刻胶膜。
结果，在玻璃衬底1的上表面上形成都由Al基金属膜组成的薄膜晶体管8的栅极G、扫描信号线9、辅助电容线11、保护环13的上部保护环13a和连接垫(扫描电极端子)18。上述的上部保护环13a是指图20中所示的保护环13的上侧部分、下侧部分和右侧部分。还形成有电源线16、连接垫21、22、外部连接端子23、接线24、公用线25、连接垫26等。顺便提及，包含于保护元件14、15内的保护薄膜晶体管的形成与薄膜晶体管8的形成相同，这样，省略对于上述提及的保持薄膜晶体管的形成的描述。
接着，在图1所示的三个层形成步骤S4中，如图3所示，接连形成由氮化硅组成的栅极绝缘膜31、由本征非晶体硅组成的半导体层32和由氮化硅组成的保护膜一形成膜33。此外，在图1所示的第二光刻胶形成步骤S5中，用一第二光刻胶膜来涂覆保护膜-形成膜33的上表面，随后将栅极G等用作掩膜来曝光背表面。在该步骤中，也可用光掩膜(未图示)来曝光前表面。接着进行显影处理。结果，如图3所示，在薄膜晶体管8的栅极G上的保护膜一形成膜33的上表面上形成第二光刻胶膜34a。并且，在线9和10的交叉区域中的保持膜形成膜33的上表面上形成第二光刻胶膜34b。
然后，在如图1所示的保持膜形成步骤S6中，将第二光刻胶膜34a、34b作为掩膜，对保护膜-形成膜33进行干蚀刻。最好用使用例如SF6和He的组合或CF4和O2的另一组合的反应离子蚀刻方法进行干蚀刻处理。通过这种干蚀刻，如图4所示，分别在第二光刻胶膜34a、34b的下面形成保护膜33a、33b。此时，因为通过干蚀刻来形成保护膜33a、33b，所以即使在半导体膜32中有诸如针孔等缺陷，也不会引起损坏。更具体地说，如果在半导体膜32中有诸如针孔等缺陷，则一旦通过使用蚀刻剂湿蚀刻形成由氮化硅膜组成的保护膜-形成膜33的图形，就会产生问题。具体而言，蚀刻剂渗入半导体膜32的缺陷部，从而到达由氮化硅膜组成的栅极绝缘膜31，因此蚀刻栅极绝缘膜。结果，在栅极绝缘膜31中形成到达栅极G的针孔，这会引起不便。例如，在栅极G和源极S之间或在栅极G和漏极D之间产生短路。并且，降低了栅极绝缘膜31的击穿电压。然而在本发明的第一实施例中，因为保护膜-形成膜31是通过干蚀刻方法形成图案的，所以能够避免上述的不便。另外，即使包括栅极G的扫描信号线9等仅由不具有形成于表面上的阳极氧化膜的Al基金属膜制成，也能防止绝缘膜31的击穿电压下降。值得注意的是，保护膜33b用来提高线9和10的交叉区中的击穿电压。接着，剥离第二光刻胶膜34a、34b。
在图1所示的n型非晶体硅膜形成步骤S7中，如图5所示，形成一n型非晶体硅膜35。另外，在图1所示的导电层形成步骤S8中，如图5所示，形成具有比Al高的氧化还原电位的由Cr、Mo、Ta等组成的金属膜37。此外，在图1所示的第三光刻胶形成步骤S9中，如图5所示，在金属膜37的上表面上的预定位置中形成第三光刻胶膜39a至39d。此时，第三光刻胶膜39a和39b用来形成例如薄膜晶体管8的漏极D和源极S。第三光刻胶膜39c用来形成数据信号线10和下层连接垫。此外，第三光刻胶膜39d用来形成保护环13的剩余部，即图20中所示的保护环13的左侧部分。
接着，在形成数据信号线等的步骤S10中，将第三光刻胶膜39a至39d用作掩膜来蚀刻金属膜37。另外，在图11所示的装置区形成步骤S11中，将第三光刻胶膜39a至39d用作掩膜来蚀刻n型非晶体硅膜35和半导体膜32。
结果，如图6所示形成数据信号线10和下层连接垫20a。此时，数据信号线10和下层连接垫20a是由按从下往上看的顺序分层的半导体膜32、n型非晶体硅膜35和金属膜37组成的分层结构。
在形成薄膜晶体管8等的区域中，在栅绝缘膜31的上表面的预定位置中形成半导体膜32a。并且，在保护膜33a之上的两侧上和半导体膜32a之上的两侧上形成漏极D和源极S。此时，每个漏极D和源极S是由n型非晶体硅膜35和形成在n型非晶体硅膜35上的金属膜37组成的分层结构。
另外，形成保护环13的剩余部13b，即图20中所示的保护环13的左侧部分。此时，在下面被称为“上部保护环13b”的保护环13的剩余部13b是由按从下往上看的顺序分层的半导体膜32、n型非晶体硅膜35和金属膜37组成的分层结构。然后，剥离第三光刻胶膜39a至39d。
接着，在图1所示的外涂层形成步骤S12中，形成由氮化硅组成的外涂层膜41(参见图7)。另外，在图1所示的第四光刻胶形成步骤S13中，在外涂层膜41的上表面上形成第四光刻胶膜(未图示)。此外，在图1所示的接触孔形成步骤S14中，在外涂层膜41和栅极绝缘膜31的预定位置中形成接触孔，然后去除第四光刻胶膜
结果，在形成薄膜晶体管8等的区域中，在对应于图7所示的源极S的外涂层膜41的部分中形成接触孔42。并且，在形成保护环13的跨接线12的区域中，在对应于下部保护环13a的连接部的外涂层膜41和栅极绝缘膜31的部分中形成接触孔43。并且，在对应于上部保护环13b的连接部的外涂层膜41的部分中形成接触孔44。另外，形成连接垫20a的区域中，在对应于下层接触垫20a的外涂层膜41的部分中形成接触孔45。此外，在对应于连接垫18的外涂层膜41和栅极绝缘膜31的这些部分中形成接触孔46。
接着，在图1的ITO膜形成步骤S15中，如图8所示形成ITO膜47。另外，在图1所示的第五光刻胶形成步骤S16中，在ITO膜47的上表面的预定位置中形成第五光刻胶膜48a至48c。此时，第五光刻胶膜48a用来形成像素电极7。第五光刻胶膜48b用来形成保护环13的跨接线12。另外，第五光刻胶膜48c用来形成连接垫(数据电极端子)20的上层连接垫20b。
接着，如图1所示，在形成像素电极等的步骤S17中，将第五光刻胶膜48a至48c用作掩膜来蚀刻ITO膜47。此时，因为可从图8明显地看出光刻胶膜不是形成于连接垫(扫描电极端子)18上的，所以如图9所示，由Al基金属膜组成的连接垫(扫描电极端子)18曝露在外面。因此，如果通过湿蚀刻方法来蚀刻ITO膜47，则曝露的Al基金属膜与ITO膜的蚀刻剂反应并被其溶解。并且，因为该Al基金属膜通过保护环13连接于ITO膜，所以该Al基金属膜和该ITO膜被所谓的电解反应腐蚀，其中，使用该ITO膜的蚀刻剂来氧化该Al基金属膜，并减少了该ITO膜。在这种情况下，本发明的特征在于，通过干蚀刻的方法来蚀刻该ITO膜。
现在详细描述ITO膜的干蚀刻方法。
图14示意地表示了透明电极形成设备，即反应离子蚀刻(RIE)设备的结构。该RIE设备为阴极耦合型，并包括反应器100。下电极(阴极)102和上电极(阳极)103被分别布置在反应器100的下部和上部中。该下电极102通过阻塞电容器104连接于RF电源105。另一方面，上电极103接地。在反应器100的左部中形成进气端106，在反应器100的右部中形成排气端107。进气端106与气体供应装置(未图示)连接，向反应器100中提供由碘化氢气体(卤化氢气体)和氦气(惰性气体)组成的混合气体。设置在下电极102上的样品108是一薄膜晶体管面板，包括玻璃衬底1和形成于玻璃衬底1上的不同部件，如大量的薄膜晶体管8、覆盖这些薄膜晶体管8的外涂层膜41、形成于外涂层膜41上的ITO膜47和形成于ITO膜47上的光刻胶膜48a至48c，如图8所示。
为了通过使用图14所示的RIE设备将干蚀刻处理施加于样品108的ITO膜47中，反应器100中的气体通过排气端197被排到外面，以在反应器100中建立一真空状态。接着，由气体供应装置提供的由碘化氢气体和氦气组成的混合气体通过进气端106被注入到反应器100中。此时，反应器100中的压力设置在3Pa，从RF电源106施加的RF功率为2.4kW，频率为13.56MHz。
当改变氦气比碘化氢气体的流率比(He/HI)时，通过将整个混合气体的流率设定在200ccm来检验样品108的ITO膜的蚀刻速率和蚀刻速率均匀性。图15是表示实验数据的图。图中所示的白点代表蚀刻速率，黑点代表蚀刻速度均匀性。蚀刻速度均匀性以公式(E1-E2)/(E1+E2)*100％表示，其中，E1和E2分别代表蚀刻速度的最大值和最小值。上述公式的值越小，表示蚀刻速率最均匀。
当单独使用碘化氢气体作为干蚀刻气体的情况下，即，图15中所示的流率比(He/HI)为零时，白点所表示的蚀刻速率约为550/min，该值相对较高，并因此是被期望的。然而，由黑点表示的蚀刻速率均匀性约为65％，该值相对较高，因此是不被期望的。换言之，单独使用碘化氢气体作为干蚀刻气体时，当然可能获得高蚀刻速度。然而，蚀刻速度均匀性却变差。
另一方面，在使用由碘化氢气体和氦气组成的混合气体作为干蚀刻气体的情况下，当流率比(He/HI)为0.2并当流率比从上述值下降或上升时而逐渐降低时，由白点表示的蚀刻速度达到约590/min的最大值。更具体而言，蚀刻速率不低于400/min，这样是令人满意的，即使流率比(He/HI)增加至0.5。另一方面，随着流率比(He/HI)增加，蚀刻速率均匀性减少，即被改善。具体而言，如果流率比(He/HI)超过0.2，则蚀刻速率均匀性显著提高。
合理的理解认为，在使用碘化氢气体离子的反应离子蚀刻中，样品108的ITO膜的非均匀蚀刻速率由氦气离子产生的物理溅射效应所补偿。结果，通过向碘化氢气体中加入氦气来使蚀刻速率变为均匀。此时，从图15可知，如果增加流率比(He/HI)被增大以超过0.5时，白点表示的蚀刻速率被认为降低至不大于400/min的相当低的值。另一方面，，如果流率比(He/HI)超过0.2时，黑点表示的蚀刻速率均匀性被明显提高。期望流率比(He/HI)落于范围0.2至0.5之间。并且，从图15可明显得知，如果流率比(He/HI)为0.3时，蚀刻速率约为20/min，该值相对较高，并且蚀刻速率约为相对较低的35％。更期望流率比(He/HI)约为0.3。
顺便提及，如图16所示，通过以Z字形在尺寸为340mm×340mm的电极板111中设置一单一管112来制备下电极102。通过管来循环加热介质(galden)，以将样品108的衬底温度设定在80℃。还可通过在尺寸为340mm×340mm的电极板111中设置一单一管113和另一管114来制备下电极102。以Z字型来设置管113，以包围管113的外围的方法来设置另一管114。通过管113和114来循环该加热介质(galden)，以将样品108的衬底的中心部分的温度设定为80℃，外围部分的设定为110℃。此时，可以在30℃和110℃之间的范围内控制衬底温度。并且，碘化氢气体的流率被设定为175ccm，氦气的流率被设定为50ccm，这样，流率比(He/HI)被设定在约0.3。另外，反应器100中的压力被设置在6Pa，施加来自RF电源6的具有13.56MHz频率的2.5kWRF功率。
在上述给定条件下测量蚀刻速率和蚀刻速率均匀性。已知在如图6所示使用配置有单一管112(单一系统的衬底温度控制机构)的下电极102的情况下，蚀刻速率约为700/min，蚀刻速率均匀性约为35％。另一方面，在如图7所示使用配置有管113和114(两个系统的衬底温度控制机构)的下电极102的情况下，蚀刻速率约为900/min，蚀刻速率均匀性约为15％。
在如图16中所示使用配置有单一管112的下电极102的情况下检验样品108的衬底温度随时间的改变，因而得到如图18所示的结果。并且，在如图17中所示使用配置有管113和114的下电极102的情况下检验样品108的衬底温度随时间的改变，因而得到如图19所示的结果。在图18和19的每一个图中，白点表示衬底的中心部分中的温度，黑点表示衬底外围部分的温度。实际的蚀刻时间(RF供电时间)为约60秒。
如图18所示，在如图16所示使用配置有单一管112的下电极102的情况下，用白点表示的衬底中心部分的温度比用黑点表示的衬底外围部分的温度高。另一方面，如图19所示，在如图17中所示使用配置有两个管113和114的下电极102的情况下，用白点表示的衬底中心部分的温度基本等于用黑点表示的衬底外围部分的温度。
被认为是合理的理解是，与使用图16所示的配置有单一管112的下电极102时蚀刻速率约为700/min相比，在使用配置有如图17所示的两个管113和114的下电极102的情况下，上述指出的衬底温度的差别引起蚀刻速率进一步增加至900/min。还被认为是合理的理解是，与使用图16所示的配置有单一管112的下电极102时的蚀刻速率均匀性约为35％相比，在使用配置有如图17所示的两个管113和114的下电极102的情况下，上述指出的衬底温度的差别引起蚀刻速率均匀性进一步降低至约15％。
实验数据清楚地表明，当对样品108的ITO膜47进行干蚀刻处理时，最好将外围部分的衬底温度设定得比中心部分的高。还发现衬底的中心部分和外围部分之间的温差最好落在20℃和30℃之间的范围内，其在上述实验中为30℃。
最好是在上述实验情况下为110℃的衬底外围部分的温度不高于形成于样品108的ITO膜47上的光刻胶的后烘焙温度，例如125℃。此时，可在随后的步骤中容易地剥离该光刻胶膜。
在如上述对ITO膜47进行干蚀刻处理后，剥离第五光刻胶膜48a至48c。结果，如图9所示，在形成薄膜晶体管8等的区域中，在外涂层膜41的上表面上的预定位置内以通过接触孔42与源极S连接的方法形成由ITO膜组成的像素电极(透明电极)。并且，在形成保护环13的跨接线12的区域内，在外涂层膜41的上表面上的预定位置内形成由ITO膜组成的跨接线12。此时，跨接线12的一端部通过接触孔43与下部保护环13a连接，而另一端部通过接触孔44与上部保护环13b连接。
并且，在形成连接垫20的区域内，在外涂层膜41的上表面上的预定位置内以通过接触孔45与下层连接垫20a连接的方法形成由ITO膜组成的上层连接垫20b。
在这种状态下，外涂层膜41和栅极绝缘膜31在形成连接垫18的区域中的接触孔46中曝露于外面，因而获得根据本发明的第一实施例的薄膜晶体管面板。
如上所述，在根据本发明第一实施例的薄膜晶体管面板制造方法中，包括栅极G的扫描信号线9等由表面上不具有阳极氧化膜的Al基金属膜制成，因而不必采用阳极氧化步骤。进而有可能减少制造步骤的数量。值得注意的是，如前面所述，由干蚀刻方法形成半导体膜32的沟道区内的保护环33b。结果，即使在半导体膜32中有诸如针孔等缺陷，也不会对栅极绝缘膜产生损坏。进而能够防止栅极G和源极S之间以及栅极G和漏极D之间发生短路。还可能防止栅极绝缘膜31的击穿电压下降。值得注意的是，通过利用本发明的第一实施例的干蚀刻方法蚀刻ITO膜47来形成像素电极7。结果，即使由Al基金属膜组成的连接垫(扫描电极端子)18曝露于外面，也能防止蚀刻步骤中的电解反应。因此，能够仅使用具有低电阻的Al基金属膜来形成连接垫(扫描电极端子)18，从而不必形成ITO膜来防止上部中的氧化。进而能够降低连接于连接垫18的连接器的接触电阻和与由COG(玻璃上芯片)方法键接IC芯片的接触电阻，从而提高了连接的可靠性。
在上述第一实施例中，连接垫(数据电极端子)20的下层连接垫20a的最上层由金属，例如Cr、Mo或Ta制成。因此，即使在下层连接垫20a上形成由ITO膜组成的上层连接垫20b，也能降低接触电阻。然而，因为连接垫(扫描电极端子)18由Al基金属膜制成，所以如果在连接扫描(扫描电极端子)18上形成ITO膜，则接触电阻上升。此时，连接垫(扫描电极端子)18在外涂层膜41和栅极绝缘膜31的接触孔46中曝露于外面。然而，在连接垫(扫描电极端子)18在外涂层膜41和栅极绝缘膜31的接触孔46中曝露于外面的结构中，在连接垫(扫描电极端子)18的表面上形成一自然氧化膜，从而不必在连接器或IC芯片键接于连接垫(扫描电极端子)18之前去除该自然氧化膜。
在下述的本发明的第二实施例中，能够防止在连接垫(扫描电极端子)18的表面上形成自然氧化膜。
(第二实施例)
在本发明的第二实施例中，能够采用对于图1所示的第一层形成步骤S1和接触孔形成步骤S14之间的过程的第一实施例的技术。在包含于本发明第二实施例中的沟道保护膜形成步骤S6中，用干蚀刻方法蚀刻用来形成保护膜33a和33b的保护膜-形成膜33。然而，值得注意的是，在第三层形成步骤S4中可以使用具有比Cr、Mo、Ta等低的电阻系数的Al基金属膜来形成金属膜37。
在接触孔形成步骤S14中，当在外涂层膜41中形成接触孔42、44、45，并在外涂层膜41和栅极绝缘膜31中形成接触孔43和46之后，形成由Cr、Mo、Ta等组成的金属膜61。该金属膜61可用来提高Al基金属膜和ITO膜之间的接触电阻。金属膜61的厚度最好在30和70之间的范围内，以确保在下述的像素电极7的区域中的足够大的光发送能力。
在下一步骤中，在金属膜61上形成ITO膜47。另外，如第一实施例那样在ITO膜47的上表面的预定位置中形成第五光刻胶膜。这种情况下除了光刻胶膜48a、48b和48c外，还能形成一第五光刻胶膜48d。在连接垫(扫描电极端子)18上以覆盖接触孔6的方式形成该光刻胶膜48d。
在下一步骤中，将第五光刻胶膜48a至48d用作掩膜来蚀刻ITO膜47，然后剥离第五光刻胶膜48a至48d。结果，在形成薄膜晶体管8等的区域中，以通过接触孔42连接于源极S的方式在外涂层膜41的上表面上的预定位置中形成由ITO膜以及形成于像素电极7之下的金属膜61组成的像素电极7。并且，在跨接线12的区域中，在外涂层膜41的上表面的预定位置上形成由ITO膜组成的跨接线12(包括在其下形成的Cr基金属膜61)。在这种情况下，跨接线12的一端部通过接触孔43连接于下部保护环13a，另一端部通过接触孔43连接于上部保护环13b。
此外，在形成连接垫20的区域中，以通过接触孔45连接于下层连接垫20a的方式在外涂层膜41的上表面的预定位置中形成由ITO膜以及在该上层连接垫20b的下面形成的Cr基金属膜61组成的上层连接垫20。另外，在形成连接垫18的区域中，以通过接触孔46连接于连接垫18a的方式在外涂层膜41的上表面的预定位置中形成由ITO膜以及在该上层连接垫18b的下面形成的金属膜61组成的上层连接垫18b。
如上所述，在根据本发明的第二实施例的薄膜晶体管面板的制造方法中，包括栅极G的扫描信号线9等由在表面上不具有阳极氧化膜的Al基金属膜制成。结果，不需采用阳极氧化步骤，这减少了制造步骤的数量。并且，在扫描信号线9的连接垫18上形成由ITO膜组成的上层连接垫18b，金属膜61插入其中，所述金属膜61具有比Al基金属膜高的氧化还原电位。换言之，在Al基金属膜和ITO膜之间插入具有好的接触特性的金属膜，因而可提高由三个层组成的连接垫18的接触特性。
值得注意的是，在数据信号线10的连接垫20上形成由ITO膜组成的金属膜61和上层连接垫20b以提高连接垫18的接触特性。同时也提高了像素电极7和源极S之间的接触特性，由五个层组成的连接垫20的接触特性和跨接线12的连接部中的接触特性。结果，不仅能够使用具有低电阻系数的Al基金属膜来形成扫描信号线9，还能形成数据信号线10，从而提高了显示图像的均匀性。
(第三实施例)
图12用于说明本发明的第三实施例，是表示完成制造过程后的放大薄膜晶体管面板的剖视图。
在第三实施例中，扫描信号线10包括Al基金属膜和由Cr、Ni、Mo、Ti、Ta等构成的并镀在Al基金属膜的整个表面上的电镀膜71。下面将描述如何制备特定的扫描信号线10。
在图1所示的第一层形成步骤S1中，在玻璃衬底的上表面上形成一Al基金属膜。接着，在如图1所示的第一光刻胶形成步骤S2中，在Al基金属膜的上表面上形成一第一光刻胶膜。此时，形成第一光刻胶膜的图案，所以如图20所示，与所有扫描信号线9相连接的电源线16与所有扫描信号线9一起整体形成。接着，在如图1所示的扫描信号线形成步骤S3中，将第一光刻胶作为掩膜来蚀刻Al基金属膜以形成扫描信号线9。此外，通过电源线16对扫描信号线9进行电镀处理以在扫描信号线9的整个表面上形成电镀膜71。随后的步骤与第一实施例的相同，因而省略其描述。
在第三实施例中，用同样的材料制成电镀膜71和金属膜37，以提高电镀膜71和金属膜37之间的粘接强度。并且，降低了电镀膜71和金属膜37之间的接触电阻，从而进一步提高了可靠性。
(第四实施例)
在本发明的第四实施例中，扫描信号线10包括Al基金属膜和形成于Al基金属膜的表面上的电镀膜71，如上述的第三实施例。并且，在连接垫18(扫描电极端子)18和连接垫(数据电极端子)10上不形成ITO膜，以使这些连接垫18和20曝露于接触孔45或46。值得注意的是，像素电极7和跨接线12仅由ITO膜制成。如第三实施例所述在扫描信号线10上形成电镀膜71。并且，为了形成在连接垫(数据电极端子)20上不形成ITO膜、并且连接垫20曝露于接触孔45的结构，在如图8所示的状态下，在连接垫20上没有形成光刻胶膜48c来蚀刻ITO膜47。
在本发明的第四实施例中，各个漏极D和源极S都是由Al基金属膜和将金属膜37夹在中间的金属膜36和38构成的三层结构，并且每一个都如常规结构中一样由Cr、Mo、Ta等组成。为了制备特定结构的各个漏极D和源极S，通过已有技术的溅射方法来接连地形成特定的三个层。或者，形成下层金属膜36和中间金属膜37，然后以包括与所有数据信号线9相连的电源线(未图示)的形状来形成这些金属膜36和37的图案，随后通过电镀形成上层金属膜37a。当然，本发明的第四实施例中的金属膜也可以是由Cr、Mo、Ta等组成的单层结构。
如上所述，在本发明的制造薄膜晶体管面板的方法中，包括栅极G的扫描信号线9等由不具有在表面上形成阳极氧化膜的Al基金属膜制成，因而不必采用阳极氧化步骤。结果，减少了制造步骤的数量。值得注意的是，半导体膜32的沟道区内的保持膜33b通过本发明的干蚀刻方法形成，因此，即使半导体膜32具有如针孔等缺陷，也不会对栅极绝缘膜产生损坏。进而能够防止栅极G和源极S之间或栅极G和漏极D之间的短路。此外，还能防止栅极绝缘膜31的击穿电压下降。
本领域的技术人员当然能够得出另外的优点和变。因此，本发明在其宽的方面并不限于这里表示和描述的特定细节和代表性的实施例。因此，在不脱离由下述权利要求及其等同所定义的总的发明概念的精神或范围下，可作出不同的变化。

Claims (19)

1．一种制造薄膜晶体管面板的方法，包括以下步骤：
形成包括一连接垫和一栅极区的扫描信号线，其整个区域包括在衬底上由导电金属膜构成的表面；
在所述衬底和所述扫描信号线上形成栅极绝缘膜；
在所述栅极绝缘膜上形成一半导体膜；
在所述半导体膜上形成一保护膜-形成膜；
通过干蚀刻来形成保护膜-形成膜的图案，以在对应于所述栅极区的所述半导体膜的区域内形成保护膜；
形成从所述保护膜的两侧连接于曝露在外面的所述半导体膜的一个区域的漏极和形成连接于另一区域的源极；
形成一上绝缘膜以覆盖漏极、源极和栅极绝缘膜；和
形成一连接于所述上绝缘膜上的所述源极的透明电极。
2．如权利要求1的制造薄膜晶体管面板的方法，其特征在于：所述导电金属膜由铝或铝合金制成。
3．如权利要求1的制造薄膜晶体管面板的方法，其特征在于：所述栅极绝缘膜和所述保护膜-形成膜是由相同的材料制成的。
4．如权利要求1的制造薄膜晶体管面板的方法，其特征在于：所述形成所述透明电极的步骤包括在对应于所述源极的所述上绝缘膜的区域内形成一接触孔，和在对应于所述扫描信号线的所述连接垫的所述上绝缘膜和所述栅极绝缘膜的区域内形成接触孔。
5．如权利要求4的制造薄膜晶体管面板的方法，其特征在于：所述形成所述透明电极的步骤进一步包括在所述绝缘膜的整个表面上形成一透明导电金属膜，所述绝缘膜具有形成于对应于所述源极和所述扫描信号线的所述连接垫的区域内的接触孔，对所述透明导电金属膜进行干蚀刻处理以形成所述透明电极。
6．如权利要求5的制造薄膜晶体管面板的方法，其特征在于：当对该透明导电金属膜进行干蚀刻处理时，去除形成于所述扫描信号线的所述连接垫上的所述透明导电金属膜。
7．如权利要求6的制造薄膜晶体管面板的方法，其特征在于：使用由碘化氢气体和惰性气体组成的混合气体，通过反应离子蚀刻来进行所述透明导电金属膜的干蚀刻处理。
8．如权利要求7的制造薄膜晶体管面板的方法，其特征在于：所述惰性气体与所述碘化氢气体的流率比在0.2和0.5之间的范围内。
9．如权利要求5的制造薄膜晶体管面板的方法，其特征在于：当对所述透明导电金属膜进行干蚀刻处理时，所述在衬底的周围部分的衬底的加热温度设置得比在衬底的中心部分的高。
10．如权利要求9的制造薄膜晶体管面板的方法，其特征在于：设置所述衬底的加热温度，以使衬底的周围部分中的加热温度比衬底的中心部分温度高20℃至30℃。
11．如权利要求4的制造薄膜晶体管面板的方法，其特征在于：形成所述透明电极的所述步骤进一步包括在所述具有在对应于所述源极和所述扫描信号线的所述连接垫的部分中形成接触孔的上绝缘膜的整个表面上，形成一具有比ITO膜低的电阻系数的第一透明导电金属膜，和在所述第一透明导电金属膜上形成一ITO膜。
12．如权利要求1的制造薄膜晶体管面板的方法，其特征在于：形成所述扫描信号线的所述步骤包括使用具有低电阻系数的导电金属膜形成一第一扫描信号线，和对所述第一扫描信号线进行金属电镀。
13．如权利要求12的制造薄膜晶体管面板的方法，其特征在于：形成所述透明电极的所述步骤包括在对应于所述源极和所述扫描信号线的所述连接垫的所述上绝缘膜的部分中形成接触孔。
14．如权利要求12的制造薄膜晶体管面板的方法，其特征在于：形成所述透明电极的所述步骤进一步包括在所述上绝缘膜的整个表面上形成一透明导电金属膜，所述上绝缘膜具有在对应于所述源极和所述扫描信号线的所述连接垫的部分中形成的接触孔，并对所述透明导电金属膜进行干蚀刻处理，以形成所述透明电极。
15．一种制造薄膜晶体管面板的方法，包括以下步骤：
在衬底上形成包括一扫描电极端子和一栅极的扫描信号线；
在所述衬底和所述扫描信号线上形成栅极绝缘膜；
形成一半导体膜，其中，在所述栅极绝缘膜上形成沟道区、源极区和漏极区；
在所述半导体膜上形成一保护膜一形成膜；
通过干蚀刻方法来形成保护膜-形成膜的图案，以在形成所述沟道区的区域内形成保护膜；
形成一与形成漏极区的所述半导体膜区相连接的源极，和形成包括连接于形成漏极区的区的漏极和数据电极端子的数据信号线，所述数据信号线具有比所述扫描信号线高的氧化还原电位；
形成一上绝缘膜以覆盖所述漏极、所述源极和所述栅极绝缘膜，所述上绝缘膜具有将所述源极、所述数据电极端子和所述扫描电极端子部分地曝露于外面的接触孔；和
在所述上绝缘膜上形成一透明电极，所述透明电极连接于覆盖所述数据电极端子的透明导电膜和所述源极。
16．如权利要求15的制造薄膜晶体管面板的方法，其特征在于：所述扫描信号线由铝或铝合金制成。
17．如权利要求15的制造薄膜晶体管面板的方法，其特征在于：所述栅极绝缘膜和所述保护膜-形成膜是由相同的材料制成的。
18．如权利要求15的制造薄膜晶体管面板的方法，其特征在于：形成所述透明导电膜和所述透明电极的所述步骤包括在所述上绝缘膜的整个表面上形成一透明导电金属膜，然后对所述透明导电金属膜进行干蚀刻处理，以形成所述透明导电膜和所述透明电极。
19．如权利要求18的制造薄膜晶体管面板的方法，其特征在于：当对所述透明导电金属膜进行干蚀刻处理时，去除形成于所述扫描信号线的所述扫描电极端子上的所述透明导电金属膜。
CN01115548A 2000-04-28 2001-04-27 制造具有沟道区保护膜的薄膜晶体管面板的方法 Pending CN1321914A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP129661/2000 2000-04-28
JP2000129661A JP2001313283A (ja) 2000-04-28 2000-04-28 透明電極の形成方法およびその装置
JP165516/2000 2000-06-02
JP2000165516A JP2001343659A (ja) 2000-06-02 2000-06-02 アクティブマトリクス型液晶表示パネルおよびその製造方法

Publications (1)

Publication Number Publication Date
CN1321914A true CN1321914A (zh) 2001-11-14

Family

ID=26591125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01115548A Pending CN1321914A (zh) 2000-04-28 2001-04-27 制造具有沟道区保护膜的薄膜晶体管面板的方法

Country Status (4)

Country Link
US (1) US6500701B2 (zh)
KR (1) KR100418645B1 (zh)
CN (1) CN1321914A (zh)
TW (1) TW483175B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388104C (zh) * 2004-06-25 2008-05-14 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101651105B (zh) * 2005-09-29 2011-11-23 株式会社半导体能源研究所 半导体器件及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2003298057A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 液晶表示装置の入出力保護回路
US6897099B2 (en) * 2002-07-23 2005-05-24 Lg. Philips Lcd Co., Ltd. Method for fabricating liquid crystal display panel
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
US7410906B2 (en) * 2004-07-16 2008-08-12 Fujifilm Corporation Functional device and method for producing the same, and image pickup device and method for producing the same
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102187427B1 (ko) 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2460183A4 (en) 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR101846589B1 (ko) 2011-10-28 2018-04-06 가부시키가이샤 제이올레드 박막 반도체 장치 및 박막 반도체 장치의 제조 방법
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
WO2013183254A1 (ja) * 2012-06-08 2013-12-12 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
WO2014157126A1 (en) 2013-03-27 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI642170B (zh) 2013-10-18 2018-11-21 半導體能源研究所股份有限公司 顯示裝置及電子裝置
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP2000058515A (ja) * 1997-08-08 2000-02-25 Mitsui Chemicals Inc 金属酸化物／フォトレジスト膜積層体のドライエッチング方法
US6184960B1 (en) * 1998-01-30 2001-02-06 Sharp Kabushiki Kaisha Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
JP3372882B2 (ja) * 1998-01-30 2003-02-04 シャープ株式会社 反射型液晶表示装置における基板の製造方法
JP2000031119A (ja) * 1998-07-08 2000-01-28 Mitsubishi Electric Corp ドライエッチング装置及びドライエッチング方法
KR100529574B1 (ko) * 1998-07-23 2006-03-14 삼성전자주식회사 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100552297B1 (ko) * 1998-08-21 2006-06-14 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR100552298B1 (ko) * 1998-09-24 2006-06-07 삼성전자주식회사 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388104C (zh) * 2004-06-25 2008-05-14 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101651105B (zh) * 2005-09-29 2011-11-23 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US6500701B2 (en) 2002-12-31
TW483175B (en) 2002-04-11
US20010036680A1 (en) 2001-11-01
KR100418645B1 (ko) 2004-02-11
KR20010098918A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
CN1321914A (zh) 制造具有沟道区保护膜的薄膜晶体管面板的方法
CN1258114C (zh) 液晶显示器及其制造方法
CN1236353C (zh) 液晶显示装置的制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN100350628C (zh) 半导体元件及使用它的显示器件和制造半导体元件的方法
CN1797773A (zh) 薄膜晶体管阵列基板及其制造方法
CN1702533A (zh) 显示装置用基板、其制造方法及显示装置
CN1797161A (zh) 薄膜晶体管阵列基板及其制造方法
CN1875312A (zh) 具有触摸屏功能的液晶显示装置及其构造方法
CN1940688A (zh) 显示装置及其制造方法
CN1991539A (zh) 液晶显示器件及其制造方法
CN101064323A (zh) 电光装置、电子设备、及电光装置的制造方法
CN1797159A (zh) 薄膜晶体管阵列基板及其制造方法
CN1682259A (zh) 显示器件及其制造方法
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN101064322A (zh) 电光装置以及电子设备
CN1727977A (zh) 薄膜晶体管阵列衬底及其制造方法
CN1607442A (zh) 液晶显示面板及其制造方法
CN1862804A (zh) 半导体器件及其制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN100346217C (zh) 反射式液晶显示装置及其制造方法
CN1488976A (zh) 布线结构和电光装置的制造方法、电光装置和电子设备
CN1614483A (zh) 液晶显示器件制造方法
CN1763617A (zh) 金属线及制造方法、基板及制造方法和显示装置
CN1153303C (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned