JP2003298057A - 液晶表示装置の入出力保護回路 - Google Patents
液晶表示装置の入出力保護回路Info
- Publication number
- JP2003298057A JP2003298057A JP2002094476A JP2002094476A JP2003298057A JP 2003298057 A JP2003298057 A JP 2003298057A JP 2002094476 A JP2002094476 A JP 2002094476A JP 2002094476 A JP2002094476 A JP 2002094476A JP 2003298057 A JP2003298057 A JP 2003298057A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- substrate potential
- type substrate
- potential fixing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 42
- 230000001681 protective effect Effects 0.000 title abstract 6
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 230000015556 catabolic process Effects 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101000879758 Homo sapiens Sjoegren syndrome nuclear autoantigen 1 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 102100037330 Sjoegren syndrome nuclear autoantigen 1 Human genes 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】より安定な入出力保護機能を有する液晶表示装
置の入出力保護回路を提供する。 【解決手段】入出力端子パッド１１と、入出力初段ＴＦ
Ｔ１２との間に設けた抵抗１３と、入出力端子パッド１
１と抵抗１３とを接続する配線と、グランド端子２０と
電源端子２１との間に直列に接続した２個の入出力保護
ＴＦＴ１４、１５とを有し、これらの２個の入出力保護
ＴＦＴ１４、１５の接続部に、前記配線が接続され、２
個の入出力保護ＴＦＴ１４、１５はそれぞれ、チャネル
層に接続されたＰ型基板電位固定端子１６、１８および
Ｎ型基板電位固定端子１７、１９を有し、Ｐ型基板電位
固定端子１６、１８およびＮ型基板電位固定端子１７、
１９をグランド端子２０に接続した構成。
置の入出力保護回路を提供する。 【解決手段】入出力端子パッド１１と、入出力初段ＴＦ
Ｔ１２との間に設けた抵抗１３と、入出力端子パッド１
１と抵抗１３とを接続する配線と、グランド端子２０と
電源端子２１との間に直列に接続した２個の入出力保護
ＴＦＴ１４、１５とを有し、これらの２個の入出力保護
ＴＦＴ１４、１５の接続部に、前記配線が接続され、２
個の入出力保護ＴＦＴ１４、１５はそれぞれ、チャネル
層に接続されたＰ型基板電位固定端子１６、１８および
Ｎ型基板電位固定端子１７、１９を有し、Ｐ型基板電位
固定端子１６、１８およびＮ型基板電位固定端子１７、
１９をグランド端子２０に接続した構成。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネルの入出
力初段薄膜トランジスタに対して、電流サージや電圧ノ
イズに関する静電気対策として入出力保護機能を持たせ
た液晶表示装置の入出力保護回路に関する。
力初段薄膜トランジスタに対して、電流サージや電圧ノ
イズに関する静電気対策として入出力保護機能を持たせ
た液晶表示装置の入出力保護回路に関する。
【０００２】
【従来の技術】従来の低温で製造する多結晶シリコン層
（ポリシリコン層）で構成された薄膜トランジスタ（以
下、薄膜トランジスタをＴＦＴと記す）を用いた液晶表
示装置において、各画素位置に設けたスイッチング用の
ＴＦＴ、液晶パネルの駆動回路、および入出力保護回路
は、Ｎチャネル・ライトリ・ドープト・ドレインＴＦＴ
（ＬＤＤ ＭＯＳ ＴＦＴ）で構成されている。
（ポリシリコン層）で構成された薄膜トランジスタ（以
下、薄膜トランジスタをＴＦＴと記す）を用いた液晶表
示装置において、各画素位置に設けたスイッチング用の
ＴＦＴ、液晶パネルの駆動回路、および入出力保護回路
は、Ｎチャネル・ライトリ・ドープト・ドレインＴＦＴ
（ＬＤＤ ＭＯＳ ＴＦＴ）で構成されている。
【０００３】図５は、従来の液晶表示装置の入出力保護
回路の等価回路図である。
回路の等価回路図である。
【０００４】図５に示すように、入出力端子パッド４１
を介して、対向電極等に供給する電圧がこの入出力保護
回路に印加される。
を介して、対向電極等に供給する電圧がこの入出力保護
回路に印加される。
【０００５】この入出力保護回路は、入出力保護ＴＦＴ
４２と、入力抵抗Ｒ１と、入出力保護ＴＦＴ４２のゲー
トＧとドレインＤ間に接続された抵抗Ｒ２とを有し、そ
の出力部に入出力初段ＴＦＴ４３と、抵抗Ｒ３、Ｒ４、
Ｒ５とが設けられている。入出力保護ＴＦＴ４２および
入出力初段ＴＦＴ４３は、ＬＤＤ構造を持つＴＦＴであ
る。入出力保護ＴＦＴ４２の拡散層から構成されるソー
スＳは、電源Ｖｓｓに接続されている。入出力初段ＴＦ
Ｔ４３は、液晶パネルの対向電極に電圧（電流）を与え
るバッファであり、そのドレインＤは、抵抗Ｒ３を介し
てゲートＧに接続されると共に、電源Ｖｄｄに接続され
ている。また、入出力初段ＴＦＴ４３のソースＳは、抵
抗Ｒ４を介して電源Ｖｓｓに接続されると共に、入出力
保護ＴＦＴ４２のドレインＤに共通接続され、抵抗Ｒ５
を介して入力回路に接続されている。
４２と、入力抵抗Ｒ１と、入出力保護ＴＦＴ４２のゲー
トＧとドレインＤ間に接続された抵抗Ｒ２とを有し、そ
の出力部に入出力初段ＴＦＴ４３と、抵抗Ｒ３、Ｒ４、
Ｒ５とが設けられている。入出力保護ＴＦＴ４２および
入出力初段ＴＦＴ４３は、ＬＤＤ構造を持つＴＦＴであ
る。入出力保護ＴＦＴ４２の拡散層から構成されるソー
スＳは、電源Ｖｓｓに接続されている。入出力初段ＴＦ
Ｔ４３は、液晶パネルの対向電極に電圧（電流）を与え
るバッファであり、そのドレインＤは、抵抗Ｒ３を介し
てゲートＧに接続されると共に、電源Ｖｄｄに接続され
ている。また、入出力初段ＴＦＴ４３のソースＳは、抵
抗Ｒ４を介して電源Ｖｓｓに接続されると共に、入出力
保護ＴＦＴ４２のドレインＤに共通接続され、抵抗Ｒ５
を介して入力回路に接続されている。
【０００６】入出力保護ＴＦＴ４２および入出力初段Ｔ
ＦＴ４３は、一般の半導体素子のように、シリコン（Ｓ
ｉ）などの半導体基板上に構成されたものではなく、ガ
ラス基板上にフォトリソグラフィ法を用いて多結晶シリ
コンにより形成されたＴＦＴである。液晶表示装置のＴ
ＦＴにおいては、チャネル層は真性半導体（ノンドープ
のＳｉ）で構成されるので、基板に対し、すなわち、チ
ャンネル層に対して基準となる電位が与えられていない
場合が多い。
ＦＴ４３は、一般の半導体素子のように、シリコン（Ｓ
ｉ）などの半導体基板上に構成されたものではなく、ガ
ラス基板上にフォトリソグラフィ法を用いて多結晶シリ
コンにより形成されたＴＦＴである。液晶表示装置のＴ
ＦＴにおいては、チャネル層は真性半導体（ノンドープ
のＳｉ）で構成されるので、基板に対し、すなわち、チ
ャンネル層に対して基準となる電位が与えられていない
場合が多い。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
構成では、入出力保護回路に流れ込んだ電流の逃げ道が
十分確保されていないため、結果的に入出力保護回路を
構成する入出力保護ＴＦＴの絶縁膜または接合部におい
て静電破壊が生じ、入出力保護回路の本来の役割が果た
せなくなるという問題がある。
構成では、入出力保護回路に流れ込んだ電流の逃げ道が
十分確保されていないため、結果的に入出力保護回路を
構成する入出力保護ＴＦＴの絶縁膜または接合部におい
て静電破壊が生じ、入出力保護回路の本来の役割が果た
せなくなるという問題がある。
【０００８】ここで、ＭＯＳＴＦＴのスナップバック
（snapback）現象について、図６および図７を用いて説
明する。
（snapback）現象について、図６および図７を用いて説
明する。
【０００９】図６に示す構造のＭＯＳＴＦＴにおいて
は、酸化絶縁膜５１上に多結晶シリコン層５７が形成さ
れ、その上にゲート絶縁膜５２が形成され、その上にゲ
ート電極５３が形成されている。このゲート電極５３の
パターンを用いて不純物が多結晶シリコン層５７にドー
プされて、ドレイン領域５４とソース領域５５が形成さ
れ、それらの中間領域がチャンネル領域５６である。こ
のようなＬＤＤ構造のＴＦＴにおいて、ソース領域５５
を電源Ｖｓｓに接続し、ドレイン領域５４とゲート電極
５３とを共通接続し、制御電圧Ｖｃｎｔを与えるように
する。
は、酸化絶縁膜５１上に多結晶シリコン層５７が形成さ
れ、その上にゲート絶縁膜５２が形成され、その上にゲ
ート電極５３が形成されている。このゲート電極５３の
パターンを用いて不純物が多結晶シリコン層５７にドー
プされて、ドレイン領域５４とソース領域５５が形成さ
れ、それらの中間領域がチャンネル領域５６である。こ
のようなＬＤＤ構造のＴＦＴにおいて、ソース領域５５
を電源Ｖｓｓに接続し、ドレイン領域５４とゲート電極
５３とを共通接続し、制御電圧Ｖｃｎｔを与えるように
する。
【００１０】制御電圧Ｖｃｎｔを可変にすることによ
り、ドレイン領域５４とソース領域５５間の印加電圧Ｖ
ｄｓを制御し、ドレイン領域５４とソース領域５５に流
れる電流Ｉｄｓの変化を調べた。この結果、印加電圧Ｖ
ｄｓと電流Ｉｄｓとの関係は、図７の実線のように変化
する。ここで、印加電圧Ｖｄｓを一旦、降伏電圧（ブレ
ークアウト電圧）ＢＶｄｓ以上にすると、電流Ｉｄｓが
急に流れ始め、印加電圧Ｖｄｓを降伏電圧ＢＶｄｓ以下
にしても電流Ｉｄｓは減少しなくなる。そして、より低
い印加電圧Ｖｄｓで電流Ｉｄｓが増加するという２次降
状が生じる。このような現象をスナップバックと呼ぶ。
り、ドレイン領域５４とソース領域５５間の印加電圧Ｖ
ｄｓを制御し、ドレイン領域５４とソース領域５５に流
れる電流Ｉｄｓの変化を調べた。この結果、印加電圧Ｖ
ｄｓと電流Ｉｄｓとの関係は、図７の実線のように変化
する。ここで、印加電圧Ｖｄｓを一旦、降伏電圧（ブレ
ークアウト電圧）ＢＶｄｓ以上にすると、電流Ｉｄｓが
急に流れ始め、印加電圧Ｖｄｓを降伏電圧ＢＶｄｓ以下
にしても電流Ｉｄｓは減少しなくなる。そして、より低
い印加電圧Ｖｄｓで電流Ｉｄｓが増加するという２次降
状が生じる。このような現象をスナップバックと呼ぶ。
【００１１】電圧電流特性において、図中のＰ点におけ
る電圧をホールド（Hold）電圧と呼び、電流をホールド
電流と呼ぶ。このようなスナップバック特性は、ＭＯＳ
ＴＦＴのバイポーラアクションと言われている。ＴＦＴ
のドレインと基板（すなわち、チャネル）との不純物濃
度差が大きいと、図中、実線から破線のように特性が変
化する。つまり、降伏電圧ＢＶｄｓは低くなり、ホール
ド電圧も低くなる。このようなタイプのＴＦＴを、ここ
ではノンＬＤＤ ＴＦＴと呼ぶ。
る電圧をホールド（Hold）電圧と呼び、電流をホールド
電流と呼ぶ。このようなスナップバック特性は、ＭＯＳ
ＴＦＴのバイポーラアクションと言われている。ＴＦＴ
のドレインと基板（すなわち、チャネル）との不純物濃
度差が大きいと、図中、実線から破線のように特性が変
化する。つまり、降伏電圧ＢＶｄｓは低くなり、ホール
ド電圧も低くなる。このようなタイプのＴＦＴを、ここ
ではノンＬＤＤ ＴＦＴと呼ぶ。
【００１２】このような降伏電圧ＢＶｄｓとホールド電
圧とを高くしたものを、液晶パネルの駆動用ＴＦＴとし
て用いることは最適であるが、入出力保護用ＴＦＴとし
て使用するには不向きである。一方、液晶表示装置で用
いられているＴＦＴでは、基板電位を固定できないの
で、基板側の下地膜、半導体層やゲート絶縁膜に存在す
る固定電荷等の影響で、基板電位が変化するため、ＴＦ
Ｔの特性が不安定になるという問題点もあった。
圧とを高くしたものを、液晶パネルの駆動用ＴＦＴとし
て用いることは最適であるが、入出力保護用ＴＦＴとし
て使用するには不向きである。一方、液晶表示装置で用
いられているＴＦＴでは、基板電位を固定できないの
で、基板側の下地膜、半導体層やゲート絶縁膜に存在す
る固定電荷等の影響で、基板電位が変化するため、ＴＦ
Ｔの特性が不安定になるという問題点もあった。
【００１３】また、前述のように、従来の液晶表示装置
の入出力保護回路では、入出力保護回路に流れ込んだ電
流の逃げ道がないため、液晶パネルの各画素の駆動に用
いるスイッチング素子あるいは入出力初段ＴＦＴをＬＤ
ＤのＴＦＴで構成し、このＬＤＤ ＴＦＴの降伏電圧Ｂ
Ｖｄｓおよびスナップバック時のホールド電圧よりそれ
ぞれ低いノンＬＤＤ ＴＦＴで保護用ＴＦＴで構成する
ことはできなかった。
の入出力保護回路では、入出力保護回路に流れ込んだ電
流の逃げ道がないため、液晶パネルの各画素の駆動に用
いるスイッチング素子あるいは入出力初段ＴＦＴをＬＤ
ＤのＴＦＴで構成し、このＬＤＤ ＴＦＴの降伏電圧Ｂ
Ｖｄｓおよびスナップバック時のホールド電圧よりそれ
ぞれ低いノンＬＤＤ ＴＦＴで保護用ＴＦＴで構成する
ことはできなかった。
【００１４】本発明は、上記のような従来の問題点に鑑
みてなされたもので、より安定な入出力保護機能を有す
る液晶表示装置の入出力保護回路を提供することを目的
とする。
みてなされたもので、より安定な入出力保護機能を有す
る液晶表示装置の入出力保護回路を提供することを目的
とする。
【００１５】
【課題を解決するための手段】上記課題を解決するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。
め、本発明においては特許請求の範囲に記載するような
構成をとる。
【００１６】すなわち、請求項１記載の液晶表示装置の
入出力保護回路は、チャネル層に接続されたＰ型基板電
位固定端子およびＮ型基板電位固定端子を有する入出力
保護ＴＦＴを備え、前記Ｐ型基板電位固定端子および前
記Ｎ型基板電位固定端子をグランド端子に接続したこと
を特徴とする。
入出力保護回路は、チャネル層に接続されたＰ型基板電
位固定端子およびＮ型基板電位固定端子を有する入出力
保護ＴＦＴを備え、前記Ｐ型基板電位固定端子および前
記Ｎ型基板電位固定端子をグランド端子に接続したこと
を特徴とする。
【００１７】また、請求項２記載の液晶表示装置の入出
力保護回路は、入出力端子パッドと、入出力初段ＴＦＴ
との間に設けた抵抗と、前記入出力端子パッドと前記抵
抗とを接続する配線と、グランド端子と電源端子との間
に直列に接続した２個の入出力保護ＴＦＴとを有し、前
記２個の入出力保護ＴＦＴの接続部に、前記配線が接続
され、前記２個の入出力保護ＴＦＴはそれぞれ、チャネ
ル層に接続されたＰ型基板電位固定端子およびＮ型基板
電位固定端子を有し、前記Ｐ型基板電位固定端子および
前記Ｎ型基板電位固定端子をグランド端子に接続したこ
とを特徴とする。
力保護回路は、入出力端子パッドと、入出力初段ＴＦＴ
との間に設けた抵抗と、前記入出力端子パッドと前記抵
抗とを接続する配線と、グランド端子と電源端子との間
に直列に接続した２個の入出力保護ＴＦＴとを有し、前
記２個の入出力保護ＴＦＴの接続部に、前記配線が接続
され、前記２個の入出力保護ＴＦＴはそれぞれ、チャネ
ル層に接続されたＰ型基板電位固定端子およびＮ型基板
電位固定端子を有し、前記Ｐ型基板電位固定端子および
前記Ｎ型基板電位固定端子をグランド端子に接続したこ
とを特徴とする。
【００１８】また、請求項３記載の液晶表示装置の入出
力保護回路は、請求項２記載の液晶表示装置の入出力保
護回路において、前記入出力初段ＴＦＴは、チャネル層
に接続されたＰ型基板電位固定端子およびＮ型基板電位
固定端子を有し、前記Ｐ型基板電位固定端子および前記
Ｎ型基板電位固定端子を基板バイアス発生回路に接続し
たことを特徴とする。
力保護回路は、請求項２記載の液晶表示装置の入出力保
護回路において、前記入出力初段ＴＦＴは、チャネル層
に接続されたＰ型基板電位固定端子およびＮ型基板電位
固定端子を有し、前記Ｐ型基板電位固定端子および前記
Ｎ型基板電位固定端子を基板バイアス発生回路に接続し
たことを特徴とする。
【００１９】また、請求項４記載の液晶表示装置の入出
力保護回路は、請求項１、２または３記載の液晶表示装
置の入出力保護回路において、前記入出力保護ＴＦＴの
降伏電圧、ホールド電圧が、入出力初段ＴＦＴ、もしく
は前記液晶表示装置の画素駆動用スイッチング素子のＴ
ＦＴの降伏電圧、ホールド電圧よりそれぞれ低く構成さ
れていることを特徴とする。
力保護回路は、請求項１、２または３記載の液晶表示装
置の入出力保護回路において、前記入出力保護ＴＦＴの
降伏電圧、ホールド電圧が、入出力初段ＴＦＴ、もしく
は前記液晶表示装置の画素駆動用スイッチング素子のＴ
ＦＴの降伏電圧、ホールド電圧よりそれぞれ低く構成さ
れていることを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００２１】実施の形態１
図１は、本発明の実施の形態１の液晶表示装置の入出力
保護回路の回路図、図２は、図１の回路に対応する本実
施の形態１の液晶表示装置の入出力保護回路の構造を示
す平面図である。
保護回路の回路図、図２は、図１の回路に対応する本実
施の形態１の液晶表示装置の入出力保護回路の構造を示
す平面図である。
【００２２】図１、図２において、１１は入出力端子パ
ッド、１２は入出力初段ＴＦＴ、１３は入出力保護用の
抵抗、１４、１５は入出力保護ＴＦＴ、１６は入出力保
護ＴＦＴ１４のチャネル層に接続されたＮ型基板電位固
定端子（すなわち、チャネル層に接続される領域に形成
したＮ型不純物領域上に接続した金属電極からなる基板
（チャネル層）電位固定用電極端子）、１７は同様に入
出力保護ＴＦＴ１４のチャネル層に接続されたＰ型基板
電位固定端子、１８は同様に入出力保護ＴＦＴ１５のチ
ャネル層に接続されたＮ型基板電位固定端子、１９は同
様に入出力保護ＴＦＴ１５のチャネル層に接続されたＰ
型基板電位固定端子、２０はグランド端子（アース端
子）、２１は電源端子である。
ッド、１２は入出力初段ＴＦＴ、１３は入出力保護用の
抵抗、１４、１５は入出力保護ＴＦＴ、１６は入出力保
護ＴＦＴ１４のチャネル層に接続されたＮ型基板電位固
定端子（すなわち、チャネル層に接続される領域に形成
したＮ型不純物領域上に接続した金属電極からなる基板
（チャネル層）電位固定用電極端子）、１７は同様に入
出力保護ＴＦＴ１４のチャネル層に接続されたＰ型基板
電位固定端子、１８は同様に入出力保護ＴＦＴ１５のチ
ャネル層に接続されたＮ型基板電位固定端子、１９は同
様に入出力保護ＴＦＴ１５のチャネル層に接続されたＰ
型基板電位固定端子、２０はグランド端子（アース端
子）、２１は電源端子である。
【００２３】入出力初段ＴＦＴ１２以降の構成について
は、公知であるので、図示省略する。
は、公知であるので、図示省略する。
【００２４】入出力端子パッド１１と入出力初段ＴＦＴ
１２との間には、例えば拡散層（例えばソース領域、ド
レイン領域等で使用するのと同様の高濃度Ｎ型層）で構
成された抵抗１３（例えば、抵抗値約３００Ωから２．
０ｋΩ）が設けてある。なお、抵抗は、２個以上設けて
もよい（例えば、入出力端子パッド１１と抵抗１３とを
接続する配線の２個の入出力保護薄膜トランジスタ１
４、１５との接続部と、入出力端子パッド１１との
間）。この抵抗１３は、サージ電流が入出力初段ＴＦＴ
１２（入出力回路の一部を構成する）や、それにつなが
る入出力回路に流れる前に、当該入出力保護回路に流れ
るよう、当該入出力保護回路に対して、応答特性を悪く
するために導入している。
１２との間には、例えば拡散層（例えばソース領域、ド
レイン領域等で使用するのと同様の高濃度Ｎ型層）で構
成された抵抗１３（例えば、抵抗値約３００Ωから２．
０ｋΩ）が設けてある。なお、抵抗は、２個以上設けて
もよい（例えば、入出力端子パッド１１と抵抗１３とを
接続する配線の２個の入出力保護薄膜トランジスタ１
４、１５との接続部と、入出力端子パッド１１との
間）。この抵抗１３は、サージ電流が入出力初段ＴＦＴ
１２（入出力回路の一部を構成する）や、それにつなが
る入出力回路に流れる前に、当該入出力保護回路に流れ
るよう、当該入出力保護回路に対して、応答特性を悪く
するために導入している。
【００２５】この抵抗１３と入出力端子パッド１１との
間に、入出力保護ＴＦＴ１４、１５が接続してある。こ
の入出力保護ＴＦＴ１４、１５の降伏電圧ＢＶｄｓおよ
びスナップバック特性におけるホールド電圧は、入出力
初段ＴＦＴ１２（もしくは前記液晶表示装置の画素駆動
用スイッチング素子であるＴＦＴ）より小さく設定され
ている。つまり、入出力回路がオン動作する前に、入出
力保護回路が動作するようになっている。そして、大電
流のサージに対して破壊が起こらないように、入出力保
護ＴＦＴ１４、１５のゲート幅は、入出力初段ＴＦＴ１
２のゲート幅より大きいものが使用されている。ゲート
幅は、電力によって決まるが、１００μｍ以上が望まし
い。
間に、入出力保護ＴＦＴ１４、１５が接続してある。こ
の入出力保護ＴＦＴ１４、１５の降伏電圧ＢＶｄｓおよ
びスナップバック特性におけるホールド電圧は、入出力
初段ＴＦＴ１２（もしくは前記液晶表示装置の画素駆動
用スイッチング素子であるＴＦＴ）より小さく設定され
ている。つまり、入出力回路がオン動作する前に、入出
力保護回路が動作するようになっている。そして、大電
流のサージに対して破壊が起こらないように、入出力保
護ＴＦＴ１４、１５のゲート幅は、入出力初段ＴＦＴ１
２のゲート幅より大きいものが使用されている。ゲート
幅は、電力によって決まるが、１００μｍ以上が望まし
い。
【００２６】この入出力保護ＴＦＴ１４は、プラス側の
サージノイズに対する保護ＴＦＴであり、図１に示すよ
うに、ソースはグランド端子２０に接続されている。ま
た、入出力保護ＴＦＴ１４のチャネル層には、Ｎ型基板
電位固定端子１６、Ｐ型基板電位固定端子１７が接続さ
れている。すなわち、Ｎ型基板電位固定端子１６、Ｐ型
基板電位固定端子１７は、図２に示すように、入出力保
護ＴＦＴ１４のチャネル層に接続される領域に形成した
Ｎ型不純物領域、およびＰ型不純物領域（図示省略）上
に接続した金属電極により構成される。
サージノイズに対する保護ＴＦＴであり、図１に示すよ
うに、ソースはグランド端子２０に接続されている。ま
た、入出力保護ＴＦＴ１４のチャネル層には、Ｎ型基板
電位固定端子１６、Ｐ型基板電位固定端子１７が接続さ
れている。すなわち、Ｎ型基板電位固定端子１６、Ｐ型
基板電位固定端子１７は、図２に示すように、入出力保
護ＴＦＴ１４のチャネル層に接続される領域に形成した
Ｎ型不純物領域、およびＰ型不純物領域（図示省略）上
に接続した金属電極により構成される。
【００２７】入出力保護ＴＦＴ１５は、マイナス側のサ
ージノイズに対する保護ＴＦＴであり、ソースは電源
（Ｖｄｄ）端子２１に接続されている。また、ＴＦＴ１
４はＮ型基板電位固定端子１６，Ｐ型基板電位固定端子
１７に接続されている。また、入出力保護ＴＦＴ１５の
チャネル層には、Ｎ型基板電位固定端子１８、Ｐ型基板
電位固定端子１９が接続されている。すなわち、Ｎ型基
板電位固定端子１８、Ｐ型基板電位固定端子１９は、図
２に示すように、入出力保護ＴＦＴ１５のチャネル層に
接続される領域に形成したＮ型不純物領域、およびＰ型
不純物領域（図示省略）上に接続した金属電極により構
成される。
ージノイズに対する保護ＴＦＴであり、ソースは電源
（Ｖｄｄ）端子２１に接続されている。また、ＴＦＴ１
４はＮ型基板電位固定端子１６，Ｐ型基板電位固定端子
１７に接続されている。また、入出力保護ＴＦＴ１５の
チャネル層には、Ｎ型基板電位固定端子１８、Ｐ型基板
電位固定端子１９が接続されている。すなわち、Ｎ型基
板電位固定端子１８、Ｐ型基板電位固定端子１９は、図
２に示すように、入出力保護ＴＦＴ１５のチャネル層に
接続される領域に形成したＮ型不純物領域、およびＰ型
不純物領域（図示省略）上に接続した金属電極により構
成される。
【００２８】また、入出力端子パッド１１は、金属、例
えばＴｉ（下層）／Ａｌ（上層）（上下は逆でもよい）
で構成されている。
えばＴｉ（下層）／Ａｌ（上層）（上下は逆でもよい）
で構成されている。
【００２９】入出力初段ＴＦＴ１２は、ゲート電極であ
る金属、例えばＭｏＷ、Ａ１などに対して、Ｎ型半導体
層であるＳｉから構成されたソースとドレインを有して
いる。この入出力初段ＴＦＴは、絶縁膜で分離され、ソ
ース、ドレインはコンタクトホールによってＡｌ等のの
金属膜につながっている。
る金属、例えばＭｏＷ、Ａ１などに対して、Ｎ型半導体
層であるＳｉから構成されたソースとドレインを有して
いる。この入出力初段ＴＦＴは、絶縁膜で分離され、ソ
ース、ドレインはコンタクトホールによってＡｌ等のの
金属膜につながっている。
【００３０】抵抗１３は、例えばＮ型Ｓｉ層で構成され
ているが、Ｐ型Ｓｉ層や他の材料でもかまわない。
ているが、Ｐ型Ｓｉ層や他の材料でもかまわない。
【００３１】入出力保護ＴＦＴ１４、１５も、入出力初
段１２とゲート、ソース、ドレインの構造は同じであ
る。ただし、これらのゲート電極下の真性半導体層（Ｉ
層）に対して、それぞれＮ型基板電位固定端子１６、Ｐ
型基板固定端子１７を有している。同様に、入出力保護
ＴＦＴ１５も、これらのゲート電極下の真性半導体層
（Ｉ層）に対して、それぞれＮ型基板電位固定端子１
８、Ｐ型基板固定端子１９を有している。これらの基板
電位固定端子１６、１７、１８、１９は、図２に示すよ
うに、例えばゲート電極材料からなる配線によって１つ
にまとめられ、コンタクトホールを介してグランド端子
２０に接続されている。
段１２とゲート、ソース、ドレインの構造は同じであ
る。ただし、これらのゲート電極下の真性半導体層（Ｉ
層）に対して、それぞれＮ型基板電位固定端子１６、Ｐ
型基板固定端子１７を有している。同様に、入出力保護
ＴＦＴ１５も、これらのゲート電極下の真性半導体層
（Ｉ層）に対して、それぞれＮ型基板電位固定端子１
８、Ｐ型基板固定端子１９を有している。これらの基板
電位固定端子１６、１７、１８、１９は、図２に示すよ
うに、例えばゲート電極材料からなる配線によって１つ
にまとめられ、コンタクトホールを介してグランド端子
２０に接続されている。
【００３２】このように、入出力保護ＴＦＴ１４は、基
板（すなわち、チャネル層）の電位が、Ｎ型基板電位固
定端子１６、Ｐ型基板電位固定端子１７によって固定さ
れる。また、入出力保護ＴＦＴ１５は、基板電位が、Ｎ
型基板電位固定端子１８、Ｐ型基板電位固定端子１９に
よって固定される。
板（すなわち、チャネル層）の電位が、Ｎ型基板電位固
定端子１６、Ｐ型基板電位固定端子１７によって固定さ
れる。また、入出力保護ＴＦＴ１５は、基板電位が、Ｎ
型基板電位固定端子１８、Ｐ型基板電位固定端子１９に
よって固定される。
【００３３】これらのＮ型基板電位固定端子１６、Ｐ型
基板電位固定端子１７、Ｎ型基板電位固定端子１８、Ｐ
型基板電位固定端子１９によって、入出力保護ＴＦＴ１
４、１５の特性を安定化させると共に、サージ電流が流
れる場合において、これらのＮ型基板電位固定端子１
６、Ｐ型基板電位固定端子１７、Ｎ型基板電位固定端子
１８、Ｐ型基板電位固定端子１９にも電流が流れること
により、入出力保護ＴＦＴ１４、１５が一度のサージノ
イズによって破壊するのを防ぐことができる。
基板電位固定端子１７、Ｎ型基板電位固定端子１８、Ｐ
型基板電位固定端子１９によって、入出力保護ＴＦＴ１
４、１５の特性を安定化させると共に、サージ電流が流
れる場合において、これらのＮ型基板電位固定端子１
６、Ｐ型基板電位固定端子１７、Ｎ型基板電位固定端子
１８、Ｐ型基板電位固定端子１９にも電流が流れること
により、入出力保護ＴＦＴ１４、１５が一度のサージノ
イズによって破壊するのを防ぐことができる。
【００３４】さらに、入出力保護ＴＦＴ１４、１５にそ
れぞれ２つのＮ型基板電位固定端子１６、１８、Ｐ型基
板電位固定端子１７、１９を設けたので、界面準位とバ
ルク準位の切り分け評価が難しいＴＦＴの評価におい
て、通常の縦方向のＮ型（若しくはＰ型）ＴＦＴに対し
て横方向にＰＩＮダイオードを設けることにより、ソー
ス、ドレイン、ゲート電極の３端子に加えて、合計５端
子の構造にする。これによって、縦方向ＴＦＴの特性評
価を行うと同時に、横方向のＰＩＮダイオード評価を可
能にすることができる。
れぞれ２つのＮ型基板電位固定端子１６、１８、Ｐ型基
板電位固定端子１７、１９を設けたので、界面準位とバ
ルク準位の切り分け評価が難しいＴＦＴの評価におい
て、通常の縦方向のＮ型（若しくはＰ型）ＴＦＴに対し
て横方向にＰＩＮダイオードを設けることにより、ソー
ス、ドレイン、ゲート電極の３端子に加えて、合計５端
子の構造にする。これによって、縦方向ＴＦＴの特性評
価を行うと同時に、横方向のＰＩＮダイオード評価を可
能にすることができる。
【００３５】上記のように、本実施の形態１の液晶表示
装置の入出力保護回路は、チャネル層に接続されたＰ型
基板電位固定端子１６、１８およびＮ型基板電位固定端
子１７、１９を有する入出力保護ＴＦＴ１４、１５を備
え、Ｐ型基板電位固定端子１６、１８およびＮ型基板電
位固定端子１７、１９をグランド端子２０に接続したこ
とを特徴とする（請求項１に対応） また、本実施の形態１の液晶表示装置の入出力保護回路
は、入出力端子パッド１１と、入出力初段ＴＦＴ１２と
の間に設けた抵抗１３と、入出力端子パッド１１と抵抗
１３とを接続する配線と、グランド端子２０と電源端子
２１との間に直列に接続した２個の入出力保護ＴＦＴ１
４、１５とを有し、これらの２個の入出力保護ＴＦＴ１
４、１５の接続部に、前記配線が接続され、２個の入出
力保護ＴＦＴ１４、１５はそれぞれ、チャネル層に接続
されたＰ型基板電位固定端子１６、１８およびＮ型基板
電位固定端子１７、１９を有し、Ｐ型基板電位固定端子
１６、１８およびＮ型基板電位固定端子１７、１９をグ
ランド端子２０に接続したことを特徴とする（請求項２
に対応）。
装置の入出力保護回路は、チャネル層に接続されたＰ型
基板電位固定端子１６、１８およびＮ型基板電位固定端
子１７、１９を有する入出力保護ＴＦＴ１４、１５を備
え、Ｐ型基板電位固定端子１６、１８およびＮ型基板電
位固定端子１７、１９をグランド端子２０に接続したこ
とを特徴とする（請求項１に対応） また、本実施の形態１の液晶表示装置の入出力保護回路
は、入出力端子パッド１１と、入出力初段ＴＦＴ１２と
の間に設けた抵抗１３と、入出力端子パッド１１と抵抗
１３とを接続する配線と、グランド端子２０と電源端子
２１との間に直列に接続した２個の入出力保護ＴＦＴ１
４、１５とを有し、これらの２個の入出力保護ＴＦＴ１
４、１５の接続部に、前記配線が接続され、２個の入出
力保護ＴＦＴ１４、１５はそれぞれ、チャネル層に接続
されたＰ型基板電位固定端子１６、１８およびＮ型基板
電位固定端子１７、１９を有し、Ｐ型基板電位固定端子
１６、１８およびＮ型基板電位固定端子１７、１９をグ
ランド端子２０に接続したことを特徴とする（請求項２
に対応）。
【００３６】また、本実施の形態１の液晶表示装置の入
出力保護回路は、入出力保護ＴＦＴ１４、１５の降伏電
圧、ホールド電圧が、入出力初段ＴＦＴ１２、もしくは
当該液晶表示装置の画素駆動用スイッチング素子のＴＦ
Ｔの降伏電圧、ホールド電圧よりそれぞれ低く構成され
ていることを特徴とする（請求項４に対応）。
出力保護回路は、入出力保護ＴＦＴ１４、１５の降伏電
圧、ホールド電圧が、入出力初段ＴＦＴ１２、もしくは
当該液晶表示装置の画素駆動用スイッチング素子のＴＦ
Ｔの降伏電圧、ホールド電圧よりそれぞれ低く構成され
ていることを特徴とする（請求項４に対応）。
【００３７】実施の形態２
図３は、本発明の実施の形態２の液晶表示装置の入出力
保護回路の回路図である。図４は、図３の回路に対応す
る本実施の形態２の液晶表示装置の入出力保護回路の構
造を示す平面図である。
保護回路の回路図である。図４は、図３の回路に対応す
る本実施の形態２の液晶表示装置の入出力保護回路の構
造を示す平面図である。
【００３８】図３、図４において、２２は入出力初段Ｔ
ＦＴ１２のチャネル層に接続されたＮ型基板電位固定端
子（すなわち、チャネル層に接続される領域に形成した
Ｎ型不純物領域上に接続した金属電極からなる基板電位
固定用電極端子）、２３は同様に入出力初段ＴＦＴ１２
のチャネル層に接続されたＰ型基板電位固定端子、２４
は入出力初段ＴＦＴ１２のチャネル層に接続されたＮ型
基板電位固定端子２２とＰ型基板電位固定端子２３が接
続された基板バイアス発生回路（基板電位発生回路、基
板バイアス補正回路）である。
ＦＴ１２のチャネル層に接続されたＮ型基板電位固定端
子（すなわち、チャネル層に接続される領域に形成した
Ｎ型不純物領域上に接続した金属電極からなる基板電位
固定用電極端子）、２３は同様に入出力初段ＴＦＴ１２
のチャネル層に接続されたＰ型基板電位固定端子、２４
は入出力初段ＴＦＴ１２のチャネル層に接続されたＮ型
基板電位固定端子２２とＰ型基板電位固定端子２３が接
続された基板バイアス発生回路（基板電位発生回路、基
板バイアス補正回路）である。
【００３９】前記実施の形態１を示した図１、図２と本
実施の形態２を示す図３、図４とは、入出力端子パッド
１１から入出力保護回路がつながっているグランド端子
２０までの構造は同じであるので説明は省略する。
実施の形態２を示す図３、図４とは、入出力端子パッド
１１から入出力保護回路がつながっているグランド端子
２０までの構造は同じであるので説明は省略する。
【００４０】図３、図４において、入出力初段ＴＦＴ１
２に対して、Ｐ型基板電位固定端子２３、およびＮ型基
板電位固定端子２２を配置し、これらのＰ型基板電位固
定端子２３、およびＮ型基板電位固定端子２２が基板バ
イアス発生回路２４に接続されている。基板バイアス発
生回路２４から所定の電圧を印加する。これによって、
入出力保護ＴＦＴ１４、１５よりも、入出力初段ＴＦＴ
１２の降伏電圧ＢＶｄ ｓを高く設定することで、入出力
保護ＴＦＴ１４、１５が安定に働くようにする。なお、
基板バイアス発生回路２４には、例えば、図３に示すよ
うに、容量の前に例えばヒューズ等からなる抵抗を設け
て基板電位を調整できるようになっている。
２に対して、Ｐ型基板電位固定端子２３、およびＮ型基
板電位固定端子２２を配置し、これらのＰ型基板電位固
定端子２３、およびＮ型基板電位固定端子２２が基板バ
イアス発生回路２４に接続されている。基板バイアス発
生回路２４から所定の電圧を印加する。これによって、
入出力保護ＴＦＴ１４、１５よりも、入出力初段ＴＦＴ
１２の降伏電圧ＢＶｄ ｓを高く設定することで、入出力
保護ＴＦＴ１４、１５が安定に働くようにする。なお、
基板バイアス発生回路２４には、例えば、図３に示すよ
うに、容量の前に例えばヒューズ等からなる抵抗を設け
て基板電位を調整できるようになっている。
【００４１】このように、本実施の形態２においても、
入出力保護ＴＦＴ１４、１５の基板電位が固定されてい
ないことによる不安定性に対して、Ｎ型基板電位固定端
子１６、１８、Ｐ型基板電位固定端子１７、１９を設け
て、特性を安定にすることと、また、サージノイズ電流
がソース側だけでなく、基板側へも流れ込むことによ
り、入出力保護ＴＦＴ１４、１５が一度のサージノイズ
で破壊するのを防ぐ構造を有している。
入出力保護ＴＦＴ１４、１５の基板電位が固定されてい
ないことによる不安定性に対して、Ｎ型基板電位固定端
子１６、１８、Ｐ型基板電位固定端子１７、１９を設け
て、特性を安定にすることと、また、サージノイズ電流
がソース側だけでなく、基板側へも流れ込むことによ
り、入出力保護ＴＦＴ１４、１５が一度のサージノイズ
で破壊するのを防ぐ構造を有している。
【００４２】また、本実施の形態２においては、入出力
初段ＴＦＴ１２のチャネル層に対しても、これらのＰ型
基板電位固定端子２２、Ｎ型基板電位固定端子２３を接
続し、この入出力初段ＴＦＴ１２に、調整した基板電位
を基板バイアス発生回路２４から印加することで、入出
力保護回路の降伏電圧ＢＶｄｓに比べて必ず入出力初段
ＴＦＴ１２の降伏電圧ＢＶｄｓが大きくなるように設定
することができる。
初段ＴＦＴ１２のチャネル層に対しても、これらのＰ型
基板電位固定端子２２、Ｎ型基板電位固定端子２３を接
続し、この入出力初段ＴＦＴ１２に、調整した基板電位
を基板バイアス発生回路２４から印加することで、入出
力保護回路の降伏電圧ＢＶｄｓに比べて必ず入出力初段
ＴＦＴ１２の降伏電圧ＢＶｄｓが大きくなるように設定
することができる。
【００４３】さらに、入出力保護ＴＦＴ１４、１５、お
よび入出力初段ＴＦＴ１２にそれぞれ２つのＮ型基板電
位固定端子１６、１８、２２、Ｐ型基板電位固定端子１
７、１９、２３を設けたので、界面準位とバルク準位の
切り分け評価が難しいＴＦＴの評価において、通常の縦
方向のＮ型（若しくはＰ型）ＴＦＴに対して横方向にＰ
ＩＮダイオードを設けることにより、ソース、ドレイ
ン、ゲート電極の３端子に加えて、合計５端子の構造に
する。これによって、縦方向ＴＦＴの特性評価を行うと
同時に、横方向のＰＩＮダイオード評価を可能にするこ
とができる。
よび入出力初段ＴＦＴ１２にそれぞれ２つのＮ型基板電
位固定端子１６、１８、２２、Ｐ型基板電位固定端子１
７、１９、２３を設けたので、界面準位とバルク準位の
切り分け評価が難しいＴＦＴの評価において、通常の縦
方向のＮ型（若しくはＰ型）ＴＦＴに対して横方向にＰ
ＩＮダイオードを設けることにより、ソース、ドレイ
ン、ゲート電極の３端子に加えて、合計５端子の構造に
する。これによって、縦方向ＴＦＴの特性評価を行うと
同時に、横方向のＰＩＮダイオード評価を可能にするこ
とができる。
【００４４】上記のように、本実施の形態２の液晶表示
装置の入出力保護回路は、入出力初段ＴＦＴ１２は、チ
ャネル層に接続されたＰ型基板電位固定端子２２および
Ｎ型基板電位固定端子２３を有し、これらのＰ型基板電
位固定端子２２およびＮ型基板電位固定端子２３を基板
バイアス発生回路２４に接続したことを特徴とする（請
求項３に対応）。
装置の入出力保護回路は、入出力初段ＴＦＴ１２は、チ
ャネル層に接続されたＰ型基板電位固定端子２２および
Ｎ型基板電位固定端子２３を有し、これらのＰ型基板電
位固定端子２２およびＮ型基板電位固定端子２３を基板
バイアス発生回路２４に接続したことを特徴とする（請
求項３に対応）。
【００４５】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は上記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
に説明したが、本発明は上記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
より安定な入出力保護機能を有する液晶表示装置の入出
力保護回路を提供することができる。
より安定な入出力保護機能を有する液晶表示装置の入出
力保護回路を提供することができる。
【図１】本発明の実施の形態１の液晶表示装置の入出力
保護回路の回路図である。
保護回路の回路図である。
【図２】図１の回路に対応する本実施の形態１の液晶表
示装置の入出力保護回路の構造を示す平面図である。
示装置の入出力保護回路の構造を示す平面図である。
【図３】本発明の実施の形態２の液晶表示装置の入出力
保護回路の回路図である。
保護回路の回路図である。
【図４】図３の回路に対応する本実施の形態２の液晶表
示装置の入出力保護回路の構造を示す平面図である。
示装置の入出力保護回路の構造を示す平面図である。
【図５】従来の液晶表示装置の入出力保護回路の等価回
路図である。
路図である。
【図６】ＭＯＳ ＦＥＴにおけるスナップバック特性の
測定方法を示す接続図である。
測定方法を示す接続図である。
【図７】ＭＯＳ ＦＥＴのスナップバック特性を示す図
である。
である。
１１…入出力端子パッド
１２…入出力初段ＴＦＴ
１３…入出力保護用の抵抗
１４、１５…入出力保護ＴＦＴ
１６…入出力保護ＴＦＴ１４のＮ型基板電位固定端子
１７…入出力保護ＴＦＴ１４のＰ型基板電位固定端子
１８…入出力保護ＴＦＴ１５のＮ型基板電位固定端子
１９…入出力保護ＴＦＴ１５のＰ型基板電位固定端子
２０…グランド端子
２１…電源端子
２２…入出力初段ＴＦＴ１２のＮ型基板電位固定端子
２３…入出力初段ＴＦＴ１２のＰ型基板電位固定端子
２４…基板バイアス発生回路
４１…入出力端子パッド
４２…入出力保護ＴＦＴ
４３…入出力初段ＴＦＴ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５…抵抗
Ｇ…ゲート
Ｓ…ソース
Ｄ…ドレイン
Ｖｄｄ、Ｖｓｓ…電源
５１…酸化絶縁膜
５２…ゲート絶縁膜
５３…ゲート電極
５４…ドレイン領域
５５…ソース領域
５６…チャンネル領域
５７…多結晶シリコン層
Ｖｃｎｔ…制御電圧
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 29/78 ６２３Ｚ
27/06 ３１１ 27/04 Ｈ
27/08 １０２Ｆ
27/08 ３３１
27/088
Ｆターム(参考） 2H092 GA64 JB79 NA14
2H093 NA79 NC51 NC62 ND40
5F038 AR09 BE07 BH02 BH07 BH13
CD04 EZ06 EZ20
5F048 AA02 AB08 AC01 AC04 BA16
BC06 BC16 BE09 CC04 CC09
CC11 CC13 CC15 CC18
5F110 AA22 BB01 BB04 CC02 EE03
EE06 GG02 GG35 GG60 HL03
NN71 NN72
Claims (4)
- 【請求項１】チャネル層に接続されたＰ型基板電位固定
端子およびＮ型基板電位固定端子を有する入出力保護薄
膜トランジスタを備え、前記Ｐ型基板電位固定端子およ
び前記Ｎ型基板電位固定端子をグランド端子に接続した
ことを特徴とする液晶表示装置の入出力保護回路。 - 【請求項２】入出力端子パッドと、入出力初段薄膜トラ
ンジスタとの間に設けた抵抗と、 前記入出力端子パッドと前記抵抗とを接続する配線と、 グランド端子と電源端子との間に直列に接続した２個の
入出力保護薄膜トランジスタとを有し、 前記２個の入出力保護薄膜トランジスタの接続部に、前
記配線が接続され、 前記２個の入出力保護薄膜トランジスタはそれぞれ、チ
ャネル層に接続されたＰ型基板電位固定端子およびＮ型
基板電位固定端子を有し、前記Ｐ型基板電位固定端子お
よび前記Ｎ型基板電位固定端子をグランド端子に接続し
たことを特徴とする液晶表示装置の入出力保護回路。 - 【請求項３】前記入出力初段薄膜トランジスタは、チャ
ネル層に接続されたＰ型基板電位固定端子およびＮ型基
板電位固定端子を有し、前記Ｐ型基板電位固定端子およ
び前記Ｎ型基板電位固定端子を基板バイアス発生回路に
接続したことを特徴とする請求項２記載の液晶表示装置
の入出力保護回路。 - 【請求項４】前記入出力保護薄膜トランジスタの降伏電
圧、ホールド電圧が、入出力初段薄膜トランジスタ、も
しくは前記液晶表示装置の画素駆動用スイッチング素子
の薄膜トランジスタの降伏電圧、ホールド電圧よりそれ
ぞれ低く構成されていることを特徴とする請求項１、２
または３記載の液晶表示装置の入出力保護回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002094476A JP2003298057A (ja) | 2002-03-29 | 2002-03-29 | 液晶表示装置の入出力保護回路 |
| KR10-2003-0009696A KR100503689B1 (ko) | 2002-03-29 | 2003-02-17 | 액정 표시 장치의 입출력 보호 회로 |
| CN03106087A CN1448911A (zh) | 2002-03-29 | 2003-02-20 | 液晶显示装置的输入输出保护电路 |
| CNA2006100658454A CN1825405A (zh) | 2002-03-29 | 2003-02-20 | 液晶显示装置的输入输出保护电路 |
| US10/401,311 US7138987B2 (en) | 2002-03-29 | 2003-03-26 | Protection circuit for input and output of liquid crystal display |
| KR1020050049334A KR100592406B1 (ko) | 2002-03-29 | 2005-06-09 | 액정 표시 장치의 입출력 보호 회로 |
| US11/514,759 US20070001949A1 (en) | 2002-03-29 | 2006-09-01 | Protective circuit for a thin film transistor and a liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002094476A JP2003298057A (ja) | 2002-03-29 | 2002-03-29 | 液晶表示装置の入出力保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298057A true JP2003298057A (ja) | 2003-10-17 |
| JP2003298057A5 JP2003298057A5 (ja) | 2005-09-08 |
Family
ID=28449692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002094476A Ceased JP2003298057A (ja) | 2002-03-29 | 2002-03-29 | 液晶表示装置の入出力保護回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7138987B2 (ja) |
| JP (1) | JP2003298057A (ja) |
| KR (2) | KR100503689B1 (ja) |
| CN (2) | CN1448911A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013077816A (ja) * | 2011-09-14 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 保護回路、及び半導体装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298057A (ja) * | 2002-03-29 | 2003-10-17 | Advanced Lcd Technologies Development Center Co Ltd | 液晶表示装置の入出力保護回路 |
| JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
| US7309900B2 (en) * | 2004-03-23 | 2007-12-18 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin-film transistor formed on insulating substrate |
| JP2007335511A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Ltd | 半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法 |
| WO2009093354A1 (ja) * | 2008-01-21 | 2009-07-30 | Sharp Kabushiki Kaisha | 半導体装置及び表示装置 |
| US9817032B2 (en) | 2012-05-23 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Measurement device |
| TWI472979B (zh) * | 2012-10-22 | 2015-02-11 | Superc Touch Coporation | 可重組感測點之觸控面板裝置及感測方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3545583B2 (ja) * | 1996-12-26 | 2004-07-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| EP1019964B1 (de) * | 1997-09-30 | 2002-06-05 | Infineon Technologies AG | Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung |
| JP3102391B2 (ja) * | 1997-10-27 | 2000-10-23 | 日本電気株式会社 | 半導体集積回路 |
| JP2001148464A (ja) * | 1999-11-18 | 2001-05-29 | Toshiba Microelectronics Corp | 半導体集積回路 |
| US6329691B1 (en) * | 1999-12-13 | 2001-12-11 | Tower Semiconductor Ltd. | Device for protection of sensitive gate dielectrics of advanced non-volatile memory devices from damage due to plasma charging |
| JP2001209026A (ja) | 2000-01-24 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 液晶表示装置の入出力保護回路 |
| US6500701B2 (en) * | 2000-04-28 | 2002-12-31 | Casio Computer Co., Ltd. | Method of manufacturing thin film transistor panel having protective film of channel region |
| JP2003298057A (ja) * | 2002-03-29 | 2003-10-17 | Advanced Lcd Technologies Development Center Co Ltd | 液晶表示装置の入出力保護回路 |
-
2002
- 2002-03-29 JP JP2002094476A patent/JP2003298057A/ja not_active Ceased
-
2003
- 2003-02-17 KR KR10-2003-0009696A patent/KR100503689B1/ko not_active IP Right Cessation
- 2003-02-20 CN CN03106087A patent/CN1448911A/zh active Pending
- 2003-02-20 CN CNA2006100658454A patent/CN1825405A/zh active Pending
- 2003-03-26 US US10/401,311 patent/US7138987B2/en not_active Expired - Fee Related
-
2005
- 2005-06-09 KR KR1020050049334A patent/KR100592406B1/ko not_active IP Right Cessation
-
2006
- 2006-09-01 US US11/514,759 patent/US20070001949A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013077816A (ja) * | 2011-09-14 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 保護回路、及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1448911A (zh) | 2003-10-15 |
| KR100503689B1 (ko) | 2005-08-19 |
| KR100592406B1 (ko) | 2006-06-22 |
| US20030184507A1 (en) | 2003-10-02 |
| CN1825405A (zh) | 2006-08-30 |
| KR20050067379A (ko) | 2005-07-01 |
| US7138987B2 (en) | 2006-11-21 |
| US20070001949A1 (en) | 2007-01-04 |
| KR20030078639A (ko) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7919816B2 (en) | Electrostatic discharge protection element | |
| US20060119757A1 (en) | Electrostatic discharge protection circuit and method of electrostatic discharge protection | |
| KR100592406B1 (ko) | 액정 표시 장치의 입출력 보호 회로 | |
| JP2009094524A (ja) | アクティブマトリクス基板 | |
| JP3140419B2 (ja) | Ｌｃｄコントローラーｉｃの保護回路 | |
| JP3348734B2 (ja) | 保護回路 | |
| JPH0829265A (ja) | 温度センサおよびそれを用いた液晶表示装置 | |
| US8115257B2 (en) | Semiconductor apparatus | |
| US20060001098A1 (en) | Electrostatic discharge protection device | |
| JPH04344618A (ja) | アクティブマトリクス表示装置 | |
| KR100194669B1 (ko) | 입력 보호 회로 및 보호 소자 | |
| JPH02226808A (ja) | 過電流保護機能付きパワーｍｏｓｆｅｔ | |
| KR100234860B1 (ko) | Cmos 반도체 장치 | |
| JP2000236022A (ja) | フューズトリミング回路 | |
| JPH04290467A (ja) | アクティブマトリクス基板 | |
| JP2001209026A (ja) | 液晶表示装置の入出力保護回路 | |
| JP3175196B2 (ja) | 集積回路 | |
| JP2859029B2 (ja) | 高耐圧ｍｏｓトランジスタの出力保護装置 | |
| JPH0888369A (ja) | 半導体装置 | |
| JP2002083968A (ja) | 入出力保護回路、液晶表示装置および画像表示応用機器 | |
| JPH11233778A (ja) | 表示装置 | |
| JPH0494167A (ja) | 半導体装置 | |
| KR101001430B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2755686B2 (ja) | 半導体装置の保護回路 | |
| JPH07282584A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050315 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20090428 |