JP2001209026A - 液晶表示装置の入出力保護回路 - Google Patents
液晶表示装置の入出力保護回路Info
- Publication number
- JP2001209026A JP2001209026A JP2000014546A JP2000014546A JP2001209026A JP 2001209026 A JP2001209026 A JP 2001209026A JP 2000014546 A JP2000014546 A JP 2000014546A JP 2000014546 A JP2000014546 A JP 2000014546A JP 2001209026 A JP2001209026 A JP 2001209026A
- Authority
- JP
- Japan
- Prior art keywords
- input
- liquid crystal
- output protection
- tft
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 特に低温ポリシリコン TFTで構成される液晶
表示装置は、DRAM等の半導体回路に比べて電源電圧が大
きくなる。信号入力部にMOS TFT を使用する場合、入力
信号によるサージ電流の逃げ場が少なくなり、電流サー
ジ、電圧ノイズに対して弱くなるという課題がある。 【解決手段】 液晶パネルの信号入力部において、入出
力保護トランジスタ１４をNon LDD のTFT で構成する。
そのソース側を遮光層と電流バイパスの機能を兼ね備え
た抵抗１５に接続する。この抵抗１５を反転渦巻き状の
パターンとし、等価的に電流サージを低減するコイル１
７の機能を持たせる。更に遮光層の片端を接地し、TFT
のドレイン部と遮光層との間に容量１８を形成し、ドレ
イン部の電位（基板電位）を固定する。こうすると、入
出力回路の動作が安定になる。
表示装置は、DRAM等の半導体回路に比べて電源電圧が大
きくなる。信号入力部にMOS TFT を使用する場合、入力
信号によるサージ電流の逃げ場が少なくなり、電流サー
ジ、電圧ノイズに対して弱くなるという課題がある。 【解決手段】 液晶パネルの信号入力部において、入出
力保護トランジスタ１４をNon LDD のTFT で構成する。
そのソース側を遮光層と電流バイパスの機能を兼ね備え
た抵抗１５に接続する。この抵抗１５を反転渦巻き状の
パターンとし、等価的に電流サージを低減するコイル１
７の機能を持たせる。更に遮光層の片端を接地し、TFT
のドレイン部と遮光層との間に容量１８を形成し、ドレ
イン部の電位（基板電位）を固定する。こうすると、入
出力回路の動作が安定になる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示パネルの
入出力初段トランジスタに対して、電流サージや電圧ノ
イズに関する静電気対策として入出力保護機能を持たせ
た液晶表示装置の入出力保護回路に関する。
入出力初段トランジスタに対して、電流サージや電圧ノ
イズに関する静電気対策として入出力保護機能を持たせ
た液晶表示装置の入出力保護回路に関する。
【０００２】
【従来の技術】従来の低温ポリシリコン薄膜トランジス
タ（Poly−silicon TFT ）を用いた液晶表示装置におい
て、各画素位置に設けられたスイッチング用のTFT 、液
晶パネルの駆動回路、及び入出力保護回路は、Ｎチャン
ネル・ライトリ・ドープド・ドレイン（Nch LDD MOS TF
T ）で構成されている。図４は従来構造の入出力保護回
路を示す等価回路図である。本図においてパッド４１を
介して、対向電極等に供給する電圧が入出力保護回路に
印加される。入出力保護回路は入出力保護トランジスタ
４２と、入力抵抗Ｒ１と、入出力保護トランジスタ４２
のゲートＳとドレインＤ間に接続された抵抗Ｒ２とを有
し、その出力部に入出力初段トランジスタ４３と抵抗Ｒ
３，Ｒ４，Ｒ５とが設けられている。入出力保護トラン
ジスタ４２及び入出力初段トランジスタ４３はLDD 構造
を持つTFT である。入出力保護トランジスタ４２のソー
スＳは拡散層を有し、電源Vss に接続されている。入出
力初段トランジスタ４３は、液晶パネルの対向電極に電
圧（電流）を与えるバッファであり、そのドレインＤは
抵抗Ｒ３を介してゲートＧに接続されると共に、電源Vd
d に接続されている。また入出力初段トランジスタ４３
のソースＳは、抵抗Ｒ４を介して電源Vss に接続される
と共に、入出力保護トランジスタ４２のドレインＤに共
通接続され、抵抗Ｒ５を介して入力回路に接続されてい
る。
タ（Poly−silicon TFT ）を用いた液晶表示装置におい
て、各画素位置に設けられたスイッチング用のTFT 、液
晶パネルの駆動回路、及び入出力保護回路は、Ｎチャン
ネル・ライトリ・ドープド・ドレイン（Nch LDD MOS TF
T ）で構成されている。図４は従来構造の入出力保護回
路を示す等価回路図である。本図においてパッド４１を
介して、対向電極等に供給する電圧が入出力保護回路に
印加される。入出力保護回路は入出力保護トランジスタ
４２と、入力抵抗Ｒ１と、入出力保護トランジスタ４２
のゲートＳとドレインＤ間に接続された抵抗Ｒ２とを有
し、その出力部に入出力初段トランジスタ４３と抵抗Ｒ
３，Ｒ４，Ｒ５とが設けられている。入出力保護トラン
ジスタ４２及び入出力初段トランジスタ４３はLDD 構造
を持つTFT である。入出力保護トランジスタ４２のソー
スＳは拡散層を有し、電源Vss に接続されている。入出
力初段トランジスタ４３は、液晶パネルの対向電極に電
圧（電流）を与えるバッファであり、そのドレインＤは
抵抗Ｒ３を介してゲートＧに接続されると共に、電源Vd
d に接続されている。また入出力初段トランジスタ４３
のソースＳは、抵抗Ｒ４を介して電源Vss に接続される
と共に、入出力保護トランジスタ４２のドレインＤに共
通接続され、抵抗Ｒ５を介して入力回路に接続されてい
る。
【０００３】入出力保護トランジスタ４２及び入出力初
段トランジスタ４３は、一般の半導体素子のように抵抗
やMOS 薄膜トランジスタ等がシリコン（Si）などの半導
体基板に構成されたものではなく、ガラス基板上にフォ
トリソグラフィ法（PEP)を用いてポリシリコンにより形
成されたTFT である。液晶表示装置のTFT において、チ
ャンネル層は真性半導体（Non dopeのSi）で構成される
ので、基板に対し、即ちチャンネル層に対して基準とな
る電位が与えられていない場合が多い。
段トランジスタ４３は、一般の半導体素子のように抵抗
やMOS 薄膜トランジスタ等がシリコン（Si）などの半導
体基板に構成されたものではなく、ガラス基板上にフォ
トリソグラフィ法（PEP)を用いてポリシリコンにより形
成されたTFT である。液晶表示装置のTFT において、チ
ャンネル層は真性半導体（Non dopeのSi）で構成される
ので、基板に対し、即ちチャンネル層に対して基準とな
る電位が与えられていない場合が多い。
【０００４】
【発明が解決しようとする課題】しかしながら上記の構
成では、入出力保護回路に流れ込んだ電流の逃げ道が十
分確保されていないため、結果的に入出力保護回路を構
成するTFT の酸化膜又は接合部において静電破壊が生
じ、入出力保護回路の本来の役割が果たせなくなるとい
う問題を有していた。
成では、入出力保護回路に流れ込んだ電流の逃げ道が十
分確保されていないため、結果的に入出力保護回路を構
成するTFT の酸化膜又は接合部において静電破壊が生
じ、入出力保護回路の本来の役割が果たせなくなるとい
う問題を有していた。
【０００５】ここでMOS 薄膜トランジスタのスナップバ
ック（snapback）現象について図５及び図６を用いて説
明する。図５に示す構造のMOS 薄膜トランジスタにおい
て、酸化絶縁膜５１上にポリシリコンを形成し、その上
にゲート絶縁膜５２を形成する。次にゲートＧの材料と
なる導体膜５３を形成し、PEP を用いてゲート電極を形
成する。このゲート電極のパターンを用いて不純物をポ
リシリコン層にドープし、ドレインＤの領域５４とソー
スＳの領域５５とを形成し、それらの中間領域をチャン
ネル領域５６とする。このようなLDD 構造のトランジス
タにおいて、ソースＳを電源Vss に接続し、ドレインＤ
とゲートＧとを共通接続し、制御電圧Vcntを与える。
ック（snapback）現象について図５及び図６を用いて説
明する。図５に示す構造のMOS 薄膜トランジスタにおい
て、酸化絶縁膜５１上にポリシリコンを形成し、その上
にゲート絶縁膜５２を形成する。次にゲートＧの材料と
なる導体膜５３を形成し、PEP を用いてゲート電極を形
成する。このゲート電極のパターンを用いて不純物をポ
リシリコン層にドープし、ドレインＤの領域５４とソー
スＳの領域５５とを形成し、それらの中間領域をチャン
ネル領域５６とする。このようなLDD 構造のトランジス
タにおいて、ソースＳを電源Vss に接続し、ドレインＤ
とゲートＧとを共通接続し、制御電圧Vcntを与える。
【０００６】制御電圧Vcntを可変にすることにより、ド
レインＤとソースＳ間の印加電圧Vds を制御し、ドレイ
ンＤとソースＳ間に流れる電流Ids の変化を調べる。こ
の結果、印加電圧Vds と電流Ids との関係は図６の実線
のように変化する。ここで印加電圧Vds を一旦BVds以上
にすると、電流Ids が急に流れはじめ、印加電圧VdsをB
Vds以下にしても電流Ids は減少しなくなる。そしてよ
り低い印加電圧Vds で電流Ids が増加するという２次降
状が生じる。このような現象をスナップバックと呼ぶ。
電圧電流特性において、図中のＰ点における電圧をホー
ルド（Hold）電圧と呼び、電流をホールド（Hold）電流
と呼ぶ。 このようなスナップバック特性は、MOS 薄膜ト
ランジスタのバイポーラアクションと言われている。ト
ランジスタのドレインと基板（チャンネル）との濃度差
が大きいと、実線から破線のように特性が変化する。つ
まり降状電圧BVdsは低くなり、Hold電圧も低くなる。こ
のようなタイプのトランジスタを、ここではNon LDD TF
T と呼ぶ。
レインＤとソースＳ間の印加電圧Vds を制御し、ドレイ
ンＤとソースＳ間に流れる電流Ids の変化を調べる。こ
の結果、印加電圧Vds と電流Ids との関係は図６の実線
のように変化する。ここで印加電圧Vds を一旦BVds以上
にすると、電流Ids が急に流れはじめ、印加電圧VdsをB
Vds以下にしても電流Ids は減少しなくなる。そしてよ
り低い印加電圧Vds で電流Ids が増加するという２次降
状が生じる。このような現象をスナップバックと呼ぶ。
電圧電流特性において、図中のＰ点における電圧をホー
ルド（Hold）電圧と呼び、電流をホールド（Hold）電流
と呼ぶ。 このようなスナップバック特性は、MOS 薄膜ト
ランジスタのバイポーラアクションと言われている。ト
ランジスタのドレインと基板（チャンネル）との濃度差
が大きいと、実線から破線のように特性が変化する。つ
まり降状電圧BVdsは低くなり、Hold電圧も低くなる。こ
のようなタイプのトランジスタを、ここではNon LDD TF
T と呼ぶ。
【０００７】このような降状電圧BVdsとHold電圧とを高
くしたものを、液晶セルの駆動用のトランジスタとして
用いることは最適であるが、入出力保護用トランジスタ
して使用するには不向きである。一方、液晶表示装置で
用いられているTFT では、基板電位を固定できないの
で、TFT の特性が不安定になるという問題点もあった。
くしたものを、液晶セルの駆動用のトランジスタとして
用いることは最適であるが、入出力保護用トランジスタ
して使用するには不向きである。一方、液晶表示装置で
用いられているTFT では、基板電位を固定できないの
で、TFT の特性が不安定になるという問題点もあった。
【０００８】本発明は、このような従来の問題点に鑑み
てなされたものであって、より安定な入出力保護機能を
有する液晶表示装置の入出力保護回路を実現することを
目的とする。
てなされたものであって、より安定な入出力保護機能を
有する液晶表示装置の入出力保護回路を実現することを
目的とする。
【０００９】
【課題を解決するための手段】本願の第１の発明は、液
晶パネルの駆動回路の電源入力部に設けられた液晶表示
装置の入出力保護回路であって、前記液晶パネルの各画
素の駆動に用いるスイッチング素子をライトリ・ドープ
ド・ドレインの薄膜トランジスタ（LDD TFT ）で構成す
るとき、前記LDD TFT の降状電圧BVds、Hold電圧より夫
々低い降状電圧BVds、Hold電圧を有するノン・ライトリ
・ドープド・ドレインの薄膜トランジスタ（Non LDD TF
T ）で構成された入出力保護トランジスタと、前記入出
力保護トランジスタに入力された過剰電流の一部を放出
するため、前記入出力保護トランジスタのソース電極と
外部端子間に形成された電流サージバイパス抵抗と、を
具備することを特徴とする。
晶パネルの駆動回路の電源入力部に設けられた液晶表示
装置の入出力保護回路であって、前記液晶パネルの各画
素の駆動に用いるスイッチング素子をライトリ・ドープ
ド・ドレインの薄膜トランジスタ（LDD TFT ）で構成す
るとき、前記LDD TFT の降状電圧BVds、Hold電圧より夫
々低い降状電圧BVds、Hold電圧を有するノン・ライトリ
・ドープド・ドレインの薄膜トランジスタ（Non LDD TF
T ）で構成された入出力保護トランジスタと、前記入出
力保護トランジスタに入力された過剰電流の一部を放出
するため、前記入出力保護トランジスタのソース電極と
外部端子間に形成された電流サージバイパス抵抗と、を
具備することを特徴とする。
【００１０】本願の第２の発明は、請求項１の液晶表示
装置の入出力保護回路において、前記電流サージバイパ
ス抵抗は、前記液晶パネルの透明基板に対して、前記駆
動回路を遮光する位置に形成されたことを特徴とする。
装置の入出力保護回路において、前記電流サージバイパ
ス抵抗は、前記液晶パネルの透明基板に対して、前記駆
動回路を遮光する位置に形成されたことを特徴とする。
【００１１】本願の第３の発明は、請求項１の液晶表示
装置の入出力保護回路において、前記電流サージバイパ
ス抵抗は、前記液晶パネルの透明基板に対して、前記駆
動回路を遮光する位置に形成され、且つその配線パター
ンが前記液晶パネルの表示部を取り囲むように反転渦巻
き状に形成されたことを特徴とする。
装置の入出力保護回路において、前記電流サージバイパ
ス抵抗は、前記液晶パネルの透明基板に対して、前記駆
動回路を遮光する位置に形成され、且つその配線パター
ンが前記液晶パネルの表示部を取り囲むように反転渦巻
き状に形成されたことを特徴とする。
【００１２】本願の第４の発明は、請求項１の液晶表示
装置の入出力保護回路において、前記電流サージバイパ
ス抵抗は、前記液晶パネルの透明基板の裏面に対して、
前記透明基板の表面に形成された駆動回路を遮光する位
置に形成され、前記透明基板のコンタクトホールを介し
て前記Non LDD TFT のソース電極と接続されることを特
徴とする。
装置の入出力保護回路において、前記電流サージバイパ
ス抵抗は、前記液晶パネルの透明基板の裏面に対して、
前記透明基板の表面に形成された駆動回路を遮光する位
置に形成され、前記透明基板のコンタクトホールを介し
て前記Non LDD TFT のソース電極と接続されることを特
徴とする。
【００１３】本願の第５の発明は、液晶パネルの駆動回
路の電源入力部に設けられた液晶表示装置の入出力保護
回路であって、前記液晶パネルの各画素の駆動に用いる
スイッチング素子をライトリ・ドープド・ドレインの薄
膜トランジスタ（LDD TFT ）で構成するとき、前記LDD
TFT の降状電圧BVds、Hold電圧より夫々低い降状電圧BV
ds、Hold電圧を有するノン・ライトリ・ドープド・ドレ
インの薄膜トランジスタ（Non LDD TFT ）で構成された
入出力保護トランジスタと、前記液晶パネルの透明基板
に対して、前記駆動回路を遮光する位置に形成され、電
流サージバイパス抵抗からなる遮光層と、前記入出力保
護トランジスタのチャンネル部と前記遮光層との間に形
成された電位固定用容量と、を具備することを特徴とす
る。
路の電源入力部に設けられた液晶表示装置の入出力保護
回路であって、前記液晶パネルの各画素の駆動に用いる
スイッチング素子をライトリ・ドープド・ドレインの薄
膜トランジスタ（LDD TFT ）で構成するとき、前記LDD
TFT の降状電圧BVds、Hold電圧より夫々低い降状電圧BV
ds、Hold電圧を有するノン・ライトリ・ドープド・ドレ
インの薄膜トランジスタ（Non LDD TFT ）で構成された
入出力保護トランジスタと、前記液晶パネルの透明基板
に対して、前記駆動回路を遮光する位置に形成され、電
流サージバイパス抵抗からなる遮光層と、前記入出力保
護トランジスタのチャンネル部と前記遮光層との間に形
成された電位固定用容量と、を具備することを特徴とす
る。
【００１４】このような構成によれば、（１）保護トラ
ンジスタのソース層を遮光層に落とし込んで電流のバイ
パスを有する構造にできる。（２）このバイパスになる
遮光層を反転渦巻き状に構成することで、電流サージに
よる磁界の発生を相殺させ、駆動回路等に悪影響が出な
いようにできる。（３）アースに固定された遮光層をTF
T のチャネル直下に配置し、TFT のチャネルと遮光層の
容量でTFT 基板電位を固定することができる。
ンジスタのソース層を遮光層に落とし込んで電流のバイ
パスを有する構造にできる。（２）このバイパスになる
遮光層を反転渦巻き状に構成することで、電流サージに
よる磁界の発生を相殺させ、駆動回路等に悪影響が出な
いようにできる。（３）アースに固定された遮光層をTF
T のチャネル直下に配置し、TFT のチャネルと遮光層の
容量でTFT 基板電位を固定することができる。
【００１５】
【発明の実施の形態】（実施の形態１）本発明の実施の
形態１による液晶表示装置の入出力保護回路について図
面を参照しながら説明する。図１は本実施の形態の入出
力保護回路の構成図である。入出力保護トランジスタ１
４はNon LDD 構造である通常のMOS 薄膜トランジスタで
構成され、ドレインＤ、ゲートＧ、ソースＳを有してい
る。従来例と異なり、Gnd に接続された外部端子１６と
ソースＳとの間に、電流サージバイパス用の抵抗１５と
電流サージ低減用のコイル１７との直列接続体が等価的
に形成される。またゲート部と外部端子１６間にTFT 電
位固定用の容量１８が抵抗１５のパターンにより等価的
に形成される。
形態１による液晶表示装置の入出力保護回路について図
面を参照しながら説明する。図１は本実施の形態の入出
力保護回路の構成図である。入出力保護トランジスタ１
４はNon LDD 構造である通常のMOS 薄膜トランジスタで
構成され、ドレインＤ、ゲートＧ、ソースＳを有してい
る。従来例と異なり、Gnd に接続された外部端子１６と
ソースＳとの間に、電流サージバイパス用の抵抗１５と
電流サージ低減用のコイル１７との直列接続体が等価的
に形成される。またゲート部と外部端子１６間にTFT 電
位固定用の容量１８が抵抗１５のパターンにより等価的
に形成される。
【００１６】パッド１１は入出力保護回路に駆動電源、
例えば対向電極の電圧を与える入力端子であり、入出力
保護トランジスタ１４のドレインＤ及びゲートＧに接続
されると共に、入出力保護用の抵抗１３を介して入出力
初段トランジスタ１２のゲートに接続されている。この
抵抗１３は、例えばTFT のソースやドレインなどで使用
したN + 層と同様の拡散層を用いて作成される。抵抗１
３の抵抗値は約300 Ω〜2.0 ｋΩである。この抵抗１３
はサージ電流が液晶パネルの入力回路に流れる前に入出
力保護回路に流れるよう設けられたものである。
例えば対向電極の電圧を与える入力端子であり、入出力
保護トランジスタ１４のドレインＤ及びゲートＧに接続
されると共に、入出力保護用の抵抗１３を介して入出力
初段トランジスタ１２のゲートに接続されている。この
抵抗１３は、例えばTFT のソースやドレインなどで使用
したN + 層と同様の拡散層を用いて作成される。抵抗１
３の抵抗値は約300 Ω〜2.0 ｋΩである。この抵抗１３
はサージ電流が液晶パネルの入力回路に流れる前に入出
力保護回路に流れるよう設けられたものである。
【００１７】入出力保護トランジスタ１４は、図６の点
線部で示すようなスナップバック特性を有し、その降状
電圧BVsd及びHold電圧は夫々、LDD 構造を有する入出力
初段トランジスタ１２の降状電圧BVsd及びHold電圧より
小さくなるよう設定されている。つまり入出力初段トラ
ンジスタ１２を含む入出力回路がオン状態となる前に、
入出力保護回路がオン状態になる。そして大電流のサー
ジに対して破壊が起こらないよう、入出力保護トランジ
スタ１４のゲートＧの幅を入出力初段トランジスタ１２
のゲート幅より大きくする。一般にゲート幅Ｗは入力電
力で決まるが、ここでは１００μｍ以上とする。
線部で示すようなスナップバック特性を有し、その降状
電圧BVsd及びHold電圧は夫々、LDD 構造を有する入出力
初段トランジスタ１２の降状電圧BVsd及びHold電圧より
小さくなるよう設定されている。つまり入出力初段トラ
ンジスタ１２を含む入出力回路がオン状態となる前に、
入出力保護回路がオン状態になる。そして大電流のサー
ジに対して破壊が起こらないよう、入出力保護トランジ
スタ１４のゲートＧの幅を入出力初段トランジスタ１２
のゲート幅より大きくする。一般にゲート幅Ｗは入力電
力で決まるが、ここでは１００μｍ以上とする。
【００１８】この入出力保護トランジスタ１４のソース
Ｓを、遮光層としても機能する電流サージバイパス用の
抵抗１５に接続する。この遮光層の片端は外部端子１６
によって接地(Gnd) される。また、この抵抗１５の配線
の取り回しによって、コイル１７とTFT のチャネル直下
に存在する容量１８を等価的に構成することができる。
この容量１８を保護用のNon LDD の入出力保護トランジ
スタ１４に付けることで、TFT のチャネルの電位固定を
行い、TFT の特性を安定化することができる。
Ｓを、遮光層としても機能する電流サージバイパス用の
抵抗１５に接続する。この遮光層の片端は外部端子１６
によって接地(Gnd) される。また、この抵抗１５の配線
の取り回しによって、コイル１７とTFT のチャネル直下
に存在する容量１８を等価的に構成することができる。
この容量１８を保護用のNon LDD の入出力保護トランジ
スタ１４に付けることで、TFT のチャネルの電位固定を
行い、TFT の特性を安定化することができる。
【００１９】（実施の形態２）次に本発明の実施の形態
２による液晶表示装置の入出力保護回路ついて図面を参
照しながら説明する。本実施の形態では入出力保護トラ
ンジスタを含む入出力保護回路の構造を具体化したこと
を特徴とする。図２は入出力保護回路の断面構造図であ
る。
２による液晶表示装置の入出力保護回路ついて図面を参
照しながら説明する。本実施の形態では入出力保護トラ
ンジスタを含む入出力保護回路の構造を具体化したこと
を特徴とする。図２は入出力保護回路の断面構造図であ
る。
【００２０】透明なガラス基板２１からAl電極のパッド
までの断面構成は、従来の液晶表示装置のTFT 回路部の
断面構造と同一である。即ち図２に示すTFT 回路部に
は、ガラス基板２１の上面から上部に向かって、アンダ
ーコート２２、TFT チャンネル層２３、ソースＳ及びド
レインＤのドーピング層２４、ゲート絶縁膜２５、第１
のコンタクトホール２６、ゲート電極２７、層間絶縁膜
２９、第２のコンタクトホール３０、Al電極のパッド３
１等が、PEP を用いて夫々形成されている。
までの断面構成は、従来の液晶表示装置のTFT 回路部の
断面構造と同一である。即ち図２に示すTFT 回路部に
は、ガラス基板２１の上面から上部に向かって、アンダ
ーコート２２、TFT チャンネル層２３、ソースＳ及びド
レインＤのドーピング層２４、ゲート絶縁膜２５、第１
のコンタクトホール２６、ゲート電極２７、層間絶縁膜
２９、第２のコンタクトホール３０、Al電極のパッド３
１等が、PEP を用いて夫々形成されている。
【００２１】このような通常の断面構造に加えて本実施
の形態では、ガラス基板２１の下面側からホトリソグラ
フィ法及びエッチングによってパターニングされた第３
のコンタクトホール３３が形成されてる。次に遮光層に
なる金属材料をスパッタ又はCVD を用いて成膜し、第３
のコンタクトホール３３とガラス基板２１の下面とに導
電体を形成する。そして、ホトリソグラフィ法やエッチ
ングによってパターニングし、所定形状の遮光層３４を
形成する。以上のプロセスによって図２の断面構造を得
る。尚、遮光層３４はCrやTa等の金属材料で構成されて
おり、液晶パネルのバックライトが駆動回路等に当たら
ないようにするものである。これによって、光に起因す
るTFT のリーク電流の増加を抑え、TFT のオフ特性を向
上させることができる。
の形態では、ガラス基板２１の下面側からホトリソグラ
フィ法及びエッチングによってパターニングされた第３
のコンタクトホール３３が形成されてる。次に遮光層に
なる金属材料をスパッタ又はCVD を用いて成膜し、第３
のコンタクトホール３３とガラス基板２１の下面とに導
電体を形成する。そして、ホトリソグラフィ法やエッチ
ングによってパターニングし、所定形状の遮光層３４を
形成する。以上のプロセスによって図２の断面構造を得
る。尚、遮光層３４はCrやTa等の金属材料で構成されて
おり、液晶パネルのバックライトが駆動回路等に当たら
ないようにするものである。これによって、光に起因す
るTFT のリーク電流の増加を抑え、TFT のオフ特性を向
上させることができる。
【００２２】（実施の形態３）次に本発明の実施の形態
３による液晶表示装置の入出力保護回路について図面を
参照しながら説明する。本実施の形態では入出力保護ト
ランジスタにおける電流サージ低減用のコイル１７と、
電流サージバイパス用の抵抗１５のパターン構造を具体
化したことを特徴とするものである。図３は液晶パネル
のTFT が形成されるガラス基板２１を裏面から見た平面
図である。
３による液晶表示装置の入出力保護回路について図面を
参照しながら説明する。本実施の形態では入出力保護ト
ランジスタにおける電流サージ低減用のコイル１７と、
電流サージバイパス用の抵抗１５のパターン構造を具体
化したことを特徴とするものである。図３は液晶パネル
のTFT が形成されるガラス基板２１を裏面から見た平面
図である。
【００２３】ガラス基板２１は、マトリックス状に多数
の画素用トランジスタ（TFT ）と液晶セルが配置された
表示部３５と、枠状の外周部３６とを有する矩形の透明
基板である。外周部３６の特定箇所に第３のコンタクト
ホール３３を開口し、第３のコンタクトホール３３と近
接する場所に外部端子１６を設ける。そしてガラス基板
２１の外周部３６全体に渡って、遮光層３４となる配線
３７を反転渦巻き状に形成する。反転渦巻き状とは、ガ
ラス基板２１の外周部に沿って、例えばＣＷ（時計方
向）に渦巻き状の導体路を形成し、ＣＷ方向の導体路の
末端からＣＣＷ方向の導体路をＣＷ方向の導体路の間隙
に沿って形成したものである。この場合、隣接する導体
路で見ると電流往復する形式になるため、導体路の電流
によって発生する磁界は互いに向きが逆となり、配線３
７全体として合成磁界は実質的に０になる。これによ
り、図１の抵抗１５にサージ電流を流すことで、ガラス
基板２１に形成された各駆動回路に対して磁界による悪
影響を与えないようにすることができる。
の画素用トランジスタ（TFT ）と液晶セルが配置された
表示部３５と、枠状の外周部３６とを有する矩形の透明
基板である。外周部３６の特定箇所に第３のコンタクト
ホール３３を開口し、第３のコンタクトホール３３と近
接する場所に外部端子１６を設ける。そしてガラス基板
２１の外周部３６全体に渡って、遮光層３４となる配線
３７を反転渦巻き状に形成する。反転渦巻き状とは、ガ
ラス基板２１の外周部に沿って、例えばＣＷ（時計方
向）に渦巻き状の導体路を形成し、ＣＷ方向の導体路の
末端からＣＣＷ方向の導体路をＣＷ方向の導体路の間隙
に沿って形成したものである。この場合、隣接する導体
路で見ると電流往復する形式になるため、導体路の電流
によって発生する磁界は互いに向きが逆となり、配線３
７全体として合成磁界は実質的に０になる。これによ
り、図１の抵抗１５にサージ電流を流すことで、ガラス
基板２１に形成された各駆動回路に対して磁界による悪
影響を与えないようにすることができる。
【００２４】図２に示す入出力保護回路のソースＳは、
図３の第３コンタクトホール３３を介して外周部３６に
形成された抵抗１５に接続される。そしてガラス基板２
１の外周部３６に図示しない駆動回路部（ドライバー）
が形成される。この駆動回路部に対して配線パターンを
反転渦巻き状に配置することで、バックライトによる照
明光を遮断する遮光層３４の機能を達成することができ
る。
図３の第３コンタクトホール３３を介して外周部３６に
形成された抵抗１５に接続される。そしてガラス基板２
１の外周部３６に図示しない駆動回路部（ドライバー）
が形成される。この駆動回路部に対して配線パターンを
反転渦巻き状に配置することで、バックライトによる照
明光を遮断する遮光層３４の機能を達成することができ
る。
【００２５】
【発明の効果】本発明による液晶表示装置の入出力保護
回路によれば、信号入力部にNon LDDの薄膜MOS トラン
ジスタを使用することにより、スナップバック特性での
BVds、Hold電圧を入出力初段トランジスタに対して低く
設定でき、信号入力部に対する電流サージを流れ易くす
ることができる。
回路によれば、信号入力部にNon LDDの薄膜MOS トラン
ジスタを使用することにより、スナップバック特性での
BVds、Hold電圧を入出力初段トランジスタに対して低く
設定でき、信号入力部に対する電流サージを流れ易くす
ることができる。
【００２６】請求項１の発明によれば、入出力保護回路
に入力される過剰電流の逃げ道が確保され、TFT の静電
破壊を防止することができる。
に入力される過剰電流の逃げ道が確保され、TFT の静電
破壊を防止することができる。
【００２７】特に請求項３の発明によれば、バイパス電
流が流れる抵抗のパターンを反転渦巻き状にすること
で、バイパス電流による不要磁界の影響を最小にするこ
とができる。
流が流れる抵抗のパターンを反転渦巻き状にすること
で、バイパス電流による不要磁界の影響を最小にするこ
とができる。
【００２８】特に請求項２及び５の発明によれば、遮光
層の一端をGnd に接続し、信号入力部のTFT のチャネル
部に容量を形成することにより、信号入力部のTFT 及び
その他のTFT の電位を固定することができる。このため
各TFT の特性を安定させることができる。
層の一端をGnd に接続し、信号入力部のTFT のチャネル
部に容量を形成することにより、信号入力部のTFT 及び
その他のTFT の電位を固定することができる。このため
各TFT の特性を安定させることができる。
【００２９】特に請求項４及び５の発明によれば、遮光
層がガラス基板の裏面に形成されているので、ガラス基
板を接地されたステージに乗せれば、入出力保護回路の
機能評価を容易に行うことができる。
層がガラス基板の裏面に形成されているので、ガラス基
板を接地されたステージに乗せれば、入出力保護回路の
機能評価を容易に行うことができる。
【図１】本発明の実施の形態１による液晶表示装置の入
出力保護回路の構成図。
出力保護回路の構成図。
【図２】本発明の実施の形態２による液晶表示装置の入
出力保護回路において、TFT 部の素子構造を示す断面
図。
出力保護回路において、TFT 部の素子構造を示す断面
図。
【図３】本発明の実施の形態３による液晶表示装置の入
出力保護回路において、電流サージバイパス回路の構造
を示すパターン図。
出力保護回路において、電流サージバイパス回路の構造
を示すパターン図。
【図４】従来の液晶表示装置の入出力保護回路の構成
図。
図。
【図５】薄膜MOS トランジスタにおけるスナップバック
特性の測定方法を示す接続図。
特性の測定方法を示す接続図。
【図６】薄膜MOS トランジスタのスナップバック特性
図。
図。
１１ パッド １２ 入出力初段トランジスタ １３ 入出力トランジスタ保護用の抵抗 １４ 入出力保護トランジスタ １５ 電流サージバイパス用の抵抗 １６ 外部端子（Gnd ） １７ 電流サージ低減用のコイル １８ TFT 電位固定用の容量 ２１ ガラス基板 ２２ アンダーコート膜 ２３ TFT チャネル層 ２４ ソース及びドレインのドーピング層 ２５ ゲート絶縁膜 ２６ 第１のコンタクトホール ２７ ゲート電極 ２８ 第１層間絶縁膜 ２９ 第２層間絶縁膜 ３０ 第２のコンタクトホール ３１ Al電極のパッド ３３ 第３のコンタクトホール ３４ 遮光層 ３５ 表示部 ３６ 外周部 ３７ 配線
フロントページの続き Ｆターム(参考） 2H092 JA25 JA29 JA38 JA42 JA43 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 KB14 NA24 NA25 NA27 NA28 NA29 PA06 2H093 NA16 NA80 NC15 NC16 NC34 NC67 NC81 NC90 ND02 ND37 ND48 ND50 NE07 5G435 AA16 BB12 EE34 FF13 GG31 HH13 HH15
Claims (5)
- 【請求項１】 液晶パネルの駆動回路の電源入力部に設
けられた液晶表示装置の入出力保護回路であって、 前記液晶パネルの各画素の駆動に用いるスイッチング素
子をライトリ・ドープド・ドレインの薄膜トランジスタ
（LDD TFT ）で構成するとき、前記LDD TFT の降状電圧
BVds、Hold電圧より夫々低い降状電圧BVds、Hold電圧を
有するノン・ライトリ・ドープド・ドレインの薄膜トラ
ンジスタ（Non LDD TFT ）で構成された入出力保護トラ
ンジスタと、 前記入出力保護トランジスタに入力された過剰電流の一
部を放出するため、前記入出力保護トランジスタのソー
ス電極と外部端子間に形成された電流サージバイパス抵
抗と、を具備することを特徴とする液晶表示装置の入出
力保護回路。 - 【請求項２】 前記電流サージバイパス抵抗は、 前記液晶パネルの透明基板に対して、前記駆動回路を遮
光する位置に形成されたことを特徴とする請求項１記載
の液晶表示装置の入出力保護回路。 - 【請求項３】 前記電流サージバイパス抵抗は、 前記液晶パネルの透明基板に対して、前記駆動回路を遮
光する位置に形成され、且つその配線パターンが前記液
晶パネルの表示部を取り囲むように反転渦巻き状に形成
されたことを特徴とする請求項１記載の液晶表示装置の
入出力保護回路。 - 【請求項４】 前記電流サージバイパス抵抗は、 前記液晶パネルの透明基板の裏面に対して、前記透明基
板の表面に形成された駆動回路を遮光する位置に形成さ
れ、前記透明基板のコンタクトホールを介して前記Non
LDD TFT のソース電極と接続されることを特徴とする請
求項１記載の液晶表示装置の入出力保護回路。 - 【請求項５】 液晶パネルの駆動回路の電源入力部に設
けられた液晶表示装置の入出力保護回路であって、 前記液晶パネルの各画素の駆動に用いるスイッチング素
子をライトリ・ドープド・ドレインの薄膜トランジスタ
（LDD TFT ）で構成するとき、前記LDD TFT の降状電圧
BVds、Hold電圧より夫々低い降状電圧BVds、Hold電圧を
有するノン・ライトリ・ドープド・ドレインの薄膜トラ
ンジスタ（Non LDD TFT ）で構成された入出力保護トラ
ンジスタと、 前記液晶パネルの透明基板に対して、前記駆動回路を遮
光する位置に形成され、電流サージバイパス抵抗からな
る遮光層と、 前記入出力保護トランジスタのチャンネル部と前記遮光
層との間に形成された電位固定用容量と、を具備するこ
とを特徴とする液晶表示装置の入出力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014546A JP2001209026A (ja) | 2000-01-24 | 2000-01-24 | 液晶表示装置の入出力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014546A JP2001209026A (ja) | 2000-01-24 | 2000-01-24 | 液晶表示装置の入出力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001209026A true JP2001209026A (ja) | 2001-08-03 |
Family
ID=18541994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000014546A Pending JP2001209026A (ja) | 2000-01-24 | 2000-01-24 | 液晶表示装置の入出力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001209026A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138987B2 (en) | 2002-03-29 | 2006-11-21 | Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center | Protection circuit for input and output of liquid crystal display |
| US7632725B2 (en) | 2003-04-25 | 2009-12-15 | Tpo Displays Corp. | Method of forming ESD protection device with thick poly film |
| WO2011030584A1 (ja) * | 2009-09-11 | 2011-03-17 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| KR101332088B1 (ko) | 2006-12-07 | 2013-11-22 | 엘지디스플레이 주식회사 | 정전기 차단기 및 이를 구비한 평판표시장치 |
-
2000
- 2000-01-24 JP JP2000014546A patent/JP2001209026A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138987B2 (en) | 2002-03-29 | 2006-11-21 | Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center | Protection circuit for input and output of liquid crystal display |
| US7632725B2 (en) | 2003-04-25 | 2009-12-15 | Tpo Displays Corp. | Method of forming ESD protection device with thick poly film |
| KR101332088B1 (ko) | 2006-12-07 | 2013-11-22 | 엘지디스플레이 주식회사 | 정전기 차단기 및 이를 구비한 평판표시장치 |
| WO2011030584A1 (ja) * | 2009-09-11 | 2011-03-17 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| JP5192080B2 (ja) * | 2009-09-11 | 2013-05-08 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| US8791476B2 (en) | 2009-09-11 | 2014-07-29 | Sharp Kabushiki Kaisha | Active matrix substrate having a meander structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW575766B (en) | Protection circuit and method from electrostatic discharge of TFT-LCD | |
| USRE43079E1 (en) | Thin film transistors for liquid crystal displays | |
| JP2622183B2 (ja) | アクティブマトリクス表示装置 | |
| US20040032544A1 (en) | Liquid crystal display panel with static electricity prevention circuit | |
| JPH03163529A (ja) | アクティブマトリクス表示装置 | |
| JPH09162412A (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| US20050190312A1 (en) | [pixel structure and manufacturing method thereof] | |
| US10147718B2 (en) | Electrostatic discharge (ESD) protection for the metal oxide medical device products | |
| JP4366076B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR20150076405A (ko) | 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법 | |
| WO2020015493A1 (zh) | 静电保护电路、阵列基板及显示装置 | |
| WO2015032138A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR100592406B1 (ko) | 액정 표시 장치의 입출력 보호 회로 | |
| JPH0982969A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JPH08179355A (ja) | アクティブマトリクス基板 | |
| JP2001209026A (ja) | 液晶表示装置の入出力保護回路 | |
| JP3072655B2 (ja) | アクティブマトリクス表示装置 | |
| US7957110B2 (en) | Display apparatus current discharging method | |
| JP2003298057A5 (ja) | ||
| JP2003043523A (ja) | 薄膜トランジスタパネル | |
| US20060018065A1 (en) | Display device and protection circuits thereof | |
| KR20010045688A (ko) | 액정 표시장치의 정전 손상 보호장치 및 그 제조방법 | |
| JP3305814B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JP2002083968A (ja) | 入出力保護回路、液晶表示装置および画像表示応用機器 | |
| JP3254210B2 (ja) | 薄膜トランジスタアレイ素子および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061129 |