KR20010045688A - 액정 표시장치의 정전 손상 보호장치 및 그 제조방법 - Google Patents

액정 표시장치의 정전 손상 보호장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010045688A
KR20010045688A KR1019990049067A KR19990049067A KR20010045688A KR 20010045688 A KR20010045688 A KR 20010045688A KR 1019990049067 A KR1019990049067 A KR 1019990049067A KR 19990049067 A KR19990049067 A KR 19990049067A KR 20010045688 A KR20010045688 A KR 20010045688A
Authority
KR
South Korea
Prior art keywords
liquid crystal
layer
semiconductor layer
intrinsic semiconductor
electrostatic
Prior art date
Application number
KR1019990049067A
Other languages
English (en)
Other versions
KR100696258B1 (ko
Inventor
김철세
Original Assignee
구본준
엘지.필립스 엘시디 주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디 주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019990049067A priority Critical patent/KR100696258B1/ko
Publication of KR20010045688A publication Critical patent/KR20010045688A/ko
Application granted granted Critical
Publication of KR100696258B1 publication Critical patent/KR100696258B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 저전압에서의 누설전류를 줄이도록 한 정전 손상 보호장치 및 그 제조방법에 관한 것이다.
본 발명에서는 게이트라인들 및 데이터라인들 상의 정전전압을 기저전압라인 쪽으로 방전시키기 위한 다이오드소자를 게이트라인들 및 데이터라인들과 기저전압라인 사이에 형성하게 된다.
본 발명에 의하면, 게이트라인들 및 데이터라인들과 기저전압라인 사이에 양방향 다이오드를 설치하여 상기 게이트라인들 및 데이터라인들 상의 정전전압을 기저전압라인으로 방전시키게 되며, n+ 층간의 거리를 조정하여 저전압 즉, 구동 전압영역에서의 누설전류가 줄어들게 된다.

Description

액정 표시장치의 정전 손상 보호장치 및 그 제조방법{Apparatus For Protecting Electrostatic Damage in Liquid Crystal Display and Method of Fabricating the same}
본 발명은 액정 표시장치에 관한 것으로, 특히 저전압에서의 누설전류를 줄이도록 한 정전 손상 보호장치 및 그 제조방법에 관한 것이다.
통상의 액티브 매트릭스 액정 표시장치는 액정에 인가되는 전계에 의해 액정의 광투과율을 조절함으로써 화상을 표시하게 된다.
이러한 액티브 매트릭스 액정 표시장치에는 정전기로부터 액정패널을 보호하기 위한 정전 손상(Electrostatic Damage : 이하 "ESD"라 함) 보호회로가 액정패널 상에 설치된다.
도 1을 참조하면, 박막 트랜지스터(Thin Film Transister : 이하 "TFT"라 함) 어레이(20)가 형성된 액정패널(1)과, TFT 어레이(20) 주변에 배치되어 게이트라인들(2)과 데이터라인들(3) 상의 정전전압을 방전시키기 위한 ESD 보호용 스위칭소자(10)를 구비하는 액티브 매트릭스 액정 표시장치가 도시되어 있다. TFT 어레이(20)에는 게이트라인들(2)과 데이터라인들(3)의 교차부에 TFT(4)가 형성되어 액정셀들(5)이 매트릭스 형태로 배치된다. TFT(4)는 게이트라인(2)으로부터 공급되는 게이트전압에 응답하여 데이터라인들(3) 상의 데이터신호를 액정셀들(5)에 공급하게 된다. 게이트라인(2)과 데이터라인(3)의 끝단에는 패드(8,9)가 형성된다. ESD 보호용 스위치소자(10)는 패드들(8,9)과 TFT 어레이(20) 사이에서 게이트라인(2)과 기저전압라인(13), 데이터라인(3)과 기저전압라인(13) 사이에 형성된다. 이러한 ESD 보호용 스위치소자(10)는 게이트라인(2) 또는 데이터라인(3)에 인가된 정전전압을 기저전압라인(13) 쪽으로 방전시키는 역할을 하게 된다. 이를 위하여, ESD 보호용 스위칭소자(10)는 드레인전극들(11a,12a)과 게이트전극들(11b,12b)이 접속된 제1 및 제2 TFT(11,12)를 포함하게 된다. 제1 TFT(11)의 소오스전극(11c)과 제2 TFT(12)의 드레인전극(12a)은 기저전압라인(13)에 공통으로 접속되며, 제1 TFT(11)의 드레인전극(11a)과 제2 TFT(12)의 소오스전극(12c)은 패드들(8,9)에 접속된다. 제1 및 제2 TFT들(11,12)은 게이트라인들(2) 또는 데이터라인들(3)에 자신의 문턱전압 이상의 정전전압이 인가되면 턴-온되어 게이트라인들(2) 또는 데이터라인들(3) 상의 정전전압을 기저전압라인(13) 쪽으로 방전시키는 반면 게이트라인들(2)과 데이터라인들(3) 각각에 정상적인 게이트신호 또는 데이터신호가 인가되면 오프(off) 상태를 유지하게 된다.
제1 및 제2 TFT(11,12)는 도 2에서와 같이, 먼저 기판(6) 상에 금속막(Mo, Al, Cr 등)이 도포된 후 패터닝됨으로써 게이트전극(11b,12b)이 형성된다. 게이트전극(11b,12b)과 기판(6) 위에는 증착공정에 의해 SiNx가 전면 도포된다. 이 SiNx에는 에칭에 의해 스루홀(through hall)이 형성된다. 이 SiNx층은 게이트절연막(7)이 된다. 게이트절연막(7) 위에는 비정질 실리콘층(amorphous Si)과 불순물이 도핑된 비정질 실리콘층(이하 'n+층'이라 함)이 순차적으로 증착된 후, 포토리소그라피 공정에 의해 에칭되어 비정질 실리콘층(21)과 n+층(22)이 형성된다. 비정질 실리콘층(21)에는 통상 결함이 최소화되도록 수소(H)가 포함된다. n+층(22)과 게이트절연막(7) 위에는 드레인전극(11a,12a)과 소오스전극(11c,12c)이 형성된다. 이 때, 드레인전극(11a,12a)은 스루홀(23)을 통하여 게이트전극(11b,12b)과 접속된다. 드레인전극(11a,12a)은 기판(6) 상에 금속막을 전면 도포한 후 패터닝됨으로써 형성된다. 드레인전극(11a,12a)과 소오스전극(11c,12c) 사이의 개구부를 통하여 노출된 n+층(22)은 에칭에 의해 제거된다. 마지막으로, 보호막(24)이 기판(6) 상에 SiNx로 전면 도포된다.
그러나 종래의 ESD 보호용 TFT들(11,12)은 게이트신호 또는 데이터신호의 전압영역 즉, 구동 전압영역인 저전압에서 도 3과 같이 누설전류(Leakage current)가 크게 되는 문제점이 있다. 도 3에 있어서, 누설전류(I)는 0.1V에서 대략 10-9A가 나타나지만 10V에서 대략 10-6A까지 나타나게 된다. 한편, 저항(R)은 전압이 커질수록 작아지게 된다.
이와 같이 구동 전압영역에서 ESD 보호용 TFT들(11,12)로부터 누설전류가 발생되면 게이트라인들(2) 상의 게이트신호 또는 데이터라인들(3) 상의 데이터신호가 기저전압라인(13) 쪽으로 방전되게 되므로 게이트신호 또는 데이터신호의 변동을 초래하게 된다. 이에 따라, 구동 전압영역에서 ESD 보호용 TFT들(11,12)로부터 발생되는 누설전류는 표시품질을 떨어 뜨리는 주요한 원인으로 작용하게 된다.
또한, 종래의 ESD 보호용 TFT들(11,12)은 정전전압에 대응하기 위한 적정 설계조건에 제한이 있는 문제점이 있다. 즉, 게이트 절연막 두께, 채널폭/길이로 제어할 수 있는 전류 범위가 좁게 된다.
따라서, 본 발명의 목적은 저전압에서의 누설전류를 줄이도록 한 액정 표시장치의 정전 손상 보호장치 및 그 제조방법을 제공하는데 있다.
도 1은 종래의 액정 표시장치의 정전 손상 보호장치를 나타내는 평면도.
도 2는 도 1에 도시된 정전손상 보호용 박막 트랜지스터의 종단면도.
도 3은 도 1에 도시된 정전손상 보호용 박막 트랜지스터의 전류-전압 특성도.
도 4는 본 발명의 제1 실시예에 따른 액정 표시장치의 정전 손상 보호장치를 나타내는 평면도.
도 5는 도 4에 도시된 양방향 다이오드의 종단면도.
도 6은 도 4에 도시된 양방향 다이오드의 전류-전압 특성도.
도 7은 본 발명의 제2 실시예에 따른 액정 표시장치의 정전 손상 보호장치를 나타내는 평면도.
도 8은 도 7에서 선 "A-A'"을 따라 절취하여 나타내는 양방향 다이오드의 종단면도.
도 9는 본 발명의 제3 실시예에 따른 액정 표시장치의 정전 손상 보호장치를 나타내는 평면도.
도 10은 본 발명의 제4 실시예에 따른 액정 표시장치의 정전 손상 보호장치를 나타내는 평면도.
〈 도면의 주요 부분에 대한 부호의 설명 〉
1 : 액정패널 2 : 게이트라인
3 : 데이터라인 4,11,12 : TFT
5 : 액정셀 6 : 기판
7 : 게이트 절연막 8,9 : 패드
10 : ESD 보호용 스위칭소자 11a,12a : 드레인전극
11b,12b : 게이트전극 11c,12c : 소오스전극
13 : 기저전압라인 20 : TFT 어레이
21 : 비정질 실리콘층 22 : n+층
23,43 : 스루홀 24 : 보호막
31,32,51,52 : 양방향 다이오드 41,42 : 금속전극층
44 : 투명전극 46 : 금속쉴드층
47 : 절연막
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시장치의 정전 손상 보호장치는 게이트라인들 및 데이터라인들과 절연되게끔 액정패널 상에 형성되는 기저전압라인과, 게이트라인들 및 데이터라인들 상의 정전전압을 기저전압라인 쪽으로 방전시키는 다이오드소자를 구비한다.
기판과, 기판 상에 형성된 다수의 게이트라인들과, 게이트라인들과 교차되게 기판 상에 형성된 다수의 데이터라인들과, 게이트라인들 및 데이터라인들과 절연되게 기판 상에 형성되는 기저전압라인과, 게이트라인들 및 데이터라인들과 기저전압라인 사이에 접속되어 게이트라인들 및 데이터라인들 상의 정전전압을 기저전압라인 쪽으로 방전시키는 다이오드소자를 구비한다.
본 발명에 따른 액정 표시장치의 정전 손상 보호장치의 제조방법은 게이트라인들 및 데이터라인들 상의 정전전압을 기저전압라인 쪽으로 방전시키기 위한 다이오드소자를 게이트라인들 및 데이터라인들과 기저전압라인 사이에 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4를 참조하면, TFT 어레이(20)가 형성된 액정패널(1)과, 액정패널(1)의 게이트라인들(2) 및 데이터라인들(3)에 접속되어진 양방향 다이오드(31,32)를 구비하는 본 발명의 제1 실시예에 따른 액정 표시장치의 정전 손상 보호장치가 도시되어 있다. 양방향 다이오드(31,32)는 n형 반도체들 사이에 진성(Intrinsic) 반도체가 형성되는 nin 접합 형태의 다이오드 소자이다. 이들 양방향 다이오드(31,32)는 패드들(8,9)과 TFT 어레이(20) 사이에서 게이트라인(2)과 기저전압라인(13), 데이터라인(3)과 기저전압라인(13) 사이에 형성되어 게이트라인(2) 또는 데이터라인(3)에 인가된 정전전압을 기저전압라인(13) 쪽으로 방전시키게 된다. 이들 양방향 다이오드(31,32)는 상호 역방향으로 패드들(8,9)과 기저전압라인(13) 사이에 공통으로 접속된다. 양방향 다이오드(31,32)는 게이트라인들(2) 또는 데이터라인들(3)에 자신의 문턱전압 이상의 정전전압이 인가되면 게이트라인들(2) 또는 데이터라인들(3)을 기저전압라인(13)에 접속시켜 정전전압을 기저전압라인(13) 쪽으로 방전시키는 반면 게이트라인들(2)과 데이터라인들(3) 각각에 정상적인 게이트신호 또는 데이터신호가 인가되면 게이트라인들(2) 또는 데이터라인들(3)과 기저전압라인(13) 사이를 개방시키게 된다.
양방향 다이오드는 도 5에서와 같이, 먼저 증착공정에 의해 SiNx가 기판(6) 상에 전면 도포됨으로써 절연막(47)이 형성된다. 절연막(47) 위에는 비정질 실리콘층(amorphous Si)과 n+층이 순차적으로 증착된 후, 포토리소그라피 공정에 의해 에칭된다. 에칭된 비정질 실리콘층(amorphous Si)과 n+층 각각은 비정질 실리콘층(21)과 n+층(22)이 된다. 비정질 실리콘층(21)에는 결함이 최소화되도록 수소(H)가 포함될 수 있다. n+층(22)과 절연막(47) 위에는 금속막이 전면 도포된 후, 에칭에 의해 패터닝되어 금속전극층(41,42)이 형성된다. 금속전극층(41,42) 사이의 개구부를 통하여 노출된 n+층(22)은 에칭에 의해 제거된다. 그리고 양방향 다이오드 전체가 덮여지게끔 기판(6) 상에 SiNx로 보호막(24)이 전면 증착된다. 일측 금속전극(41 또는 42) 상의 보호막(24)에는 에칭에 의해 스루홀(43)이 형성된다. 마지막으로, 보호막(24) 위에는 투명전극(44)이 형성된다. 투명전극(44)은 스루홀(43)을 통하여 일측 금속전극(41 또는 42)과 전기전으로 접촉됨과 아울러 기저전압라인(13)에 접속된다.
결과적으로, 양방향 다이오드(31,32)는 TFT 구조에서 게이트전극이 제거된 구조와 동일한 구조를 가지게 된다.
금속전극층(41 또는 42) 중 어느 하나에 전류가 인가되면 그 전류는 n+층(22), 비정질 실리콘층(21) 및 n+층(22)을 경유하여 타측의 금속전극(42 또는 41)에 공급된다. 게이트라인들(2)과 데이터라인들(3)에 작은 전압(구동 전압영역)이 인가되는 경우의 전류 특성은 도 6에서 알 수 있는 바와 같이 오믹(Ohmic)이 된다. 이 때 전류는 비정질 실리콘층(21)의 낮은 전도도에 의해 0.1 pA(10-13A) 정도로 나타나며, 저항은 1012∼1015Ω정도로 매우 높게 나타난다. 수십 볼트(Volt) 이상의 정전전압이 인가되는 경우, 전위 에너지(potential energy)가 높은 쪽에 전자가 주입되므로 비정질 실리콘층(21) 내에는 평형 상태보다 높은 전자밀도가 형성된다. 이에 따라, 정전전압이 인가되는 경우, 비정질 실리콘층(21)에는 공간전하 한계전류(Space Charge Limited Ccurrent : 이하 "SCLC"라 함)가 나타나게 된다. 이 때, 전류는 10-8A 정도까지 높아지게 되며, 저항은 대략 1010Ω 정도까지 낮아지게 된다.
도 6에서, SCLC 영역에서의 전류-전압 특성이 이상적인 경우, 전류 I는 아래의 수학식 1과 같다.
I=Vm/L
여기서, m=2이고 L은 n+층(22)간 거리를 나타낸다.
수학식 1에서 비정질 실리콘층(21) 내의 갭 스테이트(Gap states)에 의해 m은 일반적으로 2보다 큰 값(m≒7)을 가지게 된다.
따라서, 게이트라인들(2) 또는 데이터라인들(3)에 수십∼수백 볼트 이상의 전압이 인가되면 SCLC 전류에 의해 정전전압에 의해 발생된 전하는 기저전압라인(13)으로 방전되어 액정패널(1) 내부의 TFT(4) 또는 액정셀(5)을 정전전압으로부터 보호할 수 있게 된다.
한편, 도 7 및 도 8에서 알 수 있는 바와 같이, 백라잇(Back light)으로부터 비정질 실리콘층(21)을 보호하기 위하여 금속쉴드층(46)이 기판(6) 상에 형성될 수 있다. 이 경우, 금속쉴드층(46)은 비정질 실리콘층(21)에 광이 입사되지 않도록 비정질 실리콘층(21) 둘레까지 확장된다.
도 9는 본 발명의 제2 실시예에 따른 액정 표시장치의 정전 손상 보호장치를 나타낸다.
도 9를 참조하면, 본 발명의 제2 실시예에 따른 액정 표시장치의 정전 손상 보호장치는 게이트라인들(2) 및 데이터라인들(3)과 기저전압라인(13) 사이에 역방향으로 병렬 접속된 제1 및 제2 다이오드(31,32)와, 게이트라인들(2) 및 데이터라인들(3)과 기저전압라인(13) 사이에 역방향으로 병렬 접속됨과 아울러 제1 및 제2 다이오드와 병렬 접속된 제3 및 제4 다이오드(51,52)를 구비한다. 제1 및 제2 다이오드(31,32)는 도 5에 도시된 것과 실질적으로 동일하며, 제3 및 제4 다이오드(51,52)는 제1 및 제2 다이오드(31,32)의 리던던시(Redundancy)용으로 사용된다. 다시 말하여, 제1 및 제2 다이오드(31,32)에 패턴불량 등 불량이 발생되면 제3 및 제4 다이오드(51,52)가 제1 및 제2 다이오드(31,32)의 역할을 대신하며, 그 역도 가능하게 된다. 또한, 제1 및 제2 다이오드(31,32)와 제3 및 제4 다이오드(51,52)의 채널간격을 서로 다르게 설정하면 정전전압 보호범위가 확대될 수 있게 된다.
한편, 제3 및 제4 다이오드(51,52)는 도 10과 같이 기저전압라인(13)에 접속될 수도 있다. 즉, 제3 및 제4 다이오드(51,52)는 제1 및 제2 다이오드(31,32)와 함께 기저전압라인(13)에 공통으로 접속됨과 아울러 기저전압라인(13)을 중심으로 게이트라인들(2)과 데이터라인들(3)에 제1 및 제2 다이오드(31,32)와 대칭적으로 접속될 수 있다. 이 경우, 제3 및 제4 다이오드(51,52)는 제2 실시예에서 전술한 바와 같이 제1 및 제2 다이오드(31,32)의 리던던시용으로 사용됨과 아울러 정전전압 보호범위 확대용으로 이용된다.
상술한 바와 같이, 본 발명에 따른 액정 표시장치의 정전 손상 보호장치 및 그 제조방법은 게이트라인들 및 데이터라인들과 기저전압라인 사이에 양방향 다이오드를 설치하여 상기 게이트라인들 및 데이터라인들 상의 정전전압을 기저전압라인으로 방전시키게 되며, n+ 층간의 거리를 조정하여 저전압 즉, 구동 전압영역에서의 누설전류가 줄어들게 된다. 나아가, 종래의 ESD 보호용 TFT에 비하여 게이트전극이 제거되므로 마스크수 및 공정수가 저감된다. 또한, 주 양방향 다이오드 이외에 리던던시용 양방향 다이오드를 설치하여 주 양방향 다이오드에 불량이 존재하는 경우에도 리던던시용 양방향 다이오드가 정전전압으로부터 내부소자들을 보호할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (10)

  1. 게이트라인들과 데이터라인들의 교차부들에 액정셀들이 매트릭스 형태로 배치되는 액정패널과, 상기 액정패널에 인가되는 정전전압을 보호하기 위한 정전손상보호회로를 구비하는 액정 표시장치에 있어서,
    상기 정전손상 보호회로는 상기 게이트라인들 및 상기 데이터라인들과 절연되게끔 상기 액정패널 상에 형성되는 기저전압라인과,
    상기 게이트라인들 및 상기 데이터라인들 상의 정전전압을 상기 기저전압라인 쪽으로 방전시키는 정전손상 보호소자를 구비하고,
    상기 정전손상 보호소자는 상기 게이트라인들 및 상기 데이터라인들로부터 상기 기저전압라인 쪽으로 흐르는 누설전류가 차단되게끔 구동전압영역에서 누설전류가 작은 다이오드소자인 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치.
  2. 제 1 항에 있어서,
    상기 다이오드소자는 불순물 반도체층들 사이에 진성 반도체층이 형성된 것을 구비하는 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치.
  3. 제 2 항에 있어서,
    상기 진성 반도체층과 기판 사이에 형성되어 외부로부터 입사되는 광으로부터 상기 진성 반도체층을 보호하기 위한 광차단층을 추가로 구비하는 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치.
  4. 제 2 항에 있어서,
    상기 다이오드소자에 역방향으로 병렬 접속되는 제2 다이오드소자를 추가로 구비하는 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치.
  5. 제 1 항에 있어서,
    상기 구동전압영역은 10V 미만의 저전압영역인 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치.
  6. 구동전압영역에서 누설전류가 작은 특성을 가지며 게이트라인들 및 데이터라인들 상의 정전전압을 기저전압라인 쪽으로 방전시키는 다이오드소자를 상기 게이트라인들 및 상기 데이터라인들과 상기 기저전압라인 사이에 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치의 제조방법.
  7. 제 6 항에 있어서,
    기판 상에 절연층을 형성하는 단계와,
    상기 절연층 상에 진성 반도체층을 형성하는 단계와,
    상기 진성 반도체층 상에 불순물 반도체층과 금속전극층을 순차적으로 형성하는 단계와,
    상기 진성반도체층이 노출되게끔 상기 불순물 반도체층과 금속전극층 일부를 제거하는 단계와,
    상기 금속전극층 및 상기 진성반도체층이 덮이게끔 보호막을 상기 기판 상에 형성하는 단계와,
    상기 금속전극층 상의 상기 보호막 일부를 제거하여 스루홀을 형성하는 단계와,
    상기 스루홀을 통하여 상기 금속전극층에 접속되게끔 상기 보호막 상에 투명전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치의 제조방법.
  8. 제 7 항에 있어서,
    외부로부터 상기 진성 반도체층으로 입사되는 광을 차단하게끔 상기 기판과 상기 진성반도체층 사이에 광쉴드층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치의 제조방법.
  9. 제 6 항에 있어서,
    상기 다이오드소자에 역방향으로 병렬 접속되는 제2 다이오드소자를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치의 제조방법.
  10. 제 6 항에 있어서,
    상기 구동전압영역은 10V 미만의 저전압영역인 것을 특징으로 하는 액정 표시장치의 정전 손상 보호장치.
KR1019990049067A 1999-11-06 1999-11-06 액정 표시장치의 정전 손상 보호장치 및 그 제조방법 KR100696258B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990049067A KR100696258B1 (ko) 1999-11-06 1999-11-06 액정 표시장치의 정전 손상 보호장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990049067A KR100696258B1 (ko) 1999-11-06 1999-11-06 액정 표시장치의 정전 손상 보호장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010045688A true KR20010045688A (ko) 2001-06-05
KR100696258B1 KR100696258B1 (ko) 2007-03-16

Family

ID=19618916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049067A KR100696258B1 (ko) 1999-11-06 1999-11-06 액정 표시장치의 정전 손상 보호장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100696258B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554518B2 (en) 2005-01-26 2009-06-30 Samsung Electronics Co., Ltd. Liquid crystal display
KR100924222B1 (ko) * 2006-06-29 2009-11-02 엘지디스플레이 주식회사 정전기 방전 회로 및 이를 구비한 액정표시장치
JP2010092037A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 表示装置
KR20130024032A (ko) * 2011-08-30 2013-03-08 삼성디스플레이 주식회사 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
US8411001B2 (en) 2005-11-14 2013-04-02 Samsung Display Co., Ltd. Display device with floating bar
JP2013242580A (ja) * 2008-09-12 2013-12-05 Semiconductor Energy Lab Co Ltd 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150105523A (ko) 2014-03-06 2015-09-17 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010493A (ja) * 1996-06-24 1998-01-16 Hitachi Ltd 液晶表示装置および液晶表示基板
JPH10288950A (ja) * 1997-04-14 1998-10-27 Casio Comput Co Ltd 液晶表示装置
KR100495810B1 (ko) * 1997-09-25 2005-09-15 삼성전자주식회사 정전기보호회로를갖는액정표시장치
JP3273905B2 (ja) * 1997-09-30 2002-04-15 シャープ株式会社 液晶表示装置のアクティブマトリクス基板及びその検査方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554518B2 (en) 2005-01-26 2009-06-30 Samsung Electronics Co., Ltd. Liquid crystal display
US8411001B2 (en) 2005-11-14 2013-04-02 Samsung Display Co., Ltd. Display device with floating bar
KR100924222B1 (ko) * 2006-06-29 2009-11-02 엘지디스플레이 주식회사 정전기 방전 회로 및 이를 구비한 액정표시장치
JP2010092037A (ja) * 2008-09-12 2010-04-22 Semiconductor Energy Lab Co Ltd 表示装置
JP2013242580A (ja) * 2008-09-12 2013-12-05 Semiconductor Energy Lab Co Ltd 表示装置
US8941114B2 (en) 2008-09-12 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Display device including protective circuit
JP2015200891A (ja) * 2008-09-12 2015-11-12 株式会社半導体エネルギー研究所 表示装置
KR20160054028A (ko) * 2008-09-12 2016-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10074646B2 (en) 2008-09-12 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US10236303B2 (en) 2008-09-12 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer
KR20130024032A (ko) * 2011-08-30 2013-03-08 삼성디스플레이 주식회사 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법

Also Published As

Publication number Publication date
KR100696258B1 (ko) 2007-03-16

Similar Documents

Publication Publication Date Title
US6475837B2 (en) Electro-optical device
KR101301155B1 (ko) 박막 트랜지스터 기판 및 이의 제조방법
KR100654569B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100661725B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101126396B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100373940B1 (ko) 박막반도체장치
US5355002A (en) Structure of high yield thin film transistors
KR100348647B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US6599787B2 (en) Method of manufacturing an active matrix substrate
US20060092591A1 (en) On-substrate ESD protection for array based image sensors
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR100752368B1 (ko) 평판표시소자 및 그 제조방법
KR100696258B1 (ko) 액정 표시장치의 정전 손상 보호장치 및 그 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR100244043B1 (ko) 디스플레이 왜곡을 억제할 수 있는 차광층을 갖는 능동 매트릭스형 액정 디스플레이 장치
KR20030082649A (ko) 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그제조방법
KR100430084B1 (ko) 액정표시장치 및 그 제조방법
JP2003043523A (ja) 薄膜トランジスタパネル
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20050046164A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20040055249A (ko) 정전기로 인한 손상을 방지하는 액정표시장치
KR20040012152A (ko) 박막 트랜지스터 기판
KR20040062189A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee