JP5192080B2 - アクティブマトリクス基板及び表示装置 - Google Patents

アクティブマトリクス基板及び表示装置 Download PDF

Info

Publication number
JP5192080B2
JP5192080B2 JP2011530766A JP2011530766A JP5192080B2 JP 5192080 B2 JP5192080 B2 JP 5192080B2 JP 2011530766 A JP2011530766 A JP 2011530766A JP 2011530766 A JP2011530766 A JP 2011530766A JP 5192080 B2 JP5192080 B2 JP 5192080B2
Authority
JP
Japan
Prior art keywords
wiring
meander
active matrix
matrix substrate
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011530766A
Other languages
English (en)
Other versions
JPWO2011030584A1 (ja
Inventor
善光 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011530766A priority Critical patent/JP5192080B2/ja
Publication of JPWO2011030584A1 publication Critical patent/JPWO2011030584A1/ja
Application granted granted Critical
Publication of JP5192080B2 publication Critical patent/JP5192080B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、アクティブマトリクス基板及び表示装置に関する。より詳しくは、製造工程中に発生する静電気の対策が必要なアクティブマトリクス基板に好適なアクティブマトリクス基板及びそれを備えた表示装置に関するものである。
従来から、アクティブマトリクス型の液晶表示装置においては、液晶表示パネルに個々の独立した画素がマトリクス状に配置され、これら画素に、画素電極及びスイッチング素子がそれぞれ設けられている。
上記液晶表示装置は、スイッチング素子を介して駆動電圧を画素電極に印加し、この画素電極と、液晶を介して画素電極に対向して配置されている対向電極との電位差によって液晶を駆動する。そして、透過光又は反射光を光変調することで液晶表示パネルに画像を表示する。
上記液晶表示装置では、スイッチング素子として薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が主に用いられている。ＴＦＴを用いた液晶表示パネルは、ＴＦＴが形成されたアクティブマトリクス基板（以下、「アクティブマトリクス基板」を「アレイ基板」とも言う。）を含み、その品質及びコストの面から、上記液晶表示装置に、現在、最も広く用いられている。
従来のアレイ基板１０１には、通常、図１０に示すように、ソース配線１０２とゲート配線１０３とが縦横に配置されている。また、ゲート配線１０３及びソース配線１０２と、画素電極１０４との間には層間絶縁膜が形成されている。また、ソース配線１０２には、入力端子１０５が接続されている。また、ゲート配線１０３は、ロジック回路１０７を介して、電源電圧供給用端子１０８及び１０９に接続されている。
ところで、ＴＦＴ等のスイッチング素子は、一般に強電界に対して弱い。このため、ＴＦＴの作製工程や配向膜のラビング工程、外部部品の実装工程等において静電気の帯電と放電等に起因するサージ電流により、ＴＦＴの破壊や特性不良等が発生することがある。具体的には、ＴＦＴ内の半導体層に長時間にわたって静電気が帯電し、半導体層が高電圧状態に晒されることで、ＴＦＴの閾値がずれることがある。このように影響を受けた画素は、欠陥画素として認識されてしまう。また、ソース配線１０２及び／又はゲート配線１０３に、許容できる耐電圧を大幅に上回る電圧が印加されると、絶縁膜及び／又は半導体膜の絶縁破壊に至る程のサージ電流が発生し、リーク及び／又は特性不良を原因とする表示不良をもたらすことがある。
このような事態を回避するために、アレイ基板の製造工程においては、一般に、全ての入力端子をショートリング１５０と称される導電膜パターンで短絡し、素子や配線が高電圧に晒された状態が長時間持続しないように配慮されている。しかしながら、画素電極１０４と同じ透明導電膜を用いてこのショートリング１５０が形成されてしまうと、透明導電膜のパターニング後にアレイ基板の検査ができず、透明導電膜に関連する欠陥の検査及び修正を行うことができなかった。したがって、従来のアクティブマトリクス型の液晶表示装置では、表示品位及び歩留りを更に向上するという点で改善の余地があった。なお、ショートリング１５０は、アレイ基板を分断し、個々の表示装置（パネル）に分割することにより、最終的には除去される。
ショートリング１５０を用いずにサージ電流からスイッチング素子を保護するためには、以下の技術を利用することが考えられる。
例えば、ｎ領域又はｐ領域の単一層が表面側に形成された半導体基板と、前記半導体基板上に形成された非スパイラル形状の第１の電極と、前記第１の電極に対して、ほぼ同一平面内であってほぼ平行に隣接して形成された非スパイラル形状の第２の電極と、前記第１及び第２の電極の少なくとも一方と前記半導体基板との間に形成された絶縁層と、を備え、前記第１の電極及び前記第２の電極のそれぞれによって形成されるインダクタと、これらの間に形成されるキャパシタとが分布定数的に存在し、前記第１の電極及び前記第２の電極の少なくとも一方を信号入出力経路として用いるＲＬＣ回路が開示されている（例えば、特許文献１参照。）。
また、各画素の駆動に用いるスイッチング素子が低濃度不純物注入ドレイン構造（ＬＤＤ構造）を有するＮ型の薄膜トランジスタ（Ｎ型ＬＤＤ構造ＴＦＴ）で構成された液晶表示装置の入出力保護回路であって、前記Ｎ型ＬＤＤ構造ＴＦＴよりも低い降伏電圧及びホールド電圧を有し、前記ＬＤＤ構造を有さないＮ型の薄膜トランジスタ（Ｎ型非ＬＤＤ構造ＴＦＴ）からなる第１入出力保護トランジスタと、前記Ｎ型ＬＤＤ構造ＴＦＴよりも低い降伏電圧およびホールド電圧を有し、前記ＬＤＤ構造を有さないＰ型の薄膜トランジスタ（Ｐ型非ＬＤＤ構造ＴＦＴ）からなり、前記第１入出力保護トランジスタとは相補接続された第２入出力保護トランジスタと、前記第１及び第２入出力保護トランジスタの各ソース電極と前記液晶表示装置の外部電極との間に形成され、過電流をバイパスするための抵抗素子とを備えた入出力保護回路が開示されている（例えば、特許文献２参照。）。
更に、第１のドレインが被保護回路の入力端子に接続され、第１のゲート及び第１のソースが接地端子に接続された第１のＭＯＳトランジスタと、第２のゲートが接地端子に接続され、第２のソースが前記入力端子に接続され、第２のドレインは抵抗及びインダクタンスを含むインピーダンスを介して前記被保護回路の電源端子に接続された第２のＭＯＳトランジスタとを備えた静電保護回路が開示されている（例えば、特許文献３参照。）。
特開平７−２０２１３３号公報 特開２００２−８３９６８号公報 特開平１１−８７６０６号公報
しかしながら、特許文献１に記載の技術を用いて充分な効果を得るためには巨大な容量が必要である。
また、特許文献２、３においては、インダクタンス素子を基板外周に円状に配置している。その結果、表示に関係しない領域（以下、「額縁領域」とも言う。）が多くなってしまい、現在の軽量化、薄型化及び小型化の流れに逆行してしまう。
本発明は、上記現状に鑑みてなされたものであり、ショートリングを形成することなくサージ電流に対して充分な耐性を有し、かつ、額縁領域の狭小化が可能なアクティブマトリクス基板及び表示装置を提供することを目的とするものである。
本発明者らは、ショートリングを形成することなくサージ電流に対して充分な耐性を有し、かつ、額縁領域の狭小化が可能なアレイ基板について種々検討したところ、アレイ基板の額縁領域に形成され、入力端子等の端子とＴＦＴ等の半導体素子とを接続する配線に着目した。そして、配線の上層及び下層の少なくとも一方側に絶縁膜を介して環状の導電部を形成し、配線にメアンダ形状部を含むメアンダ構造を形成し、導電部の一部を配線のメアンダ形状部に沿って配置することにより、サージ電流が配線に流入したとしてもその流れを阻害する磁場が発生するように導電部に誘導電流を流すことができ、その結果、ショートリングを形成せずともサージ電流による絶縁破壊を抑制でき、また、額縁領域が拡大するのを抑制できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、複数の画素がマトリクス状に形成されたアクティブマトリクス基板であって、前記アクティブマトリクス基板は、当該基板の一方の主面側に、端子と、半導体素子と、当該基板の額縁領域に形成され、前記端子及び前記半導体素子を接続する配線と、前記配線の上層及び下層の少なくとも一方側に絶縁膜を介して形成された環状の導電部とを備え、前記配線は、メアンダ形状部を含むメアンダ構造を有し、前記導電部の一部は、前記メアンダ形状部に沿って配置されるアクティブマトリクス基板（以下、「本発明の第一のアクティブマトリクス基板」とも言う。）である。
本発明の第一のアクティブマトリクス基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。
本発明はまた、複数の画素がマトリクス状に形成されたアクティブマトリクス基板であって、前記アクティブマトリクス基板は、当該基板の一方の主面側に、端子と、半導体素子と、当該基板の額縁領域に形成され、前記端子及び前記半導体素子を接続する配線と、前記配線の上層又は下層側に絶縁膜を介して形成された補助配線とを備え、前記補助配線は、異なる２つの地点で前記配線と接続可能であり、前記配線及び前記補助配線はそれぞれ、前記２つの地点間に、メアンダ形状部を含むメアンダ構造を有し、前記配線のメアンダ形状部及び前記補助配線のメアンダ形状部は、同一又は略同一周期で配置され、前記補助配線のメアンダ形状部は、前記２つの地点の一方から他方へ向かって、前記配線のメアンダ形状部とは逆向きに配置され、前記補助配線のメアンダ形状部の一部は、前記配線のメアンダ形状部に沿って配置されるアクティブマトリクス基板（以下、「本発明の第二のアクティブマトリクス基板」とも言う。）でもある。これにより、サージ電流が配線に流入したとしても補助配線にもサージ電流を流入させることができ、配線及び補助配線それぞれに、相手のサージ電流の流れを阻害する磁場を発生させることができる。したがって、ショートリングを形成せずともサージ電流を抑制できる。また、額縁領域が拡大するのを抑制できる。
本発明の第二のアクティブマトリクス基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。
本発明の第一及び／又は第二のアクティブマトリクス基板における好ましい形態について以下に詳しく説明する。なお、以下の各種形態は、適宜組み合わされてもよい。
本発明の第一及び第二のアクティブマトリクス基板において、前記端子の種類としては特に限定されないが、なかでも、画像信号又は走査信号を入力する入力端子と、電源電圧を供給する電源電圧供給用端子とを好適な例として示すことができる。
本発明の第一及び第二のアクティブマトリクス基板において、前記半導体素子の種類としては特に限定されないが、なかでも、ＴＦＴを好適な例として示すことができる。
本発明の第一及び第二のアクティブマトリクス基板において、前記配線の種類としては特に限定されないが、なかでも、ソース配線又はゲート配線を入力端子に接続する引出し線と、電源ラインとを好適な例として示すことができる。
本発明の第一のアクティブマトリクス基板は、電源電圧が印加される電源ラインと、前記配線及び前記導電部を接続する電界効果トランジスタとを更に備え、前記電界効果トランジスタは、該トランジスタのゲートが前記電源ラインと接続されることによって制御され、前記電界効果トランジスタは、前記電源電圧が無印加状態でオフ状態であり、前記電源電圧が印加状態でオン状態となる切替え可能な機能を有してもよい。これにより、アレイ基板の製造工程では導電部を電気的に絶縁状態にできるので上述のようにサージ電流による絶縁破壊を抑制でき、他方、アレイ基板を駆動している時は導電部と配線とを導通することができるので、導電部を配線の補助配線として利用でき、その結果、表示用信号の遅延による表示品位の低下を抑制することができる。
本発明の第一のアクティブマトリクス基板は、前記導電部を複数備え、前記複数の導電部は、前記配線の上層側に形成された導電部と、前記配線の下層側に形成された導電部とを含み、前記配線の上層側に形成された導電部と、前記配線の下層側に形成された導電部とは、前記配線に沿って交互に配置されることが好ましい。これにより、上述のサージ電流抑制効果をより効果的に発揮することができる。このように、前記複数の導電部は、前記配線の上層又は下層側に交互に配置されてもよい。
前記メアンダ形状部で囲まれた領域に強磁性材料を配置することで、上述のサージ電流抑制効果をより効果的に発揮させることができる。このように、本発明の第一のアクティブマトリクス基板において、前記メアンダ形状部で囲まれた部分は、強磁性材料を含んでもよい。また、本発明の第二のアクティブマトリクス基板において、前記配線のメアンダ形状部で囲まれた部分は、強磁性材料を含んでもよい。
本発明の第一のアクティブマトリクス基板において、前記導電部で囲まれた領域（部分）は、強磁性材料を含んでもよい。これにより、導電部により多くの誘導電流を導くことができ、サージ電流のエネルギーを低減させる効果を向上することができる。
本発明の第二のアクティブマトリクス基板において、前記補助配線で囲まれた領域（部分）は、強磁性材料を含んでもよい。これにより、上述のサージ電流抑制効果をより効果的に発揮させることができる。
本発明の第一のアクティブマトリクス基板において、前記電界効果トランジスタは、Ｎチャネル型であり、前記電源ラインは、低電圧側電源ライン及び高電圧側電源ラインを含み、前記ゲートは、前記高電圧側電源ラインに接続されてもよい。
本発明の第一のアクティブマトリクス基板において、前記電界効果トランジスタは、Ｐチャネル型であり、前記電源ラインは、低電圧側電源ライン及び高電圧側電源ラインを含み、前記ゲートは、前記低電圧側電源ラインに接続されてもよい。
本発明の第二のアクティブマトリクス基板は、前記配線及び前記補助配線を前記２つの地点で接続する２つのスイッチを更に備え、前記２つのスイッチによる接続は、サージ電流が流入したときにオン状態であり、電源電圧及び信号の少なくとも一方が入力されたときはオフ状態となる切替え可能な機能を有してもよい。これにより、サージ電流が配線に流入した場合は補助配線にもサージ電流が流入するため、上述のようにサージ電流を抑制できる。また、アレイ基板を通常に駆動する時には、２つのスイッチはオフ状態となり、補助配線を電気的に絶縁状態にすることができる。そのため、通常の駆動時は、補助配線で信号遅延が発生するのを緩和することができるので、優れた表示特性を実現することができる。
本発明の第二のアクティブマトリクス基板において、前記補助配線のメアンダ形状部は、前記配線のメアンダ形状部と対をなすように鏡面対称であるか、又は、前記配線のメアンダ形状部と同一周期で配置されるとともに同様の機能を発現するが、平面形状が変形されて前記配線のメアンダ形状部と類似のメアンダ形状を有することが好ましい。また、前記補助配線のメアンダ形状部と、それに対応する前記配線のメアンダ形状部とは、例えば左手の甲に右手の平を重ねるように、逆対称に配置されることがより好ましい。このように、前記補助配線のメアンダ形状部は、前記配線のメアンダ形状部と完全又は実質的に鏡面対称であることが好ましい。これにより、上述のサージ電流抑制効果をより効果的に発揮することができる。同様の観点から、前記補助配線のメアンダ形状部は、前記配線のメアンダ形状部に対して対称的に蛇行してもよい。
本発明の第二のアクティブマトリクス基板において、前記２つのスイッチとしては、半導体スイッチが好適である。これにより、ＴＦＴの形成工程を利用して２つのスイッチを形成することができるので、製造工程の簡略化が可能になる。
本発明はまた、本発明の第一のアクティブマトリクス基板を備える表示装置でもある。
本発明は更に、本発明の第二のアクティブマトリクス基板を備える表示装置でもある。
本発明の第一及び第二のアクティブマトリクス基板と、本発明の表示装置とによれば、ショートリングを形成することなくサージ電流に対して充分な耐性を実現し、かつ、額縁領域の狭小化が可能である。
実施形態１に係るアクティブマトリクス基板の構成を示す平面模式図である。 実施形態１に係るアクティブマトリクス基板の額縁領域の構成を示す平面模式図である。 実施形態１に係るアクティブマトリクス基板の額縁領域の構成を示す斜視模式図である。 図３において、サージ電流が引出し線に流入した状態を示す。 実施形態１に係るアクティブマトリクス基板の製造工程を説明するためのフローチャートである。 実施形態１に係るアクティブマトリクス基板の画素領域の構成を示す平面模式図である。 実施形態１に係るアクティブマトリクス基板の変形例の額縁領域の構成を示す斜視模式図である。 実施形態２に係るアクティブマトリクス基板の額縁領域の構成を示す平面模式図である。 実施形態２に係るアクティブマトリクス基板の額縁領域の構成を示す斜視模式図である。 従来のアクティブマトリクス基板の構成を示す平面模式図である。 従来のアクティブマトリクス基板の製造工程を説明するためのフローチャートである。 実施形態２に係るアクティブマトリクス基板の額縁領域の構成を示す斜視模式図であり、半導体スイッチがオフの状態を示す。
以下に実施形態を列挙し、本発明について、図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
なお、図３、４、７及び９の中で、破線は、半導体層を示し、太線は、第２導電膜を示し、太い破線は、透明導電膜を示す。
（実施形態１）
図１に示すように、本実施形態１のアクティブマトリクス基板（アレイ基板１）の表示領域には、複数のソース配線２と複数のゲート配線３とが第１層間絶縁膜を介して交差しマトリクス状に配列されている。ソース配線２とゲート配線３との交差部に画素スイッチング用のＴＦＴが設置され、ＴＦＴのドレインが画素電極４と接続されている。画素電極４は液晶層を介して対向電極と対向している。ソース配線２は、液晶表示パネルに表示する画像の信号（画像信号）を画素に入力する。ゲート配線３は、ＴＦＴを制御する走査信号をロジック回路７から順次、ＴＦＴに入力する。
ソース配線２の延長線上の額縁領域には、複数の入力端子５が設置され、ソース配線２及び入力端子５は、額縁領域に形成された引出し線６を介して、互いに接続されている。ゲート配線３の延長線上の額縁領域には、ロジック回路７が形成され、ゲート配線３に接続されている。ロジック回路７は、ＴＦＴ等の複数の半導体素子を含み、ゲートドライバとして機能する。額縁領域には更に、電源電圧供給用端子（以下、「電源端子」とも言う。）８及び９や制御端子（図示せず）が設置されている。電源端子８及び９は、画素スイッチング用のＴＦＴやロジック回路７に含まれる半導体素子等に電源電圧を供給するとともに、電源電圧を制御する。電源端子８及びロジック回路７は、額縁領域に形成された高電圧側電源ライン１０を介して、互いに接続されている。電源端子９及びロジック回路７は、額縁領域に形成された低電圧側電源ライン１１を介して、互いに接続されている。低電圧側電源ライン１１に印加される電源電圧（ＧＶｄｄ）は、高電圧側電源ライン１０に印加さる電源電圧（Ｇｄｄ）よりも低く、例えば、低電圧側電源ライン１１に印加される電源電圧は、例えば−５Ｖ程度であり、高電圧側電源ライン１０に印加される電源電圧は、例えば１０Ｖ程度である。そして、引出し線６、電源ライン１０及び１１には、保護回路１２が形成されている。
また、アレイ基板１は、ガラス基板等の絶縁基板を基材として有し、絶縁基板上には、シリコン層等の半導体層と、ＳｉＯ２膜、ＳｉＮｘ膜、ＳｉＮＯ膜等からなるゲート絶縁膜と、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等からなる第１導電膜と、ＳｉＯ２膜、ＳｉＮｘ膜、ＳｉＮＯ膜等からなる第１層間絶縁膜と、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等からなる第２導電膜と、樹脂材料、スピンオングラス材料等からなる第２層間絶縁膜と、酸化インジウム・酸化錫複合化合物（ＩＴＯ）等からなる透明導電膜と、がこの順に形成されている。
ゲート配線３は、第１導電膜から形成され、ソース配線２、引出し線６、電源ライン１０及び１１は、第２導電膜から形成され、画素電極４は、透明導電膜から形成されている。
以下、保護回路１２の構成について詳細に説明する。
図２及び３に示すように、引出し線６、電源ライン１０及び１１は、メアンダ形状のパターン（メアンダ構造）を含み、それぞれメアンダ形状部１３、１４及び１５を有する。メアンダ形状部１３〜１５は、方形波のように蛇行している。
メアンダ形状部１３〜１５の上層には、第２層間絶縁膜を介して複数の導電部１６、１８、２０が形成されている。メアンダ形状部１３〜１５の下層には、ゲート絶縁膜及び第１層間絶縁膜を介して複数の導電部１７、１９、２１が形成されている。導電部１６〜２１は、環状（より具体的には方形状）の閉じたパターンであり、導電部１６、１８及び２０は、透明導電膜から形成され、導電部１７、１９及び２１は、半導体層の不純物拡散層から形成されている。そして、導電部１６〜２１は、メアンダ形状部１３〜１５に沿って形成されている。
また、導電部１６及び１７は、ＴＦＴ２２等のスイッチング素子を介して、引出し線６に接続され、導電部１８及び１９は、ＴＦＴ２３等のスイッチング素子を介して、高電圧側電源ライン１０に接続され、導電部２０及び２１は、ＴＦＴ２４等のスイッチング素子を介して、低電圧側電源ライン１１に接続されている。導電部１６及び１７の間と、導電部１８及び１９の間と、導電部２０及び２１の間とはそれぞれ、第２導電膜により形成された接続部２５により接続されている。ＴＦＴ２２及び２３は、Ｐチャネル型であり、ＴＦＴ２４は、Ｎチャネル型である。そして、ＴＦＴ２２及び２３のゲートは、第１導電膜から形成され、接続配線２６を介して低電圧側電源ライン１１に接続されている。ＴＦＴ２４のゲートは、第１導電膜から形成され、接続配線２７を介して高電圧側電源ライン１０に接続されている。接続配線２６及び２７は、第１導電膜から形成されている。
以下、アレイ基板１の作用効果について説明する。
まず、製造工程では、電源ライン１０及び１１に電源電圧は供給されないのでＴＦＴ２２〜２４はオフ状態となる。すなわち、導電部１６〜２１は、製造工程では電気的に絶縁状態となる。したがって、例えば、製造工程において、図４に示すように、静電気（帯電電荷）の放電等に起因するサージ電流（大電流）Ｉが引出し線６に侵入した場合、引出し線６とその上下にある導電部１６、１７とによりＲＬＣ回路が形成され、導電部１６、１７による制動機能が発現される。具体的には、サージ電流Ｉによって生じた磁場Ｈを打ち消す磁場が発生するように、導電部１６、１７に電流が誘導されるとともに、サージ電流Ｉのエネルギーが導電部１６、１７に分配される。そして、環状配線である導電部１６、１７の抵抗によって、誘導エネルギーは、徐々に熱に転換され、散逸される。電源ライン１０及び１１にサージ電流が侵入した場合も、同様の制動機能が発現される。したがって、アレイ基板１によれば、ショートリング（保護ショートリング、周辺ガードリング：基板周辺に配置される帯電防止用短絡配線）を形成せずともサージ電流値を抑制でき、製造工程中に静電気破壊によるパネル破損が発生するのを抑止することができる。
他方、アレイ基板１を駆動している時、例えば完成品の段階では、電源ライン１０及び１１に電源電圧が供給されるので、ＴＦＴ２２〜２４のゲートにもオン電圧が印加され、その結果、ＴＦＴ２２〜２４はオン状態となる。すなわち、導電部１６〜２１は、基板駆動時は、引出し線６、電源ライン１０及び１１にそれぞれ接続された状態となる。したがって、基板駆動時は、導電部１６〜２１は、引出し線６、電源ライン１０及び１１のそれぞれの補助配線として機能し、上記ＲＬＣ回路は解消される。その結果、基板駆動時では、引出し線６、電源ライン１０及び１１に信号遅延が発生せず、表示装置の表示品位低下を抑止することができる。
サージ電流による破壊は、数ナノ秒（１０−９ｓ）と迅速であるため、トランジスタの通常の動作では追随できるものではない。したがって、静電気対策が施された製造工程の環境下にあっては、基板は無帯電状態に管理され、従来の保護回路を構成するトランジスタは、通常の環境ではオフ状態にある。アレイ基板１内部にある重要な回路は、通常、静電気に対して耐性が高くないため、万一、サージ電流が進入した場合、従来の保護回路を構成するトランジスタが作動するよりも早く、サージ電流がこれらの回路にまで到達し、破壊をもたらす。従来の保護回路と同様、数マイクロ秒（１０−６ｓ）で動作するＴＦＴ２２〜２４は通常の環境ではオフ状態のままなので、大電流を本線から絶縁層を介して環状に配線された環電流場に誘導することで、静電気のエネルギーを本線（引出し線６、電源ライン１０又は１１）からループパターン（導電部１６〜２１）側に移行させることができる。移行させたエネルギーの一部は、環状配線の抵抗での消費により徐々に熱に転換させる等し、また、他のある一部は、再度、本線に帰還する際に遅延して平坦化させる。このように静電気の保有していた莫大な瞬間的破壊エネルギーを減衰させることで、本線側の重要な回路を静電破壊から保護することができる。他方、実駆動環境下では、表示や駆動制御のために数ＭＨｚの周波数（ｆ）で反転する矩形状のパルス波（矩形波）が入力されるが、この矩形波が引出し線６に付加された容量成分の干渉を受けて遅延し、矩形波の波形鈍りを引き起こすことで、表示品位を低下させかねない。そこで、実駆動環境下では、上述のようにＴＦＴ２２〜２４をオン状態にし、導電部１６〜２１を本線と導通させ、容量成分を無効化させることで遅延を回避している。更に、導電部１６〜２１を並行配線として冗長使用することで断線不良の発生を防止できる。
また、導電部１６〜２１は、新たに配置されることにより、従来の表示装置の面積を増やすものではなく、引出し線６、電源ライン１０及び１１の上層又は下層のような本来利便性の高くない領域に、これらと重ね合わせる形態で配置される。更に、メアンダ形状部１３〜１５は、従来の直線状の配線パターンに沿って形成可能であり、特許文献２及び３に記載された事例のように基板外周に大掛かりなパターンを形成しなくてもよい。そして、基板周辺に設置したショートリングを用いて静電気対策を実施する場合のように、ショートリングと接続するためにパネル形成領域外に向けて引出し線を延長する必要がなく、基板分断時の切断シロの設定条件を、１ｍｍにも満たない程度ではあるが、緩くすることができる。このように、本実施形態によれば、額縁領域を拡大することなく保護回路１２を形成することができる。
また、導電部１６、１８、２０と、導電部１７、１９、２１とはそれぞれ、交互に配置されている。すなわち、上層の導電部１６と下層の導電部１７とが引出し線６に沿って交互に配置され、上層の導電部１８と下層の導電部１９とが電源ライン１０に沿って交互に配置され、上層の導電部２０と下層の導電部２１とが電源ライン１１に沿って交互に配置されている。したがって、導電部１６、１８、２０と、導電部１７、１９、２１とをメアンダ形状部１３〜１５に効率的に配置することができるので、上述のサージ電流抑制効果をより効果的に発揮することができる。
また、従来のアクティブマトリクス基板には、透明導電膜からなるショートリングが形成されていた。そのため、従来では、図１１に示すように、第２導電膜のパターニング工程と、第２導電膜についてのアレイ検査工程と、必要に応じて第２導電膜についての基板修正工程と、透明導電膜のパターニング工程とをこの順に行った後、透明導電膜に関連する欠陥検出のためのアレイ検査工程を行うことができなかった。
対して本実施形態では、ショートリングが形成されていない。そのため、図５に示すように、従来と同様に透明導電膜のパターニング工程を行った後に、透明導電膜についてのアレイ検査工程と、必要に応じて透明導電膜についての基板修正工程とを行うことができる。例えば、図６に示すように、透明導電膜についての基板修正工程において、隣接する画素電極４のリーク箇所２８をレーザ光照射によって切断除去（ザッピング；Ｚａｐｐｉｎｇ）するといった単純な方法で対処することができる。すなわち、透明導電膜の下層の第２層間絶縁膜へのダメージを最小限に抑えた無欠点化修正（欠陥画素を無くすための修正）が可能になる。なお、リーク箇所２８の下層には、第２導電膜からなるソース配線２があるため、基板の裏側からではリーク箇所２８を観察することはできず、パネル完成後は無欠点化修正ができない。
以上、本実施形態によれば、引出し線６、電源ライン１０及び１１に静電気対策の保護回路１２が形成されているため、端子５、８及び９にショートリングを繋がなくてもよく、分断された基板の端面には導電体層がないことから、端面でのリークの心配をしなくてもよい。また、透明導電膜のパターニング後にも基板の検査（及び修正）ができるので、透明導電膜に起因の欠陥を検出するための判定が可能になり、従来は困難であった該欠陥のアレイ工程途上での無欠点化修正が可能になる。更に、基板駆動時、保護回路１２は機能しないので、信号遅延が発生し、表示品位が低下するのを抑制することができる。
なお、導電部１６〜２１は、図２では見やすくするため、対応するメアンダ形状部１３〜１５とずれた位置に配置されているが、メアンダ形状部１３〜１５の真上を通るようにメアンダ形状部１３〜１５と重なっていてもよい。また、ＴＦＴ２２及び２３は、Ｎチャネル型であってもよく、この場合、ＴＦＴ２２及び２３のゲートを高電圧側電源ライン１０に接続すればよい。また、ＴＦＴ２４は、Ｐチャネル型であってもよく、この場合、ＴＦＴ２４のゲートを低電圧側電源ライン１１に接続すればよい。
また、図７に示すように、メアンダ形状部１３〜１５のメアンダ構造で囲まれた領域には、例えばＺｎＯ，ＢａＴｉＯ４、Ｆｅ−Ｓｉ系合金等の強磁性材料を含む強磁性層２９が形成されてもよい。これにより、より強力な磁界が発生するため、上述のサージ電流抑制効果をより効果的に発揮することができる。
なお、強磁性層２９は、例えば、該当箇所に凹部を形成した後、凹部内に強磁性材料を塗布することによって形成することができる。また、強磁性層２９は、該当部分の第１及び／又は第２層間絶縁膜に強磁性材料をドープすることによって形成されてもよい。あるいは、光誘起磁性材料等を塗布後に該材料の特定領域だけを光誘起等の方法で磁性特性を発現させてもよい。
また、強磁性層２９は、導電部１６〜２１で囲まれた領域に形成されてもよい。
強誘電層２９には、フェリ磁性体、反強磁性体を配置しても構わない。
（実施形態２）
本実施形態は、実施形態１と保護回路の構成が異なるだけなので、両形態で重複する内容についての説明は省略する。また、図面において、両形態で同様の機能を発揮する部材には同じ符号を付した。
図８に示すように、引出し線６、電源ライン１０及び１１はそれぞれ、実施形態１と同様に、メアンダ形状部１３、１４及び１５を有する。一方、引出し線６、電源ライン１０及び１１は、第１導電膜により形成されている。
引出し線６、電源ライン１０及び１１の上層にはそれぞれ、第１層間絶縁膜を介して補助配線３０、３１及び３２が形成されている。補助配線３０〜３２は、第２導電膜により形成されている。補助配線３０〜３２は、メアンダ形状部３３、３４、３５を有し、メアンダ形状部３３〜３５は、方形波のように蛇行している。また、メアンダ形状部３３〜３５のメアンダ形状は、メアンダ形状部１３〜１５のメアンダ形状を反転した形状を有する。すなわち、メアンダ形状部１３〜１５とメアンダ形状部３３〜３５との形状は、鏡面対称、あるいはそれに類似する様である。このように、補助配線３０〜３２は、メアンダ形状部１３〜１５のメアンダ形状と同一又は略同一周期（好適には同一周期）で配置されているが、メアンダ形状部１３〜１５のメアンダ形状とは逆向きに配置されている。また、メアンダ形状部３３〜３５のメアンダ形状の一部は、メアンダ形状部１３〜１５のメアンダ形状に沿って配置されている。このように、メアンダ形状部１３〜１５と、メアンダ形状部３３〜３５とは、本来の進行方向に対して横向き（垂直方向）に延在する部分同士が並走している。また、メアンダ形状部１３〜１５と、メアンダ形状部３３〜３５とは、互いに逆位相の２つの方形波を重ね合わせるように配置されている。
また、メアンダ形状部１３〜１５を挟むように、引出し線６、電源ライン１０及び１１にはそれぞれ半導体スイッチ３６ａ、３６ｂ等のスイッチが２つずつ形成されている。
図９に示すように、半導体スイッチ３６ａ及び３６ｂは、ＴＦＴからなり、各半導体スイッチ３６ａ及び３６ｂにおいて、ソース及びドレインの一方とゲートとが、第２導電膜から形成された接続部３７ａ又は３７ｂを介して、短絡している。また、半導体スイッチ３６ａ及び３６ｂそれぞれのゲートと、引出し線６、電源ライン１０又は１１とは、第１導電膜を用いて一体的に形成されることによって接続されている。各半導体スイッチ３６ａ及び３６ｂにおいて、ソース及びドレインの他方は、補助配線３０、３１又は３２に接続されている。半導体スイッチ３６ａに接続された接続部３７ａは、高抵抗半導体層３８ａを介して、補助配線３０、３１又は３２の一方の端部と接続されている。半導体スイッチ３６ｂに接続された接続部３７ｂは、高抵抗半導体層３８ｂを介して、補助配線３０、３１又は３２の他方の端部と接続されている。高抵抗半導体層３８ａ及び３８ｂは、半導体層から形成される。より詳細には、高抵抗半導体層３８ａ及び３８ｂは、抵抗率が１Ωｃｍ前後となるよう、不純物が低濃度にドーピングされた、ｎ−層又はｐ層である。
高抵抗半導体層３８ａ及び３８ｂの抵抗値は、抵抗率１０〜２００μΩｃｍ程度の領域にある各種の導電膜の抵抗値に比べ高く、オン状態とオフ状態とで抵抗が６桁程以上変化する半導体スイッチのオン状態の抵抗値とオフ状態の抵抗値との中間辺りに設定される。これにより、半導体スイッチがオン状態の場合、電流は高抵抗半導体層３８ａ及び３８ｂ方面には流れにくくなり、補助配線３０、３１又は３２に直接流れ込み易くなることにより、引出し線６、電源ライン１０又は１１と、補助配線３０、３１又は３２との間でサージ電流減衰効果が発揮される。他方、半導体スイッチがオフ状態の場合、すなわち実駆動状態にあるとき、補助配線３０、３１又は３２での電流は高抵抗半導体層３８ａ及び３８ｂを迂回してから流れるため、引出し線６、電源ライン１０又は１１に流れる電流の方向と逆方向になり、駆動信号を遅延させる効果は起こり難くなる。
そして、半導体スイッチ３６ａ及び３６ｂの閾値は、サージ電流が流入した時にオン状態となる一方、電源電圧及び信号の少なくとも一方が入力された時はオフ状態となるように調整されている。
本実施形態のアレイ基板によれば、例えば基板表面に発生したサージ電流が引出し線６に流入した場合、サージ電流は、引出し線６内部を侵入する一方、２つの半導体スイッチ３６ａ及び３６ｂをオン状態にする。したがって、サージ電流は、迂回路である補助配線３０内も流れることとなる。そして、メアンダ形状部１３及びメアンダ形状部３３を流れるサージ電流によって、それぞれアンペールの右ねじの法則に従う２つの磁場が発生する。このとき、メアンダ形状部１３は、メアンダ形状部３３とは反転したメアンダ形状であるため、２つの磁場は互いが相殺するように作用し、相互にサージ電流の侵入を阻害するように働く。電源ライン１０及び１１にサージ電流が侵入した場合も、同様の遅延機能が発現される。したがって、ショートリングを形成せずとも、アレイ基板に瞬間的に印加された大電流及び／又は大電圧を平坦化（抑制）することができ、基板内部にある高精細デバイス（画素スイッチング用のＴＦＴ、ロジック回路に含まれるＴＦＴ等）を保護することができる。
一方、アレイ基板を通常に駆動している時は、２つの半導体スイッチ３６ａ及び３６ｂには、画像信号、走査信号、電源電圧等の比較的低い電圧しか印加されない。したがって、通常の駆動時では、半導体スイッチ３６ａ及び３６ｂは、オフ状態となり、補助配線３０〜３２は、電気的に浮いた状態になる。そのため、通常の駆動時は、上記遅延機能は発現せず、引出し線６、電源ライン１０及び１１で信号遅延が発生するのを抑制することができる。その結果、引出し線６、電源ライン１０及び１１に信号遅延が発生するのを抑制し、表示装置の表示品位が低下するのを抑制することができる。
このような実施形態２の保護回路の等価回路は、２本の逆方向に巻かれたソレノイドコイルが並べて配置されるとともに、それぞれの両端がデプレッション形のＴＦＴトランジスタで接続され、（１）２本のコイルの両端が抵抗で繋がれた状態（電圧無印加状態）と、（２）２本のコイルがクロス配線で繋がれた状態（電圧印加状態、すなわち通常の駆動時）とする２種類の形態があると考えられる。無印加状態のところにサージ電流が侵入した場合、２本のコイル内を流れる同方向の過渡電流はお互いのコイルにより減衰する。通常使用時の駆動では、デプレッション形ＴＦＴトランジスタは電圧の印加で高抵抗化し、図１２の矢印で示すように、クロス配線された高抵抗半導体層３８ａ又は３８ｂを介して、２本のコイル（引出し線６、電源ライン１０又は１１と、補助配線３０、３１又は３２）内を逆方向の電流が流れる。また、２本のソレノイドコイルの巻き向きを逆にすることで、電流が２本のコイル内を同方向に流れれば相殺され、電流が２本のコイル内を逆方向に流れれば相殺されないと考えられる。
また、補助配線３０〜３２は、利便性の高くない引出し線６、電源ライン１０及び１１の上層又は下層に、これらと重ね合わせる形態で配置される。更に、メアンダ形状部１３〜１５は、従来の直線状の配線パターンに沿って形成可能であり、特許文献２及び３に記載された事例のように基板外周に大掛かりなパターンを形成しなくてもよい。そして、基板周辺に配置したショートリングを用いて静電気対策を実施する場合のように、ショートリングと接続するためにパネル形成領域外に向けて引出し線を延長する必要がなく、基板分断時の切断シロの設定条件を、１ｍｍに満たない程度ではあるが、緩くすることができる。このように、本実施形態によれば、額縁領域を拡大することなく保護回路１２を形成することができる。
また、メアンダ形状部１３〜１５とメアンダ形状部３３〜３５とのメアンダ形状は、完全又は実質的に鏡面対称であるため、メアンダ形状部１３〜１５をメアンダ形状部３３〜３５に効率的に沿わせることができる。したがって、上述のサージ電流抑制効果をより効果的に発揮することができる。
また、半導体デバイスの静電気耐性は、一般的にチャネル幅Ｗ／チャネル長Ｌに依存する。したがって、半導体スイッチ３６ａ及び３６ｂは、画素スイッチング用のＴＦＴやロジック回路７に含まれるＴＦＴよりも大型であることが好ましい。これにより、容量が大きいサージ電流が発生したとしても半導体スイッチ３６ａ及び３６ｂは耐性を有することができる。具体的には、例えば、半導体スイッチ３６ａ及び３６ｂではＷ／Ｌ＝２００μｍ／４μｍに設定し、一方、画素スイッチング用のＴＦＴではＷ／Ｌ＝２０μｍ／４μｍに設定すればよい。
半導体デバイスと同等の効果を期待できるスイッチとして、半導体スイッチ３６ａ及び３６ｂの代わりにＺｎＯ等を含むバリスタを配置してもよい。
また、スイッチとしては、ＮＯＴ回路（電圧印加時にオフ、電圧無印加時にオン）とハイパスフィルタ（高周波は通過）との並列回路を用いてもよい。
なお、補助配線３０〜３２は、図８では見やすくするため、対応するメアンダ形状部１３〜１５とずれた場所に配置されているが、メアンダ形状部１３〜１５の真上を通るようにメアンダ形状部１３〜１５のメアンダ構造と重なっていてもよい。
補助配線３０〜３２は、透明導電膜により形成されてもよいが、メアンダ形状部１３〜１５とメアンダ形状部３３〜３５とは、抵抗値が近いことが好ましい。したがって、メアンダ形状部１３〜１５及びメアンダ形状部３３〜３５の一方は、第１導電膜から形成され、メアンダ形状部１３〜１５及びメアンダ形状部３３〜３５の他方は、第２導電膜から形成されることが好ましい。このように、引出し線６、電源ライン１０及び１１（メアンダ形状部１３〜１５）は、第２導電膜により形成され、補助配線３０、３１及び３２（メアンダ形状部３３〜３５）は、第１導電膜により形成されてもよい。
更に、実施形態１及び２は、互いに組み合わされてもよく、例えば、実施形態１の保護回路と、実施形態２の保護回路とを同一絶縁基板上に形成してもよい。また、実施形態２のメアンダ形状部で囲まれた領域に強磁性層を形成してもよい。
また、実施形態１及び２では、液晶表示装置を具体例にして掲げたが、実施形態１及び２のアレイ基板は、複数の画素がマトリクス状に形成された表示装置に用いられればよく、例えば、有機ＥＬディスプレイに適用されてもよい。
本願は、２００９年９月１１日に出願された日本国特許出願２００９−２１０７１１号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
１：アレイ基板
２：ソース配線
３：ゲート配線
４：画素電極
５：入力端子
６：引出し線
７：ロジック回路
８、９：電源端子
１０：高圧側電源ライン
１１：低圧側電源ライン
１２：保護回路
１３〜１５、３３〜３５：メアンダ形状部
１６〜２１：導電部
２２〜２４：ＴＦＴ
２５、３７ａ、３７ｂ：接続部
２６、２７：接続配線
２８：リーク箇所
２９：強磁性層
３０〜３２：補助配線
３６ａ、３６ｂ：半導体スイッチ
３８ａ、３８ｂ：高抵抗半導体層
１５０：ショートリング

Claims (13)

  1. 複数の画素がマトリクス状に形成されたアクティブマトリクス基板であって、
    前記アクティブマトリクス基板は、当該基板の一方の主面側に、
    端子と、
    半導体素子と、
    当該基板の額縁領域に形成され、前記端子及び前記半導体素子を接続する配線と、
    前記配線の上層及び下層の少なくとも一方側に絶縁膜を介して形成された環状の導電部とを備え、
    前記配線は、メアンダ形状部を含むメアンダ構造を有し、
    前記導電部の一部は、前記メアンダ形状部に沿って配置されることを特徴とするアクティブマトリクス基板。
  2. 前記アクティブマトリクス基板は、電源電圧が印加される電源ラインと、
    前記配線及び前記導電部を接続する電界効果トランジスタとを更に備え、
    前記電界効果トランジスタは、該トランジスタのゲートが前記電源ラインと接続されることによって制御され、
    前記電界効果トランジスタは、前記電源電圧が無印加状態でオフ状態であり、前記電源電圧が印加状態でオン状態となる切替え可能な機能を有することを特徴とする請求項１記載のアクティブマトリクス基板。
  3. 前記アクティブマトリクス基板は、前記導電部を複数備え、
    前記複数の導電部は、前記配線の上層側に形成された導電部と、前記配線の下層側に形成された導電部とを含み、
    前記配線の上層側に形成された導電部と、前記配線の下層側に形成された導電部とは、前記配線に沿って交互に配置されることを特徴とする請求項１又は２記載のアクティブマトリクス基板。
  4. 前記メアンダ形状部で囲まれた部分は、強磁性材料を含むことを特徴とする請求項１〜３のいずれかに記載のアクティブマトリクス基板。
  5. 前記電界効果トランジスタは、Ｎチャネル型であり、
    前記電源ラインは、低電圧側電源ライン及び高電圧側電源ラインを含み、
    前記ゲートは、前記高電圧側電源ラインに接続されることを特徴とする請求項２記載のアクティブマトリクス基板。
  6. 前記電界効果トランジスタは、Ｐチャネル型であり、
    前記電源ラインは、低電圧側電源ライン及び高電圧側電源ラインを含み、
    前記ゲートは、前記低電圧側電源ラインに接続されることを特徴とする請求項２記載のアクティブマトリクス基板。
  7. 請求項１〜６のいずれかに記載のアクティブマトリクス基板を備えることを特徴とする表示装置。
  8. 複数の画素がマトリクス状に形成されたアクティブマトリクス基板であって、
    前記アクティブマトリクス基板は、当該基板の一方の主面側に、
    端子と、
    半導体素子と、
    当該基板の額縁領域に形成され、前記端子及び前記半導体素子を接続する配線と、
    前記配線の上層又は下層側に絶縁膜を介して形成された補助配線とを備え、
    前記補助配線は、異なる２つの地点で前記配線と接続可能であり、
    前記配線及び前記補助配線はそれぞれ、前記２つの地点間に、メアンダ形状部を含むメアンダ構造を有し、
    前記配線のメアンダ形状部及び前記補助配線のメアンダ形状部は、同一又は略同一周期で配置され、
    前記補助配線のメアンダ形状部は、前記２つの地点の一方から他方へ向かって、前記配線のメアンダ形状部とは逆向きに配置され、
    前記補助配線のメアンダ形状部の一部は、前記配線のメアンダ形状部に沿って配置されることを特徴とするアクティブマトリクス基板。
  9. 前記アクティブマトリクス基板は、前記配線及び前記補助配線を前記２つの地点で接続する２つのスイッチを更に備え、
    前記２つのスイッチによる接続は、サージ電流が流入したときにオン状態であり、電源電圧及び信号の少なくとも一方が入力されたときはオフ状態となる切替え可能な機能を有することを特徴とする請求項８記載のアクティブマトリクス基板。
  10. 前記補助配線のメアンダ形状部は、前記配線のメアンダ形状部と完全又は実質的に鏡面対称であることを特徴とする請求項８又は９記載のアクティブマトリクス基板。
  11. 前記２つのスイッチはそれぞれ、半導体スイッチであることを特徴とする請求項９記載のアクティブマトリクス基板。
  12. 前記配線のメアンダ形状部で囲まれた部分は、強磁性材料を含むことを特徴とする請求項８〜１１のいずれかに記載のアクティブマトリクス基板。
  13. 請求項８〜１２のいずれかに記載のアクティブマトリクス基板を備えることを特徴とする表示装置。
JP2011530766A 2009-09-11 2010-05-10 アクティブマトリクス基板及び表示装置 Expired - Fee Related JP5192080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011530766A JP5192080B2 (ja) 2009-09-11 2010-05-10 アクティブマトリクス基板及び表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009210711 2009-09-11
JP2009210711 2009-09-11
PCT/JP2010/057905 WO2011030584A1 (ja) 2009-09-11 2010-05-10 アクティブマトリクス基板及び表示装置
JP2011530766A JP5192080B2 (ja) 2009-09-11 2010-05-10 アクティブマトリクス基板及び表示装置

Publications (2)

Publication Number Publication Date
JPWO2011030584A1 JPWO2011030584A1 (ja) 2013-02-04
JP5192080B2 true JP5192080B2 (ja) 2013-05-08

Family

ID=43732261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011530766A Expired - Fee Related JP5192080B2 (ja) 2009-09-11 2010-05-10 アクティブマトリクス基板及び表示装置

Country Status (4)

Country Link
US (1) US8791476B2 (ja)
EP (1) EP2477171A4 (ja)
JP (1) JP5192080B2 (ja)
WO (1) WO2011030584A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9482919B2 (en) 2013-02-25 2016-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device with improved driver circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253134B (zh) * 2013-06-28 2017-11-10 上海天马微电子有限公司 一种像素单元静电防护结构及图像传感器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175425A (ja) * 1989-12-04 1991-07-30 Nec Corp 液晶パネル装置
JPH1184429A (ja) * 1997-09-04 1999-03-26 Sharp Corp 液晶表示装置、及びその駆動方法
JP2001209026A (ja) * 2000-01-24 2001-08-03 Matsushita Electric Ind Co Ltd 液晶表示装置の入出力保護回路
JP2002040462A (ja) * 2000-07-26 2002-02-06 Kyocera Corp 液晶表示装置
JP2008072084A (ja) * 2006-09-13 2008-03-27 Samsung Electronics Co Ltd 信号伝送部材及びこれを有する表示装置
JP2008078041A (ja) * 2006-09-22 2008-04-03 Sharp Corp Ｅｌ表示装置
JP2009199853A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 発光装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442841B2 (ja) * 1993-12-29 2003-09-02 新潟精密株式会社 Ｌｃ素子及び半導体装置
JPH1187606A (ja) 1997-09-02 1999-03-30 Toshiba Corp 静電保護回路およびこれを備えた半導体集積回路装置
JP2000221524A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd カラー液晶表示装置
JP2002083968A (ja) 2000-09-07 2002-03-22 Matsushita Electric Ind Co Ltd 入出力保護回路、液晶表示装置および画像表示応用機器
JP3794368B2 (ja) * 2002-10-29 2006-07-05 セイコーエプソン株式会社 Ｅｌ表示装置
JP4910513B2 (ja) 2005-07-25 2012-04-04 Ｔｄｋ株式会社 サージ吸収回路
US7606018B2 (en) 2005-07-25 2009-10-20 Tdk Corporation Surge absorbing circuit
US20070069237A1 (en) * 2005-09-29 2007-03-29 Toppoly Optoelectronics Corp. Systems for providing electrostatic discharge protection
US20070097308A1 (en) * 2005-10-31 2007-05-03 Wen-Hsiung Liu Thin film transistor array substrate and liquid crystal display
TWI356960B (en) * 2007-01-09 2012-01-21 Chunghwa Picture Tubes Ltd Active device array substrate
US7903220B2 (en) * 2007-10-01 2011-03-08 Sony Corporation Liquid crystal display device and electronic apparatus
JP2009210711A (ja) 2008-03-03 2009-09-17 Canon Inc 撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175425A (ja) * 1989-12-04 1991-07-30 Nec Corp 液晶パネル装置
JPH1184429A (ja) * 1997-09-04 1999-03-26 Sharp Corp 液晶表示装置、及びその駆動方法
JP2001209026A (ja) * 2000-01-24 2001-08-03 Matsushita Electric Ind Co Ltd 液晶表示装置の入出力保護回路
JP2002040462A (ja) * 2000-07-26 2002-02-06 Kyocera Corp 液晶表示装置
JP2008072084A (ja) * 2006-09-13 2008-03-27 Samsung Electronics Co Ltd 信号伝送部材及びこれを有する表示装置
JP2008078041A (ja) * 2006-09-22 2008-04-03 Sharp Corp Ｅｌ表示装置
JP2009199853A (ja) * 2008-02-21 2009-09-03 Seiko Epson Corp 発光装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9482919B2 (en) 2013-02-25 2016-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device with improved driver circuit

Also Published As

Publication number Publication date
EP2477171A4 (en) 2013-10-23
EP2477171A1 (en) 2012-07-18
US20120181556A1 (en) 2012-07-19
US8791476B2 (en) 2014-07-29
JPWO2011030584A1 (ja) 2013-02-04
WO2011030584A1 (ja) 2011-03-17

Similar Documents

Publication Publication Date Title
JP4088619B2 (ja) アクティブマトリクス基板及び表示装置
JP4627065B2 (ja) アクティブマトリクス基板、その画素欠陥修正方法及び製造方法
US7187423B2 (en) Display and method for repairing defects thereof
JP3029531B2 (ja) 液晶表示装置
JP4390991B2 (ja) 液晶表示装置
KR100977978B1 (ko) 액정표시장치 및 그 제조 방법
KR101303476B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
CN100365497C (zh) 显示装置及其制造方法
CN110390915B (zh) 有源矩阵基板、显示装置及有源矩阵基板的缺陷修正方法
TWI288899B (en) Liquid crystal display device
JP2009187029A (ja) 液晶表示装置
US8754999B2 (en) Liquid crystal display and method for repairing defective pixel
JP6629441B2 (ja) 液晶表示装置
JP2020076951A (ja) 表示装置
JP2005018080A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法
JP2017147385A (ja) 非線形素子、アレイ基板、およびアレイ基板の製造方法
KR20170052802A (ko) 액정 표시 장치
WO2006117929A1 (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、及び、液晶表示装置
KR20130075528A (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
JP5192080B2 (ja) アクティブマトリクス基板及び表示装置
WO2013175926A1 (ja) 回路基板及び表示装置
KR102297760B1 (ko) 산화물 박막 트랜지스터를 구비한 액정표시장치
JP3807096B2 (ja) アクティブマトリクス基板及びこれを備えた電気光学パネル
JP4627081B2 (ja) アクティブマトリクス基板及び表示装置
JP2002072232A (ja) 液晶表示装置、及び、当該液晶表示装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130130

R150 Certificate of patent or registration of utility model

Ref document number: 5192080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees