JP3442841B2 - Ｌｃ素子及び半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるＬＣ素子及び半導体装置に関する。

【０００２】

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。

【０００３】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。

【０００４】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ＩＣのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やＳ／
Ｎ比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。

【０００５】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るＬＣ素子の開発が望まれる。

【０００６】このようなＬＣ素子の１つとして、特開平
３−２５９６０８号公報に開示されたＬＣノイズフィル
タが知られている。このＬＣノイズフィルタは、Ｌ成分
とＣ成分とが分布定数的に存在するものであり、集中定
数タイプのＬＣノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。

【０００７】

【発明が解決しようとする課題】ところで、上述したＬ
Ｃノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。

【０００８】また、このＬＣノイズフィルタをＩＣやＬ
ＳＩの電源ラインあるいは信号ラインを直接挿入して使
用する場合には、ＬＣノイズフィルタとＩＣ等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。

【０００９】また、このＬＣノイズフィルタは部品単体
として形成されるため、ＩＣやＬＳＩの回路に含ませ
て、すなわちＩＣやＬＳＩ等の内部配線管に挿入するこ
とがほとんど不可能であるという問題があった。

【００１０】さらに、このＬＣノイズフィルタにおいて
分布定数的に形成されるキャパシタンスは、インダクタ
用導電体とキャパシタ用導電体のそれぞれの形状や配置
により決定されるため、部品として完成した後はキャパ
シタンスが一定となり、全体としての特性も固定化され
てしまい汎用性がないという問題があった。例えば、キ
ャパシタンスを変更したい場合にはインダクタ用導電体
あるいはキャパシタ用導電体の形状を変更する必要があ
り、組み込んだ回路中で必要に応じてキャパシタンスを
任意に変更して使用することは困難である。

【００１１】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもＩＣやＬＳＩの一部として形成することが可
能なＬＣ素子及び半導体装置を提供することにある。

【００１２】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスを変更することができるＬＣ素
子及び半導体装置を提供することにある。

【００１３】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１のＬＣ素子は、ｎ領域あるいはｐ領域
のいずれか一方の単一層が表面側に形成された半導体基
板と、前記半導体基板上に形成された非スパイラル形状
の第１の電極と、非スパイラル形状の前記第１の電極に
対して、ほぼ同一平面内であってほぼ平行に隣接して形
成された非スパイラル形状の第２の電極と、前記第１お
よび第２の電極の少なくとも一方と、前記半導体基板と
の間に形成された絶縁層と、を備え、非スパイラル形状
の前記第１の電極と前記第２の電極のそれぞれによって
形成されるインダクタと、これらの間に形成されるキャ
パシタとが分布定数的に存在し、非スパイラル形状の前
記第１の電極および前記第２の電極の少なくとも一方を
信号入出力路として用いることを特徴とする。

【００１４】請求項２のＬＣ素子は、半導体基板の一方
の面側に形成された非スパイラル形状の第１の電極と、
前記半導体基板の他方の面側に形成され、非スパイラル
形状の前記第１の電極とほぼ対向する位置に形成された
非スパイラル形状の第２の電極と、前記第１および第２
の電極の少なくとも一方と前記半導体基板との間に形成
された絶縁層と、を備え、非スパイラル形状の前記第１
の電極と前記第２の電極のそれぞれによって形成される
インダクタと、これらの間に形成されるキャパシタとが
分布定数的に存在し、非スパイラル形状の前記第１の電
極および前記第２の電極の少なくとも一方を信号入出力
路として用いることを特徴とする。

【００１５】請求項３のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記第１および第２の電極の形状
は、蛇行形状であることを特徴とする。

【００１６】請求項４のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記第１および第２の電極の形状
は、波形形状であることを特徴とする。

【００１７】請求項５のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記第１および第２の電極の形状
は、曲線形状であることを特徴とする。

【００１８】請求項６のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記第１および第２の電極の形状
は、直線形状であることを特徴とする。

【００１９】請求項７のＬＣ素子は、請求項１〜６のい
ずれかのＬＣ素子において、前記半導体基板表面であっ
て非スパイラル形状の前記第１の電極に対応する位置
に、予めキャリアを注入することを特徴とする。

【００２０】請求項８のＬＣ素子は、請求項１〜７のい
ずれかのＬＣ素子において、非スパイラル形状の前記第
１の電極に対して、前記第２の電極の長さを長くあるい
は短く設定することにより、これら第１および第２の電
極を部分的に対応させることを特徴とする。

【００２１】請求項９のＬＣ素子は、請求項１，３〜８
のいずれかのＬＣ素子において、前記半導体基板に代え
て、非スパイラル形状の前記第１および第２の電極に沿
って非スパイラル形状のｎ領域あるいはｐ領域からなる
反転層が形成された半導体基板を用いることを特徴とす
る。

【００２２】請求項１０のＬＣ素子は、請求項２〜８の
いずれかのＬＣ素子において、前記半導体基板に代え
て、前記第１および第２の電極の各導体部分の間にｎ領
域あるいはｐ領域からなる反転層が形成された半導体基
板を用いることを特徴とする。

【００２３】請求項１１のＬＣ素子は、請求項１〜１０
のいずれかのＬＣ素子において、非スパイラル形状の前
記第１および第２の電極のいずれか一方を複数に分割
し、分割された複数の電極片のそれぞれの一部を電気的
に接続することを特徴とする。

【００２４】請求項１２のＬＣ素子は、請求項１〜１０
のいずれかのＬＣ素子において、非スパイラル形状の前
記第１および第２の電極の一方の両端付近のそれぞれに
電気的に接続された第１および第２の入出力電極と、非
スパイラル形状の前記第１および第２の電極の他方の一
方端付近に電気的に接続されたアース電極と、を有し、
前記第１および第２の入出力電極のいずれか一方から信
号を入力し、他方から信号を出力するとともに、前記ア
ース電極を固定電位の電源に接続あるいは接地すること
を特徴とする。

【００２５】請求項１３のＬＣ素子は、請求項１〜１０
のいずれかのＬＣ素子において、非スパイラル形状の前
記第１および第２の電極の一方の両端付近のそれぞれに
電気的に接続された第１および第２の入出力電極と、非
スパイラル形状の前記第１および第２の電極の他方の両
端付近のそれぞれに電気的に接続された第３および第４
の入出力電極と、を有し、非スパイラル形状の前記第１
の電極と前記第２の電極の両方を信号入出力路とするコ
モンモード型の素子として用いられることを特徴とす
る。

【００２６】請求項１４のＬＣ素子は、請求項１〜１３
のいずれかのＬＣ素子において、非スパイラル形状の前
記第１の電極および前記第２の電極のそれぞれに印加す
る電圧を可変に設定することにより、非スパイラル形状
の前記第１の電極あるいは前記第２の電極の少なくとも
一方に対応した前記半導体基板表面の位置に非スパイラ
ル形状の反転領域を発生させ、あるいは発生したこの反
転領域を消滅させることを特徴とする。

【００２７】請求項１５の半導体装置は、請求項１〜１
４のいずれかのＬＣ素子を基板の一部として形成し、非
スパイラル形状の前記第１の電極および前記第２の電極
の少なくとも一方を信号ラインあるいは電源ラインに挿
入して一体成形したことを特徴とする。

【００２８】請求項１６のＬＣ素子は、請求項１〜１１
のいずれかのＬＣ素子において、全表面に化学液相法に
より絶縁膜を形成し、この絶縁膜の一部をエッチングあ
るいはレーザ光照射によって除去して孔をあけ、その孔
を半田で表面に盛り上がる程度に封じることにより端子
付けを行うことを特徴とする。

【００２９】請求項１７のＬＣ素子は、請求項１〜１１
のいずれかのＬＣ素子において、非スパイラル形状の前
記第１および第２の電極の少なくとも一方に過電圧を動
作電源ライン側あるいはアース側にバイパスさせる保護
回路を設けたことを特徴とする。

【００３０】

【作用】請求項１のＬＣ素子では、半導体基板の表面側
に非スパイラル形状の第１および第２の電極がほぼ平行
に形成されている。また、これら２つの電極の少なくと
も一方と半導体基板との間には絶縁層が形成されてお
り、これら第１あるいは第２の電極と絶縁層と半導体基
板とからなるＭＯＳ構造となっている。

【００３１】一般には、導体を渦巻き形状に形成するこ
とによりインダクタとして機能するが、その導体の形状
を工夫することにより、あるいは使用する周波数帯域に
よっては導体を渦巻き形状以外の形状とした場合でもイ
ンダクタとして機能するようになる。

【００３２】上述した構造を有する請求項１のＬＣ素子
は、非スパイラル形状の第１および第２の電極のそれぞ
れがインダクタとして機能することになり、しかも、こ
れら第１および第２の電極のそれぞれは半導体基板と直
接、あるいは絶縁層を介して間接的に接続されているた
め、結果として第１および第２の電極間には非スパイラ
ル形状の電極に沿って分布定数的にキャパシタが形成さ
れることになる。

【００３３】したがって、非スパイラル形状の第１ある
いは第２の電極の一方端に入力された信号は、分布定数
的に存在するインダクタおよびキャパシタを介して伝搬
される際に、広い帯域にわたり良好な減衰特性が得られ
る。

【００３４】特に、請求項１のＬＣ素子は、半導体基板
表面に絶縁層と非スパイラル形状の第１および第２の電
極を形成することにより製造することができ、製造が非
常に容易となる。また、このＬＣ素子は、半導体基板上
に形成されるため、ＩＣやＬＳＩの一部として形成する
ことも可能であり、このような部品の一部として形成し
た場合には、後工程における部品の組み付け作業を省略
することができる。

【００３５】また、請求項２のＬＣ素子は、上述した非
スパイラル形状の第１および第２の電極のそれぞれを半
導体基板を挟んでほぼ対向配置したものであり、これら
の各電極がインダクタ導体として機能するとともにこれ
ら各電極間に分布定数的にキャパシタが形成される点は
請求項１のＬＣ素子と全く同様に考えることができる。
したがって、請求項２のＬＣ素子によれば、広い帯域に
わたって良好な減衰特性を有するとともに、製造が容易
であり基板の一部として形成することが可能となる。

【００３６】また、請求項３〜６のＬＣ素子は、上述し
た電極の非スパイラル形状を具体的に蛇行形状，波形形
状，曲線形状，直線形状に特定したものである。

【００３７】すなわち、電極を蛇行形状あるいは波形形
状とした場合には、各凹凸部の１つ１つが約１／２ター
ンのコイルとなってこれらが直列に接続されるため、全
体として所定のインダクタンスを有することになる。特
に、蛇行形状とすることにより、隣接する電極を接近さ
せることができるため、スペースの有効利用を図ること
ができる。また、使用する周波数帯域を高周波領域に限
った場合には、電極を曲線形状あるいは直線形状とした
場合にも所定のインダクタンスを有することになり、電
極を蛇行形状等に形成した場合と同様の動作を行わせる
ことができる。

【００３８】また、請求項７のＬＣ素子では、第１の電
極に対応する位置に予めキャリアが注入されている。一
般に、上述したＬＣ素子はＭＯＳ構造を有しているた
め、ゲートとして機能する第１あるいは第２の電極に所
定の電圧を印加しているときに半導体基板表面に反転領
域が発生し、さらにこの反転領域の回りには空乏層が形
成される。したがって、この反転領域および空乏層の有
無により第１および第２の電極間に形成されるキャパシ
タンスの値が変化することになるが、半導体基板表面に
予めキャリアを注入しておくことにより、この反転領域
および空乏層が形成されるタイミングをずらしてＬＣ素
子の特性を変更することができる。

【００３９】また、請求項８のＬＣ素子では、第１およ
び第２の電極のいずれか一方を相対的に短く形成してお
り、この場合であっても同様に、長さが異なる第１およ
び第２の電極のそれぞれはインダクタとして機能し、こ
れらの電極間には半導体基板と絶縁層を挟んで形成され
るキャパシタが分布定数的に存在する。したがって、こ
のＬＣ素子は広い帯域にわたって良好な減衰特性を有す
るとともに、製造が容易であり基板の一部として形成す
ることが可能であるという効果がある。

【００４０】また、請求項９のＬＣ素子では、上述した
各ＬＣ素子（請求項２のＬＣ素子を除く）がｎ領域ある
いはｐ領域からなる単一層を利用して形成されていたの
に対し、第１および第２の電極に沿って非スパイラル形
状のｎ領域あるいはｐ領域の反転層が形成された半導体
基板を用いている点が異なっている。すなわち、この場
合には隣接する非スパイラル形状の反転層同士に着目す
るとｎｐｎ構造あるいはｐｎｐ構造となるため、良好な
アイソレーションを行うことができる。したがって、平
行に形成された１組の第１および第２の電極の間にのみ
分布定数的にキャパシタが形成される状態を容易につく
ることができ、このＬＣ素子は広い帯域にわたって良好
な減衰特性を有することができる。

【００４１】また、請求項１０のＬＣ素子では、上述し
た各ＬＣ素子（請求項１のＬＣ素子を除く）に比べる
と、半導体基板内で隣接する第１の電極間および第２の
電極間に反転層が形成されている点が異なっている。す
なわち、ほぼ対向して配置される第１の電極と第２の電
極以外は、間にあるｎｐｎ構造あるいはｐｎｐ構造を介
して接続されることになるため、良好なアイソレーショ
ンを行うことができる。したがって、対向して配置され
た１組の第１および第２の電極の間にのみ分布定数的に
キャパシタが形成される状態を容易につくることがで
き、このＬＣ素子は広い帯域にわたって良好な減衰特性
を有することができる。

【００４２】また、請求項１１のＬＣ素子では、非スパ
イラル形状の第１あるいは第２の電極を複数の電極片に
分割するとともにこれら各電極片の一部を電気的に接続
して使用する。この場合には、各電極片の自己インダク
タンスが小さくなり、この各電極片の自己インダクタン
スの影響が少ない分布定数型のＬＣ素子を形成すること
ができる。

【００４３】また、請求項１２のＬＣ素子では、非スパ
イラル形状の第１および第２の電極のいずれか一方の両
端付近のそれぞれに接続された第１および第２の入出力
電極を設けるとともに、非スパイラル形状の第１および
第２の電極のいずれか他方の一方端近傍にアース電極を
設けることにより、非スパイラル形状の一方の電極が信
号入出力路として使用される３端子型のＬＣ素子を容易
に形成することができる。

【００４４】また、請求項１３のＬＣ素子では、上述し
た非スパイラル形状の第１および第２の電極のいずれか
他方の両端近傍にも第３および第４の入出力電極を設け
ており、非スパイラル形状の２つの電極の両方が信号入
出力路として使用される４端子コモンモード型のＬＣ素
子を容易に形成することができる。

【００４５】また、請求項１４のＬＣ素子では、非スパ
イラル形状の第１および第２の電極に印加する電圧を可
変に設定することにより、すなわちこれら２つの電極間
の電位差を変更することにより、半導体基板表面に反転
層を発生させ、あるいは発生した反転層を消滅させてい
る。上述したように、反転層の外周には空乏層が形成さ
れるため、反転層を発生させるか否かによって非スパイ
ラル形状の２つの電極間のキャパシタンスも変化するこ
とになり、必要に応じて減衰特性を切り換えることがで
きる。

【００４６】また、請求項１５の半導体装置では、上述
した各請求項のＬＣ素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。

【００４７】また、請求項１６のＬＣ素子は、上述した
請求項１〜１１のいずれかのＬＣ素子を、半導体基板上
に形成した後に化学液相法により全表面に絶縁膜を形成
する。その後、この絶縁膜の一部にエッチングやレーザ
光照射により孔をあけ、この孔に半田を盛ることにより
端子付けが行われる。したがって、表面実装型のＬＣ素
子を簡単に製造することができ、表面実装型とすること
によりこのＬＣ素子の組み付け作業も容易となる。

【００４８】また、請求項１７のＬＣ素子では、第１お
よび第２の電極の少なくとも一方に保護回路が接続され
ており、これらの電極に対して過電圧が印加されると、
動作電源ライン側あるいはアース側にバイパス電流が流
れ、第１および第２の電極と半導体基板との間の絶縁破
壊を防止することができる。

【００４９】

【実施例】以下、本発明を適用した一実施例のＬＣ素子
について図面を参照しながら具体的に説明する。

【００５０】第１実施例 図１は、本発明を適用した第１実施例のＬＣ素子の平面
図である。また、図２は図１のＡ−Ａ線拡大断面図、図
３は図１のＢ−Ｂ線拡大断面図、図４は図１のＣ−Ｃ線
拡大断面図である。

【００５１】これらの図に示すように、本実施例のＬＣ
素子１００は、半導体基板であるｐ型シリコン基板（ｐ
−Ｓｉ基板）３０の一方の面側に形成された蛇行形状の
第１の電極１０，第２の電極２６および絶縁層２８を含
んでいる。

【００５２】第１および第２の電極１０，２６のそれぞ
れは、例えばアルミニウムや銅あるいは金等の薄膜を蒸
着することにより、あるいは拡散またはイオン注入でＰ
を多量にドープすることにより形成する。

【００５３】絶縁層２８は、ｐ−Ｓｉ基板３０の表面に
おいて、このｐ−Ｓｉ基板３０と第１の電極１０とを絶
縁するためのものである。図２（Ａ）に示すように、第
２の電極２６を除くｐ−Ｓｉ基板３０の全表面がこの絶
縁層２８によって覆われており、さらにこの絶縁層２８
の表面に上述した第１の電極１０が形成される。この絶
縁層２８は、例えばＰを添加したＳｉＯ₂ （Ｐ−ガラ
ス）によって形成されている。

【００５４】また、上述した第１の電極１０とほぼ平行
に第２の電極２６が形成されている。この第２の電極２
６と第１の電極１０との間に所定の電圧を印加すること
により、第１の電極１０に対向するｐ−Ｓｉ基板３０の
表面にｎ型の反転領域２２が形成されるようになってい
る。

【００５５】また、上述した第１の電極１０および第２
の電極２６のそれぞれには、図１，３，４に示すよう
に、アース電極１６および入出力電極１８，２０が接続
されている。

【００５６】上述したように、本実施例のＬＣ素子１０
０は、第１の電極１０と絶縁層２８とｐ−Ｓｉ基板３０
とからなるＭＯＳ構造あるいはＭＩＳ構造を有してお
り、ｐ−Ｓｉ基板３０の表面に予めキャリアが注入され
ていないエンハンスメント型の構造を有しているものと
すれば、第１の電極１０に正の電圧（第２の電極２６に
印加されている電圧に対して相対的に正の電圧を意味す
る）が印加されたときに初めて反転領域２２が形成され
ることになる。

【００５７】図２（Ａ）および（Ｂ）は、反転領域が形
成される状態を示す図である。第１の電極１０に対し
て、すなわち第１の電極１０に接続された入出力電極１
８，２０に所定の正電圧が印加されていない状態では、
同図（Ａ）に示すようにｐ−Ｓｉ基板３０の表面には反
転領域２２が現われない。

【００５８】ところが、第１の電極１０に対して所定の
正電圧を印加すると、図２（Ｂ）に示すように、第１の
電極１０に対応するｐ−Ｓｉ基板３０の表面付近にｎ領
域からなる反転領域２２が出現する。また、ｐ−Ｓｉ基
板３０の内部であってこの反転領域２２の外側には、第
１の電極１０に印加された正電圧によって正孔が排除さ
れた空乏層３２が形成される。したがって、反転領域２
２が現れた場合には、この空乏層３２を挟んで反転領域
２２内の電子とｐ−Ｓｉ基板３０内の正孔とが対向して
配置され、キャパシタが形成される。しかも、このキャ
パシタは第１の電極１０のほぼ全長にわたって形成され
るため、ｐ−Ｓｉ基板３０に接続された第２の電極２６
と第１の電極１０との間には分布定数的にキャパシタが
形成されることになる。

【００５９】図５は、蛇行形状の電極によって形成され
るインダクタの原理を示す図である。同図に示すよう
に、凹凸状に屈曲した蛇行形状を有する第１の電極１０
あるいは第２の電極２６に一方向の電流を流した場合に
は、隣接する凹凸部分で向きが反対となるような磁束が
交互に発生し、あたかも１／２ターンのコイルが直列に
接続された状態になる。実際に、蛇行形状の電極と渦巻
き形状の電極とを比較すると、電極の幅および隣接する
電極の間隔を同一にしたときには、同じ面積に形成する
ことができる電極の長さは、蛇行形状の電極の方が渦巻
き形状の電極よりも長くなり、インダクタンスの値には
あまり差がないことが確認されている。

【００６０】また、渦巻き形状の電極にした場合には、
電極の両端部の内の一方が中心部に位置し、他方が周辺
部に位置するのに対し、蛇行形状の電極では電極の両端
が周辺部に位置するので、端子を設けたり他の回路素子
と接続する際に好都合である。

【００６１】図６は、第１実施例のＬＣ素子１００の等
価回路を示す図である。同図（Ａ）に示す等価回路は、
図２（Ａ）に対応する回路であり、絶縁層２８を挟んで
配置された第１の電極１０とｐ−Ｓｉ基板３０との間
に、すなわちｐ−Ｓｉ基板３０に直接接続された第２の
電極２６と第１の電極１０との間にキャパシタが形成さ
れた様子が示されている。

【００６２】一般にｐ−Ｓｉ基板３０は比抵抗が大きい
ため、最も接近して配置された第１の電極１０と第２の
電極２６との間に形成されたキャパシタのキャパシタン
スに比べて、それ以外の第１の電極１０と第２の電極２
６との間に形成されるキャパシタのキャパシタンスは極
端に小さくなる。したがって、隣接して配置された１組
の電極１０，２６のみの間に分布定数的にキャパシタが
形成されることになる。

【００６３】また、同図（Ａ）に示す回路は、第１の電
極１０を信号の入出力路に用いるとともに、アース電極
１６を接地した場合が示されており、３端子型の素子と
して機能するものである。

【００６４】この場合には、第１の電極１０がインダク
タンスＬ１を有するインダクタ導体として機能するとと
もに、第２の電極２６がインダクタンスＬ２を有するイ
ンダクタ導体として機能する。また、上述したように、
これら２つのインダクタ導体間（第１および第２の電極
間）には所定のキャパシタンスＣを有するキャパシタが
分布定数的に形成される。したがって、このＬＣ素子１
００は従来の集中定数型の素子にはない優れた減衰特性
を発揮することができ、入出力電極１８，２０のいずれ
か一方から入力された信号からは所定の周波数成分のみ
が除去され他方から出力されるようになる。

【００６５】なお、同図（Ａ）にはアース電極１６を接
地する場合を示したが、このアース電極１６を所定の電
位を有する電源に接続するようにしてもよい。

【００６６】また、図６（Ｂ）は、入出力電極１８とア
ース電極１６との間に可変のバイアス電圧を印加するた
めの可変バイアス回路１２を接続した場合の等価回路を
示すものである。上述したように、第１の電極１０側に
所定の正電圧を印加した場合にｐ−Ｓｉ基板３０表面に
反転領域２２および空乏層３２が現れる。このため、同
図（Ｂ）に示すように、絶縁層２８を挟んで形成される
キャパシタとこの空乏層３２を挟んで形成されるキャパ
シタとが直列に接続される状態となり、同図（Ａ）に示
す場合に比べると分布定数的に形成されるキャパシタの
キャパシタンスＣが小さくなる。

【００６７】したがって、可変バイアス回路１２によっ
て印加するバイアス電圧を切り換えることにより、第１
の電極１０と第２の電極２６との間に分布定数的に形成
されるキャパシタンスＣも切り替わることになり、全体
としてＬＣ素子１００の減衰特性が変化することにな
る。

【００６８】なお、同図（Ｂ）では可変バイアス回路１
２を追加することにより第２の電極２６よりも第１の電
極１０に印加される信号の電圧レベルの方を高く設定す
る場合を説明したが、可変バイアス回路１２を追加せず
に、入出力電極１８に入力される信号の平均電圧レベル
自体をアース電極１６に印加する信号の電圧よりも高く
保つようにしてもよい。

【００６９】次に、本実施例のＬＣ素子１００の製造工
程について説明する。

【００７０】（1)酸化膜の形成：まず最初に、ｐ−Ｓｉ
基板３０の表面を熱酸化することにより、酸化膜（Ｓｉ
Ｏ₂ ）を形成する。

【００７１】（2)第１の電極に対応する部分の除去：次
に、第１の電極１０を形成したい部分の酸化膜を除去す
ることにより開口部を形成する。本実施例のＬＣ素子１
００の場合は、第１の電極１０を蛇行形状に形成する必
要があるため、この開口部の形成も蛇行形状になるよう
に行われる。このようにして第１の電極１０に対応する
部分のｐ−Ｓｉ基板３０が露出することになる。

【００７２】（3)酸化膜の形成：次に、このようにして
部分的に露出したｐ−Ｓｉ基板３０に対して新しい酸化
膜、すなわち絶縁層２８の形成を行なう。

【００７３】（4)第１の電極およびその他の電極の形
成：次に、例えばアルミニウムを蒸着することにより、
第１の電極１０を形成するとともに、この第１の電極に
接続される入出力電極１８，２０を形成する。

【００７４】なお、上述した（2)〜（4)の工程に前後し
て、あるいは（2)〜（4)の工程と並行して第２の電極２
６に対応する部分の窓あけを行ない、この第２の電極２
６およびそれに接続されるアース電極１６の形成を行な
う。

【００７５】（5)絶縁層の形成：最後に、全面にＰ−ガ
ラスを付着させた後、加熱して平滑な表面を形成する。

【００７６】このようにしてＬＣ素子１００を製造する
工程は、基本的には通常のＭＯＳ・ＦＥＴを製造する工
程と類似しており、あるいは通常のＭＯＳ・ＦＥＴを製
造する工程を簡略化したものである。したがって、製造
そのものは、フォトマスクの形状を変更したり、一般の
ＭＯＳ・ＦＥＴを製造する工程の順序を一部変更するこ
とにより対応することができ、そのため一般のＭＯＳ・
ＦＥＴやバイポーラトランジスタと同一基板上に形成す
ることも可能となる。したがって、ＩＣやＬＳＩの一部
として形成することができ、これらの部品の一部として
形成した場合には、後工程における部品の組み付け作業
を省略することができる。

【００７７】このように、本実施例のＬＣ素子１００
は、第１の電極１０および第２の電極２６のそれぞれが
インダクタを形成するとともに、これら第１の電極１０
と第２の電極２６との間には分布定数的にキャパシタが
形成される。したがって、第２の電極２６の一方端に設
けられたアース電極１６を接地あるいは固定電位に接続
するとともに、第１の電極１０を信号の入出力路として
用いた場合には、入力された信号に対して広い帯域で良
好な減衰特性を有するＬＣ素子となる。

【００７８】また、上述したようにこのＬＣ素子１００
は、一般のＭＯＳ・ＦＥＴ等の製造技術を応用して製造
することができるため、製造が容易であり小型化等にも
適している。また、半導体基板の一部としてＬＣ素子を
製造した場合には、他の部品との配線も同時に行なうこ
とができ、後工程における組み付け作業等が不要とな
る。

【００７９】また、本実施例のＬＣ素子１００は、第１
の電極１０に印加するバイアス電圧を変えることによ
り、第１の電極１０に対向する位置に反転領域２２を発
生させ、あるいはこの発生させた反転領域２２を消滅さ
せることにより、第１の電極１０と第２の電極２６との
間に分布定数的に形成されるキャパシタのキャパシタン
スを切り替えることができ、ＬＣ素子１００の全体の周
波数特性を調整あるいは変更することができる。

【００８０】なお、上述した第１実施例は、第１の電極
１０を信号の入出力路として用いたが、第２の電極２６
を信号の入出力路として用いるようにしてもよい。すな
わち、図７に示すように、第２の電極２６の両端に入出
力電極１８，２２を接続することによりこの第２の電極
２６を信号の入出力路として用いるとともに、第１の電
極１０の一方端にアース電極１６を接続し、このアース
電極１６を接地あるいは固定電位に接続する。このよう
にした場合には、接地あるいは固定電位に接続される第
１の電極１０に対向する位置に反転領域２２が形成され
ることになるが、図６（Ｂ）に示したように２つのキャ
パシタが直列に接続される状態に変わりはなく、入出力
電極１８とアース電極１６との相対的電位を変えること
によりＬＣ素子１００全体としての周波数特性を変える
ことができる点も同じである。

【００８１】図８は、第２の電極２６をｐ−Ｓｉ基板３
０の反対の面（裏面）側に第１の電極１０にほぼ対向す
るように配置した場合の変形例を示す図である。また、
図９は図８のＡ−Ａ線拡大断面を示す図であり、図２に
対応するものである。図１０は、第２の電極２６の両端
に入出力電極１８，２０を接続することによりこの第２
の電極２６を信号の入出力路として用いるとともに、第
１の電極１０の一方端にアース電極１６を接続し、この
アース電極１６を接地あるいは固定電位に接続する場合
の変形例を示す図であり、図７に対応するものである。

【００８２】このように、蛇行形状の第１および第２の
電極１０，２６をｐ−Ｓｉ基板３０を挟んでほぼ対向さ
せて配置した場合であっても、図１あるいは図７に示し
たＬＣ素子１００と同様に、第１および第２の電極１
０，２６のそれぞれがインダクタとして機能するととも
に、これらの間には分布定数的にキャパシタが形成され
ることに変わりはなく、良好な周波数特性を有するとと
もに製造容易等の利点を有することになる。特に、この
ように第１および第２の電極１０，２６をほぼ対向させ
る場合には、図１に示したようにほぼ同一面内に平行に
配置した場合に比べて、実装面積を小さくできる利点も
ある。

【００８３】第２実施例 次に、本発明の第２実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【００８４】上述した第１実施例のＬＣ素子１００は、
第１の電極１０と第２の電極２６とがほぼ全長にわたっ
て平行に、すなわちほぼ同一の長さに形成されたもので
あるが、本実施例のＬＣ素子２００は、図１に示した第
２の電極２６を約半分の長さにした点に特徴がある。

【００８５】図１１は、第２の実施例のＬＣ素子２００
の平面図である。同図に示すように、第２の電極２６の
一部を省略した場合であっても、短くなった第２の電極
２６とそれよりも長い第１の電極１０とにより形成され
る各インダクタと、これら第１の電極１０と第２の電極
２６とにより形成されるキャパシタとが分布定数的に形
成されるため、図１に示した第１実施例のＬＣ素子１０
０と同様に良好な減衰特性を有することになる。

【００８６】図１２は、本実施例のＬＣ素子２００の等
価回路を示す図である。同図に示すように、第２の電極
２６の蛇行数が少くなった分だけインダクタンスＬ３も
小さくなり、これに対応して分布定数的に存在するキャ
パシタンスＣ１も小さくなる。

【００８７】また、第１の電極１０に印加する電圧（入
出力電極１８に印加するバイアス電圧）を変えることに
より、第１の電極１０と蛇行数を少なくした第２の電極
２６との間に形成されるキャパシタンスも変化し、ＬＣ
素子２００の減衰特性を可変に制御できる点は上述した
第１実施例のＬＣ素子１００と同様である。

【００８８】このように、本実施例のＬＣ素子２００
は、第１の電極１０とこの第１の電極１０より短い第２
の電極２６とによりインダクタとキャパシタが分布定数
的に形成され、良好な減衰特性をもった素子として機能
することができる。

【００８９】また、ＬＣ素子２００を半導体製造技術を
利用して製造できる点や、ＬＳＩ等の一部として形成す
ることができるとともに、この場合には後工程における
配線処理を省略できる点、第１の電極１０に印加する相
対的な電圧を変えることにより周波数特性を変更できる
点等については上述した第１実施例のＬＣ素子１００と
同じである。

【００９０】なお、本実施例のＬＣ素子２００は、第１
の電極１０を信号の入出力路として用いたが、第２の電
極２６を信号の入出力路として用い、第１の電極１０側
を接地あるいは固定電位に接続するようにしてもよい。

【００９１】図１３は、第２の電極２６を信号の入出力
路として使用する場合の変形例を示す図であり、第１実
施例の図７に対応するものである。この場合は、第２の
電極２６の両端に入出力電極１８，２０を接続するとと
もに、第１の電極１０の一方端にアース電極１６を接続
する。

【００９２】このような場合であっても、短い第１の電
極１０と長い第２の電極２６とがそれぞれインダクタと
して機能するとともに、これらの間に分布定数的にキャ
パシタが形成されるため、図１１に示すＬＣ素子２００
と同様に良好な減衰特性が得られる。

【００９３】図１４は、短い第２の電極２６をｐ−Ｓｉ
基板３０の反対の面側に第１の電極１０にほぼ対向する
ように配置した場合の変形例を示す図である。また、図
１５は第２の電極２６をｐ−Ｓｉ基板３０の反対の面側
に第１の電極１０にほぼ対向するように配置するととも
に、第１の電極１０を短くした変形例を示す図であり、
図１０に対応している。

【００９４】これらの図に示すように、蛇行形状で長さ
が異なる２つの入出力電極１０，２６をほぼ対向させて
配置した場合であっても、図１１あるいは図１３に示し
たＬＣ素子２００と同様に、第１および第２の電極１
０，２６のそれぞれがインダクタとして機能することと
もに、これらの間に分布定数的にキャパシタが形成され
ることに変わりはなく、良好な周波数特性を有するとと
もに製造容易等の利点を有することになる。

【００９５】第３実施例 次に、本発明の第３実施例のＬＣ素子３００について、
図面を参照しながら具体的に説明する。

【００９６】上述した第１実施例のＬＣ素子１００およ
び第２実施例のＬＣ素子２００は、３端子のノーマルモ
ード型素子として機能するものであるが、本実施例のＬ
Ｃ素子３００は、４端子型のコモンモード型素子として
機能するように形成されている点に特徴がある。

【００９７】図１６は、第３実施例のＬＣ素子の平面図
である。同図に示すように、第３実施例のＬＣ素子３０
０は、第２の電極２６の両端に入出力電極３６，３８が
設けられており、この点が図１に示したＬＣ素子１００
と異なっている。

【００９８】図１７は、第３実施例のＬＣ素子の等価回
路を示す図である。同図に示すように、２つの入出力電
極１８，２０の間に形成された第１の電極１０がインダ
クタンスＬ１を有するインダクタとして機能するととも
に、２つの入出力電極３６，３８間に形成された第２の
電極２６がインダクタンスＬ２を有するインダクタとし
て機能する。しかも、これら第１および第２の電極１
０，２６とがそれぞれ信号の入出力路として使用される
とともに、これらの間には第１実施例のＬＣ素子１００
と同様にキャパシンタンスＣを有するキャパシタが分布
定数的に形成される。

【００９９】このように、本実施例のＬＣ素子３００
は、第１の電極１０のみならず第２の電極２６の両端に
も２つの入出力電極３６，３８を設けることにより、良
好な減衰特性をもった４端子コモンモード型素子として
機能することができる。また、入出力電極１８，３６間
に印加するバイアス電圧、あるいはこれらに入力する信
号の平均電圧差を変えることにより、第１の電極１０と
第２の電極２６との間に分布定数的に形成されるキャパ
シタのキャパシタンスＣを変えることでき、ＬＣ素子３
００全体の減衰特性を可変に制御することができる。

【０１００】図１８は、第２の電極２６をｐ−Ｓｉ基板
３０の反対の面側に第１の電極１０にほぼ対向するよう
に配置した場合の変形例を示す図である。同図に示すよ
うに、蛇行形状の２つの電極１０，２６をほぼ対向させ
て配置した場合であっても、図１６に示したＬＣ素子３
００と同様に、第１および第２の電極１０，２６のそれ
ぞれがインダクタとして機能し、これらの間に分布定数
的にキャパシタが形成される４端子コモンモード型素子
とすることができ、良好な周波数特性を有するとともに
製造容易等の利点を有することになる。

【０１０１】第４実施例 次に、本発明の第４実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【０１０２】上述した各実施例のＬＣ素子１００，２０
０，３００のそれぞれは、第２の電極２６を１本の導体
で形成していたが、本実施例ＬＣ素子４００はこの第２
の電極２６を複数の（例えば２本の）分割電極片２６−
１，２６−２に分割した点に特徴がある。

【０１０３】図１９は、第４実施例のＬＣ素子の平面図
である。同図に示すように、第４実施例のＬＣ素子４０
０は、図１に示したＬＣ素子１００に用いられている第
２の電極２６を２本の分割電極片２６−１，２６−２に
置き換えた構造を有している。全体として蛇行形状を有
するこれらの分割電極片２６−１，２６−２のそれぞれ
にはアース電極１６が接続されており、２つのアース電
極１６を接地することにより、２つの分割電極片２６−
１，２６−２のそれぞれによって形成されるインダクタ
の一部が接地される。あるいは２つのアース電極１６を
固定電位の電源に接続することにより、２つの分割電極
片２６−１，２６−２のそれぞれによって形成されるイ
ンダクタの一部がこの固定電位となる。

【０１０４】図２０は、第４実施例のＬＣ素子４００の
等価回路を示す図である。同図に示すように、第１の電
極１０の全体がインダクタンスＬ１を有するインダクタ
として機能するとともに、各分割電極片２６−１，２６
−２のそれぞれがインダクタンスＬ３，Ｌ４を有するイ
ンダクタとして機能する。そして、第１の電極１０と各
分割電極片２６−１，２６−２とがキャパシンタスＣ
２，Ｃ３を有するキャパシタとして機能し、しかもこれ
らのキャパシタが分布定数的に形成される。

【０１０５】本実施例のＬＣ素子４００は、各分割電極
片２６−１，２６−２の自己インダクタンスＬ３，Ｌ４
が小さくなる。したがって、これらの自己インダクタン
スによるＬＣ素子４００全体の特性への影響は小さくな
り、第１の電極１０が有するインダクタンスＬ１と分布
定数的に形成されるキャパシンタスＣ２，Ｃ３とによっ
てＬＣ素子４００全体の特性がほぼ決定されることにな
る。

【０１０６】また、入出力電極１８とアース電極１６と
の間に印加するバイアス電圧、あるいは入出力電極１８
に入力する信号の平均電圧レベルを変えることにより、
第１の電極１０と各分割電極片２６−１，２６−２との
間に分布定数的に形成されるキャパシタのキャパシタン
スＣ２，Ｃ３を変えることができ、ＬＣ素子４００全体
の減衰特性を可変に制御することができる。

【０１０７】なお、図１９に平面構造を示した本実施例
のＬＣ素子４００は、第１の電極１０を信号の入出力路
として用いるとともに第２の電極２６を２分割したが、
これとは反対に第２の電極２６を信号の入出力路として
用いるとともに第１の電極１０側を複数に分割するよう
にしてもよい。この場合には、複数に分割された第１の
電極１０のそれぞれの一方端付近にアース電極１６を接
続するとともに、第２の電極２６の両端付近に入出力電
極１８，２０を接続すればよい。

【０１０８】図２１は、２本の分割電極辺２６−１，２
６−２をｐ−Ｓｉ基板３０の反対の面側に第１の電極１
０にほぼ対向するように配置した場合の変形例を示す図
である。同図に示すように、蛇行形状の第１の電極１０
と２本の分割電極片２６−１，２６−２とをほぼ対向さ
せて配置した場合でもっても、図１９に示したＬＣ素子
４００と同様に、第１の電極１０および各分割電極片２
６−１，２６−２のそれぞれがインダクタとして機能す
るとともに、これらの間には分布定数的にキャパシタが
形成されることに変わりはなく、良好な周波数特性を有
するとともに製造容易等の利点を有することになる。

【０１０９】第５実施例 次に、本発明の第５実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【０１１０】一般に、導電体は渦巻き形状とすることに
より所定のインダクタンスを有するインダクタ導体とし
て機能する。また、上述したように第１および第２の電
極１０、２６を蛇行形状とした場合であっても所定のイ
ンダクタンスを有するインダクタ導体として機能する。
ところが、入力される信号の周波数帯域を高周波に限っ
た場合には、渦巻き形状や蛇行形状以外の形状、極端な
場合には直線形状であってもインダクタンス成分を有す
るインダクタ導体として機能する。本実施例のＬＣ素子
は、このような点に着目して、第１および第２の電極１
０，２６を蛇行形状以外の形状に形成した点に特徴があ
る。

【０１１１】図２２および図２３は、第１および第２の
電極１０，２６のそれぞれを直線形状とした本実施例の
ＬＣ素子の平面図である。

【０１１２】図２２（Ａ）は上述した図１に対応してお
り、第１の電極１０と第２の電極２６の長さがほぼ等し
く、しかもほぼ平行に形成された３端子型のＬＣ素子が
示されている。同図（Ｂ）は図１１に対応しており、第
２の電極２６が第１の電極１０の一部に対応して設けら
れたＬＣ素子が示されている。

【０１１３】図２３（Ａ）は図１６に対応しており、第
２の電極２６の両端のそれぞれに入力電極３６，３８を
設けて４端子のコモンモード型素子とした場合が示され
ている。同図（Ｂ）は図１９に対応しており、第２の電
極２６側を２本の分割電極片２６−１，２６−２に分割
したＬＣ素子が示されている。

【０１１４】上述した図２２および図２３には、第１の
電極１０と第２の電極２６とがほぼ同一面内に形成され
たＬＣ素子が示されているが、図８等に示したように第
１の電極１０と第２の電極２６とをｐ−Ｓｉ基板３０を
挟んでほぼ対向するように配置する場合についても同様
である。

【０１１５】図２４は、第１および第２の電極１０，２
６を曲線形状とした場合のＬＣ素子の平面図であり、曲
率半径が大きな曲線形状の場合が示されている。２つの
入出力電極１８，２０を直線で結んだ位置に他の部品等
を配置しなければならない場合には、同図に示すように
第１および第２の電極１０，２６を曲線形状とすればよ
い。

【０１１６】図２５は、第１および第２の電極１０，２
６を波形形状とした場合のＬＣ素子の平面図である。こ
のＬＣ素子は、図１等に示した蛇行形状ほどではない
が、第１および第２の電極１０，２６を直線形状あるい
は曲率半径の大きな曲線形状とした場合に比べると大き
なインダクタンスを有することになる。

【０１１７】図２６は、第１および第２の電極１０，２
６を１周に満たない周回形状とした場合のＬＣ素子の平
面図である。同図に示すように、第１および第２の電極
１０，２６をほぼ周回形状に形成することにより、小さ
なインダクタンスを有するＬＣ素子を形成することがで
きる。また、第１および第２の電極１０，２６の一方端
あるいは両端を部分的に折り返すことにより、これらの
電極１０，２６が発生する磁束を部分的に打ち消してイ
ンダクタンスを減らし、ＬＣ素子全体のインダクタン
ス、すなわち周波数特性を調整することができる。

【０１１８】なお、上述した図２４〜図２６のそれぞれ
は、説明を簡単にするために、図２２（Ａ）に対応する
ＬＣ素子のみが示されているが、図２２（Ｂ），図２３
のそれぞれに対応するタイプおよび第１の電極１０と第
２の電極２６とをｐ−Ｓｉ基板３０を挟んでほぼ対向す
るように配置するタイプについても同様に考えることが
できる。

【０１１９】このように、図２２〜図２６に示したＬＣ
素子は、第１および第２の電極１０，２６を蛇行形状以
外の形状としたものであり、上述した第１実施例〜第４
実施例と同様に、良好な減衰特性を有する素子として機
能することができる。また、入出力電極１８とアース電
極１６等との間に印加するバイアス電圧、あるいは入出
力電極１８に入力する信号の平均電圧レベルを変えるこ
とにより、第１の電極１０と第２の電極２６との間に分
布定数的に形成されるキャパシタのキャパシタンスも変
わり、ＬＣ素子全体の特性を切り替えることができる点
も上述した各実施例と同じである。

【０１２０】その他の実施例 次に、本発明のその他の実施例に係るＬＣ素子につい
て、図面を参照しながら具体的に説明する。

【０１２１】図２７および図２８は、化学液相法を用い
て端子付けを行なう場合の概略を示す図である。図２７
は図１等に対応する本実施例のＬＣ素子５００の平面図
であり、同図に示すように、ＬＣ素子５００の第１の電
極１０および第２の電極２６両端あるいは一方端には入
出力電極１８，２０やアース電極１６が設けられていな
い。

【０１２２】このような形状を有する第１および第２の
電極１０，２６を含む半導体基板を１個のＬＣ素子５０
０ごとに切り離した後に、図２８に図２７のＥ−Ｅ線断
面を示すように、個別に切り離されたチップ（素子）の
全表面に化学液相法により絶縁膜としてシリコン酸化膜
４０を形成する。その後、エッチングにより第１および
第２の電極１０，２６の一方端上のシリコン酸化膜４０
を除去して孔をあけ、その孔を半田４２で表面に盛り上
がる程度に封じることにより、突出した半田４２をプリ
ント配線基板のランド等と直接接触させることができ
る。したがって、表面実装する場合には好都合となる。

【０１２３】なお、素子表面の保護膜に合成樹脂等の他
の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光
線を利用してもよい。また、図２８に示すように第１の
電極１０と第２の電極２６の高さが同じになるように各
電極の膜厚を調整することにより突出した半田４２の高
さもほぼ同一となるため、表面実装に際してさらに好都
合となる。また、図８に示すように第２の電極２６を第
１の電極１０にほぼ対向させて配置する場合には、スル
ーホールを利用して一方の面側にのみ半田４２を突出さ
せることにより、後工程における配線処理等が容易にな
る。

【０１２４】図２９は、上述した各実施例のＬＣ素子１
００等をＬＳＩ等の一部として形成する場合の説明図で
ある。同図に示したように、半導体チップ４６上の各種
信号あるいは電源のライン４８に上述した各ＬＣ素子１
００等を挿入する形で組み込む。特に、上述した各実施
例のＬＣ素子１００等は、半導体チップ４６上に各種回
路を形成する工程において同時に製造することができる
ため、後工程における配線処理等が不要になるといった
利点がある。

【０１２５】次に、上述したＬＣ素子を実際の回路の一
部として使用する場合の一例について説明する。

【０１２６】例えば、上述した第１および第２の電極１
０，２６のそれぞれは、小型化等を考慮して線幅を細く
すると高抵抗となり、入出力電極１８，２０間で信号レ
ベルの減衰が生じる。そのため、実際にＬＣ素子１００
等を回路の一部として使用する場合には、出力側に高入
力インピーダンスのバッファを接続することにより実用
的な構成となる。

【０１２７】図３０は、出力側にバッファを接続した例
を示す図である。同図（Ａ）は、バッファとしてＭＯＳ
・ＦＥＴと抵抗とからなるソースホロワ回路５０を用い
た場合を示している。このソースホロワ回路５０を構成
するＭＯＳ・ＦＥＴは上述した各実施例のＬＣ素子１０
０等と同じＭＯＳ構造を有しているため、このソースホ
ロワ回路５０を含めた全体をＬＣ素子として一体的に形
成することができる。

【０１２８】また、同図（Ｂ）は、バッファとして２つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路５２を用いた場合を示している。バイポーラトラ
ンジスタは、ＬＣ素子１００等を構成するｐ−Ｓｉ基板
３０を利用して形成することが可能であるため、このエ
ミッタホロワ回路５２を含めた全体をＬＣ素子として一
体的に形成することができる。

【０１２９】このように出力側にバッファを設けること
により、ＬＣ素子１００等のインダクタ部分（第１の電
極１０あるいは第２の電極２６）によって減衰した信号
レベルが増幅によって復元されて、ＳＮ比が良好な出力
信号を得ることが可能になる。

【０１３０】図３１は、出力側にレベル変換回路を接続
した例を示す図である。同図（Ａ）は、レベル変換回路
として２つのエミッタホロワ回路５４，５６を直列に接
続した場合を示している。同図（Ｂ）は、レベル変換回
路として２つのソースホロワ回路５８，６０を直列に接
続した場合を示している。

【０１３１】このように、出力側にレベル変換回路を接
続することにより、ＬＣ素子１００等のインダクタ部分
によって減衰した信号レベルが増幅されるとともに、所
定のレベル変換あるいはレベル補正を容易に行なうこと
ができる。

【０１３２】なお、これらのレベル変換回路をＬＣ素子
１００等と同一の基板に一体的に形成することができる
点は、上述したバッファの場合と同じである。

【０１３３】図３２は、上述した各実施例のＬＣ素子１
００等に入力保護回路を追加した場合の構成の一例を示
す図である。ＭＯＳ構造を有する各実施例のＬＣ素子１
００等は、第１の電極１０に静電気によって発生する高
電圧が印加されると、第１の電極１０とｐ−Ｓｉ基板３
０との間に介在する絶縁層２８が破壊される。したがっ
て、この静電気による絶縁層２８の破壊を防止するため
に保護回路が必要となる。

【０１３４】同図に示す保護回路は、ともに複数のダイ
オードと抵抗とにより構成されており、第１の電極１０
に高電圧が印加されると、動作電源ライン側あるいは筐
体アース側に電流がバイパスされるようになっている。
特に同図（Ａ）の回路では数１００Ｖ、同図（Ｂ）の回
路では１０００〜２０００Ｖの静電耐量があり、使用環
境等に応じて使用する保護回路を適宜選択することがで
きる。

【０１３５】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【０１３６】例えば、上述した各実施例は、第１の電極
１０に所定の正電圧（バイアス電圧）が印加されたとき
に初めて反転領域２２が形成されるようにしたが、図１
等に示した反転領域２２の位置に予めキャリア（ｎ型不
純物あるいはｐ型不純物）を注入するようにしてもよ
い。これにより、第１の電極１０に所定の正電圧を印加
すると反転領域２２が消滅し、あるいは反転領域２２が
発生あるいは消滅する第１の電極１０に対する電圧レベ
ルを変更することができる。また、このようにして注入
するキャリアは第１の電極に沿った一部の領域のみに注
入してもよく、キャリアを注入した部分に対応する第１
の電極の全部あるいは一部を省略するようにしてもよ
い。

【０１３７】また、上述した各実施例においては、ｐ−
Ｓｉ基板３０に第２の電極２６を直接接触させて形成す
るとともに、第１の電極１０を絶縁層２８を介在させて
形成するようにしたが、第１および第２の電極１０，２
６の両方を絶縁層２８の表面に形成するようにしてもよ
い。

【０１３８】また、第１および第２の電極１０，２６を
ほぼ同一面に配置した各実施例のＬＣ素子においては、
ｐ領域の単一層からなるｐ−Ｓｉ基板３０上に第１およ
び第２の電極１０，２６等を形成するようにしたが、こ
れらの電極に沿った蛇行形状等の反転層を形成すること
により、隣接する第１および第２の電極１０，２６同士
のアイソレーションを確実に行なうようにしてもよい。

【０１３９】図３３は、第１および第２の電極１０，２
６にほぼ沿った蛇行形状の反転層６６を形成した場合の
断面構造を示す図であり、上述した図２に対応するもの
である。すなわち、同図（Ａ）に示すように、ｎ^- 領域
からなる基板６４の一部に、第１および第２の電極１
０，２６に対応した蛇行形状のｐ領域からなる反転層６
６を形成する。第１の電極１０に印加される電圧と第２
の電圧２６に印加される電圧との差が大きい場合には、
同図（Ｂ）に示すように反転層６６内に反転領域２２
（およびその外周部に空乏層）が形成され、差が小さい
場合には同図（Ａ）に示すようにこの反転領域２２が形
成されない。したがって、この反転領域２２の有無によ
り、分布定数的に形成されるキャパシタのキャパシタン
スを切り替えることができる点は上述した各実施例のＬ
Ｃ素子と同じである。

【０１４０】また、異なる第１および第２の電極１０，
２６に接続された反転領域６６同士に着目すると、基板
６４の内部にｐｎｐ構造が形成されるため、隣接して配
置される第１の電極１０同士および第２の電極２６同
士、あるいは最も接近して配置された第１の電極１０と
第２の電極２６とをペアとして考えた場合にはこのペア
を構成しない第１の電極１０と第２の電極２６は、相互
に電気的に分離されてアイソレーションが行われるた
め、ペアを構成する第１の電極１０と第２の電極２６と
の間にのみ確実に分布定数的なキャパシタが形成される
ようになる。

【０１４１】また、第１および第２の電極１０，２６を
ｐ−Ｓｉ基板３０の両面にほぼ対向させて配置した各実
施例のＬＣ素子においては、ｐ領域の単一層からなるｐ
−Ｓｉ基板３０上に第１および第２の電極１０，２６等
を形成したが、隣接する第１の電極１０間あるいは隣接
する第２の電極２６間に反転層を形成することにより、
隣接して配置される第１の電極１０同士および第２の電
極２６同士、あるいはペアを構成しない第１の電極１０
と第２の電極２６は、基板内のｐｎｐ構造によって相互
に電気的に分離されてアイソレーションが行われるた
め、ペアを構成する第１の電極１０と第２の電極２６と
の間にのみ確実に分布定数的なキャパシタが形成される
ようになる。

【０１４２】図３４は、第１の電極１０間および第２の
電極２６間に反転層を形成した場合の断面構造を示す図
であり、上述した図９に対応するものである。すなわ
ち、同図に示すように、ｐ−Ｓｉ基板３０の一部にｎ領
域７４からなる反転層を形成する。このような構造を有
するＬＣ素子において、隣接する第２の電極２６に接続
されたｐ−Ｓｉ基板３０同士に着目すると、間にｎ領域
７４が形成されているため電気的に分離されており、確
実にアイソレーションを行うことができる。

【０１４３】また、実際にウエハの状態にあるｐ−Ｓｉ
基板３０を利用して、第１および第２の電極１０，２６
がほぼ対向したＬＣ素子を製造する場合には、ｐ−Ｓｉ
基板３０の比抵抗が一般の金属に比べて高いことを考慮
して、ｐ−Ｓｉ基板３０の厚みをウエハの状態よりも薄
くする必要がある。また、一般にはｎ型ウエハの方が入
手し易いことを考慮して、図３５に示すような構造とし
てもよい。

【０１４４】すなわち、同図（Ａ）に示すように、ｎ−
Ｓｉ基板７６の一方の面に蛇行形状等のエッチングを行
い、このエッチングを行った部分に第１あるいは第２の
電極２６を形成する。また、同図（Ｂ）に示すように、
ｎ−Ｓｉ基板７６の一部に第１および第２の電極１０，
２６のそれぞれにほぼ沿うようにｐ⁺ 領域７８を形成
し、その後ｎ−Ｓｉ基板７６の裏面側であって第２の電
極２６に対応する部分のエッチングを行い、最後に第１
および第２の電極１０，２６を形成する。

【０１４５】また、上述した各実施例においては、ＬＣ
素子１００等をＬＳＩ等の一部として形成できる点を効
果としてあげたが、必ずしもＬＳＩ等の一部として形成
する必要はなく、半導体基板上にＬＣ素子１００等を形
成した後に入出力電極１８，２０，アース電極１６のそ
れぞれに端子付けを行なって、あるいは図２７および図
２８に示したような化学液相法を利用して端子付けを行
なって、単体の素子として形成するようにしてもよい。
この場合には、同一の半導体基板上に複数個のＬＣ素子
１００等を同時に形成し、その後半導体基板を切り離し
て各ＬＣ素子等に端子付けを行なうようにすれば、容易
に大量生産が可能となる。

【０１４６】また、上述した各実施例においては、第１
および第２の電極１０，２６の最端部にアース電極１６
や入出力電極１８，２０を設けるようにしたが、必ずし
も最端部に設ける必要なく、周波数特性を検討した後に
必要に応じてその取り付け位置をずらすようにしてもよ
い。

【０１４７】また、上述した各実施例においては、第１
の電極１０の両端付近であって隔たった位置に２つの入
出力電極１８，２０を配置するようにしたが、第１の電
極１０の形状を工夫して２つの入出力電極１８，２０を
接近させて配置するようにしてもよい。

【０１４８】例えば、図３６に示すように、２つの入出
力電極１８，２０を隣接させて配置するとともに、図１
に示したＬＣ素子１００の第１および第２の電極１０，
２６の一方端を入出力電極２０まで延長する。あるい
は、図３７に示すように、２つの入出力電極１８，２０
を接近させて配置するとともに、図１に示したＬＣ素子
１００の第１および第２の電極１０，２６を蛇行形状を
維持したまま折り返す。

【０１４９】このように、第１の電極１０および第２の
電極１０，２６の形状を工夫することにより、２つの入
出力電極１８，２０の位置が接近し、アース電極１６と
入出力電極１８，２０の全部をほぼ同一位置に形成する
ことができる。したがって、端子付けに際しての配線を
容易に行うことができ、製造工程の簡略化が可能とな
る。

【０１５０】また、上述した各実施例のＬＣ素子１００
等は、ｐ−Ｓｉ基板２４上にｐｎ接合層２６を形成する
場合を例にとり説明したが、ゲルマニウム等の他の種類
の半導体を用いた場合や、アモルファスシリコン等の非
晶質材料を用いる場合であってもよい。

【０１５１】

【発明の効果】上述したように、請求項１および２の発
明によれば、非スパイラル形状の第１あるいは第２の電
極の一方端に入力された信号は、分布定数的に存在する
インダクタおよびキャパシタを介して伝搬される際に、
広い帯域にわたり良好な減衰特性が得られる。また、こ
のＬＣ素子は、半導体基板上に絶縁層と非スパイラル形
状の第１および第２の電極を形成することにより製造す
ることができ、製造が非常に容易となる。また、このＬ
Ｃ素子は、半導体基板に形成されるため、ＩＣやＬＳＩ
の一部として形成することも可能であり、このような部
品の一部として形成した場合には、後工程における部品
の組み付け作業を省略することができる。

【０１５２】また、請求項３〜６の発明によれば、上述
した電極の非スパイラル形状を具体的に蛇行形状，波形
形状，曲線形状，直線形状に特定しており、電極を蛇行
形状あるいは波形形状とした場合には、各凹凸部の１つ
１つが約１／２ターンのコイルとなってこれらが直列に
接続されるため、全体として所定のインダクタンスを有
することになる。特に、蛇行形状とすることにより、隣
接する電極を接近させることができるため、スペースの
有効利用を図ることができる。また、使用する周波数帯
域を高周波領域に限った場合には、電極を曲線形状ある
いは直線形状とした場合にも所定のインダクタンスを有
することになり、電極を蛇行形状等に形成した場合と同
様の動作を行わせることができる。

【０１５３】また、請求項７の発明によれば、第１の電
極に対応する位置に予めキャリアを注入しておくことに
より半導体基板表面に反転領域および空乏層が形成され
るタイミングをずらしてＬＣ素子の特性を変更すること
ができる。

【０１５４】また、請求項８のＬＣ素子では、第１およ
び第２の電極のいずれか一方が相対的に短く形成されて
おり、この場合であっても同様に広い帯域にわたって良
好な減衰特性を有するとともに、製造が容易であり基板
の一部として形成することが可能である。

【０１５５】また、請求項９の発明によれば、第１およ
び第２の電極に沿って非スパイラル形状の反転層が形成
されているため、ほぼ平行に形成された１組の第１およ
び第２の電極の間にのみ分布定数的にキャパシタが形成
される状態を容易につくることができ、このＬＣ素子は
広い帯域にわたって良好な減衰特性を有することができ
る。

【０１５６】また、請求項１０の発明によれば、ほぼ対
向して配置される第１の電極と第２の電極以外は、間に
あるｎｐｎ構造あるいはｐｎｐ構造を介して接続される
ことになるため、対向して配置された１組の第１および
第２の電極の間にのみ分布定数的にキャパシタが形成さ
れる状態を容易につくることができ、このＬＣ素子は広
い帯域にわたって良好な減衰特性を有することができ
る。

【０１５７】また、請求項１１の発明によれば、非スパ
イラル形状の第１あるいは第２の電極が複数の電極片に
分割されており、各電極片の自己インダクタンスの影響
が少ないＬＣ素子を形成することができる。

【０１５８】また、請求項１２の発明によれば、非スパ
イラル形状の第１および第２の電極のいずれか一方の両
端付近のそれぞれに接続された第１および第２の入出力
電極を設けるとともに、非スパイラル形状の第１および
第２の電極のいずれか他方の一方端近傍にアース電極を
設けることにより、非スパイラル形状の一方の電極が信
号入出力路として使用される３端子型のＬＣ素子を容易
に形成することができる。

【０１５９】また、請求項１３の発明によれば、上述し
た非スパイラル形状の第１および第２の電極のいずれか
他方の両端近傍にも第３および第４の入出力電極を設け
ており、非スパイラル形状の２つの電極の両方が信号入
出力路として使用される４端子コモンモード型のＬＣ素
子を容易に形成することができる。

【０１６０】また、請求項１４の発明によれば、非スパ
イラル形状の第１および第２の電極に印加する電圧を可
変に設定することにより、半導体基板表面に反転層を発
生させ、あるいは発生した反転層を消滅させており、必
要に応じて減衰特性を切り換えることができる。

【０１６１】また、請求項１５の発明によれば、ＬＣ素
子を基板の一部に、信号ラインあるいは電源ラインに挿
入するように形成しており、半導体基板上の他の部品と
一体的に製造することができ、製造が容易になるととも
に後工程における部品の組み付け作業が不要となる。

【０１６２】また、請求項１６の発明によれば、上述し
たＬＣ素子を半導体基板上に形成した後に化学液相法に
より全表面に絶縁膜を形成し、孔開けした後にこの孔に
半田を盛ることにより端子付けが行われる。したがっ
て、表面実装型のＬＣ素子を簡単に製造することがで
き、表面実装型とすることによりこのＬＣ素子の組み付
け作業も容易となる。

【０１６３】また、請求項１７の発明によれば、第１お
よび第２の電極の少なくとも一方に保護回路が接続され
ており、これらの電極に対して過電圧が印加された場合
の各電極と半導体基板との間の絶縁破壊を防止すること
ができる。

【図面の簡単な説明】

【図１】本発明を適用した第１実施例のＬＣ素子の平面
図である。

【図２】図１のＡ−Ａ線拡大断面図である。

【図３】図１のＢ−Ｂ線拡大断面図である。

【図４】図１のＣ−Ｃ線拡大断面図である。

【図５】蛇行形状の電極によって形成されるインダクタ
の原理を示す図である。

【図６】第１実施例のＬＣ素子の等価回路を示す図であ
る。

【図７】第１実施例のＬＣ素子の変形例を示す図であ
る。

【図８】第１実施例のＬＣ素子の変形例を示す図であ
る。

【図９】図８に示すＬＣ素子のＡ−Ａ線拡大断面図であ
る。

【図１０】第１実施例のＬＣ素子の変形例を示す図であ
る。

【図１１】第２実施例のＬＣ素子の平面図である。

【図１２】第２実施例のＬＣ素子の等価回路を示す図で
ある。

【図１３】第２実施例のＬＣ素子の変形例を示す図であ
る。

【図１４】第２実施例のＬＣ素子の変形例を示す図であ
る。

【図１５】第２実施例のＬＣ素子の変形例を示す図であ
る。

【図１６】第３実施例のＬＣ素子の平面図である。

【図１７】第３実施例のＬＣ素子の等価回路を示す図で
ある。

【図１８】第３実施例のＬＣ素子の変形例を示す図であ
る。

【図１９】第４実施例のＬＣ素子の平面図である。

【図２０】第４実施例のＬＣ素子の等価回路を示す図で
ある。

【図２１】第４実施例のＬＣ素子の変形例を示す図であ
る。

【図２２】第５実施例のＬＣ素子の平面図である。

【図２３】第５実施例のＬＣ素子の平面図である。

【図２４】第５実施例のＬＣ素子の変形例を示す図であ
る。

【図２５】第５実施例のＬＣ素子の変形例を示す図であ
る。

【図２６】第５実施例のＬＣ素子の変形例を示す図であ
る。

【図２７】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図２８】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図２９】各実施例のＬＣ素子をＬＳＩ等の一部として
形成する場合の説明図である。

【図３０】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図３１】各実施例のＬＣ素子の出力側にレベル変換回
路を接続した例を示す図である。

【図３２】各実施例のＬＣ素子の入力側に保護回路を接
続した例を示す図である。

【図３３】半導体基板内に反転層を形成した場合の断面
構造を示す図である。

【図３４】半導体基板内に反転層を形成した場合の断面
構造を示す図である。

【図３５】基板の一部をエッチングする場合の部分的断
面を示す図である。

【図３６】入出力電極の位置を変更した変形例を示す図
である。

【図３７】入出力電極の位置を変更した変形例を示す図
である。

【符号の説明】

１０ 第１の電極 １２ 可変バイアス回路 １６ アース電極 １８，２０ 入出力電極 ２２ 反転領域 ２６ 第２の電極 ２８ 絶縁層 ３０ ｐ−Ｓｉ基板 ３２ 空乏層

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０３Ｋ 19/003 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 H01L 27/04 H01P 1/00 H01P 9/00 H03H 7/34 H03K 19/003

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 ｎ領域あるいはｐ領域のいずれか一方の
   単一層が表面側に形成された半導体基板と、 前記半導体基板上に形成された非スパイラル形状の第１
   の電極と、 非スパイラル形状の前記第１の電極に対して、ほぼ同一
   平面内であってほぼ平行に隣接して形成された非スパイ
   ラル形状の第２の電極と、 前記第１および第２の電極の少なくとも一方と、前記半
   導体基板との間に形成された絶縁層と、 を備え、非スパイラル形状の前記第１の電極と前記第２
   の電極のそれぞれによって形成されるインダクタと、こ
   れらの間に形成されるキャパシタとが分布定数的に存在
   し、非スパイラル形状の前記第１の電極および前記第２
   の電極の少なくとも一方を信号入出力路として用い、非スパイラル形状の前記第１の電極および前記第２の電
   極のそれぞれに印加する電圧を可変に設定することによ
   り、非スパイラル形状の前記第１の電極あるいは前記第
   ２の電極の少なくとも一方に対応した前記半導体基板表
   面の位置に非スパイラル形状の反転領域を発生させ、あ
   るいは発生したこの反転領域を消滅させる ことを特徴と
   するＬＣ素子。
2. 【請求項２】 半導体基板の一方の面側に形成された非
   スパイラル形状の第１の電極と、 前記半導体基板の他方の面側に形成され、非スパイラル
   形状の前記第１の電極とほぼ対向する位置に形成された
   非スパイラル形状の第２の電極と、 前記第１および第２の電極の少なくとも一方と前記半導
   体基板との間に形成された絶縁層と、 を備え、非スパイラル形状の前記第１の電極と前記第２
   の電極のそれぞれによって形成されるインダクタと、こ
   れらの間に形成されるキャパシタとが分布定数的に存在
   し、非スパイラル形状の前記第１の電極および前記第２
   の電極の少なくとも一方を信号入出力路として用い、非スパイラル形状の前記第１の電極および前記第２の電
   極のそれぞれに印加する電圧を可変に設定することによ
   り、非スパイラル形状の前記第１の電極あるい は前記第
   ２の電極の少なくとも一方に対応した前記半導体基板表
   面の位置に非スパイラル形状の反転領域を発生させ、あ
   るいは発生したこの反転領域を消滅させる ことを特徴と
   するＬＣ素子。
3. 【請求項３】 半導体基板と、前記半導体基板上に形成
   された非スパイラル形状の第１の電極と、 非スパイラル形状の前記第１の電極に対して、ほぼ同一
   平面内であってほぼ平行に隣接して形成された非スパイ
   ラル形状の第２の電極と、 前記第１および第２の電極の少なくとも一方と、前記半
   導体基板との間に形成された絶縁層と、 を備え、 前記半導体基板は、非スパイラル形状の前記第１および
   第２の電極に沿って非スパイラル形状のｎ領域あるいは
   ｐ領域からなる反転層が形成された半導体基板として形
   成され、 非スパイラル形状の前記第１の電極と前記第２の電極の
   それぞれによって形成されるインダクタと、これらの間
   に形成されるキャパシタとが分布定数的に存在し、非ス
   パイラル形状の前記第１の電極および前記第２の電極の
   少なくとも一方を信号入出力路として用いる ことを特徴
   とするＬＣ素子。
4. 【請求項４】 半導体基板と、半導体基板の一方の面側に形成された非スパイラル形状
   の第１の電極と、 前記半導体基板の他方の面側に形成され、非スパイラル
   形状の前記第１の電極とほぼ対向する位置に形成された
   非スパイラル形状の第２の電極と、 前記第１および第２の電極の少なくとも一方と前記半導
   体基板との間に形成された絶縁層と、 を備え、 前記半導体基板は、前記第１および第２の電極の各導体
   部分の間にｎ領域あるいはｐ領域からなる反転層が形成
   された半導体基板として形成され、 非スパイラル形状の前記第１の電極と前記第２の電極の
   それぞれによって形成されるインダクタと、これらの間
   に形成されるキャパシタとが分布定数的に存在し、非ス
   パイラル形状の前記第１の電極および前記第２の電極の
   少なくとも一方 を信号入出力路として用いる ことを特徴
   とするＬＣ素子。
5. 【請求項５】 請求項１〜４のいずれかにおいて、 前記第１および第２の電極の形状は、蛇行形状、波形形
   状、曲線形状、直線形状のいずれかとして形成されたこ
   とを特徴とするＬＣ素子。
6. 【請求項６】 請求項１〜５のいずれかにおいて、 前記半導体基板表面であって非スパイラル形状の前記第
   １の電極に対応する位置に、予めキャリアを注入するこ
   とを特徴とするＬＣ素子。
7. 【請求項７】 請求項１〜６のいずれかにおいて、 非スパイラル形状の前記第１の電極に対して、前記第２
   の電極の長さを長くあるいは短く設定することにより、
   これら第１および第２の電極を部分的に対応させること
   を特徴とするＬＣ素子。
8. 【請求項８】 請求項１〜７のいずれかにおいて、 非スパイラル形状の前記第１および第２の電極の一方の
   両端付近のそれぞれに電気的に接続された第１および第
   ２の入出力電極と、 非スパイラル形状の前記第１および第２の電極の他方の
   一方端付近に電気的に接続されたアース電極と、 を有し、前記第１および第２の入出力電極のいずれか一
   方から信号を入力し、他方から信号を出力するととも
   に、前記アース電極を固定電位の電源に接続あるいは接
   地することを特徴とするＬＣ素子。
9. 【請求項９】 請求項１〜７のいずれかにおいて、 非スパイラル形状の前記第１および第２の電極の一方の
   両端付近のそれぞれに電気的に接続された第１および第
   ２の入出力電極と、 非スパイラル形状の前記第１および第２の電極の他方の
   両端付近のそれぞれに電気的に接続された第３および第
   ４の入出力電極と、 を有し、非スパイラル形状の前記第１の電極と前記第２
   の電極の両方を信号入出力路とするコモンモード型の素
   子として用いられることを特徴とするＬＣ素子。
10. 【請求項１０】 請求項１〜９のいずれかのＬＣ素子を
    基板の一部として形成し、非スパイラル形状の前記第１
    の電極および前記第２の電極の少なくとも一方を信号ラ
    インあるいは電源ラインに挿入して一体成形したことを
    特徴とする半導体装置。