KR100320001B1

KR100320001B1 - Lc소자,반도체장치및lc소자의제조방법

Info

Publication number: KR100320001B1
Application number: KR1019940028119A
Authority: KR
Inventors: 이께다다께시; 오까무라스스무
Original assignee: 오까무라스스무; 이께다다께시
Priority date: 1993-11-01
Filing date: 1994-10-31
Publication date: 2002-04-22
Also published as: FI113910B; CN1106592A; DE69423568D1; EP0653837A1; KR950015834A; US5557138A; EP0653837B1; TW275152B; CN1084549C; DE69423568T2; FI945061A0; FI945061A

Abstract

반도체장치등에 조립되거나 또는 단일체로 소정의 주파수대역을 감쇠시킬 수 있는 L C소자, 반도체장치 및 L C소자의 제조방법에 관한 것으로써 제조가 간단하고, 후공정에 있어서 부품의 조립작업을 생략할 수 있으며 또한 I S나 L S I의 일부로써 형성할 수 있게 하기 위해 p - S i기판의 표면 부근에 형성된 소정의 형상의 n+ 영역과 또 그 일부에 형성된 동일한 형상의 p+ 영역에 의해서 형성되는 p n접합층과 그 p n접합층의 표면에 그 길이방향에 걸쳐서 형성된 제1 및 제2의 전극으로 이루어지고, 이들 2개의 전극이 각각 인덕터로써 기능함과 동시에 p n접합층을 역바이어스로 사용하는 것에 의해 캐패시터가 이 인덕터 사이에 분포정수적으로 형성된다.

이러한 것에 의해, 제조가 용이하고 후공정에 있어서의 부품의 조립작업을 생략할 수 있고, I C나 L S I의 일부로써 형성할 수 있고, 분포정수적으로 존재하는 캐패시터의 용량을 필요에 따라서 바꾸는 것에 의해서 그 특성을 변경할 수 있다.

Description

L C소자, 반도체장치 및 L C소자의 제조방법

본 발명은 반도체장치등에 조립되거나 또는 단일체로 소정의 주파수대역을 감쇠시킬 수 있는 L C소자, 반도체장치 및 L C소자의 제조방법에 관한 것이다.

최근의 전자기술의 발달에 따라 전자회로는 각종분야에 있어서 폭넓게 사용되고 있고, 따라서 이들 각 전자회로를 외부로 부터의 영향을 받는 일 없이 안정하고 확실하게 동작시키는 것이 요망된다.

그러나 이와 같은 전자회로에는 직접 또는 간접적으로 외부에서 노이즈가 침입한다. 이 때문에 전자회로를 사용한 각종 전자기기에 오동작이 발생되는 경우가 적지 않다고 하는 문제가 있다.

특히 전자회로는 직류전원으로써 스위칭레귤레이터를 사용하는 경우가 많다. 따라서 스위칭등의 과도전류에 의해 또는 사용하는 디지탈I C의 스위칭동작에 기인하는 부하변동에 의해 스위칭레귤레이터의 전원라인에는 각종의 주파수성분을 갖는 큰 노이즈가 발생하는 일이 많다. 그리고 이들의 노이즈는 동일기기내의 다른 회로에 전원라인을 거쳐서 또는 복사에 의해 전달되어 오동작이나 S/N비의 저하등의 악영향을 미치고, 또 근처에서 사용중인 다른 전자기구의 오동작을 발생시키는 일이 있다.

이와 같은 노이즈를 제거하기 위해 일반적으로 전자회로에서는 각종의 노이즈필터가 사용되고 있다. 특히 최근에는 각종 구성의 전자기기를 다수 사용하고 있으므로 노이즈에 대한 규제도 점점 엄격해지고 있고, 이 때문에 발생하는 노이즈를 확실하게 제거할 수 있는 소형이며 또한 고성능인 노이즈필터로써 기능하는 L C소자의 개발이 요망된다.

이와 같은 L C소자의 하나로써 일본국 특허공개공보 평성3-259608호에 개시된 L C노이즈필터가 알려져 있다. 이 L C노이즈필터는 L성분과 C성분이 분포정수적으로 존재하는 것이고, 집중정수타입의 L C노이즈필터와 비교해서 비교적 넓은 대역에 걸쳐서 양호한 감쇠특성을 얻을 수 있다고 하는 것이다.

그런데 상술한 L C노이즈필터는 절연시트의 한쪽의 양면에 소정의 형상의 도전체를 각각 형성한 후에, 이 절연시트를 접는 것에 의해 제조되는 것이고, 절연트를 접는등의 공정이 필요하기 때문에 제조공정이 복잡하게 된다.

또 이 L C노이즈필터를 I C나 L S I의 전원라인 또는 신호라인에 직접 삽입해서 사용하는 경우에는 L C노이즈필터와 I C등을 배선하지 않으면 않되어 부품조립시 많은 시간과 노력이 들었다.

또 이 L C노이즈필터는 부품단일체로써 형성되므로 I C나 L S I의 회로에 포함시키는, 즉 I C나 L S I등의 내부배선 사이에 삽입하는 것이 거의 불가능하였다.

또 이 L C노이즈필터에 있어서 분포정수적으로 형성되는 캐패시터는 도전체의 각각의 형상이나 배치에 의해 결정되므로 부품으로써 완성한 후는 캐패시턴스가 일정하게 되고, 전체로써의 특성도 고정화되어 버리는 범용성이 없다고 하는 문제가 있었다. 예를들면 캐패시턴스를 변경하고자 하는 경우에는 캐패시터를 형성하는 도전제의 형상을 변경할 필요가 있어 조립한 회로중에서 필요에 따라서 캐패시턴스를 임의로 변경해서 사용하는 것은 곤란하다.

본 발명은 상기와 같은 점을 감안해서 창작된 것으로써, 그 목적은 제조가 간단하고 후공정에 있어서의 부품의 조립작업을 생략할 수 있고, 또 I C나 L S I의 일부로써 형성하는 것이 가능한 L C소자, 반도체장치 및 L C소자의 제조방법을 제공하는 것에 있다.

또 본 발명의 다른 목적은 분포정수적으로 존재하는 캐패시턴스를 필요에 따라서 바꾸는 것에 의해 특성을 변경할 수 있는 L C소자, 반도체장치 및 L C소자의 제조방법을 제공하는 것에 있다.

상술한 과제를 해결하기 위해서 본 발명의 L C소자는 각각이 소정의 인덕턴스를 갖고, 거의 평행하게 배치된 2개의 인덕터전극과 반도체기판의 상기 2개의 인덕터전극에 따른 위치에 형성되어 있고, 이들 2개의 인덕터전극중 어느 한쪽에 p영역이, 다른쪽에 n영역이 전체길이에 걸쳐서 전기적으로 접속되어 있고, 역바이어스상태에서 사용하는 것에 의해 캐패시터로써 기능하는 p n접합층을 구비하고, 상기 2개의 인덕터전극의 각각에 의해서 형성되는 인덕터와 이들 2개의 인덕터전극에 따른 상기 p n접합층에 의해서 형성되는 캐패시터가 분포정수적으로 존재하고, 상기 2개의 인덕터전극중 적어도 한쪽을 신호전달로로써 사용하는 것을 특징으로 한다.

본 발명의 이 L C소자에서는 소정의 인덕턴스를 갖는 2개의 전극이 거의 평행하게 형성되어 있다. 일반적으로는 도체를 나선형상으로 형성하는 것에 의해 인덕터로써 기능하지만 그 도체의 형상을 연구하는 것에 의해 또는 사용하는 주파수대역에 의해서는 도체를 나선형상 이외의 형상으로 한 경우, 예를들면 사행형상, 파형형상, 곡선형상, 직선형상등에서도 인턱터로써 기능한다.

또 이들 2개의 소정의 인덕턴스를 갖는 전극 사이에는 p n접합층이 형성되어 있고,이 p n접합층이 역바이어스의 상태에서 사용되는 것에 의해 캐패시터로써 기능한다. 또 이 캐패시터는 소정의 인덕턴스를 갖는 전극의 전체길이에 걸쳐서 분포정수적으로 형성되어있다. 이 때문에 상술한 2개의 전극중 적어도 한쪽에 입력된 신호는 분포정수적으로 존재하는 인덕터 및 캐패시터를 거쳐서 전달될때 넓은 대역에 걸쳐서 양호한 감쇠특성이 얻어진다.

특히 본 발명의 이 L C소자는 반도체기판상에 소정의 형상의 p n접합층을 형성함과 동시에 또 그 표면측에 p n접합층에 대응한 형상의 2개의 전극을 형성하는 것에 의해 제조할 수 있어 제조가 상당히 용이하게 된다. 또 이 L C소자는 반도체기판상에 형성되므로 I C나 L S I의 일부로써 형성하는 것도 가능하고, 이와 같은 부품의 일부로써 형성한 경우에는 후공정에 있어서의 부품의 조립작업을 생략할 수 있다.

또 본 발명의 또 하나의 L C 소자는 각각이 소정의 인덕턴스를 갖고, 거의 대향해서 배치된 2개의 인덕터전극과 반도체기판의 상기2개의 인덕터전극 사이의 위치에 형성되어 있고,이들 2개의 인덕터전극중 어느 한쪽에 p영역이, 다른쪽에 n영역이 전체길이에 걸쳐서 전기적으로 접속되어 있고, 역바이어스의 상태에서 사용하는 것에 의해 캐패시터로써 기능하는 p n접합층을 구비하고, 상기 2개의 인덕터전극의 각각에 의해서 형성되는 인덕터와 이들 2개의 인덕터전극 사이의 상기 p n접합층에 의해서 형성되는 캐패시터가 분포정수적으로 존재하고, 상기 2개의 인턱터전극중 적어도 한쪽을 신호전달로로써 사용하는 것을 특징으로 한다.

본 발명의 이 L C소자는 상술한 본 발명의 L C소자에서는 거의 동일면내에서 평행하계 배치되어 있던 소정의 인턱턴스를 갖는 2개의 전극을, 반도체기판을 사이에 두고 거의 대향하도록 배치하고 있고, 각각 인턱터로써 기능하는 이들의 전극 사이에는 p n접합층을 역바이어스의 상태에서 사용하는 것에 의해서 형성되는 캐패시터가 분포정수적으로 존재한다. 따라서 이 L C소자는 넓은 대역에 걸쳐서 양호한 감쇠특성을 갖음과 동시에 제조용이 및 기판의 일부로써 형성하는 것이 가능하다고 하는 효과가 있다.

본 발명의 L C소자는 상술의 인덕터로써 기능하는 각 전극의 형상으로써 구체적으로는 나선형상, 사행형상, 파형형상, 곡선형상, 직선형상등이 가능하다.

즉, 전극을 나선형상으로 형성한 경우는 인덕턴스를 갖는 것은 자명하지만 전극을 사행형상 또는 파형형상으로 한 경우는 각 오목볼록부의 하나하나가 약 1/2턴의 코일로 되어 이들이 직렬로 접속되므로 역시 전체로써 소정의 인덕턴스를 갖는 것으로 된다.

특히 사행형상으로 하는 것에 의해 인접하는 전극을 접근시킬 수 있으므로 스패이스의 유효한 이용을 도모할 수 있다. 또 사용하는 주파수대역을 고주파영역으로 한정한 경우에는 전극을 곡선형상 또는 직선형상으로 한 경우도 소정의 인덕턴스를 갖게 되어 전극을 나선형상등으로 형성한 경우와 동일한 동작을 실행시킬수 있다. 또 본 발명의 또 하나의 L C소자는 상술한 각 L C소자에 있어서 상기 2개의 인턱터전극중 어느 한쪽의 한쪽끝 근방 및 다른쪽끝 근방에 마련된 제1 및 제2의 입출력전극과 상기 2개의 인덕터전극의 다른쪽의 한쪽끝 근방에 마련된 접지전극을 갖고, 상기 제1및 제2의 입출력전극중 어느 한쪽에서 신호를 입력하고, 다른쪽에서 신호를 출력함과 동시에 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 한다.

본 발명의 이 L C소자에서는 상술한 각 L C소자의 인덕터로써 기능하는 전극중 어느 한쪽의 한쪽끝 및 다른쪽끝의 근방에 제1및 제2의 입출력전극을 마련함과 동시에 인덕터로써 기능하는 다른쪽의 전극의 한쪽끝 근방에 접지전극을 마련하는 것에 의해 제1및 제2의 입출력전극이 마련된 측의 전극이 신호전달로로써 사용되는 3단자형의 L C소자를 용이하게 형성할 수 있다.

또 본 발병의 또 다른 하나의 L C소자는 상술한 각 L C소자에 있어서 상기 2개의 인턱터전극중 어느 한쪽의 한쪽끝 근방 및 다른쪽끝 근방에 마련된 제1 및 제2의 입출력전극과 상기 2개의 인턱터전극의 다른쪽의 한쪽끝 근방 및 다른쪽끝 근방에 마련된 제3및 제4의 입출력전극을 갖고, 상기 2개의 인덕터전극의 각각을 신호전달로로 하는 공통모드형의 소자로써 사용되는 것을 특징으로 한다.

본 발명의 이 L C소자에서는 다른쪽의 인덕터전극의 양끝에도 제 3 및 제4의 입출력전극을 마련하는 것에 의해 4단자공통모드형의 L C소자를 용이하게 형성할 수 있다.

또 본 발명의 또 다른 하나의 L C소자는 상기 2개의 인덕터전극의 길이가 다르고, 상기 p n접합층이 적어도 상기 2개의 인덕터전극의 짧은 쪽의 전체길이에 걸쳐서 형성되는 것을 특징으로 한다.

본 발명의 이 L C소자에서는 상술한 인덕터로써 기능하는 2개의 전극중 어느 한쪽을 짧게 형성하고 있다. 이 경우에도 마찬가지로 길이가 다른 2개의 전극의 각각은 인턱터로써 기능하고, 이들의 전극 사이에는 p n접합층에 의해서 형성되는 캐패시터가 분포정수적으로 존재한다. 따라서 이 L C소자는 넓은 대역에 걸쳐서 양호한 감쇠특성을 갖음과 동시에 제조용이 및 기판의 일부로써 형성하는 것이 가능하다고 하는 효과가 있다.

본 발명의 또 다른 하나의 L C소자는 상술한 본 발명의 각 L C소자에 있어서 상기 인덕터전극중 어느 한쪽만을 신호전달로로써 사용하고, 상기 인적터전극의 다른쪽을 다수로 분할하고, 또는 상기 인턱터전극의 상기 다른쪽과 함께 대응하는 상기 p n접합층을 다수로 분할하여 분할된 다수적 인덕터전극부의 각각을 전기적으로 서로 접속하는 것을 특징으로 한다.

본 발명의 이 L C소자에서는 상술한 인덕터로써 기능하는 2개의 전극중 어느 한쪽을 다수의 전극부로 분할함과 동시에 이들을 서로 전기적으로 접속해서 사용한다. 이 경우에는 분할된 각 전근부의 자기인덕턴스가 작게 되고, 이 자기인덕턴스의 영향이 적은 분포정수형의 L C소자로 된다.

또 본 발명의 또 하나의 L C소자는 상기 p n접합층에 인가하는 역바이어스전압을 바꾸는 것에 의해 상기 p n접합층이 갖는 캐피시턴스를 변경할 수 있는 것을 특징으로 한다.

본 발명의 이 L C소자에서는 역바이어스전압을 가변으로 설정할수 있다.

이것에 의해 인턱터로써 기능하는 2개의 전극 사이에 형성되는 캐패시터의 용량을 변경할 수 있어 감쇠특성을 필요에 따라서 가변으로 제어할 수 있다.

또 본 발명의 또 하나의 L C소자는 상술의 L C소자중 어느 하나에 있어서 상기 신호전달로의 출력측에 버퍼를 접속한 것을 특징으로 한다.

본 발명의 이 L C소자에서는 상술한 각 L C소자의 신호전달로를 거쳐서 출력되는 신호를 증폭하는 버퍼가 접속되어 있고, 신호의 증폭, 출력임피턴스의 정합, 후단의 회로로 부터의 영향을 방지하는 것등이 가능하게 된다.

또 본 발명의 또 하나의 L C소자는 반도체기판상에 형성된 상술한 어느 하나의 L C소자에 있어서 이 반도체기판의 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광 조사에 의해서 소거해서 구멍을 뚫고, 그 구멍을 땜납으로 표면에 솟아 오를 정도로 봉하는 것에 의해 단자를 마련한 것을 특징으로 한다.

본 발명의 이 L C소자는 상술한 L C소자중 어느 하나를 반도체 기판상에 형성한 후에 화학액상성장법등에 의해 전표면에 절연막을 형성한다. 그후, 이 절연막의 일부에 에칭이나 레이저광조사에 의해 구멍을 뚫고, 이 구멍에 땜납을 넣는 것에 의해 단자부착이 실행된다. 따라서 표면실장형의 L C소자를 간단히 제조할 수 있고, 표면실장형으로 하는 것에 의해 이 L C소자의 조립작업도 용이하게 된다.

또 본 발명의 또 하나의 반도체장치는 상술한 어느 하나의 L C소자를 반도체기판의 일부로써 형성하고, 상기 2개의 인덕터전극중 적어도 한쪽을 신호라인 또는전원라인에 삽입해서 일체성형한 것을 특징으로 한다.

본 발명의 이 반도체장치에서는 상술한 L C소자의 어느 하나를 이 반도체장치의 신호라인 또는 전원라인에 삽입해서 기판의 일부에 형성하고 있다. 이것에 의해 반도체기판상의 다른 부품과 일체적으로 제조할 수 있어 제조가 용이하게 됨과 동시에 후공정에 있어서의 부품의 조립작업이 불필요하게 된다.

또 본 발명의 L C소자의 제조방법은 반도체기판에 소정의 형상의 p영역 또는 n영역을 형성하는 제1의 공정, 상기 제1의 공정에 있어서 형성된 p영역 또는 n영역의 표면을 포함하는 일부에 반전층인 n영역 또는 p영역을 형성하는 것에 의해 소정의 형상의 p n접합층을 형성하는 제2의 공정, 상기 p n접합층의 표면에 p영역 및 n영역의 각각에 그 전체길이에 걸쳐서 전기적으로 접속되고, 각각이 소정의 인덕턴스를 갖는 2개의 인덕터전극을 형성하는 제3의 공정, 상기 2개의 인턱터전극의 각각에 접속되는 배선층을 형성하는 제4의 공정을 포함하는 것을 특징으로 한다.

본 발명의 L C소자의 제조방법은 상술한 각 L C소자를 반도체제조기술을 적용해서 제조하기 위한 방법이다. 즉 제1의 공정에 있어서 소정의 형상의 p영역 또는 n영역을 형성하고, 다음에 제2공정에 있어서 그 일부에 반전층인 n영역 또는 p영역을 형성하는 것에 의해 전체로써 소정의 형상을 갖는 p n접합층이 형성된다. 그리고 제3의 공정에 있어서 p n접합층의 형상에 대응한 형상의 2개의 전극을 형성하는 것에 의해 상술한 L C소자가 완성된다. 또 필요에 따라서 그 후의 공정에서 이 2개의 전극의 각각에 접속되는 배선층이 형성된다. 본 발병의 이 L C소자의 제조방법에 의하면 p n접합층의 형상에 대응한 형상의 소정의 인덕턴스를 갖는 2개의전극이 거의 평행하게 형성된다. 일반적으로는 도체를 나선형상으로 형성하는 것에 의해 인덕터로써 기능하지만 그 도체의 형상을 연구하는 것에 의해 또는 사용하는 주파수대역에 의해서는 도체를 나선형상 이외의 형상으로 한 경우, 예를들면 사행형상, 파형형상, 곡선형상, 직선형상등에서도 인턱터로써 기능한다.

이와 같이 상술한 L C소자는 일반적인 반도체제조기술을 응용하는 것에 의해 제조할 수 있고, 소형화 또는 저코스트화가 가능함과 동시에 다수개 동시 대량생산하는 것도 가능하게 된다.

이하 본 발명을 적용한 1실시예의 L C소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

제 1 실시예

제 1 도는 본 발명을 적용한 제l실시예의 L C소자의 평면도이다.또 제2도는 제l도의 A-A선에 있어서의 확대단면도이다.

이들 도면에 도시한 바와 같이 본 실시예의 L C소자 (100) 은 반도체기판인 p형 실리콘기판 (p - S i기판) (24) 의 표면부근에형성된 나선형상의 n+영역 (22)와 또 그 n+영역 (22) 의 일부에 형성된 나선형상의 p+영역 (20) 을 포함하고 있고, 이들 n+영역 (22) 와 p+영역 (20) 이 p n접합층(26) 을 형성하고 있다. 또 상술한 p -S i기판 (24) 와 비교해서 n+영역 (22) 및 p+영역 (20) 의 각각은 불순불농도가 높게 설정되어 있고, 이 p -S i기판 (24) 와 n+영역 (22) 는 그 사이에 역바이어스전압을 인가하는 것에 의해 아이솔레이션영역으로써 기능하도록 되어 있다. 실제로는 후술하는 접지전극 (1 8) 과 p -S i기판 (24) 를 동일한 전위로 하는것에 의해 확실하게 역바이어스의 전압을 인가하면 좋다.

또 본 실시예의 L C소자 (100) 은 상술한 n+ 영역 (22) 의 표면상에 그 전체길이에 걸쳐서 나선형상의 제1의 전극 (10) 이 형성되어 있다. 마찬가지로 p+ 영역 (20) 의 표면상에 그 전체길이에 걸쳐서 제2의 전극 (12) 가 형성되어 있다. 그리고 제1의 전극 (10) 의 양끝에는 2개의 입출력전극(14) , (16) 이 접속되어 있다. 제2의 전극 (12) 의 한쪽끝 (예를들면 입출력전극 (14) 에 대응하는 측) 에는 접지전극 (18) 이 마련되어 있다. 이와 같이 제1의 전극 (10) 에 대한 입출력전극 (14) , (16) 및 제2의 전극 (12) 에 대한 접지전극 (18) 의 부착은 제l도에 도시한 바와 같이 얇은 n+ 영역 (22) 또는 p+ 영역 (20) 을 손상하지 않도록 능동영역의 외측에서 실행한다.

이와 같은 구조를 갖는 본 실시예의 L C소자 (100) 은 나선형상을 갖고 있는 제1 및 제2의 전극 (10) , (12) 가 각각 인덕터도체로써 기능하게 된다. 또 제1 및 제2의 전극 (10), (12) 의 각각에 전기적으로 접속된 p n접합층 (26) 은 역바이어스의 상태에서 나선형상의 캐패시터로써 기능한다. 따라서 제 1 및 제2의 전극 (10) , (12) 에 의해 형성되는 인덕터와 p n 접합층 (26) 에 의해서 형성되는 캐패시터가 분포정수적으로 존재하는 L C소자 (100) 으로 된다.

제3도A는 본 실시예의 L C소자 (100) 의 등가회로를 도시한 도면이다. 제3도A에 도시한 바와 같이 나선형상을 갖는 제1의 전극 (10)이 인덕턴스L 1을 갖는 인턱터로써 기능하고, 한쪽의 입출력전극 (14) 에서 입력된 신호가 이 제l의 전극 (10) 을 거쳐서 전달되어 다른쪽의 입출력전극 (16) 에서 출력된다. 또 나선형상을 갖는 제2의 전극 (12) 가 인덕턴스L 2를 갖는 인덕터로써 기능하고, 한쪽끝에 마련된 접지전극(18)이 접지되거나 또는 고정전위E의 전원에 접속되어 사용된다.

이와 같은 접속상태에 있어서 입출력전극 (14) 에 입력되는 전압레벨을 접지전극 (18) 의 전압레벨 (OV 또는 고정전위E) 보다도 높게 설정한 경우에는 n+ 영역 (22) 와 p+ 영역 (20) 으로 이루어지는 p n접합층 (26) 에 역바이어스전압이 걸리므로 이 p n접합층 (26) 이 캐패시턴스C를 갖는 캐패시터로써 기능한다. 또 이 캐피시터는 제1의 전극 (10) 과 제2의 전극 (12) 의 전체길이에 걸쳐서 분포정수적으로 형성되어 있고, 종래의 집중정수형의 L C소자에는 없는 우수한 감쇠특성을 발휘할 수 있다.

또 제3도B는 p n접합층 (26) 에 강제적으로 역바이어스전압을 인가한 것이고, 이것에 의해 확실하게 p n접합층 (26) 을 캐패시터로써 동작시킬 수 있다. 구체적으로는 입출력전극 (14) 와 접지전극 (18) 사이에 소정의 역바이어스전압을 인가하기 위한 바이어스용 전원 (28) 을 접속함과 동시에 입력신호중의 직류성분만을제거하기 위한 콘덴서 (30) 을 입출력전극 (14) 측에 접속한다.

이와 같은 회로를 부가하는 것에 의해 p n접합층 (26) 에 대해서 일정한 역바이어스전압을 항상 인가할 수 있음과 동시에 이 역바이어스전압에 중첩된 신호를 본 실시예의 L C소자 (100) 에 입력할수 있다.

또 입출력전극 (16) 에서 출력되는 신호에는 역바이어스전압이 인가되어 있으므로 또 그 후에 콘덴서 (32) 를 접속하는 것에 의해 직류성분인 이 역바이어스전압분을 제거하는 것이 바람직하다.

또 제3도C는 상술한 바이어스용 전원 (28) 대신에 역바이어스의 전압레벨을 임의로 변경할 수 있는 가변바이어스용 전원 (34) 를 접속한 것이다. 일반적으로 p n접합층(26) 에 인가되는 역바이어스전압의 대소에 따라서 p n접합면에 발생하는 공핍층의 두께가 변화하므로 이것에 따라 캐패시턴스C도 변동한다. 따라서 2개의 입출력전극 (14) , (16) 을 거쳐서 p n접합층 (26) 에 인가되는 역바이어스전압을 바꾸는 것에 의해 분포정수적으로 존재하는 캐패시턴스C를 변경시켜 L C소자 (100) 전체로써의 감쇠특성을 조정 또는 변경할 수 있다.

제4도A, B, C 및 D는 본 실시예의 L C소자 (100) 의 제조공정을 도시한 도면이고, 제l도의 B-B선에 있어서의 단면의 각 제조공정마다의 상태가 도시되어 있다.

(1) 에피택셜층의 성장 :

우선 최초에 p - S i기판 (24) (웨이퍼) 표면의 산화막을 제거한 후에 p -S i기판 (24) 의 표면전체에 n+ 형 에피택셜층 (25) 를 성장시킨다 (제4도A) .

(2) 아이솔레이션영역의 형성 :

다음에 제l도 및 제2도에 도시한 n+ 영역 (22) 및 영역 (20) 을 제외한 영역을 아이솔레이션영역으로 하기 위해서 p형 불순물의 확산 또는 이온주입을 실행한다.

구채적으로는 우선 에피택셜층 (25) 의 표면을 일산화해서 산화막 (70) 을 형성한다. 그리고 포토리도그래피에 의해서 p영역을 형성해야할 위치의 산화막, (70) 을 제거한 후에, p형 불순물물 열확산 또는 이온주입에 의해 선택적으로 첨가하는 것에 의해 p영역이 선택적으로 형성된다. 이와 같이 해서 형성된 p영역은 p-Si기판 (24) 의 일부로 되어 아이솔레이션영역을 형성한다 (제4도B) .

이와 같이 해서 아이솔레이션영역의 형성이 실행된 결과, 남겨진 에피택셜층 (25) 에 의해서 나선형상의 n+ 영역 (22) 가 형성된다.

(3) p n접합층의 형성 :

다음에 나선형상으로 형성된 n+ 영역 (22) 의 일부에 p형 불순물을 열확산 또는 이온주입에 의해 도입하는 것에 의해 나선형상의 p+ 영역 (20) 을 형성한다.

구체적으로는 우선 n+ 영역 (22) 를 포함하는 p-S i기판 (24) 의 표면을 열산화해서 산화막 (72) 를 형성한다. 그리고 포토리도그래피에 의해서 p+ 영역 (20) 을 형성해야할 위치의 산화막 (72) 를 제거한 후에, p형 불순물을 열확산 또는 이온주입에 의해 선택적으로 첨가하는 것에 의해 p+ 영역 (20) 이 선택적으로 형성된다.

이 p+ 영역 (20) 은 앞서 형성된 n+ 영역 (22) 중에 형성할 필요가 있으므로 이미 도입되어 있는 n형 불순물의 양 이상의 p형 불순물을 첨가하는 것에 의해 p+ 영역 (20) 이 형성된다(제4도C) .

이와 같이 해서 n+ 영역 (22) 와 p+ 영역 (20) 으로 이루어지는 나선형상의 p n접합층 (26) 이 형성된다.

(4)제1 및 제2전극의 형성:

다음에 열산화에 의해 표면에 산화막 (74) 를 형성한 후에 포토리도그래피에 의해서 n+ 영역 (22) 와 p+ 영역 (20) 의 각각의 표면에 나선형상의 구멍을 뚫고, 그후 이 나선형상으로 구멍이 뚫린 부분에 예를들면 알루미늄이나 동 또는 금등을증착하는 것에 의해 제1 및 제2의 전극 (10) , (12) 를 형성한다(제4도D) .

그후, 2개의 입출력전극 (14) , (16) 및 접지전극 (18) 의 각각을 알루미늄등의 증착에 의해 형성한다.

최후에 전면에 P-글래스를 부착시킨후, 가열해서 평탄한 표면을 형성하는 것에 의해 L C소자 (100) 이 완성된다.

본 실시예의 L C소자 (100) 을 제조하는 공정은 구체적으로는 통상의 바이폴라트랜지스터 또는 다이오드를 제조하는 공정과 유사하고, p n접합층 (26) 이나 그 사이의 아이솔레이션영역의 형상등이 다른 것이다. 따라서 일반적인 바이폴라트랜지스터를 제조하는 공정에 있어서 포토마스크의 형상을 변경하는 것에 의해 대응할 수 있어 제조가 용이함과 동시에 소형화에도 적합하다. 또, 일반적인 바이폴라트랜지스터나 M O S F E T등의 반도체부품과 동일기판상에 형성하는 것이 가능하고, I C나 L S I의 일부로써 형성할 수 있다. 또한 I C나 L S I의 일부로써 형성한 경우에는 후공정에 있어서의 부품의 조립작업을 생략할 수 있다.

또 상술한 본 실시예의 제조공정에 있어서는 최초에 에피택셜성장에 의해 n+ 영역을 표면전체에 형성한 후에 아이솔레이션을 실행하는 경우를 예로써 설명했지만 p -S i기판 (24) 의 표면에 산화막을 형성한 후에 포토리도그래피에 의해 나선형상의 n+ 영역 (22) 에 대응하는 창을 뚫고, 이 부분에 열확산 또는 이온주입에 의해 n형 불순물을 도입하는 것에 의해 n+ 영역 (22) 를 형성한 후에, 동일한 방법으로 직접적으로 p+ 영역 (20) 을 형성해도 좋다.또 p n접합층을 형성하는 방법에 대해서는 일반적인 반도체계조기술을 사용할 수 있다.

이와 같이 본 실시예의 L C소자 (100) 은 제1 및 제2의 전극 (10) , (12) 의 각각이 인덕터를 형성함과 동시에 이들의 전극에 따라서 형성된 나선형상의 p n접합층 (26) 이 역바이어스로 사용되는 것에 의해 캐패시터로써 기능한다. 또한 제1 및 제2의 전극 (10) , (12) 의 전체길이에 걸쳐서 p n접합층 (26) 이 형성되어 있으므로 제1 및 제2의 전극 (10) , (12) 에 형성되는 인덕턴스L 1 , L 2 및 p n접합층 (26) 에 의해서 형성되는 캐페시턴스C가 분포정수적으로 존재한다.

따라서 제2의 전극 (12) 의 한쪽끝에 마련된 접지전극 (18) 을 접지 또는 고정전위로 접속함과 동시에 제1의 전극 (10) 을 신호의 전달로로써 사용한 경우에는 입력된 신호에 대해서 넓은 대역에서 양호한 감쇠특성을 갖는 L C소자로 된다.

또 상술한 바와 같이 이 L C소자 (100) 은 일반적인 바이폴라트랜지스터등의 제조기술을 응용해서 제조할 수 있으므로 제조가 용이하고, 소형화등에도 적합하다. 또 반도체기판의 일부로써 이 L C소자를 제조한 경우에는 동일의 반도체기판상의 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 된다.

또 본 실시예의 L C소자 (100) 은 p n접합층 (26) 에 인가하는 역바이어스전압의 값을 바꾸는 것에 의해 분포정수적으로 형성되는 캐패시터의 용량C를 가변으로 제어할 수 있어 L C소자 (100) 의 전체의 주파수특성을 조정 또는 변경할 수 있다.

또 상술한 제l실시예는 제1의 전극 (10) 을 신호의 전달로로써 사용했지만 제2의 전극 (12) 를 신호의 전달로로써 사용하도록 해도 좋다(이 점은 후술하는 각실시예에 대해서도 마찬가지이다) . 즉, 제2의 전극 (12) 의 양끝에 입출력전극 (14) , (16) 을 접속하는 것에 의해 이 제2의 전극 (12) 를 신호의 전달로로써 사용함과 동시에 제1의 전극 (10) 의 한쪽끝에 접지전극 (18) 을 접속하고, 이 접지전극 (18) 을 접지 또는 고정전위에 접속해도 좋다.

또 제5도는 제2의 전극 (12) 를 p-S i기판 (24) 의 반대면 (이면) 측에 제1의 전극 (10) 에 거의 대향하도록 배치한 경우의 제l실시예의 변형예를 도시한 도면이다. 뒷면의 전극의 형상이 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 좌측윗방향으로 약간 어긋나게 해서 표시하고 있다. 제6도는 제5도의 A-A선에 있어서의 확대단면을 도시한 도면이고, 제2도에 대응하는 것이다. 이와 같이 나선형상의 2개의 전극 (10) , (12) 를 p n접합층 (26) 을 거쳐서 거의 대향시켜서 배치한 경우라도 제1도 및 제2도에 도시한 L C소자 (100) 과 마찬가지로 제1 및 제2의 전극 (10) , (12) 의 각각이 인덕터로써 기능함과 동시에 이들 사이에는 분포정수적으로 캐패시터가 형성되는 것에는 변함이 없고, 양호한 주파수특성을 갖음과 동시에 제조가 용이하다는 등의 이점을 갖게 된다. 특히 이와 같이 제1 및 제2의 전극 (10) , (12) 를 거의 대향시키는 경우에는 제 l 도에 도시한 바와같이 거의 동일면내에 평행하게 배치한 경우와 비교해서 실장면적을 작게할 수 있는 이점도 있다.

그런데 제6도에 단면구조를 도시한 이 L C소자에 있어서는 p n접합층 (26) 전체가 큰 대향전극 (n영역 (22) 와 p영역 (20) 의 각각이 대향전극에 상당한다) 을 갖는 l개의 캐패시터라고 고려된다. 그러나 n영역 (22) 와 p영역 (20) 의 각각은 비교적 큰 비저항을 갖고, 서로 대향하는 제l의 전극 (10) 과 제2의 전극 (10) 사이는 거리적으로 가까우므로 제1 및 제2의 전극 (10) , (12) 사이에 교류신호를 흐르게 한 경우에는 그들 부근에 위치하는 p n접합층 (26) 이 만드는 나선형상의 캐패시터를 거쳐서 대부분의 교류신호가 흐르고, 제1의 전극 (10) 과 제2의 전극 (12) 의 직접적으로는 대향하지 않는 부분끼리 사이의 부근에 위치하는 p n접합층 (26) 이 만드는 캐패시터틀 거쳐서는 거의 교류신호가 흐르지 않는다. 따라서 제1의 전극 (10) 과 제2의 전극 (12) 가 대향해서 배치되는 부분끼리 이외의 사이의 p n접합층 (26) 은 캐패시터로써 실질적으로 기능하는 일은 없고, 제1 및 제2의 전극 (10) , (12) 의 대향부분의 p n접합층 (26) 만이 캐패시터로써 기능하게 된다.

제2실시예

본 발명의 제2실시예의 L C소자는 기본적으로 제l실시예의 L C소자와 동일하지만 제1의 전극 (10) , 제2의 전극 (12) 및 p n접합층 (26) 이 비나선형상으로 되어 있는 점이 제l실시예의 L C소자와의 주요한 상이점이다. 또 본 실시예의 각 도면의 제 l실시예에 대응하는 신호는 제l실시예의 부호와 동일하게 하였다.

제7도는 본 발명을 적용한 제2실시예의 L C소자 (200) 의 평면도이다. 또 제8도는 제7도의 A-A선에 있어서의 확대단면도이다.

제9도는 사행형상의 전극에 의해서 형성되는 인덕터의 원리를 도시한 도면이다. 제9도에 도시한 바와 같이 오목볼록형상으로 굴곡된 사행형상을 갖는 전극 (10) 또는 (12) 에 한쪽방향의 전류를 흐르게 한 경우에는 인접하는 오목볼록부분에서 방향이 반대로 되는 자속이 교대로 발생하여 마치 1/2턴의 코일이 직렬로 접속된 상태로 된다. 따라서 L C소자 (200) 은 전체로써 제l실시예에 있어서의 나선형상의 전극과 마찬가지로 소정의 인덕턴스를 갖는 인덕터도체로써 기능시킬 수 있다.

또 제10도는 제2의 전극 (12) 를 p -S i기판 (24) 의 반대면 (이변) 측에 제1의 전극 (10) 과 거의 대향하도록 배치한 경우의 제l실시예의 변형예를 도시한 도면이다. 뒷면의 전극의 형상을 평면도에서 판변할 수 있도록 편의상 그 위치를 도면의 좌측 윗방향으로 약간 어긋나게 해서 표시하고 있다. 또 제10도의 A-A선에 있어서의 확대단면은 대응하는 제l실시예의 단면도인 제6도와 동일하게 된다. 이와 같이 2개의 전극 (10) , (12) 를 p n접합층 (26) 을 거쳐서 거의 대향시켜서 배치한 경우라도 제7도 및 제8도에 도시한 L C소자 (200) 과 마찬가지로 제1 및 제2의 전극 (10) , (12) 의 각각이 인턱터로써 기능함과 동시에 이들 사이에는 분포정수적으로 캐패시터가 형성되는 것에는 변함이 없고, 양호한 주파수특성을 갖음과 동시에 제조가 용이하다는 등의 이점을 갖게 된다.

이와 같이 본 실시예의 L C소자 (200) 은 제1 및 제2의 전극 (10) , (12) 의 각각이 인덕터를 형성함과 동시에 이들 전극에 따라서 형성된 비나선형상의 p n접합층 (26) 이 역바이어스로 사용되는 것에 의해 캐패시터로써 기능한다. 또한 제1 및 제 2의 전극 (10) , (12) 의 전체길이에 걸쳐서 p n접합층 (26) 이 형성되어 있으므로 제1 및 제2의 전극 (10) , (12) 에 형성되는 인덕턴스L1 , L2 및 p n접합층 (26) 에 의해서 형성되는 캐패시턴스C가 분포정수적으로 존재한다.

따라서 제2의 전극 (12) 의 한쪽끝에 마련된 접지전극 (18) 을 접지 또는 고정전위에 접속함과 동시에 제1의 전극 (10) 을 신호의 전달로로써 사용한 경우에는 입력된 신호에 대해서 넓은 대역에서 양호한 감쇠특성을 갖는 L C소자로 된다.

또 상술한 바와 같이 이 L C소자 (200) 은 일반적인 바이폴라트랜지스터등의 제조기술을 응용해서 제조할 수 있으므로 제조가 용이하고, 소형화등에도 적합하다. 또 반도체기판의 일부로써 이 L C소자를 제조한 경우에는 동일한 반도체기판상의 다른 부품과의 배선도 동시에 실행할 수 있어 후공정에 있어서의 조립작업등이 불필요하게 된다.

또 본 실시예의 L C소자 (200) 은 p n접합층 (26) 에 부가하는 역바이어스전압의 값을 바꾸는 것에 의해 분포정수적으로 형성되는 캐패시터의 용량C를 가변으로 제어할 수 있어 L C소자 (200) 의 전체의 주파수특성을 조정 또는 변경할 수 있다.

또 본 실시예의 L C소자 (200) 은 제l의 전극 (10) 및 제2의 전극 (12) 가 비나선형상으로 되어 있으므로 신호의 입출력용의 배선을 제1의 전극 (10) 및 제2의 전극 (12) 와 동일평면상에서 교차하는 일없이 실행할 수 있다는 특징도 갖는다.

또 나선형상의 제l의 전극 (10) 및 제2의 전극 (12) 로 한 경우에는 제l의 전극 (10) 및 제2의 전극 (12) 의 양끝부중의 한쪽이 중심부에 위치하고, 다른쪽이 주변부에 위치하는 것에 대해서 본 실시예의 L C소자 (200) 에서는 사행형상의 제1의 전극 (10) 및 제2의 전극 (12) 의 양끝이 주변부에 위치하므로 단자를 마련하거나 다른 회로소자와 접속할때에 적합하다.

제3실시예

다음에 본 발명의 제3실시예의 L C소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

제11 도는 제3실시예의 L C소자 (300) 의 평면도이다. 상술한 제l실시예의 L C소자 (100) 은 나선형상의 제1 및 제2의 전극 (10) , (12) 가 거의 전체길이에 걸쳐서 평행하게 즉, 거의 동일한 길이로 형성된 것이지만 본 실시예의 L C소자 (300) 은 제l도에 도시한 제l실시예의 제2의 전극 (12) 의 길이를 짧게함과 동시에 이것에 대응하는 p n접합층 (26) 도 짧게 한 점에 특징이 있다.

제11도에 도시한 바와 같이 제2의 전극 (12) 및 대응하는 p n접합층 (26) 을 부분적으로 생략한 경우라도 짧게 된 제2의 전극 (12) 에 의해 형성되는 인덕터와 짧게 된 p n접합층 (26) 에 의해 형성되는 캐패시터가 분포정수적으로 형성되므로 제1도에 도시한 L C소자 (100) 과 마찬가지로 양호한 감쇠특성을 갖게 된다.

제12도A는 본 실시예의 LC소자 (300) 의 등가회로를 도시한 도면이다. 제1 2도A에 도시한 바와 같이 제2의 전극 (12) 의 턴수가 적어진 분만큼 인덕턴스L3도 작게 되고, 이들에 대응해서 분포정수적으로 존재하는 캐패시턴스C l도 작게 된다.

또 제12도B 및 제12도C에 도시한 바와 같이 입출력전극 (14) 와 접지전극 (18) 사이에 바이어스용 전원 (28) (또는 가변 바이어스용 전원 (34) ) 과 함께 신호전달로의 입력측과 출력측에 콘덴서 (30) , (32) 를 삽입하는 것에 의해 p n접합층 (26) 의 역바이어스를 확실하게 실현할 수 있음과 동시에 이 역바이어스전압의 값을 가변으로 제어하는 것에 의해 특성을 변경할 수 있는 점은 상술한 각 실시예와 동일하다.

이와 같이 본 실시예의 L C소자 (300) 은 한쪽이 짧은 제1및 제2의 전극 (10) , (12) 와 함께 이들 사이에 p n접합층 (26) 을 형성하는 것에 의해 인덕터와 캐패시터가 분포정수적으로 존재하고, 양호한 감쇠특성을 갖는 소자로써 기능할 수 있다. 또 L C소자 (300) 을 반도체제조기술을 이용해서 제조할 수 있는 점이나 L S I등의 일부로써 형성할 수 있음과 동시에 이 경우에는 후공정에 있어서의 배선처리를 생략할 수 있는 등에 대해서는 상술한 각 실시예의 L C소자 (100) 등과 동일하다.

제13도는 제2의 전극 (12) 를 p -S i기판 (24) 의 반대면측에 제1의 전극 (10) 에 거의 대향하도록 배치한 경우의 변형예를 도시한 도면이다. 뒷면의 전극의 형상이 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 좌측윗방향으로 약간 어긋나게 해서 표시하고 있다. 그 도면에 도시한 바와 같이 나선형상으로 길이가 다른 제1 및 제2의 전극 (10) , (12) 를 거의 대향시켜서 배치한 경우라도 제11도에 도시한 L C소자 (300) 과 마찬가지로 제1 및 제2의 전극 (10) , (12) 의 각각이 인덕터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되는 것에는 변함이 없고, 양호한 주파수특성을 갖음과 동시에 제조가 용이하다는 등의 이점을 갖게 된다.

그런데 이 L C소자도 제6도에 단면구조를 도시한 제l실시예의 변형예의 L C소자와 동일한 단면구조를 갖고 있고, 실질적으로 교류전류가 흐르는 캐패시터로써 작용하는 부분은 서로 대향하는 전극의 부근에 위치하는 나선형상의 p n접합층(26) 만인 것은 제l실시예의 변형예의 L C소자에 대해서 설명한 바와 같다.

제4실시예

본 발명의 제4실시예의 L C소자는 기본적으로 제3실시예의 L C소자와 동일하지만 제l의 전극 (10), 제2의 전극 (12) 및 p n접합층 (26) 이 비나선형상으로 되어 있는 점이 제3실시예의 L C소자와의 주요한 상이점이다. 또 본 실시예의 각 도면의 제3실시예에 대응하는 부호는 제3실시예의 부호와 동일하게 하였다.

제14도는 제4실시예의 L C소자 (400) 의 평면도이다. 상술한 제2실시예의 L C소자 (200) 은 사행형상의 제1 및 제2의 전극 (10) , (12) 가 거의 전체길이에 걸쳐서 평행하게 즉, 거의 동일한 길이로 형성된 것이지만 본 실시예의 L C소자 (400) 은 제7도에 도시한 제2실시예의 제2의 전극 (12) 의 길이를 짧게 함과 동시에 이것에 대응하는 p n접합층 (26) 도 짧게 한 점에 특징이 있다.

본 실시예의 L C소자 (400) 의 등가회로는 인덕턴스와 캐패시턴스의 값을 제외하고, 제3실시예의 등가회로, 즉 제12도A와 동일하다. 동일도면에 도시한 바와 같이 제2의 전극 (12) 의 오목볼록수가 적게 된 분만큼 인덕턴스L3도 작게 되고, 이것에 대응해서 분포정수적으로 존재하는 캐패시턴스C l도 작게 된다.

제12도A에 도시한 바와 각이 제2의 전극 (12) 및 대응하는 p n접합층 (26) 을 부분적으로 생략한 경우라도 짧게 된 제2의 전극 (12) 에 의해 형성되는 인덕터와 짧게 된 p n접합층 (26) 에 의해 형성되는 캐패시터가 분포정수적으로 형성되므로 제7도등에 도시한 L C소자 (200) 과 마찬가지로 양호한 감쇠특성을 갖게 된다.

또 제3실시예의 제12도B 및 제12도C와 마찬가지로 입출력전극 (14) 와 접지전극 (18) 사이에 바이어스용 전원 (28) (또는 가변바이어스용 전원 (34) ) 와 함께 신호전달로의 입력측과 출력측에 콘덴서 (30) , (32) 를 삽입하는 것에 의해 p n접합층 (26) 의 역바이어스를 확실하게 실현할 수 있음과 동시에 이 역바이어스전압의 값을 가변으로 제어하는 것에 의해 분포정수적으로 형성되는 캐패시터의 용량C를 가변으로 제어할 수 있어 L C소자 (400) 의 전체의 주파수특성을 조정 또는 변경할 수 있는 점은 상술한 각 실시예와 동일하다.

또 상기 각 실시예와 마찬가지로 본 실시예의 경우도 제15도에 도시한 바와 같이 제2의 전극 (12) 를 p -S i기판 (24) 의 반대면측에 제1의 전극 (10) 에 거의 대향하도록 배치할 수도 있다. 제15도에서는 뒷면의 전극의 형상이 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 좌측윗방향으로 약간 어긋나게 해서 표시하고 있다. 그 도면에 도시한 바와 같이 길이가 다른 비나선형상의 제1 및 제2의 전극 (10) , (12) 를 거의 대향시켜서 배치한 경우라도 제 14도에 도시한 L C소자 (400) 과 마찬가지로 제1 및 제2의 전극 (10) , (12) 의 각각이 인덕터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되는 것에는 변함이 없고, 양호한 주파수특성을 갖는 등, 제14도의 경우와 동일한 특징을 갖는다.

또 L C소자 (400) 을 반도체제조기술을 이용해서 제조할 수 있는 점이나 L S I등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 각 실시예의 L C소자와 동일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

또 본 실시예의 L C소자 (400) 은 제1의 전극 (10) 및 제2의 전극 (12) 가비나선형상으로 되어 있으므로 신호의 입출력용의 배선을 제1의 전극 (10) 및 제2의 전극 (12) 와 동일평면상에서 교차하는 일없이 실행할 수 있다는 특징도 갖는다.

또 나선형상의 제1의 전극 (10) 및 제2의 전극 (12) 로 한경우에는 제1의 전극 (10) 및 제2의 전극 (12) 의 양끝부중의 한쪽이 중심부에 위치하고, 다른쪽이 주변부에 위치하는 것에 대해서 본 실시예의 L C소자 (400) 에서는 사행형상의 제l의 전극 (10) 및 제2의 전극 (12) 의 양끝이 주변부에 위치하므로 단자를 마련하거나 다른 회로소자와 접속할때에 적합하다.

제5실시예

다음에 본 발명의 제5실시예의 L C소자 (500) 에 대해서 도면을 참조하면서 구체적으로 설명한다.

상술한 각 실시예의 L C소자 (100) 등은 3단자형의 통상모드형 소자로써 기능하는 것이지만 본 실시예의 L C소자 (500) 은 4단자형의 공통모드형 소자로써 기능하도록 형성되어 있는 점에 특징이 있다.

제16도는 제5실시예의 L C소자 (500) 의 평면도이다. 제16도에 도시한 바와 같이 제5실시예의 L C소자 (500) 은 나선형상의 제2의 전극 (12) 의 양끝에 입출력전극 (36) , (38) 이 마련되어 있고, 이점이 제l도에 도시한 L C소자 (100) 과 다르다. 제17도A는 제5실시예의 L C소자의 등가회로를 도시한 도면이다. 제17도A에 도시한 바와 같이 2개의 입출력전극 (14) , (16) 사이에 형성된 제1의 전극 (10) 이 인덕턴스L l을 갖는 인덕터로써 기능함과 동시에 2개의 입출력전극 (36) , (38)사이에 형성된 제2의 전극 (12) 가 인덕턴스L2를 갖는 인덕터로써 기능한다. 또한 이들 2개의 인덕터 사이에는 제l실시예의 L C소자 (100) 과 마찬가지로 캐패시턴스C를 갖는 캐패시터가 p n접합층 (26) 에 의해 분포정수적으로 형성된다.

이와 같이 본 실시예의 L C소자 (500) 은 제1의 전극 (10) 뿐만아니라 제2의 전극 (12) 의 양끝에도 2개의 입출력전극 (36) , (38) 을 마련하는 것에 의해 양호한 감쇠특성을 갖는 4단자공통모드형 소자로써 기능할 수 있다.

또 p n접합층 (26) 은 제2의 전극 (12) 에 대해서 제1의 전극 (10) 의 상대적 전위가 높은 역바이어스시에 캐패시터로써 동작하므로 상술한 4단자공통모드소자로써 동작시키기 위해서는 제1의 전극 (10) 측에 입력하는 신호레벨을 제2의 전극 (12) 측에 입력하는 신호레벨보다도 높게 설정할 필요가 있다.

제17도B는 제1 및 제2의 전극 (10) , (12) 사이에 강제적으로 역바이어스전압을 인가하도록 한 것이고, 이 역바이어스전압의 인가는 바이어스용 전원 (28) 에 의해 실행된다. 또 본 실시예의 L C소자 (500) 에 있어서는 입출력전극 (14) 및 (36) 의 양쪽에 대해서 신호가 입력되므로 제l실시예에서 사용한 콘덴서 (30) 이외에 콘덴서 (40) 을 입출력전극 (36) 측에 접속한다.

이와 각이 2개의 콘덴서 (30) , (40) 을 사용하는 것에 의해 2개의 입출력전극 (14) , (36) 의 각각에 입력되는 신호에서는 직류성분이 제거되고, 각각의 신호의 교류성분만이 바이어스용 전원 (28) 에서 인가되는 역바이어스전압에 중첩되어 본 실시예의 L C소자 (500) 에 입력되게 된다.

따라서 본 실시예의 L C소자 (500) 은 p n접합층 (26) 에 대해서 확실하게역바이어스전압을 인가할 수 있고, 인덕터와 함게 캐패시터가 분포정수적으로 형성된다. 이것에 의해 양호한 감쇠특성이 얻어진다.

또 제17도C는 제17도B의 바이어스용 전원 (28) 을 가변바이어스용 전원 (34) 로 치환한 것이다. 즉 가변바이어스용 전원 (34) 에 의해 역바이어스전압을 변화시킬수 있고, 이것에 의해 p n접합층 (26) 이 갖는 캐패시턴스C의 변경, 즉 L C소자 (500) 전체의 특성변경이 가능하게 된다.

제18도는 제2의 전극 (12) 를 p - S i기판 (24) 의 반대면측에 제1의 전극 (10) 에 거의 대향하도록 배치한 경우의 제5실시예의 변형예를 도시한 도면이다. 뒷면 전극의 형상이 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 좌측윗방향으로 약간 어긋나게 해서 표시하고 있다. 제18도에 도시한 바와 같이 나선형상의 제1 및 제2의 전극 (10) , (12) 를 거의 대향시켜서 배치한 경우라도 제16도에 도시한 L C소자 (500) 과 마찬가지로 제1 및 제2의 전극 (10) , (12) 의 각각이 인덕터로써 기능하고, 이들 사이에 분포정수적으로 캐패시터가 형성되는 4단자공통모드형 소자로 할 수 있고, 양호한 주파수특성을 갖음과 동시에 제조가 용이하다는 등의 이점을 갖게 된다.

그런데 이 L C소자도 제6도에 단면구조를 도시한 제1실시예의 변형예인 L C소자와 동일한 단면구조를 갖고 있고, 실질적으로 교류전류가 흐르는 캐패시터로써 작용하는 부분은 서로 대향하는 전극의 부근에 위치하는 나선형상의 p n접합층 (26) 만인 것은 제l실시예의 L C소자에 대해서 설명한 바와 같다.

또 본 실시예에서는 제1실시예의 L C소자 (100) 에 대응하는 경우, 즉 제l의전극과 제2의 전극의 길이가 동일한 경우만을 도시해서 설명했지만 제3실시예의 L C소자 (300) 에 대응하는 경우, 즉 제1의 전극과 제2의 전극의 길이가 다른 경우도 마찬가지로 4단자의 공통모드형 L C소자를 구성할 수 있는 것은 물론이다.

또 L C소자 (500) 을 반도체제조기술을 이용해서 제조할 수 있는 점이나 L S I등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 각 실시예의 L C소자와 동일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

제6실시예

본 발명의 제6실시예의 L C소자는 기본적으로 제5실시예의 L C소자와 동일하지만 제1의 전극 (10) ,제2의 전극 (12) 및 p n접합층 (26) 이 비나선형상으로 되어 있는 점이 제5실시예의 L C소자와의 주요한 상이점이다. 또 본 실시예의 각 도면의 제 5실시예에 대응하는 부호는 제5실시예의 부호와 동일하게 했다.

제19도는 제6실시예의 L C소자 (600) 의 평면도이다. 제 19도에 도시한 바와 같이 제6실시예의 L C소자 (600) 은 비나선형상의 제2의 전극 (12) 의 양끝에 입출력전극 (36) , (38) 이 마련되어 있고, 이점이 제7도에 도시한 L C소자 (200) 과 다르다.

본 실시예의 L C소자 (600) 의 등가회로는 인덕턴스와 캐패시턴스의 값을 제외하고, 제5실시예의 등가회로, 즉 제17도A와 동일하다. 제5실시예의 경우와 마찬가지로 제17도A에 도시한 바와같이 2개의 입출력전극 (14) , (16) 사이에 형성된 제1의 전극 (10) 이 인덕턴스L l을 갖는 인덕터로써 기능함과 동시에 2개의 입출력전극 (36) , (38) 사이에 형성된 제2의 전극 (12) 가 인턱던스L2를 갖는 인덕터로써 기능한다. 또한 이들 2개의 인덕터간에는 상술한 각 실시예의 L C소자 (100) 등과 마찬가지로 캐패시턴스C를 갖는 캐패시터가 p n접합층 (26) 에 의해 분포정수적으로 형성된다.

이와 같이 본 실시예의 L C소자 (600) 은 제l의 전극 (10) 뿐만 아니라 제2의 전극 (12) 의 양끝에도 2개의 입출력전극 (36) , (38) 을 마련하는 것에 의해 양호한 감쇠특성을 갗는 4단자공통모드형 소자로써 기능할 수 있다.

또 제5실시예의 경우와 마찬가지로 콘덴서 및 정전압원을 제17도B 또는 제17도C에 도시한 바와 같이 본 실시예의 L C소자에 접속하는 것에 의해서 p n접합층 (26) 에 일정 또는 가변의 역바이어스전압을 확실하게 인가할 수 있다.

이것에 의해 제5실시예의 경우와 마찬가지로 p n접합층 (26) 을 확실하게 캐패시터로써 동작시킬 수 있고, 또 역바이어스를 가변으로한 경우는 p n접합층 (26) 이 갖는 캐패시턴스C의 변경, 즉 L C소자 (600) 전체의 특성의 변경이 가능하게 된다.

또 상기 각 실시예와 마찬가지로 본 실시예의 경우도 제20도에 도시한 바와 같이 제2의 전극 (12) 를 p - S i기판 (24) 의 반대면측에 제l의 전극 (10) 에 거의 대향하도록 배치할 수도 있다. 제20도에서는 뒷면의 전극의 형상이 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 좌측윗방향으로 약간 어긋나게 해서 표시하고 있다. 제20도에 도시한 바와 같이 비나선형상의 제1및 제2의 전극 (10) , (12) 를 거의 대향시켜서 배치한 경우라도 제19도에 도시한 L C소자 (600) 과 마찬가지로 제1 및 제2의 전극 (10) , (12) 의 각각이 인덕터로써 기능하고, 이들 사이에 분포정수적으로 캐패시터가 형성되는 4단자공통모드형 소자로할 수 있고, 양호한 주파수특성을 갖음과 동시에 제조가 용이하다는 등, 제19도의 경우와 동일한 특징을 갖는다.

또 본 실시예에서는 제2실시예의 L C소자 (200) 에 대응하는 경우, 즉 제1의 전극과 제2의 전극의 길이가 동일한 경우만을 도시해서 설명했지만 제4실시예의 L C소자 (400) 에 대응하는 경우, 즉 제1의 전극과 제2의 전극의 길이가 다른 경우도 마찬가지로 4단자의 공통모드형 L C소자를 구성할 수 있는 것은 물론이다.

또 L C소자 (600) 을 반도체제조기술을 이용해서 제조할 수 있는 점이나 L S I등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 각 실시예의 L C소자와 동일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

또 본 실시예의 L C소자 (600) 은 제1의 전극 (10) 및 제 2의 전극 (12) 가 비나선형상으로 되어 있으므로 신호의 입출력용의 배선을 제l의 전극 (10) 및 제2의 전극 (12) 와 동일평면상에서 교차하는 일없이 실행할 수 있다는 특징도 갖는다.

또 나선형상의 제1의 전극 (10) 및 제2의 전극 (12) 로 한 경우에는 제1의 전극 (10) 및 제2의 전극 (12) 의 양끝부중의 한쪽이 중심부에 위치하고, 다른쪽이 주변부에 위치하는 것에 대해서 본 실시예의 L C소자 (600) 에서는 사행형상의 제1의 전극 (10) 및 제2의 전극 (12) 의 양끝이 주변부에 위치하므로 단자를 마련하거나 다른 회로소자와 접속할때에 적합하다.

제7실시예

다음에 본 발명의 제7실시예인 L C소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

상술한 각 실시예의 L C소자 (100) 등은 제2의 전극 (12) 를 1개의 도체로 형성하고 있었지만 본 실시예의 L C소자 (700) 은 이 제2의 전극 (12)를 다수의 (예를들면 2개의) 분할전극부 (12-1) , (12-2) 로 분할한 점에 특징이 있다.

제21도는 제7실시예의 L C소자의 평면도이다. 제21도에 도시한 바와 같이 제7실시예의 L C소자 (700) 은 제1도에 도시한 L C소자 (100) 에 사용되고 있는 제2의 전극 (12) 를 2개의 분할전극부 (12-1) , (12-2) 로 치환한 구조를 갖고 있다. 전체로써 나선형상을 갖는 이들의 분할전극부(12-1) , (12-2) 의 각각에는 접지전극 (18) 이 접속되어 있고, 2개의 접지전극 (18) 을 접지하는 것에 의해 각 분할전극부(12-1) , (12-2) 의 각각에 의해서 형성되는 인덕터가 한쪽끝에서 접지된다. 또는 2개의 접지전극 (18) 을 고정전위의 전원에 접속하는 것에 의해 각 분할전극부 (12-1) , (12-2) 의 각각에 의해서 형성되는 인덕터가 이 고정전위로 된다.

제22도A는 제7실시예의 L C소자 (700) 의 등가회로를 도시한 도면이다. 제22도A에 도시한 바와 같이 제1의 전극 (10) 의 전체가 인덕턴스L l을 갖는 인턱터로써 기능함과 동시에 각 분할전극부 (12-1) , (12-2)의 간각이 인덕턴스L3, L4를 갖는 인턱터로써 기능한다. 그리고 제1의 전극 (10) 과 2개의 분할전극부 (12-1) , (12-2)와의 각각의 사이에 있는 p n접합층 (26) 이 캐패시턴스C2, C3을 갖는 캐패시터로써 기능하고, 또한 이들의 캐패시터가 분포정수적으로 형성된다.

또 제22도B 및 C에는 일정 및 가변의 역바이어스전압을 강제적으로 인가하는 경우의 회로가 도시되어 있다. 이들의 도면은 제l실시예의 제3도B 및 C에 대응하는 것이고, 이와 같은 회로구성으로 하는 것에 의해 p n접합층 (26) 을 확실히 캐패시터로써 동작시킬 수 있거나 또는 이 캐패시터의 용량을 바꾸는 것에 의해 L C소자 (700) 전체로써의 특성을 변경할 수 있다.

본 실시예의 L C소자 (700) 에 있어서는 각 분할전극부 (12-1) , (12-2) 의 자기인덕턴스L3, L4가 작게 된다. 따라서 이들의 자기인덕턴스에 의한 L C소자 (700) 전체의 특성으로의 영향은 작아지고, 제1의 전극 (10) 이 갖는 인덕턴스Ll과 분포정수적으로 형성되는 캐패시턴스C2, C3에 의해서 L C소자 전체의 특성이 거의 결정되게 된다.

또 상술한 본 실시예의 L C소자 (700) 은 제2의 전극 (12) 를 2분할했지만 3이상의 수로 분할하도록 해도 좋고, 분할수를 증가하는 것에 의해 각각의 분할전극부의 자기인덕턴스가 더욱 작아진다.

제23도는 2개의 분할전극부 (12- 1) , (12-2) 를 p - S i 기판 (24) 의 반대면측에 제2의 전극 (10) 에 거의 대향하도록 배치한 경우의 변형예를 도시한 도면이다. 뒷면의 전극의 형상을 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 좌측윗방향으로 약간 어긋나게 해서 표시하고 있다. 제23도에 도시한 바와 같이 나선형상의 제1의 전극 (10) 과 2개의 분할전극부 (12- 1) , (12-2) 를 거의 대향시켜서 배치한 경우라도 제21도에 도시한 L C소자 (700) 과 마찬가지로 제1의 전극(10) 및 각 분할전극부 (12- 1) , (12-2) 의 각각이 인덕터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되는 것에는 변함이 없어 양호한 주파수특성을 갖음과 동시에 제조가 용이하다는 등의 이점을 갖게 된다.

그런데 이 L C소자도 제6도에 단면구조를 도시한 제1실시예의 변형예의 L C소자와 동일한 단면구조를 갖고 있고, 실질적으로 교류전류가 흐르는 캐패시터로써 작용하는 부분은 서로 대향하는 전극의 부근에 배치하는 나선형상의 p n접합층 (26) 만인 것은 제1실시예의 변형예의 L C소자에 대해서 설명한 바와 같다.

또 L C소자 (700) 을 반도체제조기술을 이용해서 제조할 수 있는 점이나 L S I등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 각 실시예의 L C소자와 동일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

제8실시예

본 발명의 제8실시예의 L C소자는 기본적으로 제7실시예의 L C소자와 동일하지만 제l의 전극 (10) ,제2의 전극 (12) 및 p n접합층 (26) 이 비나선형상으로 되어 있는 점이 제7실시예의 L C소자와의 주요한 상이점이다. 또 본 실시예의 각 도면의 제7실시예에 대응하는 부호는 제7실시예의 부호와 동일하게 했다.

제24도는 제8실시예의 L C소자 (800) 의 평면도이다. 제24도에 도시한 바와 같이 제8실시예의 L C소자 (800) 은 제7도에 도시한 L C소자 (200) 에 사용되고 있는 제2의 전극 (12) 를 2개의 분할전극부 (12- 1) , (12-2) 로 치환한 구조를 갖고 있다. 전체로써 비나선형상을 갖는 이들의 분할전극부 (12- 1) , (12-2) 의 각각에는 접지전극 (18) 이 접속되어 있다. 이들 2개의 접지전극 (18) 은 접지 또는 고정전위의 전원에 접속된다. 이것에 의해 각 분할전극부 (12- 1) , (12-2) 의 각각에 의해서 형성되는 인덕터가 이 고정전위로 된다.

본 실시예의 L C소자 (800) 의 등가회로는 인덕턴스와 캐패시턴스의 값을 제외하고, 제7실시예의 등가회로, 즉 제22도A와 동일하다. 제7실시예의 경우와 마찬가지로 제22도A에 도시한 바와 같이 제1의 전극 (10) 의 전체가 인덕턴스L l을 갖는 인덕터로써 기능함과 동시에 각 분할전극부 (12-1) , (12-2) 의 각각이 인덕턴스L3, L4를 갖는 인턱터로써 기능한다. 그리고 제l의 전극 (10) 과 2개의 분할전극부 (12-1) , (12-2) 와 각각의 사이에 있는 p n접합층 (26) 이 캐패시턴스C2, C3을 갖는 캐패시터로써 기능하고, 또한 이들의 캐패시터가 분포정수적으로 형성된다. 또 제7실시예의 경우와 마찬가지로 콘덴서 및 정전압원을 제22도B 또는 제22도C에 도시한 바와 같이 본 실시예의 L C소자에 접속하는 것에 의해서 p n접합층 (26) 에 일정 또는 가변의 역바이어스전압을 확실하게 인가할 수 있다. 이것에 의해서 제7실실시예의 경우와 마찬가지로 p n접합층 (26) 을 확실하게 캐패시터로써 동작시킬 수 있고, 또 역바이어스를 가변으로 한 경우는 p n접합층 (26) 이 갖는 캐패시턴스C의 변경, 즉 L C소자 (800) 전체의 특성변경이 가능하게 된다.

또 상기 각 실시예와 마찬가지로 본 실시예의 경우도 제25도에 도시한 바와 같이 제2의 전극 (12) 를 p - S i기판 (24) 의 반대면측에 제1의 전극 (10) 과 거의 대향하도록 배치할 수도 있다. 제25도에서는 뒷면의 전극의 형상을 평면도에서 판별할 수 있도록 편의상 그 위치를 도면의 좌측윗방향으로 약간 어긋나게 해서 표시하고 있다. 그 도면에 도시한 바와 같이 비나선형상의 제1의 전극 (10) 과 2개의 분할전극부 (12-1) , (12-2) 를 거의 대향시켜서 배치한 경우라도 제24도에 도시한 L C소자 (700) 과 마찬가지로 제1의 전극 (10) 및 각 분할전극부 (12-1) , (12-2) 의 각각이 인덕터로써 기능함과 동시에 이들 사이에 분포정수적으로 캐패시터가 형성되는 것에는 변함이 없어 양호한 주파수특성을 갖는 등, 제24도의 경우와 동일한 특징을 갖는다.

또 상술한 본 실시예의 L C소자 (800) 은 제2의 전극 (12) 를 2분할했지만 3이상의 수로 분할하도록 해도 좋고, 분할수를 증가하는 것에 의해 각각의 분할전극부의 자기인덕턴스가 더욱 작아진다.

또 L C소자 (800) 을 반도체제조기술을 이용해서 제조할 수 있는 점이나 L S I등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 각 실시예의 L C소자와 통일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

또 본 실시예의 L C소자 (800) 은 제1의 전극 (10) 및 제2의 전극 (12) 가 비나선형상으로 되어 있으므로 신호의 입출력용의 배선을 제1의 전극 (10) 및 제2의 전극 (12) 와 동일평면상에서 교차하는 일없이 실행할 수 있다고 하는 특징도 갖는다.

또 나선형상의 제1의 전극 (10) 및 제2의 전극 (12) 로 한 경우에는 제1의 전극 (10) 및 제2의 전극 (12) 의 양끝부중의 한쪽이 중심부에 위치하고, 다른쪽이 주변부에 위치하는 것에 대해서 본 실시예의 L C소자 (800) 에서는 사행형상의 제1의 전극 (10) 및 제2의 전극 (12) 의 양끝이 주변부에 위치하므로 단자를 마련하거나 다른 회로소자와 접속할때에 적합하다.

제9실시예

다음에 본 발명의 제9실시예의 L C소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

일반적으로 도전체는 나선형상으로 하는 것에 의해 소정의 인덕턴스를 갖는 인덕터도체로써 기능한다. 또 상술한 바와 같이 전극 (10) , (12) 를 사행형상으로 한 경우라도 소정의 인덕턴스를 갖는 인덕터도체로써 기능한다. 그러나 입력되는 신호의 주파수 대역을 고주파에 한정한 경우에는 나선형상이나 사행형상 이외의 형상, 극단적인 경우에는 직선형상이라도 인덕턴스성분을 갖는 인덕터도체로써 기능한다. 본 실시예의 L C소자는 이와 같은 점에 착한해서 전극 (10) 등을 나선형 또는 사행형상 이외의 형상으로 형성한 점에 특징이 있다.

제26도A, 제26도B, 제127도A 및 제27도B는 제1 및 제2의 전극 (10) , (12) 의 각각을 직선형상으로 한 본 실시예의 L C소자의 평면도이다.

제26도A는 상술한 제1도 및 제7도에 대응하고 있고, 제1 및 제2의 전극 (10) , (12) 의 길이가 거의 동일하고, 또한 거의 평행하게 형성된 3단자형의 L C소자가 도시되어 있다. 제26 도B는 제11도 및 제14도에 대응하고 있고, 제2의 전극 (12) 가 제1의 전극 (10) 의 일부에 대응해서 마련된 L C소자가 도시되어 있다.

제27도A는 제16도 및 제19도에 대응하고 있고,제 2의 전극 (12) 의 양끝의 각각에 입력전극 (36) , (38) 을 마련해서 4단자의 공통모드형 소자로 한 경우가도시되어 있다. 제27도 B는 제21도 및 제24도에 대응하고 있고, 제2의 전극 (12) 측을 2개의 분할전극부 (12-1) , (12-2) 로 분할한 L C소자가 도시되어 있다.

상술한 제26도 및 제27도에는 제1의 전극 (10) 과 제2의 전극 (12) 가 동일면내에 형성된 L C소자가 도시되어 있지만 제5도 및 제6도등에 도시한 바와 같이 제1의 전극 (10) 과 제2의 전극 (12) 를 p n접합층 (26) 을 사이에 두고 거의 대향하도록 배치하는 경우에 대해서도 마찬가지로 제1 및 제2의 전극 (10), (12) 의 각각이 직선형상의 L C소자를 형성할 수 있다.

제28도는 제1 및 제2의 전극 (10) , (12) 를 곡선형상으로 한 경우의 L C소자의 평면도이고, 곡률반경이 큰 곡선형상인 경우가 도시되어 있다. 2개의 입출력전극 (14) , (16) 을 직선으로 연결한 위치에 다른 부품등을 배치해야 할 경우에는 제28도에 도시한 바와 같이 제1 및 제2의 전극 (10) , (12) 를 곡선형상으로 하면 좋다.

제29도는 제1 및 제2의 전극 (10) , (12) 를 파형형상으로 한 경우의 L C소자의 평면도이다. 이 L C소자는 제1도 및 제7도등에 도시한 나선형상 또는 사행형상정도는 아니지만 제1 및 제2의 전극 (10) , (12) 를 직선형상 또는 곡률반경이 큰 곡선형상으로 한 경우와 비교하면 큰 인덕턴스를 갖게 된다.

제30도는 제1 및 제2의 전극 (10) , (12) 를 불완전한 주회형상으로 한 경우의 L C소자의 평면도이다. 제30도에 도시한 바와 같이 제1 및 제2의 전극 (10) , (12) 를 불완전한 주회형상으로 형성하는 것에 의해 작은 인덕턴스를 갖는 L C소자를 형성할 수 있다. 또 제1 및 제2의 전극 (10) , (12) 의 한쪽끝 또는 양끝을 부분적으로 접는 것에 의해 제1의 전극 (10) 등이 발생하는 자속을 부분적으로 소거해서 인덕턴스를 저감하여 L C소자전체의 인덕턴스, 즉 주파수특성을 조정할 수도 있다.

또 상술한 제28도∼제30도에 도시한 L C소자의 각각은 설명을 간단히 하기 위해서 제26도A에 대응하는 L C소자만이 도시되어 있지만 제26도B, 제27도A 및 제27도B의 각각에 대응하는 타입 및 제1의 전극 (10) 과 제2의 전극 (12) 를 p n접합층 (26) 을 사이에 두고 거의 대향하도록 배치하는 타입에 대해서도 동일하게 생각할 수 있다.

이와 같이 제26도A∼제30도에 도시한 L C소자는 제1 및 제2의 전극 (10) , (12) 를 다른 형상으로 한 것이고, 상술한 제1실시예∼제7실시예와 마찬가지로 양호한 감쇠특성을 갖는 소자로써 기능할 수 있다. 또 p n접합층 (26) 에 인가하는 역바이어스전압을 변경하는 것에 의해 분포정수적으로 형성되는 캐패시터의 캐패시턴스도 변하고, L C소자 전체의 특성을 가변으로 제어할 수 있는 점도 상술한 각 실시예와 동일하다.

또 본 실시예의 L C소자를 반도체제조기술을 이용해서 제조할 수있는 점이나 L S I등의 일부로써 형성할 수 있어 후공정에 있어서의 배선처리를 생략할 수 있는 점등에 대해서는 상술한 각 실시예의 L C소자와 동일하고, 이들에 대해서는 상술한 각 실시예와 동일한 이점을 갖는다.

또 제1의 전극 (10) 및 제2의 전극 (12) 가 비나선형상으로 되어 있으므로 신호의 입출력용의 배선을 제1의 전극 (10) 및 제2의 전극 (12)와 동일평면상에서교차하는 일없이 실행할 수 있다고 하는 특징도 갖는다.

그 밖의 실시예

다음에 본 발명의 그 밖의 실시예에 관한 L C소자에 대해서 도면을 참조하면서 구체적으로 설명한다.

제31도 및 제32도는 화학액상성장법을 사용해서 단자부착을 실행하는 경우의 개략을 도시한 도면이다. 제31도는 제1도 등에 대응하는 본 실시예의 L C소자 (500) 의 평면도이고, 동일도면에 도시한 바와 같이 L C소자 (500) 의 제1 및 제2의 전극 (10) , (12) 의 양끝에는 입출력전극 (14) 등이 마련되어 있지않다. 이와 같은 형상을 갖는 제1 및 제2의 전극 (10) , (12) 를 포함하는 반도체기판을 잘라낸 후에, 개별적으로 분리된 칩 (소자) 의 전표면에 화학액상성장법애 의해 절연막으로써 실리콘산화막 (42) 를 형성한다. 그후, 에칭에 의해 제1 및 제2의 전극 (10) , (12) 의 끝부상의 실리콘산화막 (42) 를 제거해서 구멍을 뚫고, 그 구멍을 땜납 (44) 로 표면이 솟아 오를 정도로 봉하는 것에 의해 돌출한 땜납 (44) 를 프린트배선기판의 랜드등과 직접 접촉시킬 수 있으므로 표면실장시에 적합하다. 제40도는 이와 같이 형성된 L C소자의 단면도이다. 이 도면의 단면은 상기 공정을 거치기 전의 반도체기판에서는 제31도의 C - C선에 있어서의 단면에 상당한다.

또 소자표면의 보호막에 합성수지등의 다른 절연재료를 사용해도 좋고, 보호막의 천공에 레이저광선을 이용해도 좋다.

제33도는 상술한 각 실시예의 L C소자 (100) 등을 L S I등의 일부로써 형성하는 경우의 설명도이다. 제33도에 도시한 바와 같이 반도체칩 (46) 상의 각종신호또는 전원의 라인 (48) 에 상술한 각 L C소자 (100) 등을 삽입하는 형태로 조립한다. 특히 상술한 각 실시예의 L C소자 (100) 등은 반도체칩 (46) 상에 각종회로를 형성하는 공정에 있어서, 동시에 제조할 수 있으므로 L C소자 (100) 등과 이 각종회로 사이를 후공정에 있어서 배선처리하는 것등이 불필요하게 된다고 하는 이점이 있다.

또 제33도 및 후술하는 제34도에 있어서 대표로써 제1실시예의 L C소자 (100) 을 회로의 일부에 조립한 경우를 도시하고 있지만 이 L C소자 (100) 을 다른 실시예의 L C소자 예를들면 L C소자 (300) 등으로 치환해서 생각할 수 있는 것은 물론이다. 제34도 A, B , C, D 및 E는 상술한 각 실시예의 L C소자 (100) 등의 출력측에 버퍼를 접속한 예를 도시한 도면이다.

제34도A는 버퍼로써 MOSFET와 저항으로 이루어지는 소오스폴로워회로 (50) 을 사용한 경우를 도시하고 있다. 이 소오스폴로워회로 (50) 을 구성하는 MOSFET는 상술한 각 실시예의 L C소자와는 약간 다른 구성을 갖지만 동일한 반도체기판상에 형성하는 것이 가능하므로 소오스폴로워회로 (50) 을 포함한 전체를 L C소자로써 일체적으로 형성할 수 있다.

또 제34도B는 버퍼로써 달링턴접속된 2개의 바이폴라트랜지스터와 저항으로 이루어지는 에미터폴로워회로 (52) 를 사용한 경우를 도시하고 있다. 이 에미터폴로워회로 (52) 를 구성하는 바이폴라트랜지스터는 상술한 각 실시예의 L C소자와 동일구조를 갖고 있으므로 이 에미터폴로워회로 (52) 를 포함한 전체를 L C소자로써 용이하게 일체적으로 형성할 수 있다. 또 출력에 가까운 쪽의 트랜지스터의 베이스를 저항을 거쳐서 접지하는 것에 의해서 이 트랜지스터의 동작점의 안정도를 향상시킬 수 있다.

제34도C는 버퍼로써 p채널MOSFET를 역바이어스로 사용한경우의 회로를 도시하고 있다.

제34도D는 버퍼로써 2개의 MOSFET와 저항으로 이루어지는 증폭회로 (54) 를 사용한 경우를 도시하고 있다. 이 증폭회로 (54) 를 구성하는 MOSFET는 상술한 각 실시예의 L C소자와는 약간 다른 구성을 갖지만 동일한 반도체기판상에 형성하는 것이 가능하므로 이 증폭회로 (54) 를 포함한 전체를 LC소자로써 용이하게 일체적으로 형성할 수 있다. 또 이 회로에 있어서 전압증폭률은 1 + (R2/Rl) 이고, R 2= 0으로 하면 소오스폴로워와 동등하게 된다.

또 제34도E는 버퍼로써 2개의 바이폴라트랜지스터와 저항으로 이루어지는 증폭회로 (55) 를 사용한 경우를 도시하고 있다. 상술한 각 실시예의 L C소자와 바이폴라트랜지스터와는 동일구조를 갖고 있으므로 이 증폭회로 (55) 를 포함한 전체를 L C소자로써 동일한 반도체기판상에 일체적으로 형성할 수 있다.

또 이 회로에 있어서는 전압증폭률은 1 + (R 2/R 1)이고, R 2=0으로 하면 에미터폴로워와 동등하게 된다.

또 제34도A, B , C, D 및 E에 도시한 L C소자 (100) 을 제5 및 제6실시예의 L C소자 (500) , (600) 등으로 치환하는 경우에는 제1 및 제2의 전극 (10) , (12) 의 양쪽을 신호전달로로써 사용하므로 제2의 전극(12)의 출력측에도 상술한 버퍼회로(50) , (52) , (53) , (54) 또는 (55) 를 접속하게 한다.

이와 같이 출력측에 버퍼를 마련하는 것에 의해 L C소자 (100) 등에 의해서 비교적 넓은 대역의 주파수성분이 제거됨과 동시에 제1의 전극 (10) 등을 거치는 것에 의해 감쇠한 신호레벨이 증폭에 의해서 복원되고, SN비가 양호한 출력신호를 얻는 것, 후단의 회로와의 임피던스정합을 얻는 것등이 가능하게 된다.

또 출력측에 레벨변환회로를 접속하는 것에 의해 L C소자의 제1의 전극 (10) 등을 거치는 것에 의해 감쇠한 신호레벨을 증폭하고, 소정의 레벨변환 또는 레벨보정을 실행할 수 있다.

또 이들 레벨변환회로를 각 실시예의 L C소자와 동일한 반도체기판에 일체적으로 형성할 수 있는 점은 상술한 버퍼의 경우와 동일하다.

또 제5 또는 제6실시예의 L C소자 (500) , (600) 에 대해서는 레벨변환회로를 제2의 전극 (12) 의 출력측에도 접속하는 점도 상술한 버퍼의 경우와 동일하다.

또 본 발명은 상기 각 실시예에 한정되는 것은 아니고, 본 발명의 요지의 범위내에서 여러가지의 변형실시가 가능하다.

예를들면 상술한 각 실시예에 있어서는 p n접합층 (26) 의 표면에 제1 및 제2의 전극 (10) , (12) 를 직접 접촉시켜서 형성하도록 했지만 이들의 제1 및 제2의 전극 (10) , (12) 의 적어도 한쪽과 p n접합층 (26) 과의 사이에 S i O₂등의 절연층 (62) 를 개재시키도록 해도 좋다.

제35도A, B 및 C는 제1 및 제2의 전극 (10) , (12) 와 p n접합층 (26) 사이의 적어도 한쪽에 절연층 (62) 를 형성한 경우의 단면구조를 도시한 도면이다.제35도A는 2개의 전극 (10) , (12) 의 양쪽을 절연층 (62) 를 거쳐서 형성한 경우이고, 이 경우에는 p n접합층 (26) 에 직접 역바이어스전압을 인가함과 동시에 제1의 전극 (10) 의 한쪽끝에 마련된 입출력전극 (14) 에 직접 신호의 입력을 실행할 수 있다. 즉, 절연층 (62) 를 거쳐서 배치된 제1의 전극 (10) 과 n+ 영역 (22) 사이, 또는 제2의 전극 (12) 와 p+ 영역 (20) 사이가 콘덴서로써 기능하게 되고, 상술한 제3도B등에 도시한 바와 같은 직류성분제거를 위한 콘덴서 (30) 이 불필요하게 된다.

또 제35도B는 제2의 전극 (12) 측에만 절연층 (62) 를 형성한 경우를, 제35도C는 반대로 제1의 전극 (10) 측에만 절연층 (62) 를 형성한 경우를 각각 도시하고 있다. 이들의 경우도 제35도A와 마찬가지로 p n접합층 (26) 에 직접 역바이어스전압을 인가함과 동시에 제1의 전극 (10) 의 한쪽끝측에 마련된 입출력전극 (14) 에 직접 신호를 입력할 수 있다.

제36도A, B 및 C는 거의 대향해서 배치된 제1 및 제2의 전극 (10) , (12) 와 p n접합층 (26) 사이의 적어도 한쪽에 절연층 (62) 를 형성한 경우의 단면구조를 도시한 도면이다. 제36도A는 2개의 전극(10) , (12) 의 양쪽을 절연층 (62) 를 거쳐서 형성한 경우이고, 이 경우에는 p n접합층 (26) 에 직접 역바이어스전압을 인가함과 동시에 제1의 전극 (10) 의 한쪽끝에 마련된 입출력전극 (14) 에 직접 신호의 입력을 실행할 수 있다.

제36도B는 제2의 전극 (12) 측에만 절연층 (62) 를 형성한 경우를, 제36도C는 반대로 제1의 전극 (10) 측에만 절연층 (62) 를 형성한 경우를 각각 도시하고있다.

또 상술한 각 실시예의 인덕터로써 기능하는 제1의 전극 (10) 과 제2의 전극 (12) 가 대향하는 타입의 L C소자에서는 인덕터로써 기능하는 제1의 전극 (10) 과 제2의 전극 (12) 가 완전히 대향하도록 배치했지만 제1 및 제2의 전극 (10) , (12) 가 pn접합층 (26) 에 의해서 구성되는 캐패시터의 전극으로써 기능하면 좋으므로 이들의 인덕터로써 기능하는 전극 (10) , (12) 를 거의 대향하도록 약간 어긋나게 해서 배치해도 좋다.

또 상술한 각 실시예에서는 최후의 공정에 있어서 알루미늄등의 증착을 실행하는 것에 의해 제1 및 제2의 전극 (10) , (12) 를 형성하도록 하였으므로 이들의 각 전극 (10) , (12) 가 제2도에 도시한 바와 같이 돌출한 단면형상으로 되지만 에칭등에 의해 p n접합층 (26) 의 일부에 소정의 형상의 홈을 형성하는 것에 의해 제37도 또는 제38도에 도시한 바와 같이 p n접합층 (26) 에 이들 각 전극 (10) , (12) 를 매립하도록 해도 좋다. 이와같이 하는 것에 의해 표면측에 오목볼록이 없이 거의 평탄한 L C소자를 형성할 수 있다.

또 상술한 각 실시예에 있어서는 p -S i기판 (24) 를 포함하는 p n p구조를 이용해서 L C소자의 형성을 실행하였지만 마찬가지로 n p n구조로 할 수도 있다. 제39도는 n p n구조로 한 경우의 L C소자의 부분적 단면을 도시한 도면이다. 이와 같은 구조로 한 경우에는 p n접합층에 인가하는 역바이어스전압의 극성을 반대로 할 필요가 있다. 제40도는 이와 같이 해서 인가하는 역바이어스전압의 극성을 반대로 한 경우의 구성을 도시한 도면이고, 제3도C에 대응하는 회로가 도시되어 있다.

또 상술한 제1 및 제2의 전극 (10) , (12) 를 p n접합층 (26) 을 사이에 두고, 거의 대향한 위치에 배치한 각 실시예의 L C소자 (제5도에 도시한 L C소자 (100) 등) 은 p - S i기판 (24) 의 전체를 n영역 (22) 와 p영역 (20) 으로 이루어지는 p n접합층 (26) 으로 한 경우를 예로써 설명했지만 제41도에 도시한 바와 같이 n영역 (22) (또는 p영역 (20)) 을 제1의 전극 (10) 등에 따른 형상으로 해도 좋다. 이 경우에는 전극 (10) 등에 따라서 형성된 n영역 (22) 와 p영역 (20) 의 경계면 (p n접합면) 에 공핍층이 발생해서 나선형상등의 캐패시터가 형성되게 되므로 제6도등에 도시한 구조보다도 확실하게 나선형상등의 캐패시터를 형성할 수 있다.

또 실제로 p -S i기판 (24) 의 전체를 n영역 (22) 와 p영역 (20) 으로 이루어지는 p n접합층 (26) 으로 하는 경우에는 p -S i기판 (24) 의 두께를 웨이퍼의 상태보다 얇게 할 필요가 있다. 또 일반적으로는 n형 웨이퍼쪽이 입수하기 쉬운 것을 고려해서 제42도A, B, C 및 D에 도시한 바와 같은 구조로 해도 좋다.

즉, 제42도A에 도시한 바와 같이 n -S i기판 (64) 의 표면에 에피택셜성장등에 의해 p영역 (20) 을 형성하고, 그 상부에 제1의 전극 (10) 을 형성한 후에 n -S i기판 (64) 의 이면측에 에칭을 실행하고, 이 에칭을 실행한 부분에 제2의 전극 (12) 를 형성한다.

또 제42도B에 도시한 바와 같이 n -S i기판 (64) 의 표면측에 순차로 p+ 영역 (66) 및 n+ 영역 (68) 을 형성하고, 그 상부에 제1의 전극 (10) 을 형성한 후에, n - S i기판 (64) 의 에칭을 실행하고, 이 에칭을 실행한 부분에 제2의 전극 (12) 를 형성한다.

또 제42도C 또는 제42도D에 도시한 바와 같이 n -S i기판 (64) 의 일부에 제1의 전극 (10) 에 거의 따르도록 p+ 영역 (66) 을 형성한 후에, 또 그 일부에 제1의 전극 (10) 에 따르도록 n+ 영역 (68) 을 형성하고, 그후 n-S i기판 (64) 의 이면측으로써 제2의 전극 (12) 에 대응하도록 되는 부분의 에칭을 실행하고, 이 에칭을 실행한 부분에 제2의 전극 (12) 를 형성하고, 그 반대면인 n+ 영역 (68) 의 상부에 제1의 전극 (10) 을 형성한다. 또 제42도D에 도시한 구조에서는 어떤 부분의 인덕터전극 (10), (12) 와 인접한 부분의 인덕터전극 (10) , (12) 의 사이에 반드시 p n p 또는 n p n의 3층이 존재하게 되고, 제42도C의 경우와 비교해서 양호한 아이솔레이션이 얻어진다.

또 상술한 각 실시예에서는 캐리어농도가 통상의 p 또는 n형기판보다 높은 영역을 p+ 또는 n+ 로 나타내지만 분포정수적으로 존재하는 캐패시터로써 기능할 p n접합층이 캐패시터로써 기능할수 있다면 통상의 p영역 또는 n영역이라도 좋다.

또 상술한 나선형전극을 갖는 L C소자를 사용한 각 실시예에 있어서는 거의 원형의 나선형상을 갖는 제1 및 제2의 전극 (10), (12) 및 p n접합층 (26) 을 고려했지만 전체로써 나선형상을 갖고 있으면 4각형 또는 그 밖의 나선형상이라도 좋다.

또 상술한 각 실시예에 있어서는 L C소자 (100) 등을 L S I등의 일부로써 형성할 수 있는 것을 기술했지만 반드시 L S I등의 일부로써 형성할 필요는 없고, 반도체기판상에 L C소자 (100) 등을 형성한 후에, 입출력전극 (14) , (16) 및 접지전극 (18) 의 각각에 단자부착을 실행하거나 또는 제31도 및 제32도에 도시한 바와같은 화학액상성장법을 이용한 단자부착을 실행해서 단일체의 소자로써 형성하도록 해도 좋다. 이 경우에는 동일한 반도체기판상에 다수개의 L C소자 (100) 등을 동시에 형성하고, 그후 반도체기판을 잘라내어 각 L C소자 (100) 등에 단자부착을 실행하도록 하면 용이하게 대량생산이 가능하게 된다.

또 상술한 각 실시예에 있어서는 입출력전극 (14) , (16) 및 접지전극 (18) 의 각각을 제1 및 제2의 전극 (10) , (12) 의 가장끝부에 마련하도록 하였지만 반드시 가장끝부에 마련할 필요는 없고, 필요에 따라서 그 부착위치를 어긋나게 해도 좋다.

또 상술한 나선형상의 전극을 갖는 L C소자를 사용한 제1실시예등에 있어서는 바깥측에 위치하는 제2의 전극 (12) 를 접지하거나 또는 고정전위로 접속하도록 했지만 이들 제1 및 제2의 나선형상의 전극 (10) , (12) 의 배치를 반대로 해도 좋다. 또 제2의 나선형상의 전극 (12) 의 바깥둘레측의 한쪽끝에 접지전극 (18) 을 마련하도록 하였지만 이 접지전극 (18) 은 안둘레측의 한쪽끝에 마련하도록 해도 좋다.

또 상술한 사행형상의 전극을 갖는 L C소자를 사용한 각 실시예에 있어서는 제1의 전극 (10) 의 2개의 끝부 근방인 떨어진 위치에 제1 및 제2의 입출력전극 (14) , (16) 을 배치하도록 했지만 제l의 전극 (10) 의 형상을 연구해서 2개의 입출력전극 (14) , (16) 을 접근시켜서 배치하도록 해도 좋다.

예를들면 제43도에 도시한 바와 같이 2개의 입출력전극 (14), (16) 을 인접하도록 배치함과 동시에 제1도에 도시한 L C소자 (100) 의 제1 또는 제2의 전극(10) , (12) 의 한쪽끝을 입출력전극 (16) 에 도달하기까지 연장한다. 또는 제44도에 도시한 바와 같이 2개의 입출력전극 (14) , (16) 을 인접하도록 배치함과 동시에 제1도에 도시한 L C소자 (100) 의 제1 및 제2의 전극 (10) , (12) 를 사행형상을 유지한채로 접는다. 이와 같이 제1의 전극 (10) (또는 제1 및 제2의 전극 (10), (12) 의 양쪽)의 형상을 연구하는 것에 의해 2개의 입출력전극 (14) , (16) 의 위치가 접근하고, 접지전극 (18) 과 이들 입출력전극 (14) , (16) 을 거의 동일위치에 형성할 수 있다. 따라서 단자부착시의 배선을 용이하게 실행할 수 있고, 제조공정의 간략화가 가능하게 된다.

또 상술한 각 실시예의 L C소자 (100) 등은 역바이어스전압을 바꾸는 것에 의해 분포정수적으로 존재하는 캐패시터의 용량도 변하고, 이것에 의해 L C소자로써의 주파수특성을 가변으로 제어할 수 있다는 것이다. 따라서 L C소자 (100) 등을 회로의 일부로써 사용하는 것에 의해 동조회로, 변조회로, 발진회로, 필터등을 가변주파 수형으로써 용이하게 구성할 수 있다.

또 상술한 각 실시예의 L C소자 (100) 등은 p - S i기판 (24) 상에 p n접합층 (26) 을 형성하는 경우를 예로써 설명했지만 게르마늄등의 다른 종류의 반도체를 사용한 경우나 비정질실리콘등의 비정질재료를 사용하는 경우라도 좋다.

제l도는 본 발명을 적용한 제1실시예의 L C소자의 평면도.

제2도는 제1도의 A-A선에 있어서의 확대단면도.

제3도A, B 및 C는 제1실시예의 L C소자의 등가회로를 도시한 도면.

제4도A, B, C 및 D는 제1실시예의 L C소자의 제조공정을 도시한 도면.

제5도는 제1의 전극과 제2의 전극을 p -S i기판을 사이에 두고 거의 대향하도록 배치한 경우의 제1실시예의 변형예를 도시한 도면.

제6도는 제5도의 A-A선에 있어서의 확대단면도.

제7도는 본 발명을 적용한 제2실시예의 L C소자의 평면도.

제8도는 제7도의 A-A선에 있어서의 확대단면도.

제9도는 사행형상의 전극에 의해서 형성되는 인덕터의 원리를 도시한 도면.

제10도는 제1의 전극과 제2의 전극을 p -S i기판을 사이에 두고 거의 대향하도록 배치한 경우의 제2실시예의 변형예를 도시한 도면.

제11도는 본 발명을 적용한 제3실시예의 L C소자의 평면도.

제12도A, B 및 C는 제3실시예의 L C소자의 등가회로틀 도시한 도면.

제13도는 제1의 전극과 제2의 전극을 p-S i기판을 사이에 두고 거의 대향하도록 배치한 경우의 제3실시예의 변형예를 도시한 도면.

제14도는 본 발명을 적용한 제4실시예의 L C소자의 평면도.

제15도는 제1의 전극과 제2의 전극을 P-S i기판을 사이에 두고 거의 대향하도록 배치한 경우의 제4실시예의 변형예를 도시한 도면.

제16도는 본 발병을 적용한 제5실시예의 L C소자의 평면도.

제17도A, B 및 C는 제5실시예의 L C소자의 등가회로를 도시한 도면.

제18도는 제1의 전극과 제2의 전극을 p-S i기판을 사이에 두고 거의 대향하도록 배치한 경우의 제5실시예의 변형예를 도시한 도면.

제19도는 본 발명을 적용한 제6실시예의 L C소자의 평면도.

제20도는 제1의 전극과 저2의 전극을 p- S i기판을 사이에 두고 거의 대향하도록 배치한 경우의 제6실시예의 변형예를 도시한 도면.

제21도는 본 발명을 적용한 제7실시예의 L C소자의 평면도.

제22도A, B 및 C는 제7실시예의 L C소자의 등가회로를 도시한 도면.

제23도는 제1의 전극과 제2의 전극을 p-S i기판을 사이에 두고 거의 대향하도록 배치한 경우의 제7실시예의 변형예를 도시한 도면.

제24도는 본 발명을 적용한 제8실시예의 L C소자의 평면도.

제25도는 제1의 전극과 제2의 전극을 p-S i기판을 사이에 두고 거의 대향하도록 배치한 경우의 제8실시예의 변형예를 도시한도면.

제26도A 및 B는 제9실시예의 L C소자의 평면도.

제27도A 및 B는 제9실시예의 L C소자의 평면도.

제28도는 제9실시예의 변형예를 도시한 도면.

제29도는 제9실시예의 변형예를 도시한 도면.

제30도는 제9실시예의 변형예를 도시한 도면.

제31도는 화학액상성장법을 사용해서 단자부착을 실행하는 경우의 개략을 설명하기 위한 평면도.

제32도는 화학액상성장법을 사용해서 단자부착을 실행하는 경우의 개략을 설명하기 위한 단면도.

제33도는 L C소자를 L S I등의 일부로써 형성하는 경우의 설명도.

제34도A, B, C, D 및 E는 출력측에 버퍼를 접속한 예를 도시한 도면 .

제35도A, B 및 C는 전극과 반도체기판 사이에 절연층을 형성한 경우의 단면구조를 도시한 도면.

제36도A, B 및 C는 전극과 반도체기판 사이에 절연층을 형성한 경우의 단면구조를 도시한 도면.

제37도는 표면을 평판하게 형성한 변형예를 도시한 도면.

제38도는 표면을 평탄하게 형성한 변형예를 도시한 도면.

제39도는 n p n구조로 한 경우의 L C소자의 단면을 도시한 도면.

제40도는 n p n구조를 갖는 L C소자와 바이어스인가회로의 접속상태를 도시한 회로도.

제41도는 사행형상의 p n접합층을 형성한 경우의 변형예를 도시한 도면.

제42도A, B , C 및 D는 에칭을 실행해서 반도체기판의 일부의 두께를 얇게 한 변형예를 도시한 도면.

제43도는 입출력전극의 위치를 변경한 변형예를 도시한 도면.

제44도는 입출력전극의 위치를 변경한 변형예를 도시한 도면.

Claims

각각이 소정의 인덕턴스를 갖고, 대략 평행하게 배치된 나선형상, 사행형상, 곡선형상 또는 직선형상을 한 2개의 인덕터전극 및

반도체기판의 상기 2개의 인덕터전극을 따른 위치에 형성되어 있고, 이들 2개의 인덕터전극의 어느 한쪽에 p영역이, 다른쪽에 n영역이 전체길이에 걸쳐서 전기적으로 접속되어 있고, 역바이어스의 상태에서 사용하는 것에 의해 캐패시터로서 기능하는 pn접합층을 구비하고,

상기 2개의 인덕터전극의 각각에 의해서 형성되는 인덕터 및 이들 2개의 인덕터전극을 따른 상기 pn접합층에 의해서 형성되는 캐패시터가 분포정수적으로 존재하고,

상기 2개의 인덕터전극의 적어도 한쪽을 신호전파로로서 사용하는 것을 특징으로 하는 LC소자.
각각이 소정의 인덕턴스를 갖고, 대략 대향해서 배치된 나선형상, 사행형상, 곡선형상 또는 직선형상을 한 2개의 인덕터전극 및

반도체기판의 상기 2개의 인덕터전극 사이의 위치에 형성되어 있고, 이들 2개의 인덕터전극의 어느 한쪽에 p영역이, 다른쪽에 n영역이 전체길이에 걸쳐서 전기적으로 접속되어 있고, 역바이어스의 상태에서 사용하는 것에 의해 캐패시터로서 기능하는 pn접합층을 구비하고,

상기 2개의 인덕터전극의 각각에 의해서 형성되는 인덕터 및 이들 2개의 인덕터전극 사이의 상기 pn접합층에 의해서 형성되는 캐패시터가 분포정수적으로 존재하고,

상기 2개의 인덕터전극의 적어도 한쪽을 신호전파로로서 사용하는 것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 2개의 인덕터전극의 어느 한쪽의 한쪽끝근방 및 다른쪽끝근방에 마련된 제1 및 제2 입출력전극 및

상기 2개의 인덕터전극의 다른쪽의 한쪽끝근방에 마련된 접지전극을 갖고,

상기 제1및 제2 입출력전극의 어느 한쪽에서 신호를 입력하고 다른쪽에서 신호를 출력함과 동시에, 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 2개의 인덕터전극의 어느 한쪽의 한쪽끝근방 및 다른쪽끝근방에 마련된 제1 및 제2 입출력전극 및

상기 2개의 인덕터전극의 다른쪽의 한쪽끝근방에 마련된 접지전극을 갖고,

상기 제1 및 제2 입출력전극의 어느 한쪽에서 신호를 입력하고 다른쪽에서 신호를 출력함과 동시에, 상기 접지전극을 고정전위의 전원에 접속 또는 접지하는것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 2개의 인덕터전극의 어느 한쪽의 한쪽끝근방 및 다른쪽끝근방에 마련된 제1 및 제2 입출력전극 및

상기 2개의 인덕터전극의 다른쪽의 한쪽끝근방 및 다른쪽끝근방에 마련된 제3 및 제4 입출력전극을 갖고,

상기 2개의 인덕터전극의 각각을 신호전파로로 하는 공통모드형의 소자로서 사용되는 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 2개의 인덕터전극의 어느 한쪽의 한쪽끝근방 및 다른쪽끝근방에 마련된 제1 및 제2 입출력전극 및

상기 2개의 인덕터전극의 다른쪽의 한쪽끝근방 및 다른쪽끝근방에 마련된 제3 및 제4 입출력전극을 갖고,

상기 2개의 인덕터전극의 각각을 신호전파로로 하는 공통모드형의 소자로서 사용되는 것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 2개의 인덕터전극의 길이가 다르고,

상기 pn접합층이 적어도 상기 2개의 인덕터전극의 짧은쪽의 전체길이에 걸쳐서 형성되는 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 2개의 인덕터전극의 길이가 다르고,

상기 pn접합층이 적어도 상기 2개의 인덕터전극의 짧은쪽의 전체길이에 걸쳐서 형성되는 것을 특징으로 하는 LC소자.
제3항에 있어서,

상기 2개의 인덕터전극의 길이가 다르고,

상기 pn접합층이 적어도 상기 2개의 인덕터전극의 짧은쪽의 전체길이에 걸쳐서 형성되는 것을 특징으로 하는 LC소자.
제4항에 있어서,

상기 2개의 인덕터전극의 길이가 다르고,

상기 pn접합층이 적어도 상기 2개의 인덕터전극의 짧은쪽의 전체길이에 걸쳐서 형성되는 것을 특징으로 하는 LC소자.
제5항에 있어서,

상기 2개의 인덕터전극의 길이가 다르고,

상기 pn접합층이 적어도 상기 2개의 인덕터전극의 짧은쪽의 전체길이에 걸쳐서 형성되는 것을 특징으로 하는 LC소자.
제6항에 있어서,

상기 2개의 인덕터전극의 길이가 다르고,

상기 pn접합층이 적어도 상기 2개의 인덕터전극의 짧은쪽의 전체길이에 걸쳐서 형성되는 것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 인덕터전극의 어느 한쪽만을 신호전파로로서 사용하고, 상기 인덕터전극의 다른쪽을 여러개로 분할하거나 또는 상기 인덕터전극의 상기 다른쪽과 함께 대응하는 상기 pn접합층을 여러개로 분할하고, 분할된 여러개의 인덕터전극부의 각각을 전기적으로 서로 접속하는 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 인덕터전극의 어느 한쪽만을 신호전파로로서 사용하고, 상기 인덕터전극의 다른쪽을 여러개로 분할하거나 또는 상기 인덕터전극의 상기 다른쪽과 함께 대응하는 상기 pn접합층을 여러개로 분할하고, 분할된 여러개의 인덕터전극부의 각각을 전기적으로 서로 접속하는 것을 특징으로 하는 LC소자.
제3항에 있어서,

상기 인덕터전극의 어느 한쪽만을 신호전파로로서 사용하고, 상기 인덕터전극의 다른쪽을 여러개로 분할하거나 또는 상기 인덕터전극의 상기 다른쪽과 함께 대응하는 상기 pn접합층을 여러개로 분할하고, 분할된 여러개의 인덕터전극부의 각각을 전기적으로 서로 접속하는 것을 특징으로 하는 LC소자.
제4항에 있어서,

상기 인덕터전극의 어느 한쪽만을 신호전파로로서 사용하고, 상기 인덕터전극의 다른쪽을 여러개로 분할하거나 또는 상기 인덕터전극의 상기 다른쪽과 함께 대응하는 상기 pn접합층을 여러개로 분할하고, 분할된 여러개의 인덕터전극부의 각각을 전기적으로 서로 접속하는 것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 pn접합층에 인가하는 역바이어스전압을 변경하는 것에 의해 상기 pn접합층이 갖는 캐패시턴스를 변경할 수 있는 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 pn접합층에 인가하는 역바이어스전압을 변경하는 것에 의해 상기 pn접합층이 갖는 캐패시턴스를 변경할 수 있는 것을 특징으로 하는 LC소자.
제3항에 있어서,

상기 pn접합층에 인가하는 역바이어스전압을 변경하는 것에 의해 상기 pn접합층이 갖는 캐패시턴스를 변경할 수 있는 것을 특징으로 하는 LC소자.
제4항에 있어서,

상기 pn접합층에 인가하는 역바이어스전압을 변경하는 것에 의해 상기 pn접합층이 갖는 캐패시턴스를 변경할 수 있는 것을 특징으로 하는 LC소자.
제5항에 있어서,

상기 pn접합층에 인가하는 역바이어스전압을 변경하는 것에 의해 상기 pn접합층이 갖는 캐패시턴스를 변경할 수 있는 것을 특징으로 하는 LC소자.
제6항에 있어서,

상기 pn접합층에 인가하는 역바이어스전압을 변경하는 것에 의해 상기 pn접합층이 갖는 캐패시턴스를 변경할 수 있는 것을 특징으로 하는 LC소자.
제1항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
제2항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
제3항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
제9항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
제5항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
제6항에 있어서,

상기 신호전파로의 출력측에 버퍼를 접속한 것을 특징으로 하는 LC소자.
반도체기판상에 형성된 특허청구의 범위 제1항에 기재된 LC소자에 있어서, 상기 반도체기판의 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까치 솟아오를 정도로 봉하는 것에 의해 단자를 마련한 것을 특징으로 하는 LC소자.
반도체기판상에 형성된 특허청구의 범위 제2항에 기재된 LC소자에 있어서,상기 반도체기판의 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자를 마련한 것을 특징으로 하는 LC소자.
반도체기판상에 형성된 특허청구의 범위 제3항에 기재된 LC소자에 있어서, 상기 반도체기판의 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자를 마련한 것을 특징으로 하는 LC소자
반도체기판상에 형성된 특허청구의 범위 제4항에 기재된 LC소자에 있어서, 상기 반도체기판의 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자를 마련한 것을 특징으로 하는 LC소자.
반도체기판상에 형성된 특허청구의 범위 제5항에 기재된 LC소자에 있어서, 상기 반도체기판의 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자를 마련한 것을 특징으로 하는 LC소자
반도체기판상에 형성된 특허청구의 범위 제6항에 기재된 LC소자에 있어서,상기 반도체기판의 전표면에 절연막을 형성하고, 이 절연막의 일부를 에칭 또는 레이저광조사에 의해서 제거하여 구멍을 뚫고, 그 구멍을 땜납에 의해 표면까지 솟아오를 정도로 봉하는 것에 의해 단자를 마련한 것을 특징으로 하는 LC소자.
특허청구의 범위 제1항에 기재된 LC소자를 반도체기판의 일부로서 형성하고, 상기 2개의 인덕터전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 하는 반도체장치.
특허청구의 범위 제2항에 기재된 LC소자를 반도체기판의 일부로서 형성하고, 상기 2개의 인덕터전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 하는 반도체장치.
특허청구의 범위 제3항에 기재된 LC소자를 반도체기판의 일부로서 형성하고, 상기 2개의 인덕터전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 하는 반도체장치.
특허청구의 범위 제4항에 기재된 LC소자를 반도체기판의 일부로서 형성하고, 상기 2개의 인덕터전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특정으로 하는 반도체장치.
특허청구의 범위 제5항에 기재된 LC소자를 반도체기판의 일부로서 형성하고, 상기 2개의 인덕터전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 하는 반도체장치.
특허청구의 범위 제6항에 기재된 LC소자를 반도체기판의 일부로서 형성하고, 상기 2개의 인덕터전극의 적어도 한쪽을 신호라인 또는 전원라인에 삽입해서 일체성형한 것을 특징으로 하는 반도체장치.
반도체기판에 나선형상, 사행형상, 곡선형상 또는 직선형상의 p영역 또는 n영역을 형성하는 제1 공정,

상기 제1 공정에 있어서 형성된 p영역 또는 n영역의 표면을 포함하는 일부에 반전층인 n영역 또는 p영역을 형성하는 것에 의해 나선형상, 사행형상, 곡선형상 또는 직선형상의 pn접합층을 형성하는 제2 공정,

상기 pn접합층의 표면에 p영역 및 n영역의 각각에 그의 전체길이에 걸쳐서 전기적으로 접속되고 각각이 소정의 인덕턴스를 갖는 2개의 인덕터전극을 형성하는 제3 공정 및

상기 2개의 인덕터전극의 각각에 접속되는 배선층을 형성하는 제4 공정을 포함하는 것을 특징으로 하는 LC소자의 제조방법.