JP3390070B2 - Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるＬＣ素子，半導体装置及びＬＣ素子の製造
方法に関する。

【０００２】

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。

【０００３】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。

【０００４】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ＩＣのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やＳ／
Ｎ比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。

【０００５】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るＬＣ素子の開発が望まれる。

【０００６】このようなＬＣ素子の１つとして、特開平
３−２５９６０８号公報に開示されたＬＣノイズフィル
タが知られている。このＬＣノイズフィルタは、Ｌ成分
とＣ成分とが分布定数的に存在するものであり、集中定
数タイプのＬＣノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。

【０００７】

【発明が解決しようとする課題】ところで、上述したＬ
Ｃノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。

【０００８】また、このＬＣノイズフィルタをＩＣやＬ
ＳＩの電源ラインあるいは信号ラインに直接挿入して使
用する場合には、ＬＣノイズフィルタとＩＣ等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。

【０００９】また、このＬＣノイズフィルタは部品単体
として形成されるため、ＩＣやＬＳＩの回路に含ませ
て、すなわちＩＣやＬＳＩ等の内部配線等に挿入するこ
とがほとんど不可能であるという問題があった。

【００１０】さらに、このＬＣノイズフィルタにおいて
分布定数的に形成されるキャパシタの容量や各導電体の
抵抗は、インダクタ用導電体とキャパシタ用導電体のそ
れぞれの形状や配置により決定されるため、部品として
完成した後はキャパシタンスや抵抗が一定となり、全体
としての特性も固定化されてしまい汎用性がないという
問題があった。例えば、キャパシタンスや抵抗を変更し
たい場合にはインダクタ用導電体あるいはキャパシタ用
導電体の形状を変更する必要があり、組み込んだ回路中
で必要に応じてキャパシタンスや抵抗を任意に変更して
使用することは困難である。

【００１１】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもＩＣやＬＳＩの一部として形成することが可
能なＬＣ素子，半導体装置及びＬＣ素子の製造方法を提
供することにある。

【００１２】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスや抵抗を必要に応じて変えるこ
とにより特性を任意に変更することができるＬＣ素子，
半導体装置およびＬＣ素子の製造方法を提供することに
ある。

【００１３】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１のＬＣ素子は、半導体基板の一方の面
側に形成され、ゲートとして機能する渦巻き形状の第１
の電極と、前記半導体基板の他方の面側に形成され、前
記第１の電極とほぼ対向する位置に形成された渦巻き形
状の第２の電極と、前記第１および第２の電極の少なく
とも一方と、前記半導体基板との間に形成された絶縁層
と、前記半導体基板内にあって、前記第１の電極に所定
の電圧を印加したときにこの第１の電極に対応する前記
半導体表面の位置に形成されるチャネルの両端付近に形
成されるソースおよびドレインと、を備え、前記第１の
電極に対応して形成されるチャネルと前記第２の電極の
それぞれによって形成されるインダクタと、これらの間
に形成されるキャパシタとが分布定数的に存在し、少な
くとも前記第１の電極に対応して形成されるチャネルを
信号入出力路として用いることを特徴とする。

【００１４】請求項２のＬＣ素子は、半導体基板の一方
の面側に形成され、ゲートとして機能する渦巻き形状の
第１の電極と、前記半導体基板の他方の面側に形成さ
れ、前記第１の電極とほぼ対向する位置に形成された渦
巻き形状の第２の電極と、前記第１および第２の電極の
少なくとも一方と、前記半導体基板との間に形成された
絶縁層と、前記半導体基板内にあって、前記第１の電極
に所定の電圧を印加したときにこの第１の電極に対応す
る前記半導体表面の位置に形成されるチャネルの一方端
付近に形成されるソースあるいはドレインと、を備え、
前記第１の電極に対応して形成されるチャネルと前記第
２の電極のそれぞれによって形成されるインダクタと、
これらの間に形成されるキャパシタとが分布定数的に存
在し、前記第２の電極を信号入出力路として用いること
を特徴とする。

【００１５】請求項３のＬＣ素子は、請求項１又は２の
ＬＣ素子において、前記半導体基板表面であって前記第
１の電極に対応する位置に、予めキャリアを注入するこ
とを特徴とする。

【００１６】請求項４のＬＣ素子は、請求項１〜３のい
ずれかのＬＣ素子において、前記第１の電極に対して、
前記第２の電極の長さを長くあるいは短く設定すること
により、前記第１の電極に対応して形成されるチャネル
と前記第２の電極とを部分的に対応させることを特徴と
する。

【００１７】請求項５のＬＣ素子は、請求項１〜４のい
ずれかのＬＣ素子において、前記半導体基板に代えて、
前記第１および第２の電極の各周回部分の間に渦巻き形
状のｎ領域あるいはｐ領域からなる反転層が形成された
半導体基板を用いることを特徴とする。

【００１８】請求項６のＬＣ素子は、請求項１，３〜５
のいずれかのＬＣ素子において、前記第２の電極を複数
に分割し、分割された複数の電極片のそれぞれの一部を
電気的に接続することを特徴とする。

【００１９】請求項７のＬＣ素子は、請求項２〜５のい
ずれかのＬＣ素子において、前記第１の電極を複数に分
割し、分割された複数の電極片のそれぞれに対応して形
成される複数のチャネルのそれぞれの一方端付近にソー
スあるいはドレインを設け、これらの複数のソースある
いはドレインを電気的に接続することを特徴とする。

【００２０】請求項８のＬＣ素子は、請求項１，３〜６
のいずれかのＬＣ素子において、前記第１の電極に対応
して形成されるチャネルの両端付近に形成されたソース
およびドレインのそれぞれに電気的に接続された第１お
よび第２の入出力電極と、前記第２の電極の一方端付近
に電気的に接続されたアース電極と、を有し、前記第１
および第２の入出力電極のいずれか一方から信号を入力
し、他方から信号を出力するとともに、前記アース電極
を固定電位の電源に接続あるいは接地することを特徴と
する。

【００２１】請求項９のＬＣ素子は、請求項２〜５，７
のいずれかのＬＣ素子において、前記第２の電極の両端
付近に電気的に接続された第１および第２の入出力電極
と、前記第１の電極あるいは前記第１の電極を分割した
電極片に対応して形成されるチャネルの一方端付近に形
成されたソースあるいはドレインに電気的に接続された
アース電極と、を有し、前記第１および第２の入出力電
極のいずれか一方から信号を入力し、他方から信号を出
力するとともに、前記アース電極を固定電位の電源に接
続あるいは接地することを特徴とする。

【００２２】請求項１０のＬＣ素子は、請求項１，３〜
５のいずれかのＬＣ素子において、前記第１の電極に対
応して形成されるチャネルの両端付近に形成されたソー
スおよびドレインのそれぞれに電気的に接続された第１
および第２の入出力電極と、前記第２の電極の両端付近
に電気的に接続された第３および第４の入出力電極と、
を有し、前記第１の電極に対応して形成されるチャネル
と前記第２の電極との両方を信号入出力路とするコモン
モード型の素子として用いられることを特徴とする。

【００２３】請求項１１のＬＣ素子は、請求項１〜１０
のいずれかのＬＣ素子において、前記第１の電極に対し
て印加するゲート電圧を可変に設定することにより、前
記第１の電極に対応して形成されるチャネルの抵抗値
と、このチャネルと前記第２の電極との間に分布定数的
に形成されるキャパシタの容量値とを可変に制御するこ
とを特徴とする。

【００２４】請求項１２の半導体装置は、請求項１〜１
１のいずれかのＬＣ素子を基板の一部として形成し、前
記第１の電極に対応して形成されたチャネルおよび前記
第２の電極の少なくとも一方を信号ラインあるいは電源
ラインに挿入して一体成形したことを特徴とする。

【００２５】請求項１３のＬＣ素子は、請求項１〜７の
いずれかのＬＣ素子において、全表面に化学液相法によ
り絶縁膜を形成し、この絶縁膜の一部をエッチングある
いはレーザ光照射によって除去して孔をあけ、その孔を
半田で表面に盛り上がる程度に封じることにより端子付
けを行うことを特徴とする。

【００２６】請求項１４の半導体装置は、請求項１，３
〜６，８，１０のいずれかのＬＣ素子の前記ソースおよ
びドレインのいずれか一方に、前記チャネルを介して出
力される信号を増幅するバッファを接続したことを特徴
とする。

【００２７】請求項１５の半導体装置は、請求項１，３
〜６，８，１０のいずれかのＬＣ素子の前記ソースおよ
びドレインのいずれか一方に、前記チャネルを介して出
力される信号の電圧レベルを変更するレベル変換回路を
接続したことを特徴とする。

【００２８】請求項１６の半導体装置は、請求項１〜１
１のいずれかのＬＣ素子の信号入出力路に増幅器を直列
に接続するとともにこの増幅出力を前記信号入出力路に
帰還させ、前記第１の電極に印加するゲート電圧を変更
することにより、周波数を可変に制御することを特徴と
する。

【００２９】請求項１７のＬＣ素子は、請求項１〜１１
のいずれかのＬＣ素子において、前記第１および第２の
電極の少なくとも一方に過電圧を動作電源ライン側ある
いはアース側にバイパスさせる保護回路を設けたことを
特徴とする。

【００３０】請求項１８のＬＣ素子の製造方法は、半導
体基板に部分的に不純物を注入することによりソースと
ドレインを形成する第１の工程と、前記半導体基板の少
なくとも一方の面の全部あるいは一部に絶縁層を形成す
る第２の工程と、前記半導体基板あるいは前記絶縁層の
表面であって、前記ソースとドレインを結ぶように渦巻
き形状の第１の電極を形成するとともに、前記半導体基
板及び前記絶縁層を挟んでこの第１の電極とほぼ対向す
る位置に渦巻き形状の第２の電極を形成する第３の工程
と、前記ソース，ドレインと第１および第２の電極のそ
れぞれに電気的に接続される配線層を形成する第４の工
程と、を含むことを特徴とする。

【００３１】請求項１９のＬＣ素子の製造方法は、半導
体基板に部分的に不純物を注入することによりソースあ
るいはドレインを形成する第１の工程と、前記半導体基
板の少なくとも一方の面の全部あるいは一部に絶縁層を
形成する第２の工程と、前記半導体基板あるいは前記絶
縁層の表面であって、前記ソースあるいはドレインの近
傍に一方端が位置するように渦巻き形状の第１の電極を
形成するとともに、前記半導体基板及び前記絶縁層を挟
んでこの第１の電極とほぼ対向する位置に渦巻き形状の
第２の電極を形成する第３の工程と、前記ソースあるい
はドレインと第１および第２の電極のそれぞれに電気的
に接続される配線層を形成する第４の工程と、を含むこ
とを特徴とする。

【００３２】

【作用】請求項１のＬＣ素子では、一方がゲートとして
機能する渦巻き形状の第１及び第２の電極が半導体基板
及び絶縁層を挟んでほぼ対向するように形成されてお
り、これら第１あるいは第２の電極と絶縁層と半導体基
板とからなるＭＯＳ構造となっている。

【００３３】そのため、ゲートとして機能する第１の電
極に対応して渦巻き形状のチャネルが形成されるように
なっており、この渦巻き形状のチャネルと第２の電極の
それぞれがインダクタとして機能することになる。ま
た、一般のＭＯＳ・ＦＥＴと同様に、このチャネルの外
周には空乏層が生じるため、チャネルとそれ以外の半導
体基板との間には分布定数的にキャパシタが発生する。
しかも、この半導体基板は第２の電極と直接、あるいは
絶縁層を介して間接的に接続されており、結果としてチ
ャネルと第２の電極との間に分布定数的にキャパシタが
形成されることになる。

【００３４】したがって、上述したチャネルの一方端に
形成されたソースあるいはドレインに入力された信号
は、分布定数的に存在するインダクタおよびキャパシタ
を介して伝搬される際に、広い帯域にわたり良好な減衰
特性が得られる。

【００３５】特に、請求項１のＬＣ素子は、半導体基板
にソースおよびドレインを形成するとともに、さらにそ
の表面に絶縁層と渦巻き形状の第１および第２の電極を
形成することにより製造することができ、製造が非常に
容易となる。また、このＬＣ素子は、半導体基板上に形
成されるため、ＩＣやＬＳＩの一部として形成すること
も可能であり、このような部品の一部として形成した場
合には、後工程における部品の組み付け作業を省略する
ことができる。

【００３６】また、請求項２のＬＣ素子では、上述した
ＬＣ素子がチャネルを信号入出力路として使用していた
のに対し、渦巻き形状の第２の電極を信号入出力路とし
て使用したものであり、チャネルを介して信号を伝搬し
ないためソースあるいはドレインのいずれか一方が省略
されている。

【００３７】したがって、チャネルと第２の電極とがそ
れぞれインダクタとして機能するとともに、これらの間
に分布定数的にキャパシタが形成される点は、上述した
請求項１のＬＣ素子と同じであり、広い帯域にわたって
良好な減衰特性を有するとともに、製造が容易であり、
基板の一部として形成することが可能となる。

【００３８】また、請求項３のＬＣ素子では、第１の電
極に対応する位置に予めキャリアを注入することによ
り、デプレション型の素子として形成したものである。
この場合には、ＬＣ素子の特性そのものは変えずに、第
１の電極に電圧（ゲート電圧）を印加しない状態でチャ
ネルを形成し、あるいは印加するゲート電圧とチャネル
幅等との関係を変更することができる。

【００３９】また、請求項４のＬＣ素子では、第１およ
び第２の電極のいずれか一方を短く形成しており、この
場合であっても同様に、長さが異なる第１および第２の
電極のそれぞれはインダクタとして機能し、これらの電
極間には空乏層を挟んで形成されるキャパシタが分布定
数的に存在する。したがって、このＬＣ素子は広い帯域
にわたって良好な減衰特性を有するとともに、製造が容
易であり基板の一部として形成することが可能であると
いう効果がある。

【００４０】また、請求項５のＬＣ素子では、上述した
各ＬＣ素子と比べると、半導体基板内であって第１及び
第２の電極の各周回部分の合間に反転層が形成されてい
る点が異なっている。すなわち、この反転層を形成する
ことにより、渦巻き形状の第１及び第２の電極の半径方
向にｎｐｎ構造あるいはｐｎｐ構造となるため、第１及
び第２の電極に対応する半導体基板内の周回部分同士に
ついて良好なアイソレーションを行うことができる。し
たがって、第１の電極に対応して形成されるチャネルと
このチャネルにほぼ対向するように配置された第２の電
極との間にのみ分布定数的にキャパシタが形成される状
態を容易につくることができ、このＬＣ素子は広い帯域
にわたって良好な減衰特性を有することができる。

【００４１】また、請求項６のＬＣ素子では、第２の電
極を複数の電極片に分割するとともにこれらの一部を電
気的に接続して使用する。この場合には、各分割片の自
己インダクタンスが小さくなり、この各分割片の自己イ
ンダクタンスの影響が少ない分布定数型のＬＣ素子とな
る。

【００４２】また、請求項７のＬＣ素子では、第１の電
極を複数の電極片に分割するとともに、これに対応する
チャネルも分割して形成されるようになる。したがっ
て、請求項６のＬＣ素子と同様に、各分割チャネルの自
己インダクタンスが小さくなり、これによる影響が少な
い分布定数型のＬＣ素子となる。

【００４３】また、請求項８のＬＣ素子では、第１の電
極に対応して形成されるチャネルの両端付近のソースお
よびドレインに接続される第１および第２の入出力電極
を設けるとともに、第２の電極の一方端近傍にアース電
極を設けることにより、チャネルが信号入出力路として
使用される３端子型のＬＣ素子を容易に形成することが
できる。

【００４４】また、請求項９のＬＣ素子では、第２の電
極の両端付近に第１および第２の入出力電極を設けると
ともに、チャネルの一方端に形成されたソースあるいは
ドレインに接続されたアース電極を設けることにより、
第２の電極が信号入出力路として使用される３端子型の
ＬＣ素子を容易に成形することができる。

【００４５】また、請求項１０のＬＣ素子では、上述し
たチャネルの両端に形成されたソースおよびドレインに
第１および第２の入出力電極を設けるとともに、第２の
電極の両端付近に第３および第４の入出力電極を設ける
ことにより、４端子コモンモード型のＬＣ素子を容易に
形成することができる。

【００４６】また、請求項１１のＬＣ素子では、第１の
電極に印加するゲート電圧を可変に設定することによ
り、この第１の電極に対応して形成される渦巻き形状の
チャネルの幅、すなわちチャネルの抵抗値が変化する。
また、チャネルの外周に形成される空乏層にも変化が生
じるため、チャネルと第２の電極との間に形成されるキ
ャパシタの容量も変化する。したがって、ゲート電圧を
変えることにより、チャネルの抵抗値と、このチャネル
と第２の電極との間に分布定数的に形成されるキャパシ
タの容量を変更することが可能であり、減衰特性を必要
に応じて可変に制御することができる。

【００４７】また、請求項１２の半導体装置では、上述
した各請求項のＬＣ素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。

【００４８】また、請求項１３のＬＣ素子は、上述した
請求項１〜７のいずれかのＬＣ素子を、半導体基板に形
成した後に化学液相法により全表面に絶縁膜を形成す
る。その後、この絶縁膜の一部にエッチングやレーザ光
照射により孔をあけ、この孔に半田を盛ることにより端
子付けが行われる。したがって、表面実装型のＬＣ素子
を簡単に製造することができ、表面実装型とすることに
よりこのＬＣ素子の組み付け作業も容易となる。

【００４９】また、請求項１４の半導体装置では、上述
したＬＣ素子のチャネルを介して出力される信号を増幅
するバッファが接続されており、アルミニウム等の金属
材料に比べて抵抗値が大きいチャネルを介することによ
り、電圧レベルが減衰した信号をＳＮ比が良好な元の信
号に復元することが可能となる。

【００５０】また、請求項１５の半導体装置では、上述
したバッファの変わりにレベル変換回路が接続されい
る。このレベル変換回路を接続することにより、チャネ
ルを介して減衰した信号レベルを復元するとともに、所
定のレベルの変換あるいはレベル補正を行なうことが可
能となる。

【００５１】また請求項１６の半導体装置では、上述し
たＬＣ素子の信号入出力路に増幅器が直列接続され、し
かもこの増幅出力が入力側に帰還されている。このよう
なフィードバックループを形成することにより発振動作
が行われ、しかも上述したＬＣ素子は第１の電極に印加
するゲート電圧を変更することによりチャネルの抵抗値
およびチャネルと第２の電極との間に分布定数的に形成
されるキャパシタの容量を変えることが可能であり、こ
れによりゲート電圧に応じて出力周波数が制御可能な電
圧制御発振器を簡単に構成することができる。

【００５２】また請求項１７のＬＣ素子では、第１およ
び第２の電極の少なくとも一方に保護回路が接続されて
おり、これらの電極に対して過電圧が印加されると、動
作電源ライン側あるいはアース側にバイパス電流が流
れ、第１および第２の電極と半導体基板との間に形成さ
れた絶縁層の絶縁破壊を防止することができる。

【００５３】また、請求項１８および請求項１９のＬＣ
素子の製造方法は、上述した各ＬＣ素子を半導体製造技
術を適用して製造するための方法である。すなわち、第
１の工程において半導体基板にソース・ドレインの両方
を、あるいはいずれか一方を形成し、第２及び第３の工
程において半導体基板表面に絶縁層と第１及び第２の電
極のそれぞれを形成する。そして、第４の工程において
入出力電極等を含む配線層が形成されて上述したＬＣ素
子が完成する。

【００５４】このように、上述したＬＣ素子は、一般的
な半導体製造技術（特にＭＯＳ製造技術）を応用するこ
とにより製造することができ、小型化あるいは低コスト
化が可能であるとともに、複数個同時に大量生産するこ
とも可能となる。

【００５５】

【実施例】以下、本発明を適用した一実施例のＬＣ素子
について図面を参照しながら具体的に説明する。

【００５６】第１実施例 図１は、本発明を適用した第１実施例のＬＣ素子の平面
図である。また、図２は図１のＡ−Ａ線拡大断面図、図
３は図１のＢ−Ｂ線拡大断面図、図４は図１のＣ−Ｃ線
拡大断面図、図５は図１のＤ−Ｄ線拡大断面図である。

【００５７】これらの図に示すように、本実施例のＬＣ
素子１００は、半導体基板であるｐ型シリコン基板（ｐ
−Ｓｉ基板）３０の表面付近の隔たった位置に形成され
たソース１２とドレイン１４の間を、渦巻き形状の第１
の電極１０に対する電圧の印加によって形成されるチャ
ネル２２によって接続することにより形成されている。

【００５８】上述したソース１２およびドレイン１４
は、ｐ−Ｓｉ基板３０を反転させたｎ⁺ 領域として形成
される。例えば、Ａｓ⁺ イオンを熱拡散あるいはイオン
打ち込みにより注入して不純物濃度を高めることにより
形成される。

【００５９】第１の電極１０は、ＭＯＳ構造を有する本
実施例のＬＣ素子１００においてゲートとして機能する
ものであり、渦巻き形状の一方の端部（外周部）がソー
ス１２の一部に、他方の端部（中心部）がドレイン１４
の一部にオーバラップするように、ｐ−Ｓｉ基板３０の
一方の面側に形成された絶縁層２８を挟んで形成されて
いる。第１の電極１０は、例えばアルミニウム膜を形成
することによって、あるいは拡散またはイオン注入でＰ
を多量にドープすることにより形成する。

【００６０】また、絶縁層２８は、ｐ−Ｓｉ基板３０の
表面において、このｐ−Ｓｉ基板３０と第１の電極１０
とを絶縁するためのものである。図２（Ａ）に示すよう
に、ｐ−Ｓｉ基板３０の全表面がこの絶縁層２８によっ
て覆われており、さらにこの絶縁層２８の表面に上述し
た第１の電極１０が形成される。この絶縁層２８は、例
えばＰを添加したＳｉＯ₂ （Ｐ−ガラス）によって形成
されている。

【００６１】また、上述したｐ−Ｓｉ基板３０及び絶縁
層２８を挟んで第１の電極１０にほぼ対向する位置に、
渦巻き形状の電極２６が形成されている。この第２の電
極２６と第１の電極１０との間に所定のゲート電圧を印
加することにより、第１の電極１０に対向するｐ−Ｓｉ
基板３０の表面にチャネル２２が形成されるようになっ
ている。

【００６２】また、上述した第１の電極１０，ソース１
２，ドレイン１４，第２の電極２６のそれぞれには、図
１〜図５に示すように、アース電極１６，入出力電極１
８，２０および制御用電極２４が接続されている。すな
わち、第１の電極１０に対する制御電極２４の取り付け
は、図１に示すように、薄いゲート膜（絶縁層２８）を
傷付けないように能動領域の外側で行われる。また、ソ
ース１２への入出力電極１８の取り付け、およびドレイ
ン１４への入出力電極２０の取り付けは、図３および図
５に示すように、ソース１２およびドレイン１４の一部
を露出させた後に、アルミニウムなどの金属膜を付ける
ことにより行われる。なお、第２の電極２６近傍にはゲ
ート膜等が存在しないため、特に能動領域を意識してア
ース電極１６の取り付けを行う必要はなく、他の部品と
の干渉等を考慮して適当な場所でその一方端にアース電
極１６を取り付ければよい。

【００６３】上述した構造を有する本実施例のＬＣ素子
１００は、ｎチャネルエンハンスメント型の構造を有し
ているものとすれば、第１の電極１０に正の電圧が印加
されたときに初めてチャネル２２が形成されることにな
る。

【００６４】図２（Ａ）および（Ｂ）は、チャネルが形
成される状態を示す図である。第１の電極１０に対し
て、すなわち第１の電極１０に接続された制御用電極２
４に正のゲート電圧が印加されていない状態では、同図
（Ａ）に示すようにｐ−Ｓｉ基板３０の表面にはチャネ
ル２２が現われない。したがって、この状態では図１に
示したソース１２とドレイン１４とが絶縁された状態に
ある。

【００６５】ところが、第１の電極１０に対して正のゲ
ート電圧を印加すると、図２（Ｂ）に示すように、第１
の電極１０に対応するｐ−Ｓｉ基板３０の表面付近にｎ
領域からなるチャネル２２が出現する。また、ｐ−Ｓｉ
基板３０の内部であってこのチャネル２２の外側には、
第１の電極１０に印加された正のゲート電圧によって正
孔が排除された空乏層３２が形成される。したがってこ
の空乏層３２を挟んでチャネル２２内の電子とｐ−Ｓｉ
基板３０内の正孔とが対向して配置され、キャパシタが
形成される。しかも、このキャパシタは第１の電極１０
のほぼ全長にわたって形成されるため、ｐ−Ｓｉ基板３
０に接続された第２の電極２６とチャネル２２との間に
は分布定数的にキャパシタが形成されることになる。

【００６６】図６は、本実施例のＬＣ素子１００の断面
構造であり、第１の電極１０のスパイラル方向にとった
断面が示されている。同図に示すように、第１の電極１
０に平行にチャネル２２が形成され、このチャネル２２
によってソース１０とドレイン１４とが導通状態にな
る。例えば、エンハンスメント型の場合は、第１の電極
１０にゲート電圧を印加した状態で初めてこのチャネル
２２が形成されてソース１２とドレイン１４とが導通状
態になるが、第１の電極１０に印加するゲート電圧を変
えることによりチャネル２２の幅および深さが変わるた
め、ソース１２とドレイン１４との間の抵抗値を変化さ
せることができる。

【００６７】また、図２（Ｂ）に示すように、チャネル
２２の幅および深さを変えることによりチャネル２２の
表面積も変化し、これに伴い空乏層３２の表面積も変化
する。すなわち、この表面積の変化に伴いチャネル２２
と第２の電極２６との間に分布定数的に形成されるキャ
パシタの容量も変化し、結果的にゲート電圧を変えるこ
とによりキャパシタンスも変化させることができる。

【００６８】図７は、第１実施例のＬＣ素子１００の等
価回路を示す図である。同図（Ａ）に示す等価回路は、
制御用電極２４に所定のゲート電圧を印加することによ
りチャネル２２を形成し、このチャネル２２を信号の入
出力路に用いるとともに、アース電極１６を接地した場
合が示されており、３端子型の素子として機能するもの
である。

【００６９】この場合には、チャネル２２がインダクタ
ンスＬ１を有するインダクタ導体として機能するととも
に、第２の電極２６がインダクタンスＬ２を有するイン
ダクタ導体として機能する。また、これら２つのインダ
クタ導体間には所定のキャパシタンスＣを有するキャパ
シタが分布定数的に形成される。したがって、このＬＣ
素子１００は従来の集中定数型の素子にはない優れた減
衰特性を発揮することができ、入出力電極１８，２０の
いずれか一方から入力された信号からは所定の周波数成
分のみが除去され他方から出力されるようになる。

【００７０】なお、同図（Ａ）にはアース電極１６を接
地する場合を示したが、このアース電極１６を所定の電
位を有する電源に接続するようにしてもよい。

【００７１】また、図７（Ｂ）は、制御用電極２４に対
して可変のコントロール用電圧Ｖｃを印加する場合の等
価回路を示すものである。制御用電極２４に印加するコ
ントロール電圧Ｖｃはゲート電圧そのものであり、この
電圧Ｖｃを変えることによりチャネル２２の深さが変わ
るためチャネル２２自体の移動度が変わって、結果的に
ソース１２とドレイン１４との間の抵抗値を任意に変化
させることができる。また、これと同時に、チャネル２
２と第２の電極２６との間のキャパシタンスＣも変更で
きる点は上述した通りである。

【００７２】したがって、チャネル２２の抵抗値とこの
チャネル２２と第２の電極２６との間に分布定数的に存
在するキャパシタンスＣが変わることにより、全体とし
てＬＣ素子１００の減衰特性が変化することになる。換
言すれば、このコントロール用電圧Ｖｃを変化させるこ
とにより、本実施例のＬＣ素子１００の特性をある範囲
で任意に変化させることができる。

【００７３】図７（Ｃ）は、同図（Ｂ）に示す等価回路
をさらに機能的に表わしたものであり、コントロール電
圧Ｖｃを変えることにより、チャネル２２に直列に接続
されている可変抵抗器の抵抗値と、チャネル２２と第２
の電極２６との間に分布定数的に形成された可変容量の
キャパシタンスとが変更可能である状態が示されてい
る。

【００７４】なお、上述したＬＣ素子１００は、ソース
１２とドレイン１４との間にｎチャネルを形成する場合
を説明したが、この場合はキャリアとして電子が使用さ
れるため移動度が大きく、チャネル２２の抵抗が小さく
なる。これに対し、ｎ−Ｓｉ基板上にｐチャネルを形成
することにより、上述したＬＣ素子１００を形成するよ
うにしてもよい。この場合はキャリアとしてホールが用
いられるため、チャネル２２の抵抗が比較的大きくな
り、上述したｎチャネルの場合と比較すると異なる特性
を有することになる。

【００７５】図８は、第１の電極１０に印加するゲート
電圧（コントロール電圧Ｖｃ）を変化させてチャネル２
２の深さ等を変えた場合のチャネル抵抗Ｒを説明するた
めの図である。同図（Ａ）は、実際には渦巻き形状の第
１の電極１０を直線形状と仮定した場合の平面図であ
り、同図（Ｂ）は、そのＡ−Ａ線断面図である。

【００７６】同図において、Ｗはゲート幅であり、Ｘは
チャネルの深さである。このような幅Ｗの第１の電極１
０によってチャネル２２が形成されると、この形成され
たチャネル幅は（Ｗ＋２Ｘ）となる。したがって、チャ
ネル２２のソース１２およびドレイン１４間の抵抗Ｒ
は、 Ｒ＝ρ／（Ｗ＋２Ｘ） で計算することができる。ここで、ρはチャネル２２の
単位面積当たりの抵抗であり、上述した式はチャネル抵
抗Ｒがチャネルの長さＬに比例し、チャネル幅（Ｗ＋２
Ｘ）に反比例していることを示す。

【００７７】次に、本実施例のＬＣ素子１００の製造工
程について説明する。

【００７８】図９は、本実施例のＬＣ素子１００の製造
工程を示す図であり、一例としてエンハンスメント型の
ＬＣ素子１００について示されている。なお、同図は第
１の電極１０のスパイラル方向に断面をとったものであ
る。

【００７９】(1) 酸化膜の形成：まず最初に、ｐ−Ｓｉ
基板３０の表面を熱酸化することにより、ＳｉＯ₂ を形
成する（同図（Ａ））。

【００８０】(2) ソース・ドレインの窓あけ：次に、ｐ
−Ｓｉ基板３０表面の酸化膜に対してフォトエッチング
を行なうことにより、ソース１２およびドレイン１４に
対応する部分の窓あけを行なう（同図（Ｂ））。

【００８１】(3) ソース・ドレインの形成：次に、窓あ
けした部分からｎ型不純物を注入することによりソース
１２およびドレイン１４を形成する（同図（Ｃ））。例
えば、ｎ型不純物としてＡｓ⁺ が用いられ、この不純物
が熱拡散により注入される。なお、イオン打ち込みによ
り注入する場合には、上述した(2) における窓開けは不
要となる。

【００８２】(4) ゲート領域の除去：次に、第１の電極
１０を形成したい部分の酸化膜を除去することにより、
ゲート領域の開口部を形成する（同図（Ｄ））。本実施
例のＬＣ素子１００の場合は、第１の電極１０を渦巻き
形状に形成する必要があるため、このゲート領域の開口
部の形成も渦巻き形状になるように行われる。このよう
にして第１の電極１０に対応する部分のｐ−Ｓｉ基板３
０が露出することになる。

【００８３】(5) ゲート酸化膜の形成：次に、このよう
にして部分的に露出したｐ−Ｓｉ基板３０に対して新し
い酸化膜、すなわち絶縁層２８の形成を行なう（同図
（Ｅ））。

【００８４】(6) ゲートおよびその他の電極の形成：次
に、例えばアルミニウムを蒸着することにより、ゲート
して機能する第１の電極１０を形成するとともに、この
第１の電極に接続される制御用電極２４およびソース１
２とドレイン１４とに接続される入出力電極１８，２０
とをそれぞれ形成する（同図（Ｆ））。

【００８５】また、上述した(4) 〜(6) の工程に前後し
て、あるいは(4) 〜(6) の工程と並行して、ｐ−Ｓｉ基
板３０の他方の面に例えばアルミニウムを蒸着すること
により渦巻き形状の第２の電極を形成するとともに、こ
の第２の電極に接続されるアース電極１６を形成する。

【００８６】(7) 絶縁層の形成：最後に、全面にＰ−ガ
ラスを付着させた後、加熱して平滑な表面を形成する
（同図（Ｇ））。

【００８７】このようにしてＬＣ素子１００を製造する
工程は、基本的には通常のＭＯＳ・ＦＥＴを製造する工
程と類似しており、第１及び第２の電極１０，２６の形
状等が異なっている。したがって、製造そのものは、フ
ォトマスクの形状を変更したり、一般のＭＯＳ・ＦＥＴ
を製造する工程の順序を一部変更することにより対応す
ることができ、そのため一般のＭＯＳ・ＦＥＴやバイポ
ーラトランジスタと同一基板上に形成することも可能と
なる。したがって、ＩＣやＬＳＩの一部として形成する
ことができ、これらの部品の一部として形成した場合に
は、後工程における部品の組み付け作業を省略すること
ができる。

【００８８】このように、本実施例のＬＣ素子１００
は、第１の電極１０に対応して形成されるチャネル２２
と第２の電極２６とのそれぞれがインダクタを形成する
とともに、これらチャネル２２と第２の電極２６との間
には分布定数的にキャパシタが形成される。

【００８９】したがって、第２の電極２６の一方端に設
けられたアース電極１６を接地あるいは固定電位に接続
するとともに、チャネル２２を信号の入出力路として用
いた場合には、入力された信号に対して広い帯域で良好
な減衰特性を有するＬＣ素子となる。

【００９０】また、上述したようにこのＬＣ素子１００
は、一般のＭＯＳ・ＦＥＴ等の製造技術を応用して製造
することができるため、製造が容易であり小型化等にも
適している。また、半導体基板の一部としてＬＣ素子を
製造した場合には、他の部品との配線も同時に行なうこ
とができ、後工程における組み付け作業等が不要とな
る。

【００９１】また、本実施例のＬＣ素子１００は、第１
の電極１０に印加するゲート電圧（コントロール電圧Ｖ
ｃ）を変えることにより、チャネル２２の抵抗値とこの
チャネル２２と第２の電極２６との間に分布定数的に形
成されるキャパシタの容量とを可変に制御することがで
き、ＬＣ素子１００の全体の周波数特性を調整あるいは
変更することができる。

【００９２】なお、上述した第１実施例は、第１の電極
１０に対応して形成されるチャネル２２を信号の入出力
路として用いたが、チャネル２２と第２の電極２６とを
入れ替えるようにしてもよい。すなわち、図１０に示す
ように、第２の電極２６の両端に入出力電極１８，２０
を接続することによりこの第２の電極２６を信号の入出
力路として用いるとともに、チャネル２２の一方端に形
成されたソース１２（あるいはドレイン１４）にアース
電極１６を接続し、このアース電極１６を接地あるいは
固定電位に接続する。但し、この場合にはソース１２お
よびドレイン１４のいずれか一方にアース電極１６を接
続することになるため、他方を省略することができる。

【００９３】第２実施例 次に、本発明の第２実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【００９４】上述した第１実施例のＬＣ素子１００は、
第１の電極１０に対応して形成されるチャネル２２と第
２の電極２６とがほぼ全長にわたって対向して、すなわ
ちほぼ同一の長さに形成されたものであるが、本実施例
のＬＣ素子２００は、図１に示した第２の電極２６を約
１ターン分短くした点に特徴がある。

【００９５】図１１は、第２の実施例のＬＣ素子２００
の平面図である。図１１に示すように、第２の電極２６
の一部を省略した場合であっても、短くなった第２の電
極２６およびそれよりも長い第１の電極１０に対応して
形成されるチャネル２２とにより形成される各インダク
タと、これらチャネル２２と第２の電極２６とにより形
成されるキャパシタとが分布定数的に形成されるため、
図１に示した第１実施例のＬＣ素子１００と同様に良好
な減衰特性を有することになる。

【００９６】図１２は、本実施例のＬＣ素子２００の等
価回路を示す図である。同図に示すように、第２の電極
２６のターン数が少くなった分だけインダクタンスＬ３
も小さくなり、これに対応して分布定数的に存在するキ
ャパシタンスＣ１も小さくなる。

【００９７】また、制御用電極２４に印加するゲート電
圧を変えることにより、第１の電極１０に対応して形成
されるチャネル２２の抵抗値およびこのチャネル２２と
ターン数を短くした第２の電極２６との間に形成される
キャパシタンスも変化し、これによりＬＣ素子２００の
減衰特性を可変に制御できる点は上述した第１実施例の
ＬＣ素子１００と同様である。

【００９８】このように、本実施例のＬＣ素子２００
は、第１の電極１０に対応して形成されるチャネル２２
とこの第１の電極１０より短い第２の電極２６とにより
インダクタとキャパシタが分布定数的に形成され、良好
な減衰特性をもった素子として機能することができる。

【００９９】また、ＬＣ素子２００を半導体製造技術を
利用して製造できる点や、ＬＳＩ等の一部として形成す
ることができるとともに、この場合には後工程における
配線処理を省略できる点、制御用電極２４に印加するゲ
ート電圧を変えることにより上述したインダクタのイン
ダクタンスやキャパシタの容量値を可変に制御して素子
としての減衰特性を変更できる点等については上述した
第１実施例のＬＣ素子１００と同じである。

【０１００】なお、本実施例のＬＣ素子２００は、第１
の電極１０に対応して形成されるチャネル２２を信号の
入出力路として用いたが、第２の電極２６を信号の入出
力路として用い、第１の電極１０に対応して形成される
チャネル２２側を接地あるいは固定電位に接続するよう
にしてもよい。

【０１０１】図１３は、第２の電極２６を信号の入出力
路として使用する場合の変形例を示す図であり、第１実
施例の図１０に対応するものである。この場合は、第２
の電極２６の両端に入出力電極１８，２０を接続すると
ともに、第１の電極１０に対応して形成されるチャネル
２２の一方端に設けられたソース２２（あるいはドレイ
ン１４）にアース用電極１６を接続する。また、第１の
電極１０を第２の電極２６に対して約１ターン分短く形
成することにより、この第１の電極１０に対応して形成
されるチャネル２２も約１ターン分短くなる。

【０１０２】このような場合であっても、第１の電極１
０に対応して形成されるチャネル２２と第２の電極２６
とがそれぞれインダクタとして機能するとともに、これ
らの間に分布定数的にキャパシタが形成されるため、図
１１に示すＬＣ素子２００と同様に良好な減衰特性が得
られる。

【０１０３】第３実施例 次に、本発明の第３実施例のＬＣ素子３００について、
図面を参照しながら具体的に説明する。

【０１０４】上述した第１実施例のＬＣ素子１００およ
び第２実施例のＬＣ素子２００は、３端子のノーマルモ
ード型素子として機能するものであるが、本実施例のＬ
Ｃ素子３００は、４端子型のコモンモード型素子として
機能するように形成されている点に特徴がある。

【０１０５】図１４は、第３実施例のＬＣ素子の平面図
である。同図に示すように、第３実施例のＬＣ素子３０
０は、第２の電極２６の両端に入出力電極３６，３８が
設けられており、この点が図１に示したＬＣ素子１００
と異なっている。

【０１０６】図１５は、第３実施例のＬＣ素子の等価回
路を示す図である。同図に示すように、２つの入出力電
極１８，２０の間にソース１２およびドレイン１４を介
して形成されたチャネル２２がインダクタンスＬ１を有
するインダクタとして機能するとともに、２つの入出力
電極３６，３８間に形成された第２の電極２６がインダ
クタンスＬ２を有するインダクタとして機能する。しか
も、これらチャネル２２と第２の電極２６とがそれぞれ
信号の入出力路として使用されるとともに、これらの間
には第１実施例のＬＣ素子１００と同様にキャパシンタ
ンスＣを有するキャパシタが分布定数的に形成される。

【０１０７】このように、本実施例のＬＣ素子３００
は、第１の電極１０に対応して形成されるチャネル２２
のみならず第２の電極２６の両端にも２つの入出力電極
３６，３８を設けることにより、良好な減衰特性をもっ
た４端子コモンモード型素子として機能することができ
る。また、制御用電極２４に印加するゲート電圧を変え
ることにより、上述したインダクタンスＬ１を有するイ
ンダクタに含まれる抵抗値と分布定数的なキャパシタン
スＣとを変えることでき、ＬＣ素子３００全体の減衰特
性を可変に制御することができる。

【０１０８】第４実施例 次に、本発明の第４実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【０１０９】上述した各実施例のＬＣ素子１００，２０
０，３００のそれぞれは、第２の電極２６を１本の導体
で形成していたが、本実施例のＬＣ素子４００はこの第
２の電極２６を複数の（例えば３本の）分割電極片２６
−１，２６−２，２６−３に分割した点に特徴がある。

【０１１０】図１６は、第４実施例のＬＣ素子の平面図
である。同図に示すように、第４実施例のＬＣ素子４０
０は、図１に示したＬＣ素子１００に用いられている第
２の電極２６を３本の分割電極片２６−１，２６−２，
２６−３に置き換えた構造を有している。全体として渦
巻き形状を有するこれらの分割電極片２６−１〜２６−
３のそれぞれにはアース電極１６が接続されており、３
つのアース電極１６を接地することにより、各分割電極
片２６−１〜２６−３のそれぞれによって形成されるイ
ンダクタの一部が接地される。あるいは３つのアース電
極１６を固定電位の電源に接続することにより、各分割
電極片２６−１〜２６−３のそれぞれによって形成され
るインダクタの一部がこの固定電位となる。

【０１１１】図１７は、第４実施例のＬＣ素子４００の
等価回路を示す図である。同図に示すように、第１の電
極１０に対応して形成されるチャネル２２の全体がイン
ダクタンスＬ１を有するインダクタとして機能するとと
もに、各分割電極片２６−１，２６−２，２６−３のそ
れぞれがインダクタンスＬ３，Ｌ４，Ｌ５を有するイン
ダクタとして機能する。そして、チャネル２２と各分割
電極片２６−１〜２６−３とがキャパシンタスＣ２，Ｃ
３，Ｃ４を有するキャパシタとして機能し、しかもこれ
らのキャパシタが分布定数的に形成される。

【０１１２】本実施例のＬＣ素子４００は、各分割電極
片２６−１，２６−２，２６−３の自己インダクタンス
Ｌ３，Ｌ４，Ｌ５が小さくなる。したがって、これらの
自己インダクタンスによるＬＣ素子４００全体の特性へ
の影響は小さくなり、第１の電極１０に対応して形成さ
れるチャネル２２が有するインダクタンスＬ１と分布定
数的に形成されるキャパシンタスＣ２，Ｃ３，Ｃ４とに
よってＬＣ素子４００全体の特性がほぼ決定されること
になる。

【０１１３】また、制御用電極２４に印加するゲート電
圧を変えることによりＬＣ素子４００全体の特性を可変
に制御できる点は上述した各実施例と同様である。

【０１１４】なお、図１６に平面構造を示した本実施例
のＬＣ素子４００は、第１の電極１０に対応して形成さ
れるチャネル２２を信号の入出力路として用いるととも
に第２の電極２６を３分割したが、これとは反対に第２
の電極２６を信号の入出力路として用いるとともに第１
の電極１０側を複数に分割するようにしてもよい。この
場合には、複数に分割された第１の電極１０のそれぞれ
に対応してチャンネル２２が形成されるため、各チャネ
ルの一方端付近にソース１２あるいはドレイン１４を設
け、これらにアース電極１６を接続すればよい。

【０１１５】その他の実施例 次に、本発明のその他の実施例に係るＬＣ素子につい
て、図面を参照しながら具体的に説明する。

【０１１６】図１８および図１９は、化学液相法を用い
て端子付けを行なう場合の概略を示す図である。図１８
は図１等に対応する本実施例のＬＣ素子５００の平面図
であり、同図に示すように、ＬＣ素子５００の第１の電
極１０および第２の電極２６の両端あるいは一方端には
制御用電極２４やアース電極１６が設けられていない。

【０１１７】このような形状を有する第１および第２の
電極１０，２６を含む半導体基板を１個のＬＣ素子５０
０ごとに切り離した後に、図１９に図１８のＥ−Ｅ線断
面を示すように、個別に切り離されたチップ（素子）の
全表面に化学液相法により絶縁膜としてシリコン酸化膜
４０を形成する。その後、エッチングにより第１および
第２の電極１０，２６の一方端上のシリコン酸化膜４０
を除去して孔をあけ、その孔を半田４２で表面に盛り上
がる程度に封じることにより、突出した半田４２をプリ
ント配線基板のランド等と直接接触させることができ
る。したがって、表面実装する場合には好都合となる。

【０１１８】なお、素子表面の保護膜に合成樹脂等の他
の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光
線を利用してもよい。また、スルーホールを利用して一
方の面側にのみ半田４４を突出させるようにしてもよ
い。

【０１１９】図２０は、上述した各実施例のＬＣ素子１
００等をＬＳＩ等の一部として形成する場合の説明図で
ある。同図に示したように、半導体チップ４６上の各種
信号あるいは電源のライン４８に上述した各ＬＣ素子１
００等を挿入する形で組み込む。特に、上述した各実施
例のＬＣ素子１００等は、半導体チップ４６上に各種回
路を形成する工程において同時に製造することができる
ため、後工程における配線処理等が不要になるといった
利点がある。なお、スルーホールを用いて第２の電極２
６側の配線を第１の電極１０側に行うようにすれば、半
導体チップ４６上の他の部品との接続をさらに容易に行
うことができる。

【０１２０】次に、上述したＬＣ素子を実際の回路の一
部として使用する場合の一例について説明する。

【０１２１】一般に、上述した各実施例のＬＣ素子１０
０等においてインダクタを形成するチャネル２２は高抵
抗を有しており、しかもこのチャネル２２の全長が長い
ため２つの入出力電極１８，２０間で信号レベルの減衰
が生じる。そのため、実際にＬＣ素子１００等を回路の
一部として使用する場合には、出力側に高入力インピー
ダンスのバッファを接続することにより実用的な構成と
なる。

【０１２２】図２１は、出力側にバッファを接続した例
を示す図である。同図（Ａ）は、バッファとしてＭＯＳ
・ＦＥＴと抵抗とからなるソースホロワ回路５０を用い
た場合を示している。このソースホロワ回路５０を構成
するＭＯＳ・ＦＥＴは上述した各実施例のＬＣ素子１０
０等と同じＭＯＳ構造を有しているため、このソースホ
ロワ回路５０を含めた全体をＬＣ素子として一体的に形
成することができる。

【０１２３】また、同図（Ｂ）は、バッファとして２つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路５２を用いた場合を示している。ＬＣ素子１００
等とバイポーラトランジスタでは構造は若干異なるもの
の同一の基板上に形成することが可能であるため、この
エミッタホロワ回路５２を含めた全体をＬＣ素子として
一体的に形成することができる。

【０１２４】このように出力側にバッファを設けること
により、ＬＣ素子１００等のインダクタ部分（チャネル
２２）によって減衰した信号レベルが増幅によって復元
されて、ＳＮ比が良好な出力信号を得ることが可能にな
る。

【０１２５】図２２は、出力側にレベル変換回路を接続
した例を示す図である。同図（Ａ）は、レベル変換回路
として２つのエミッタホロワ回路５４，５６を直列に接
続した場合を示している。同図（Ｂ）は、レベル変換回
路として２つのソースホロワ回路５８，６０を直列に接
続した場合を示している。

【０１２６】このように、出力側にレベル変換回路を接
続することにより、ＬＣ素子１００等のインダクタ部分
によって減衰した信号レベルが増幅されるとともに、所
定のレベル変換あるいはレベル補正を容易に行なうこと
ができる。

【０１２７】なお、これらのレベル変換回路をＬＣ素子
１００等と同一の基板に一体的に形成することができる
点は、上述したバッファの場合と同じである。

【０１２８】図２３は、上述した各実施例ＬＣ素子１０
０等を用いて電圧制御発振器（ＶＣＯ）を構成した場合
の一例を示す図である。同図に示すように、上述した各
実施例のＬＣ素子１００等の出力側にアンプ６１を接続
するとともに、このアンプ６１の出力をＬＣ素子の入力
側に帰還させる。このような帰還ループを形成すること
により発振動作が行われる。しかも、この発振周波数は
制御用電極２４に外部から印加されるゲート電圧を変え
ることにより、すなわち、これに伴い分布定数的に形成
されるキャパシタンスとチャネル２２の抵抗値とを変え
ることにより、一定範囲で任意に変えることができる。

【０１２９】図２４は、上述した各実施例のＬＣ素子１
００等に入力保護回路を追加した場合の構成の一例を示
す図である。ＭＯＳ構造を有する各実施例のＬＣ素子１
００等は、制御用電極２４に静電気によって発生する高
電圧が印加されると、制御用電極２４に接続されている
第１の電極１０と半導体基板３０との間に介在する絶縁
層２８が破壊される。したがって、この静電気による絶
縁層２８の破壊を防止するために保護回路が必要とな
る。

【０１３０】同図に示す保護回路は、ともに複数のダイ
オードと抵抗とにより構成されており、特に同図（Ａ）
の回路では数１００Ｖ、同図（Ｂ）の回路では１０００
〜２０００Ｖの静電耐量があり、使用環境等に応じて使
用する保護回路を適宜選択することができる。

【０１３１】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【０１３２】例えば、上述した各実施例は、制御用電極
２４に対して所定のゲート電圧を印加したときにチャネ
ル２２が形成されるエンハンスメント型のＬＣ素子１０
０等について説明したが、デプレション型とすることも
できる。すなわち、図１等に示したチャネル２２の領域
に予めキャリア（ｎ型不純物）を注入することによりｎ
チャネルを形成しておく。これにより、ゲート電圧を印
加しない状態においてもチャネル２２が形成され、ある
いは印加するゲート電圧とチャネル幅等との関係を変え
ることができる。また、注入するキャリアは第１の電極
１０に沿った一部の領域のみに注入してもよく、キャリ
アを注入した部分に対応する第１の電極１０の全部ある
いは一部を省略するようにしてもよい。

【０１３３】また、上述した各実施例においては、ｐ−
Ｓｉ基板３０の表面に第２の電極２６を直接接触させて
形成するとともに、第１の電極１０を絶縁層２８を介在
させて形成するようにしたが、これとは反対に、第１の
電極１０をｐ−Ｓｉ基板３０に直接接触させて形成する
とともに、第２の電極２６を絶縁層２８を介在させて形
成するようにしてもよい。また、第１および第２の電極
１０，２６の両方をｐ−Ｓｉ基板３０の両面に形成され
たそれぞれの絶縁層２８の表面に形成するようにしても
よい。

【０１３４】また、上述した各実施例のＬＣ素子１００
等は、ｐ領域の単一層からなる基板を挟んで第１および
第２の電極１０，２６等を形成するようにしたが、これ
らの電極１０，２６の各周回部分の合間に渦巻き形状の
反転層を形成することにより、電極１０，２６の各周回
部分同士のアイソレーションを確実に行なうようにして
もよい。

【０１３５】図２５は、第１および第２の電極１０，２
６の各周回部分の合間に渦巻き形状の反転層を形成した
場合の断面構造を示す図であり、上述した図２に対応す
るものである。すなわち、同図に示すように、ｐ−Ｓｉ
基板３０の一部にｎ領域６４からなる渦巻き形状の反転
層を形成する。このような構造を有するＬＣ素子におい
て、周回部分が異なる第２の電極２６に接続されたｐ−
Ｓｉ基板３０同士に着目すると、間にｎ領域６４が形成
されているため電気的に分離されており、確実にアイソ
レーションを行うことができる。

【０１３６】また、上述した各実施例においては、ほぼ
円形の渦巻き形状を有する第１および第２の電極１０，
２６を考えたが、全体として渦巻き形状を有していれ
ば、四角形やその他の渦巻き形状であってもよい。

【０１３７】また、上述した各実施例においては、ＬＣ
素子１００等をＬＳＩ等の一部として形成できる点を効
果としてあげたが、必ずしもＬＳＩ等の一部として形成
する必要はなく、半導体基板上にＬＣ素子１００等を形
成した後に入出力電極１８，２０，アース電極１６およ
び制御用電極２４のそれぞれに端子付けを行なって、あ
るいは図１９に示したような化学液相法を利用して端子
付けを行なって、単体の素子として形成するようにして
もよい。この場合には、同一の半導体基板上に複数個の
ＬＣ素子１００等を同時に形成し、その後半導体基板を
切り離して各ＬＣ素子等に端子付けを行なうようにすれ
ば、容易に大量生産が可能となる。

【０１３８】また、上述した各実施例においては、第２
の電極２６の外周側の一方端にアース電極１６を接続す
るようにしたが、このアース電極１６は内周側の一方端
に設けるようにしてもよい。また、必ずしも入出力電極
１８，２０，アース電極１６および制御用電極２４は最
端部に設ける必要なく、周波数特性を検討した後に必要
に応じてその取り付け位置をずらすようにしてもよい。

【０１３９】また、上述した各実施例のＬＣ素子等は、
制御用電極２４に印加するゲート電圧を変えることによ
り、チャネル２２の抵抗と分布定数的に形成されるキャ
パシタの容量の変わり、これによりＬＣ素子全体の周波
数特性が可変に制御できるというものである。したがっ
て、ＬＣ素子１００等を回路の一部として用いることに
より、同調回路，変調回路，発振回路，フィルタ等を容
易に構成することができる。

【０１４０】また、上述した各実施例のＬＣ素子１００
等はｐ−Ｓｉ基板３０を利用して形成する場合を例にと
り説明したが、ゲルマニウム等の他の種類の半導体を用
いる場合や、アモルファスシリコン等の非晶質材料を用
いるようにしてもよい。

【０１４１】また、実際にウエハの状態にあるｐ−Ｓｉ
基板３０を利用して各実施例のＬＣ素子１００等を製造
する場合には、ｐ−Ｓｉ基板３０の比抵抗が一般の金属
に比べて高いことを考慮して、ｐ−Ｓｉ基板３０の厚み
をウエハの状態よりも薄くする必要がある。また、一般
にはｎ型ウエハの方が入手し易いことを考慮して、図２
６に示すような構造としてもよい。

【０１４２】すなわち、同図（Ａ）に示すように、ｎ−
Ｓｉ基板６６の一方の面に渦巻き形状のエッチングを行
い、このエッチングを行った部分に第１あるいは第２の
電極１０，２６を形成する。また、同図（Ｂ）に示すよ
うに、ｎ−Ｓｉ基板６６の一部に第１及び第２の電極１
０，２６のそれぞれにほぼ沿うようにｐ⁺ 領域６８を形
成し、その後ｎ−Ｓｉ基板６６の裏面側であって第２の
電極２６に対応する部分のエッチングを行い、最後に第
１及び第２の電極１０，２６を形成する。

【０１４３】また、上述した各実施例のＬＣ素子１００
等は第１及び第２の電極１０，２６のそれぞれを完全に
対向するように配置したが、第１及び第２の電極１０，
２６をほぼ対向するように少しずらして配置してもよ
い。特に、図２５に示すようなアイソレーションを行っ
た場合には、ｐ−Ｓｉ基板３０を挟んで第１及び第２の
電極１０，２６を配置しさえすればその範囲内で第１及
び第２の電極１０，２６がずれてもよい。

【０１４４】

【発明の効果】上述したように、請求項１の発明によれ
ば、第１の電極に対応して形成されるチャネルの一方端
に入力された信号は、分布定数的に存在するインダクタ
およびキャパシタを介して伝搬される際に、広い帯域に
わたり良好な減衰特性が得られる。また、このＬＣ素子
は、半導体基板にソースおよびドレインを形成するとと
もに、この半導体基板の両面に絶縁層と渦巻き形状の第
１および第２の電極を形成することにより製造すること
ができ、製造が非常に容易となる。また、このＬＣ素子
は、半導体基板上に形成されるため、ＩＣやＬＳＩの一
部として形成することも可能であり、このような部品の
一部として形成した場合には、後工程における部品の組
み付け作業を省略することができる。

【０１４５】また、請求項２の発明によれば、信号入出
力路としてチャネルを使用する代わりに上述した第２の
電極を用いており、上述した請求項１のＬＣ素子と同様
に、広い帯域にわたって良好な減衰特性を得ることがで
きるとともに、製造容易および基板の一部として形成す
ることが可能となる。

【０１４６】また請求項３の発明によれば、第１の電極
に対応する位置に予めキャリアを注入することにより、
デプレション型の素子として形成することができ、ＬＣ
素子の特性そのものは変えずに、第１の電極に電圧を印
加しない状態でチャネルを形成し、あるいは印加するゲ
ート電圧とチャネル幅等との関係を変更することができ
る。

【０１４７】また、請求項４の発明によれば、第１およ
び第２の電極のいずれか一方を短くした場合であっても
それぞれはインダクタとして機能するとともに、第１の
電極に対応して形成されるチャネルと第２の電極との間
には空乏層を挟んで形成されるキャパシタが分布定数的
に存在することになる。したがって、広い帯域にわたっ
て良好な減衰特性を得ることができるとともに、製造が
容易でありかつ基板の一部として形成することが可能と
なる。

【０１４８】また、請求項５の発明によれば、半導体基
板内であって第１及び第２の電極の各周回部分の合間に
反転層が形成されており、これにより良好なアイソレー
ションを行なうことができる。したがって、第１の電極
に対応して形成されるチャネルとこのチャネルにほぼ対
向するように配置された第２の電極との間にのみ分布定
数的にキャパシタが形成される状態を容易に作ることが
でき、このＬＣ素子は広い帯域にわたって良好な減衰特
性を有することができる。

【０１４９】また、請求項６の発明によれば、第２の電
極を複数の電極片に分割するとともにこれらの一部を電
気的に接続して使用しており、各電極片の自己インダク
タンスが小さくなり、この各自己インダクタンスの影響
が少い分布定数型のＬＣ素子を実現することができる。

【０１５０】また、請求項７の発明によれば、第１の電
極を複数の電極片に分割するとともに、これに対応する
チャネルも分割して形成しており、上述した請求項６の
場合と同様に、自己インダクタンスの影響が少いＬＣ素
子を実現することが可能となる。

【０１５１】また、請求項８の発明によれば、チャネル
の両端付近のソースおよびドレインに第１および第２の
入出力電極を設けるとともに、第２の電極の一方端近傍
にアース電極を設けることにより、チャネルが信号入出
力路として使用される３端子型のＬＣ素子を容易に形成
することができる。

【０１５２】また、請求項９の発明によれば、第２の電
極の両端付近に第１および第２の入出力電極を設けると
ともにチャネルの一方端に形成されたソースあるいはド
レインに接続されたアース電極を設けることにより、第
２の電極が信号入出力路として使用される３端子型のＬ
Ｃ素子を容易に形成することができる。

【０１５３】また、請求項１０の発明によれば、上述し
たチャネルの両端に形成されたソースおよびドレインに
第１および第２の入出力電極を設けるとともに、第２の
電極の両端付近に第３および第４の入出力電極を設ける
ことにより、４端子コモンモード型のＬＣ素子を容易に
形成することができる。

【０１５４】また、請求項１１の発明によれば、第１の
電極に印加するゲート電圧を可変に設定することによ
り、この第１の電極に対応して形成される渦巻き形状の
チャネル幅、すなわちチャネルの抵抗値が変化する。ま
た、チャネルの外周に形成される空乏層にも変化が生じ
るため、チャネルと第２の電極との間に形成されるキャ
パシタの容量も変化する。したがって、ゲート電圧を変
えることにより、チャネルの抵抗値と、このチャネルと
第２の電極との間に分布定数的に形成されるキャパシタ
の容量とを変更することが可能であり、減衰特性を必要
に応じて可変に制御することができる。

【０１５５】また、請求項１２の発明によれば、上述し
た各請求項のＬＣ素子を基板の一部の信号ラインあるい
は電源ラインに挿入するように形成しており、半導体基
板上の他の部品と一体的に製造することができ、製造が
容易になるとともに、後工程の部品の組み付け作業が不
要となる。

【０１５６】また、請求項１３の発明によれば、ＬＣ素
子を半導体基板に形成した後に化学液相法により絶縁膜
を形成し、その後この絶縁膜の一部に孔をあけ、この孔
に半田を盛ることにより端子付けが行われており、表面
実装型のＬＣ素子を簡単に製造することができ、表面実
装型とすることによりこのＬＣ素子の組み付け作業も容
易となる。

【０１５７】また、請求項１４の発明によれば、ＬＣ素
子のチャネルを介して出力される信号をバッファにより
増幅しており、チャネルを介することにより減衰した信
号レベルを復元することにより、良好なＳＮ比とするこ
とができる。

【０１５８】また、請求項１５の発明によれば、ＬＣ素
子の出力側にレベル変換回路が接続されており、チャネ
ルを介することにより減衰した信号レベルを復元するこ
とができるとともに所定のレベル変換あるいはレベル補
正を行なうことが可能となる。

【０１５９】また、請求項１６の発明によれば、ＬＣ素
子の信号入出力路に増幅器を直列接続するとともに、こ
の増幅出力を入力側に帰還しており、このようなフィー
ドバックループを形成することにより発振動作が行われ
る。しかも、ＬＣ素子は第１の電極に印加するゲート電
圧を変更することにより分布定数的に形成されるキャパ
シタの容量等を変えることが可能であるため、ゲート電
圧に応じて出力周波数が制御可能な電圧制御発振器を簡
単に構成することができる。

【０１６０】また、請求項１７の発明によれば、第１お
よび第２の電極の少なくとも一方に保護回路が設けられ
ており、これらの電極に対して過電圧が印加されると、
動作電源ライン側あるいはアース側にバイパス電流が流
れ、第１および第２の電極と半導体基板との間に形成さ
れた絶縁層の絶縁破壊を防止することができる。

【０１６１】また、請求項１８および請求項１９の発明
によれば、上述したＬＣ素子を一般的な半導体製造技術
（特にＭＯＳ製造技術）を応用することにより製造する
ことができ、小型化あるいは低コスト化が可能であると
ともに、複数個同時に大量生産することも可能となる。

【図面の簡単な説明】

【図１】本発明を適用した第１実施例のＬＣ素子の平面
図である。

【図２】図１のＡ−Ａ線拡大断面図である。

【図３】図１のＢ−Ｂ線拡大断面図である。

【図４】図１のＣ−Ｃ線拡大断面図である。

【図５】図１のＤ−Ｄ線拡大断面図である。

【図６】第１実施例のＬＣ素子の渦巻き形状の電極に沿
った断面構造を示す図である。

【図７】第１実施例のＬＣ素子の等価回路を示す図であ
る。

【図８】チャネルの抵抗値を説明するための図である。

【図９】本実施例のＬＣ素子の製造工程を示す図であ
る。

【図１０】本実施例のＬＣ素子の変形例を示す図であ
る。

【図１１】第２実施例のＬＣ素子の平面図である。

【図１２】第２実施例の等価回路を示す図である。

【図１３】第２実施例のＬＣ素子の変形例を示す図であ
る。

【図１４】第３実施例のＬＣ素子の平面図である。

【図１５】第３実施例のＬＣ素子の等価回路を示す図で
ある。

【図１６】第４実施例のＬＣ素子の平面図である。

【図１７】第４実施例のＬＣ素子の等価回路を示す図で
ある。

【図１８】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図１９】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図２０】各実施例のＬＣ素子をＬＳＩ等の一部として
形成する場合の説明図である。

【図２１】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図２２】各実施例のＬＣ素子の出力側にレベル変換回
路を接続した例を示す図である。

【図２３】各実施例のＬＣ素子を用いて電圧制御発振器
を構成した場合の一例を示す図である。

【図２４】各実施例のＬＣ素子の入力側に保護回路を接
続した例を示す図である。

【図２５】半導体基板に渦巻き形状の反転層を形成した
場合の断面構造を示す図である。

【図２６】基板の一部をエッチングする場合の部分的断
面を示す図である。

【符号の説明】

１０ 第１の電極 １２ ソース １４ ドレイン １６ アース電極 １８，２０ 入出力電極 ２２ チャネル ２４ 制御用電極 ２６ 第２の電極 ２８ 絶縁層 ３０ ｐ−Ｓｉ基板 ３２ 空乏層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 H01F 27/00 H01L 27/04 H03H 7/01

Claims (17)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板の一方の面側に形成され、ゲ
   ートとして機能する渦巻き形状の第１の電極と、 前記半導体基板の他方の面側に形成され、前記第１の電
   極とほぼ対向する位置に形成された渦巻き形状の第２の
   電極と、前記第１の電極と 、前記半導体基板との間に形成された
   絶縁層と、 前記半導体基板内にあって、前記第１の電極に所定の電
   圧を印加したときにこの第１の電極に対応する前記半導
   体表面の位置に形成されるチャネルの両端側に形成され
   るソースおよびドレインと、 を備え、前記第１の電極に対応して形成されるチャネル
   によって形成されるインダクタと、前記第１の電極に対
   応して形成されるチャネルと前記第２の電極の間に形成
   されるキャパシタとが分布定数的に存在し、少なくとも
   前記第１の電極に対応して形成されるチャネルを信号入
   出力路として用いることを特徴とするＬＣ素子。
2. 【請求項２】 半導体基板の一方の面側に形成され、ゲ
   ートとして機能する渦巻き形状の第１の電極と、 前記半導体基板の他方の面側に形成され、前記第１の電
   極とほぼ対向する位置に形成された渦巻き形状の第２の
   電極と、前記第１の電極と 、前記半導体基板との間に形成された
   絶縁層と、 前記半導体基板内にあって、前記第１の電極に所定の電
   圧を印加したときにこの第１の電極に対応する前記半導
   体表面の位置に形成されるチャネルの一方端側に形成さ
   れるソースあるいはドレインと、 を備え、前記第１の電極に対応して形成されるチャネル
   によって形成されるインダクタと、前記第１の電極に対
   応して形成されるチャネルと前記第２の電極の間に形成
   されるキャパシタとが分布定数的に存在し、前記第２の
   電極を信号入出力路として用いることを特徴とするＬＣ
   素子。
3. 【請求項３】 請求項１又は２において、 前記半導体基板表面であって前記第１の電極に対応する
   位置に、予めキャリアを注入することを特徴とするＬＣ
   素子。
4. 【請求項４】 請求項１〜３のいずれかにおいて、 前記第１の電極に対して、前記第２の電極の長さを長く
   あるいは短く設定することにより、前記第１の電極に対
   応して形成されるチャネルと前記第２の電極とを部分的
   に対応させることを特徴とするＬＣ素子。
5. 【請求項５】 請求項１〜４のいずれかにおいて、 前記半導体基板に代えて、前記第１および第２の電極の
   各周回部分の間に渦巻き形状のｎ領域あるいはｐ領域か
   らなる反転層が形成された半導体基板を用いることを特
   徴とするＬＣ素子。
6. 【請求項６】 請求項１，３〜５のいずれかにおいて、 前記第１の電極に対応して形成されるチャネルの両端側
   に形成されたソースおよびドレインのそれぞれに電気的
   に接続された第１および第２の入出力電極と、 前記第２の電極の一方端側に電気的に接続されたアース
   電極と、 を有し、前記第１および第２の入出力電極のいずれか一
   方から信号を入力し、他方から信号を出力するととも
   に、前記アース電極を固定電位の電源に接続あるいは接
   地することを特徴とするＬＣ素子。
7. 【請求項７】 請求項２〜５のいずれかにおいて、 前記第２の電極の両端側に電気的に接続された第１およ
   び第２の入出力電極と、 前記第１の電極あるいは前記第１の電極を分割した電極
   片に対応して形成されるチャネルの一方端側に形成され
   たソースあるいはドレインに電気的に接続されたアース
   電極と、 を有し、前記第１および第２の入出力電極のいずれか一
   方から信号を入力し、他方から信号を出力するととも
   に、前記アース電極を固定電位の電源に接続あるいは接
   地することを特徴とするＬＣ素子。
8. 【請求項８】 請求項１，３〜５のいずれかにおいて、 前記第１の電極に対応して形成されるチャネルの両端側
   に形成されたソースおよびドレインのそれぞれに電気的
   に接続された第１および第２の入出力電極と、 前記第２の電極の両端側に電気的に接続された第３およ
   び第４の入出力電極と、 を有し、前記第１の電極に対応して形成されるチャネル
   と前記第２の電極との両方を信号入出力路とするコモン
   モード型の素子として用いられることを特徴とするＬＣ
   素子。
9. 【請求項９】 請求項１〜８のいずれかにおいて、 前記第１の電極に対して印加するゲート電圧を可変に設
   定することにより、前記第１の電極に対応して形成され
   るチャネルの抵抗値と、このチャネルと前記第２の電極
   との間に分布定数的に形成されるキャパシタの容量値と
   を可変に制御することを特徴とするＬＣ素子。
10. 【請求項１０】 請求項１〜９のいずれかのＬＣ素子を
    基板の一部として形成し、前記第１の電極に対応して形
    成されたチャネルおよび前記第２の電極の少なくとも一
    方を信号ラインあるいは電源ラインに挿入して一体成形
    したことを特徴とする半導体装置。
11. 【請求項１１】 請求項１〜５のいずれかにおいて、 全表面に化学液相法により絶縁膜を形成し、この絶縁膜
    の一部をエッチングあるいはレーザ光照射によって除去
    して孔をあけ、その孔を半田で表面に盛り上がる程度に
    封じることにより端子付けを行うことを特徴とするＬＣ
    素子。
12. 【請求項１２】 請求項１，３〜６，８のいずれかのＬ
    Ｃ素子の前記ソースおよびドレインのいずれか一方に、
    前記チャネルを介して出力される信号を増幅するバッフ
    ァを接続したことを特徴とする半導体装置。
13. 【請求項１３】 請求項１，３〜６，８のいずれかのＬ
    Ｃ素子の前記ソースおよびドレインのいずれか一方に、
    前記チャネルを介して出力される信号の電圧レベルを変
    更するレベル変換回路を接続したことを特徴とする半導
    体装置。
14. 【請求項１４】 請求項１〜９のいずれかのＬＣ素子の
    信号入出力路に増幅器を直列に接続するとともにこの増
    幅出力を前記信号入出力路に帰還させ、前記第１の電極
    に印加するゲート電圧を変更することにより、周波数を
    可変に制御することを特徴とする半導体装置。
15. 【請求項１５】 請求項１〜９のいずれかにおいて、 前記第１および第２の電極の少なくとも一方に過電圧を
    動作電源ライン側あるいはアース側にバイパスさせる保
    護回路を設けたことを特徴とするＬＣ素子。
16. 【請求項１６】 半導体基板に部分的に不純物を注入す
    ることによりソースとドレインを形成する第１の工程
    と、 前記半導体基板の一方の面の全部あるいは一部に絶縁層
    を形成する第２の工程と、 前記半導体基板の前記絶縁層の表面に、前記ソースとド
    レインを結ぶように渦巻き形状の第１の電極を形成する
    とともに、前記半導体基板の他方の面に、この第１の電
    極とほぼ対向する位置に渦巻き形状の第２の電極を形成
    する第３の工程と、 前記ソース，ドレインと第１および第２の電極のそれぞ
    れに電気的に接続される配線層を形成する第４の工程
    と、 を含むことを特徴とするＬＣ素子の製造方法。
17. 【請求項１７】 半導体基板に部分的に不純物を注入す
    ることによりソースあるいはドレインを形成する第１の
    工程と、 前記半導体基板の一方の面の全部あるいは一部に絶縁層
    を形成する第２の工程と、 前記半導体基板の前記絶縁層の表面に、前記ソースある
    いはドレインの近傍に一方端が位置するように渦巻き形
    状の第１の電極を形成するとともに、前記半導体基板の
    他方の面に、この第１の電極とほぼ対向する位置に渦巻
    き形状の第２の電極を形成する第３の工程と、 前記ソースあるいはドレインと第１および第２の電極の
    それぞれに電気的に接続される配線層を形成する第４の
    工程と、 を含むことを特徴とするＬＣ素子の製造方法。